JP4654671B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4654671B2 JP4654671B2 JP2004344575A JP2004344575A JP4654671B2 JP 4654671 B2 JP4654671 B2 JP 4654671B2 JP 2004344575 A JP2004344575 A JP 2004344575A JP 2004344575 A JP2004344575 A JP 2004344575A JP 4654671 B2 JP4654671 B2 JP 4654671B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- selection transistor
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
このようなフラッシュメモリは、積層ゲート構造やMNOS構造等を用いたトランジスタ1つのみでメモリセルを構成できるため、安価かつ大容量のメモリを実現できる。
その代表例として、NAND型フラッシュメモリが挙げられる。
図1のNAND型フラッシュメモリは、複数(図1の例で4)のメモリユニット1−1から1−4がアレイ状(図1の例では2×2のマトリクスアレイ状)に配置されている。各メモリユニット1−1から1−4は、ビット線BL1,BL2に接続されている。そして、ビット線BL1,BL2はセンスアンプ(SA)2−1,2−2に接続されている。
この際たとえばメモリセルトランジスタC0は、ゲートが0Vの際にオン状態であったものがオフ状態に変わる。したがって、メモリセルトランジスタC0の読み出し時には、メモリセルトランジスタC1〜C15のゲートを電源電圧Vccとしてそれらを強制的にONさせ、メモリセルトランジスタC0のみのゲートを0Vとして、セルストリングSTRG1の貫通電流を見れば良い。
マスクROMでは上述のような積層ゲート構造を使用せず、製造工程中にチャンネル領域に不純物を打ち込むことで各トランジスタのしきい値を変え、プログラミングを行う。
しかし、その分各セルストリングの電流駆動能力が低下し、そのためにチャージされたビット線の電荷の引き抜きに時間がかかり、読み出し速度が遅くなるという不利益があった。
しかし、一般にシリコン基板を用いずポリシリコン等で積層させたトランジスタの能力は、通常のトランジスタに比較して極度に低い。したがって、それをさらにストリング状に直列接続させることは、読み出し速度を極度に悪化させることとなり、実用に適さないという不利益があった。
そして、メモリのデータ読み出しの際は、まず、ビット線を介して駆動用電界効果トランジスタのゲートを一定電位にチャージする。次に、セルストリングを介した貫通電流により上記ゲート電位を変化させる。
また、たとえばセルストリングをTFTで形成し、それを増幅回路上に積層することで、高速アクセスを保証しつつ、増幅回路の占有面積に伴うオーバーヘッドを消滅させる。
または複数のセルストリングで一つの増幅回路を共有することで、高速アクセスを保証しつつ、上記オーバーヘッドを低減させる。
さらに回路構成に加え、複数のセルストリングをTFTで形成し、それを互いに積層することで、集積度を劇的に向上させつつ、高速アクセスが行われる。
さらに、セルトランジスタにTFT等を利用した積層構造の採用により、集積度を劇的に向上させることが可能である。
ビット線BL11にはメモリユニット110と同様のメモリユニットを複数(N個)接続できる。さらに複数のビット線(M本)が並行して配置されることで、メモリユニットはマトリクスアレイ状(N×M)に配置される。
セルストリング111は、ノードND11とND12との間に、たとえば16個のメモリセルトランジスタC10〜C115を直列に接続されて構成されている。
セルストリング111の一端がノードND11に接続され、他端がノードND12に接続されている。
増幅トランジスタ115のドレインがノードND14に接続され、ソースが接地電位(第1の定電圧ソース)に接続されている。
そして、選択トランジスタ112のドレインと選択トランジスタ114のドレインとの接続点により形成されるノードND13がビット線BL11に接続されている。
選択トランジスタ112,113,114のゲート電極がそれぞれ選択線SL11,SL12,SL13に接続されている(あるいは選択トランジスタの制御ゲート206が選択線として形成される)。
ノードND11を構成するソース・ドレイン領域201と増幅トランジスタ115のゲート電極206が層間絶縁膜207に形成されたコンタクトホール等を介してアルミニウム等の配線208により接続される。
セルストリング111が引き抜く電荷量は増幅トランジスタ115のゲート電荷のみで良いので、駆動能力が小さくても極めて高速に処理できる。
一方、増幅トランジスタ111の実効ゲート長はセルストリング111の1/10またはそれ以下にでき、遥かに高い駆動能力を持たせることができるので、容易にビット線を駆動できる。
したがって、セルストリング111に多くのセルトランジスタを接続しても、読み出し速度が劣化することは無く、たとえばメモリ上のプログラム直接実行に必要なランダムアクセスも高速に行うことができる。
図4(A)は選択線SL2の電位を、図4(B)は選択線SL1の電位を、図4(C)は選択線SL3の電位を、図4(D)はビット線BL11の電位を、図4(E)はワード線WL10の電位を、図4(F)はワード線WL11の電位を、図4(G)はノードND11の電位をそれぞれ示している。
なお、ここでは電子が注入され、書き込まれた状態(しきい値が高い)を”0”、消去された状態(しきい値が低い)を”1”と定義する。
そこで、図5に示すような第2のデバイス構造を採用し、セルストリング部分111aをポリシリコンTFTで形成し増幅トランジスタ115a上に積層させることも可能である。
これにより、メモリユニットの占有面積はほぼセルストリング111aのみで決定され、従来以上に高集積化が可能になる。
しかし、本実施形態ではセルストリング111aが駆動する余分な電荷は増幅トランジスタ115aの電荷のみなので、その引き抜きは瞬時に行われ、駆動能力の低下は殆ど問題にならない。
一方、大容量のビット線を駆動する増幅トランジスタ115aおよび読みだし用選択トランジスタ114aはシリコン基板200上に形成されており、十分な駆動能力を持つ。
したがって、本発明とTFTによるセルトランジスタとの組み合わせは、高速アクセスと集積度を両立させる上で、極めて有効である。
TFTの基板に固定電位を与える経路を作り込めば、電気的消去も可能になる。
これによって特に短いゲート長への対応が容易となるので、本発明を用いたメモリユニットの微細化にはより適した構造である。
セルストリング111aは、トランジスタ(FET)116,113a、セルストリング111bは、トランジスタ117,113bにより互いから分離されており、読み出しおよび書き込み時はトランジスタ116または117によっていずれかのセルストリングが択一的にアクセスされる。
なお、トランジスタ113,113bは、第1の実施形態(図2)のトランジスタ113に相当するトランジスタであり、そのゲートはひとつの選択線SL13で同時に制御されて良いが、書き込み時に互いのストリング間を分離するため、ストリング毎に個別のトランジスタが設置されている。
また、トランジスタ116のゲートは選択線SL14に接続され、トランジスタ117のゲートは選択線SL15に接続されている。
上記トランジスタ群とセルストリング111a、111bを含んで構成されるメモリユニット110Aはビット線BL11に接続されている。さらにビット線BL11には110Aと同様のメモリユニットを複数(N個)接続できる。さらに複数のビット線(M本)が並行して配置されることで、メモリユニットはマトリクスアレイ状(N×M)に配置される。
互いのストリング間でセルトランジスタがワード線WL10、WL11等を共有しているが、たとえばセルストリング111aの書き込み時は、非選択ストリング111b側のトランジスタ117(113b)はオフされる。
したがって、セルストリング111bは浮遊状態となり、その挙動は非書き込みのビット線上のセルストリングと同様になるので、誤書き込みは生じない。また同様の構成で、4つさらに8つとより多くのセルストリングを接続することも可能である。
しかし、各セルストリングにTFTを用い、それらを互いに積層させれば、セルあたりの占有面積はさらに劇的に減少する。
一方、その他のトランジスタはビット線を駆動しないので、シリコン基板200a上に形成しても、TFTとして上層に形成しても良い。ここでは余分なコンタクト領域を省き、レイアウトを単純化して最も高い集積度を得るため、セルストリングの選択、分離を行う116,117,113a,113bはそれぞれ対応するセルストリングと同じポリシリコン層にTFTで形成している。
ここに、前述の側壁トランジスタを使用すれば、複数層に渡るセルトランジスタを一括して製造することができ、製造工程は大幅に低減できる。
このようなケースに対しては、これらのトランジスタのゲートを負バイアスにしてオフさせるのが有効である。
2層のTFTの製造は膜加工、ゲート絶縁膜(電荷蓄積膜)やゲート電極形成、ソース/ドレイン不純物導入ともに全て一括で行われている。
これらは、TFT層が4層や8層となっても全て一括で製造できる。各TFT層追加に必要な追加工程は膜の堆積と一回の部分的な不純物導入のみであり、それだけでメモリの容量を2倍、4倍、8倍と増加していくことが可能である。
Claims (9)
- ビット線と、
上記ビット線に接続された少なくとも一つのメモリユニットと、を有し、
上記メモリユニットは、
複数のメモリセルが直列に接続されたセルストリングと、
ソース、ドレインの一端が第1の定電圧ソースに接続された増幅駆動回路としての増幅用電界効果トランジスタと、
ソース、ドレインの一端が上記セルストリングの一端に接続された第1の選択トランジスタと、
ソース、ドレインの一端が第2の定電圧ソースに接続され、他端が上記セルストリングの他端に接続された第2の選択トランジスタと、
ソース、ドレインの一端が上記増幅用電界効果トランジスタのソース、ドレインの一端に接続され、他端が上記第1の選択トランジスタのソース、ドレインの他端に接続された第3の選択トランジスタと、を含み、
上記各メモリセルは異なるしきい値に従って異なるデータを記憶する電界効果トランジスタにより形成され、
上記第1の選択トランジスタのソース、ドレインの他端と上記第3の選択トランジスタのソース、ドレインの他端とが上記ビット線に接続され、
上記セルストリングの一端が上記増幅用電界効果トランジスタのゲート電極に接続され、上記増幅用電界効果トランジスタは上記セルストリングの貫通電流を反映して上記第3の選択トランジスタを介して上記ビット線を駆動する
半導体記憶装置。 - データ読み出しの際は、上記ビット線、上記第1の選択トランジスタを介して上記増幅用電界効果トランジスタのゲートを一定電位にチャージし、上記第1の選択トランジスタをオフ、上記第2の選択トランジスタをオンさせて上記セルストリングを介した貫通電流により上記ゲート電位を変化させる
請求項1記載の半導体記憶装置。 - 上記セルストリングは、シリコン基板上に形成された上記増幅駆動回路の上層に積層されている
請求項1または2記載の半導体記憶装置。 - 上記セルストリングのメモリセルを形成する電界効果トランジスタは、上記増幅駆動回路上に絶縁膜を介して堆積された半導体層に形成された溝の、側壁に形成されている
請求項1または2記載の半導体記憶装置。 - ビット線と、
上記ビット線に接続された少なくとも一つのメモリユニットと、を有し、
上記メモリユニットは、
複数のメモリセルが直列に接続された複数のセルストリングと、
ソース、ドレインの一端が第1の定電圧ソースに接続された増幅駆動回路としての増幅用電界効果トランジスタと、
ソース、ドレインの一端が上記複数のセルストリングの一端側に選択的に接続される第1の選択トランジスタと、
ソース、ドレインの一端が第2の定電圧ソースに接続され、他端が上記各セルストリングの他端に接続された複数の第2の選択トランジスタと、
ソース、ドレインの一端が上記増幅用電界効果トランジスタのソース、ドレインの一端に接続され、他端が上記第1の選択トランジスタのソース、ドレインの他端に接続された第3の選択トランジスタと、
上記第1の選択トランジスタのソース、ドレインの一端と、上記各セルストリングの一端との間に接続され、上記第1の選択トランジスタの一端と各セルストリングの一端を選択的に接続するための複数の接続分離用トランジスタと、を含み、
上記各メモリセルは異なるしきい値に従って異なるデータを記憶する電界効果トランジスタにより形成され、
上記第1の選択トランジスタのソース、ドレインの他端と上記第3の選択トランジスタのソース、ドレインの他端とが上記ビット線に接続され、
上記第1の選択トランジスタの一端が上記増幅用電界効果トランジスタのゲート電極に接続され、上記増幅用電界効果トランジスタは、上記接続分離用トランジスタで上記第1の選択トランジスタの一端と選択的に接続される上記セルストリングの貫通電流を反映して上記第3の選択トランジスタを介して上記ビット線を駆動する
半導体記憶装置。 - データ読み出しの際は、上記ビット線、上記第1の選択トランジスタを介して上記増幅用電界効果トランジスタのゲートを一定電位にチャージし、上記第1の選択トランジスタをオフ、上記第2の選択トランジスタをオンさせて選択された上記セルストリングを介した貫通電流により上記ゲートの電位を変化させる
請求項5記載の半導体記憶装置。 - 上記複数の各セルストリングを形成する複数のメモリセルのゲート電極は、複数のセルストリング間でそれぞれ短絡しており、独立した駆動回路に接続されている
請求項5または6記載の半導体記憶装置。 - 上記セルストリングは、シリコン基板上に形成された上記増幅駆動回路の上層に、少なくとも2層にわたって積層されている
請求項5から7のいずれか一に記載の半導体記憶装置。 - 上記セルストリングのメモリセルを形成する電界効果トランジスタは、上記増幅駆動回路上に絶縁膜を介して堆積された半導体層に形成された溝の、側壁に形成されている
請求項5から7のいずれか一に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344575A JP4654671B2 (ja) | 2004-11-29 | 2004-11-29 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344575A JP4654671B2 (ja) | 2004-11-29 | 2004-11-29 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006155750A JP2006155750A (ja) | 2006-06-15 |
JP4654671B2 true JP4654671B2 (ja) | 2011-03-23 |
Family
ID=36633859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344575A Expired - Fee Related JP4654671B2 (ja) | 2004-11-29 | 2004-11-29 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4654671B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010192B2 (ja) * | 2006-06-22 | 2012-08-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2008078404A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
KR100806339B1 (ko) * | 2006-10-11 | 2008-02-27 | 삼성전자주식회사 | 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법 |
US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
WO2009025368A1 (ja) * | 2007-08-22 | 2009-02-26 | Kabushiki Kaisha Toshiba | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP2009094236A (ja) * | 2007-10-05 | 2009-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009283799A (ja) * | 2008-05-26 | 2009-12-03 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
FR2933802B1 (fr) * | 2008-07-10 | 2010-10-15 | Commissariat Energie Atomique | Structure et procede de realisation d'un dispositif microelectronique de memoire 3d de type flash nand. |
JP2010034109A (ja) * | 2008-07-25 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5456036B2 (ja) | 2009-06-12 | 2014-03-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2011003642A (ja) | 2009-06-17 | 2011-01-06 | Toshiba Corp | 欠陥検査方法 |
WO2011114503A1 (ja) * | 2010-03-19 | 2011-09-22 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5651415B2 (ja) | 2010-09-21 | 2015-01-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5624415B2 (ja) | 2010-09-21 | 2014-11-12 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5386528B2 (ja) * | 2011-02-21 | 2014-01-15 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
JP5674579B2 (ja) | 2011-07-15 | 2015-02-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2013065638A (ja) * | 2011-09-15 | 2013-04-11 | Elpida Memory Inc | 半導体装置 |
JP5694129B2 (ja) | 2011-11-29 | 2015-04-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8755227B2 (en) | 2012-01-30 | 2014-06-17 | Phison Electronics Corp. | NAND flash memory unit, NAND flash memory array, and methods for operating them |
KR20140100143A (ko) | 2013-02-05 | 2014-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 및 읽기 방법 |
JP2014179530A (ja) | 2013-03-15 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JP2015015287A (ja) | 2013-07-03 | 2015-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP6975560B2 (ja) * | 2017-06-23 | 2021-12-01 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP7225349B2 (ja) * | 2017-06-23 | 2023-02-20 | 株式会社半導体エネルギー研究所 | 記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302499A (ja) * | 1994-05-07 | 1995-11-14 | Samsung Electron Co Ltd | 電気的消去可能でプログラム可能なリードオンリメモリ |
JPH09180474A (ja) * | 1995-12-21 | 1997-07-11 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JP2003141882A (ja) * | 2001-10-24 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれに関連する方法 |
-
2004
- 2004-11-29 JP JP2004344575A patent/JP4654671B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302499A (ja) * | 1994-05-07 | 1995-11-14 | Samsung Electron Co Ltd | 電気的消去可能でプログラム可能なリードオンリメモリ |
JPH09180474A (ja) * | 1995-12-21 | 1997-07-11 | Nec Ic Microcomput Syst Ltd | 半導体メモリ回路 |
JP2003141882A (ja) * | 2001-10-24 | 2003-05-16 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれに関連する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006155750A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4654671B2 (ja) | 半導体記憶装置 | |
US11088289B2 (en) | NAND flash memory with vertical cell stack structure and method for manufacturing same | |
JP4822841B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP3679970B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8792280B2 (en) | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same | |
JP4856203B2 (ja) | 不揮発性半導体記憶装置 | |
US7120063B1 (en) | Flash memory cell and methods for programming and erasing | |
US20120181596A1 (en) | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same | |
US20120182804A1 (en) | Architecture for a 3d memory array | |
JP2007523502A (ja) | 縦型eepromnromメモリデバイス | |
JP2008053388A (ja) | 半導体装置及びその製造方法 | |
WO2005060003A1 (en) | Vertical nrom nand flash memory array | |
JP2002026150A (ja) | 不揮発性半導体記憶装置、その製造方法及び動作方法 | |
JP2011258776A (ja) | 不揮発性半導体メモリ | |
JP2009267185A (ja) | 不揮発性半導体記憶装置 | |
US7697336B2 (en) | Non-volatile memory device and method of operating the same | |
JP2002368141A (ja) | 不揮発性半導体メモリ装置 | |
US7749855B2 (en) | Capacitor structure used for flash memory | |
JP4902196B2 (ja) | 不揮発性半導体記憶装置 | |
JPH1187660A (ja) | 不揮発性半導体記憶装置 | |
JP4670187B2 (ja) | 不揮発性半導体メモリ装置 | |
JP2000339978A (ja) | 不揮発性半導体記憶装置およびその読み出し方法 | |
US8446771B2 (en) | NAND nonvolatile semiconductor memory device and write method for NAND nonvolatile semiconductor memory device | |
US20130080718A1 (en) | Semiconductor memory device and method of operating the same | |
JPH11195718A (ja) | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |