JP2020047642A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2020047642A
JP2020047642A JP2018172766A JP2018172766A JP2020047642A JP 2020047642 A JP2020047642 A JP 2020047642A JP 2018172766 A JP2018172766 A JP 2018172766A JP 2018172766 A JP2018172766 A JP 2018172766A JP 2020047642 A JP2020047642 A JP 2020047642A
Authority
JP
Japan
Prior art keywords
layer
memory
semiconductor
charge storage
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018172766A
Other languages
English (en)
Inventor
春海 関
Harumi Seki
春海 関
祐一郎 三谷
Yuichiro Mitani
祐一郎 三谷
石原 貴光
Takamitsu Ishihara
貴光 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018172766A priority Critical patent/JP2020047642A/ja
Priority to CN201910143424.6A priority patent/CN110911412B/zh
Priority to TW108106655A priority patent/TWI705559B/zh
Priority to US16/294,150 priority patent/US10714498B2/en
Publication of JP2020047642A publication Critical patent/JP2020047642A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】信頼性を向上する。【解決手段】実施形態によれば、半導体記憶装置は、第1配線層44と、第1配線層44と隣り合って配置された第2配線層44と、第1配線層44と第2配線層44との間に設けられた半導体層34と、第1配線層44と半導体層34との間に設けられた第1電荷蓄積層32aと、第2配線層44と半導体層34との間に設けられた第2電荷蓄積層32bとを含む。第1配線層と第2配線層との第1距離Xaは、第1電荷蓄積層と第2電荷蓄積層との第2距離Xbよりも短い。【選択図】図13

Description

本発明の実施形態は、半導体記憶装置に関する。
半導体記憶装置として、NAND型フラッシュメモリが知られている。
米国特許第9831118号明細書
信頼性の向上できる半導体記憶装置を提供する。
実施形態に係る半導体記憶装置は、第1方向に延伸する第1配線層と、第1方向に交差する第2方向において第1配線層と隣り合って配置され、第1方向に延伸する第2配線層と、第1配線層と第2配線層との間に設けられ、第1方向及び第2方向に交差する第3方向に延伸する半導体層と、第2方向において第1配線層と半導体層との間に設けられた第1電荷蓄積層と、第2方向において第2配線層と半導体層との間に設けられた第2電荷蓄積層とを含む。第2方向における第1配線層と第2配線層との第1距離は、第2方向における第1電荷蓄積層と第2電荷蓄積層との第2距離よりも短い。
図1は、第1実施形態に係る半導体記憶装置のブロック図である。 図2は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの回路図である。 図3は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイにおけるワード線WLの上面図である。 図4は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。 図5は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図6は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図7は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図8は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図9は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図10は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図11は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図12は、第1実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図13は、第1実施形態に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図14は、第2実施形態の第1例に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図15は、第2実施形態の第1例に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。 図16は、第2実施形態の第2例に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図17は、第2実施形態の第2例に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。 図18は、第3実施形態に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図19は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。 図20は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図21は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図22は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図23は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図24は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図25は、第3実施形態に係る半導体記憶装置の備えるメモリセルアレイの製造工程図である。 図26は、第4実施形態の第1例に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図27は、第4実施形態の第1例に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。 図28は、第4実施形態の第2例に係る半導体記憶装置の備えるメモリピラーのXY平面における断面図である。 図29は、第4実施形態の第2例に係る半導体記憶装置の備えるメモリセルアレイにおけるZ方向に沿った断面図である。
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
1.第1実施形態
第1実施形態に係る半導体記憶装置について説明する。以下では、半導体記憶装置として、メモリセルトランジスタが半導体基板上方に三次元に積層された三次元積層型NAND型フラッシュメモリを例に挙げて説明する。
1.1 構成
1.1.1 半導体記憶装置の全体構成
まず、半導体記憶装置の全体構成について、図1を用いて説明する。図1は、半導体記憶装置の基本的な全体構成を示すブロック図の一例である。なお、図1では、各ブロックの接続の一部を矢印線により示しているが、ブロック間の接続はこれらに限定されない。
図1に示すように、半導体記憶装置1は、大まかにメモリコア部10と周辺回路部20とを含む。
メモリコア部10は、メモリセルアレイ11、ロウデコーダ12、及びセンスアンプ13を含む。
メモリセルアレイ11は、複数のブロックBLK(BLK0、BLK1、BLK2、…)を備えている。なお、ブロックBLKの個数は任意である。ブロックBLKは、ロウ及びカラムに関連付けられ、三次元に積層された複数のメモリセルトランジスタを含む。
ロウデコーダ12は、図示せぬ外部コントローラから受信したロウアドレスをデコードする。そしてロウデコーダ12は、デコード結果に基づいてメモリセルアレイ11のロウ方向を選択する。より具体的にはロウデコーダ12は、ロウ方向を選択するための種々の配線に電圧を与える。
センスアンプ13は、データの読み出し時には、いずれかのブロックBLKから読み出されたデータをセンスする。また、センスアンプ13は、データの書き込み時には、書き込みデータに応じた電圧をメモリセルアレイ11に与える。
周辺回路部20は、シーケンサ21及び電圧発生回路22を含む。
シーケンサ21は、半導体記憶装置1全体の動作を制御する。より具体的には、シーケンサ21は、書き込み動作、読み出し動作、及び消去動作の際に、電圧発生回路22、ロウデコーダ12、及びセンスアンプ13等を制御する。
電圧発生回路22は、書き込み動作、読み出し動作、及び消去動作に必要な電圧を発生させ、ロウデコーダ12及びセンスアンプ13等に供給する。
1.1.2 メモリセルアレイの回路構成
次に、メモリセルアレイ11の回路構成について、図2を用いて説明する。図2は、1つのブロックBLKにおけるメモリセルアレイ11の回路図を示している。
図2に示すように、ブロックBLKは、複数のストリングユニットSU(SU0、SU1、…)を含む。なお、ブロックBLK内のストリングユニットSUの個数は任意である。また、各々のストリングユニットSUは、複数のメモリグループMGを含む。メモリグループMGの各々は、2つのメモリストリングMSa及びMSbを含む。以下、メモリストリングMSa及びMSbのそれぞれを限定しない場合は、メモリストリングMSと表記する。
メモリストリングMSaは、例えば8個のメモリセルトランジスタMCa(MCa0〜MCa7)、並びに選択トランジスタSTa1及びSTa2を含む。同様に、メモリストリングMSbは、例えば8個のメモリセルトランジスタMCb(MCb0〜MCb7)、並びに選択トランジスタSTb1及びSTb2を含む。以下、メモリセルトランジスタMCa0〜MCa7及びMCb0〜MCb7のそれぞれを限定しない場合は、メモリセルトランジスタMCと表記する。また、例えば、メモリセルトランジスタMCa0とMCb0のそれぞれを限定しない場合は、メモリセルトランジスタMC0と表記する。他のメモリセルトランジスタMC1〜MC7も同様である。更に、選択トランジスタSTa1及びSTb1のそれぞれを限定しない場合は、選択トランジスタST1と表記し、選択トランジスタSTa2及びSTb2のそれぞれを限定しない場合は、選択トランジスタST2と表記する。
メモリセルトランジスタMCは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。なお、メモリセルトランジスタMCは、電荷蓄積層に絶縁層を用いたMONOS型であってもよいし、電荷蓄積層に導電層を用いたFG型であってもよい。以下、本実施形態では、MONOS型を例として説明する。また、メモリストリングMSの各々に含まれるメモリセルトランジスタMCの個数は、16個、32個、48個、64個、96個、または128個等であってもよく、その数は限定されるものではない。更に、メモリストリングMSの各々に含まれる選択トランジスタST1及びST2の個数は任意であり、それぞれ1個以上あればよい。
メモリストリングMSに含まれるメモリセルトランジスタMC、並びに選択トランジスタST1及びST2は、それぞれが直列に接続されている。より具体的には、メモリストリングMSaにおいて、選択トランジスタSTa2、メモリセルトランジスタMCa0〜MCa7、及び選択トランジスタSTa1の順に各々の電流経路が直列に接続される。メモリストリングMSbも同様に、選択トランジスタSTb2、メモリセルトランジスタMCb0〜MCb7、及び選択トランジスタSTb1の順に各々の電流経路が直列に接続される。そして、メモリグループMGに含まれる選択トランジスタSTa1のドレインと選択トランジスタSTb1のドレインとは、複数のビット線BL(BL0、…、BL(K−1)、但し(K−1)は2以上の整数)のいずれかに共通に接続される。複数のビット線BLは、センスアンプ13によって独立に制御される。また、ブロックBLK内の各メモリグループMGに含まれる選択トランジスタSTa2のソースと選択トランジスタSTb2のソースとは、ソース線SLに共通に接続される。
ストリングユニットSU内の複数の選択トランジスタSTa1のゲートは選択ゲート線SGDaに共通に接続され、複数の選択トランジスタSTb1のゲートは選択ゲート線SGDbに共通に接続される。より具体的には、ストリングユニットSU0内の複数の選択トランジスタSTa1のゲートは選択ゲート線SGDa0に共通に接続され、複数の選択トランジスタSTb1のゲートは選択ゲート線SGDb0に共通に接続される。同様に、ストリングユニットSU1内の複数の選択トランジスタSTa1のゲートは選択ゲート線SGDa1に共通に接続され、複数の選択トランジスタSTb1のゲートは選択ゲート線SGDb1に共通に接続される。
ブロックBLK内の複数の選択トランジスタSTa2のゲートは選択ゲート線SGSaに共通に接続され、複数の選択トランジスタSTb2のゲートは選択ゲート線SGSbに共通に接続される。なお、選択ゲート線SGSa及びSGSbは、ストリングユニットSU毎に設けられてもよい。
以下、選択ゲート線SGDa(SGDa0、SGDa1、…)及びSGDb(SGDb0、SGDb1、…)のそれぞれを限定しない場合は、選択ゲート線SGDと表記し、選択ゲート線SGSa及びSGSbのそれぞれを限定しない場合は、選択ゲート線SGSと表記する。
同一のブロックBLK内の複数のメモリセルトランジスタMCa0〜MCa7及びMCb0〜MCb7の制御ゲートは、ブロックBLK毎に設けられたワード線WLa0〜WLa7及びWLb0〜WLb7にそれぞれ共通に接続される。以下、ワード線WLa及びWLbのそれぞれを限定しない場合は、ワード線WLと表記する。また、例えば、ワード線WLa0とWLb0のそれぞれを限定しない場合は、ワード線WL0と表記する。他のワード線WL1〜WL7も同様である。
選択ゲート線SGD及びSGSの各々、並びにワード線WLの各々は、ロウデコーダ12によって独立に制御される。
ブロックBLKは、例えば、データの消去単位であり、同一ブロックBLK内に含まれるメモリセルトランジスタMCの保持するデータは、一括して消去される。また、書き込み動作及び読み出し動作は、1つのストリングユニットSUの1つのワード線WLに共通に接続された複数のメモリセルトランジスタMCに対して一括して行われる。
メモリセルアレイ11内において、同一列に配置にされた複数のメモリグループMGは、いずれかのビット線BLに共通に接続される。すなわち、ビット線BLは、複数のブロックBLKの複数のストリングユニットSU間で、各ストリングユニットSUの1つのメモリグループMGを共通に接続する。ストリングユニットSUは、異なるビット線BLに接続され且つ同一の選択ゲート線SGDに接続された複数のメモリグループMGを含む。また、ブロックBLKは、ワード線WLを共通にする複数のストリングユニットSUを含む。そして、メモリセルアレイ11は、ビット線BLを共通にする複数のブロックBLKを含む。メモリセルアレイ11内において、選択ゲート線SGS、ワード線WL、及び選択ゲート線SGDが半導体基板上方に積層されることで、メモリセルトランジスタMCが三次元に積層されている。
1.1.3 メモリセルアレイの平面構成
次に、メモリセルアレイ11の平面構成について、図3を用いて説明する。図3の例は、ブロックBLK0のワード線WLa0及びWLb0の平面レイアウトを示している。
図4に示すように、半導体基板に平行なY方向に延伸する複数の配線層44が、半導体基板に平行でありY方向と直交するX方向に沿って配列されている。より具体的には、配線層44は、ワード線WLa0及びWLb0として機能する。そして、ワード線WLa0として機能する複数の配線層44とワード線WLb0として機能する複数の配線層44とが隣り合うように、X方向に沿って交互に配列されている。
ブロックBLK内においてX方向に隣り合う配線層44は、Y方向に延伸するメモリトレンチMTによって離隔されている。例えば、メモリトレンチMTは、絶縁層35により埋め込まれている。図示せぬ他のワード線WL及び選択ゲート線SGD及びSGSも同様に、メモリトレンチMTによって離隔されている。
また、配線層44の間には、各々が半導体基板に垂直なZ方向に沿って延伸する複数のメモリピラーMPが例えば千鳥配列となるように配置されている。1つのメモリピラーMPが1つのメモリストリングMSa及び1つのメモリストリングMSbに対応する。
メモリピラーMPは、ブロック絶縁膜31a及び31b、電荷蓄積層32a及び32b、トンネル絶縁膜33、半導体層34、及びコア層(またはコア領域とも表記する)を含む。より具体的には、メモリピラーMPの側面において、ワード線WLa0と接するブロック絶縁膜31a及びワード線WLb0に接するブロック絶縁膜31bがZ方向に延伸して設けられている。ブロック絶縁膜31aに接する電荷蓄積層32a及びブロック絶縁膜31bに接する電荷蓄積層32bがZ方向に延伸して設けられている。外周の側面が電荷蓄積層32a及び32bに接するトンネル絶縁膜33がZ方向に延伸して設けられている。外周の側面がトンネル絶縁膜33の内周の側面に接する半導体層34がZ方向に延伸して設けられている。側面が半導体層34の内周の側面に接するコア層(例えば絶縁層35)がZ方向に延伸して設けられている。
ブロック絶縁膜31(31a及び31b)及び電荷蓄積層32(32a及び32b)は、メモリトレンチMTにより、X方向において2つに分離されている。そして、メモリトレンチMTは、トンネル絶縁膜33、半導体層34、及びコア層によりY方向において複数に分離されている。
ワード線WLa0とワード線WLb0との間に設けられたメモリピラーMPにおいて、ワード線WLa0の一部とワード線WLa0に接するメモリピラーMP(ブロック絶縁膜31a、電荷蓄積層32a、トンネル絶縁膜33、及び半導体層34)の一部とを含む領域がメモリセルトランジスタMCa0、すなわち1つの記憶部として機能する。同様に、ワード線WLb0の一部とワード線WLb0に接するメモリピラーMP(ブロック絶縁膜31b、電荷蓄積層32b、トンネル絶縁膜33、及び半導体層34)の一部とを含む領域がメモリセルトランジスタMCb0として機能する。よって、1つのメモリピラーMPにおいて、同じレイヤ(層)に2つのメモリセルトランジスタMCが設けられている。他のワード線WL並びに選択ゲート線SGD及びSGSも同様である。
1.1.4 メモリセルアレイの断面構成
次に、メモリセルアレイ11の断面構成について、図4を用いて説明する。図4は、図3のA1−A2線に沿ったメモリセルアレイ11の断面図である。
図4に示すように、半導体基板40上には、絶縁層41が形成されている。絶縁層41には、例えばシリコン酸化膜(SiO)が用いられる。絶縁層41上には、ソース線SLとして機能する配線層42が形成されている。配線層42は導電材料により構成され、例えば不純物を添加されたn型半導体、または金属材料等が用いられる。
なお、絶縁層41が形成されている領域、すなわち半導体基板40と配線層42との間には、ロウデコーダ12またはセンスアンプ13等の回路が設けられていてもよい。
配線層42上には絶縁層43が形成され、絶縁層43上には、互いがZ方向において離間するように、複数の絶縁層43を介在させて選択ゲート線SGS、ワード線WL0〜WL7、及び選択ゲート線SGDとして機能する配線層44が順次積層されている。そして、最上層の配線層44上には、更に絶縁層43が積層されている。すなわち、配線層42上に、11層の絶縁層43と10層の配線層44とが交互に積層されている。
絶縁層43には、例えばSiOが用いられる。配線層44は導電材料により構成され、例えば不純物を添加されたn型半導体またはp型半導体、あるいは金属材料が用いられる。例えば、配線層44として、窒化チタン(TiN)/タングステン(W)の積層構造が用いられる。TiNは、例えばCVD(chemical vapor deposition)によりWを成膜する際、WとSiOとの反応を防止するためのバリア層、あるいはWの密着性を向上させるための密着層として機能を有する。
複数の配線層44及び絶縁層43を貫通し、底面が配線層42に接するようにY方向に延伸するメモリトレンチMTが形成されている。メモリトレンチMTは、X方向において、各層の配線層44をそれぞれ分離している。メモリトレンチMT内は、例えば、絶縁層35により埋め込まれている。
複数の配線層44及び絶縁層43を貫通して、底面が配線層42に達するように、メモリピラーMPが形成されている。図4の例では、メモリピラーMPの紙面左側の側面にはブロック絶縁膜31a及び電荷蓄積層32aが順次積層されている。同様に、メモリピラーMPの紙面右側の側面にはブロック絶縁膜31b及び電荷蓄積層32bが順次積層されている。側面が電荷蓄積層32a及び32bに接するようにトンネル絶縁膜33が形成されている。そして、側面がトンネル絶縁膜33に接し、底面が配線層42に接するように半導体層34が形成されている。半導体層34は、メモリセルトランジスタMC並びに選択トランジスタST1及びST2のチャネルが形成される領域である。よって、半導体層34は、メモリストリングMSにおいて選択トランジスタST2、メモリセルトランジスタMC0〜MC7、及び選択トランジスタST1の電流経路を接続する信号線として機能する。半導体層34内にはコア層として例えば絶縁層35が形成されている。
ブロック絶縁膜31(31a及び31b)には、例えばSiO、酸化アルミニウム(Al)、またはこれらの積層膜が用いられる。以下、本実施形態では、Alが用いられる場合について説明する。電荷蓄積層32(32a及び32b)には、例えばシリコン窒化膜(SiN)が用いられる。トンネル絶縁膜33には、例えばSiO、SiO/SiNの積層膜、SiO/SiN/SiOの積層膜、またはシリコン酸窒化膜(SiON)が用いられる。以下、本実施形態では、トンネル絶縁膜33にSiOが用いられる場合について説明する。半導体層34には、例えばポリシリコンが用いられる。
絶縁層35には、電荷蓄積層32(32a及び32b)よりも比誘電率が低い絶縁材料が用いられる。例えば、電荷蓄積層32にSiNが用いられる場合、絶縁層35は、SiNよりも比誘電率の低いSiO、SiOF、SiOC、SiON、SiCN、SiC、またはこれらの積層膜等であってもよい。以下、本実施形態では、絶縁層35に埋め込み性の優れたSiOとして、SOG(spin on glass)が用いられる場合について説明する。なお、SOGの塗布材料としてポリシラザンを含む材料が用いられてもよい。
メモリピラーMP上には、底面の一部が半導体層34と接するようにコンタクトプラグ45が形成され、コンタクトプラグ45の上面に接するように、ビット線BLとして機能する配線層46が設けられている。コンタクトプラグ45及び配線層46は導電材料により構成され、例えば、チタン(Ti)/TiN/Wの積層構造等が用いられる。
図4の例では、メモリピラーMPの紙面左側に接する最下層の配線層44が選択ゲート線SGSaとして機能し、上方に設けられた8層の配線層44がワード線WLa0〜WLa7として機能し、最上層の配線層44が選択ゲート線SGDaとして機能する。同様に、メモリピラーMPの紙面右側に接する最下層の配線層44が選択ゲート線SGSbとして機能し、上方に設けられた8層の配線層44がワード線WLb0〜WLb7として機能し、最上層の配線層44が選択ゲート線SGDbとして機能する。
よって、メモリピラーMPと、メモリピラーMPの紙面左側に設けられたワード線WLa0〜WLa7として機能する8層の配線層44とにより、メモリセルトランジスタMCa0〜MCa7がそれぞれ構成される。メモリピラーMPと、メモリピラーMPの紙面左側に設けられた選択ゲート線SGSaとして機能する配線層44とにより、選択トランジスタSTa2が構成される。メモリピラーMPと、メモリピラーMPの紙面左側に設けられた選択ゲート線SGDaとして機能する配線層44とにより、選択トランジスタSTa2が構成される。
同様に、メモリピラーMPと、メモリピラーMPの紙面右側に設けられたワード線WLb0〜WLb7として機能する8層の配線層44とにより、メモリセルトランジスタMCb0〜MCb7がそれぞれ構成される。メモリピラーMPと、メモリピラーMPの紙面右側に設けられた選択ゲート線SGSbとして機能する配線層44とにより、選択トランジスタSTb2が構成される。メモリピラーMPと、メモリピラーMPの紙面右側に設けられた選択ゲート線SGDbとして機能する配線層44とにより、選択トランジスタSTb1が構成される。
従って、メモリセルトランジスタMCa0〜MCa7は、電荷蓄積層32aを含み、メモリセルトランジスタMCb0〜MCb7は、電荷蓄積層32bを含む。
1.2 メモリセルアレイの製造方法
次に、メモリセルアレイ11の製造方法について、図5〜図12を用いて説明する。図5〜図12は、製造工程におけるメモリセルアレイの平面及びA1−A2線に沿った断面をそれぞれ示している。なお、本実施形態では、配線層44に相当する構造を絶縁層50で形成した後、絶縁層50を除去してから導電材料で埋め込んで配線層44を形成する方法(以下、「リプレース」と呼ぶ)を用いた場合について説明する。以下では、絶縁層50としてSiNを用い、配線層44の導電材料としてW及びTiNを用いる場合について説明する。なお、絶縁層50は、SiNに限定されない。例えばシリコン酸窒化膜(SiON)でもよく、絶縁層43とウエットエッチングの選択比が十分に得られる材料であればよい。
図5に示すように、半導体基板40上に、絶縁層41及び配線層42を形成する。そして、配線層42上に、11層の絶縁層43と、配線層44に対応する10層の絶縁層50とを交互に積層する。次に、底面が配線層42に達するメモリトレンチMTを加工する。
図6に示すように、メモリトレンチMTの側面及び底面に絶縁層51を形成した後、絶縁層51内部を絶縁層52により埋め込む。次に、より具体的には、絶縁層51及び52を形成してメモリトレンチMT内部を埋め込んだ後、例えばCMP(chemical mechanical polishing)等により絶縁層43上の絶縁層51及び52を除去する。絶縁層51及び52は、メモリセルアレイ11の製造工程において、メモリトレンチMTを一時的に埋め込む犠牲層として機能する。絶縁層51及び52には、例えばSiOが用いられる。より好ましくは、絶縁層51及び52には、絶縁層43よりも低密度で、例えば希弗酸(DHF;diluted hydrofluoric acid)を用いたウエットエッチングにおいて絶縁層43よりもウエットエッチングレートが速い材料が好ましい。例えば、絶縁層52には、SOGが用いられてもよい。
図7に示すように、メモリトレンチMTの上面を被覆するように絶縁層43を形成した後、メモリピラーMPを形成するためのホールAHを、底面が配線層42に達するように加工する。
図8に示すように、ホールAH内にブロック絶縁膜31、電荷蓄積層32、トンネル絶縁膜33、半導体層34、及び絶縁層53を順に形成する。より具体的には、ホールAHを埋め込まない膜厚のブロック絶縁膜31、電荷蓄積層32、トンネル絶縁膜33、半導体層34、及びカバー絶縁層(不図示)を順に積層する。例えば、カバー絶縁層としてプラズマCVDによるSiOを用いることにより、カバー絶縁層は、ホールAH底部よりも絶縁層43上で厚く形成される。次に、ホールAH底部のカバー絶縁層、半導体層34、トンネル絶縁膜33、電荷蓄積層32、及びブロック絶縁膜31を除去する。このとき、絶縁層43上の半導体層34、トンネル絶縁膜33、電荷蓄積層32、及びブロック絶縁膜31は、カバー絶縁層によりエッチングされない。次に、カバー絶縁層をウエットエッチングで除去した後、半導体層34及び絶縁層53を形成してホールAH内を埋め込む。絶縁層53は、メモリセルアレイ11の製造工程において、ホールAHを一時的に埋め込む犠牲層として機能する。絶縁層53には、例えばSiOが用いられる。より好ましくは、絶縁層53には、絶縁層43よりも低密度で、例えばDHFを用いたウエットエッチングにおいて絶縁層43よりもウエットエッチングレートが速い材料が好ましい。例えば、絶縁層53には、SOGが用いられてもよい。
図9に示すように、絶縁層43上の余剰のブロック絶縁膜31、電荷蓄積層32、トンネル絶縁膜33、半導体層34、及び絶縁層53をドライエッチング等により除去する。このとき、オーバエッチングによりメモリトレンチMTの上面が露出するまで、絶縁層43の表面をエッチングする。
図10に示すように、まず、例えばDHFを用いたウエットエッチングによりメモリトレンチMTの絶縁層51及び52、並びにコア層の絶縁層53を除去する。次に、例えば燐酸(HPO)を用いたウエットエッチングによりブロック絶縁膜31(例えばAl)及び電荷蓄積層32(例えばSiN)をエッチングする。このとき、ブロック絶縁膜31及び電荷蓄積層32は、メモリトレンチMT内に露出した側面からメモリピラーMPの円弧方向にエッチングされる。従って、例えば、ウエットエッチング時間を制御して、円弧方向におけるエッチング量を調整する。これにより、ブロック絶縁膜31及び電荷蓄積層32は、それぞれ2つに分離され、ブロック絶縁膜31a及び31b、並びに電荷蓄積層32a及び32bが形成される。
図11に示すように、メモリトレンチMT及びコア領域(コア層)を絶縁層35により埋め込む。
図12に示すように、メモリピラーMP及びメモリトレンチMTの上面を被覆するように絶縁層43を形成する。次に、絶縁層50をリプレースし、配線層44を形成する。より具体的には、10層の絶縁層50を貫通するスリット(不図示)を形成する。次に、ウエットエッチングにより、スリット側から絶縁層50を除去する。そして、絶縁層50を除去して形成された空隙内をTiN及びWにより埋め込む。スリット内及び絶縁層43上の余剰のTiN及びWを除去して、スリットを絶縁層43により埋め込むことによりリプレース工程が終了する。
1.3 ブロック絶縁膜と電荷蓄積層のエッチング量
次に、ブロック絶縁膜31と電荷蓄積層32のエッチング量について、図13を用いて説明する。図13は、ワード線WLa0及びWLb0の上面に沿ったXY平面におけるメモリピラーMPの断面図である。
図13に示すように、ブロック絶縁膜31及び電荷蓄積層32をメモリピラーMPの円弧方向にエッチングする際、X方向におけるエッチング幅は、メモリトレンチMTの幅以上となるようにする。すなわち、X方向においてメモリピラーMPを含まない領域におけるメモリトレンチMTの最短距離(幅)をXaとし、1つのメモリピラーMP内においてX方向における電荷蓄積層32aと32bとの最短距離をXbとすると、Xa≦Xbの関係にある。このため、メモリセルトランジスタMCa及びMCbの端部において、ブロック絶縁膜31a及び31b並びに電荷蓄積層32a及び32bが絶縁層35に置き換えられている。よって、距離Xbに応じて実効的なメモリセルトランジスタMCa及びMCbのセルサイズが異なる。
例えば、メモリピラーMPの半径をRaとし、メモリピラーMPの側面とメモリトレンチMTの端部とが接する位置からメモリピラーMPの円弧方向に電荷蓄積層32をエッチングした距離(円弧の長さ)をDaとする。そして、メモリピラーMPにおいて電荷蓄積層32を距離Daエッチングしたときの角度をθとする。メモリトレンチMTの幅XaとメモリピラーMPの半径Raとから角度θの最大値θmaxを求めると、θmaxは以下のようになる。
θmax=cos−1(Xa/(2Ra))
また、角度θの最小値は、電荷蓄積層32のエッチング量がメモリトレンチMTの幅Xaに相当する場合、すなわち角度θが0の場合である。よって、角度θは、0≦θ<cos−1(Xa/(2Ra))の範囲にある。
角度θが大きくなると、電荷蓄積層32(32a及び32b)の面積が減少し、チャージできる電荷量が減少する。このため、例えば8値(3ビット)のデータをメモリセルトランジスタMCが保持する場合、それぞれの閾値レベルの電圧差が小さくなり、データの読み出しが困難になる。例えば、メモリセルトランジスタMCは8値のデータを保持可能であり、閾値分布のマージンが50%減少するとデータの判別が不可になると仮定した場合、電荷蓄積層32の幅が4/7(θ=0から57%の面積)になると、メモリセルトランジスタMCが動作不良となる。従って距離Daは、実効的な電荷蓄積層32(32aまたは32b)の幅の21.4%が最大値となる。従って、角度θは、0≦θ<0.214・cos−1(Xa/(2Ra))の範囲にあればよい。
1.4 本実施形態に係る効果
本実施形態に係る構成であれば、信頼性を向上できる。本効果につき詳述する。
例えば、1つのメモリピラーMPにおいて、同一平面内に形成された2つのメモリセルトランジスタMCのブロック絶縁膜31及び電荷蓄積層32がメモリトレンチMTにより分離されていない場合がある。すなわち、2つのメモリセルトランジスタMCが電荷蓄積層32を共有している場合がある。このような場合、例えば読み出し動作時に、選択したメモリセルトランジスタMCがオフ状態であっても、選択したメモリセルトランジスタMCの端部において寄生トランジスタがオン状態になることによりチャネルに電流が流れ、誤読み出しを生じる可能性がある。
これに対し、本実施形態に係る構成であれば、1つのメモリピラーMPにおいて、ブロック絶縁膜31及び電荷蓄積層32を分離することができる。すなわち、同一平面内に形成された2つのメモリセルトランジスタMCの電荷蓄積層32を分離させることができる。これにより、選択したメモリセルトランジスタMCの端部において寄生トランジスタがオン状態となり、誤読み出しが生じる可能性を低減できる。更に、本実施形態に係る構成であれば、メモリトレンチMT内部及びメモリセルトランジスタMCの端部に電荷蓄積層32よりも比誘電率の低い材料を形成できる。これにより、2つのメモリセルトランジスタMCが互いに干渉するのを抑制でき、誤読み出しを抑制できる。従って、半導体記憶装置の信頼性を向上できる。
更に、本実施形態に係る構成であれば、半導体層34は、メモリトレンチMTにより分離されてないため、メモリピラーMPにおけるオン電流(セル電流)の低減を抑制できる。
2.第2実施形態
次に、第2実施形態について説明する。第2実施形態では、第1実施形態と異なるメモリピラーMP及びメモリトレンチMTの構成について2つの例を説明する。以下では、第1実施形態と異なる点を中心に説明する。
2.1 第1例
まず、第1例について、図14及び図15を用いて説明する。図14は、メモリピラーMPのXY平面における断面を示しており、図15は、Z方向におけるメモリピラーMP及びメモリトレンチMTの断面を示している。
図14に示すように、メモリトレンチMT及びコア層に、絶縁層36及び37が用いられている。なお、メモリピラーMPにおいて、ブロック絶縁膜31及び電荷蓄積層32がエッチングされた領域は、絶縁層36及び37の積層構造により埋め込まれていてもよく、絶縁層36により埋め込まれていてもよい。
図15に示すように、メモリトレンチMTの側面及び底面、並びに半導体層34の側面及び底面に接する絶縁層36が形成され、絶縁層36の内部を埋め込むように絶縁層37が形成されている。
絶縁層36及び37には、電荷蓄積層32よりも比誘電率の低い絶縁材料が用いられる。例えば、絶縁層36には、SiOよりも比誘電率の低い低誘電率絶縁膜としてSiOCまたはSiOF等が用いられ、絶縁層37には、SiO(SOG)が用いられてもよい。
なお、メモリトレンチMT及びコア層は、3つ以上の絶縁材料により埋め込まれてもよい。
2.2 第2例
次に、第2例について、図16及び図17を用いて説明する。図16は、メモリピラーMPのXY平面における断面を示しており、図17は、Z方向におけるメモリピラーMP及びメモリトレンチMTの断面を示している。
図16に示すように、メモリトレンチMT及びコア層に、絶縁層38が用いられ、絶縁層38の内部には、エアギャップAGが形成されている。なお、メモリピラーMPにおいて、ブロック絶縁膜31及び電荷蓄積層32がエッチングされた領域にエアギャップAGが形成されていてもよく、絶縁層38により埋め込まれていてもよい。
図17に示すように、メモリトレンチMTの側面及び底面、並びに半導体層34の側面及び底面に接する絶縁層38が形成され、絶縁層38の内部にエアギャップAGが形成されている。
絶縁層38には、電荷蓄積層32よりも比誘電率の低い絶縁材料が用いられる。例えば、絶縁層38には、段差被覆性のあまり良くないプラズマCVDによるSiOが用いられる。これにより、SiOを形成する際に、メモリトレンチMT及びメモリピラーMPの上部が閉塞されエアギャップAGが形成される。
2.3 本実施形態に係る効果
本実施形態に係る構成を第1実施形態に適用できる。これにより、第1実施形態と同様の効果が得られる。
3.第3実施形態
次に、第3実施形態について説明する。第3実施形態では、コア層とメモリトレンチMTに異なる絶縁材料を用いた場合について説明する。以下、第1実施形態と異なる点を中心に説明する。
3.1 メモリピラーの構成
まず、メモリピラーMPの構成について説明する。図18は、メモリピラーMPのXY平面における断面を示しており、図19は、Z方向におけるメモリピラーMP及びメモリトレンチMTの断面を示している。
図18及び図19に示すように、メモリトレンチMTには絶縁層35が用いられ、コア層には絶縁層39が用いられる。絶縁層35及び絶縁層39には、電荷蓄積層32よりも比誘電率が低く、それぞれ異なる絶縁材料が用いられる。例えば、絶縁層39には、SiO(SOG)が用いられ、絶縁層35には、SiOよりも比誘電率の低い低誘電率絶縁膜として、例えばSiOCまたはSiOF等が用いられる。
3.2 メモリセルアレイの製造方法
次に、メモリセルアレイ11の製造方法について、図20〜図25を用いて説明する。
図20に示すように、第1実施形態の図5〜図8と同様に、ホールAH内に半導体層34を形成した後、絶縁層39を形成してホールAH内を埋め込む。
図21に示すように、絶縁層43上の余剰のブロック絶縁膜31、電荷蓄積層32、トンネル絶縁膜33、半導体層34、及び絶縁層39をドライエッチング等により除去する。このとき、オーバエッチングによりメモリトレンチMTの上面が露出するまで、絶縁層43の表面をエッチングする。
図22に示すように、メモリピラーMP上にカバー層として例えば絶縁層43を形成する。なお、カバー層は、絶縁層43に限定されない。メモリトレンチMT内の絶縁層51及び52を除去する際に、エッチング選択比が十分に得られる絶縁材料であればよい。
図23に示すように、まず。例えばDHFを用いたウエットエッチングによりメモリトレンチMTの絶縁層51及び52を除去する。次に、例えば燐酸(HPO)を用いたウエットエッチングによりブロック絶縁膜31(例えばAl)及び電荷蓄積層32(例えばSiN)をエッチングする。このとき、ブロック絶縁膜31及び電荷蓄積層32は、メモリトレンチMT内に露出した側面からメモリピラーMPの円弧方向にエッチングされる。これにより、ブロック絶縁膜31及び電荷蓄積層32は、それぞれ2つに分離され、ブロック絶縁膜31a及び31b、並びに電荷蓄積層32a及び32bが形成される。
図24に示すように、メモリトレンチMT及びメモリピラーMPのエッチングされた領域を絶縁層35により埋め込む。
図25に示すように、メモリピラーMP及びメモリトレンチMTの上面を被覆するように絶縁層43を形成する。次に、絶縁層50をリプレースし、配線層44を形成する。
3.3 本実施形態に係る効果
本実施形態に係る構成であれば、第1実施形態と同様の効果が得られる。
4.第4実施形態
次に、第4実施形態について説明する。第4実施形態では、第3実施形態と異なるメモリトレンチMTの構成について2つの例を説明する。以下では、第3実施形態と異なる点を中心に説明する。
4.1 第1例
まず、第1例について、図26及び図27を用いて説明する。図26は、メモリピラーMPのXY平面における断面を示しており、図27は、Z方向におけるメモリピラーMP及びメモリトレンチMTの断面を示している。
図26に示すように、メモリトレンチMTに、絶縁層36及び37が用いられている。なお、メモリピラーMPにおいて、ブロック絶縁膜31及び電荷蓄積層32がエッチングされた領域は、絶縁層36及び37の積層構造により埋め込まれていてもよく、絶縁層36により埋め込まれていてもよい。
図27に示すように、メモリトレンチMTの側面及び底面に接する絶縁層36が形成され、絶縁層36の内部を埋め込むように絶縁層37が形成されている。
4.2 第2例
次に、第2例について、図28及び図29を用いて説明する。図28は、メモリピラーMPのXY平面における断面を示しており、図29は、Z方向におけるメモリピラーMP及びメモリトレンチMTの断面を示している。
図28に示すように、メモリトレンチMTに絶縁層38が用いられ、絶縁層38の内部には、エアギャップAGが形成されている。なお、メモリピラーMPにおいて、ブロック絶縁膜31及び電荷蓄積層32がエッチングされた領域に、エアギャップAGが形成されていてもよく、絶縁層38により埋め込まれていてもよい。
図29に示すように、メモリトレンチMTの側面及び底面に接する絶縁層38が形成され、絶縁層38の内部にエアギャップAGが形成されている。
4.3 本実施形態に係る効果
本実施形態に係る構成を第3実施形態に適用できる。これにより、第1実施形態と同様の効果が得られる。
5.変形例等
上記実施形態に係る半導体記憶装置は、第1方向(Y方向)に延伸する第1配線層(44;WLa0)と、第1方向に交差する第2方向(X方向)において第1配線層と隣り合って配置され、第1方向に延伸する第2配線層(44;WLb0)と、第1配線層と第2配線層との間に設けられ、第1方向及び第2方向に交差する第3方向(Z方向)に延伸する半導体層(34)と、第2方向において第1配線層と半導体層との間に設けられた第1電荷蓄積層(32a)と、第2方向において第2配線層と半導体層との間に設けられた第2電荷蓄積層(32b)とを含む。第2方向における第1配線層と第2配線層との第1距離(Xa)は、第2方向における第1電荷蓄積層と第2電荷蓄積層との第2距離(Xb)よりも短い。
上記実施形態を適用することにより、信頼性を向上できる半導体記憶装置を提供できる。
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
例えば、メモリピラーMPにおいて、半導体層34及びコア層の上面にキャップ層として半導体層が形成されてもよい。
また、上記実施形態において、ブロック絶縁膜31a及び31b並びに電荷蓄積層32a及び32bと同様に、トンネル絶縁膜33が2つに分離されてもよい。
また、上記実施形態における「接続」とは、間に例えばトランジスタあるいは抵抗等、他の何かを介在させて間接的に接続されている状態も含む。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体記憶装置、10…メモリコア部、11…メモリセルアレイ、12…ロウデコーダ、13…センスアンプ、20…周辺回路部、21…シーケンサ、22…電圧発生回路、31、31a、31b…ブロック絶縁膜、32、32a、32b…電荷蓄積層、33…トンネル絶縁膜、34…半導体層、35〜39、41、43、50〜53…絶縁層、40…半導体基板、42、44、46…配線層、45…コンタクトプラグ。

Claims (8)

  1. 第1方向に延伸する第1配線層と、
    前記第1方向に交差する第2方向において前記第1配線層と隣り合って配置され、前記第1方向に延伸する第2配線層と、
    前記第1配線層と前記第2配線層との間に設けられ、前記第1方向及び前記第2方向に交差する第3方向に延伸する半導体層と、
    前記第2方向において前記第1配線層と前記半導体層との間に設けられた第1電荷蓄積層と、
    前記第2方向において前記第2配線層と前記半導体層との間に設けられた第2電荷蓄積層と
    を備え、前記第2方向における前記第1配線層と前記第2配線層との第1距離は、前記第2方向における前記第1電荷蓄積層と前記第2電荷蓄積層との第2距離よりも短い、
    半導体記憶装置。
  2. 前記第1配線層の上方に設けられた第3配線層と
    前記第2配線層の上方に設けられた第4配線層と、
    を更に備え、
    前記第1電荷蓄積層は、前記第1及び第3配線層と前記半導体層との間に配置され、
    前記第2電荷蓄積層は、前記第2及び第4配線層と前記半導体層との間に配置される、
    請求項1記載の半導体記憶装置。
  3. 前記第1配線層と前記第2配線層との間に設けられた第1絶縁層を更に備え、
    前記第1絶縁層の一部は、前記第1配線層と前記半導体層との間及び前記第2配線層と前記半導体層との間に設けられる、
    請求項1または2記載の半導体記憶装置。
  4. 前記第1絶縁層は、前記第1及び第2配線層並びに前記第1及び第2電荷蓄積層に接する、
    請求項3記載の半導体記憶装置。
  5. 前記半導体層並びに前記第1及び第2電荷蓄積層に接する第2絶縁層と、
    前記第1配線層と前記第1電荷蓄積層との間に設けられた第3絶縁層と、
    前記第2配線層と前記第2電荷蓄積層との間に設けられた第4絶縁層と
    を更に備える、
    請求項1乃至4のいずれか一項記載の半導体記憶装置。
  6. 前記第1絶縁層の比誘電率は、前記第1及び前記第2電荷蓄積層の比誘電率よりも低い、
    請求項3記載の半導体記憶装置。
  7. 前記第1絶縁層は、SiO、SiOC、及びSiOFの少なくとも1つを含む、
    請求項3記載の半導体記憶装置。
  8. 第1方向に延伸する第1配線層と、
    前記第1方向に交差する第2方向において前記第1配線層と隣り合って配置され、前記第1方向に延伸する第2配線層と、
    前記第1配線層と前記第2配線層との間に設けられ、前記第1方向及び前記第2方向に交差する第3方向に延伸する半導体層と、
    前記第2方向において前記第1配線層と前記半導体層との間に設けられた第1電荷蓄積層と、
    前記第2方向において前記第2配線層と前記半導体層との間に設けられた第2電荷蓄積層と
    を備える、
    半導体記憶装置。
JP2018172766A 2018-09-14 2018-09-14 半導体記憶装置 Pending JP2020047642A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018172766A JP2020047642A (ja) 2018-09-14 2018-09-14 半導体記憶装置
CN201910143424.6A CN110911412B (zh) 2018-09-14 2019-02-26 半导体存储装置
TW108106655A TWI705559B (zh) 2018-09-14 2019-02-27 半導體記憶裝置
US16/294,150 US10714498B2 (en) 2018-09-14 2019-03-06 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172766A JP2020047642A (ja) 2018-09-14 2018-09-14 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2020047642A true JP2020047642A (ja) 2020-03-26

Family

ID=69773317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172766A Pending JP2020047642A (ja) 2018-09-14 2018-09-14 半導体記憶装置

Country Status (4)

Country Link
US (1) US10714498B2 (ja)
JP (1) JP2020047642A (ja)
CN (1) CN110911412B (ja)
TW (1) TWI705559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723211B2 (en) 2020-09-18 2023-08-08 Kioxia Corporation Semiconductor memory device having ferroelectric field effect transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047786A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 半導体記憶装置
JP2021150486A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2022050076A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置及びその製造方法
US11476276B2 (en) * 2020-11-24 2022-10-18 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1272229A (en) 1968-11-27 1972-04-26 British Iron Steel Research Improvements in and relating to the treatment of molten material
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6674426B1 (en) * 2000-03-10 2004-01-06 Oregon Health & Science University Augmenting and not replacing paper based work practice via multi-modal interaction
KR100806339B1 (ko) * 2006-10-11 2008-02-27 삼성전자주식회사 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법
JP2009238874A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP5086959B2 (ja) * 2008-09-26 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
JP2011165972A (ja) 2010-02-10 2011-08-25 Toshiba Corp 不揮発性半導体記憶装置
JP5431386B2 (ja) 2011-02-22 2014-03-05 株式会社東芝 半導体記憶装置
US8637914B2 (en) 2011-12-13 2014-01-28 Micron Technology, Inc. Memory cells having a plurality of control gates and memory cells having a control gate and a shield
TW201501272A (zh) * 2013-02-25 2015-01-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
US9728546B2 (en) * 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9666594B2 (en) * 2014-09-05 2017-05-30 Sandisk Technologies Llc Multi-charge region memory cells for a vertical NAND device
JP6581370B2 (ja) * 2015-03-19 2019-09-25 東芝メモリ株式会社 不揮発性記憶装置及びその製造方法
WO2017122302A1 (ja) * 2016-01-13 2017-07-20 東芝メモリ株式会社 半導体記憶装置
US10103155B2 (en) * 2016-03-09 2018-10-16 Toshiba Memory Corporation Semiconductor memory device
US9837434B2 (en) * 2016-03-14 2017-12-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR101940374B1 (ko) * 2016-05-19 2019-04-11 연세대학교 산학협력단 3 차원 비휘발성 메모리 소자 및 이의 제조 방법
US9831118B1 (en) 2016-05-24 2017-11-28 Sandisk Technologies Llc Reducing neighboring word line in interference using low-k oxide
TWI669806B (zh) * 2017-02-07 2019-08-21 東芝記憶體股份有限公司 Semiconductor memory device and method of manufacturing same
JP2018164070A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723211B2 (en) 2020-09-18 2023-08-08 Kioxia Corporation Semiconductor memory device having ferroelectric field effect transistor

Also Published As

Publication number Publication date
CN110911412B (zh) 2023-12-01
US10714498B2 (en) 2020-07-14
TW202011580A (zh) 2020-03-16
US20200091180A1 (en) 2020-03-19
CN110911412A (zh) 2020-03-24
TWI705559B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
CN110875326B (zh) 半导体存储装置
TWI819090B (zh) 半導體記憶裝置
US9905510B2 (en) Semiconductor memory device and method of manufacturing the same
CN110911412B (zh) 半导体存储装置
US10991713B2 (en) Semiconductor memory device
JP2019161059A (ja) 半導体記憶装置
TWI713994B (zh) 半導體記憶體
TW202109815A (zh) 半導體記憶裝置
JP2019169539A (ja) 半導体記憶装置
JP2019153626A (ja) 半導体記憶装置
CN110875329B (zh) 半导体存储装置及其制造方法
US11610910B2 (en) Semiconductor memory device
TWI691050B (zh) 半導體記憶裝置
TWI714211B (zh) 半導體記憶裝置
TWI751631B (zh) 半導體裝置
JP2021040009A (ja) 半導体記憶装置及びその製造方法
TWI821718B (zh) 半導體記憶裝置
JP2022147957A (ja) 半導体記憶装置及びその製造方法
JP2024044009A (ja) 半導体記憶装置