TWI751631B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI751631B
TWI751631B TW109125778A TW109125778A TWI751631B TW I751631 B TWI751631 B TW I751631B TW 109125778 A TW109125778 A TW 109125778A TW 109125778 A TW109125778 A TW 109125778A TW I751631 B TWI751631 B TW I751631B
Authority
TW
Taiwan
Prior art keywords
build
memory
alignment mark
memory cell
layer
Prior art date
Application number
TW109125778A
Other languages
English (en)
Other versions
TW202114170A (zh
Inventor
中嶋由美
永嶋賢史
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202114170A publication Critical patent/TW202114170A/zh
Application granted granted Critical
Publication of TWI751631B publication Critical patent/TWI751631B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施方式提供一種可提高可靠性之半導體裝置。  根據實施方式，半導體裝置具備：第1積層構造，其配置於半導體基板上；第2積層構造，其配置於第1積層構造上；第1區域，其於第1積層構造中，設置第1記憶體柱，且設置於第2方向延伸、且於第3方向上將第1積層構造分斷之第1記憶體溝槽，於介隔配置於第1積層構造上之第1絕緣層而設置之第2積層構造中，設置連接於第1記憶體柱之第2記憶體柱，且設置於第2方向延伸並於第3方向上將第2積層構造分斷之第2記憶體溝槽；以及第2區域，其於第1積層構造中，設置突出之第1對準標記柱，且設置於第2方向延伸並於第3方向上將導電層分斷之第1記憶體溝槽，於第1對準標記柱及第1記憶體溝槽上設置第2積層構造。

Description

半導體裝置
實施方式係關於一種半導體裝置。
作為半導體裝置，已知有NAND(Not And，與非)型快閃記憶體。
實施方式提供一種可提高可靠性之半導體裝置。
實施方式之半導體裝置具備：第1積層構造，其配置於半導體基板上，於第1方向交替地積層絕緣層及導電層；第2積層構造，其配置於上述第1積層構造上，於上述第1方向交替地積層絕緣層及導電層；第1區域，其於上述第1積層構造中，設置第1記憶體柱，且設置於與上述第1方向正交之第2方向延伸、並於與上述第1及上述第2方向正交之第3方向上將導電層分斷之第1記憶體溝槽，於介隔配置於上述第1積層構造上之第1絕緣層而設置之上述第2積層構造中，設置連接於上述第1記憶體柱之第2記憶體標記柱，且設置於上述第2方向延伸並於上述第3方向上將導電層分斷之第2記憶體溝槽；以及第2區域，其於上述第1積層構造中，設置於上述第1方向自上述第1積層構造突出之第1對準標記柱，且設置於上述第2方向延伸並於上述第3方向上將導電層分斷之上述第1記憶體溝槽，於上述第1對準標記柱及上述第1記憶體溝槽上設置上述第2積層構造，並包含上述第2積層構造中由向上述第1方向突出之第2對準標記柱包圍之對準區域。
以下，參照圖式對實施方式進行說明。再者，於以下之說明中，關於具有大致相同之功能及結構之構成要素標註相同符號，僅於需要之情形時進行重複說明。又，以下所示之各實施方式對用於使該實施方式之技術性思想具體化之裝置或方法進行例示，實施方式之技術性思想並不將構成零件之材質、形狀、構造、配置等特定為下述內容。實施方式之技術性思想能夠於申請專利範圍中進行各種變更。
＜1＞實施方式
對實施方式之半導體裝置進行說明。以下，作為半導體裝置，列舉將記憶胞電晶體三維積層於半導體基板上方而成之三維積層型NAND型快閃記憶體為例進行說明。
＜1-1＞結構
＜1-1-1＞半導體裝置之整體結構
首先，使用圖1對半導體裝置之整體結構進行說明。圖1係表示半導體裝置之基本之整體結構之方塊圖之一例。再者，於圖1中，將各區塊之連接之一部分利用箭頭線表示，但區塊間之連接並不限定於該等。
如圖1所示，半導體裝置1大致包含記憶體芯部10與周邊電路部20。
記憶體芯部10包含記憶胞陣列11、列解碼器12、及感測放大器13。
記憶胞陣列11具備複數個區塊BLK。於圖1之示例中表示了3個區塊BLK0～BLK2，但其數量並不限定。區塊BLK包含與列及行相關聯、三維地積層之複數個記憶胞電晶體。
列解碼器12將自未圖示之外部控制器接收之列地址解碼。然後，列解碼器12基於解碼結果選擇記憶胞陣列11之列方向。更具體而言，對用以選擇列方向之各種配線施加電壓。
感測放大器13於讀出資料時，感測自任一個區塊BLK讀出之資料。又，於寫入資料時，將與寫入資料對應之電壓施加至記憶胞陣列11。
周邊電路部20包含定序器21及電壓產生電路22。
定序器21對半導體裝置1整體之動作進行控制。更具體而言，定序器21於寫入動作、讀出動作、及清除動作時，對電壓產生電路22、列解碼器12、及感測放大器13等進行控制。
電壓產生電路22產生寫入動作、讀出動作、及清除動作所需要之電壓，將其供給至列解碼器12及感測放大器13等。
＜1-1-2＞記憶胞陣列之電路結構
接下來，使用圖2對記憶胞陣列11之電路結構進行說明。圖2表示了1個區塊BLK中之記憶胞陣列11之電路圖。
如圖2所示，區塊BLK包含複數個串單元SU(SU0、SU1、…)。又，各個串單元SU包含複數個記憶體群組MG。各個記憶體群組MG包含4個記憶體串LMSa、LMSb、UMSa、及UMSb。記憶體串LMSa與記憶體串UMSa串聯連接。記憶體串LMSb與記憶體串UMSb串聯連接。記憶體串LMSa及UMSa與LMSb及UMSb並聯連接。以下，於不限定記憶體串LMSa及LMSb之情形時，表述為記憶體串LMS，於不限定記憶體串UMSa及UMSb之情形時，表述為記憶體串UMS。進而，於不限定記憶體串LMS及UMS之情形時，表述為記憶體串MS。再者，1個記憶體群組MG中所包含之記憶體串MS之個數並不限定為4個。記憶體群組MG亦可包含2m(m為3以上之整數)個以上之記憶體串MS。
記憶體串LMSa例如包含8個記憶胞電晶體MCa0～MCa7、以及選擇電晶體STa2。同樣地，記憶體串LMSb例如包含8個記憶胞電晶體MCb0～MCb7、以及選擇電晶體STb2。又，記憶體串UMSa例如包含8個記憶胞電晶體MCa8～MCa15、以及選擇電晶體STa1。記憶體串UMSb例如包含8個記憶胞電晶體MCb8～MCb15、以及選擇電晶體STb1。
以下，於不限定記憶胞電晶體MCa0～MCa15之情形時，表述為記憶胞電晶體MCa，於不限定MCb0～MCb15之情形時，表述為記憶胞電晶體MCb。進而，於不限定記憶胞電晶體MCa及MCb之情形時，表述為記憶胞電晶體MC。
記憶胞電晶體MC具備控制閘極與電荷儲存層，非揮發地保存資料。再者，記憶胞電晶體MC既可為電荷儲存層使用絕緣層之MONOS(Metal-Oxide-Nitride-Oxide-Silicon，金屬氧化物氮氧化矽)型，亦可為電荷儲存層使用導電層之FG(Floating Gate，浮閘)型。以下，於本實施方式中，以MONOS型為例進行說明。又，各個記憶體串MS中所包含之記憶胞電晶體MC之個數亦可為16個、32個、48個、64個、96個、128個等，其數量並不限定。
記憶體串LMSa中所包含之記憶胞電晶體MC及選擇電晶體ST2分別串聯連接。更具體而言，選擇電晶體STa2、以及記憶胞電晶體MCa0～MCa7之電流路徑串聯連接。同樣地，記憶體串LMSb中所包含之選擇電晶體STb2、以及記憶胞電晶體MCb0～MCb7之電流路徑串聯連接。選擇電晶體STa2之源極與選擇電晶體STb2之源極共通連接於源極線SL。
記憶體串UMSa中所包含之記憶胞電晶體MCa8～MCa15、以及選擇電晶體STa1之電流路徑串聯連接。同樣地，記憶體串UMSb中所包含之記憶胞電晶體MCb8～MCb15、以及選擇電晶體STb1之電流路徑串聯連接。記憶胞電晶體MCa8之源極與記憶胞電晶體MCa7之汲極連接。又，記憶胞電晶體MCb8之源極與記憶胞電晶體MCb7之汲極連接。選擇電晶體STa1之汲極與選擇電晶體STb1之汲極共通連接於複數條位元線BL(BL0、…、BL(N－1)，其中(N－1)為2以上之整數)中之任一條。
與串單元SU(SU0、SU1、…)對應地設置有選擇閘極線SGDa(SGDa0、SGDa1、…)及選擇閘極線SGDb(SGDb0、SGDb1、…)。而且，串單元SU內之選擇電晶體STa1之閘極共通連接於對應之選擇閘極線SGDa。同樣地，串單元SU內之複數個選擇電晶體STb1之閘極共通連接於對應之選擇閘極線SGDb。以下，於不限定選擇閘極線SGDa及SGDb之情形時，表述為選擇閘極線SGD。各選擇閘極線SGD由列解碼器12獨立地控制。
與區塊BLK對應地設置有選擇閘極線SGSa及SGSb。而且，同一區塊BLK內之複數個選擇電晶體STa2之閘極連接於對應之選擇閘極線SGSa，選擇電晶體STb2之閘極連接於對應之選擇閘極線SGSb。選擇閘極線SGSa及SGSb例如既可共通連接於列解碼器12，亦可由列解碼器12獨立地控制。以下，於不限定選擇閘極線SGSa及SGSb之情形時，表述為選擇閘極線SGS。
同一區塊BLK內之記憶胞電晶體MCa0～MCa15及MCb0～MCb15之控制閘極分別共通連接於針對每個區塊BLK而設置之字元線WLa0～WLa15及WLb0～WLb15。字元線WLa0～WLa15及WLb0～WLb15由列解碼器12獨立地控制。以下，於不限定字元線WLa及WLb之情形時，表述為字元線WL。
區塊BLK例如為資料之清除單位，同一區塊BLK內所包含之記憶胞電晶體MC所保存之資料一起清除。又，寫入動作及讀出動作係對共通連接於1個串單元SU之1條字元線WL之複數個記憶胞電晶體MC一起進行。
於記憶胞陣列11內，處於同一行之記憶體群組MG之選擇電晶體STa1之汲極及STb1之汲極共通連接於任一條位元線BL。即，位元線BL於複數個串單元SU間將記憶體群組MG共通連接。即，串單元SU連接於不同之位元線BL，且包含複數個連接於同一選擇閘極線SGD之記憶體群組MG。又，區塊BLK包含複數個使字元線WL共通之串單元SU。而且，記憶胞陣列11包含使位元線BL共通之複數個區塊BLK。而且，於記憶胞陣列11內，藉由將選擇閘極線SGS、字元線WL、及選擇閘極線SGD積層於半導體基板上方，來將記憶胞電晶體MC三維地積層。
＜1-1-3＞半導體裝置之整體結構
接下來，使用圖3對半導體裝置1之整體結構進行說明。圖3係半導體裝置1之俯視圖。
如圖3所示，半導體裝置1中，與記憶體芯部10之沿著X方向之一邊相鄰地配置有周邊電路部20，於記憶體芯部10及周邊電路部20之周圍(記憶體芯部10與周邊電路部20相鄰之部分除外)設置標記區域30。
標記區域30形成有製造半導體裝置1時使用之對準標記。
＜1-1-3-1＞記憶胞陣列11整體結構
接下來，使用圖4及圖5對記憶胞陣列11之整體結構進行說明。圖4表示了與字元線WLa0及WLb0平行之XY平面內之平面。圖5係沿著圖4之A1-A2線之記憶胞陣列11之剖視圖。
如圖4及圖5所示，於半導體基板(未圖示)之上方，形成有沿與半導體基板平行之XY平面延伸之配線層40。配線層40作為源極線SL發揮功能。於Y方向延伸之配線層42於與半導體基板垂直之Z方向與配線層40隔開地積層於配線層40之上方。即，配線層42介隔層間絕緣膜41積層於配線層40上。配線層42作為選擇閘極線SGS、或用於產生清除動作時之清除電流之閘極電極發揮功能。
於配線層42之上方，8層層間絕緣膜43與8層配線層44於Z方向交替地積層。8層配線層44於Y方向延伸，作為字元線WL0～WL7發揮功能。
於配線層40上，形成有孔LAH。孔LAH內由阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、半導體層51、及芯層50填埋，形成記憶體柱LMP。
而且，以使8層配線層44於X方向隔開之方式，於配線層42上形成有於Y方向延伸之記憶體溝槽LMT。記憶體溝槽LMT內由絕緣層60填埋。絕緣層60例如使用SiO2 。
1個記憶體柱LMP作為1個記憶體群組MG之記憶體串LMSa及LMSb發揮功能。
於配線層44上，介隔層間絕緣膜45，8層層間絕緣膜43與8層配線層44於Z方向交替地積層。8層配線層44於Y方向延伸，作為字元線WL8～WL15發揮功能。於配線層44上，介隔層間絕緣膜43，設置有配線層46。配線層46於Y方向延伸，作為選擇閘極線SGD發揮功能。
於記憶體柱LMP上，形成有孔UAH。孔UAH內由阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、半導體層51、及芯層50填埋，形成記憶體柱UMP。
而且，以使8層配線層44於X方向隔開之方式，於記憶體溝槽LMT上形成有於Y方向延伸之記憶體溝槽UMT。記憶體溝槽UMT內由絕緣層60填埋。絕緣層60例如使用SiO2 。
於記憶體柱UMP上，形成有未圖示之導電層。而且，於導電層上形成有未圖示之接觸插塞。接觸插塞之上表面例如連接於在X方向延伸之位元線BL。
配線層42、44及46由導電材料構成，例如使用添加有雜質之n型半導體或p型半導體、或者金屬材料。於本實施方式中，對配線層42、44及46使用鎢(W)及氮化鈦(TiN)之情況進行說明。TiN作為形成W時之障壁金屬及密接層發揮功能。
阻擋絕緣膜54、隧道絕緣膜52、及芯層50例如使用氧化矽膜(SiO2 )。電荷儲存層53例如使用氮化矽膜(SiN)或氧化鉿(HfO)等。半導體層51係供形成記憶胞電晶體MC之通道的區域。因此，半導體層51作為連接記憶胞電晶體MC之電流路徑的信號線發揮功能。半導體層51例如使用多晶矽。
於圖5之示例中，相對於記憶體柱LMP配置於紙面左側之配線層42作為選擇閘極線SGSa發揮功能，8層配線層44自下層起作為字元線WLa0～WLa7發揮功能。例如，由包含作為字元線WLa0發揮功能之配線層44與設置於記憶體柱LMP之左側面之阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、及半導體層51之一部分的區域，形成記憶胞電晶體MCa0。其他記憶胞電晶體MCa1～MCa7及選擇電晶體STa2亦相同。
又，配置於紙面右側之配線層42作為選擇閘極線SGSb發揮功能，8層配線層44自下層起作為字元線WLb0～WLb7發揮功能。例如，由包含作為字元線WLb0發揮功能之配線層44與設置於記憶體柱LMP之右側面之阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、及半導體層51之一部分的區域，形成記憶胞電晶體MCb0。其他記憶胞電晶體MCb1～MCb7及選擇電晶體STb2亦相同。
因此，記憶胞電晶體MCa0與MCb0形成於相同之層，與記憶胞電晶體MCa0及MCb0各者對應之配線層44於相同之層(XY平面)上相互分離。其他記憶胞電晶體MCa及MLb亦相同。又，選擇電晶體STa2及STb2亦相同。
於記憶體柱LMP之上方，作為字元線WL8～WL15發揮功能之8層配線層44及作為選擇閘極線SGD發揮功能之配線層46於各層間介隔未圖示之層間絕緣膜而依次積層。配線層46與配線層42及44同樣地由導電材料構成，例如使用添加有雜質之n型半導體或p型半導體、或者金屬材料。
於圖5之示例中，相對於記憶體柱UMP配置於紙面左側之8層配線層103自下層起作為字元線WLa8～WLa15發揮功能，配線層104作為選擇閘極線SGDa發揮功能。例如，由包含作為字元線WLa8發揮功能之配線層103與設置於記憶體柱UMP之左側面之阻擋絕緣膜106、電荷儲存層107、隧道絕緣膜108、及半導體層109之一部分之區域形成記憶胞電晶體MCa8。其他記憶胞電晶體MCa9～MCa15及選擇電晶體STa1亦相同。
又，配置於紙面右側之8層配線層103自下層起作為字元線WLb8～WLb15發揮功能，配線層104作為選擇閘極線SGDb發揮功能。例如，由包含作為字元線WLb8發揮功能之配線層103與設置於記憶體柱UMP之右側面之阻擋絕緣膜106、電荷儲存層107、隧道絕緣膜108、及半導體層109之一部分之區域形成記憶胞電晶體MCb8。其他記憶胞電晶體MCb9～MCb15及選擇電晶體STb1亦相同。
再者，記憶體柱MP亦可積層3段以上。
＜1-1-3-2＞標記區域30
接著，使用圖6，對配置於標記區域30之對準標記進行說明。於圖6中，表示了選取配置於標記區域30之對準標記之一部分之平面圖。
如圖6所示，設置於標記區域30之對準標記大致劃分為於X方向延伸之MKX與於Y方向延伸之MKY。而且，將於X方向延伸之對準標記MKX之集合記載為標記集合MKXSET，將於Y方向延伸之對準標記MKY之集合記載為標記集合MKYSET。製造半導體裝置1之使用者藉由觀察標記集合MKXSET及MKYSET，例如，能夠進行記憶體柱UMP製造時之位置對準。例如，標記集合MKXSET用於Y方向之位置對準，標記集合MKYSET用於X方向之位置對準。
如圖6之K所示，標記區域30中，存在藉由於X方向以第1間隔dKX設置且於Y方向以第2間隔dKY設置而使於Z方向延伸之對準標記柱(亦記載為標記柱、對準標記柱)KP呈格子狀二維排列之第1區域。
使用圖7，就對準標記MKX及MKY之概要進行說明。圖7係逐個選取對準標記MKX及MKY之平面圖。
如圖7所示，對準標記MKX及MKY為由對準標記柱KP包圍之區域。即，對準標記MKX及MKY係未配置對準標記柱KP之區域。進而，對準標記為了形成交叉點，使對準標記之X方向、Y方向上存在之材質不同(ONON/SiO2)。又，於對準標記之ONON側形成凹槽。
對準標記MKX之X方向之長度dX1大於Y方向之長度dY1。又，對準標記MKY之X方向之長度dX2小於Y方向之長度dY2。
即，對準標記MKX由第1區域包圍，具有較第1間隔dKX寬之X方向之第1寬度dX1與較第2間隔dKY寬之Y方向之第2寬度dY1，成為不存在對準標記柱KP之長方形狀之第2區域。
又，對準標記MKY由第1區域包圍，具有較第1間隔dKX寬之X方向之第1寬度dX2與較第2間隔dKY寬之Y方向之第2寬度dY2，成為不存在對準標記柱KP之長方形狀之第3區域。
接著，使用圖8及圖9對於對準標記柱之結構進行說明。圖8中針對圖7所示之B表示了與字元線WLa0及WLb0平行之XY平面內之平面。圖9係沿著圖8之C1-C2線之對準標記之剖視圖。基本結構與記憶胞陣列11相同，故而對不同之部分進行說明。
如圖8及圖9所示，於記憶胞陣列11中配置有記憶體柱LMP之區域，形成對準標記柱LKP。
記憶體柱LMP為圓柱狀，但對準標記柱LKP為四角柱狀。對準標記柱LKP之XY平面內之剖面為包含沿著X方向之2邊與沿著Y方向之2邊之四邊形。又，記憶體柱LMP具備阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、半導體層51、及芯層50，對準標記柱LKP僅填埋絕緣層70。絕緣層70例如使用SiO2 。
又，於對準標記柱LKP上，8層層間絕緣膜43與8層配線層44於Z方向交替地積層。將設置於對準標記柱LKP上之8層層間絕緣膜43、及8層配線層44之積層體標記為對準標記柱UKP。將該對準標記柱LKP及UKP一起標記為對準標記柱KP。
如圖9所示，對準標記柱UKP基於對準標記柱LKP，相對於未設置對準標記柱LKP之區域向Z方向突出。因此，製造半導體裝置1之使用者能夠識別對準標記柱UKP。
如下所述，供記憶體溝槽LMT形成之區域係利用凹槽等蝕刻，因此，沿著記憶體溝槽LMT於絕緣層47形成槽。
於本實施方式中，對準標記之沿著X方向之邊由對準標記柱KP之沿著X方向之邊來規定。又，對準標記之沿著Y方向之邊由記憶體溝槽LMT以及對準標記柱KP之沿著Y方向之邊來規定。
＜1-2＞製造方法
接下來，使用圖10對半導體裝置1之製造方法進行說明。圖10係表示製造工序之流程圖。
以下，沿著圖10所示之流程圖進行說明。  [S1001]
使用圖11及圖12，對步驟S1001進行說明。圖11係製造工序中之記憶胞陣列11及標記區域30之俯視圖，圖12係沿著圖11之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。
如圖11及圖12所示，作為第1積層構造，於配線層40上，積層層間絕緣膜41、配線層42，進而於配線層42上，於Z方向交替地積層8層層間絕緣膜43與8層配線層44。  [S1002]
使用圖13及圖14，對步驟S1002進行說明。圖13係製造工序中之記憶胞陣列11及標記區域30之俯視圖，圖14係沿著圖13之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。
如圖13及圖14所示，利用RIE(Reactive ion etching，反應式離子蝕刻)等各向異性蝕刻，對第1積層構造，形成成為記憶體溝槽LMT之線與間隙狀之槽。藉此，將成為字元線之配線層於X方向分斷。  [S1003]
使用圖15及圖16，對步驟S1003進行說明。圖15係製造工序中之記憶胞陣列11及標記區域30之俯視圖，圖16係沿著圖15之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。
如圖15及圖16所示，利用CVD(Chemical vapor deposition，化學氣相沈積)等，於由步驟S1002形成之槽之中填埋絕緣層(例如SiO2 )80。  [S1004]
使用圖17～圖20，對步驟S1004進行說明。圖17係製造工序中之標記區域30之俯視圖，圖18係沿著圖17之E1-E2線之標記區域30之剖視圖。圖19係製造工序中之記憶胞陣列11之俯視圖，圖20係沿著圖19之G1-G2線之記憶胞陣列11之剖視圖。
如圖17及圖18所示，利用RIE等各向異性蝕刻，形成之後成為對準標記LKP之孔LKH。
如圖21及圖22所示，利用RIE(Reactive ion etching)等各向異性蝕刻，之後形成孔LAH。  [S1005]
使用圖21～圖24，對步驟S1005進行說明。圖21係製造工序中之標記區域30之俯視圖，圖22係沿著圖21之E1-E2線之標記區域30之剖視圖。圖23係製造工序中之記憶胞陣列11之俯視圖，圖24係沿著圖23之G1-G2線之記憶胞陣列11之剖視圖。
如圖21及圖22所示，利用CVD等，於由步驟S1004形成之孔LKH之中填埋絕緣層(例如SiO2 )70。
如圖23及圖24所示，利用CVD(Chemical vapor deposition)等，於由步驟S1004形成之孔LAH之中填埋絕緣層(例如SiO2 )70。  [S1006]
使用圖25及圖26，對步驟S1006進行說明。圖25係製造工序中之標記區域30之俯視圖，圖26係沿著圖25之E1-E2線之標記區域30之剖視圖。
如圖25及圖26所示，利用RIE等各向異性蝕刻，使成為對準標記LKP之絕緣層70之上部相對於配線層44突出(參照圖中之F)。如圖25所示，藉由使成為對準標記柱LKP之絕緣層70之上部突出，而構成對準標記。將此種加工記載為KV加工等。  [S1007]
使用圖8、圖9、圖27及圖28，對步驟S1007進行說明。圖27係製造工序中之記憶胞陣列11之俯視圖，圖28係沿著圖27之G1-G2線之記憶胞陣列11之剖視圖。
如圖8、圖9、圖27及圖28所示，於第1積層構造上，將8層層間絕緣膜43與8層配線層44於Z方向交替地積層，作為第2積層構造。
藉此，如圖8、及圖9所示，於標記區域30，形成基於對準標記柱LKP之對準標記柱UKP。因此，於標記區域30，形成對準標記。  [S1008]
使用圖29及圖30，對步驟S1008進行說明。圖29係製造工序中之記憶胞陣列11之俯視圖，圖30係沿著圖29之G1-G2線之記憶胞陣列11之剖視圖。
如圖29及圖30所示，利用RIE等各向異性蝕刻，對第2積層構造，形成成為UMT之線與間隙狀之槽。藉此，將成為字元線之配線層於X方向分斷。
再者，此時，使用設置於標記區域30之對準標記進行位置對準。  [S1009]
使用圖31及圖32，對步驟S1009進行說明。圖31係製造工序中之記憶胞陣列11之俯視圖，圖32係沿著圖31之G1-G2線之記憶胞陣列11之剖視圖。
如圖31及圖32所示，利用CVD等，於由步驟S1008形成之槽之中填埋絕緣層(例如SiO2 )60。  [S1010]
使用圖33及圖34，對步驟S1010進行說明。圖33係製造工序中之記憶胞陣列11之俯視圖，圖34係沿著圖33之G1-G2線之記憶胞陣列11之剖視圖。
如圖33及圖34所示，利用RIE等各向異性蝕刻，之後形成孔UAH。
再者，此時，使用設置於標記區域30之對準標記進行位置對準。  [S1011]
使用圖35及圖36，對步驟S1011進行說明。圖35係製造工序中之記憶胞陣列11之俯視圖，圖36係沿著圖35之G1-G2線之記憶胞陣列11之剖視圖。
如圖35及圖36所示，利用濕式蝕刻等，去除設置於孔LAH內之絕緣層。  [S1012]
使用圖3及圖4，對步驟S1012進行說明。
於孔LAH、UAH內，依次形成阻擋絕緣膜54、電荷儲存層53、隧道絕緣膜52、半導體層51、及芯層50。
＜1-3＞效果
根據上述實施方式，利用記憶體溝槽LMT，藉由交叉點加工形成對準標記柱LKP。然後，藉由使對準標記柱LKP突出，於對準標記柱LKP與周邊形成階差。藉此，於標記區域30中，若形成第2積層構造體，則於對準標記柱LKP與周邊由階差構成之對準標記會出現於標記區域30。
然而，於形成2段以上記憶胞柱之半導體裝置中，當使上層、下層直接對準時，於下層圖案藉由交叉點加工形成之情形時，難以形成單純之標記。
然而，根據本例，於下層圖案藉由交叉點加工形成之情形時，利用記憶體溝槽LMT填埋標記區域。此時，使對準標記之Y方向之邊緣與記憶體溝槽LMT之線端對齊。而且，於形成孔LKH時，則與對準標記之X方向之邊緣對準。而且，藉由利用對準標記柱LKP填埋標記部以外之部分，形成對準標記。即，Y方向之邊緣由記憶體溝槽LMT形成，X方向邊緣由孔LKH形成。因此，能夠容易地形成對準標記。
＜2＞其他變化例等
上述實施方式中所說明之製造工序只不過為一例，亦可於各製造工序之間插入其他處理，製造工序亦可適當替換。半導體裝置1之製造工序只要能夠形成上述實施方式中所說明之構造，則亦可適用任何製造工序。
已對本發明之幾個實施方式進行了說明，但該等實施方式係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施方式能夠以其他各種方式實施，能於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施方式或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中所記載之發明及與其均等之範圍中。 [相關申請案]
本申請案享有以日本專利申請案2019-172099號(申請日：2019年9月20日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
1:半導體裝置 10:記憶體芯部 11:記憶胞陣列 12:列解碼器 13:感測放大器 20:周邊電路部 21:定序器 22:電壓產生電路 30:標記區域 40:配線層 41:層間絕緣膜 42:配線層 43:層間絕緣膜 44:配線層 45:層間絕緣膜 46:配線層 47:絕緣層 50:芯層 51:半導體層 52:隧道絕緣膜 53:電荷儲存層 54:阻擋絕緣膜 60:絕緣層 70:絕緣層 80:絕緣層 BL(BL0,…,BL(N－1)):位元線 dX1:長度 dX2:長度 dY1:長度 dY2:長度 KP:對準標記柱 LAH:孔 LKP:對準標記柱 LMSa:記憶體串 LMSb:記憶體串 LMT:記憶體溝槽 MCa0～MCa15:記憶胞電晶體 MCb0～MCb15:記憶胞電晶體 MG:記憶體群組 MKX:對準標記 MKXSET:標記集合 MKY:對準標記 MKYSET:標記集合 MP:記憶體柱 SGDa(SGDa0,SGDa1、…):選擇閘極線 SGDb(SGDb0,SGDb1、…):選擇閘極線 SGSa:選擇閘極線 SL:源極線 STa1:選擇電晶體 STa2:選擇電晶體 STb1:選擇電晶體 STb2:選擇電晶體 SU(SU0,SU1、…):串單元 UAH:孔 UKP:對準標記柱 UMP:記憶體柱 UMSa:記憶體串 UMSb:記憶體串 UMT:記憶體溝槽 WLa0～WLa15:字元線 WLb0～WLb15:字元線
圖1係表示半導體裝置之基本之整體結構之方塊圖之一例。  圖2表示1個區塊BLK中之記憶胞陣列11之電路圖。  圖3係半導體裝置1之俯視圖。  圖4表示與字元線WLa0及WLb0平行之XY平面內之平面。  圖5係沿著圖4之A1-A2線之記憶胞陣列11之剖視圖。  圖6表示選取配置於標記區域30之對準標記之一部分之平面圖。  圖7係表示逐個選取對準標記MKX及MKY之平面圖。  圖8係針對圖7所示之B而表示與字元線WLa0及WLb0平行之XY平面內之平面。  圖9係沿著圖8之C1-C2線之對準標記之剖視圖。  圖10係表示製造工序之流程圖。  圖11係製造工序中之記憶胞陣列11及標記區域30之俯視圖。  圖12係沿著圖11之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。  圖13係製造工序中之記憶胞陣列11及標記區域30之俯視圖。  圖14係沿著圖13之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。  圖15係製造工序中之記憶胞陣列11及標記區域30之俯視圖。  圖16係沿著圖15之D1-D2線之記憶胞陣列11及標記區域30之剖視圖。  圖17係製造工序中之標記區域30之俯視圖。  圖18係沿著圖17之E1-E2線之標記區域30之剖視圖。  圖19係製造工序中之記憶胞陣列11之俯視圖。  圖20係沿著圖19之G1-G2線之記憶胞陣列11之剖視圖。  圖21係製造工序中之標記區域30之俯視圖。  圖22係沿著圖21之E1-E2線之標記區域30之剖視圖。  圖23係製造工序中之記憶胞陣列11之俯視圖。  圖24係沿著圖23之G1-G2線之記憶胞陣列11之剖視圖。  圖25係製造工序中之標記區域30之俯視圖。  圖26係沿著圖25之E1-E2線之標記區域30之剖視圖。  圖27係製造工序中之記憶胞陣列11之俯視圖。  圖28係沿著圖27之G1-G2線之記憶胞陣列11之剖視圖。  圖29係製造工序中之記憶胞陣列11之俯視圖。  圖30係沿著圖29之G1-G2線之記憶胞陣列11之剖視圖。  圖31係製造工序中之記憶胞陣列11之俯視圖。  圖32係沿著圖31之G1-G2線之記憶胞陣列11之剖視圖。  圖33係製造工序中之記憶胞陣列11之俯視圖。  圖34係沿著圖33之G1-G2線之記憶胞陣列11之剖視圖。  圖35係製造工序中之記憶胞陣列11之俯視圖。  圖36係沿著圖35之G1-G2線之記憶胞陣列11之剖視圖。
40:配線層
41:層間絕緣膜
42:配線層
43:層間絕緣膜
44:配線層
46:配線層
47:絕緣層
70:絕緣層
80:絕緣層
LKP:對準標記柱
LMT:記憶體溝槽
SGSa:選擇閘極線
UKP:對準標記柱
WLa0~WLa7:字元線

Claims (5)

  1. 一種半導體裝置，其具備：第1積層構造，其於第1方向交替地積層絕緣層及導電層；第2積層構造，其配置於上述第1積層構造上，於上述第1方向交替地積層絕緣層及導電層；第1記憶體柱，其設置於上述第1積層構造內；第1分斷構造，其於與上述第1方向正交之第2方向延伸，於與上述第1及上述第2方向正交之第3方向上將導電層分斷；第2記憶體柱，其設置於介隔第1絕緣層而設置之上述第2積層構造內，且連接於上述第1記憶體柱；該第1絕緣層配置於上述第1積層構造上；第2分斷區域，其於上述第2方向延伸，於上述第3方向上將導電層分斷；第1對準標記柱，其設置於上述第1積層構造內，於上述第1方向上自上述第1積層構造突出；第2對準標記柱，其於上述第1對準標記柱、及上述第1分斷構造上設置有上述第2積層構造，且向上述第1方向突出；以及對準標記，其由上述第2對準標記柱包圍。
  2. 如請求項1之半導體裝置，其中上述第1對準標記柱配置於上述第1分斷構造內。
  3. 如請求項1或2之半導體裝置，其中上述對準標記未設置第2對準標記柱。
  4. 如請求項1或2之半導體裝置，其中於上述對準標記中，上述第2方向之邊緣由上述第1分斷構造及第1對準標記柱之邊緣規定，上述第3方向之邊緣由上述第1分斷構造之邊緣規定。
  5. 一種半導體裝置，其具備：第1積層構造，其於第1方向交替地積層絕緣層及導電層；以及第2積層構造，其配置於上述第1積層構造上，於上述第1方向交替地積層絕緣層及導電層；且上述第1積層構造具備：第1區域，其以第1間隔設置於與上述第1方向交叉之第2方向，且以第2間隔設置於與上述第1方向及上述第2方向交叉之第3方向，而將於上述第1方向延伸之第1對準標記柱二維排列成格子狀；以及長方形狀之第2區域，其由上述第1區域包圍，具有較上述第1間隔寬之上述第1方向之第1寬度、與較上述第2間隔寬之第2方向之第2寬度，且無上述第1對準標記柱。
TW109125778A 2019-09-20 2020-07-30 半導體裝置 TWI751631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019172099A JP2021052029A (ja) 2019-09-20 2019-09-20 半導体装置
JP2019-172099 2019-09-20

Publications (2)

Publication Number Publication Date
TW202114170A TW202114170A (zh) 2021-04-01
TWI751631B true TWI751631B (zh) 2022-01-01

Family

ID=74882096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125778A TWI751631B (zh) 2019-09-20 2020-07-30 半導體裝置

Country Status (4)

Country Link
US (1) US11462562B2 (zh)
JP (1) JP2021052029A (zh)
CN (1) CN112542462B (zh)
TW (1) TWI751631B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240059425A (ko) * 2022-10-27 2024-05-07 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405520A (en) * 2002-09-04 2004-04-01 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
TW200710596A (en) * 2005-07-12 2007-03-16 Asml Netherlands Bv Method of selecting a grid model for correcting a process recipe for grid deformations in a lithographic apparatus and lithographic assembly using the same
TW201246485A (en) * 2010-11-30 2012-11-16 Electro Scient Ind Inc Stackable semiconductor chip with edge features and methods of fabricating and processing same
TW201735311A (zh) * 2015-12-31 2017-10-01 三星電子股份有限公司 層疊封裝式半導體封裝及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356207A (ja) * 2003-05-27 2004-12-16 Fujio Masuoka 半導体記憶装置及びその製造方法
JP5337234B2 (ja) 2009-03-09 2013-11-06 株式会社東芝 情報記録再生装置及びその製造方法
JP2010225800A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 位置合わせマーク、半導体装置の製造方法およびマスクセット
JP5197544B2 (ja) 2009-10-05 2013-05-15 株式会社東芝 メモリシステム
KR101845507B1 (ko) * 2011-05-03 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP2015198135A (ja) 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
US9985046B2 (en) * 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
JP6762897B2 (ja) 2017-03-22 2020-09-30 キオクシア株式会社 半導体記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405520A (en) * 2002-09-04 2004-04-01 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
TW200710596A (en) * 2005-07-12 2007-03-16 Asml Netherlands Bv Method of selecting a grid model for correcting a process recipe for grid deformations in a lithographic apparatus and lithographic assembly using the same
TW201246485A (en) * 2010-11-30 2012-11-16 Electro Scient Ind Inc Stackable semiconductor chip with edge features and methods of fabricating and processing same
TW201735311A (zh) * 2015-12-31 2017-10-01 三星電子股份有限公司 層疊封裝式半導體封裝及其製造方法

Also Published As

Publication number Publication date
CN112542462A (zh) 2021-03-23
US11462562B2 (en) 2022-10-04
CN112542462B (zh) 2024-04-16
TW202114170A (zh) 2021-04-01
JP2021052029A (ja) 2021-04-01
US20210091112A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
TWI819090B (zh) 半導體記憶裝置
US10020319B2 (en) Semiconductor memory device having pillars on a peripheral region and method of manufacturing the same
JP5253875B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
TWI692085B (zh) 半導體記憶裝置
CN110931488B (zh) 半导体存储器
TWI690063B (zh) 半導體記憶裝置
TWI714210B (zh) 半導體記憶裝置
TWI741248B (zh) 半導體記憶裝置及其製造方法
JP2020047850A (ja) 半導体記憶装置
JP2020047642A (ja) 半導体記憶装置
TWI691050B (zh) 半導體記憶裝置
JP2021048189A (ja) 半導体記憶装置
TWI751631B (zh) 半導體裝置
JP2020047786A (ja) 半導体記憶装置
JP2021129044A (ja) 半導体記憶装置
TWI821718B (zh) 半導體記憶裝置
TWI826937B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
JP2024044009A (ja) 半導体記憶装置
TW202415241A (zh) 半導體記憶裝置
TW202107526A (zh) 半導體記憶裝置及半導體記憶裝置之製造方法