WO2004015765A1 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
WO2004015765A1
WO2004015765A1 PCT/JP2003/003561 JP0303561W WO2004015765A1 WO 2004015765 A1 WO2004015765 A1 WO 2004015765A1 JP 0303561 W JP0303561 W JP 0303561W WO 2004015765 A1 WO2004015765 A1 WO 2004015765A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
thickness
conductor layer
conductor
core substrate
Prior art date
Application number
PCT/JP2003/003561
Other languages
English (en)
French (fr)
Inventor
Yasushi Inagaki
Katsuyuki Sano
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to US10/522,335 priority Critical patent/US7507913B2/en
Priority to EP03712876A priority patent/EP1553626A4/en
Publication of WO2004015765A1 publication Critical patent/WO2004015765A1/ja
Priority to US12/124,635 priority patent/US20080296052A1/en
Priority to US12/649,038 priority patent/US8592688B2/en
Priority to US13/872,650 priority patent/US20130248234A1/en
Priority to US13/936,420 priority patent/US9226397B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Definitions

  • the present invention relates to a multi-layer printed wiring board, and even if a high-frequency IC chip, particularly an IC chip in a high-frequency region of 3 GHz or more, is mounted, malfunctions and errors will occur.
  • This paper proposes a multilayer printed wiring board that can improve electrical characteristics and reliability without any occurrence.
  • an interlayer insulating resin is formed on both sides or one side of a core substrate with through holes formed, and via holes for interlayer conduction are laser or photo-etched.
  • a conductor layer is formed on the via hole by plating or the like, and a pattern is formed through etching or the like to create a conductor circuit.
  • a build-up multilayer printed wiring board can be obtained by repeatedly forming an interlayer insulating layer and a conductor layer. If necessary, solder bumps and external terminals (eg, PGAZBGA) can be formed on the surface layer to provide a substrate or package substrate on which IC chips can be mounted.
  • the IC chip is electrically connected between the IC chip and the board by C4 (flip chip) mounting.
  • the prior art of a build-up type multilayer printed wiring board includes JP-A-6-260756 and JP-A-6-275959. In both cases, lands are formed on the core substrate filled with through holes, and an interlayer insulating layer with peer holes is provided on both sides, and a conductor layer is applied by the additive method and connected to the lands. Thus, a multi-layer printed wiring board having high density and fine wiring can be obtained.
  • Nondestructive inspection or disassembly of these IC chips and substrates IC chips and substrates themselves have no problems such as short circuits and open circuits, and have low frequency (especially less than 1 GHz) IC chips When implemented, no malfunction or error occurred.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an IC chip in a high-frequency region, in particular, a printed circuit board or a package that does not cause a malfunction error even when exceeding 3 GHz.
  • An object of the present invention is to propose a multilayer printed wiring board that can constitute a substrate. Disclosure of the invention
  • the inventors have conducted intensive studies for realizing the above object, and as a result, have conceived an invention having the following features as the main constitutions. That is,
  • the present invention relates to a multilayer printed wiring board in which an interlayer insulating layer and a conductive layer are formed on a core substrate and electrically connected via a via hole.
  • a multilayer printed wiring board characterized by being thicker than a conductor layer on a layer.
  • the first effect is that by increasing the thickness of the conductor layer of the power supply layer of the core substrate, the strength of the core substrate is increased.Thus, even if the core substrate itself is made thinner, warpage and generated stress are alleviated by the substrate itself. Becomes possible.
  • the volume of the conductor itself can be increased.
  • the resistance in the conductor can be reduced. Therefore, electric transmission of a flowing signal line or the like is not hindered. Therefore, there is no loss in transmitted signals. This is achieved by increasing the thickness of the core substrate only.
  • the ability to supply power to the IC chip can be improved by using the conductor layer as a power supply layer.
  • the conductor layer is used as an earth layer. This can reduce the signal to the IC chip and the noise superimposed on the power supply. The grounds for this are that the reduction of the conductor resistance described in the second effect does not hinder the power supply. Therefore, when the IC chip is mounted on the multilayer printed board, the loop inductance from the IC chip to the board to the power supply can be reduced. As a result, power shortage during initial operation is reduced, and power shortage is unlikely to occur. Therefore, even if an IC chip in the high-frequency region is mounted, no malfunction or error will occur during initial startup.
  • the same effect is obtained when power is supplied to the IC chip via the IC chip-substrate-capacitor or power supply layer-power supply.
  • the above-described loop inductance can be reduced. Therefore, there is no loss in the power supply of the capacitor or the dielectric layer.
  • the IC chip consumes power instantaneously and performs complex arithmetic processing and operations.
  • By supplying power to the IC chip from the power supply layer even if the IC chip in the high-frequency region is mounted, it is possible to prevent the power shortage during initial operation (a situation of voltage drop) without mounting a large amount of capacitors. Power can be supplied.
  • the conductor layer on the interlayer insulating layer is a non-through hole that is a non-through hole for connecting the interlayer to the interlayer insulating layer formed of resin in which the core material is not impregnated in the insulating layer. It mainly means a conductor layer formed by sputtering, etc.
  • the conductor layer is not particularly limited to the above, but if a via hole is formed, it corresponds to the above conductor layer.
  • the power supply layer of the core substrate may be disposed on the surface layer, the inner layer, or both of the substrate. In the case of an inner layer, it may be multilayered over two or more layers. Basically, if the power supply layer of the core substrate is thicker than the conductor layer of the interlayer insulation layer, the effect is obtained.
  • the IC chip and the external A power supply layer is arranged at the end or in the middle of the capacitor. Therefore, the distance between them is uniform, the cause of obstruction is reduced, and power shortage is suppressed.
  • the thickness of the conductor layer on the core substrate is reduced. ⁇ 1, the thickness of the conductor layer on the interlayer insulating layer is c ⁇ 2, and Q! l ⁇ 40 o!
  • the thickness ⁇ 1 of the conductor layer is 1.2 ⁇ 2 ⁇ 1 ⁇ 402. Within this range, it has been confirmed that malfunctions and errors of the IC chip due to power shortage (voltage drop) do not occur.
  • the core substrate is a resin substrate impregnated with a core material such as glass epoxy resin, a ceramic substrate, a metal substrate, a composite core substrate using a composite of resin, ceramic and metal, and an inner layer of the substrate.
  • a core material such as glass epoxy resin, a ceramic substrate, a metal substrate, a composite core substrate using a composite of resin, ceramic and metal, and an inner layer of the substrate.
  • This refers to a substrate provided with a conductor layer, a substrate using a multilayer core substrate formed with three or more multilayered conductor layers, and the like.
  • a printed wiring board method that forms a conductor layer that is commonly used, such as plating or spattering, on a substrate with embedded metal. You may.
  • the surface conductor layer and the inner conductor layer of the core substrate are separated.
  • the added thickness is the thickness of the conductor layer of the core. In this case, it is applied when the surface conductor layer and the inner conductor layer have an electrical connection, and there is an electrical connection at two or more places. In other words, even if the number of layers is increased, it is essential to increase the thickness of the conductor layer of the core substrate, and the effect itself does not change at all. Also, if the area is about the size of a pad or a land, the thickness of the conductor layer in that area is not the added thickness. It is desirable that the conductor layer be a power supply layer or an earth layer.
  • a core substrate composed of three layers may be used.
  • a multilayer core substrate having three or more layers may be used.
  • an electronic component storage core substrate formed by embedding components such as a capacitor, a dielectric layer, and a resistor in the inner layer of the core substrate may be used.
  • the inner conductor layer of the core substrate is thickened, it is better to dispose the corresponding conductor layer immediately below the IC chip.
  • the distance between the IC chip and the power supply layer can be minimized, so that the loop inductance can be further reduced.
  • power is more efficiently supplied, and the shortage of voltage is eliminated.
  • the core substrate in the present invention is defined as follows.
  • a hard base material such as a resin impregnated with a core material, etc., and a via layer is formed on both surfaces or one surface by using a photo-via or laser using an insulating resin layer that does not contain a core material, etc. to form a conductor layer
  • the electrical connection between the layers is performed.
  • the thickness of the core substrate is larger than the thickness of the resin insulating layer.
  • the core substrate has a conductor layer mainly composed of a power supply layer, and other signal lines are formed only for connection between the front and back.
  • a layer or a substrate having a power supply layer as a conductor layer in a printed board is defined as a core board.
  • the multilayer core substrate has a relatively thick conductor layer on the inner layer and a relatively thin conductor layer on the surface layer, and the inner conductor layer is mainly a conductor layer for the power supply layer or a conductor layer for the ground. Preferably, it is a body layer. (Relatively thick or thin means that the thickness of all conductor layers is compared, and if there is a tendency, in this case, the inner layer is relatively thick compared to other conductor layers. The surface indicates that the opposite is true.)
  • the resin layer can be formed so as to cover the inner conductor layer. Flatness is obtained. Therefore, undulation does not occur in the conductor layer of the interlayer insulating layer. Even if a thin conductor layer is disposed on the surface of the multilayer core substrate, a sufficient thickness of the conductor layer as the core conductor layer can be ensured by the thickness added to the inner conductor layer. By using these as a conductor layer for the power supply layer or a conductor layer for the ground, it becomes possible to improve the electrical characteristics of the multilayer printed wiring board.
  • the thickness of the inner conductor layer of the core substrate is made larger than the thickness of the conductor layer on the interlayer insulating layer.
  • a sufficient thickness can be secured as the core conductor layer by adding the inner conductor layer to the thicker conductor layer.
  • the thickness of the conductor layer on the core substrate is ⁇ 1 and the thickness of the conductor layer on the interlayer insulating layer is ⁇ 2, that is, nl ⁇ 40 CK 2.
  • the inner conductor layer is formed such that the thickness of the conductor layer is relatively thick, and the inner conductor layer is sandwiched between the inner conductor layers by using the conductor layer as a power supply layer; It is also desirable that the signal lines be used as signal lines. With this structure, the aforementioned power supply can be strengthened.
  • the microstrip structure can be formed by arranging the signal lines between the conductor layers in the core substrate, the inductance can be reduced and the impedance matching can be achieved. . Therefore, the electrical characteristics can be stabilized. Further, it is more desirable to make the surface conductor layer relatively thin.
  • the core substrate may have a through hole pitch of 600 m or less.
  • the multi-layer core board has a resin layer on both sides of an electrically connected metal plate. It is preferable that the inner conductor layer is further formed by forming a surface conductor layer outside the inner conductor layer with a resin layer interposed therebetween. By placing an electrically isolated metal plate in the center, sufficient mechanical strength can be ensured. Furthermore, a resin layer is interposed on both sides of the metal plate to form an inner conductor layer, and a resin layer is interposed outside the inner conductor layer to form a surface conductor layer. To provide symmetry and prevent warpage and swelling from occurring in heat cycles and the like.
  • FIG. 24 the vertical axis shows the voltage supplied to the IC chip, and the horizontal axis shows the passage of time.
  • Fig. 24 is a model of a printed wiring board without a capacitor for powering high frequency IC chips of 1 GHz or higher.
  • Line A shows the change over time of the voltage to the IC chip at 1 GHz
  • line B shows the change over time of the voltage to the IC chip at 3 GHz.
  • the change over time requires a large amount of power instantaneously when the IC chip starts to operate. If the supply is insufficient, the voltage will drop (points X and X '). After that, the power supply gradually fills up, eliminating the voltage effect. However, when the voltage drops, it is easy for the IC chip to malfunction or error.
  • Fig. 25 shows a model of a printed circuit board with capacitors.
  • Line C shows the change over time in the voltage of a 1 GHz IC chip with a small capacitor mounted.
  • the degree of voltage drop is smaller than that of line A without a capacitor.
  • the line D shows a time-dependent change similarly to the line C, in which a capacitor having a larger capacity is mounted than that of the line C.
  • the degree of the voltage drop is getting smaller as compared with the line C. This allows the desired IC chip to function and start up in a short time. is there.
  • Fig. 24 when the IC chip is in the higher frequency range, more capacitor capacity is required, and it is necessary to set the area where the capacitor is mounted. This makes it difficult to secure the required performance, making it impossible to improve operation and functions, and also makes it difficult to achieve higher densities.
  • FIG. 26 shows a graph in which the thickness ⁇ 1 of the conductor layer of the core substrate and the conductor layer of the power supply and the thickness 2 of the conductor layer on the interlayer insulating layer are shown.
  • Line ⁇ shows the small-capacity capacitor mounted.
  • the thickness of the conductor layer of the core increases, the power shortage or voltage drop becomes smaller. Therefore, it can be said that the occurrence of defects in the functions and operations of the IC chip is reduced.
  • Increasing the thickness of the conductor layer of the core substrate and the conductor layer of the power supply layer increases the volume of the conductor layer. As the volume increases, the conductor resistance decreases, so there is no loss to the transmitted voltage or current at the power supply. As a result, transmission loss between the IC chip and the power supply is reduced, and power is supplied, so that no malfunction or error occurs.
  • the effect is particularly large due to the thickness of the conductor layer of the power supply layer, and the effect is exerted by making the thickness of the conductor layer of the power supply layer on the core substrate thicker than that of the conductor circuits on the other interlayer insulating layers.
  • the inner layer has a conductor layer or the inner layer has a power layer. It was found that the same effect was obtained even when the core substrate was formed with the above conductor layer. In other words, it has the effect of reducing power shortage or voltage drop.
  • the thickness of the conductor layers of all layers and the power supply layer of the core substrate is larger than the thickness of the conductor layer on the interlayer insulating layer, all the layers of the core substrate.
  • the sum of the thicknesses of the conductors of all the layers is the total thickness of the interlayer insulation layer. From the thickness of the upper conductor layer, When it becomes thicker, the effect is exhibited. In this case, there is no difference between the areas of the conductor layers. In other words, the effect is exhibited when the area ratios are almost the same. For example, in two conductor layers, one has a large area of the bed layer, and the other has a via hole and its land. The effect is offset.
  • the substrate has electronic components such as capacitors, dielectric layers, and resistors built into the core substrate, the effect is remarkable.
  • the distance between the IC chip and the capacitor or dielectric layer can be shortened. Therefore, the loop inductance can be reduced. Power shortage or voltage drop can be reduced.
  • the thickness of the conductor layer of the core board and the thickness of the conductor layer of the power supply layer are made larger than the thickness of the conductor layer on the interlayer insulation layer. Since the conductor resistance of both the power supply and the built-in capacitor and the power supply of the dielectric layer can be reduced, the transmission loss can be reduced, and the effect of the board with the built-in capacitor can be fully exhibited. .
  • the material of the core substrate was verified using a resin substrate, but it was found that the same effect was obtained with a ceramic or metal core substrate.
  • the conductor layer was made of a metal made of copper, it was not confirmed that the effects of other metals could be canceled out and the number of malfunctions and errors would increase. It is considered that the effect of the difference between them and the difference in the material forming the conductor layer is not affected.
  • the conductor layer of the core substrate and the conductor layer of the interlayer insulating layer are formed of the same metal. Since the characteristics and physical properties such as the electrical characteristics and the thermal expansion coefficient do not change, the effects of the present invention are achieved. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a process chart showing a method for manufacturing a multilayer printed wiring board according to a first embodiment of the present invention.
  • FIG. 2 is a process chart showing a method for manufacturing the multilayer printed wiring board of the first embodiment.
  • FIG. 3 is a process chart showing a method for manufacturing the multilayer printed wiring board of the first embodiment.
  • FIG. 4 is a process chart showing a method for manufacturing the multilayer printed wiring board of the first embodiment.
  • FIG. 5 is a process chart showing a method for manufacturing the multilayer printed wiring board of the first embodiment.
  • FIG. 6 is a sectional view of the multilayer printed wiring board according to the first embodiment.
  • FIG. 7 is a cross-sectional view showing a state where an IC chip is mounted on the multilayer printed wiring board according to the first embodiment.
  • FIG. 8 is a sectional view of a multilayer printed wiring board according to a third embodiment.
  • FIG. 9 is a cross-sectional view showing a state where an IC chip is mounted on the multilayer printed wiring board according to the third embodiment.
  • FIG. 10 is a sectional view of a multilayer printed wiring board according to a fourth embodiment.
  • FIG. 11 is a cross-sectional view showing a state in which an IC chip is mounted on a multilayer printed wiring board according to a fourth embodiment.
  • FIG. 12 is a flowchart showing a method for manufacturing a multilayer printed wiring board according to a fifth embodiment of the present invention.
  • FIG. 13 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 14 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 15 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 16 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 17 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 18 is a process chart showing a method for manufacturing the multilayer printed wiring board of the fifth embodiment.
  • FIG. 19 is a sectional view of the multilayer printed wiring board according to the fifth embodiment.
  • FIG. 20 is a cross-sectional view showing a state in which an IC chip is mounted on the multilayer printed wiring board according to the fifth embodiment.
  • FIG. 21 is a cross-sectional view showing a state in which an IC chip is mounted on a multilayer printed wiring board according to a modification of the fifth embodiment.
  • FIG. 22 is a sectional view of the multilayer printed wiring board according to the sixth embodiment.
  • FIG. 23 is a cross-sectional view showing a state where an IC chip is mounted on the multilayer printed wiring board according to the sixth embodiment.
  • FIG. 24 is a graph showing a voltage change during the operation of the IC chip.
  • FIG. 25 is a graph showing a voltage change during the operation of the IC chip.
  • FIG. 26 is a graph showing a voltage change during the operation of the IC chip.
  • FIG. 27 is a chart showing test results of the examples and the comparative examples.
  • FIG. 28 is a chart showing test results of the examples and the comparative examples.
  • FIG. 29 is a graph showing the result of simulating the maximum voltage drop (V) with respect to (the ratio of the thickness of the power supply layer of the core to the thickness of the interlayer insulating layer).
  • FIG. 6 is a cross-sectional view of the multilayer printed wiring board 10
  • FIG. 7 is an IC chip 90 mounted on the multilayer printed wiring board 10 shown in FIG. 6 and placed on a dough board 94.
  • the state is shown.
  • the conductor circuit 34 and the conductor layer 34P are formed on the surface of the core substrate 30, and the conductor circuit 34 and the conductor layer 34E are formed on the back surface.
  • the upper conductor layer 34P is formed as a power supply plane layer
  • the lower conductor layer 34E is formed as a ground plane layer.
  • the front surface and the back surface of the core substrate 30 are connected via a through hole 36. Further, an interlayer resin insulation layer 50 having via holes 60 and conductor circuits 58 formed on the conductor layers 34 P and 34 E, and an interlayer resin insulation layer 50 having via holes 16 and conductor circuits 158 formed thereon. The resin insulation layers 150 and are disposed.
  • a solder resist layer 70 is formed on the upper layer of the via hole 160 and the conductor circuit 158, and the via hole 160 and the conductor circuit 1 are formed through the opening 71 of the solder resist layer 70.
  • the bumps 76 U and 76 D are formed on 58.
  • solder bumps 76U on the upper surface side of the multilayer printed wiring board 10 are connected to the lands 92 of the IC chip 90. Further, a chip capacitor 98 is mounted. On the other hand, the lower solder bumps 7 6D Connected to Land 96.
  • the conductor layers 34 P and 34 E on the core substrate 30 are formed to a thickness of l to 250 m, and the conductor circuits 58 and the interlayer resin insulation layers 1 on the interlayer resin insulation layer 50 are formed.
  • the conductor circuit 158 on 50 is formed in a range of 5 to 25 ⁇ m (a desirable range of 10 to 20 ⁇ ).
  • the strength of the core substrate is increased by increasing the thickness of the power supply layer (conductor layer) 34 and the conductor layer 34 ⁇ of the core substrate 30, thereby increasing the strength of the core substrate itself. Even if the thickness of the substrate is reduced, the warpage and the generated stress can be reduced by the substrate itself.
  • the volume of the conductor itself can be increased.
  • the resistance in the conductor can be reduced.
  • the conductor layer 34 # as a power supply layer, the ability to supply power to the IC chip 90 can be improved. Therefore, when the IC chip is mounted on the multilayer printed circuit board, the loop inductance from the IC chip to the substrate to the power supply can be reduced. As a result, power shortage during initial operation is reduced, and power shortage is unlikely to occur. Therefore, even if an IC chip in the high-frequency region is mounted, no malfunction or error will occur during initial startup. Furthermore, by using the conductor layer 34 ⁇ as the ground layer, noise is not superimposed on the signal and power supply of the IC chip, and malfunction and error can be prevented.
  • the obtained epoxy resin composition is applied on a 38 z / m-thick PET film using a roll coater so that the thickness after drying becomes 50 m, and then dried at 80 to 12 for 10 minutes. Then, a resin film for an interlayer resin insulating layer was produced.
  • Bisphenol F-type epoxy monomer (Yuika Shell Co., Ltd., molecular weight: 310, YL 983U) 100 parts by weight, average particle diameter 1.6 coated with silane coupling agent on the surface, maximum particle diameter 15 xm 170 parts by weight of the following Si 02 spherical particles (CRS 1101—CE, manufactured by Adtech) and 1.5 parts by weight of a leveling agent (Perenol S4, manufactured by San Nopco) are placed in a container, and mixed by stirring. Prepared a resin filler of 44-49 Pa ⁇ s at 23 ⁇ 1 ° C.
  • thermosetting resin such as another epoxy resin (for example, bisphenol A type, nopolak type, etc.), a polyimide resin, and a phenol resin may be used.
  • a resin filling mask having a through hole and a plate having an opening corresponding to a portion where a conductor circuit is not formed is placed on a substrate, and a squeegee is used to form a recessed lower conductor circuit in the through hole.
  • a resin filler was filled in the portion and the outer edge of the lower conductor circuit, and dried at 100 ° C for 20 minutes.
  • the outer surface of the conductor layers 34P and 34E and the through hole 36 are polished by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing so that the resin filler 40 does not remain on the outer edge of the land, and then remove the scratches caused by the above-mentioned belt sander polishing on the entire surface of the conductor layers 34P and 34E (including the land surface of the through hole). Buffing was performed. Such a series of polishing was similarly performed on the other surface of the substrate. Next, a heat treatment was performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to harden the resin filler 40 (FIG. 2 (A)).
  • the thickness of the conductor layer of the core substrate is between 1 and 250 m.
  • the thickness of the power supply layer formed on the core substrate is between 1 and 250 m. Been formed.
  • a copper foil having a thickness of 40 was used, the conductor layer of the core substrate had a thickness of 30 m, and the conductor formed on the core substrate had a thickness of 30 m.
  • the thickness of the conductor layer of the source layer was 3 Oim. However, the thickness of the conductor layer may exceed the above range.
  • etching solution (Mec Co., Ltd., Mech Etch Pound) consisting of 10 parts by weight of imidazole copper (II) complex, 7.3 parts by weight of dicholic acid, and 5 parts by weight of potassium chloride was used.
  • the interlayer resin insulation layer was formed by bonding using a vacuum laminating machine by the following method (Fig. 2 (C)). That is, the resin film for the interlayer resin insulation layer is fully bonded on the substrate under the conditions of a vacuum of 67 Pa, a pressure of 0.47 MPa, a temperature of 85 ° C, and a bonding time of 60 seconds, and then at 170 ° C for 40 minutes. Heat cured.
  • the substrate with the via hole opening 6 formed is immersed in a solution of 80 containing 60 g / 1 permanganate for 10 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulation layer 2.
  • a roughened surface 50 was formed on the surface of the interlayer resin insulating layer 50 including the inner wall of the via hole opening 50a (FIG. 2 (E)).
  • a palladium catalyst to the surface of the substrate subjected to the surface roughening treatment (roughening depth 3 m), the surface of the interlayer resin insulating layer and the inside of the via hole opening are formed.
  • a catalyst nucleus was attached to the wall. That is, the substrate was immersed in a catalyst solution containing palladium chloride (PbC 12) and stannous chloride (SnC 12) to deposit palladium metal, thereby providing a catalyst.
  • PbC 12 palladium chloride
  • SnC 12 stannous chloride
  • the substrate is washed with 50 ° C water and degreased, washed with 25 ° C water, and further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions.
  • the thickness of the upper conductor circuit 58 was 15 m (Fig. 4 (A)). However, the thickness of the upper conductor circuit may be between 5 and 25 m.
  • a cresol nopolak-type epoxy resin (Nippon Kayaku Co., Ltd.) was dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight.
  • Oligomer molecular weight: 4000 45.67 parts by weight, 80% by weight bisphenol A-type epoxy resin dissolved in methyl ethyl ketone (Yukaka Shell Co., Ltd., trade name: Epicoat 1001) 16 0 parts by weight, imidazole curing agent (Shikoku Chemicals, trade name: 2E4MZ—CN) 1.6 parts by weight, photosensitive monomer bifunctional acrylic monomer (Nippon Kayaku Co., trade name: R604) 4.
  • solder resist composition 70 is applied to both sides of the multilayer wiring board at a thickness of 20 m, and dried at ⁇ 0 ° C for 20 minutes and at 70 ° C for 30 minutes.
  • a 5mm-thick photomask on which the pattern of the solder resist opening is drawn is brought into close contact with the solder resist layer 70, and is exposed to 1000 mJZcm2 of ultraviolet light.
  • an opening 71 having a diameter of 200 m (FIG. 5 (A)).
  • solder resist layer is further heated under the conditions of 1 hour at 80 ° C, 1 hour at 100 ° C, 1 hour at 120 ° C, and 3 hours at 150 ° C to harden the solder resist layer, and have an opening.
  • a solder resist pattern layer having a thickness of 15 to 25 m was formed.
  • solder resist composition a commercially available solder resist composition can also be used.
  • the substrate is treated with potassium gold cyanide (7.6 X 10 " 3 mo 1/1), ammonium chloride (1.9 X 1 O—'mo 1/1), sodium citrate (1.2 X1 O- ' mo 1/1) and electroless gold plating solution containing sodium hypophosphite (1.7X1O-'mo 1/1) at 80 ° C for 7.5 minutes to form a nickel plating layer
  • a gold-plated layer 74 with a thickness of 0.03 ⁇ m was formed on 72 (Fig. 5 (B))
  • tin and precious metal layers gold, silver, palladium, platinum, etc.
  • solder paste containing tin-lead is printed on the opening 71 of the solder resist layer 70 on the surface of the substrate on which the IC chip is to be mounted, and further on the opening of the solder resist layer on the other surface.
  • reflow was performed at 200 ° C to form solder bumps (solder bodies), and multilayer printed wiring boards with solder bumps 76U and 76D were manufactured. ( Figure 6).
  • the IC chip 90 is mounted via the solder bump 76U, and the chip capacitor 98 is mounted. Then, it is attached to the do-you board 94 via the solder bump 76D. ( Figure 7).
  • Thickness of conductor layer of core board 55 Thickness of power supply layer of core board: 55 m
  • Thickness of conductor layer of interlayer insulating layer 15 m
  • Example 1-11 It was the same as Example 1-11, but was manufactured as follows.
  • Thickness of conductor layer of core board 75 Thickness of power supply layer of core board: 75 m Thickness of conductor layer of interlayer insulating layer: 15 zm
  • Thickness of conductor layer of core substrate 180 im Thickness of power supply layer of core substrate: 180 m Thickness of conductor layer of interlayer insulating layer: 6 tm
  • Thickness of conductor layer of core board 18 Thickness of power supply layer of core board: 18 m Thickness of conductor layer of interlayer insulating layer: 15 / m
  • a multilayer printed wiring board according to a second embodiment will be described.
  • the core substrate was formed of an insulating resin.
  • the core substrate is an inorganic hard substrate made of ceramic, glass, ALN; mullite, etc., but other configurations are the same as those of the first embodiment described above with reference to FIG. Since it is the same as that of FIG.
  • the conductor layer 3 4 on the core substrate 30 P, 34 P and the conductor layer 24 in the core substrate are formed of a metal such as copper or tundam stem, and the conductor circuit 58 on the interlayer resin insulation layer 50 and the conductor on the interlayer resin insulation layer 150 Circuit 158 is made of copper.
  • the second embodiment has the same effects as the first embodiment. At this time, the thickness of the conductor layer of the core substrate, the thickness of the power supply layer of the core substrate, and the thickness of the interlayer insulating layer were also formed in the same manner as in the first embodiment.
  • a case where 1 ⁇ (thickness of the conductor layer of the power supply layer of the core substrate, thickness of the conductor layer of the interlayer insulating layer) ⁇ 40 is a suitable example. Thickness / thickness of conductor layer of interlayer insulating layer) ⁇ 1 was used as a comparative example.
  • a reference example of (the thickness of the conductor layer of the power supply layer of the core substrate and the thickness of the conductor layer of the interlayer insulating layer)> 40 was used as a reference example.
  • Thickness of conductor layer of core board 30 Thickness of power supply layer of core board: 30 m Thickness of conductor layer of interlayer insulating layer: 15 x m
  • Thickness of conductor layer of core board 50 m
  • Thickness of power supply layer of core board 50 m
  • Thickness of conductor layer of interlayer insulating layer 15 m
  • Thickness of conductor layer of core board 75 m
  • Thickness of power supply layer of core board 75 m
  • Thickness of conductor layer of interlayer insulating layer 15
  • Thickness of conductor layer of core substrate 180 Thickness of power supply layer of core substrate: 180 m Thickness of conductor layer of interlayer insulating layer: 6 m
  • the multilayer printed wiring board according to the third embodiment will be described with reference to FIGS. 8 and 9.
  • the core substrate is formed of a resin plate.
  • the core substrate is made of a metal plate.
  • FIG. 8 is a cross-sectional view of the multilayer printed wiring board 10 according to the third embodiment
  • FIG. 9 is a diagram in which an IC chip 90 is mounted on the multilayer printed wiring board 10 shown in FIG. FIG.
  • the core substrate 30 is formed of a metal plate and used as a power supply layer.
  • an interlayer resin insulation layer 50 having via holes 60 and conductor circuits 58 formed thereon is formed.
  • via holes 160 and conductor circuits are provided on the interlayer resin insulation layer 50.
  • An interlayer resin insulating layer 150 on which 158 is arranged is formed.
  • a through-hole 36 is formed in the through-hole 33 of the core substrate 30, and lid-covered layers 37 are arranged at both ends of the via-hole.
  • a solder resist layer 70 is formed on the upper layer of the via hole 160 and the conductor circuit 158, and the via hole 160 and the conductor circuit are formed through the opening 71 of the solder resist layer 70.
  • the bumps 76 U and 76 D are formed on 158.
  • solder bumps 76U on the upper surface side of the multilayer printed wiring board 10 are connected to the lands 92 of the IC chip 90. Further, a chip capacitor 98 is mounted. On the other hand, the lower solder bump 76 D is connected to the land 96 of the dough board 94.
  • the core substrate 30 is formed at 200 to 600 m.
  • the thickness of the metal plate was formed between 15 and 300 m.
  • the thickness of the conductor layer of the interlayer insulating layer may be between 5 and 25 ⁇ m. However, the thickness of the metal layer may exceed the above range.
  • the third embodiment has the same effect as the first embodiment.
  • Core board thickness 550 m
  • Core board power layer thickness 35 m
  • Thickness of conductor layer of interlayer insulating layer 15 / ⁇ m-(Third embodiment 1-2)
  • Core board thickness 600 m
  • Power supply layer thickness of core board 55 / im
  • Thickness of conductor layer of interlayer insulation layer 15 m (Third Example 1-3)
  • Core board thickness 550 _im Core board power layer thickness: 100 xm Interlayer insulating layer conductor layer thickness: 10 zm
  • Core board thickness 550 m
  • Core board power layer thickness 180 m
  • Core board thickness 550 xm Power supply layer thickness of core board: 240 m Conductor layer thickness of interlayer insulation layer: 6 ⁇ 111
  • Multi-layer core substrate Multi-layer core substrate
  • the multilayer printed wiring board according to the fourth embodiment will be described with reference to FIGS. 10 and 11.
  • the core substrate was formed of a single plate.
  • the core substrate is formed of a laminated plate, and a conductor layer is provided in the laminated plate.
  • FIG. 10 is a cross-sectional view of the multilayer printed wiring board 10 according to the fourth embodiment.
  • FIG. 11 is a diagram in which an IC chip 90 is mounted on the multilayer printed wiring board 10 shown in FIG. FIG.
  • the conductor circuit 34 and the conductor layer 34P are formed on the front and back surfaces of the core substrate 30, and the conductor layer 24 is formed in the core substrate 30.
  • the conductor layer 34P and the conductor layer 24 are formed as power plane layers.
  • Conductor layer The 34 P and the conductor layer 24 are connected by a conductive post 26.
  • the conductive post means a via hole such as a through hole or a non-through hole (including a blind through hole or a blind via hole) that is filled with a through hole or a via hole conductive material.
  • An interlayer resin insulation layer 50 with via holes 60 and conductor circuits 58 formed on 34 P, and an interlayer resin insulation layer 150 with via holes 160 and conductor circuits 158 formed thereon Are arranged.
  • a solder resist layer 70 is formed on the upper layer of the via hole 160 and the conductor circuit 158, and the via hole 160 and the conductor circuit 1 are formed through the opening 71 of the solder resist layer 70.
  • the bumps 76 U and 76 D are formed on 58.
  • the solder bumps 76 U on the upper surface side of the multilayer printed wiring board 10 are connected to the lands 92 of the IC chip 90. Further, a chip capacitor 98 is mounted. On the other hand, the lower solder bump 76 D is connected to the land 96 of the dough board 94.
  • the conductor circuit 34 on the core substrate 30, the conductor layers 34 P, 34 P, and the conductor layer 24 in the core substrate are formed, and the conductor circuits 58 on the interlayer resin insulation layer 50 and The conductor circuit 158 on the interlayer resin insulation layer 150 is formed.
  • the thickness of the conductor layer 34 P and the conductor layer 24 of the core substrate is such that the thickness of the conductor layer of the core substrate is between 1 and 250 m, and serves as a power supply layer formed on the core substrate.
  • the thickness of the conductive layer is formed between 1 and 250 m.
  • the thickness of the conductor layer in this case is the total thickness of the power supply layer of the core substrate.
  • the conductor layer 34 which is the inner layer
  • the conductor layer 24, which is the surface layer are both added. It does not add to what serves as the signal line.
  • the same effect as in the first embodiment is obtained by adjusting the thicknesses of the three conductor layers 34 P, 34 P, and 24.
  • the thickness of the power supply layer may exceed the above range.
  • the thickness of the conductor layer of the interlayer insulating layer) was ⁇ 1 as a comparative example.
  • Thickness of conductor layer (power supply layer) of core board 15 m
  • Thickness of conductor layer of interlayer insulation layer 15 m
  • Thickness of conductor layer (power supply layer) of core board 20 / m
  • Thickness of conductor layer of interlayer insulating layer 1 5
  • Thickness of conductor layer (power supply layer) of core board 25 m
  • Thickness of conductor layer of interlayer insulating layer 1 5
  • Thickness of conductor layer (power supply layer) of core board 50 m
  • Thickness of intermediate conductor layer (power supply layer) 100
  • Thickness of conductor layer of interlayer insulation layer 10
  • Thickness of conductor layer (power supply layer) of core board 55 m
  • Thickness of conductor layer (power supply layer) of core substrate 55 ⁇ 111
  • Thickness of conductor layer of interlayer insulation layer 9 / m
  • a multilayer printed wiring board according to a fifth embodiment of the present invention will be described with reference to FIGS.
  • FIG. 19 is a cross-sectional view of the multilayer printed wiring board 10.
  • FIG. 20 is an IC chip 90 mounted on the multilayer printed wiring board 10 shown in FIG. 19 and placed on the daughter board 94.
  • FIG. 19 the multilayer printed wiring board 10 uses a multilayer core substrate 30.
  • a conductor circuit 34 and a conductor layer 34 P are formed on the front side of the multilayer core board 30, and a conductor circuit 34 and a conductor layer 34 E are formed on the back side.
  • the upper conductor layer 34P is formed as a power supply plane layer
  • the lower conductor layer 34E is formed as a ground plane layer.
  • the inner layer conductor circuit 16 and the conductor layer 16E are formed on the inner surface of the multilayer core substrate 30, and the conductor circuit 16 and the conductor layer 16P are formed on the back surface.
  • the upper conductor layer 16E is formed as a ground plane layer
  • the lower conductor layer 16P is formed as a power supply plane layer.
  • the connection to the power supply plane layer is made by through holes and via holes.
  • the plane layer may be a single layer on only one side or a layer arranged on two or more layers. It is desirable to form two to four layers. No improvement in electrical properties has been confirmed for four or more layers, so the effect is similar to four layers even if more layers are used.
  • the metal plate 12 serves as a core material. However, no electrical connections such as through holes and via holes have been made. Primarily, the rigidity of the board against warpage is improved.
  • the metal plate 12 has an inner conductor circuit 16, a conductor layer 16 E on the front side via an insulating resin layer 14, a conductor circuit 16, a conductor layer 16 P on the back side, and an insulating resin layer 18.
  • the conductor circuit 34 and the conductor layer 34P are formed on the front side, and the conductor circuit 34 and the conductor layer 34E are formed on the back side.
  • the multilayer core substrate 30 is connected to the front side and the back side via through holes 36.
  • an interlayer resin insulation layer 50 with via holes 60 and conductor circuits 58 formed thereon, and an interlayer resin insulation layer with via holes 160 and conductor circuits 158 formed thereon Layer 150 is provided on the conductor layers 34 P and 34 E on the surface of the multilayer core substrate 30, an interlayer resin insulation layer 50 with via holes 60 and conductor circuits 58 formed thereon, and an interlayer resin insulation layer with via holes 160 and conductor circuits 158 formed thereon Layer 150 is provided.
  • a solder resist layer 70 is formed on the via hole 160 and the conductor circuit 158, and bumps 76U and 76D are formed in the via hole 160 and the conductor circuit 158 through the opening 71 of the solder resist layer 70. ing.
  • the solder bumps 76U on the upper surface side of the multilayer printed wiring board 10 are connected to the lands 92 of the IC chip 90. Further, a chip capacitor 98 is mounted.
  • the lower external terminal 76D is connected to the land 96 of the daughter port 94.
  • the external terminals refer to PGA, BGA, solder bumps, and the like.
  • the conductor layers 34P and 34E of the surface layer of the core substrate 30 are formed with a thickness of 10 to 60 mm
  • the conductor layers 16P and 16E of the inner layer are formed with a thickness of 10 to 250 m
  • the interlayer resin insulation is provided.
  • the conductor circuit 58 on the layer 50 and the conductor circuit 158 on the interlayer resin insulation layer 150 are formed to have a length of 10 to 25 m.
  • the power supply layer (conductor layer) 34P, the conductor layer 34, the inner power supply layer (conductor layer) 16P, the conductor layer 16E, and the metal plate 12 of the surface layer of the core board 30 are formed.
  • Increasing the thickness increases the strength of the core substrate. As a result, even if the core substrate itself is thinned, the warpage and the generated stress can be reduced by the substrate itself.
  • the volume of the conductor itself can be increased.
  • the resistance of the conductor can be reduced.
  • the conductor layers 34 P and 16 P as the power supply layer, the ability to supply power to the IC 90 can be improved. Therefore, when an IC chip is mounted on the multilayer printed board, loop inductance from the IC chip to the substrate to the power supply can be reduced. As a result, power shortage during initial operation is reduced, and power shortage is unlikely to occur. Therefore, even if an IC chip in the high-frequency region is mounted, no malfunction or error will occur during initial startup.
  • the conductor layers 34E and 16E as the ground layer, noise is not superimposed on the signal and power supply of the IC chip, and malfunctions and errors can be prevented.
  • the power stored in the capacitor can be used as an auxiliary power source, and power shortage is less likely to occur.
  • the effect becomes remarkable. The reason is that if it is directly below the IC chip, the wiring length on the multilayer printed wiring board can be shortened.
  • the multilayer core substrate 30 has thick conductor layers 16 P and 16 E on the inner layer and thin conductor layers 34 P and 34 E on the surface, and the inner conductor layer 16 P , 16E and the conductor layers 34P, 34E on the surface are used as a conductor layer for the power supply layer and a conductor layer for the ground. That is, even if the thick conductor layers 16P and 16E are arranged on the inner layer side, the resin layer covering the conductor layer is formed. Therefore, the surface of the multilayer core substrate 30 can be flattened by canceling the irregularities due to the conductor layer.
  • the thin conductor layers 34 P and 34 E are formed on the surface of the multilayer core substrate 30 so that the conductor layers 58 and 158 of the interlayer insulation layers 50 and 150 do not undulate. Even when the conductor layers are arranged, a sufficient thickness as the conductor layer of the core can be ensured by adding the thickness of the inner conductor layers 16P and 16E. Since there is no undulation, no problem occurs in the impedance of the conductor layer on the interlayer insulating layer. By using the conductor layers 16P and 34P as conductor layers for the power supply layer and the conductor layers 16E and 34E as conductor layers for grounding, the electrical characteristics of the multilayer printed wiring board are improved. It becomes possible.
  • a microstrip structure can be formed by arranging the signal line 16 (same layer as the conductor layer 16E) between the conductor layers 34P and 16P in the core substrate.
  • the microstrip structure can be formed by arranging the signal line 16 (same layer as the conductor layer 16P) between the conductor layer 16E and the conductor layer 34E. it can.
  • the thicknesses of the conductor layers 16 P and 16 E in the inner layer of the core substrate are made thicker than the conductor layers 58 and 158 on the interlayer insulating layers 50 and 150.
  • the addition of the thick inner conductor layers 16P and 16E provides a sufficient core conductor layer. Thickness can be secured. It is desirable that the ratio is 1 ⁇ (the conductor layer of the inner layer of the core and the conductor layer of the interlayer insulation layer) ⁇ 40. It is more desirable that 1.2 ⁇ (the conductor layer of the inner layer of the core and the conductor layer of the interlayer insulation layer) ⁇ 30.
  • the multilayer core substrate 30 has an inner conductor layer 16 P, 16 E on both surfaces of an electrically isolated metal plate 12 with a resin layer 14 interposed therebetween, and further has an inner conductor layer 1 Conductive layers 34 P and 34 E on the surface are formed with a resin layer 18 interposed outside 6 P and 16 E. By arranging the electrically isolated metal plate 12 at the center, sufficient mechanical strength can be ensured.
  • the resin layers 14 are interposed on both sides of the metal plate 12 to form the inner conductor layers 16P and 16E, and the resin layers 18P and 16E are formed on the outside of the inner conductor layers 16P and 16E.
  • symmetry is provided on both surfaces of the metal plate 12, and warpage and undulation can be prevented from occurring in a heat cycle or the like.
  • FIG. 21 shows a modification of the fifth embodiment.
  • a capacitor 98 is arranged immediately below the IC chip 90. Therefore, the distance between the IC chip 90 and the capacitor 98 is short, and a voltage drop of the power supply to the IC chip 90 can be prevented.
  • the inner metal layer (metal plate) 12 with a thickness of 50 to 400 m shown in Fig. 12 (A) is provided with an opening 12a for purchasing the front and back sides (Fig. 12 (B )).
  • a material containing a metal such as copper, nickel, zinc, aluminum, and iron can be used. Opening 1 2a, punching, etching, drilling Drilled with a ring, laser, etc.
  • the entire surface of the metal layer 12 in which the opening 12a is formed may be coated with a gold film 13 by electrolytic plating, electroless plating, substitution plating, or sputtering (FIG. 12). (C)).
  • the metal plate 12 may be a single layer or a plurality of layers of two or more layers. It is preferable that the metal film 13 has a curved surface at the corner of the opening 12a. As a result, points where stress concentrates are eliminated, and cracks and other troubles around the points are less likely to occur.
  • an insulating resin is used to cover the entire metal layer 12 and fill the opening 12a.
  • the insulating resin layer 14 can be formed by sandwiching a B-stage resin film having a thickness of about 30 to 200 m between the metal plates 12, thermocompression bonding, and then curing the resin film.
  • Figure (D) the insulating resin layer 14 may be formed by application, mixing of coating and film pressing, or application of only the unopened area, and then film formation.
  • a pre-preda in which a core material such as a glass cloth is impregnated with a thermosetting resin such as a polyimide resin, an epoxy resin, a phenol resin, and a BT resin.
  • a resin may be used.
  • An inner metal layer 16a is formed on both surfaces of the metal layer 12 covered with the resin layer 14 (FIG. 12 (E)).
  • metal foils with a thickness of 12 to 275 m were laminated.
  • a single-sided copper-clad laminate is laminated. It can also be formed by plating on a metal foil.
  • the metal layer may be formed by an additive method.
  • the inner conductor layers 16, 16P, and 16E were formed from the inner metal layer 160 through a tenting method, an etching step, and the like (FIG. 12 (F)). At this time, the thickness of the inner conductor layer was 10 to 250 m. However, it may exceed the above range.
  • Insulating resin is used to cover the entire inner conductor layers 16, 16P and 16E and to fill the gaps between the outer metal layers and the circuits.
  • thickness Only a B-stage resin film of about 30 to 200 m is sandwiched between metal plates, thermocompression bonded, and cured to form an outer insulating resin layer 18 (Fig. 13 (A)).
  • coating, mixing of coating and film pressing, or coating of only the opening may be performed, and then the film may be formed. The surface can be flattened by pressing.
  • the outermost metal layers 34 4) 3 are formed on both sides of the substrate covered with the outer insulating resin layer 18 (FIG. 13 (B)).
  • a metal foil having a thickness of 10 to 275 x m is laminated.
  • a single-sided copper-clad laminate is laminated. Two or more layers may be formed on the metal foil by plating or the like.
  • the metal layer may be formed by an additive method.
  • a through hole 36 having an opening diameter of 50 to 400 m penetrating the front and back of the substrate is formed (FIG. 13 (C)). It is formed by a drill, a laser or a combination of a laser and a drill. (The opening in the outermost insulating layer is formed with a laser, and in some cases, the opening with the laser is used as a target mark. To open and penetrate).
  • the shape is preferably one having straight side walls. In some cases, the shape may be tapered.
  • a plating film 22 is formed in the through-hole for through-hole 36 ⁇ and the surface is roughened (Fig. 13 (D)). (Fig. 13 (E)).
  • the filling resin examples include a resin material that is electrically insulated (for example, a resin material containing a resin component, a curing agent, particles, and the like), and a conductive material that is electrically connected to metal particles (for example, a resin material). , Which contains metal particles such as gold, copper, etc., resin materials, hardeners, etc.).
  • Electroplating, electroless plating, panel plating can be used as plating.
  • Metals are formed because they contain copper, nickel, cobalt, phosphorus, etc. It is desirable that the thickness of the plating metal is formed between 5 and 30.
  • the through-hole for through-hole 3 6 Filled resin to be filled into ⁇ 2 3 It is desirable to use an insulating material made of particles or the like.
  • the particles inorganic particles such as silica and alumina, metal particles such as gold, silver and copper, and resin particles are used alone or in combination. Particles having a particle diameter of 0.1 to 5 ⁇ can be used with the same diameter or a mixture of multiple diameters.
  • the resin material include epoxy resins (for example, bisphenol-type epoxy resins and nopolak-type epoxy resins), thermosetting resins such as phenolic resins, photosensitive ultraviolet-setting resins, and thermoplastic resins. One or a mixture thereof can be used.
  • an imidazole-based hardener, an amine-based hardener, or the like can be used.
  • a curing stabilizer, a reaction stabilizer, particles and the like may be contained.
  • a conductive material may be used.
  • a conductive paste which is a conductive material, is composed of metal particles, a resin component, a curing agent, and the like.
  • a material in which a conductive metal film is formed on a surface layer of an insulating material such as solder or insulating resin may be used. It is also possible to fill the inside of the through hole 36 ⁇ with plating. This is because the conductive paste undergoes hardening and shrinkage, and may form recesses in the surface layer.
  • a lid plating 25 may be formed immediately above the through hole 36 (FIG. 14 ( ⁇ )). Then, through a tenting method, an etching step, and the like, the outer layer conductor circuits 34, 34 ⁇ , and 34 4 are formed (FIG. 14 ( ⁇ )). Thereby, the multilayer core substrate 30 is completed.
  • electrical connection with the inner conductor layer 16 or the like of the multilayer core substrate may be made by via holes, blind through holes, or blind via holes.
  • the subsequent manufacturing method is similar to that of the first embodiment described above with reference to FIGS. 1 (C) to 5, in which the multilayer core substrate 30 has the interlayer resin insulating layers 50, 150, and the conductor circuit 5. 8, 1 5 8 are formed.
  • the multilayer core substrate 30 on which the conductor circuits 34 are formed is subjected to blackening treatment and reduction treatment, and the entire surface of the conductor circuit 34, the conductor layers 34 4 and 34 4 is roughened. 4 Form i3 (Fig. 14 (C)).
  • a layer of resin filler 40 is formed on the non-conductive circuit forming portion of the multilayer core substrate 30. (Fig. 15 (A)).
  • One side of the substrate after the above processing is polished by polishing with a belt sander or the like so that the resin filler 40 does not remain on the outer edges of the conductor layers 34P and 34E.
  • the entire surface (including the land surface of the through hole) of the conductor layers 34P and 34E was further polished with a buff or the like. Such a series of polishing was similarly performed on the other surface of the substrate.
  • a heat treatment was performed at 100 for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 40 (FIG. 15 (B)).
  • resin filling between the conductor circuits may not be performed.
  • an insulating layer is formed with a resin layer such as an interlayer insulating layer and the space between the conductive circuits is filled.
  • the multilayer core substrate 30 is immersed in a solution containing 60 g / 1 permanganic acid at 80 ° C for 10 minutes to roughen the surface of the interlayer resin insulation layer 50 including the inner wall of the via hole opening 50a. Fifty planes were formed (Fig. 15 (C)). The roughened surface was formed between 0.1 and 5 // m.
  • the multilayer core substrate 30 having been subjected to the above treatment was immersed in a neutralizing solution (manufactured by Shipley), and then washed with water. Further, by applying a palladium catalyst to the surface of the substrate subjected to the surface roughening treatment (roughening depth: 3 m), catalyst nuclei were attached to the surface of the interlayer resin insulating layer and the inner wall surface of the via hole opening. . (17) Next, the substrate provided with the catalyst is immersed in an aqueous electroless copper plating solution to form an electroless copper plating film having a thickness of 0.6 to 3.0 m on the entire rough surface. A substrate is obtained in which the electroless copper plating film 52 is formed on the surface of the interlayer resin insulating layer 50 including the inner wall of the via hole 50a (FIG. 15 (D)).
  • a commercially available photosensitive dry film was attached to the substrate on which the electroless copper plating film 52 was formed, a mask was placed, and development was performed to provide a plating resist 54 (FIG. 17 ( A)).
  • the thickness of the plating resist was between 10 and 30 m.
  • the multilayer core substrate 30 was subjected to electrolytic plating, and an electrolytic copper plating film 56 having a thickness of 5 to 20 was formed on the portion where the plating resist 54 was not formed (FIG. 17 (B)).
  • solder resist composition 70 is applied to both sides of the multilayer wiring board in a thickness of 12 to 30 m, and dried at 70 ° C for 20 minutes and at 70 ° C for 30 minutes. after (FIG. 18 (B)), exposed by the solder resist pattern of openings is brought into close contact with a photomask having a thickness of 5mm was bounded drawing the solder resist layer 70 of 1 000mJ / cm 2 ultraviolet, DMTG solution To form an opening 71 having a diameter of 200 m (FIG. 18 (C)).
  • solder resist layer is further heated under the conditions of 1 hour at 80 ° C, 1 hour at 100 ° C, 1 hour at 120 ° C, and 3 hours at 150 ° C to harden the solder resist layer and to form an opening.
  • Solder resist pattern with a thickness of 10 to 25 m A layer was formed.
  • the substrate on which the solder resist layer 70 was formed was immersed in an electroless nickel plating solution to form a nickel plating layer 72 having a thickness of 5 in the opening 71. Further, the substrate was immersed in an electroless plating solution to form a plating layer 74 having a thickness of 0.03 m on the nickel plating layer 72 (FIG. 18 (D)).
  • a single layer of tin or a noble metal layer gold, silver, palladium, platinum, etc. may be formed.
  • solder paste containing tin-lead is printed on the opening 71 of the solder resist layer 70 on the surface of the substrate on which the IC chip is to be mounted, and the solder resist layer on the other surface is further printed.
  • external terminals were formed by opening the riff at 200 ° C to manufacture multilayer printed wiring boards with solder bumps (Fig. 19 ).
  • the IC chip 90 is attached via the solder bump 76 U, and the chip capacitor 98 is mounted. Then, it is attached to the dough board 94 via the external terminal 76 D (FIG. 20).
  • the thickness is 1 (the thickness of the power supply layer of the core substrate, the thickness of the conductor layer of the interlayer insulating layer) is 0, (Thickness of layer) ⁇ 1 was used as a comparative example. (Thickness of power supply layer of core substrate Thickness of conductor layer of insulating layer between Z layers).
  • Thickness of inner conductor layer of core substrate 50 im Thickness of surface conductor layer: 20 im Sum of thickness of conductor circuit of core substrate: 100 m
  • Thickness of conductor layer of interlayer insulation layer 15 m
  • the inner conductor layer and the surface conductor layer served as the power supply layer.
  • the area of the surface conductor layer was about the land, so the area was smaller than that of the inner conductor layer, so the effect of lowering the power supply was offset.
  • the sum of the thicknesses of the conductor layers of the core substrate is the sum of the two inner conductor layers.
  • the inner conductor layer and the surface conductor layer served as the power supply layer. Electrical connections were made by through-holes in each of the surface and inner layers.
  • Thickness of inner conductor layer of core substrate 60 Thickness of outer conductor layer: 20 im Sum of thickness of conductor circuit of core substrate: 80 m
  • Thickness of conductor layer of interlayer insulation layer 15 m
  • the inner conductor layer and the surface conductor layer each served as a power supply layer.
  • the area of the surface conductor layer was the same as the area of the inner conductor layer. This has the effect of lowering the power supply. Therefore, the sum of the thicknesses of the conductor layers of the core substrate is the sum of the inner conductor layer and the surface conductor layer.
  • the inner conductor layer and the surface conductor layer served as the power supply layer. Electrical connections were made by through holes in each of the surface and inner layers.
  • Thickness of inner conductor layer of core board 75 : ⁇ Thickness of outer conductor layer: 20 Sum of thickness of conductor circuit of core board: 150 m
  • Thickness of conductor layer of interlayer insulation layer 15 t m
  • the inner conductor layer and the surface conductor layer served as the power supply layer.
  • the area of the surface conductor layer was about the same as a land, the area was smaller than that of the inner conductor layer, and the effect of lowering the power supply was offset.
  • the sum of the thicknesses of the conductor layers of the core substrate is the thickness of one inner conductor layer.
  • Thickness of inner conductor layer (power supply layer) of core board 200 / m
  • Thickness of surface conductor layer (power supply layer) 20 m
  • Thickness of conductor layer of interlayer insulation layer 10 m
  • the sum of the thicknesses of the conductor circuits on the core substrate is the sum of the conductor layers of the inner layers.
  • Thickness of inner conductor layer (power supply layer) of core board 240 zm
  • the sum of the thicknesses of the conductor circuits of the core substrate is the sum of the conductor layers of the inner layers.
  • Thickness of inner conductor layer (power supply layer) of core substrate 250 j ⁇ m
  • Thickness of conductor layer of interlayer insulation layer 7.5 ⁇ m
  • the multilayer printed wiring board according to the sixth embodiment will be described with reference to FIGS. 22 and 23.
  • a chip capacitor 20 is built in a core substrate 30.
  • FIG. 22 is a cross-sectional view of the multilayer printed wiring board 10 according to the sixth embodiment.
  • FIG. 23 is a state in which the IC chip 90 is mounted on the multilayer printed wiring board 10 shown in FIG. Is shown.
  • the core substrate 30 includes a resin substrate 3OA and a resin layer 30B.
  • the resin substrate 3OA has an opening 31a for accommodating the capacitor 20.
  • the electrodes of the capacitor 20 are connected by via holes 33 provided in the resin layer 30B.
  • a conductor circuit 34 and a conductor layer 34 P forming a power supply layer are formed on the upper surface of the core substrate 30, and via holes 60 and a conductor circuit 58 are disposed on both surfaces of the core substrate 30.
  • the formed interlayer resin insulation layer 50 is formed.
  • a through hole 36 is formed on the core substrate 30.
  • a solder resist layer 70 is formed on the interlayer resin insulation layer 50, and bumps are formed on the via hole 160 and the conductor circuit 158 through the opening 71 of the solder resist layer 70. 76 U and 76 D are formed.
  • solder bumps on the upper surface side of the multilayer printed wiring board 10 76U is connected to land 92 of IC chip 90. Further, a chip capacitor 98 is mounted. On the other hand, a conductive connection pin 99 for connection to the lower solder bump is attached.
  • the conductor layer 34E is formed to be 30 m.
  • the capacitor 20 is built in the core substrate 30, an effect higher than that of the first embodiment can be obtained.
  • Core board conductor layer thickness 30 im
  • Core board power layer thickness 30 tm
  • Interlayer insulation layer conductor layer thickness 15 iim
  • Thickness of conductor layer of core board 55 m
  • Thickness of power supply layer of core board 55 m
  • Thickness of conductor layer of interlayer insulating layer 15 m
  • Thickness of conductor layer of core board 75 im Thickness of power supply layer of core board: 75 m Thickness of conductor layer of interlayer insulating layer: 15 m
  • Thickness of conductor layer (power supply layer) of core board 1 80 m
  • (thickness of power supply layer of core substrate, thickness of conductor layer of interlayer insulating layer) ⁇ 1 was set as a comparative example.
  • the thickness of the power supply layer of the core substrate was set to 15 jm
  • the thickness of the conductor layer of the interlayer insulating layer was set to 15 m.
  • (thickness of power supply layer of core substrate / thickness of conductor layer of interlayer insulating layer) ⁇ 40 was set as a reference.
  • the reference example has the same effect as the conforming example, but there is a possibility that a defect may occur in other cases, and the reference example is slightly less adapted than the conforming example.
  • An IC chip with a frequency of 3.1 GHz was mounted on the board of each example, comparative example, and reference example, the same amount of power was supplied, and the amount of voltage drop when the IC was started was measured. The average value of the voltage drop at this time is shown. This is the average value of the fluctuating voltage drop when the power supply voltage is 1.0V.
  • the measurement was performed based on the measurement results of all Examples, Comparative Examples, and Reference Examples. Others were created by Simulation.
  • Figs. 27 and 28 the one created in the conforming example is unlikely to cause malfunction of the IC chip. In other words, electrical connectivity and reliability are ensured.
  • the IC chip malfunctions, causing a problem in electrical connectivity.
  • the thin conductors cannot buffer the stress generated during the reliability test, and peel off at the via connection. It has happened. As a result, reliability has been reduced.
  • the effect appears when the ratio of the thickness of the power supply layer of the core substrate to the thickness of the conductor layer of the interlayer insulating layer exceeds 1.2.
  • the thickness of the power supply layer of the core board exceeds the thickness ratio of the conductor layer of the Z interlayer insulating layer (reference example), failure in the upper conductor circuit (for example, the occurrence of stress on the upper conductor circuit and the adhesion due to undulation) , Etc.), resulting in reduced reliability. Normally, there is no problem, but depending on factors such as materials, the tendency may appear.
  • the electrical characteristics satisfy 1 ⁇ (the thickness of the power layer on the core substrate. Thickness of the conductor layer of the interlayer insulating layer).
  • the factor that satisfies the electrical characteristics and the reliability factor is 1 (the thickness of the conductor layer of the core substrate and the thickness of the interlayer insulating layer) ⁇ 40.
  • the voltage behavior is stable. It does not cause chip malfunction.
  • the ratio of (the thickness of the power supply layer of the core substrate and the thickness of the interlayer insulating layer) should preferably exceed 1.2.
  • the range is 1.2 ⁇ (thickness of the power supply layer of the core substrate and thickness of the interlayer insulating layer) ⁇ 40, the numerical value tends to decrease, so that the effect is easily obtained.
  • the voltage drop amounts are almost the same, so that it is stable. That is, it can be said that this range is the most desirable ratio range.
  • the resistance in the conductors of the IC chip, the substrate, and the power supply can be reduced, and the transmission loss can be reduced. As a result, the transmitted signal and power supply can exhibit the desired ability. As a result, malfunctions and errors do not occur because the functions and operations of the IC chip operate normally.
  • the resistance of the conductors can be reduced, the superposition of noise on the signal and power lines can be reduced, and malfunctions and errors can be prevented.
  • the present invention reduces the degree of power shortage (voltage drop) that occurs at the time of initial startup of the IC chip. Even if an IC chip in a high-frequency region, particularly an IC chip of 3 GHz or more, is mounted, there is no problem. It turned out that it can be started without any. Therefore, the electrical characteristics and electrical connectivity can be improved. Furthermore, the resistance in the circuit of the printed circuit board can be made smaller than that of a conventional printed circuit board. Therefore, even if a bias is applied and a reliability test (high-temperature high-humidity bias test) is performed under high-temperature and high-humidity conditions, the time required for destruction increases and reliability can be improved.
  • a reliability test high-temperature high-humidity bias test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

高周波領域のICチップ、特に3GHzを越えても誤動作やエラーの発生しないパッケージ基板を提供する。コア基板30上の導体層34Pを厚さ30μmに形成し、層間樹脂絶縁層50上の導体回路58を15μmに形成する。導体層34Pを厚くすることにより、導体自体の体積を増やすし抵抗を低減することができる。更に、導体層34を電源層として用いることで、ICチップへの電源の供給能力を向上させることができる。

Description

一 1 一
多層プリント配線板 技術分野
この発明は、 多層プリ明ント配線板に係り、 高周波の I Cチップ、 特に 3 GH z以上の高周波領域での I Cチップを実装したとしても誤作動やエラーなどが 田
発生することなく、 電気特性や信頼性を向上させることができる多層プリント 配線板に関することを提案する。 背景技術
I Cチップ用のパッケージを構成するビルドァップ式の多層プリント配線板 では、 スルーホールが形成されたコア基板の両面もしくは片面に、 層間絶縁樹 脂を形成し、 層間導通のためのバイァホールをレーザもしくはフォトエツチン グにより開口させて、 層間樹脂絶縁層を形成させる。 そのバイァホール上にめ つきなどにより導体層を形成し、 エッチングなどを経て、 パターンを形成し、 導体回路を作り出させる。 さらに、 層間絶縁層と導体層を繰り返し形成させる ことにより、 ビルドアップ多層プリント配線板が得られる。 必要に応じて、 表 層には半田バンプ、外部端子(P G AZB G Aなど)を形成させることにより、 I Cチップを実装することができる基板やパッケージ基板となる。 I Cチップ は C 4 (フリップチップ) 実装を行うことにより、 I Cチップと基板との電気 的接続を行っている。
ビルドアツプ式の多層プリント配線板の従来技術としては、 特開 ¥6-260756 号公報、 特開平 6-275959号公報などがある。 ともに、 スルーホールを充填樹旨 で充填されたコア基板上に、 ランドが形成されて、 両面にパイァホールを有す る層間絶縁層を施して、 アディティブ法により導体層を施し、 ランドと接続す ることにより、 高密度化、 微細配線を形成された多層プリント配線板を得られ る。
しかしながら、 I Cチップが高周波になるにつれて、 誤動作やエラーの発生 の頻度が高くなつてきた。 特に周波数が 3 GH zを越えたあたりから、 その度 合いが高くなつてきている。 5 GH zを越えると全く動かなくなることもあつ た。 そのために、 該 I Cチップを C P Uとして備えるコンピュータで、 機能す べきはずの動作、 例えば、 画像の認識、 スィッチの切り替え、 外部へのデータ の伝達などの所望の機能や動作を行えなくなつてしまった。
それらの I Cチップ、 基板をそれぞれ非破壊検査や分解したいところ I Cチ ップ、 基板自体には、 短絡やオープンなどの問題は発生しておらず、 周波数の 小さい (特に 1 GH z未満) I Cチップを実装した場合には、 誤動作やエラ一 の発生はなかった。
本発明は、 上述した課題を解決するためになされたものであり、 その目的と するところは、 高周波領域の I Cチップ、 特に 3 GH zを越えても誤動作ゃェ ラーの発生しないプリント基板もしくはパッケージ基板を構成し得る多層プリ ント配線板を提案することにある。 発明の開示
発明者らは、 上記目的の実現に向け鋭意研究した結果、 以下に示す内容を要 旨構成とする発明に想到した。 すなわち、
本願発明は、 コア基板上に、 層間絶縁層と導体層が形成されて、 バイァホー ルを介して、 電気的な接続を行われる多層プリント配線板において、 コア基板 の導体層の厚みは、 層間絶縁層上の導体層の厚みよりも厚いことを特徴とする 多層プリント配線板にある。
第 1の効果として、 コア基板の電源層の導体層が厚くすることにより、 コア 基板の強度が増す、 それによりコア基板自体を薄くしたとしても、 反りや発生 した応力を基板自体で緩和することが可能となる。
第 2の効果として、 導体層を厚くすることにより、 導体自体の体積を増やす ことができる。 その体積を増やすことにより、 導体での抵抗が低減することが できる。 そのため流れる信号線などの電気的な伝達などを阻害しなくなる。 従 つて、 伝達される信号などに損失を起こさない。 それは、 コアとなる部分の基 板だけを厚くすることにより、 その効果を奏する。
第 3の効果として、 導体層を電源層として用いることで、 I Cチップへの電 源の供給能力が向上させることができる。 また、 導体層をアース層として用い ることで、 I Cチップへの信号、 電源に重畳するノイズを低減させることがで きる。 その根拠としては、 第 2の効果で述べた導体の抵抗の低減が、 電源の供 給も阻害しなくなる。 そのため、 該多層プリント基板上に I Cチップを実装し たときに、 I Cチップ〜基板〜電源までのループインダクタンスを低減するこ とができる。 そのために、 初期動作における電源不足が小さくなるため、 電源 不足が起き難くなり、 そのためにより高周波領域の I Cチップを実装したとし ても、 初期起動における誤動作やエラーなどを引き起こすことがない。
また、 I Cチップ〜基板〜コンデンサもしくは電源層〜電源を経て、 I Cチ ップに電源を供給する場合にも、 同様の効果を奏する。 前述のループインダク 夕ンスを低減することができる。 それ故に、 コンデンサもしくは誘電体層の電 源の供給に損失を起こさない。 そもそも I Cチップは、 瞬時的に電力を消費し て、 複雑な演算処理や動作が行われる。 電源層からの I Cチップへの電力供給 により、 高周波領域の I Cチップを実装したとしても、 初期動作における電源 不足 (電圧降下の発生という状況) に対して、 大量のコンデンサを実装するこ となく、 電源の供給をすることができる。 そもそも高周波領域の I Cチップを 用いるためには初期動作時の電源不足 (電圧降下) が発生するが、 従来の I C チップでは供給されていたコンデンサもしくは誘電体層の容量で足りていた。 特に、 コア基板の電源層として用いられる導体層の厚みが、 コア基板の片面 もしくは両面上の層間絶縁層上に導体層の厚みより、 厚いときに、 上記の 3つ の効果を最大限にさせることができるのである。 この場合の層間絶縁層上の導 体層とは、 絶縁層の中に心材を含浸されていない樹脂で形成された層間榭脂絶 縁層に、 層間を接続させるための非貫通孔であるパイァホールを形成したもの にめつき、 スパッタなどを経て形成された導体層を主として意味する。 これ以 外にも特に限定されないがバイァホールを形成されたものであれば、 上記の導 体層に該当する。
コア基板の電源層は、 基板の表層、 内層もしくは、 その両方に配置させても よい。 内層の場合は、 2層以上に渡り多層化してもよい。 基本的には、 コア基 板の電源層は層間絶緣層の導体層よりも厚くなつていれば、 その効果を有する のである。
ただ、 内層に形成することが望ましい。 内層に形成されると I Cチップと外部 端もしくはコンデンサとの中間に電源層が配置される。 そのため、 双方の距離 が均一であり、 阻害原因が少なくなり、 電源不足が抑えられるからである。 また、 本発明では、 コア基板上に、 層間絶縁層と導体層が形成されて、 バイ ァホールを介して、 電気的な接続を行われる多層プリント配線板において、 コア基板上の導体層の厚みを α 1、 層間絶縁層上の導体層の厚みをひ 2に対 して、 c¾ 2く Q! l≤4 0 o! 2であることを特徴とする多層プリント配線板にあ る。
1≤ 2の場合は、 電源不足に対する効果が全くない。 つまり、 いいかえ ると初期動作時に発生する電圧降下に対して、 その降下度を抑えるということ が明確にならないということである。
1 > 4 0 α 2を〉越えた場合についても検討を行ったが、 基本的には電気 特性は、 4 0 ひ 2とほぼ同等である。 つまり、 本願の効果の臨界点であると理 解できる。 これ以上厚くしても、 電気的な効果の向上は望めない。 ただ、 この 厚みを越えると、 コア基板の表層に導体層を形成した場合にコア基板と接続を 行うランド等が形成するのに困難が生じてしまう。 さらに上層の層間絶縁層を 形成すると、 凹凸が大きくなつてしまい、 層間絶縁層にうねりを生じてしまう ために、 インピーダンスを整合することが出来なくなってしまうことがある。 しかしながら、 その範囲 (ひ 1 > 4 0 2 ) でも材質などの要因で問題がない ときもある。
導体層の厚み《 1は、 1 . 2 « 2≤ひ 1≤4 0 2であることがさらに望ま しい。 その範囲であれば、 電源不足 (電圧降下) による I Cチップの誤動作や エラーなどが発生しないことが確認されている。
この場合のコア基板とは、 ガラスエポキシ樹脂などの芯材が含浸した樹脂基 板、 セラミック基板、 金属基板、 樹脂、 セラミック、 金属を複合して用いた複 合コア基板、 それらの基板の内層に (電源用) 導体層が設けられた基板、 3層 以上の多層化した導体層が形成された多層コア基板を用いたもの等をさす。 電源層の導体の厚みを、 厚くするために、 金属を埋め込まれた基板上に、 め つき、 スパッタなどの一般的に行われる導体層を形成するプリント配線板の方 法で形成したものを用いてもよい。
多層コア基板の場合であれば、 コア基板の表層の導体層と内層の導体層をそ れぞれ足した厚みが、 コアの導体層の厚みとなる。 この場合、 表層の導体層と 内層の導体層とが電気的な接続があり、 かつ、 2箇所以上での電気的な接続が あるものであるときに適用される。 つまり、 多層化しても、 コア基板の導体層 の厚みを厚くすることが本質であり、 効果自体はなんら変わりないのである。 また、 パッド、 ランド程度の面積であれば、 その面積の導体層の厚みは、 足し た厚みとはならない。 導体層とは、 電源層あるひはアース層であることが望ま しい。
この場合は、 3層 (表層 +内層) からなるコア基板でもよい。 3層以上の多層 コア基板でもよい。
必要に応じて、 コア基板の内層にコンデンサや誘電体層、 抵抗などの部品を埋 め込み、 形成させた電子部品収納コア基板を用いてもよい。
さらに、 コア基板の内層の導体層を厚くしたとき、 I Cチップの直下に該当 の導体層を配置したほうがよい。 I Cチップの直下に配設させることにより、 I Cチップと電源層との距離を最短にすることができ、 そのために、 よりルー ブインダクタンスを低減することができるのである。 そのためにより効率よく 電源供給がなされることとなり、電圧不足が解消されるのである。このときも、 コア基板上の導体層の厚みを 1、 層間絶縁層上の導体層の厚みを a; 2に対し て、 a 2 < α 1≤4 0 α 2であることが望ましい。
本願発明でのコア基板とは、 以下のように定義される。 芯材等が含浸された 樹脂などの硬質基材であり、 その両面もしくは片面に、 芯材などを含まない絶 縁樹脂層を用いて、フォトビアもしくはレーザによりバイァホールを形成して、 導体層を形成して、 層間の電気接続を行うときのものである。 相対的に、 コア 基板の厚みは、 樹脂絶縁層の厚みよりも厚い。 基本的には、 コア基板は電源層 を主とする導体層が形成されて、 その他信号線などは表裏の接続を行うためだ けに形成されている。
なお、 同一厚みの材料で形成されたもので、 積層された多層プリント配線板 であるならば、 プリント基板における導体層として電源層を有する層もしくは 基板をコア基板として定義される。
更に、 多層コア基板は、 内層に相対的に厚い導体層を、 表層に相対的に薄い 導体層を有し、 内層の導体層が、 主として電源層用の導体層又はアース用の導 体層であることが好適である。 (相対的に厚い、 薄いとは、 全ての導体層の厚 みを比較して、 その傾向がある場合、 この場合は、 内層は他の導体層と比較す ると相対的に厚いということとなり、 表層はその逆であると言うことを示して いる。 )
即ち、 内層側に厚い導体層を配置させることにより、 その厚みを任意に変更し たとしても、 その内層の導体層を覆うように、 樹脂層を形成させることが可能 となるため、 コアとしての平坦性が得られる。 そのため、 層間絶縁層の導体層 にうねりを生じさせることがない。 多層コア基板の表層に薄い導体層を配置し ても、 内層の導体層と足した厚みでコアの導体層として十分な導体層の厚みを 確保することができる。 これらを、 電源層用の導体層又はアース用の導体層と して用いることで、 多層プリント配線板の電気特性を改善することが可能にな る。
コア基板の内層の導体層の厚みを、 層間絶縁層上の導体層よりも厚くする。 これにより、 多層コア基板の表面に導体層を配置しても、 内層の厚い導体層と 足すことで、 コアの導体層として十分な厚みを確保できる。 つまり、 大容量の 電源が供給されたとしても、 問題なく、 起動することができるため、 誤作動や 動作不良を引き起こさない。 このときも、 コア基板上の導体層の厚みを α 1、 層間絶縁層上の導体層の厚みを α 2に対して、 2く n l≤4 0 CK 2であるこ とが望ましい。
多層コア基板にしたとき、内層の導体層は,導体層の厚みを相対的に厚くし、 かつ、 電源層として用いて、 表層の導体層は、 内層の導体層を挟むようにし、 形成され、 かつ、 信号線として用いられている場合であることも望ましい。 こ の構造により、 前述の電源強化を図ることができる。
さらに、 コア基板内で導体層と導体層との間に信号線を配置することでマイ クロストリップ構造を形成させることができるために、 イングクタンスを低下 させ、 インピーダンス整合を取ることができるのである。 そのために、 電気特 性も安定化することができるのである。 また、 表層の導体層を相対的に薄くす ることがさらに望ましい構造となるのである。 コア基板は、 スルーホールピッ チを 6 0 0 m以下にしてもよい。
多層コア基板は、 電気的に接続された金属板の両面に、 樹脂層を介在させて 内層の導体層が、 更に、 当該内層の導体層の外側に樹脂層を介在させて表面の 導体層が形成されて成ることが好適である。 中央部に電気的に隔絶された金属 板を配置することで、 十分な機械的強度を確保することができる。 更に、 金属 板の両面に樹脂層を介在させて内層の導体層を、 更に、 当該内層の導体層の外 側に樹脂層を介在させて表面の導体層を形成することで、 金属板の両面で対称 性を持たせ、 ヒートサイクル等において、 反り、 うねりが発生することを防げ る。
第 2 4図は、 縦軸に I Cチップへ供給される電圧、 横軸には時間経過を示し ている。 第 2 4図は、 1 GH z以上の高周波 I Cチップ電源用のコンデンサを 備えないプリント配線板をモデルにしたものである。 線 Aは、 1 GH zの I C チップへの電圧の経時変化を示したものであり、 線 Bは、 3 GH zの I Cチッ プへの電圧の経時変化を示したものである。 その経時変化は、 I Cチップが起 動し始めたとき、 瞬時に大量の電源が必要となる。 その供給が不足していると 電圧が降下する (X点、 X ' 点) 。 その後、 供給する電源が徐々に充足される ので、 電圧効果は解消される。 しかしながら、 電圧が降下したときには、 I C チップの誤作動やエラーを引き起こしやすくなる。 つまり、 電源の供給不足に よる I Cチップの機能が十分に機能、起動しないがために起こる不具合である。 この電源不足 (電圧降下) は I Cチップの周波数は増えるにつれて、 大きくな つてくる。そのために、電圧降下を解消するためには、時間が掛かってしまい、 所望の機能、 起動を行うために、 タイムラグが生じてしまう。
前述の電源不足(電圧降下)を補うために、外部のコンデンサと接続させて、 該コンデンサ内に蓄積された電源を放出することにより、 電源不足もしくは電 圧降下を小さくすることができる。
第 2 5図には、 コンデンサを備えたプリント基板をモデルにしたものである。 線 Cは、 小容量のコンデンサを実装して、 1 GH zの I Cチップにおける電圧 の経時変化を示したものである。 コンデンサを実装していない線 Aに比べると 電圧降下の度合いが小さくなつてきている。 さらに、 線 Dは、 線 Cで行ったも のに比べて大容量のコンデンサを実装して、 線 C同様に経時変化を示したもの である。さらに線 Cと比較しても、電圧降下の度合いが小さくなつてきている。 それにより、 短時間で所望の I Cチップも機能、 起動を行うことができるので ある。 しかしながら、 第 2 4図に示したように、 I Cチップがより高周波領域 になると、 より多くのコンデンサ容量が必要になってしまい、 そのためにコン デンサの実装する領域を設定する必要となるため、 電圧の確保が困難になって しまい、 動作、 機能を向上することができないし、 高密度化という点でも難し くなつてしまう。
コア基板の導体層および電源の導体層の厚み α 1、 層間絶縁層上の導体層の 厚みひ 2としたときグラフを第 2 6図に示す。 第 2 6図中に、 線 Cは、 小容量 のコンデンサを実装して、 1 GH zの I Cチップで、 ひ 1 = α 2における電圧 の経時変化を示している。 また、 線 Fは、 小容量のコンデンサを実装して、 1 GH zの I Cチップで、 α 1 = 1 . 5 α 2における電圧の経時変化を示し、 線 Εは、 小容量のコンデンサを実装して、 1 GH zの I Cチップで、 《 1 = 2 . 0 α 2における電圧の経時変化を示している。 コアの導体層の厚みが厚くなる につれて、 電源不足もしくは電圧降下が小さくなつてきている。 そのために、 I Cチップの機能、 動作の不具合の発生が少なくなるということがいえる。 コ ァ基板の導体層および電源層の導体層の厚みを厚くすることにより、 導体層の 体積が増すことになる。 体積が増すと導体抵抗が低減させるので、 伝達される 電源における電圧、 電流への損失がなくなる。 そのために、 I Cチップ〜電源 間での伝達損失が小さくなり、 電源の供給が行われるので、 誤動作やエラーな どを引き起こさない。 この場合は、 特に電源層の導体層の厚みによる要因が大 きく、 コア基板における電源層の導体層の厚みを他の層間絶縁層上の導体回路 よりも厚くすることにより、 その効果を奏する。
また、 コア基板の片面もしくは両面の表層の形成された導体層および電源の 導体層を厚くした場合だけでなく、 3層以上の多層コア基板にした場合、 内層 に導体層あるいは内層に電源層用の導体層を形成したコア基板にした場合でも 同様の効果を奏することがわかった。 つまり、 電源不足もしくは電圧降下を小 さくする効果があるのである。 なお、 多層コア基板の場合は、 コア基板のすべ ての層の導体層および電源層の導体層の厚みが、 層間絶縁層上の導体層の厚み よりも厚いときでも、 コア基板のすべての層の導体層および電源層の導体層の 厚みが、 層間絶縁層上の導体層の厚みと同等もしくはそれ以下のときでも、 全 ての層の導体の厚みを足した厚みの総和が、層間絶縁層上の導体層の厚みより、 厚くなつたときに、 その効果を奏する。 この場合は、 それぞれの導体層の面積 の差がない。 つまり、 ほぼ同一な面積比である場合に、 その効果を奏する。 例 えば、 2層の導体層において、 片方がベ夕層の大面積であるのに対して、 もう 一方は、 バイァホール及ぴそのランド程度である場合には、 もう一方の層の導 体層の効果は相殺されてしまう。
さらに、 コア基板内にコンデンサや誘電体層、 抵抗などの電子部品を内蔵し た基板であっても、 その効果は顕著に表れる。 内蔵させることにより、 I Cチ ップとコンデンサもしくは誘電体層との距離を短くすることができる。 そのた めに、 ループインダクタンスを低減することができる。 電源不足もしくは電圧 降下を小さくすることができる。 例えば、 コンデンサや誘電体層を内蔵したコ ァ基板においても、 コアの基板の導体層および電源層の導体層の厚みを層間絶 縁層上の導体層の厚みよりも厚くすることにより、 メインの電源と内蔵された コンデンサや誘電体層の電源との双方の導体抵抗を減らすことができるので、 伝達損失を低減することができ、 コンデンサを内蔵した基板の効果をいつそう 発揮されるようになる。
コア基板の材料は、 樹脂基板で検証を行ったが、 セラミック、 金属コア基板 でも同様の効果を奏することがわかった。 また、 導体層の材質も銅からなる金 属で行ったが、 その他の金属でも、 効果が相殺されて、 誤動作やエラーが発生 が増加するということは確認されていないことから、 コァ基板の材料の相違も しくは導体層を形成する材質の相違には、 その効果の影響はないものと思われ る。 より望ましいのは、 コア基板の導体層と層間絶縁層の導体層とは、 同一金 属で形成されることである。 電気特性、 熱膨張係数などの特性や物性が変わら ないことから、 本願の効果を奏される。 図面の簡単な説明
第 1図は、 本発明の第 1実施例の多層プリント配線板を製造方法を示す工程 図である。
第 2図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。 第 3図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。 第 4図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。 第 5図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。 第 6図は、 第 1実施例に係る多層プリント配線板の断面図である。
第 7図は、 第 1実施例に係る多層プリント配線板に I Cチップを載置した状 態を示す断面図である。
第 8図は、 第 3実施例に係る多層プリント配線板の断面図である。
第 9図は、 第 3実施例に係る多層プリント配線板に I Cチップを載置した状 態を示す断面図である。
第 1 0図は、 第 4実施例に係る多層プリント配線板の断面図である。
第 1 1図は、 第 4実施例に係る多層プリント配線板に I Cチップを載置した 状態を示す断面図である。
第 1 2図は、 本発明の第 5実施例の多層プリント配線板を製造方法を示すェ 程図である。
第 1 3図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 4図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 5図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 6図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 7図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 8図は、 第 5実施例の多層プリント配線板を製造方法を示す工程図であ る。
第 1 9図は、 第 5実施例に係る多層プリント配線板の断面図である。
第 2 0図は、 第 5実施例に係る多層プリント配線板に I Cチップを載置した 状態を示す断面図である。
第 2 1図は、 第 5実施例の変形例に係る多層プリント配線板に I Cチップを 載置した状態を示す断面図である。
第 2 2図は、 第 6実施例に係る多層プリント配線板の断面図である。 第 2 3図は、 第 6実施例に係る多層プリント配線板に I Cチップを載置した 状態を示す断面図である。
第 2 4図は、 I Cチップの動作中における電圧変化を示したグラフである。 第 2 5図は、 I Cチップの動作中における電圧変化を示したグラフである。 第 2 6図は、 I Cチップの動作中における電圧変化を示したグラフである。 第 2 7図は、 実施例と比較例との試験結果を示す図表である。
第 2 8図は、 実施例と比較例との試験結果を示す図表である。
第 2 9図は、 (コアの電源層厚みノ層間絶縁層厚みの比) に対する最大電圧 降下量 (V) をシユミレートした結果を示したグラフである。 発明を実施するための最良の形態
[第 1実施例]ガラスエポキシ樹脂基板
先ず、 本発明の第 1実施例に係る多層プリント配線板 1 0の構成について、 第 1図〜第 7図を参照して説明する。 第 6図は、 該多層プリント配線板 1 0の 断面図を、 第 7図は、 第 6図に示す多層プリント配線板 1 0に I Cチップ 9 0 を取り付け、 ドー夕ボード 9 4へ載置した状態を示している。 第 6図に示すよ うに、 多層プリント配線板 1 0では、 コア基板 3 0の表面に導体回路 3 4、 導 体層 3 4 P、 裏面に導体回路 3 4、 導体層 3 4 Eが形成されている。 上側の導 体層 3 4 Pは、 電源用のプレーン層として形成され、 下側の導体層 3 4 Eは、 アース用のプレーン層として形成されている。 コア基板 3 0の表面と裏面とは スルーホール 3 6を介して接続されている。 更に、 該導体層 3 4 P、 3 4 Eの 上にバイァホール 6 0及び導体回路 5 8の形成された層間樹脂絶縁層 5 0と、 パイァホール 1 6 0及び導体回路 1 5 8の形成された層間樹脂絶縁層 1 5 0と が配設されている。 該バイァホール 1 6 0及び導体回路 1 5 8の上層にはソル ダーレジスト層 7 0が形成されており、 該ソルダーレジスト層 7 0の開口部 7 1を介して、 バイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 D が形成されている。
第 7図中に示すように、多層プリント配線板 1 0の上面側のハンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。 更に、 チップコンデンサ 9 8が実装される。 一方、 下側のハンダバンプ 7 6 Dは、 ドー夕ボード 9 4の ランド 9 6へ接続されている。
ここで、 コア基板 3 0上の導体層 3 4 P、 3 4 Eは、 厚さ l〜2 5 0 mに 形成され、 層間樹脂絶縁層 5 0上の導体回路 5 8及び層間樹脂絶縁層 1 5 0上 の導体回路 1 5 8は 5〜2 5 ^ m (望ましい範囲 1 0〜2 0 πύ に形成され ている。
第 1実施例の多層プリント配線板では、 コァ基板 3 0の電源層 (導体層) 3 4 Ρ、 導体層 3 4 Εが厚くなることにより、 コア基板の強度が増す、 それによ りコア基板自体の厚みを薄くしたとしても、 反りや発生した応力を基板自体で 緩和することが可能となる。
また、 導体層 3 4 Ρ、 3 4 Εを厚くすることにより、 導体自体の体積を増や すことができる。 その体積を増やすことにより、 導体での抵抗が低減すること ができる。
更に、 導体層 3 4 Ρを電源層として用いることで、 I Cチップ 9 0への電源 の供給能力が向上させることができる。 そのため、 該多層プリント基板上に I Cチップを実装したときに、 I Cチップ〜基板〜電源までのループインダク夕 ンスを低減することができる。 そのために、 初期動作における電源不足が小さ くなるため、 電源不足が起き難くなり、 そのためにより高周波領域の I Cチッ プを実装したとしても、 初期起動における誤動作やエラーなどを引き起こすこ とがない。 更に、 導体層 3 4 Εをアース層として用いることで、 I Cチップの 信号、 電力供給にノイズが重畳しなくなり、 誤動作やエラーを防ぐことができ る。
引き続き、 第 6図を参照して上述した多層プリント配線板 1 0の製造方法に ついて第 1図〜第 5図を参照して説明する。
(第 1実施例一 1 )
Α. 層間樹脂絶縁層の樹脂フィルムの作製ビスフエノール Α型エポキシ樹脂 ( エポキシ当量 4 5 5、 油化シェルエポキシ社製ェピコート 1 0 0 1 ) 2 9重量 部、 クレゾールノポラック型エポキシ樹脂 (エポキシ当量 2 1 5、 大日本イン キ化学工業社製 ェピクロン N— 6 7 3 ) 3 9重量部、 卜リアジン構造含有フ エノールノポラック樹脂 (フエノール性水酸基当量 1 2 0、 大日本インキ化学 工業社製 フエノライト KA— 7 0 5 2 ) 3 0重量部をェチルジグリコールァ セテート 20重量部、 ソルベントナフサ 20重量部に攪拌しながら加熱溶解さ せ、 そこへ末端エポキシ化ポリブタジエンゴム (ナガセ化成工業社製 デナレ ックス R— 45EPT) 15重量部と 2—フエ二ルー 4、 5—ビス (ヒドロキ シメチル) イミダゾール粉碎品 1. 5重量部、 微粉碎シリカ 2. 5重量部、 シ リコン系消泡剤 0. 5重量部を添加しエポキシ樹 Ji旨組成物を調製した。
得られたエポキシ樹脂組成物を厚さ 38 z/mの PETフィルム上に乾燥後の 厚さが 50 mとなるようにロールコーターを用いて塗布した後、 80〜12 で 10分間乾燥させることにより、 層間樹脂絶縁層用樹脂フィルムを作製 した。
B. 樹脂充填材の調製
ビスフエノール F型エポキシモノマー (油化シェル社製、 分子量: 310、 Y L 983U) 100重量部、 表面にシランカップリング剤がコーティングされ た平均粒径が 1. 6 で、 最大粒子の直径が 15 xm以下の S i 02球状粒 子 (アドテック社製、 CRS 1101— CE) 170重量部およびレベリン グ剤 (サンノプコ社製 ペレノール S4) 1. 5重量部を容器にとり、 攪拌混 合することにより、 その粘度が 23± 1°Cで 44〜49 P a · sの樹脂充填材 を調製した。 なお、 硬化剤として、 イミダゾール硬化剤 (四国化成社製、 2E 4MZ-CN) 6. 5重量部を用いた。 充填材用樹脂としては、 他のエポキシ 樹脂 (例えば、 ビスフエノール A型、 ノポラック型など) 、 ポリイミド樹脂、 フエノール樹脂などの熱硬化性樹脂を用いてもよい。
C. 多層プリント配線板の製造
(1) 厚さ 0. 2〜0. 8 mmのガラスエポキシ樹脂または BT (ビスマレイ ミドトリアジン) 樹脂からなる絶縁性基板 30の両面に 5〜250 の銅箔 32がラミネートされている銅張積層板 3 OAを出発材料とした (第 1図 (A ) ) 。 まず、 この銅張積層板をドリル削孔し、 無電解めつき処理および電解め つき処理を施し、 パターン状にエッチングすることにより、 基板の両面に導体 回路 34、 導体層 34P、 34Eとスルーホール 36を形成した (第 1図 (B
) ) 0
(2) スルーホール 36および下層導体回路 34を形成した基板 30を水洗い し、 乾燥した後、 NaOH (10 1 ) 、 NaC 102 (40 g/1) > N a3 P04 (6 g/1) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 お よび、 Na〇H (10 g/ 1) 、 NaBH4 (6g/l) を含む水溶液を還元 浴とする還元処理を行い、 そのスルーホール 36内に粗化面 36ひを形成する と共に、 導体回路 34、 導体層 34P、 34 Eの全表面に粗化面 34 «を形成 した (第 1図 (C) ) 。
(3) 上記 Bに記載した樹脂充填材を調製した後、 下記の方法により調製後 2 4時間以内に、 スルーホール 36内、 および、 基板の導体回路非形成部に樹脂 充填材 40の層を形成した (第 1図 (D) ) 。
即ち、 スルーホールおよび導体回路非形成部に相当する部分が開口した版を 有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、 凹部となっている下層導体回路非形成部、 および、 下層導体回路の外縁部に樹 脂充填材を充填し、 100°CZ20分の条件で乾燥させた。
(4) 上記 (3) の処理を終えた基板の片面を、 # 600のベルト研磨紙 (三 共理化学製) を用いたベルトサンダー研磨により、 導体層 34P、 34Eの外 緣部ゃスルーホール 36のランドの外縁部に樹脂充填材 40が残らないように 研磨し、 次いで、 上記ベルトサンダー研磨による傷を取り除くため、 導体層 3 4P、 34Eの全表面 (スルーホ一ルのランド表面を含む) にバフ研磨を行つ た。このような一連の研磨を基板の他方の面についても同様に行った。次いで、 100°Cで 1時間、 150°Cで 1時間の加熱処理を行って樹脂充填材 40を硬 化した (第 2図 (A) ) 。
このようにして、 スルーホール 36や導体回路非形成部に形成された樹脂充 填材 40の表層部および導体層 34 P、 34 Eの表面を平坦化し、 樹脂充填材 40と導体贖 34 P、 34 Eの側面とが粗ィ匕面を介して強固に密着し、 またス ルーホール 36の内壁面と樹脂充填材とが粗化面を介して強固に密着した基板 を得た。 即ち、 この工程により、 樹脂充填材の表面と下層導体回路の表面とが 略同一平面となる。
コア基板の導体層の厚みはコア基板の導体層の厚みは 1〜250 mの間で 形成されて、 コア基板上に形成された電源層の導体層の厚みは、 1〜250 mの間で形成された。 このとき、 実施例 1—1では、 銅箔の厚み 40 のも のを用いて、 コア基板の導体層の厚みは 30 m、 コア基板上に形成された電 源層の導体層の厚みは 3 O imであった。 しかしながら、 導体層の厚みは上記 厚みの範囲を超えてもよい。
(5) 上記基板を水洗、 酸性脱脂した後、 ソフトエッチングし、 次いで、 エツ チング液を基板の両面にスプレイで吹きつけて、導体回路 34、導体層 34 P、 34 Eの表面とスルーホール 36のランド表面と内壁とをエッチングすること により、 導体回路の全表面に粗ィヒ面 36 ^を形成した (第 2図 (B) ) 。 エツ チング液としては、ィミダゾ一ル銅(I I )錯体 10重量部、ダリコール酸 7. 3重量部、 塩化カリウム 5重量部からなるエッチング液 (メック社製、 メック エッチポンド) を使用した。
(6) 基板の両面に、 Aで作製した基板より少し大きめの層間樹脂絶縁層用樹 脂フィルム 50 τを基板上に載置し、 圧力 0. 45MPa、 温度 80°C、 圧着 時間 10秒の条件で仮圧着して裁断した後、 さらに、 以下の方法により真空ラ ミネ一夕一装置を用いて貼り付けることにより層間樹脂絶縁層を形成した (第 2図 (C) ) 。 すなわち、 層間樹脂絶縁層用樹脂フィルムを基板上に、 真空度 67 Pa、 圧力 0. 47 MP a、 温度 85 °C、 圧着時間 60秒の条件で本圧着 し、 その後、 170°Cで 40分間熱硬化させた。
(7) 次に、 層間樹脂絶縁層上に、 厚さ 1. 2 mmの貫通孔が形成されたマス クを介して、波長 10. 4 111の0〇2ガスレーザにて、 ビーム径 4. Omm、 トップハットモード、 パルス幅 8. 1 X秒、 マスクの貫通孔の径 1. 0 mm、 1ショットの条件で層間樹 J!旨絶縁層 2に、 直径 60〜100〃mの間でのバイ ァホール用開口 50 aを形成した (第 2図 (D) ) 。 今回は直径 60 Π1と 7 5 mで形成した。
(8) バイァホール用開口 6を形成した基板を、 60 g/ 1の過マンガン酸を 含む 80 の溶液に 10分間浸漬し、 層間樹脂絶縁層 2の表面に存在するェポ キシ樹脂粒子を溶解除去することにより、 バイァホール用開口 50 aの内壁を 含む層間樹脂絶縁層 50の表面に粗化面 50 を形成した (第 2図 (E) ) 。
(9) 次に、 上記処理を終えた基板を、 中和溶液 (シプレイ社製) に浸漬して から水洗いした。
さらに、 粗面化処理 (粗化深さ 3 m) した該基板の表面に、 パラジウム触媒 を付与することにより、 層間樹脂絶縁層の表面およびバイァホール用開口の内 壁面に触媒核を付着させた。すなわち、 上記基板を塩化パラジウム (PbC 12 ) と塩化第一スズ(SnC 12 ) とを含む触媒液中に浸漬し、 パラジウム金属 を析出させることにより触媒を付与した。
(1 0) 次に、 以下の組成の無電解銅めつき水溶液中に、 触媒を付与した基板 を浸漬して、粗面全体に厚さ 0. 3〜3. Ο ΠΙの無電解銅めつき膜を形成し、 パイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 50の表面に無電解銅 めっき膜 52が形成された基板を得た (第 3図 (A) ) 。
〔無電解めつき水溶液〕
N i S04 0 003 mo 1 /
酒石酸 0 200 mo 1 /
硫酸銅 0 032 mo 1 /
HCHO 0 050 mo 1 /
N aOH 0 100 mo 1 /
、 ' ービピリジル 100 mg/ 丄
ポリエチレングリコール (PEG) 0. 10 g/ 1
〔無電解めつき条件〕
34 °Cの液温度で 45分
(1 1) 無電解銅めつき膜 52が形成された基板に市販の感光性ドライフィル ムを張り付け、 マスクを載置して、 1 10mJ/cm2で露光し、 0. 8 %炭 酸ナトリウム水溶液で現像処理することにより、 厚さ 2 のめつきレジス ト 54を設けた (第 3図 (B) :) 。
(12) ついで、 基板を 50°Cの水で洗浄して脱脂し、 25°Cの水で水洗後、 さらに硫酸で洗浄してから、 以下の条件で電解めつきを施し、 めっきレジスト 54非形成部に、 厚さ 20 mの電解銅めつき膜 56を形成した (第 3図 (C ) ) 0
〔電解めつき液〕
硫酸 2. 24 mo 1
0. 26 mo 1
添加剤 19. 5 m 1
(アトテックジャパン社製、 カパラシド GL) 〔電解めつき条件〕
1 A/dm2
時間 65 分
温度 22 ± 2 °C
(13) さらに、 めっきレジスト 3を 5%K〇Hで剥離除去した後、 そのめつ きレジスト下の無電解めつき膜を硫酸と過酸化水素との混合液でエッチング処 理して溶解除去し、 独立の導体回路 58及びバイァホール 60とした (第 3図 (D) ) 。
(14) ついで、 上記 (5) と同様の処理を行い、 導体回路 58及びバイァホ ール 60の表面に粗化面 58 «、 60ひを形成した。 上層の導体回路 58の厚 みは 15 mの厚みであった (第 4図 (A) ) 。 ただし、 上層の導体回路の厚 みは、 5〜25 mの間で形成してもよい。
(15) 上記 (6) 〜 (14) の工程を繰り返すことにより、 さらに上層の導 体回路を形成し、 多層配線板を得た (第 4図 (B) ) 。
(16) 次に、 ジエチレングリコールジメチルエーテル (DMDG) に 60重 量%の濃度になるように溶解させた、 クレゾールノポラック型エポキシ樹脂 ( 日本化薬社製) のエポキシ基 50 %をァクリル化した感光性付与のオリゴマ一 (分子量: 4000) 45. 67重量部、 メチルェチルケトンに溶解させた 8 0重量%のビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名:ェピ コート 1001) 16. 0重量部、 イミダゾール硬化剤 (四国化成社製、 商品 名: 2E4MZ— CN) 1. 6重量部、 感光性モノマーである 2官能アクリル モノマー (日本化薬社製、 商品名: R604) 4. 5重量部、 同じく多価ァク リルモノマー (共栄化学社製、 商品名: DP E 6 A) 1. 5重量部、 分散系消 泡剤 (サンノプコ社製、 S— 65) 0. 71重量部を容器にとり、 攪拌、 混合 して混合組成物を調製し、 この混合組成物に対して光重合開始剤としてべンゾ フエノン (関東化学社製) 1. 8重量部、 光增感剤としてのミヒラーケトン ( 関東化学社製) 0. 2重量部、 を加えることにより、 粘度を 25 °Cで 2. 0P a · sに調整したソルダーレジスト組成物を得た。
なお、 粘度測定は、 B型粘度計(東京計器社製、 DVL— B型) で 60mi n- 1の場合はロータ一 No. 4、 6m i n-1の場合はローター No. 3によった。 (17) 次に、 多層配線基板の両面に、 上記ソルダーレジスト組成物 70を 2 0 mの厚さで塗布し、 Ί 0°Cで 20分間、 70°Cで 30分間の条件で乾燥処 理を行った後 (第 4図 (C) ) 、 ソルダーレジスト開口部のパターンが描画さ れた厚さ 5mmのフォトマスクをソルダーレジスト層 70に密着させて 100 0mJZcm2 の紫外線で露光し、 DMT G溶液で現像処理し、 200 ^mの 直径の開口 71を形成した (第 5図 (A) ) 。
そして、 さらに、 80 で 1時間、 100 °Cで 1時間、 120 °Cで 1時間、 150°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬 化させ、 開口を有し、 その厚さが 15〜25 mのソルダ一レジストパターン 層を形成した。 上記ソルダ一レジスト組成物としては、 市販のソルダーレジス ト組成物を使用することもできる。
(18)次に、 ソルダーレジスト層 70を形成した基板を、塩化ニッケル(2. 3X 1 O-'mo 1/1) 、 次亜リン酸ナトリウム (2. 8X 10— 1mo 1/1) 、 クェン酸ナトリウム (1. 6X 1 O—'mo 1/1) を含む pH=4. 5の無 電解ニッケルめっき液に 20分間浸潰して、 開口部 71に厚さ 5 mのニッケ ルめっき層 72を形成した。 さらに、 その基板をシアン化金カリウム (7. 6 X 10"3mo 1/1) , 塩化アンモニゥム (1. 9X 1 O—'mo 1/1) 、 クェ ン酸ナトリウム (1. 2X1 O-'mo 1/1) 、 次亜リン酸ナトリウム (1. 7X 1 O-'mo 1/1) を含む無電解金めつき液に 80 °Cの条件で 7. 5分間 浸漬して、 ニッケルめっき層 72上に、 厚さ 0. 03〃mの金めつき層 74を 形成した (第 5図 (B) ) 。 ニッケル—金層以外にも、 スズ、 貴金属層 (金、 銀、 パラジウム、 白金など) の単層を形成してもよい。
(19) この後、 基板の I Cチップを載置する面のソルダーレジスト層 70の 開口 71に、 スズ—鉛を含有するはんだべ一ストを印刷し、 さらに他方の面の ソルダーレジスト層の開口にスズ—アンチモンを含有するはんだべ一ストを印 刷した後、 200°Cでリフローすることによりはんだバンプ (はんだ体) を形 成し、 はんだバンプ 76U、 76 Dを有する多層プリント配線板を製造した ( 第 6図) 。
半田バンプ 76Uを介して I Cチップ 90を取り付け、 チップコンデンサ 9 8を実装する。 そして、 半田バンプ 76 Dを介してドー夕ボード 94へ取り付 ける (第 7図) 。
(第 1実施例一 2 )
第 6図を参照して上述した第 1実施例一 1と同様であるが以下の様に製造した。 コア基板の導体層の厚み: 5 5 コア基板の電源層の厚み: 5 5 m 層間絶縁層の導体層の厚み: 1 5 m
(第 1実施例— 3 )
第 1実施例一 1と同様であるが、 以下のように製造した。
コア基板の導体層の厚み: 7 5 コア基板の電源層の厚み: 7 5 m 層間絶縁層の導体層の厚み: 1 5 zm
(第 1実施例一 4)
第 1実施例と同様であるが、 以下のように製造した。
コア基板の導体層の厚み: 1 8 0 im コア基板の電源層の厚み: 1 8 0 m 層間絶縁層の導体層の厚み: 6 tm
(第 1実施例一 5 )
第 1実施例と同様であるが、 以下のように製造した。
コア基板の導体層の厚み: 1 8 コア基板の電源層の厚み: 1 8 m 層間絶縁層の導体層の厚み: 1 5 /m
なお、 第 1実施例において、 1く (コア基板の電源層の導体層の厚みノ層間 絶縁層の導体層の厚み) ≤4 0のものを適合例として、 (コア基板の電源層の 導体層の厚み/層間絶縁層の導体層の厚み) ≤1を比較例とした。 また、 (コ ァ基板の電源層の導体層の厚み 層間絶縁層の導体層の厚み) > 4 0のものを 参考例とした。
[第 2実施例]セラミック基板
第 2実施例に係る多層プリント配線板について説明する。
第 6図を参照して上述した第 1実施例では、 コァ基板が絶縁樹脂で形成され いた。 これに対して、 第 2実施例では、 コア基板がセラミック、 ガラス、 A L N; ムライトなどからなる無機系硬質基板であるが、 他の構成は第 6図を参 照して上述した第 1実施例と同様であるため、 図示及び説明は省略する。
第 2実施例の多層プリント配線板においても、 コア基板 3 0上の導体層 3 4 P、 3 4 P及びコア基板内の導体層 2 4は、 銅、 タンダステムなどの金属で形 成され、 層間樹脂絶縁層 5 0上の導体回路 5 8及び層間樹脂絶縁層 1 5 0上の 導体回路 1 5 8は銅で形成されている。 この第 2実施例においても第 1実施例 と同様な効果を得ている。 このとき、 コア基板の導体層の厚み、 コア基板の電 源層の厚み、 層間絶縁層の厚みも第 1実施例と同様に形成された。 また、 第 2 実施例において、 1 < (コア基板の電源層の導体層の厚み 層間絶縁層の導体 層の厚み) ≤4 0のものを適合例として、 (コア基板の電源層の導体層の厚み /層間絶縁層の導体層の厚み) ≤1を比較例とした。 また、 (コア基板の電源 層の導体層の厚みノ層間絶縁層の導体層の厚み) > 4 0のものを参考例とした。
(第 2実施例一 1 )
上述した第 2実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み: 3 0 コア基板の電源層の厚み: 3 0 m 層間絶縁層の導体層の厚み: 1 5 x m
(第 2実施例一 2 )
上述した第 2実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み: 5 0 m コア基板の電源層の厚み: 5 0 m 層間絶縁層の導体層の厚み: 1 5 m
(第 2実施例一 3 )
上述した第 2実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み: 7 5 m コア基板の電源層の厚み: 7 5 m 層間絶縁層の導体層の厚み: 1 5
(第 2実施例一 4 )
上述した第 2実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み: 1 8 0 コア基板の電源層の厚み: 1 8 0 m 層間絶縁層の導体層の厚み: 6 m
[第 3実施例]金属コア基板
第 8図及び第 9図を参照して第 3実施例に係る多層プリント配線板について 説明する。
第 6図を参照して上述した第 1実施例では、 コア基板が樹脂板で形成されて いた。 これに対して、 第 3実施例では、 コア基板が金属板から成る。
第 8図は、第 3実施例に係る多層プリント配線板 1 0の断面図を、第 9図は、 第 8図に示す多層プリント配線板 1 0に I Cチップ 9 0を取り付け、 ドー夕ポ —ド 9 4へ載置した状態を示している。 第 8図に示すように、 多層プリント配 線板 1 0では、 コア基板 3 0は金属板からなり、 電源層として用いられる。 コ ァ基板 3 0の両面には、 バイァホール 6 0及び導体回路 5 8が配置された層間 樹脂絶縁層 5 0が形成され、 層間樹脂絶縁層 5 0の上には、 バイァホール 1 6 0及び導体回路 1 5 8が配置された層間榭脂絶縁層 1 5 0が形成されている。 コア基板 3 0の通孔 3 3内には、 スルーホール 3 6が形成され、 バイァホール の両端には蓋めつき層 3 7が配置されている。 該バイァホール 1 6 0及び導体 回路 1 5 8の上層にはソルダ一レジスト層 7 0が形成されており、 該ソルダ一 レジスト層 7 0の開口部 7 1を介して、 バイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 Dが形成されている。
第 9図中に示すように、 多層プリント配線板 1 0の上面側のハンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。 更に、 チップコンデンサ 9 8が実装される。 一方、 下側のハンダバンプ 7 6 Dは、 ドー夕ボード 9 4の ランド 9 6へ接続されている。
ここで、 コア基板 3 0は、 2 0 0〜 6 0 0 mに形成されている。 金属板の 厚みは、 1 5〜3 0 0 mの間で形成された。 層間絶縁層の導体層の厚みは、 5〜2 5 ^ mの間で形成してもよい。 しかしながら、 金属層の厚みは上述の範 囲を超えてもよい。
この第 3実施例においても、 第 1実施例と同様な効果を得ている。
(第 3実施例一 1 )
第 8図を参照して上述した第 3実施例と同様であるが以下のように設定した。 コア基板の厚み: 5 5 0 m コア基板の電源層の厚み: 3 5 m
層間絶縁層の導体層の厚み: 1 5 /^ m - (第 3実施例一 2 )
第 3実施例と同様であるが以下のように設定した。
コア基板の厚み: 6 0 0 m コア基板の電源層の厚み: 5 5 /im
層間絶縁層の導体層の厚み: 1 5 m (第 3実施例一 3)
第 3実施例と同様であるが以下のように設定した。
コア基板の厚み: 550 _im コア基板の電源層の厚み: 100 xm 層間絶縁層の導体層の厚み: 10 zm
(第 3実施例一 4)
第 3実施例と同様であるが以下のように設定した。
コア基板の厚み: 550 m コア基板の電源層の厚み: 180 m 層間絶縁層の導体層の厚み: 6^m
(第 3実施例一 5)
第 3実施例と同様であるが以下のように設定した。
コア基板の厚み: 550 xm コア基板の電源層の厚み: 240 m 層間絶縁層の導体層の厚み: 6^111
なお、 第 3実施例において、 1< (コア基板の電源層の導体層の厚みノ層間 絶縁層の導体層の厚み) ≤40のものを適合例として、 (コア基板の電源層の 導体層の厚み Z層間絶縁層の導体層の厚み) ≤1を比較例とした。 また、 (コ ァ基板の電源層の導体層の厚み 層間絶縁層の導体層の厚み) >40のものを 参考例とした。
[第 4実施例]多層コア基板
第 10図及び第 11図を参照して第 4実施例に係る多層プリント配線板につ いて説明する。
第 6図を参照して上述した第 1実施例では、 コア基板が単板で形成されてい た。 これに対して、 第 4実施例では、 コア基板が積層板からなり、 積層板内に 導体層が設けられている。
第 10図は、 第 4実施例に係る多層プリント配線板 10の断面図を、 第 11 図は、 第 10図に示す多層プリント配線板 10に I Cチップ 90を取り付け、 ドー夕ボード 94へ載置した状態を示している。 第 10図に示すように、 多層 プリント配線板 10では、 コァ基板 30の表面及び裏面に導体回路 34、 導体 層 34Pが形成され、 コア基板 30内に導体層 24が形成されている。 導体層 34P及び導体層 24は、 電源用のプレ一ン層として形成されている。 導体層 3 4 Pと導体層 2 4とは導電ボスト 2 6により接続されている。 (この場合の 導電ポストとは、 スルーホール、 非貫通孔などのバイァホール (含むブライン ドスルーホール、 ブラインドバイァホール) スルーホールもしくはバイァホー ル導電性材料で充填したもの意味する。 ) 更に、 該導体層 3 4 Pの上にバイァ ホール 6 0及び導体回路 5 8の形成された層間樹脂絶縁層 5 0と、 バイァホー ル 1 6 0及び導体回路 1 5 8の形成された層間樹脂絶縁層 1 5 0とが配置され ている。 該バイァホール 1 6 0及び導体回路 1 5 8の上層にはソルダーレジス ト層 7 0が形成されており、該ソルダーレジスト層 7 0の開口部 7 1を介して、 パイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 Dが形成されて いる。
第 1 1図中に示すように、 多層プリント配線板 1 0の上面側の八ンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。 更に、 チップコンデン サ 9 8が実装される。 一方、 下側のハンダバンプ 7 6 Dは、 ドー夕ボード 9 4 のランド 9 6へ接続されている。
ここで、 コア基板 3 0上の導体回路 3 4、 導体層 3 4 P、 3 4 P及びコア基 板内の導体層 2 4が形成され、 層間樹脂絶縁層 5 0上の導体回路 5 8及び層間 樹脂絶縁層 1 5 0上の導体回路 1 5 8が形成されている。 コア基板の導体層 3 4 Pおよび導体層 2 4の厚みはコア基板の導体層の厚みは 1〜 2 5 0 mの間 で形成されて、 コア基板上に形成された電源層としての役目を果たすの導体層 の厚みは、 1〜2 5 0 mの間で形成された。 この場合の導体層の厚みは、 コ ァ基板の電源層の厚みの総和である。 内層である導体層 3 4、 表層である導体 層 2 4、 その双方を足したものであるという意味である。 信号線の役目を果た しているものとを足すことではない。 この第 4実施例においても、 3層の導体 層 3 4 P、 3 4 P、 2 4の厚みを合わせることで、 第 1実施例と同様な効果を 得ている。 電源層の厚みは上述の範囲を超えてもよい。
なお、 第 4実施例において、 1 < (コア基板の電源層の導体層の厚みの総和 Z層間絶縁層の導体層の厚み) ≤4 0のものを適合例として、 (コア基板の電 源層の導体層の厚みの総和ノ層間絶縁層の導体層の厚み)≤ 1を比較例とした。
(コア基板の電源層の導体層の厚みの総和 層間絶縁層の導体層の厚み) > 4 0のものを参考例とした。 (第 4実施例一 1)
第 10図を参照して上述した第 4実施例と同様であるが以下のように設定し た。
コア基板の導体層 (電源層) の厚み: 15 m
中間導体層 (電源層) の厚み: 20
コア基板の電源層の厚みの和: 50 m
層間絶縁層の導体層の厚み: 1 5 m
(第 4実施例— 2)
第 4実施例と同様であるが、 以下のように製造した。
コア基板の導体層 (電源層) の厚み: 20 /m
中間導体層 (電源層) の厚み: 20 / m
コア基板の電源層の厚みの和: 60 m
層間絶縁層の導体層の厚み: 1 5
(第 4実施例一 3)
第 4実施例と同様であるが、 以下のように製造した。
コア基板の導体層 (電源層) の厚み: 25 m
中間導体層 (電源層) の厚み: 25 Aim
コア基板の電源層の厚みの和: 75 zm
層間絶縁層の導体層の厚み: 1 5
(第 4実施例一 4)
第 4実施例と同様であるが、 以下のように製造した。
コア基板の導体層 (電源層) の厚み: 50 m
中間導体層 (電源層) の厚み: 100
コア基板の電源層の厚みの和: 200 im
層間絶縁層の導体層の厚み: 10
(第 4実施例一 5)
第 4実施例と同様であるが、 以下のように製造した。
コア基板の導体層 (電源層) の厚み: 55 m
中間導体層 (電源層) の厚み: 250 m
コア基板の電源層の厚みの和: 360 zm 層間絶縁層の導体層の厚み: 1 2 m
(第 4実施例一 6 )
第 4実施例と同様であるが、 以下のように製造した。
コア基板の導体層 (電源層) の厚み: 5 5 ^ 111
中間導体層 (電源層) の厚み: 2 5 0
コア基板の電源層の厚みの和: 3 6 0 i m
層間絶縁層の導体層の厚み: 9 / m
[第 5実施例] 多層コア基板
第 1 2図〜第 2 0図を参照して本発明の第 5実施例に係る多層プリント配線 板について説明する。
先ず、第 5実施例に係る多層プリント配線板 1 0の構成について、第 1 9図、 第 2 0図を参照して説明する。 第 1 9図は、 該多層プリント配線板 1 0の断面 図を、 第 2 0図は、 第 1 9図に示す多層プリント配線板 1 0に I Cチップ 9 0 を取り付け、 ドータボード 9 4へ載置した状態を示している。 第 1 9図に示す ように、 多層プリント配線板 1 0では多層コア基板 3 0を用いている。 多層コ ァ基板 3 0の表面側に導体回路 3 4、 導体層 3 4 P、 裏面に導体回路 3 4、 導 体層 3 4 Eが形成されている。 上側の導体層 3 4 Pは、 電源用のプレーン層と して形成され、 下側の導体層 3 4 Eは、 アース用のプレーン層として形成され ている。 更に、 多層コア基板 3 0の内部の表面側に 内層の導体回路 1 6、 導 体層 1 6 E、 裏面に導体回路 1 6、 導体層 1 6 Pが形成されている。 上側の導 体層 1 6 Eは、アース用のプレーン層として形成され、下側の導体層 1 6 Pは、 電源用のプレーン層として形成されている。 電源用のプレーン層との接続は、 スルーホールやバイァホールにより行われる。 プレーン層は、 片側だけの単層 であっても、 2層以上に配置したものでもよい。 2層〜 4層で形成されること が望ましい。 4層以上では電気的な特性の向上が確認されていないことからそ れ以上多層にしてもその効果は 4層と同等程度である。 特に、 2層で形成され ることが、 多層コア基板の剛性整合という点において基板の伸び率が揃えられ るので反りが出にくいからである。 多層コア基板 3 0の中央には、 電気的に隔 絶された金属板 1 2が収容されている。 (該金属板 1 2は、 心材としての役目 も果たしているが、 スルーホールやバイァホールなどどの電気な接続がされて いない。 主として、 基板の反りに対する剛性を向上させているのである。 ) 該 金属板 12に、 絶縁樹脂層 14を介して表面側に、 内層の導体回路 16、 導体 層 16 E、 裏面に導体回路 16、 導体層 16 Pが、 更に、 絶縁樹脂層 18を介 して表面側に導体回路 34、 導体層 34 Pが、 裏面に導体回路 34、 導体層 3 4Eが形成されている。 多層コア基板 30は、 スルーホール 36を介して表面 側と裏面側との接続が取られている。
多層コア基板 30の表面の導体層 34 P、 34 Eの上には、 バイァホール 6 0及び導体回路 58の形成された層間樹脂絶縁層 50と、 バイァホール 160 及び導体回路 158の形成された層間樹脂絶縁層 150とが配設されている。 該バイァホール 160及び導体回路 158の上層にはソルダーレジスト層 70 が形成されており、 該ソルダーレジスト層 70の開口部 71を介して、 パイァ ホール 160及び導体回路 158にバンプ 76U、 76 Dが形成されている。
第 20図中に示すように、多層プリント配線板 10の上面側のハンダバンプ 76Uは、 I Cチップ 90のランド 92へ接続される。 更に、 チップコンデン サ 98が実装される。 一方、 下側の外部端子 76Dは、 ドータポ一ド 94のラ ンド 96へ接続されている。この場合における外部端子とは、 PGA、 BGA, 半田バンプ等を指している。
ここで、 コア基板 30表層の導体層 34 P、 34Eは、 厚さ 10〜60 ΠΙ に形成され、 内層の導体層 16 P、 16Eは、 厚さ 10〜250 mに形成さ れ、 層間樹脂絶縁層 50上の導体回路 58及び層間樹脂絶縁層 150上の導体 回路 158は 10〜 25 mに形成されている。
第 5実施例の多層プリント配線板では、 コア基板 30の表層の電源層 (導体 層) 34P、 導体層 34、 内層の電源層 (導体層) 16P、 導体層 16 Eおよ ぴ金属板 12を厚くすることにより、 コア基板の強度が増す。 それによりコア 基板自体を薄くしたとしても、 反りや発生した応力を基板自体で緩和すること が可能となる。
また、導体層 34P、 34E、導体層 16 P、 16 Eを厚くすることにより、 導体自体の体積を増やすことができる。 その体積を増やすことにより、 導体で の抵抗を低減することができる。 更に、 導体層 3 4 P、 1 6 Pを電源層として用いることで、 I C.チップ 9 0 への電源の供給能力が向上させることができる。 そのため、 該多層プリント基 板上に I Cチップを実装したときに、 I Cチップ〜基板〜電源までのループィ ンダクタンスを低減することができる。 そのために、 初期動作における電源不 足が小さくなるため、 電源不足が起き難くなり、 そのためにより高周波領域の I Cチップを実装したとしても、 初期起動における誤動作やエラーなどを引き 起こすことがない。 更に、 導体層 3 4 E、 1 6 Eをアース層として用いること で、 I Cチップの信号、 電力供給にノイズが重畳しなくなり、 誤動作やエラー を防ぐことができる。 コンデンサを実装することにより、 コンデンサ内の蓄積 されている電源を補助的に用いることができるので、 電源不足を起しにくくな る。 特に、 I Cチップの直下に配設させることにより、 その効果 (電源不足を 起しにくくする) は顕著によくなる。 その理由として、 I Cチップの直下であ れば、 多層プリント配線板での配線長を短くすることができるからである。 第 5実施例では、多層コア基板 3 0は、内層に厚い導体層 1 6 P、 1 6 Eを、 表面に薄い導体層 3 4 P、 3 4 Eを有し、 内層の導体層 1 6 P、 1 6 Eと表面 の導体層 3 4 P、 3 4 Eとを電源層用の導体層、 アース用の導体層として用い る。 即ち、 内層側に厚い導体層 1 6 P、 1 6 Eを配置しても、 導体層を覆う樹 脂層が形成されている。 そのために、 導体層が起因となって凹凸を相殺させる ことで多層コア基板 3 0の表面を平坦にすることができる。 このため、 層間絶 縁層 5 0、 1 5 0の導体層 5 8、 1 5 8にうねりを生じせしめないように、 多 層コア基板 3 0の表面に薄い導体層 3 4 P、 3 4 Eを配置しても、 内層の導体 層 1 6 P、 1 6 Eと足した厚みでコアの導体層として十分な厚みを確保するこ とができる。 うねりが生じないために、 層間絶縁層上の導体層のインピーダン スに不具合が起きない。 導体層 1 6 P、 3 4 Pを電源層用の導体層として、 導 体層 1 6 E、 3 4 Eをアース用の導体層として用いることで、 多層プリント配 線板の電気特性を改善することが可能になる。
更に、 コア基板内で導体層 3 4 Pと導体層 1 6 Pとの間の信号線 1 6 (導体 層 1 6 Eと同層) を配置することでマイクロストリップ構造を形成させること ができる。 同様に、 導体層 1 6 Eと導体層 3 4 Eとの間の信号線 1 6 (導体層 1 6 Pと同層) を配置することでマイクロストリップ構造を形成させることが できる。 マイクロストリップ構造を形成させることにより、 インダクタンスも 低下し、 インピーダンス整合を取ることができるのである。 そのために、 電気 特性も安定化することができる。
即ち、 コア基板の内層の導体層 1 6 P、 1 6 Eの厚みを、 層間絶縁層 5 0、 1 5 0上の導体層 5 8、 1 5 8よりも厚くする。 これにより、 多層コア基板 3 0の表面に薄い導体層 3 4 E、 3 4 Pを配置しても、内層の厚い導体層 1 6 P、 1 6 Eと足すことで、 コアの導体層として十分な厚みを確保できる。 その比率 は、 1 < (コアの内層の導体層 Z層間絶縁層の導体層) ≤4 0であることが望 ましい。 1 . 2≤ (コアの内層の導体層 Z層間絶縁層の導体層) ≤3 0である ことがさらに望ましい。
多層コア基板 3 0は、 電気的に隔絶された金属板 1 2の両面に、 樹脂層 1 4 を介在させて内層の導体層 1 6 P、 1 6 Eが、更に、当該内層の導体層 1 6 P、 1 6 Eの外側に樹脂層 1 8を介在させて表面の導体層 3 4 P、 3 4 Eが形成さ れて成る。 中央部に電気的に隔絶された金属板 1 2を配置することで、 十分な 機械的強度を確保することができる。 更 金属板 1 2の両面に樹脂層 1 4を 介在させて内層の導体層 1 6 P、 1 6 Eを、 更に、 当該内層の導体層 1 6 P、 1 6 Eの外側に樹脂層 1 8を介在させて表面の導体層 3 4 P、 3 4 Eを形成す ることで、 金属板 1 2の両面で対称性を持たせ、 ヒートサイクル等において、 反り、 うねりが発生することを防げる。
第 2 1図は、 第 5実施例の改変例を示している。 この改変例では、 I Cチッ プ 9 0の直下にコンデンサ 9 8を配置してある。 このため、 I Cチップ 9 0と コンデンサ 9 8との距離が近く、 I Cチップ 9 0へ供給する電源の電圧降下を 防ぐことができる。
引き続き、 第 1 9図に示す多層プリント配線板 1 0の製造方法について第 1 2図〜第 1 8図を参照して説明する。
( 1 ) 金属層の形成
第 1 2図 (A) に示す厚さ 5 0〜4 0 0 mの間の内層金属層 (金属板) 1 2に、 表裏を買通する開口 1 2 aを設ける (第 1 2図 (B) ) 。 金属層の材質 としては、 銅、 ニッケル、 亜鉛、 アルミニウム、 鉄などの金属が配合されてい るものを用いることができる。 開口 1 2 aは、 パンチング、 エッチング、 ドリ リング、 レーザなどによって穿設する。 場合によっては、 開口 12 aを形成し た金属層 12の全面に電解めつき、 無電解めつき、 置換めつき、 スパッ夕によ つて、金厲膜 13を被覆してもよい (第 12図(C) ) 。 なお、 金属板 12は、 単層でも、 2層以上の複数層でもよい。 また、 金属膜 13は、 開口 12 aの角 部において、 曲面を形成するほうが望ましい。 それにより、 応力の集中するポ イントがなくなり、 その周辺でのクラックなどの不具合が引き起こしにくい。
(2) 内層絶縁層の形成
金属層 12の全体を覆い、 開口 12 a内を充填するために、 絶縁樹脂を用い る。 形成方法としては、 例えば、 厚み 30〜200 m程度の Bステージ状の 樹脂フィルムを金属板 12で挟んでから、 熱圧着してから硬化させ絶縁榭脂層 14を形成することができる (第 12図 (D) ) 。 場合によっては、 塗布、 塗 布とフィルム圧着の混合、 もしくは閑口部分だけを塗布して、 その後、 フィル ムで形成してもよい。
材料としては、 ポリイミド樹脂、 エポキシ樹脂、 フエノール樹脂、 BT樹脂 等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレダを用いるこ とが望ましい。 それ以外にも樹脂を用いてもよい。
(3) 金属箔の貼り付け
樹脂層 14で覆われた金属層 12の両面に、 内層金属層 16 aを形成させる (第 12図 (E) ) 。 その一例として、 厚み 12〜275 mの金属箔を積層 させた。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。 金属箔上に、 めっきなどで形成することもできる。
(4) 内層金属層の回路形成
2層以上にしてもよい。 アディティブ法により金属層を形成してもよい。 テンティング法、 エッチング工程等を経て、 内層金属層 160;から内層導体 層 16、 16 P、 16Eを形成させた (第 12図 (F) ) 。 このときの内層導 体層の厚みは、 10〜250 mで形成させた。 しかしながら、 上述の範囲を 超えてもよい。
(5) 外層絶縁層の形成
内層導体層 16、 16P、 16 Eの全体を覆い、 および外層金属その回路間 の隙間を充填するために、 絶縁樹脂を用いる。 形成方法としては、 例えば、 厚 み 3 0〜2 0 0 m程度の Bステージ状の樹脂フィルムを金属板で挟んでから、 熱圧着してから硬化させ、外層絶縁樹脂層 1 8を形成する (第 1 3図(A) ) 。 場合によっては、 塗布、 塗布とフィルム圧着の混合、 もしくは開口部分だけを 塗布して、 その後、 フィルムで形成してもよい。 加圧することで表面を平坦に することができる。
( 6 ) 最外層の金属箔の貼り付け
外層絶縁樹脂層 1 8で覆われた基板の両面に、 最外層の金属層 3 4 )3を形成 させる (第 1 3図 (B ) ) 。 その一例として、 厚み 1 0〜2 7 5 x mの金属箔 を積層させる。 金属箔を形成させる以外の方法として、 片面銅張積層板を積層 させる。 金属箔上に、 めっきなどで 2層以上にしてもよい。 アディティブ法に より金属層を形成してもよい。
( 7 ) スルーホール形成
基板の表裏を貫通する開口径 5 0〜4 0 0 mのスルーホール用通孔 3 6 を形成する (第 1 3図 (C) ) 。 形成方法としては、 ドリル、 レーザもしくは レーザとドリルの複合により形成させる (最外層の絶縁層の開口をレーザで行 レ、 場合によっては、 そのレーザでの開口をターゲットマークとして用いて、 その後、 ドリルで開口して貫通させる) 。 形状としては、 直線状の側壁を有す るものであることが望ましい。 場合によっては、 テ一パ状であってもよい。 スルーホールの導電性を確保するために、 スルーホール用通孔 3 6 α内にめ つき膜 2 2を形成し、 表面を粗化した後 (第 1 3図 (D) ) 、 充填樹脂 2 3を 充填することが望ましい (第 1 3図 (E) ) 。 充填樹脂としては、 電気的な絶 縁されている樹脂材料、 (例えば 樹脂成分、 硬化剤、 粒子等が含有されてい るもの)、金属粒子による電気的な接続を行っている導電性材料(例えば、金、 銅などの金属粒子、 樹脂材料、 硬化剤などが含有されているもの。 ) のいずれ かを用いることができる。
めっきとしては、 電解めつき、 無電解めつき、 パネルめつき (無電解めつき と電解めつき) などを用いることができる。 金属としては、 銅、 ニッケル、 コ バルト、 リン、 等が含有してもので形成されるのである。 めっき金属の厚みと しては、 5〜3 0 の間で形成されることが望ましい。
スルーホール用通孔 3 6 α内に充填する充填樹脂 2 3は、樹脂材料、硬化剤、 粒子などからなるものを絶縁材料を用いることが望ましい。 粒子としては、 シ リカ、 アルミナなどの無機粒子、 金、 銀、 銅などの金属粒子、 樹脂粒子などの 単独もしくは複合で配合させる。 粒径が 0 . 1〜5 μΐηのものを同一径もしく は、 複合径のもの混ぜたものを用いることができる。 樹脂材料としては、 ェポ キシ樹脂 (例えば、 ビスフエノール型エポキシ樹脂、 ノポラック型エポキシ樹 脂など) 、 フエノール樹脂などの熱硬化性樹脂、 感光性を有する紫外線硬化樹 脂、 熱可塑性樹脂などが単一もしくは混合したものを用いることができる。 硬 化剤としては、 イミダゾール系硬化剤、 アミン系硬化剤などを用いることがで きる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。 導電性材料を用いてもよい。 この場合は、 金属粒子、 榭脂成分、 硬化剤などか らなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、 絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを 用いてもよい。 めっきでスルーホール用通孔 3 6 α内を充填することも可能で ある。 導電性ペーストは硬化収縮がなされるので、 表層に凹部を形成してしま うことがあるからである。
( 8 ) 最外層の導体回路の形成
全体にめつき膜を被覆することで、 スルーホール 3 6の直上に蓋めつき 2 5 を形成してもよい (第 1 4図 (Α) ) 。 その後、 テンティング法、 エッチング 工程等を経て、 外層の導体回路 3 4、 3 4 Ρ、 3 4 Εを形成する (第 1 4図 ( Β) ) 。 これにより、 多層コア基板 3 0を完成する。
このとき、 図示されていないが多層コア基板の内層の導体層 1 6等との電気 接続を、 バイァホールやブラインドスルーホール、 ブラインドバイァホールに より行ってもよい。
その後の製造方法は、 第 1図 (C) 〜第 5図を参照して上述した第 1実施例 と同様に、 多層コア基板 3 0に層間樹脂絶縁層 5 0、 1 5 0、 導体回路 5 8、 1 5 8を形成する。
( 9 ) 導体回路 3 4を形成した多層コア基板 3 0を黒化処理、 および、 還元処 理を行い、 導体回路 3 4、 導体層 3 4 Ρ、 3 4 Εの全表面に粗化面 3 4 i3を形 成する (第 1 4図 (C) ) 。
( 1 0 ) 多層コア基板 3 0の導体回路非形成部に樹脂充填材 4 0の層を形成す る (第 15図 (A) ) 。
(11) 上記処理を終えた基板の片面を、 ベルトサンダー等の研磨により、 導 体層 34P、 34Eの外縁部に樹脂充填材 40が残らないように研磨し、 次い で、 上記研磨による傷を取り除くため、 導体層 34P、 34Eの全表面 (スル 一ホールのランド表面を含む) にバフ等でさらに研磨を行った。 このような一 連の研磨を基板の他方の面についても同様に行った。 次いで、 100でで1時 間、 150°Cで 1時間の加熱処理を行って樹脂充填材 40を硬化した (第 15 図 (B) ) 。
また、 導体回路間の樹脂充填を行わなくてもよい。 この場合は、 層間絶縁層 などの樹脂層で絶縁層の形成と導体回路間の充填を行う。
(12) 上記多層コア基板 30に、 エッチング液を基板の両面にスプレイで吹 きつけて、 導体回路 34、 導体層 34P、 34 Eの表面とスルーホール 36の ランド表面と内壁とをエッチング等により、 導体回路の全表面に粗化面 36 β を形成した (第 15図 (C) ) 。
(13) 多層コア基板 30の両面に、 層間樹脂絶縁層用樹脂フィルム 50 rを 基板上に載置し、 彼圧着して裁断した後、 さらに、 真空ラミネーター装置を用 いて貼り付けることにより層間樹脂絶縁層を形成した (第 1.6図 (A) ) 。
(14) 次に、 層間樹脂絶縁層上に、 厚さ 1. 2 mmの貫通孔が形成されたマ スクを介して、 波長 10. 4 Atmの C〇2ガスレーザにて、 ビーム径 4. 0m m、 トップハットモード、 パルス幅 7. 9 秒、 マスクの貫通孔の径 1. Om m、 1ショットの条件で層間樹脂絶縁層 2に、 直径 80 mのバイァホール用 開口 50 aを形成した (第 16図 (B) ) 。
(15) 多層コア基板 30を、 60 g/ 1の過マンガン酸を含む 80°Cの溶液 に 10分間浸漬し、 バイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 5 0の表面に粗化面 50ひを形成した (第 15図 (C) ) 。 粗化面は 0. 1〜5 //mの間で形成した。
(16) 次に、 上記処理を終えた多層コア基板 30を、 中和溶液 (シプレイ社 製) に浸漬してから水洗いした。 さらに、 粗面化処理 (粗化深さ 3 m) した 該基板の表面に、 パラジウム触媒を付与することにより、 層間樹脂絶縁層の表 面およびバイァホール用開口の内壁面に触媒核を付着させた。 (17) 次に、 無電解銅めつき水溶液中に、 触媒を付与した基板を浸漬して、 粗面全体に厚さ 0. 6〜3. 0 mの無電解銅めつき膜を形成し、 パイァホー ル用開口 50 aの内壁を含む層間樹脂絶縁層 50の表面に無電解銅めつき膜 5 2が形成された基板を得る (第 15図 (D) ) 。
(18) 無電解銅めつき膜 52が形成された基板に市販の感光性ドライフィル ムを張り付け、 マスクを載置して、 現像処理することにより、 めっきレジスト 54を設けた (第 17図 (A) ) 。 めっきレジストの厚みは、 10〜30 m の間を用いた。
(19) ついで、 多層コア基板 30に電解めつきを施し、 めっきレジスト 54 非形成部に、 厚さ 5〜20 の電解銅めつき膜 56を形成した (第 17図 ( B) ) 。
(20) さらに、 めっきレジストを 5%程度の KOHで剥離除去した後、 その めっきレジスト下の無電解めつき膜を硫酸と過酸化水素との混合液でェッチン グ処理して溶解除去し、 独立の導体回路 58及びバイァホール 60とした (第 17図 (C) ) 。
(21) ついで、 上記 (12) と同様の処理を行い、 導体回路 58及びバイァ ホール 60の表面に粗化面 58 、 60 αを形成した。 上層の導体回路 58の 厚みは 5〜25 mで形成された。 今回の厚みは 15 imの厚みであった (第 17図 (D) ) 。
(22) 上記 (14) 〜 (21) の工程を繰り返すことにより、 さらに上層の 導体回路を形成し、 多層配線板を得た (第 18図 (A) ) 。
(23) 次に、 多層配線基板の両面に、 ソルダーレジスト組成物 70を 12〜 30 mの厚さで塗布し、 70 °Cで 20分間、 70 °Cで 30分間の条件で乾燥 処理を行った後 (第 18図 (B) ) 、 ソルダーレジスト開口部のパターンが描 画された厚さ 5mmのフォトマスクをソルダーレジスト層 70に密着させて 1 000mJ/cm2の紫外線で露光し、 DMTG溶液で現像処理し、 200 mの直径の開口 71を形成した (第 18図 (C) ) 。
そして、 さらに、 80 °Cで 1時間、 100 °Cで 1時間、 120 °Cで 1時間、 150でで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬 化させ、 開口を有し、 その厚さが 10〜25 mのソルダーレジストパターン 層を形成した。
( 2 4 ) 次に、 ソルダーレジスト層 7 0を形成した基板を、 無電解ニッケルめ つき液に浸漬して、 開口部 7 1に厚さ 5 のニッケルめっき層 7 2を形成し た。 さらに、 その基板を無電解金めつき液に浸漬して、 ニッケルめっき層 7 2 上に、 厚さ 0 . 0 3 mの金めつき層 7 4を形成した (第 1 8図 (D) ) 。 二 ッケルー金層以外にも、 スズ、 貴金属層 (金、 銀、 パラジウム、 白金など) の 単層を形成してもよい。
( 2 5 ) この後、 基板の I Cチップを載置する面のソルダーレジスト層 7 0の 開口 7 1に、 スズ一鉛を含有する半田ペーストを印刷し、 さらに他方の面のソ ルダーレジスト層の開口にスズーアンチモンを含有する半田ペーストを印刷し た後、 2 0 0 °Cでリフ口一することにより外部端子を形成し、 はんだバンプを 有する多層プリント配線板を製造した (第 1 9図) 。
半田バンプ 7 6 Uを介して I Cチップ 9 0を取り付け、 チップコンデンサ 9 8を実装する。 そして、 外部端子 7 6 Dを介してドー夕ボード 9 4へ取り付け る (第 2 0図) 。
また、 第 5実施例において、 1く (コア基板の電源層の厚み 層間絶縁層の導 体層の厚み) 0のものを適合例として、 (コア基板の電源層の厚み Z層間 絶縁層の導体層の厚み) ≤1を比較例とした。 (コア基板の電源層の厚み Z層 間絶縁層の導体層の厚み). > 4 0のものを参考例とした。
(第 5実施例一 1 )
第 1 9図を参照して上述した第 5実施例と同様であるが以下のように設定し た。
コア基板の内層の導体層の厚み: 5 0 i m 表層の導体層の厚み: 2 0 i m コア基板の導体回路の厚みの和: 1 0 0 m
層間絶縁層の導体層の厚み: 1 5 m
内層の導体層と表層の導体層で、 電源層の役目を果たした。 しかしながら、 表 層の導体層の面積は、 ランド程度のものであったので、 内層の導体層と比較す ると面積が小さかったので、 電源を降下させる効果は相殺されてしまった。 そ のために、 コア基板の導体層の厚みの和は、 内層の 2層の導体層を足したもの である。 (第 5実施例一 2 )
内層の導体層と表層の導体層で、 電源層の役目を果たした。 表層、 内層の各一 層ずつでのスルーホールにより、 電気的な接続がなされた。
コア基板の内層の導体層の厚み: 6 0 外層の導体層の厚み: 2 0 i m コア基板の導体回路の厚みの和: 8 0 m
層間絶縁層の導体層の厚み: 1 5 m
内層の導体層と表層の導体層で、 各 1層ずつ電源層の役目を果たした。 表層の 導体層の面積は、 内層の導体層の面積同じだった。 電源を降下させる効果を有 する。 そのために、 コア基板の導体層の厚みの和は、 内層の導体層と表層の導 体層を足したものである。
(第 5実施例— 3 )
内層の導体層と表層の導体層で、 電源層の役目を果たした。 表層、 内層の各一 層ずつでのスル一ホールにより、 電気的な接続がなされた。
コア基板の内層の導体層の厚み: 7 5 ΐη 外層の導体層の厚み: 2 0 コア基板の導体回路の厚みの和: 1 5 0 m
層間絶縁層の導体層の厚み: 1 5 t m
内層の導体層と表層の導体層で、 電源層の役目を果たした。 しかしながら、 表 層の導体層の面積は、 ランド程度のものであったので、 内層の導体層と比較す ると面積が小さかったので、 電源を降下させる効果は相殺されてしまった。 そ のために、 コア基板の導体層の厚みの和は、 内層 1層の導体層の厚みである。 (第 5実施例一 4 )
第 5実施例一 3と同様であるが、 以下のように製造した。
コア基板の内層の導体層 (電源層) の厚み: 2 0 0 / m
表層の導体層 (電源層) の厚み: 2 0 m
コア基板の導体回路の厚みの和: 2 0 0
層間絶縁層の導体層の厚み: 1 0 m
コア基板の導体回路の厚みの和は、 内層の層の導体層を足したものである。 (第 5実施例一 5 )
第 5実施例一 3と同様であるが、 以下のように製造した。
コア基板の内層の導体層 (電源層) の厚み: 2 4 0 z m 表層の導体層 (電源層) の厚み: 2
コア基板の導体回路の厚みの和: 2 4 0 m
層間絶縁層の導体層の厚み: 8 ^ m
コア基板の導体回路の厚みの和は、 内層の層の導体層を足したものである。 (第 5実施例一 6 )
第 5実施例一 2と同様であるが、 以下のように製造した。
コア基板の内層の導体層 (電源層) の厚み: 2 5 0 j^ m
表層の導体層 (電源層) の厚み: 2 5
コア基板の導体回路の厚みの和: 3 0 0
層間絶縁層の導体層の厚み: 7 . 5 ^ m
[第 6実施例]コンデンサ内蔵コァ基板
第 2 2図及び第 2 3図を参照して第 6実施例に係る多層プリント配線板につ いて説明する。
第 6実施例の多層プリント配線板では、 コア基板 3 0にチップコンデンサ 2 0が内蔵されている。
第 2 2図は、 第 6実施例に係る多層プリント配線板 1 0の断面図を、 第 2 3 図は、 第 2 2図に示す多層プリント配線板 1 0に I Cチップ 9 0を取り付けた 状態を示している。 第 2 2図に示すように、 多層プリント配線板 1 0では、 コ ァ基板 3 0が樹脂基板 3 O A及び樹脂層 3 0 Bからなる。 樹脂基板 3 O Aには コンデンサ 2 0を収容するための開口 3 1 aが設けられている。 コンデンサ 2 0の電極は、 樹脂層 3 0 Bに設けられたバイァホール 3 3により接続が取られ ている。 コア基板 3 0の上面には、 導体回路 3 4及び電源層を形成する導体層 3 4 Pが形成され、 また、 コア基板 3 0の両面には、 バイァホール 6 0及び導 体回路 5 8が配置された層間樹脂絶縁層 5 0が形成されている。 コア基板 3 0 には、 スル一ホ一ル 3 6が形成されている。 層間樹脂絶縁層 5 0の上層にはソ ルダーレジスト層 7 0が形成されており、 該ソルダーレジス卜層 7 0の開口部 7 1を介して、 パイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U, 7 6 Dが形成されている。
第 2 3図中に示すように、 多層プリン卜配線板 1 0の上面側のハンダバンプ 7 6Uは、 I Cチップ 9 0のランド 9 2へ接続される。 更に、 チップコンデン サ 98が実装される。 一方、 下側のハンダバンプへの接続用の導電性接続ピン 9 9が取り付けられている。
ここで、 導体層 34 Eは、 3 0 mに形成されている。 この第 6実施例にお いては、 コア基板 30内にコンデンサ 20を内蔵するため、 第 1実施例を上回 る効果が得られる。
(第 6実施例一 1)
第 22図を参照して上述した第 6実施例と同様であるが以下のように設定し た。
コア基板の導体層の厚み: 30 im コア基板の電源層の厚み: 30 tm 層間絶縁層の導体層の厚み: 1 5 iim
(第 6実施例一 2)
第 6実施例と同様であるが以下のように設定した。
コア基板の導体層の厚み: 5 5 m コア基板の電源層の厚み: 5 5 m 層間絶縁層の導体層の厚み: 1 5 m
(第 6実施例一 3)
コア基板の導体層の厚み: 7 5 im コア基板の電源層の厚み: 7 5 m 層間絶縁層の導体層の厚み: 1 5 m
(第 6実施例一 4)
第 6実施例一 1と同様であるが以下のように設定した。
コア基板の導体層 (電源層) の厚み: 1 80 m
層間絶縁層の導体層の厚み: 6. 0 m
(比較例)
第 1実施例〜第 5実施例において、 (コア基板の電源層の厚み Z層間絶縁層 の導体層の厚み) ≤ 1を比較例とした。 その実例として、 コア基板の電源層の 厚み: 1 5 j m、 層間絶縁層の導体層の厚み: 1 5 mに設定した。
(参考例)
第 1実施例〜第 5実施例において、 (コア基板の電源層の厚み/層間絶縁層 の導体層の厚み) ≤40を参とした。 その実例として、 コア基板の電源層の厚 み: 415 m、 層間絶縁層の導体層の厚み: 10 mに設定した。
参考例とは、 適合例と同様な効果を得ることができるが、 それ以外で不具合 が発生する恐れがあり、 適合例よりも若干適合されないというものである。 それぞれの実施例と比較例と参考例の基板に周波数 3. 1GHzの I Cチッ プを実装して、 同じ量の電源を供給して、 起動させたときの電圧の降下した量 を測定した。 このときの電圧降下量での平均値を示した。 電源電圧 1. 0Vの ときの変動した電圧降下量の平均値である。
また、それぞれの実施例と比較例と参考例のバイアス高温高湿条件(130、 湿度 85wt%、 2 V印加) 下における信頼性試験を行った。 試験時間は、 1 00h r、 300h r、 500h r、 l O O Oh rで行い、 I Cの誤動作の有 無、 コアの導体層のビア接続オープンの有無についてそれそれ実施例および比 較例について検証をした。 この結果を第 27図、 第 28図中の図表に表す。 さらに、 導体層の厚みについても検証を行った。 横軸に (コアの電源層厚み /層間絶縁層厚みの比) を設定し、 縦軸に最大電圧降下量 (V) を設定してシ ユミレートした結果を第 29図に示した。
すべての実施例、 比較例、 参考例の測定結果を基に行っている。 それ以外に ついては、 シユミレートで作成した。
第 27図、 第 28図より、 適合例で作成したものは I Cチップの誤動作ゃォ ープンなどなりにくい。 つまり、 電気接続性と信頼性が確保される。
比較例では、 I Cチップの誤動作を引き起こしてしまうため、 電気接続性に 問題があるし、 導体の厚みが薄いため、 信頼性試験下で発生した応力を緩衝で きず、 ビア接続部での剥がれが生じてしまった。 そのために、 信頼性が低下し てしまった。 しかしながら、 コア基板の電源層の厚みノ層間絶縁層の導体層の 厚みの比 1. 2を越えると、 その効果が現れてくる。
コア基板の電源層の厚み Z層間絶縁層の導体層の厚み比 40を越えると (参 考例) 、 上層の導体回路における不具合 (例えば、 上層の導体回路への応力の 発生やうねりによる密着性の低下を引き起こしてしまう等) のため、 信頼性が 低下してしまった。 通常は問題ないが、 材料等の要因によっては、 その傾向が 現れてしまうことがある。
試験の結果からも電気特性を満たすのは、 1< (コア基板の電源層の厚みノ 層間絶縁層の導体層の厚み) である。 また、 電気特性と信頼性の要因を満たす のは、 1く (コア基板の導体層の厚み Z層間絶縁層の厚み) ≤4 0ということ になる。
第 2 7図、 第 2 8図の結果により、 この場合、 電源電圧 1 . 0 Vのとき、 変 動許容範囲 ± 1 0 %であれば、 電圧の挙動が安定していることになり、 I Cチ ップの誤動作などを引き起こさない。 つまり、 この場合、 電圧降下量が 0 . 1 V以内であれば、 電圧降下による I Cチップへの誤動作等を引き起こさないこ とになる。 0 . 0 9 V以下であれば、 安定性が増すことになる。 それ故に、 ( コア基板の電源層の厚みノ層間絶縁層の厚み) の比が 1 . 2を越えるの良いの である。 さらに、 1 . 2≤ (コア基板の電源層の厚みノ層間絶縁層の厚み) ≤ 4 0の範囲であれば、 数値が減少傾向にあるため、 その効果が得やすいという こととなる。 また、 4 0 < (コア基板の電源層の厚みノ層間絶縁層の厚み) と いう範囲では、 電圧降下量が上昇していることから、 コア部分でのビア剥離な どが原因で電圧供給に問題が起こっていることとなる。 材料等の選定でビア剥 離を抑えれれば、 上記問題は解決される。 通常使用する範囲では問題にならな い。
更に、 5 . 0 < (コア基板の電源層の厚み Z層間絶縁層の厚み) ≤4 0未満 であれば、 電圧降下量がほぼ同じであることから、 安定しているということと なる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。 本願発明により、 I Cチップ〜基板〜電源の導体における抵抗を低減させる ことができ、 伝達損失が低減される。 そのために、 伝達される信号や電源が所 望の能力が発揮される。 そのために、 I Cチップの機能、 動作などが正常に作 動するために、 誤作動やエラーを発生することがない。 I Cチップ〜基板〜ァ
—スの導体における抵抗を低減させることができ、 信号線、 電源線でのノイズ の重畳を軽減し、 誤作動やエラーを防ぐことができる。
また、 本願発明により、 I Cチップの初期起動時に発生する電源不足 (電圧 降下) の度合いを小さくなることもわかり、 高周波領域の I Cチップ、 特に 3 GH z以上の I Cチップを実装したとしても、 問題なく起動することができる ことが分かった。 そのため、 電気的な特性や電気接続性をも向上させることが できるのである。 さらに、 プリント基板の回路内での抵抗を従来のプリント基板に比べても、 小さくすることができる。 そのために、 バイアスを付加して、 高温高湿下で行 う信頼性試験 (高温高湿バイアス試験) を行っても、 破壊する時間も長くなる ので、 信頼性も向上することができる。

Claims

請 求 の 範 囲
1 . コア基板上に、 層間絶縁層と導体層が形成されて、 バイァホールを介して 電気的な接続の行われる多層プリント配線板において、
前記コア基板上の導体層の厚みは、 層間絶縁層上の導体層の厚みよりも厚い ことを特徴とする多層プリント配線板。
2 .コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して、 電気的な接続を行われる多層プリント配線板において、
前記コア基板上の導体層の厚みを 1、 層間絶縁層上の導体層の厚みを 2 に対して、ひ 2く 0; 1≤4 0 ひ 2であることを特徴とする多層プリント配線板。
3 . 前記 1は、 1 . 2 ひ 2≤ 1≤4 0 ひ 2であることを特徴とする請求項 1に記載の多層プリント配線板。
4. 前記コア基板の導体層は、 電源層用の導体層又はァ一ス用の導体層である 請求項 1〜請求項 3のいずれか 1に記載の多層プリント配線板。
5 . コンデンサが表面に実装されていることを特徴とする請求項 1〜請求項 4 のいずれか 1に記載の多層プリント配線板。
6 . コア基板上に、 層間絶縁層と導体層が形成されて、 バイァホールを介して 電気的な接続の行われる多層プリント配線板において、
前記コア基板が、 内層に厚い導体層を有する 3層以上の多層コア基板であつ て、
前記コア基板の内層の導体層と表面の導体層とが、 電源層用の導体層又はァ ース用の導体層であることを特徴とする多層プリント配線板。
7 . コア基板上に、 層間絶縁層と導体層が形成されて、 バイァホールを介して 電気的な接続の行われる多層プリント配線板において、
前記コア基板が、 内層に厚い導体層を有する 3層以上の多層コア基板であつ て、
前記コア基板の内層の導体層は、 電源層用の導体層又はアース用の導体層で あり、 表層の導体層は信号線からなることを特徴とする多層プリント配線板。
8 . 前記コア基板の内層の導体層の厚みは、 層間絶縁層上の導体層よりも厚い ことを特徴とする請求項 6または 7に記載の多層プリント配線板。
9 . 前記コア基板の内層の導体層は、 2層以上である請求項 6又は 7に記載の 多層プリント配線板。
1 0 . 前記コア基板は、 電気的に隔絶された金属板の両面に、 樹脂層を介在さ せて前記内層の導体層が、 更に、 当該内層の導体層の外側に樹脂層を介在させ て前記表面の導体層が形成されて成ることを特徴とする請求項 6又は請求項 7 の多層プリント配線板。
1 1 . 前記コア基板は、 内層に厚みの厚い導体層、 表層に厚みの薄い導体層を 備えることを特徴とする請求項 6又は請求項 7の多層プリント配線板。
PCT/JP2003/003561 2002-08-09 2003-03-24 多層プリント配線板 WO2004015765A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/522,335 US7507913B2 (en) 2002-08-09 2003-03-24 Multilayer printed wiring board
EP03712876A EP1553626A4 (en) 2002-08-09 2003-03-24 MULTILAYER CONDUCTOR PLATE
US12/124,635 US20080296052A1 (en) 2002-08-09 2008-05-21 Multilayer printed wiring board
US12/649,038 US8592688B2 (en) 2002-08-09 2009-12-29 Multilayer printed wiring board
US13/872,650 US20130248234A1 (en) 2002-08-09 2013-04-29 Multilayer Printed Wiring Board
US13/936,420 US9226397B2 (en) 2002-08-09 2013-07-08 Multilayer printed wiring board having multilayer core substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-233775 2002-08-09
JP2002233775 2002-08-09
JP2003-64986 2003-03-11
JP2003064986A JP4488684B2 (ja) 2002-08-09 2003-03-11 多層プリント配線板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10522335 A-371-Of-International 2003-03-24
US12/124,635 Continuation US20080296052A1 (en) 2002-08-09 2008-05-21 Multilayer printed wiring board

Publications (1)

Publication Number Publication Date
WO2004015765A1 true WO2004015765A1 (ja) 2004-02-19

Family

ID=31719878

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/003561 WO2004015765A1 (ja) 2002-08-09 2003-03-24 多層プリント配線板

Country Status (6)

Country Link
US (5) US7507913B2 (ja)
EP (2) EP2458631A2 (ja)
JP (1) JP4488684B2 (ja)
KR (3) KR20090014425A (ja)
CN (1) CN100461383C (ja)
WO (1) WO2004015765A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588089B2 (en) * 2019-07-25 2023-02-21 Ibiden Co., Ltd. Printed wiring board having thermoelectric emlement accommodatred therein

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4855075B2 (ja) 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
KR20060118578A (ko) 2004-02-04 2006-11-23 이비덴 가부시키가이샤 다층프린트배선판
JP4605446B2 (ja) * 2004-09-08 2011-01-05 日立化成工業株式会社 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4551730B2 (ja) 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7353490B2 (en) 2004-10-29 2008-04-01 Synopsys, Inc. Power network synthesizer for an integrated circuit design
US7346869B2 (en) * 2004-10-29 2008-03-18 Synopsys, Inc. Power network analyzer for an integrated circuit design
US7536658B2 (en) * 2004-10-29 2009-05-19 Synopsys, Inc. Power pad synthesizer for an integrated circuit design
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US7621041B2 (en) 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
WO2007103949A2 (en) * 2006-03-06 2007-09-13 Stablcore, Inc. Processes for manufacturing printed wiring boards possessing electrically conductive constraining cores
JP2007242879A (ja) * 2006-03-08 2007-09-20 Nec Toppan Circuit Solutions Inc サブユニット基板
US7885095B2 (en) * 2006-06-08 2011-02-08 Nec Corporation Magnetic random access memory and operation method of the same
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CN101527266B (zh) * 2008-03-06 2012-03-07 钰桥半导体股份有限公司 增层线路板的制作方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
US20090321119A1 (en) * 2008-06-30 2009-12-31 Yasuhiro Kohara Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board
KR20110047795A (ko) * 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
JP5351201B2 (ja) * 2011-03-25 2013-11-27 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8895873B2 (en) 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
JP6208411B2 (ja) * 2012-06-15 2017-10-04 新光電気工業株式会社 配線基板及びその製造方法
JP5994484B2 (ja) * 2012-08-24 2016-09-21 イビデン株式会社 プリント配線板
CN104685978B (zh) * 2012-09-26 2018-04-27 日立化成株式会社 多层配线板及多层配线板的制造方法
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
KR20150070810A (ko) * 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10420204B2 (en) * 2014-03-07 2019-09-17 Bridge Semiconductor Corporation Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
KR102268781B1 (ko) * 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
CN104505383B (zh) * 2014-12-16 2017-11-07 大连理工大学 减小肌肤效应的高频信号金属导线和基底之间的布局方法
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
KR101702446B1 (ko) 2015-06-17 2017-02-03 주식회사 포스코 금속 소재의 절단부 절삭 장치
CN108369832B (zh) * 2015-07-15 2020-02-21 印刷电路板公司 制造印刷电路板的方法
TWI599003B (zh) * 2015-09-07 2017-09-11 鈺橋半導體股份有限公司 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
JP6531603B2 (ja) * 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
JP2017103282A (ja) * 2015-11-30 2017-06-08 イビデン株式会社 プリント配線板
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10804251B2 (en) * 2016-11-22 2020-10-13 Cree, Inc. Light emitting diode (LED) devices, components and methods
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111508926B (zh) 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN110792657B (zh) * 2019-11-20 2021-06-04 兰州理工大学 一种表面织构化复合型液压静音罩板材
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196234A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 多層配線基板
JP2000244130A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2000299404A (ja) * 1999-04-15 2000-10-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59105820D1 (de) * 1990-04-05 1995-08-03 Dyconex Ag Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte.
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH06260756A (ja) 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JPH06275959A (ja) 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6440641B1 (en) * 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
JP4117951B2 (ja) * 1998-11-20 2008-07-16 イビデン株式会社 多層プリント配線板の製造方法及び多層プリント配線板
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
US6214445B1 (en) 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
KR101084526B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
JP4468527B2 (ja) * 1999-11-26 2010-05-26 イビデン株式会社 多層プリント配線板およびその製造方法。
JP4863546B2 (ja) 2000-07-21 2012-01-25 イビデン株式会社 コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP2002204076A (ja) * 2000-12-28 2002-07-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2001244591A (ja) * 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20040108862A1 (en) * 2001-02-19 2004-06-10 Kenji Azuma Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
EP1915040A3 (en) * 2001-09-28 2008-04-30 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
JP4855075B2 (ja) 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
KR20060118578A (ko) 2004-02-04 2006-11-23 이비덴 가부시키가이샤 다층프린트배선판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
JP2000196234A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 多層配線基板
JP2000244130A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2000299404A (ja) * 1999-04-15 2000-10-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1553626A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588089B2 (en) * 2019-07-25 2023-02-21 Ibiden Co., Ltd. Printed wiring board having thermoelectric emlement accommodatred therein

Also Published As

Publication number Publication date
US20130248234A1 (en) 2013-09-26
US7507913B2 (en) 2009-03-24
US20080296052A1 (en) 2008-12-04
EP2458631A2 (en) 2012-05-30
KR20090014425A (ko) 2009-02-10
US20100101838A1 (en) 2010-04-29
US20130299218A1 (en) 2013-11-14
CN1675760A (zh) 2005-09-28
KR20110040991A (ko) 2011-04-20
US20050236177A1 (en) 2005-10-27
JP2004134724A (ja) 2004-04-30
US8592688B2 (en) 2013-11-26
CN100461383C (zh) 2009-02-11
EP1553626A1 (en) 2005-07-13
EP1553626A4 (en) 2010-05-26
JP4488684B2 (ja) 2010-06-23
KR20110040990A (ko) 2011-04-20
US9226397B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
WO2004015765A1 (ja) 多層プリント配線板
WO2005076683A1 (ja) 多層プリント配線板
WO2005076682A1 (ja) 多層プリント配線板
JPWO2004091268A1 (ja) 多層プリント配線板
JP4947121B2 (ja) 多層プリント配線板
WO2001019148A1 (fr) Carte de circuit imprime et procede de fabrication associe
JP2007180076A (ja) 多層プリント配線板
JP4863563B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4646371B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JPH11307687A (ja) パッケージ基板
JP2001244636A (ja) プリント配線板
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP4386525B2 (ja) プリント配線板
JP4475930B2 (ja) 多層プリント配線板
JP4863561B2 (ja) プリント配線板の製造方法
JP4646370B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2001244635A (ja) プリント配線板の製造方法
JP2010166099A (ja) プリント配線板及びプリント配線板の製造方法
KR20050050077A (ko) 다층프린트배선판
JP2002271025A (ja) プリント配線板及びプリント配線板の製造方法
JP2003008239A (ja) 多層プリント配線板
JP4869486B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002100871A (ja) プリント配線板及びプリント配線板の製造方法
JP2002118365A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10522335

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057002191

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038189763

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003712876

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057002191

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003712876

Country of ref document: EP