WO1998012597A1 - Liquid crystal display device, production method thereof and mobile telephone - Google Patents

Liquid crystal display device, production method thereof and mobile telephone Download PDF

Info

Publication number
WO1998012597A1
WO1998012597A1 PCT/JP1996/002728 JP9602728W WO9812597A1 WO 1998012597 A1 WO1998012597 A1 WO 1998012597A1 JP 9602728 W JP9602728 W JP 9602728W WO 9812597 A1 WO9812597 A1 WO 9812597A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
crystal display
terminal
power supply
integrated circuit
Prior art date
Application number
PCT/JP1996/002728
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Higuchi
Yoshikazu Yokota
Kimihiko Sugiyama
Original Assignee
Hitachi, Ltd.
Hitachi Device Engineering Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd., Hitachi Device Engineering Co., Ltd. filed Critical Hitachi, Ltd.
Priority to US09/269,022 priority Critical patent/US6323930B1/en
Priority to JP51448498A priority patent/JP3980066B2/ja
Priority to PCT/JP1996/002728 priority patent/WO1998012597A1/ja
Priority to TW086103756A priority patent/TW527504B/zh
Publication of WO1998012597A1 publication Critical patent/WO1998012597A1/ja
Priority to US09/983,142 priority patent/US6924868B2/en
Priority to US11/099,558 priority patent/US7804573B2/en
Priority to US12/830,858 priority patent/US7876414B2/en
Priority to US12/966,260 priority patent/US8009259B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133342—Constructional arrangements; Manufacturing methods for double-sided displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which input / output wiring connected to input / output terminals of a semiconductor integrated circuit that controls a liquid crystal display panel is reduced.
  • Liquid crystal display devices have the features of ultra-thinness, low-voltage swing, and low power consumption, and are used in many cases as display devices for various electronic devices.
  • these liquid crystal display devices small ones have been used and developed as display devices for portable calculators or digital clocks, but in recent years, they have pioneered new applications as display devices for mobile phones.
  • TN Transmission Nematic
  • STN Super Twisted Nematic
  • LCD controller which is composed of a single semiconductor integrated circuit and controls the liquid crystal display panel (LCD) automatically, and a liquid crystal display panel ( 2.
  • LCD liquid crystal display panel
  • COG chip-on-glass
  • This chip-on-glass type LCD module has a pair of A liquid crystal display panel in which liquid crystal is injected and sealed between the glass substrates, and an LCD controller (a single semiconductor integrated circuit) is provided on one of the pair of glass substrates constituting the liquid crystal display panel. LSI).
  • a liquid crystal output terminal of an LCD controller is connected, and liquid crystal is supplied from the LCD controller (LSI) to electrodes (segment electrodes and common electrodes) in a liquid crystal display panel (LCD). It is connected to the LCD output wiring that outputs the drive voltage (segment voltage and common voltage), the input / output terminals of the LCD controller (LSI), and inputs various signals and power supply voltage to the LCD controller (LSI). Input / output wiring for outputting various signals from the CD controller (LSI) is also formed. The input / output wiring is drawn out to the end of the one glass substrate, connected to the printed wiring board at the end of the one glass substrate, and has a printed circuit on which a central processing unit (CPU) is mounted. Connected to the board.
  • CPU central processing unit
  • a liquid crystal display panel In this way, in a chip-on-glass type liquid crystal display module, a liquid crystal display panel, an LCD controller (LSI), liquid crystal output wiring, and input / output wiring are formed on a single glass substrate.
  • the external dimensions of the display module can be reduced.
  • the liquid crystal output wiring formed on one glass substrate is in direct contact with the liquid crystal display panel. Therefore, problems such as the wiring of the liquid crystal output wiring do not occur.
  • the input / output wiring formed on one glass substrate is drawn out to the end of one glass substrate without crossing from the input / output terminal of the LCD controller (LSI).
  • the signals that supply various signals to the LCD controller (LSI) within the printed circuit board for example, It is necessary to cross the line and the signal line to which the output signal from the LCD controller (LSI) is supplied with the power supply wiring such as the power supply potential (V cc ) or the reference potential (G ND ). Therefore, it was necessary to perform complicated routing in the printed circuit board.
  • the input / output connected to the mode terminal Pull out all the input / output wiring including the wiring to the end of one glass substrate without crossing, and connect the mode terminal via the printed wiring board to the power supply potential (Vcc) or the reference potential (Vcc) of the printed circuit board.
  • Vcc power supply potential
  • Vcc reference potential
  • G WD the mode terminal was constantly pulled up to the power supply potential (V cc ) or pulled down to the reference potential (G ND ).
  • An object of the present invention is to reduce the number of input / output wirings connected to the input / output terminals of a semiconductor integrated circuit, to make the wiring pattern of the input / output wiring a simple wiring pattern, and to make the wiring pattern of the input / output wiring free. It is an object of the present invention to provide a liquid crystal display device having an improved degree and a method of manufacturing the same.
  • Another object of the present invention is to provide a liquid crystal display device in which the number of input / output wirings connected to input / output terminals of a semiconductor integrated circuit is reduced, the external dimensions are reduced, and the cost is reduced, and a manufacturing method thereof. Is to do.
  • Another object of the present invention is to provide a mobile phone that has a reduced external size and reduced cost.
  • a liquid crystal display device comprising: a liquid crystal display panel; and a semiconductor integrated circuit that drives and controls the liquid crystal display panel, wherein the semiconductor integrated circuit is fixed at a power supply potential or a reference potential during the operation of the semiconductor integrated circuit.
  • the semiconductor integrated circuit includes a power supply dummy terminal connected to a power supply potential or a reference potential inside the semiconductor integrated circuit, and the mode terminal is connected to the power supply dummy terminal. Is done.
  • the plurality of mode terminals are provided between the plurality of mode terminals.
  • the power supply dummy terminal is arranged.
  • the liquid crystal display panel includes a pair of insulating substrates, the semiconductor integrated circuit is mounted on one of the pair of insulating substrates, and a wiring pattern formed on the pair of insulating substrates.
  • the mode terminal is connected to the power supply terminal.
  • the semiconductor integrated circuit includes a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit.
  • a liquid crystal display device comprising: a liquid crystal display panel having a pair of insulating substrates; and a semiconductor integrated circuit for controlling the liquid crystal display panel on one of the pair of insulating substrates.
  • the circuit includes a mode terminal fixed to a power supply potential or a reference potential during operation of the semiconductor integrated circuit, and a power supply dummy terminal connected to the power supply potential or the reference potential inside the semiconductor integrated circuit,
  • a method for manufacturing a liquid crystal display device in which a mode terminal is connected to the power supply terminal a step of forming a wiring pattern on the pair of insulating substrates; and a step of injecting and sealing liquid crystal between the pair of insulating substrates. Bonding the semiconductor integrated circuit to one of the pair of insulating substrates, and forming a wiring pattern formed on the pair of insulating substrates, And a step of connecting mode terminal and with said power supply dummy terminals comprises at least.
  • a mobile phone is provided with the liquid crystal display device of the above means.
  • the semiconductor integrated circuit has a mode terminal fixed to the power supply potential or the reference potential during the operation, and the mode terminal is connected to the power supply potential or the power supply potential inside the semiconductor integrated circuit. Connect to the power supply dummy terminal connected to the reference potential.
  • the power supply dummy terminal is arranged between the plurality of mode terminals, so that the mode terminal and the power supply dummy terminal can be easily connected.
  • the mode terminal and the power supply terminal are connected according to the wiring pattern formed on the insulating substrate, the input / output wiring connected to the input / output terminal of the semiconductor integrated circuit is provided.
  • the wiring pattern of the input / output wiring on the insulated board can be made a simple wiring pattern, and the degree of freedom of the wiring pattern of the input / output wiring can be improved.
  • the semiconductor integrated circuit includes a plurality of dummy terminals connected to each other by a wiring layer inside the semiconductor integrated circuit, thereby providing an input terminal connected to the input / output terminal of the semiconductor integrated circuit.
  • Cross wiring of output wiring becomes possible.
  • liquid crystal display device of the above means As a display means of a mobile phone, it is possible to reduce the external dimensions of the mobile phone and reduce the cost of the mobile phone.
  • FIG. 1 is a block diagram showing a schematic configuration of a chip-on-glass type liquid crystal display module (LCM) according to an embodiment of the present invention.
  • FIG. 2 shows a schematic configuration of an example of the liquid crystal display panel (LCD) shown in FIG. FIG.
  • FIG. 3 is a sectional view of a principal part showing a schematic configuration of an example of the liquid crystal display panel (LCD) of FIG.
  • LCD liquid crystal display panel
  • FIG. 4 is a sectional view of a principal part showing a schematic configuration of another example of the liquid crystal display panel (LCD) of FIG.
  • LCD liquid crystal display panel
  • FIG. 5 is a plan view showing the wiring pattern of the transparent conductive film (ITO) on the glass substrate 1 in association with the segment electrode 11 and the common electrode 12.
  • ITO transparent conductive film
  • FIG. 6 is a diagram showing a schematic configuration of an example of the connection region 25 shown in FIG.
  • FIG. 7 is a diagram showing a schematic configuration of another example of the connection region 25 shown in FIG.
  • FIG. 8 is a fragmentary cross-sectional view for explaining an example of the method for manufacturing the liquid crystal display module (LCM) of the present embodiment.
  • LCD liquid crystal display module
  • FIG. 9 is a fragmentary cross-sectional view for explaining an example of the method for manufacturing the liquid crystal display module (LCM) of the present embodiment.
  • FIG. 10 is a diagram showing an arrangement of functional modules and an arrangement of input / output terminals in the LCD controller (LSI) of the present embodiment.
  • FIG. 11 is a circuit diagram showing a circuit configuration of an internal circuit connected to the mode terminal 41 of the LCD controller (LSI) of the present embodiment.
  • FIG. 12 is a block diagram showing a function block inside the LCD controller (LSI) of the present embodiment.
  • FIG. 13 shows the segment voltage applied to the segment electrode 11 and the common electrode 12 applied to the segment electrode 11 in the time division driving method of the present embodiment.
  • FIG. 4 is a diagram for explaining an example of a common voltage.
  • FIG. I4 is a diagram for explaining the segment voltage applied to the segment electrode 11 and the common voltage applied to the common electrode 12 in the static driving method according to the present embodiment.
  • FIG. 15 is a diagram showing power supply wiring inside the semiconductor integrated circuit (LSI) of the present embodiment.
  • FIG. 16 shows an example of a more specific wiring pattern of the transparent conductive film (ITO) on the glass substrate 1 where the LCD controller (LSI) is mounted, corresponding to the LCD controller (LSI).
  • FIG. Fig. 17 shows the cross-sectional structure of the connection section A-A 'between the terminal (ID1 / CS *) and the power supply dummy terminal (VCCDUMMY2) shown in Fig. 16 including the LCD controller (LSI). It is sectional drawing.
  • FIG. 18 shows another example of a more specific wiring pattern of the transparent conductive film (IT0) on the glass substrate 1 where the LCD controller (LSI) is mounted.
  • FIG. Fig. 19 shows the cross section of the connection between the dummy terminal (DA Y 16) and the dummy terminal (DAY 17) shown in Fig. 18 including the LCD controller (LSI) of B-: B ' FIG.
  • FIG. 20 is a block diagram showing a schematic configuration of a conventional PHS system using the liquid crystal display module (LCM) of the present embodiment.
  • FIG. 21 is a diagram for explaining a mobile phone on which the liquid crystal display module (LCM) of the present embodiment is mounted.
  • FIG. 22 is a diagram showing a chip 'on' board (COB) type liquid crystal display module (LCM) to which the present invention can be applied.
  • Fig. 23 is also applicable to a liquid crystal display module (LCM) of the tape 'carrier' package (TCP) type.
  • COB chip 'on' board
  • TCP tape 'carrier' package
  • FIG. 24 is a diagram showing another example of the inter-pad connection wiring 25 of the present embodiment.
  • FIG. 1 is a block diagram showing a schematic configuration of a chip-on-glass type liquid crystal display module (LCM) according to an embodiment of the present invention.
  • the liquid crystal display module (LCM) of the present embodiment includes a liquid crystal display panel (LCD).
  • This liquid crystal display panel (LCD) has a liquid crystal layer that is injected and sealed between a glass substrate 1 and a glass substrate 2 that are bonded to each other via a sealing material 3.
  • An LCD controller (LSI) consisting of one large-scale semiconductor integrated circuit is mounted on the glass substrate 1, and connected to the LCD output terminal of the LCD controller (LSI) on the glass substrate 1.
  • LCD output wiring that outputs the liquid crystal drive voltage (segment voltage and common voltage) from the LCD controller (LSI) to the electrodes (segment electrode and common electrode) in the liquid crystal display panel (LCD).
  • LCD controller LSI
  • LCD output wiring that outputs the liquid crystal drive voltage (segment voltage and common voltage) from the LCD controller (LSI) to the electrodes (segment electrode and common electrode) in the liquid crystal display panel (LCD).
  • LCD controller LSI
  • the power wiring and input / output wiring are formed of a transparent conductive film (Indium-Tin-Oxide; IT0).
  • the input / output wiring is drawn out to the end of the glass substrate 1 and connected to the heat seal (print wiring board) 4 at the end of the glass substrate 1 and a central processing unit (CPU) and the like are mounted. Connected to the printed circuit board.
  • the LCD controller (LSI) mounted on the glass substrate 1 is face-down on a transparent conductive film (ITO) (input / output wiring, liquid crystal output wiring) formed on the glass substrate 1, and the LCD controller It is connected to the transparent conductive film (ITO) by gold bumps deposited on the pad of the controller (LSI).
  • ITO transparent conductive film
  • FIG. 2 is a perspective view showing a schematic configuration of an example of the liquid crystal display panel (LCD) of FIG. 1
  • FIG. 3 is a diagram showing a schematic configuration of an example of the liquid crystal display panel (LCD) of FIG. It is a fragmentary sectional view.
  • the liquid crystal display panel (LCD) shown in Figs. 2 and 3 is an STN type liquid crystal display panel. As shown in FIGS. 2 and 3, the liquid crystal display panel (LCD) has a plurality of segments formed of a rectangular transparent conductive film (ITO) on the glass substrate 1 side with respect to the liquid crystal layer 10. An electrode 11 is formed, and a plurality of common electrodes 12 made of a strip-shaped transparent conductive film (ITO) are formed on the glass substrate 2 side. Inside the glass substrate 1 (the liquid crystal layer side), a plurality of segment electrodes 11 and an alignment film 13 are sequentially laminated, and inside the glass substrate 2 (the liquid crystal layer side), a plurality of common electrodes 1 are arranged. 2. The alignment film 14 is sequentially laminated.
  • ITO transparent conductive film
  • a polarizing plate 15 and a retardation plate 17 are formed outside the glass substrate 1, and a polarizing plate 16 is formed outside the glass substrate 2.
  • the segment electrode 11 and the common electrode 12 are orthogonal to each other, and the intersection of the segment electrode 11 and the common electrode 12 forms a pixel region. It is also possible to arrange a spacer for keeping the gap length of the liquid crystal layer 10 constant in the liquid crystal layer 10.
  • a backlight for irradiating the liquid crystal display panel (LCD) is provided below the glass substrate 2.
  • FIG. 4 is a cross-sectional view of a principal part showing a schematic configuration of another example of the liquid crystal display panel (LCD) of FIG.
  • LCD liquid crystal display panel
  • the liquid crystal display panel (LCD) shown in Fig. 4 is a reflective TN liquid crystal display panel.
  • the internal structure of the liquid crystal display panel (LCD) shown in FIG. 4 is the same as that of the liquid crystal display panel (LCD) shown in FIG. 3, but the liquid crystal display panel (LCD) shown in FIG.
  • a polarizing plate 15 is formed outside the glass substrate 1
  • a polarizing plate 16 and a reflecting plate 18 are formed outside the glass substrate 2.
  • FIG. 5 is a plan view showing a wiring pattern of a transparent conductive film (ITO) on the glass substrate 1 in association with the segment electrode 11 and the common electrode 12.
  • ITO transparent conductive film
  • the LCD controller (LSI) is face-down in the area shown by the dotted line frame, and the transparent conductive film (ITO) is formed by the gold bumps deposited on the LCD controller (LSI). Connected to.
  • the liquid crystal output wiring that supplies the segment voltage to the segment electrode 11 and the common voltage to the common electrode 12 in the liquid crystal display panel (LCD) from the LCD controller (LSI) is the liquid crystal output wiring on the segment side. 20 and common side LCD output wiring 21
  • segment-side liquid crystal output wiring 20 is formed continuously and integrally with the segment electrode 11 in the liquid crystal display panel (LCD).
  • the portion inside the parentheses constitutes the segment electrode 11.
  • the common-side liquid crystal output wiring 21 is divided into two, an upper common-side liquid crystal output wiring 21a and a lower common-side liquid crystal output wiring 21b, and a part of the segment-side liquid crystal output wiring 20 and
  • the common-side liquid crystal output wiring (21a, 21b) is connected to each common electrode 12 via a connection region 25 provided in the sealing material 3.
  • FIG. 6 is a diagram showing a schematic configuration of an example of the connection region 25 shown in FIG.
  • FIG. 7 is a diagram showing a schematic configuration of another example of the surrounding area 25 shown in FIG.
  • a sealing material 3 formed of an anisotropic conductive material is used for the sealing material 3, and the common-side liquid crystal output wiring (21a, 21b) (or the segment-side liquid crystal output wiring 20) is used.
  • a common voltage is applied to the common electrode 12 through the sealing material 3 from the part).
  • Examples of the sealing material 3 formed of this anisotropic conductive material include: A synthetic resin in which the conductive beads 31 are dispersed can be used. In this case, by appropriately setting the dispersion amount of the conductive beads 31 dispersed in the synthetic resin, in the connection region 25, the adjacent common-side liquid crystal output wirings (21a, 21b) and It is possible to prevent a short circuit between the common electrodes 12.
  • the conductive beads 31 shown in FIG. 7 include beads coated with a transparent conductive film, beads coated with metal powder, beads coated with bonbon, or conductive beads such as metal beads. Any beads can be used as long as they have. Further, in FIG. 7, a conductive fiber (ACF) can be used instead of the conductive bead 31.
  • ACF conductive fiber
  • the input / output wiring 22 is drawn out to the end of the glass substrate 1 and connected to the heat seal 4 at the end of the glass substrate 1.
  • the power supply potential (V cc ) wiring in the input / output wiring 22 has a first region 23 formed widely in a portion where the LCD controller (LSI) is mounted.
  • the reference potential (G ND ) wiring in the inside has a second region 24 formed widely in a portion where the LCD controller (LSI) is mounted.
  • reference numeral 25 denotes a pad-to-pad connection wiring for connecting pads of an LCD controller (LSI) described later.
  • FIG. 8 and FIG. 9 are cross-sectional views of essential parts for describing an example of a method of manufacturing the liquid crystal display module (LCM) of the present embodiment.
  • LCD liquid crystal display module
  • An ITO film is formed on the glass substrate 2 by vapor deposition, sputtering, or the like, and thereafter, a common electrode 12 is formed by photolithography.
  • the segment electrode 11 the liquid crystal output wiring (segment side liquid crystal output wiring 20, common side liquid crystal output wiring 21), the input / output wiring 22, the first area 23, the second area 24, The inter-pad connection wiring 25 is formed. (Fig. 8 (b))
  • the liquid crystal layer 10 is injected from the opening 30 of the sealing material 3, the opening 30 is sealed with an epoxy resin or the like, and thereafter, a polarizing plate 15 and a retardation plate 17 are formed outside the glass substrate 1. Then, a polarizing plate 16 is formed outside the glass substrate 2. (Fig. 9 (f)) (7) Process 7
  • each pad of the LCD controller (LSI) is connected to the liquid crystal output wiring (segment side liquid crystal output wiring 20, common side liquid crystal output wiring 21), input / output wiring 22, and pad connection wiring 2 Connect to 5. (Fig. 9 (g))
  • an insulating resin for example, a polyimide resin, an epoxy resin, or a silicone resin is applied to the exposed portions to form a protective film 32.
  • FIG. 10 is a diagram showing an arrangement of functional modules and an arrangement of input / output terminals in the LCD controller (LSI) of the present embodiment.
  • a common driver block 44 and a segment driver block 45 are blocks for displaying an image on a liquid crystal display panel (LCD) by time division driving.
  • the common driver block 44 outputs a common voltage from the terminals (COMl to COM32, COMS2) to the common electrode 11 in the liquid crystal display panel (LCD).
  • the segment driver block 45 outputs a segment voltage from the terminals (SEG 1 to SEG 60) to the segment electrode 11 in the liquid crystal display panel (LCD).
  • the analyzer display block 46 is a block for displaying icons or marks on the liquid crystal display panel (LCD) in a static drive manner.
  • the terminal (ACOM1) is connected to the connector in the liquid crystal display panel (LCD).
  • the static drive common voltage is applied to a part of the monitor electrodes 12 and the static drive segment voltage is applied to the segment electrodes 11 in the liquid crystal display panel (LCD) from the terminals (ASEG 1 to ASEG 12). Output.
  • the operational amplifier block 48 divides the voltage between the power supply potential (Vcc) and the second reference potential (V EE ) to generate a five-level liquid crystal drive voltage. (V1 to V5) are output.
  • the power supply potential (V CC ) is input to the terminal (OPOFF)
  • the operational amplifier block 48 is turned off, and the terminal (V 10 UT to V 5 OUT) is externally connected to the 5-level liquid crystal drive voltage (V 1 to V 5) are input.
  • the terminal (VREFP), terminal (VREF) and terminal (VREFM) are terminals for adjusting the driving capability of the built-in operational amplifier according to the liquid crystal transition voltage.
  • the booster circuit block 49 doubles (or triples) the voltage input to the terminal (VCI) and outputs it from the terminal (V50UT2) (or terminal (V5OUT3)). I do. By connecting this terminal (V 5 OUT 2) (or terminal (V 50 UT 3)) and terminal (VEE) externally, it becomes the second reference potential (VSE) in the LCD controller (LSI). You. When the booster circuit block 49 is used, a booster capacitor is connected between the terminal (C 1) and the terminal (C 2).
  • the oscillation circuit block 50 connects the resistor between the terminal (OSC 1) and the terminal (OSC 2), and Generate a clock signal used in the unit. If an external clock signal is used as the clock signal used inside the LCD controller (LSI), input the external clock signal to the pin (OSC1).
  • An input / output buffer circuit for input / output signals is arranged in the low voltage buffer block 47, and various registers or control circuits are arranged in the low voltage logic block 51.
  • RAM block 53 R ⁇ M and RAM memories are arranged.
  • the key scan circuit control block 54 is, for example, a control block for detecting a key input state in a mobile phone.
  • the key scan circuit control block 54 outputs a strobe signal from the terminals (KSTO to ST7) in a time-division manner, ) To capture the key state in synchronization with the strobe signal.
  • the terminal (IM) is a terminal for selecting a serial interface mode between the liquid crystal display module (LCM) of the present embodiment and the central processing unit (CPU).
  • V cc power supply potential
  • V EE reference potential
  • the I 2 C bus interface mode is set.
  • the pins (ID1 / CS *) and pin (ID0) are used to set the lower 2 bits of the device ID code assigned to the LCD controller (LSI). It becomes.
  • the terminal (ID1 / CS *) sets the terminal to which the chip select signal is input, and the terminal (IDO) sets the lower one bit of the device ID code assigned to the LCD controller (LSI). Terminal.
  • the terminal (IM), the terminal (ID1 / CS *) and the terminal (IDO) are referred to as a mode terminal 41.
  • the potential applied to the mode terminal 41 is input to the mode selection circuit 43 via the CMOS inverter circuit 42 and is applied to the mode terminal 41.
  • the mode selection circuit 43 changes the internal state (operation mode or device ID information) of the LCD controller (LSI) according to the potential.
  • the circuit module related to the mode selection circuit 43 is arranged near the mode terminal 41 as shown in FIG.
  • Fig. 10 next to the mode terminal 41, for example, two terminals between the terminal (IM) and the terminal (IDO) and between the terminal (ID0) and the terminal (ID1 / CS *) Power supply dummy terminals (VCCDUMMYl, VCCDUMMY2).
  • the power supply dummy terminals (VCCDUMMYl, VCCDUMMY2) are connected to the power supply wiring of the power supply potential ( Vcc ) inside the LCD controller (LSI).
  • FIG. 12 is a block diagram showing functional blocks inside the LCD controller (LSI) of the present embodiment.
  • the common driver block 44 shown in FIG. 10 includes a common shift register 101 and a common driver 102.
  • the common shift register 101 selects the common electrode 12 to be driven every one horizontal scanning time based on the output timing control timing signal input from the timing generation circuit 110.
  • the common driver 102 outputs a predetermined voltage to the selected common electrode 12 and the other common electrodes 12 from the liquid crystal driving voltages of different voltage levels supplied from the liquid crystal driving voltage selection circuit 106. Selects and outputs the liquid crystal drive voltage.
  • the segment driver block 45 shown in FIG. 10 includes a segment shift register 103, a latch circuit 104, and a segment driver 105.
  • the segment shift register 103 generates a display data capture signal based on the display data latch timing signal input from the timing generation circuit 110.
  • the latch circuit 104 latches the display data based on the display data capture signal, and outputs the latched display data to the segment driver 105 based on the output timing control timing signal.
  • the segment driver 105 has a function of displaying each horizontal segment of “1” or “0”. Based on the display data, a predetermined liquid crystal drive voltage is selected from the liquid crystal drive voltages of different voltage levels supplied from the liquid crystal drive voltage selection circuit 106 and output to the gate electrode 11.
  • FIG. 13 is a diagram for explaining an example of a segment voltage applied to the segment electrode 11 and a common voltage applied to the common electrode 12 in the time division driving method of the present embodiment.
  • the DC voltage is not applied to the liquid crystal layer 10 so that the segment voltage applied to the plurality of segment electrodes 11 and the plurality of common electrodes 12 are different from each other.
  • a so-called alternating-current drive method is adopted in which the applied common voltage is inverted at a predetermined cycle.
  • each segment electrode 11 of the display data “1” is provided with the segment voltage V 5 supplied from the liquid crystal oscillation voltage selection circuit 106, and each segment electrode 11 1 of the display data “0”.
  • the segment voltage of V 3 supplied from the liquid crystal drive voltage selection circuit 106 is applied to the common electrode 12, and the V supplied from the liquid crystal drive voltage selection circuit 106 is applied to the selected common electrode 12.
  • the common voltage V 4 supplied from the liquid crystal swing voltage selection circuit 106 is applied to the common electrode 12 whose common voltage of 6 is not selected.
  • the display data "1j” Each segment electrode 11 has The segment voltage of V 6 supplied from the liquid crystal drive voltage selection circuit 106 is applied to the segment electrode 11 of the display data “0 j” by the V 2 segment voltage supplied from the liquid crystal drive voltage selection circuit 106. A common voltage of V5 supplied from the liquid crystal driving voltage selection circuit 106 is applied to the selected common electrode 12, and the liquid crystal driving voltage is applied to the non-selected common electrodes 12.
  • Anaunshe Ichita display block 4 6 shown in the first 0 Figure u the common voltage VI supplied from the voltage selection circuit 1 06 is applied comprises a Anaunshi eta drain Inoku 1 08.
  • Anaunshe Ichita Doreiba 1 08 Of the segment electrodes 11 connected to the terminals (ASEG 1 to ASEG 12), the segment voltage of the voltage waveform shown in FIG. (ASEG 1 to ASEG 1 2)
  • the segment voltage of the voltage waveform shown in Fig. 14 (a) is output to the segment electrode 11 and the common electrode 12 connected to the terminal (AC OM 1) is connected to the terminal shown in Fig. 14.
  • the common voltage of the voltage waveform of (c) is output.
  • the liquid crystal layer 10 between the selected segment electrode 11 connected to (ASEG 1 to ASEG 1 2) and the common electrode 12 connected to the terminal (AC OM 1) has 2 X ( The liquid crystal drive voltage of the potential difference of (Vcc-AGKD) is applied.
  • the operational amplifier block 48 shown in FIG. 10 is composed of a series resistor circuit connected in series with five resistors (121 to 125) and one variable resistor 126. And five voltage follower circuits (131 to 135) connected to the connection points of the series circuit.
  • the reference potential (G ND ) is input to the terminal (0 P 0 FF)
  • the voltage between the power supply potential (V cc ) and the second reference potential (V EE ) is divided, and the voltage of each voltage input circuit (
  • the LCD drive voltage (V1 to V5) of 5 levels is output from 13 1 to 135).
  • the five levels of the liquid crystal driving voltage (V1 to V5) and the power supply potential ( Vcc ) (the liquid crystal driving voltage of V6) are output to the liquid crystal driving voltage selection circuit 106.
  • the boosting circuit 111 and the clock signal generating circuit 112 form the boosting circuit block 49 and the oscillation circuit block 50 shown in FIG.
  • the character generator ROM (153) generates a 5X8-bit character pattern from an 8-bit character code.
  • This character generator ROM (153) is provided in a ROM block 52 shown in FIG.
  • the display data RAM (154) is a random access memory (RAM) that stores an 8-bit character code.
  • the character generator RAM (152) is a random access memory (RAM) for user fonts in which character patterns can be freely rewritten by users.
  • the segment RAM (151) is a random access memory (RAM) that freely controls a segment such as an icon or a mark by a user program.
  • the display data RAM (154), character generator RAM (152) and segment RAM (151) are provided in a RAM block 53 shown in FIG.
  • Cursor. Blink control circuit 1 1 8 blinks the force This is a circuit for inverting.
  • the display data (dot data) from the force solver blink control circuit 118, segment RAM (151), character generator RAM (152), and character generator ROM (153) is straightforward.
  • the data is converted into serial data by the conversion circuit 107 and sent to the latch circuit 104.
  • the parallel-conversion circuit 107 and the force-solve blink control circuit 118 are provided in the low-withstand-voltage logic block 51 shown in FIG.
  • the address information of the segment RAM (155), the character generator RAM (152) and the character generator ROM (153) distributed by the instruction decoder 116 is input to the address counter 117. With this address counter 117, the segment RAM (151), character generator RAM (152), and character generator ROM (153) are accessed.
  • the instruction decoder 1 16, address counter 1 17, instruction register 151, data register 153, and busy flag 152 are provided in the low-withstand-voltage logic port link block 51 shown in FIG. 10. Can be
  • the LED output ports 1 and 19 have three LED operation ports connected to the terminals (LED0 to LED2) and three general-purpose output ports connected to the terminals (PORT0 to PORT2). Have. Lighting of the light-emitting diodes connected to the terminals (LED0 to LED2) can be controlled via the serial interface 113.
  • the LED output port 119 is provided in the low-withstand-voltage logic block 51 shown in FIG.
  • the timing generation circuit 110 uses a clock signal from the clock signal generation circuit 112 to generate a common shift register 101, a segment shift register 103, a latch circuit 104, and display data.
  • RAM (154) Generates timing signals to operate internal circuits such as the character generator RAM (152) and the segment RAM (151). This timing generation circuit 110 is provided in the low withstand voltage logic block 51 shown in FIG.
  • the key scanning circuit control block 54 shown in FIG. 10 includes a key scanning timing control circuit 115 and a key scan register 114.
  • FIG. 15 is a diagram showing power supply wiring inside the semiconductor integrated circuit (LSI) of the present embodiment.
  • 61 is a power supply wiring of a power supply potential (V cc )
  • 62 is a power supply wiring of a second reference potential (V EE )
  • 63 is a power supply wiring of a reference potential (G ND )
  • Reference numeral 64 denotes a power supply line for a third reference potential (A GND ).
  • each power supply dummy terminal VCC DUMMY 1, VC C DUMMY 2 is connected to a power supply wiring 61.
  • Fig. 16 shows an example of a more specific wiring pattern of the transparent conductive film (ITO) on the glass substrate 1 where the LCD controller (LSI) is mounted.
  • a power supply potential (V cc ) is input to a power supply potential terminal (VCC) 80
  • a reference potential (G ND ) is input to a reference potential terminal (G ND) 82.
  • the terminal (OPOFF) is connected to the reference potential terminal (GND) 82 via the second region 24. Therefore, the operational amplifier block 48 divides the voltage between the power supply potential (V cc ) and the second reference potential (V EE ), and outputs a five-level liquid crystal transition voltage (V ;! to V 5) from each voltage follower circuit. Is output.
  • the terminal (VC I) is connected to the power supply potential terminal (VCC) 80 by a transparent conductive film (ITO) formed on the glass substrate 1 outside the LCD controller (LSI). Therefore, the booster circuit block 49 boosts the power supply potential ( Vcc ) by three times and outputs it from the terminal (V5VUT3).
  • This terminal (V 5 OUT 3) is a terminal that is a second reference potential (V BB ) input terminal by a transparent conductive film (ITO) formed on the glass substrate 1 outside the LCD controller (LSI). (VE E).
  • L CD controller mounted on the wiring pattern shown in the first 6 Figure (LSI) is between the central processing unit (CPU), I Z C Basuintafue —Transmit and receive data in source mode.
  • One of the mode terminals 41 (ID 1 / CS *) is connected to the power supply dummy terminal (VCCDUMMY 2) by the connection wiring 25 between the nodes.
  • One terminal (ID 0) is connected to a reference voltage terminal (GND) 82 via the second connection region 24.
  • the first connection region 23 is also connected to a power supply terminal (VCC) 81 at the upper left.
  • VCC power supply terminal
  • the second connection area 24 is also connected to a central reference power terminal (GND) 83.
  • GND central reference power terminal
  • terminals (DMY 15 to DAY 18) are dummy terminals, and 78 is a 1 (aluminum) jumper wiring. The reason for providing this terminal (DMY 15 to DAY 18) and the A 1 jumper wiring 78 will be described later.
  • Fig. 17 includes the LCD controller (LSI) at the connection point A—A 'between the terminal (ID1 / CS *) and the power supply dummy terminal (VC CDUMMY2) shown in Fig. 16. It is sectional drawing which shows a cross-sectional structure.
  • the terminal (ID1 / CS *) enables connection between the A1 (aluminum) pad 74 and the transparent conductive film (ITO). Formed with gold bumps 77.
  • the power supply dummy terminal (VCCDUMM Y 2) is connected to A1. It is formed by a head part 75 and a gold bump 77. In this case, the gold bump 77 is formed, for example, by vapor deposition.
  • A1 pad 74 ⁇ gold bump 77 ⁇ connection wiring between the pads (transparent conductive film (ITO)) ⁇ gold bump 77 — A1 ZC S *) is connected to the power supply dummy terminal (VCCDUMMY 2).
  • reference numeral 71 denotes a wafer substrate
  • 72 denotes a field oxide film (selective silicon oxide film)
  • 73 denotes an interlayer film
  • 76 denotes a protective film (passivation film).
  • Fig. 18 shows another example of a more specific wiring pattern of the transparent conductive film (ITO) on the glass substrate 1 where the LCD controller (LSI) is mounted.
  • a power supply potential (V cc ) is input to a power supply potential terminal (VCC) 85
  • a reference potential (G ND ) is input to a reference potential terminal (G ND) 87.
  • the power supply terminal (VCC) 85 and the central power supply potential terminal (VCC) 86 are not connected inside the LCD controller (LSI).
  • the reference potential terminal (GND) 87 and the central reference potential terminal (GND) 88 are not connected inside the LCD controller (LSI). In this case, as shown in Fig.
  • the transparent conductive film (ITO) formed on the glass substrate 1 outside the LCD controller (LSI) makes the power supply terminal (VCC) 85 and the central power supply potential terminal (VCC) 86 can be connected, but the transparent conductive film (ITO) formed on the glass substrate 1 on which the LCD controller (LSI) is mounted allows the power supply terminal (VCC) 85 to be connected to the central power supply potential. Also consider connecting to terminal (VCC) 86 Can be
  • the first connection region 23 and the second connection region 24 need to be crossed.
  • the third connection region 23a is provided, and the third connection region 23a and the first connection region 23 are provided inside the LCD controller (LSI).
  • Fig. 19 shows the cross-sectional structure including the LCD controller (LSI) at the connection point B-B 'between the dummy terminal (DAY 16) and the dummy terminal (DAY 17) shown in Fig. 18. It is sectional drawing.
  • the dummy terminal (DAY 16) and the dummy terminal (DAY 17) are connected to each other via an A 1 jumper wiring 78. Therefore, in the route of the third connection region 23a ⁇ gold bump 77 ⁇ A1 jumper wiring 78 ⁇ gold bump 77 ⁇ first connection region 23, the power supply terminal (VCC) 85 and the central power supply potential terminal ( VCC) 86 is connected.
  • the power supply wiring for supplying the power supply voltage to the LCD controller (LSI) is replaced by the LCD controller (LSI).
  • the liquid crystal display module (LCM) of the present embodiment can be used, for example, as a display device of a PHS system, which is one of mobile phones.
  • FIG. 20 is a professional and schematic diagram showing a schematic configuration of a conventional PHS system using the liquid crystal display module (LCM) of the present embodiment.
  • the PHS system shown in the figure is an ADP CM codec circuit 201 that compresses and expands audio data, a speaker 202, a microphone 203, an LCD panel 204, a keyboard 205, and time-division multiplexing of digital data.
  • T DM a circuit 206, a memory such as ROM 208, S RAM 20 7 for storing the E 2 PR 0 M 209 »program Kaku ⁇ the registered ID number
  • PLL circuit 2 1 for setting a radio Canon rear frequency 0, consists of an RF circuit 211 for wireless transmission and reception and a microcomputer 212 for controlling them.
  • the liquid crystal display module (LCM) of the present embodiment can be used as a liquid crystal display panel 204 shown in FIG.
  • FIG. 21 is a diagram for explaining a mobile phone on which the liquid crystal display module (LCM) of the present embodiment is mounted.
  • LCD liquid crystal display module
  • the liquid crystal display module (LCM) of this embodiment is connected to a printed circuit board 92 on which a central processing unit (CPU) is mounted by a heat seal 4 and mounted on a mobile phone 91. Is done.
  • CPU central processing unit
  • the terminal (IM) and the terminal (ID0) are connected to the second connection region 24, and the terminal (ID1S *) is connected. Also, it is connected to the power supply dummy terminal (VCCDUMMY 2) by the connection wiring 25 between the pads.
  • the wiring pattern of the input / output wiring made of the transparent conductive film (ITO) on the glass substrate 1 the power supply potential wiring and the reference power supply wiring do not cross the normal signal wiring on the glass substrate 1.
  • the wiring pattern can be simple.
  • the wiring pattern of the input / output wiring 22 can be simplified, and accordingly, the liquid crystal display module (LCM) can be easily manufactured, and the cost of the liquid crystal display module (LCM) can be reduced. It becomes possible.
  • the area of the heat seal 4 can be reduced, and the cost of the heat seal 4 can be reduced.
  • the power supply wiring for supplying the power supply voltage to the LCD controller (LSI) is provided not only at the center of the LCD controller (LSI) but also at the LCD controller (LSI). It can be pulled out from the end (upper end or lower end) of the LSI and connected to the heat seal 4. Therefore, the power supply wiring of the liquid crystal display module (LCM) can be changed according to the power supply wiring of the printed circuit board mounted on the portable device, and it can be used for various printed circuit boards mounted on the portable device. It is possible to do. Therefore, in the liquid crystal display module (LCM) of the present embodiment, the degree of freedom of the wiring pattern of the power supply wiring can be improved.
  • liquid crystal display module (LCM) of the present embodiment
  • the size of the mobile phone can be reduced, and the cost can be reduced.
  • liquid crystal display module of a chip 'on' glass type
  • the present invention is not limited to this.
  • COB chip-on-board
  • TCP tape 'carrier' package
  • the power supply dummy terminals do not necessarily need to be installed next to the mode terminal 41, and the wiring pattern of the wiring 25 between the pads should be the wiring pattern shown in Fig. 24. Therefore, the power supply dummy terminals (VCCDUMMYl, VCCDUMMY2) and the mode terminal 41 may be separated.
  • the power supply dummy terminals (V CCDUMMY 1, VCCDUMMY 2) are connected to the power supply wiring of the reference potential (V GWD ) inside the LCD controller (LSI). (V Gêt D ) may be applied.
  • V GWD the reference potential
  • LSI LCD controller
  • a liquid crystal display device In a liquid crystal display device, the number of input / output wirings connected to input / output terminals of a semiconductor integrated circuit for driving and controlling a liquid crystal display panel can be reduced, and the wiring patterns of the input / output wirings are simplified. It is possible to improve the degree of freedom of the wiring pattern of the input / output wiring. As a result, the size of the liquid crystal display device can be reduced, and the cost of the liquid crystal display device can be reduced.
  • the printed wiring board connected to the liquid crystal display device can be simplified, the number of components can be reduced, and the size can be reduced. As a result, the cost of the printed wiring board can be reduced.
  • the printed circuit board Through the printed circuit board, the number of signal wirings in the printed circuit board connected to the liquid crystal display device is reduced, and the area of the printed circuit board can be reduced. This makes it possible to reduce the cost of the printed circuit board.
  • the size of the mobile device can be reduced, and the cost of the mobile device can be reduced.
  • the invention made mainly by the inventor is applied to a liquid crystal display device used in a mobile phone, which is a field of application as the background.
  • the present invention is not limited to this, and can be used, for example, for small communication devices such as telephones or small electronic devices.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

明 細 書 液晶表示装置およびその製造方法ならびに携帯電話 技術分野
本発明は液晶表示装置に係わり、 特に、 液晶表示パネルを制御臃動 する半導体集積回路の入出力端子に接続される入出力配線を削減した 液晶表示装置に関する。 背景技術
液晶表示装置は、 超薄型、 低電圧翻動、 低消费電力の特徴を有して おり、 各種電子機器の表示デバイスとして数多く使用されている。 こ の液晶表示装置の中で小型のものは、 携带用電卓、 あるいは、 デイジ タル時計の表示デバイスとして使用され発展してきたが、 近年携帯電 話の表示デバイスとして新たな用途を開拓している。
このような携带電話に使用される小型液晶表示装置としては、 TN (Twisted Nematic) 方式あるいは S T N (Super Twisted Nematic) 方式の単純マトリック形液晶表示装置が用いられている。
そして、 携带電話に使用される単純マ卜リック形液晶表示装置の 1 つに、 1個の半導体集積回路から構成され液晶表示パネル （L CD) を龃動制御する L CDコントローラと液晶表示パネル （L CD) とが、 チップ · オン · ガラス （COG) 方式 （以下、 チップ · オン · ガラス 方式と称す。 ） で接続される液晶表示モジュールが公知である。
このチップ · オン ' ガラス方式の液晶表示モジュールは、 一対のガ ラス基板間に液晶が注入封止される液晶表示パネルを有し、 当該液晶 表示パネルを構成する一対のガラス基板の一方のガラス基板上に、 1 個の半導体集積回路からなる L CDコン トローラ （L S I ) が搭載さ れる。
また、 前記一方のガラス基板上には、 L CDコントローラ （L S I ) の液晶出力端子に接続され、 L C Dコントローラ （L S I ) から液晶 表示パネル （L CD) 内の電極 （セグメント電極およびコモン電極） に液晶駆動電圧 （セグメン ト電圧およびコモン電圧） を出力する液晶 出力配線、 L C Dコント□—ラ （ L S I ) の入出力端子に接続され、 LCDコン トローラ （ L S I ) に各種信号および電源電圧を入力し、 L CDコン トローラ （L S I ) から各種信号を出力する入出力配線も 一緒に形成される。 この入出力配線は、 前記一方のガラス基板の端部 に引き出され、 前記一方のガラス基板の端部でプリント配線基板と接 続され、 中央処理装置 （C PU) 等が搭載されるプリン ト回路基板と 接続される。
このように、 チップ · オン ' ガラス方式の液晶表示モジュールでは、 一枚のガラス基板上に、 液晶表示パネル、 L CDコン トローラ （L S I ) 、 液晶出力配線および入出力配線が形成されるので、 液晶表示モ ジュールの外形寸法を小型化することが可能である。
なお、 この種の液晶表示モジュールについては、 特開平 6— 1 1 8 433号公報および特開昭 63 - 1 9 1 1 30号公報に記載されてい る。
このチップ · オン ♦ ガラス方式の液晶表示モジュールでは、 一方の ガラス基板上に形成される液晶出力配線は、 液晶表示パネルと直接接 続されるため、 液晶出力配線の引き回し等の問題は生じない。
しかしながら、 一般に、 一方のガラス基板上に形成される入出力配 線は、 L CDコントローラ （L S I ) の入出力端子からクロスするこ となく、 一方のガラス基板の端部に引き出されるため、 L CDコント ローラ （L S I ) の入出力端子の並び順と、 プリント回路基板の入出 力端子との並び順が異なると、 プリント回路基板内で、 例えば、 L C Dコン トローラ （L S I ) に各種信号を供給する信号線と、 L CDコ ン トロ一ラ （L S I ) からの出力信号が供給される信号線とを、 電源 電位 （Vcc) あるいは基準電位 （GND) 等の電源配線とクロスさせる 必要が生じる。 そのため、 プリント回路基板内で、 複雑な引き回し配 線を行う必要があった。
特に、 L CDコン トローラ （L S I ) の内部状態 （動作モードある いはデバイス I D情報） を変更するモード端子が設けられる L C Dコ ン卜ローラ （L S I ) においては、 当該モード端子に接続される入出 力配線を含む全ての入出力配線を、 クロスすることなく一方のガラス 基板の端部に引き出し、 当該モード端子をプリント配線基板を介して、 プリ ン ト回路基板の電源電位 （Vcc) あるいは基準電位 （GWD) の電 源配線に接続し、 当該モード端子を、 常時電源電位 （Vcc) にブルア ップするか、 基準電位 （GND) にプルダウンしていた。
そのため， モード端子が設けられる L C Dコン トローラ （L S I ) を搭載した液晶表示モジュールにおいては、 一方のガラス基板上に数 多くの入出力配線を形成する必要があり、 入出力配線の配線パターン が複雑化し、 入出力配線の配線パターンの自由度が損なわれ、 さらに、 プリン ト配線基板を介して接続されるプリン卜回路基板内でより複雑 な引き回し配線を行う必要があった。
本発明の目的は、 半導体集積回路の入出力端子に接続される入出力 配線数を削減して、 入出力配線の配線パターンをシンプルな配線バタ ーンと し、 入出力配線の配線パターンの自由度を向上させた液晶表示 装置およびその製造方法を提供することにある。
本発明の他の目的は、 半導体集積回路の入出力端子に接続される入 出力配線数を削減して、 外形寸法の小型化を図り、 コストを低減させ た液晶表示装置およびその製造方法を提供することにある。
本発明の他の目的は、 外形寸法の小型化を図り、 コストを低減させ た携带電話を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、 本明細書の 記述および添付図面からあきらかになるであろう。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説 明すれば、 下記のとおりである。
液晶表示パネルと、 前記液晶表示パネルを駆動制御する半導体集積 回路とを具備する液晶表示装置であって、 前記半導体集積回路は、 前 記半導体集積回路の動作中に電源電位あるいは基準電位に固定される モード端子を有する液晶表示装置において、 前記半導体集積回路は、 前記半導体集積回路の内部で、 電源電位あるいは基準電位に接続され る電源ダミー端子を備え、 前記モード端子が前記電源ダミー端子に接 続される。
前記モード端子は、 複数個備えられ、 前記複数のモード端子の間に. 前記電源ダミー端子が配置される。
前記液晶表示パネルは、 一対の絶縁基板を備え、 前記一対の絶緣基 板の一方の絶緣基板上に、 前記半導体集積回路が搭載され、 前記一対 の絶緣基板上に形成された配線パターンによ り、 前記モード端子が前 記電源ダミ一端子と接続されている。
前記半導体集積回路は、 前記半導体集積回路の内部の配線層により . 互いに接続される複数のダミ一端子を備える。
一対の絶縁基板を備える液晶表示パネルと、 前記一対の絶緣基板の 一方の絶緣基板上に前記液晶表示パネルを驟動制御する半導体集積回 路とを具備する液晶表示装置であって、 前記半導体集積回路は、 前記 半導体集積回路の動作中に電源電位あるいは基準電位に固定されるモ ―ド端子と、 前記半導体集積回路の内部で電源電位あるいは基準電位 に接続される電源ダミー端子とを備え、 前記モード端子が前記電源ダ ミ一端子に接続される液晶表示装置の製造方法において、 前記一対の 絶縁基板上に配線パターンを形成する工程と、 前記一対の絶縁基板間 に液晶を注入封止する工程と、 前記一対の絶縁基板の一方の絶縁基板 上に、 前記半導体集積回路をボンディングし、 前記一対の絶縁基板上 に形成された配線パターンにより、 前記モード端子と前記電源ダミー 端子とを接続する工程とを、 少なく とも具備する。
携蒂電話が、 前記手段の液晶表示装置を具備する。
前記手段によれば、 液晶表示装置において、 半導体集積回路が、 そ の動作中に電源電位あるいは基準電位に固定されるモード端子を有し、 当該モード端子を、 半導体集積回路の内部で電源電位あるいは基準電 位に接続される電源ダミー端子に接続する。 これにより、 半導体集積 回路の入出力端子に接続される入出力配線を削滅することができ、 液 晶表示装置の外形寸法を小型化し、 液晶表示装置のコス卜を低減する ことが可能となる。
前記手段によれば、 複数のモード端子の間に、 電源ダミー端子を配 置するようにしたので、 モード端子と電源ダミ一端子とを簡単に接続 すること可能となる。
前記手段によれば、 絶縁基板上の形成された配線パターンによリ、 モード端子と電源ダミ一端子とを接続するようにしたので、 半導体集 積回路の入出力端子に接続される入出力配線を削減でき、 これによリ , 絶緣基板上の入出力配線の配線パターンをシンプルな配線パターンに し、 入出力配線の配線パターンの自由度を向上させることが可能とな る。
前記手段によれば、 半導体集積回路は、 半導体集積回路の内部の配 線層によ り、 互いに接続される複数のダミー端子を備え、 これにより . 半導体集積回路の入出力端子に接続される入出力配線のクロス配線が 可能となる。
前記手段の液晶表示装置を携带電話の表示手段として使用すること により、 携带電話の外形寸法を小型化、 携带電話のコストを低減する ことが可能となる。 図面の簡単な説明
第 1図は本発明の一実施の形態であるチップ · オン ' ガラス方式の 液晶表示モジュール （L C M ) の概略構成を示すブロック図である。 第 2図は第 1図の液晶表示パネル （L C D ) の一例の概略構成を示 す斜視図である。
第 3図は第 1図の液晶表示パネル （L CD) の一例の概略構成を示 す要部断面図である。
第 4図は第 1図の液晶表示パネル （L CD) の他の例の概略構成を 示す要部断面図である。
第 5図はガラス基板 1上の透明遒電膜 （ I TO) の配線パターンを, セグメン卜電極 1 1およびコモン電極 1 2と対応付けて示す平面図で ある。
第 6図は第 5図に示す接続領域 25の一例の概略構成を示す図であ る。
第 7図は第 5図に示す接続領域 25の他の例の概略構成を示す図で ある。
第 8図は本実施の形態の液晶表示モジュール （LCM) の製造方法 の一例を説明するための要部断面図である。
第 9図は本実施の形態の液晶表示モジュール （LCM) の製造方法 の一例を説明するための要部断面図である。
第 1 0図は本実施の形態の LCDコン卜ローラ （L S I ) 内の機能 モジュールの配置と、 入出力端子の配置を示す図である。
第 1 1図は本実施の形態の L CDコントローラ （L S I ) のモード 端子 4 1に接続される内部回路の回路構成を示す回路図である。
第 1 2図は本実施の形態の LCDコン ト Π—ラ （L S I ) 内部の機 能プロックを示すプロック図である。
第 1 3図は本実施の形態の時分割駆動方法において、 セグメント電 極 1 1に印加されるセグメント電圧およびコモン電極 1 2に印加され るコモン電圧の一例を説明するための図である。
第 i 4図は本実施の形態のスタティ ック駆動方法において、 セグメ ント電極 1 1に印加されるセグメン ト電圧およびコモン電極 1 2に印 加されるコモン電圧を説明するための図である。
第 1 5図は本実施の形態の半導体集積回路 （L S I ) 内部の電源配 線を示す図である。
第 1 6図は L C Dコン トローラ （L S I ) が搭載される部分のガラ ス基板 1上の透明導電膜 （ I T O) のよ り具体的な配線パターンの一 例を、 L C Dコントローラ （L S I ) と対応させて示す図である。 第 1 7図は第 1 6図に示す端子 （ I D 1 / C S * ) と電源ダミー端 子 （VCCDUMMY 2 ) との接続部 A— A' の L C Dコン トローラ (L S I ) を含めた断面構造を示す断面図である。
第 1 8図は L CDコン トローラ （L S I ) が搭載される部分のガラ ス基板 1上の透明導電膜 （ I T 0) のより具体的な配線パターンの他 の例を、 L CDコントローラ （L S I ) と対応させて示す図である。 第 1 9図は第 1 8図に示すダミー端子 （DA Y 1 6) とダミ一端子 (D A Y 1 7 ) との接続部 B— : B ' の L CDコン トローラ （L S I ) を含めた断面構造を示す断面図である。
第 20図は、 本実施の形態の液晶表示モジュール （L CM) が使用 される従来の P H Sシステムの概略構成を示すプロック図である。 第 21図は本実施の形態の液晶表示モジュール （L CM) が実装さ れる携帯電話を説明するための図である。
第 22図は本発明が適用可能なチップ ' オン ' ボード （COB) 方 式の液晶表示モジュール （L CM) を示す図である。 第 23図はテープ ' キャ リア ' パッケージ （TC P) 方式の液晶表 示モジュール （L CM) にも適用可能である。
第 24図は本実施の形態のパッ ド間接続配線 25の他の例を示す図 である。 発明を実施するための最良の形態
本発明の構成について実施の形態とともに説明する。
なお、 発明の実施の形態を説明するための全図において、 同一機能 を有するものは同一符号を付け、 その繰り返しの説明は省略する。 第 1図は、 本発明の一実施の形態であるチップ · オン ' ガラス方式 の液晶表示モジュール （L CM) の概略構成を示すブロック図である。 同図に示すように、 本実施の形態の液晶表示モジュール （L CM) は、 液晶表示パネル （LC D) を具備する。 この液晶表示パネル （L CD) は、 シール材 3を介して、 互いに接着されたガラス基板 1 とガ ラス基板 2との間に注入封止される液晶層を有する。
また、 ガラス基板 1上には、 1個の大規模半導体集積回路からなる L C Dコントローラ （L S I ) が搭載され、 さらに、 ガラス基板 1上 には、 L CDコントローラ （L S I ) の液晶出力端子に接続され、 L CDコントローラ （L S I ) から液晶表示パネル （L CD) 内の電極 (セグメン ト電極およびコモン電極） に液晶駆動電圧 （セグメント電 圧およびコモン電圧） を出力する液晶出力配線、 L CDコントローラ (L S I ) の入出力端子に接続され、 L CDコントローラ （L S I ) に各種信号および電源電圧を入力し、 L CDコントローラ （L S I ) から各種信号を出力する入出力配線も一緒に形成される。 この液晶出 力配線および入出力配線は、 透明導電膜 （Indium-Tin-Oxide； I T 0) で形成される。
この入出力配線は、 ガラス基板 1の端部に引き出され、 ガラス基板 1の端部でヒー卜シール （プリン ト配線基板） 4と接続され、 中央処 理装置 （C PU) 等が搭載されるプリン ト回路基板と接続される。
ガラス基板 1上に搭載される L CDコントローラ （L S I ) は、 ガ ラス基板 1上に形成される透明導電膜 （ I TO) (入出力配線、 液晶 出力配線） の上にフェースダウンされ、 L C Dコン トローラ （L S I ) のパッ ド部に蒸着されている金バンプにより、 透明導電膜 （ I TO) と接続される。
第 2図は、 第 1図の液晶表示パネル （L CD) の一例の概略構成を 示す斜視図、 第 3図は、 第 1図の液晶表示パネル （L CD) の一例の 概略構成を示す要部断面図である。
第 2図、 第 3図に示す液晶表示パネル （ L CD) は、 S T N方式の 液晶表示パネルである。 液晶表示パネル （L CD) は、 図 2、 図 3に 示すように、 液晶層 1 0を基準にして、 ガラス基板 1側には带状の透 明導電膜 （ I TO) からなる複数のセグメント電極 1 1が形成され、 ガラス基板 2側には帯状の透明導電膜 （ I TO) からなる複数のコモ ン電極 1 2が形成される。 ガラス基板 1の内側 （液晶層側） には、 複 数のセグメン卜電極 1 1、 配向膜 1 3とが順次積層され、 ガラス基板 2の内側 （液晶層側） には、 複数のコモン電極 1 2、 配向膜 14とが 順次積層される。 また、 ガラス基板 1の外側には、 偏光板 1 5および 位相差板 1 7が形成され、 ガラス基板 2の外側には、 偏光板 1 6が形 成される。 セグメン ト電極 1 1とコモン電極 12とは互いに直交し、 セグメン 卜電極 1 1 とコモン電極 1 2との交差部が画素領域を構成する。 なお、 液晶層 1 0の中に、 液晶層 10のギヤップ長を一定にするス ぺ一サを配置することも可能である。 また、 図 2、 図 3に示す液晶表 示パネル （ L CD) において、 ガラス基板 2の下側に、 液晶表示パネ ル （L CD) を照射するバックライ 卜が備えられる。
第 4図は、 第 1図の液晶表示パネル （ L CD) の他の例の概略構成 を示す要部断面図である。
第 4図に示す液晶表示パネル （L CD) は、 反射形 TN方式の液晶 表示パネルである。
第 4図に示す液晶表示パネル （L CD) の内部の構成は、 第 3図に 示す液晶表示パネル （L C D) と同じであるが、 第 4図に示す液晶表 示パネル （ L CD) では、 ガラス基板 1の外側に偏光板 1 5が形成さ れ、 ガラス基板 2の外側に、 偏光板 1 6および反射板 1 8が形成され る。
第 5図は、 ガラス基板 1上の透明導電膜 （ I TO) の配線パターン を、 セグメン卜電極 1 1およびコモン電極 12と対応付けて示す平面 図である。
同図中において、 点線枠で示した部分に、 L CDコントローラ （L S I ) がフェースダウンされ、 LCDコン トローラ （L S I ) のパク ド部に蒸着されている金バンプにより、 透明導電膜 （ I TO) と接続 される。 L CDコントローラ （L S I ) から、 液晶表示パネル （ L C D ) 内のセグメント電極 1 1にセグメント電圧およびコモン電極 1 2 にコモン電圧を供給する液晶出力配線は、 セグメン 卜側液晶出力配線 20とコモン側液晶出力配線 2 1の 2つに分割される。
セグメン ト側液晶出力配線 20の大部分は、 液晶表示パネル （L C D ) 内のセグメン ト電極 1 1と連続して一体的に形成されており、 セ グメント側液晶出力配線 20の液晶表示パネル （L C D) 内の部分が セグメント電極 1 1 を構成する。 コモン側液晶出力配線 2 1は、 上側 のコモン側液晶出力配線 2 1 a と下側のコモン側液晶出力配線 2 1 b との 2つに分割され、 セグメン ト側液晶出力配線 20の一部およびコ モン側液晶出力配線 （ 2 1 a， 2 1 b ) は、 シール材 3に設けられた 接続領域 25を介して各コモン電極 1 2と接続される。
第 6図は、 第 5図に示す接続領域 25の一例の概略構成を示す図で ある。
同図に示す例では、 シール材 3中に銀ペースト （AG P) が形成さ れ、 これにより、 コモン側液晶出力配線 （2 1 a， 2 1 b ) (または セゲメン ト側液晶出力配線 20の一部） からシール材 3中の銀ペース ト材 （AG P) を介して、 コモン電極 1 2にコモン電圧を印加するよ うにしたものである。 この場合に、 シール材 3および銀ペース卜材 (AG P) は、 公知のスクリーン印刷により形成することができる。 第 7図は、 第 5図に示す接繞領域 25の他の例の概略構成を示す図 である。
同図に示す例では、 シール材 3に異方性導電材料で形成されるシール 材 3を使用し、 コモン側液晶出力配線 （ 21 a， 21 b) (またはセ ゲメン卜側液晶出力配線 20の一部） からシール材 3を介して、 コモ ン電極 1 2にコモン電圧を印加するようにしたものである。
この異方性導電材料で形成されるシール材 3としては、 例えば、 導 電性ビーズ 3 1が分散された合成樹脂を使用することができる。 この 場合に、 合成樹脂に分散される導電性ビーズ 3 1の分散量を適切に設 定することにより、 接続領域 25において、 隣接するコモン側液晶出 力配線 （ 2 1 a， 2 1 b ) およびコモン電極 1 2間での短絡を防ぐこ とが可能である。
第 7図に示す導電性ビーズ 3 1としては、 透明導電膜を塗布したビ —ズ、 金属粉を塗布したビーズ、 力一ボンを塗布したビーズ、 あるい は、 金属製のビーズ等の導電性を有するビーズであれば、 全て使用可 能である。 また、 第 7図において， 導電性ビーズ 3 1の代わりに、 導 電性ファイバ （AC F) を用いることもできる。
第 5図において、 入出力配線 22は、 ガラス基板 1の端部に引き出 され、 ガラス基板 1の端部でヒートシ一ル 4と接続される。 また、 入 出力配線 22の中の電源電位 （Vcc) 配線は、 L CDコントローラ (L S I ) が搭載される部分に幅広く形成された第 1の領域 23を有 し、 同様に、 入出力配線 22の中の基準電位 （GND) 配線は、 LCD コン トローラ （L S I ) が搭載される部分に幅広く形成された第 2の 領域 24を有する。
なお、 第 5図において、 25は後述する L C Dコントローラ （L S I ) のパッ ド間を接続するパッ ド間接続配線である。
第 8図、 第 9図は， 本実施の形態の液晶表示モジュール （L CM) の製造方法の一例を説明するための要部断面図である。
次に、 本実施の形態の液晶表示モジュール （LCM) の製造方法の 一例を第 8図、 第 9図を用いて説明する。
( 1 ) 工程 1 ガラス基板 1およびガラス基板 2を洗浄する。 （第 8図 （ a ) )
( 2 ) 工程 2
ガラス基板 2の上に蒸着、 スパッタ等により I TO膜を形成し、 そ の後、 ホトリソグラフィ技術でコモン電極 12を形成する。 同様に、 ガラス基板 1上にセグメント電極 1 1、 液晶出力配線 （セグメント側 液晶出力配線 20、 コモン側液晶出力配線 2 1 ) 、 入出力配線 22、 第 1の領域 23、 第 2の領域 24およびパッ ド間接続配線 25を形成 する。 （第 8図 （ b ) )
( 3 ) 工程 3
ガラス基板 1上のセグメン 卜電極 1 1およびガラス基板 2上のコモ ン電極 1 2の表面を含む、 ガラス基板 1およびガラス基板 2の表示面 全体に配向膜 （ 1 3， 14 ) を形成した後、 ラビング処理を施す。 (第 8図 （ c ) )
(4 ) 工程 4
ガラス基板 1の外周辺部にシール剤 3を塗布する。 （第 8図 （d ) )
(5 ) 工程 5
ガラス基板 1とガラス基板 2とのパターン面を合わせ、 ガラス基板 ( 1， 2 ) の外面を加圧した状態で加熱しシール材 3を硬化させ、 ガ ラス基板 1 とガラス基板 2とを接着シールする。 （第 8図 （ e ) ) (6) 工程 6
シール材 3の開口部 30から液晶層 1 0を注入し、 開口部 30をェ ポキシ樹脂等で封止し、 その後、 ガラス基板 1の外側に、 偏光板 1 5 および位相差板 1 7を形成し、 また、 ガラス基板 2の外側に、 偏光板 1 6を形成する。 （第 9図 （ f ) ) ( 7 ) 工程 7
ガラス基板 1 と L C Dコン トローラ （L S I ) とを位置決めし、 L C Dコン トローラ （L S I ) をガラス基板 1上にフェースダウンしボ ンデイングにより、 L C Dコン トローラ （L S I ) のパッ ド部に蒸着 されている金バンプを、 ガラス基板 1上に形成された透明導電膜 （ I T 0 ) と接続する。 これにより、 L CDコン トローラ （L S I ) の各 パッ ド部を、 液晶出力配線 （セグメン ト側液晶出力配線 20、 コモン 側液晶出力配線 2 1 ) 、 入出力配線 22、 およびパッ ド間接続配線 2 5に接続する。 （第 9図 （ g ) )
(8) 工程 8
ガラス基板 1の端部に引き出された入出力配線 22とヒートシール 4とを位置決めし、 ヒートツールで加圧 ' 加熱して、 ガラス基板 1の 端部にヒートシール 4を接続する。 その後、 露出する部分に絶縁性樹 脂、 例えば、 ポリイ ミ ド系樹脂、 エポキシ系樹脂、 シリコーン系樹脂 を塗布し、 保護膜 32を形成する。 （第 9図 （ h ) )
第 10図は、 本実施の形態の L CDコン トローラ （L S I ) 内の機 能モジュールの配置と、 入出力端子の配置を示す図である。
同図において、 コモンドライバブロック 44およびセグメントドラ ィバブロック 45は、 液晶表示パネル （L CD) に画像を時分割駆動 で表示するためのブロックである。 コモンドライバブロック 44は、 端子 （COMl〜COM32， COMS 2) から液晶表示パネル （L CD) 内のコモン電極 1 1にコモン電圧を出力する。 セグメントドラ ィバブロック 45は、 端子 （S E G 1〜S E G 60) から液晶表示パ ネル （LCD) 内のセグメン ト電極 1 1にセグメント電圧を出力する。 アナゥシイエータ表示部プロック 4 6は、 液晶表示パネル （L C D ) にアイコンまたはマークをスタティ ック駆動で表示するためのブ口ッ クであり、 端子 （A C O M 1 ) から液晶表示パネル （ L C D ) 内のコ モン電極 1 2の一部にスタティ ック駆動コモン電圧を、 端子 （ A S E G 1〜A S E G 1 2 ) から液晶表示パネル （ L C D ) 内のセグメント 電極 1 1の一部にスタティ ック駆動セグメン ト電圧を出力する。
オペアンプブロック 4 8は、 端子 （O P O F F ) に基準電位 （GNn) が入力されると、 電源電位 （Vcc) と第 2の基準電位 （VEE) との間 を分圧し 5 レベルの液晶駆動電圧 （V 1〜V 5 ) を出力する。 端子 ( O P O F F ) に電源電位 （VCC) が入力されると、 オペアンププロ ック 4 8は O F Fとなり、 端子 （V 1 0 U T〜V 5 O U T ) に外部か ら 5 レベルの液晶駆動電圧 （V 1 〜V 5 ) が入力される。 ここで、 端 子 （V R E F P ) 、 端子 （V R E F ) および端子 （V R E F M) は、 液晶翻動電圧に応じて内蔵オペアンプの駆動能力を調整する端子であ る。
昇圧回路ブロック 4 9は、 端子 （V C I ) に入力される電圧を、 2 倍 （または 3倍） に昇圧して、 端子 （V 5 0 U T 2 ) (または端子 ( V 5 O U T 3 ) ) から出力する。 この端子 （V 5 O U T 2 ) (また は端子 （V 5 0 U T 3 ) ) と端子 （V E E ) と外部で接続することに より、 L C Dコントローラ （L S I ) 内の第 2基準電位 （VSE) とな る。 なお、 昇圧回路ブロック 4 9 を使用する場合には、 端子 （C 1 ) と端子 （C 2 ) との間に昇圧コンデンサが接続される。
発振回路ブロック 5 0は、 端子 （O S C 1 ) と端子 （O S C 2 ) と の間に抵抗を接続することにより、 L C Dコントローラ （L S I ) 内 部で使用されるクロック信号を生成する。 また、 L CDコントローラ (L S I ) 内部で使用されるクロック信号として外部クロソク信号を 使用する場合には、 端子 （O S C 1 ) に外部クロック信号を入力する。 低耐圧バッファブロック 4 7には、 入出力信号の入出力バッファ回 路が配置され、 低耐圧論理ロジックブロック 5 1には、 各種レジスタ あるいは制御回路等が配置され、 また、 R〇Mブロック 52および R A Mブロック 53には、 R〇 Mおよび R A Mのメモリが配置される。 キ一スキャン回路制御ブロック 54は、 例えば、 携帯電話における キー入力状態を検出する制御ブロックであり、 端子 （K S T O〜； S T 7) から時分割にス トローブ信号を出力し、 端子 （K I N O~K I N 3 ) からス トローブ信号に同期してキ一状態を取り込む。
端子 （ I M) は、 本実施の形態の液晶表示モジュール （L CM) と 中央処理装置 （C P U) とのシリアルインタ フェースモードを選択す る端子である。 この端子 （ I M) に電源電位 （Vcc) を印加すると、 クロック同期シリアルインタフェースモードとなり、 この端子 （ I M) に基準電位 （VEE) を印加すると、 I2Cバスインタ フェースモード となる。 また、 I 2Cバスインタ フェースモード時に、 端子 （ I D 1 /C S * ) および端子 （ I D 0) は、 L CDコン トローラ （L S I ) に割リ付けたデバイス I Dコードの下位 2ビッ トを設定する端子とな る。 また、 シリアルインタフェースモード時に、 端子 （ I D 1 /C S * ) はチップ選択信号が入力される端子、 端子 （ I D O) は、 LCD コントローラ （L S I ) に割り付けたデバイス I Dコードの下位 1ビ ッ トを設定する端子となる。
L CDコントローラ （L S I ) に割り付けたデバイス I Dコードの 下位ビッ トを設定するためには、 この端子 （ I D 1ノ C S * ) あるい は端子 （ I D O) に、 必ず電源電位 （Vcc) あるいは基準電位 （VEE) を印加する必要がある。
以降、 この端子 （ I M) 、 端子 （ I D 1 /C S * ) および端子 （ I D O) を、 モード端子 4 1 と称する。
このモード端子 4 1に印加される電位は、 第 1 1図に示すように、 CMO Sインバータ回路 4 2を介して、 モード選択回路 4 3に入力さ れ、 当該モード端子 4 1に印加される電位に応じて、 モード選択回路 4 3は、 LC Dコントローラ （L S I ) の内部状態 （動作モードまた はデバイス I D情報） を変更する。 このモード選択回路 43に関係す る回路モジュールは、 第 1 0図に示すようにモード端子 4 1の近くに 配置される。
第 1 0図では、 このモード端子 4 1の隣に、 例えば、 端子 （ I M) と端子 （ I D O) との間、 端子 （ I D 0) と端子 （ I D 1 /C S * ) との間に 2個の電源ダミ一端子 （VCCDUMMY l , VCCDUM MY 2 ) が配置される。 この電源ダミ一端子 （VCCDUMMY l , VCC DUMMY 2 ) は、 L CDコントローラ （L S I ) 内部で電源 電位 （Vcc) の電源配線と接続されている。 したがって、 パッ ド間接 続配線 25により、 端子 （ I M) 、 端子 （ I D O) および端子 （ I D 1 /C S * ) を、 電源ダミー端子 （VCCDUMMY l , VCCDU MM Y 2 ) に接続することにより、 端子 （ I M) 、 端子 （ I D 0) お よび端子 （ I D 1 ZC S * ) に電源電位 （Vcc) を印加することがで きる。 また、 第 2の接続領域 24が、 端子 （ I M) 、 端子 （ I D 0) および端子 （ I D 1 /C S * ) に近接して設けられるので、 端子 （ I M) 、 端子 （ I D O) および端子 （ I D 1 /C S * ) を、 第 2の接続 領域 24に接続することにより、 端子 （ I M) 、 端子 （ I D 0 ) およ び端子 （ I D 1 / C S * ) に基準電源電位 （GND) を印加することが できる。 これにより、 ガラス基板 1上の入出力配線 22の本数を削減 することができる。
第 1 2図は、 本実施の形態の L C Dコントローラ （L S I ) 内部の 機能ブロックを示すブロック図である。
第 1 0図に示すコモンドライバブロック 44は、 コモンシフ 卜レジ スタ 1 0 1とコモンドライバ 1 02とを具備する。 コモンシフ トレジ スタ 1 0 1は、 タイ ミング発生回路 1 1 0から入力される出カタイ ミ ング制御用タイミング信号に基づき、 1水平走査時間毎に駆動される コモン電極 1 2を選択する。 コモンドライバ 1 02は、 前記選択され たコモン電極 12およびそれ以外のコモン電極 1 2に対して、 液晶駆 動電圧選択回路 1 06から供給される異なる電圧レベルの液晶駆動電 圧の内から所定の液晶駆動電圧を選択して出力する。
第 1 0図に示すセグメントドライバブロック 45は、 セグメントシ フ トレジスタ 103、 ラ 'ソチ回路 1 04およびセグメントドライバ 1 05を具備する。 セグメントシフ トレジスタ 1 03は、 タイミング発 生回路 1 1 0から入力される表示データラッチ用タイ ミング信号に基 づき、 表示データ取り込み用信号を生成する。 ラッチ回路 1 04は、 当該表示データ取り込み用信号に基づき、 表示データをラッチし、 出 カタイミング制御用タイミング信号に基づき、 前記ラッチした表示デ ータをセグメン トドライバ 1 05に出力する。 セグメント ドライバ 1 05は、 1水平分の表示データが 「 1」 あるいは 「0」 の各セグメン ト電極 1 1に対して、 当該表示データに基づき、 液晶駆動電圧選択回 路 1 0 6から供給される異なる電圧レベルの液晶駆動電圧の内から所 定の液晶駆動電圧を選択して出力する。
第 1 3図は、 本実施の形態の時分割驄動方法において、 セグメント 電極 1 1に印加されるセグメント電圧およびコモン電極 1 2に印加さ れるコモン電圧の一例を説明するための図である。
本実施の形態の液晶表示モジュール （ L C M ) では、 液晶層 1 0に 直流電圧が印加されないように、 複数のセグメン ト電極 1 1 に印加さ れるセグメン 卜電圧と、 複数のコモン電極 1 2とに印加されるコモン 電圧とを所定の周期で反転させる、 いわゆる交流化騸動方式が採用さ れる。
第 1 3図に示す例では、 例えば、 負極性 （表示データ 「 1」 のセグ メン ト電極 1 1に印加されるセグメント電圧が、 コモン電極 1 2に印 加されるコモン電圧よりも低電圧） の場合に、 表示データ 「 1」 の各 セグメン卜電極 1 1には、 液晶齦動電圧選択回路 1 0 6から供給され る V 5のセグメント電圧が、 表示データ 「 0」 の各セグメント電極 1 1には、 液晶駆動電圧選択回路 1 0 6から供給される V 3のセグメン ト電圧が印加され、 また、 選択されたコモン電極 1 2 には、 液晶駆動 電圧選択回路 1 0 6から供給される V 6のコモン電圧が、 非選択のコ モン電極 1 2には、 液晶齠動電圧選択回路 1 0 6から供給される V 4 のコモン電圧が印加される。
また、 正極性 （表示データ 「 1」 のセグメ ン ト電極 1 1 に印加され るセグメント電圧が、 コモン電極 1 2に印加されるコモン電圧よりも 高電圧） の場合に、 表示データ 「 1 j の各セグメン ト電極 1 1 には， 液晶駆動電圧選択回路 1 06から供給される V 6のセグメン ト電圧が、 表示データ 「0 j の各セグメン ト電極 1 1には、 液晶駆動電圧選択回 路 1 06から供給される V 2のセグメン ト電圧が印加され、 選択され たコモン電極 1 2には、 液晶鼦動電圧選択回路 1 06から供給される V 5のコモン電圧が印加され、 非選択のコモン電極 1 2には、 液晶駆 動電圧選択回路 1 06から供給される V Iのコモン電圧が印加される u 第 1 0図に示すアナゥンシェ一タ表示ブロック 4 6は、 アナゥンシ エータ ドレ イノく 1 08を具備する。 アナゥンシェ一タ ドレイバ 1 08 は、 端子 （A S E G 1〜A S E G 1 2 ) に接続されるセグメント電極 1 1の内で、 選択されたセグメント電極 1 1 に対して、 第 14図 （ b ) の電圧波形のセグメン ト電圧を、 端子 （A S E G 1〜 A S E G 1 2 ) に接続される非選択のセグメン卜電極 1 1 に対して、 第 14図 （ a ) の電圧波形のセグメン ト電圧を出力する。 また、 端子 （A C OM 1 ) に接続されるコモン電極 1 2に対して、 第 1 4図 （ c ) の電圧波形の コモン電圧を出力する。
これにより， 端子 （A S E G 1 〜A S E G 1 2 ) に接続される非選 択のセグメント電極 1 1 と、 端子 （A C OM 1 ) に接続されるコモン 電極 1 2との間の液晶層 1 0には液晶駆動電圧が印加されず、 端子
(A S E G 1〜A S E G 1 2 ) に接続される選択されたセグメント電 極 1 1 と、 端子 （A C OM 1 ) に接続されるコモン電極 1 2との間の 液晶層 1 0には、 2 X (Vcc- AGKD) の電位差の液晶駆動電圧が印 加される。
第 1 0図に示すオペアンププロック 4 8は、 5個の抵抗 （ 1 2 1〜 1 2 5 ) と 1個の可変抵抗 1 2 6と直列に接続された直列抵抗回路と、 当該直列回路の接続点に接続される 5個のボルテージホロワ回路 （ 1 3 1〜 1 35 ) とを具備する。 端子 （0 P 0 F F) に基準電位 （GND) が入力されると、 電源電位 （Vcc) と第 2の基準電位 （VEE) との間 を分圧し、 各ボルテージホ口ヮ回路 （ 1 3 1〜 1 35 ) から 5レベル の液晶駆動電圧 （V 1〜V 5) を出力する。
この 5レベルの液晶駆動電圧 （V 1〜V 5) と、 電源電位 （Vcc) (V 6の液晶駆動電圧） とが、 液晶齪動電圧選択回路 1 06に出力さ れる。
昇圧回路 1 1 1およびクロック信号発生回路 1 1 2は、 第 1 0図に 示す昇圧回路プロック 49および発振回路プロック 50を構成する。
キャラクタジェネレータ ROM ( 1 53 ) は、 8ビッ トの文字コ一 ドから 5 X 8ビッ 卜の文字パターンを発生する。 このキャラクタジェ ネレータ ROM ( 1 5 3 ) は、 第 1 0図に示す ROMブロック 52に 設けられる。
表示データ RAM ( 1 54 ) は、 8ビッ トの文字コードを記憶する ランダムアクセスメモリ （RAM) である。 キャラクタジェネレータ RAM ( 1 52) は、 ユーザがプログラムで自由に文字パターンが書 き替えられるユーザフォント用ランダムアクセスメモリ （RAM) で ある。 セグメン卜 RAM ( 1 5 1 ) は、 ユーザプログラムで自由にァ イコンあるいはマーク等のセゲメントを制御するランダムアクセスメ モリ （RAM) である。 この表示データ RAM ( 1 54 ) 、 キャラク タジェネレータ RAM ( 1 52) およびセグメント RAM ( 1 51 ) は、 第 1 0図に示す RAMブロック 53に設けられる。
カーソル . ブリンク制御回路 1 1 8は、 力一ソルを点滅または白黒 反転させる回路である。 力一ソル ' ブリンク制御回路 1 1 8、 セグメ ント RAM ( 1 5 1 ) 、 キャラクタジェネレータ RAM ( 1 52) お よびキャラクタジェネレータ R OM ( 1 53) からの表示用データ (ドッ トデータ） は、 並直変換回路 1 0 7で直列データに変換され、 ラッチ回路 1 04に送出される。 この並直変換回路 1 0 7および力一 ソル · ブリンク制御回路 1 1 8は、 第 1 0図に示す低耐圧論理ロジッ クブロック 5 1に設けられる。
シリァルインタフエース 1 1 3は、 端子 （ I M) への印加電圧によ り、 クロック同期シリアルインタフェースモードと、 I2Cバスイン タ フエースモードとが選択される。 中央処理装置 （C PU) からシリ アルインタフェース 1 1 3を介して送信されるアドレス情報とデータ とは、 インストラクションレジスタ 1 5 1とデータ レジスタ 1 53に 記憶される。 このインス トラクショ ンレジスタ 1 5 1に記憶されたァ ドレス情報は、 インス トラクショ ンデコーダ 1 1 6において、 表示デ —タ RAM ( 1 54) のアドレス情報と、 セグメント RAM ( 1 51 ) 、 キャラクタジェネレータ RAM ( 152 ) およびキャラクタジエネ レ一タ ROM ( 1 53 ) のア ドレス情報とに振り分けられる。
インストラクションデコーダ 1 16で振り分けられたセグメント R AM ( 1 5 1 ) 、 キャラクタジェネレータ RAM ( 1 52) およびキ ャラクタジェネレータ R OM ( 1 53) のアドレス情報は、 アドレス カウンタ 1 1 7に入力される。 このァドレスカウンタ 1 1 7により、 セグメン卜 RAM ( 1 51 ) 、 キャラクタジェネレータ RAM ( 1 5 2 ) およびキャラクタジェネレータ ROM ( 153 ) がアクセスされ る。 このインス トラクショ ンデコーダ 1 1 6、 ア ドレスカウンタ 1 1 7 インス トラクショ ンレジスタ 1 51、 データ レジスタ 1 53およびビ ジィ フラグ 1 52は、 第 1 0図に示す低耐圧論理口ジ 'ンクブロック 5 1に設けられる。
L E D出力ポート 1 1 9は、 端子 （L E D 0〜： L E D 2) に接続さ れる 3本の L E D臃動ポートと、 端子 （ P O RT 0〜 P O R T 2 ) に 接続される 3本の汎用出力ポートを具備する。 端子 （L E D 0〜L E D 2 ) に接続される発光ダイオードの点灯等は、 シ リアルインタ フエ —ス 1 1 3を経由して制御可能である。 この L E D出力ポート 1 1 9 は、 第 1 0図に示す低耐圧論理ロジックブロック 5 1に設けられる。 タイ ミ ング発生回路 1 1 0は、 クロック信号発生回路 1 12からの ク ロ ック信号によ り、 コモンシフ 卜レジスタ 1 0 1、 セグメン トシフ 卜 レジスタ 1 03、 ラ ッチ回路 1 04、 表示データ RAM ( 1 54 ) キャラクタジェネレータ RAM ( 1 52) 、 セグメン ト RAM ( 1 5 1 ) 等の内部回路を動作させるためのタイミング信号を生成する。 こ のタイ ミ ング発生回路 1 1 0は、 第 1 0図に示す低耐圧論理ロジック ブロック 51に設けられる。
第 1 0図に示すキースキヤ ン回路制御プロ ック 54は、 キ一スキヤ ンタイ ミ ング制御回路 1 1 5とキースキャ ンレジスタ 1 14と具備す る。
第 1 5図は、 本実施の形態の半導体集積回路 （L S I ) 内部の電源 配線を示す図である。
同図において、 6 1は電源電位 （Vcc) の電源配線、 62は第 2の 基準電位 （VEE) の電源配線、 63は基準電位 （GND) の電源配線、 64は第 3の基準電位 （ AGND) の電源配線である。 第 1 5図に示す ように、 各電源ダミー端子 （VCC DUMMY l , VC C DUMMY 2 ) は、 電源配線 6 1に接続されている。
第 1 6図は、 L CDコン トローラ （L S I ) が搭載される部分のガ ラス基板 1上の透明導電膜 （ I TO) のよ り具体的な配線パターンの 一例を、 L CDコントローラ （L S I ) と対応させて示す図である。 同図において、 電源電位端子 （VCC) 80に電源電位 （Vcc) が、 基準電位端子 （G ND) 82に、 基準電位 （GND) が入力される。 端 子 （O P O F F) は、 第 2の領域 24を介して基準電位端子 （G ND) 82に接続される。 したがって， オペアンプブロック 48は、 電源電 位 （Vcc) と第 2の基準電位 （VEE) との間を分圧し、 各ボルテージ ホロワ回路から 5レベルの液晶翻動電圧 （V；！〜 V 5) を出力する。 また、 端子 （VC I ) は、 L CDコン トローラ （L S I ) の外側の ガラス基板 1上に形成された透明導電膜 （ I TO) により、 電源電位 端子 （VCC) 80に接続されている。 したがって、 昇圧回路ブロッ ク 4 9は、 電源電位 （Vcc) を 3倍に昇圧して端子 （V 5〇UT 3) から出力する。 この端子 （V 5 OUT 3) は、 L CDコントローラ (L S I ) の外側のガラス基板 1上に形成された透明導電膜 （ I TO) により、 第 2の基準電位 （VBB) 入力端子である端子 （VE E) に接 続されている。
モード端子 4 1の 1つである端子 （ I M) は、 第 2の接続領域 24 を介して基準電位端子 （GND) 82に接続されている。 したがって、 第 1 6図に示す配線パターン上に搭載される L CDコントローラ （L S I ) は、 中央処理装置 （C P U) との間で、 IZCバスインタフエ —スモードでデータの送受信を行う。 また、 モード端子 4 1の 1つで ある端子 （ I D 1 /C S * ) は、 ノ ッ ド間接続配線 25によリ電源ダ ミ一端子 （VCCDUMMY 2 ) に接続され、 モード端子 4 1の 1つ である端子 （ I D 0) は、 第 2の接続領域 24を介して基準電圧端子 (G N D) 82に接続されている。
第ュ 6図において、 第 1の接続領域 2 3は、 左上の電源端子 （ V C C ) 8 1にも接続されている。 これは、 左上の電源端子 （VC C) 8 1には、 L C Dコン トローラ （L S I ) 内部で、 第 1 5図に示す電源 配線 6 1 と接続されない異なる電源電位 （ Vcc) の電源配線 （第 1 5 図に図示せず） と接続されているためである。 第 2の接続領域 24は. 中央の基準電源端子 （G ND) 83にも接続されている。 これは、 第 1 5図に示すように、 基準電位 （GND) の電源配線 6 3が、 L CDコ ン トローラ （L S I ) 内部で 2分割され、 L CDコントローラ （L S I ) 内部で基準電位 （GND) の電源配線 63が互いに接続されていな いためである。
なお、 第 1 6図において、 端子 （DMY 1 5〜DAY 1 8) はダミ 一端子、 78は 1 (アルミニウム） ジャンパー配線である。 この端 子 （DMY 1 5~DA Y 1 8) と、 A 1 ジャンパ一配線 78を設ける 理由については後述する。
第 1 7図は、 第 1 6図に示す端子 （ I D 1 /C S * ) と電源ダミー 端子 （VC CDUMMY 2) との接続部 A— A' の L CDコント口一 ラ （L S I ) を含めた断面構造を示す断面図である。
同図に示すように、 端子 （ I D 1 /C S * ) は， A 1 (アルミニゥ ム） パッ ド部 74と、 透明導電膜 （ I TO) との接続を可能とするた めの金バンプ 77とで形成される。 電源ダミー端子 （VCCDUMM Y 2 ) は、 A 1ノ、。ッ ド部 75と、 金バンプ 77とで形成される。 この 場合に、 金バンプ 7 7は、 例えば、 蒸着により形成される。
このように、 A 1パッ ド部 74→金バンプ 77→パッ ド間接続配線 (透明導電膜 （ I TO) ) →金バンプ 77— A 1ノ、ソ ド部 75の経路 で、 端子 （ I D 1 ZC S * ) と電源ダミ一端子 （VCCDUMMY 2 ) とが接続される。 なお、 第 1 7図において、 7 1はウェハ基板、 72 はフィールド酸化膜 （選択酸化珪素膜） 、 73は層間膜、 76は保護 膜 （パッシベーシヨン膜） である。
第 1 8図は、 L CDコントローラ （L S I ) が搭載される部分のガ ラス基板 1上の透明導電膜 （ I TO) のより具体的な配線パターンの 他の例を、 LCDコン トローラ （L S I ) と対応させて示す図である。 同図において、 電源電位端子 （VCC) 85に電源電位 （Vcc) が、 基準電位端子 （G ND) 87に、 基準電位 （GND) が入力される。 前 記した如く、 電源端子 （VCC) 85と中央の電源電位端子 （VC C) 86とは、 LCDコントローラ （L S I ) 内部で接続されていない。 同じく、 基準電位端子 （G ND) 8 7と中央の基準電位端子 （GND) 88とは、 L C Dコントローラ （L S I ) 内部で接続されていない。 この場合に、 第 1 6図のように、 L C Dコントローラ （L S I ) の 外側のガラス基板 1上に形成された透明導電膜 （ I TO) により、 電 源端子 （VCC) 85と中央の電源電位端子 （VCC) 86とを接続 すればよいが， LCDコントローラ （L S I ) が搭載されるガラス基 板 1上に形成された透明導電膜 （ I TO) により、 電源端子 （VCC) 85と中央の電源電位端子 （VCC) 86とを接続したい場合も考え られる。
しかしながら、 この場合には、 第 1の接続領域 23と第 2の接続領 域 24とをクロスさせる必要がある。 そのため、 第 1 8図に示す例で は、 第 3の接続領域 23 a を設け、 第 3の接続領域 23 aと第 1の接 続領域 23とを、 L CDコントローラ （L S I ) 内部に設けた A 1ジ ヤンパー配線 78で接続する。 それ以外の構成は、 第 16図の配線パ ターンと同じである。
第 1 9図は、 第 1 8図に示すダミー端子 （D A Y 1 6 ) とダミー端 子 （ D A Y 1 7 ) との接続部 B - B ' の L C Dコン トローラ （L S I ) を含めた断面構造を示す断面図である。
同図に示すように、 ダミー端子 （DAY 1 6) とダミー端子 （DA Y 1 7 ) は、 A 1 ジャンパ一配線 78を介して互いに接続されている。 したがって、 第 3の接続領域 23 a→金バンプ 7 7→ A 1ジャンパ一 配線 78→金バンプ 7 7→第1の接続領域 23の経路で、 電源端子 (VCC) 85と中央の電源電位端子 （VCC) 86とが接続される。 第 1 6図、 第 1 8図から理解できるように、 本実施の形態の液晶表 示モジュール （L CM) では、 LCDコントローラ （L S I ) に電源 電圧を供給する電源配線を、 L C Dコントローラ （L S I ) の中央部 だけでなく、 L CDコントローラ （L S I ) の端部 （上端あるいは下 端） からも引き出して、 ヒートシール 4と接続することができる。 し たがって、 携带機器に実装されるプリント回路基板の電源配線に合わ せて、 液晶表示モジュール （L CM) の電源配線を入れ替えることが でき、 携带機器に実装される各種のプリン ト回路基板に対応すること が可能となる。 本実施の形態の液晶表示モジュール （L CM) は、 例えば、 携帯電 話の 1つである PH Sシステムの表示デバィスと して使用可能である。 第 20図は、 本実施の形態の液晶表示モジュール （LCM) が使用 される従来の PHSシステムの概略構成を示すプロ、ソク図である。 同図に示す PH Sシステムは、 音声データの圧縮伸長を行う A D P CMコ一デック回路 20 1、 スピーカ 202、 マイク 203、 液晶表 示パネル 204、 キ一ボード 205、 ディ ジタルデータを時分割多重 化する T DM A回路 206、 登録された I D番号を格鈉する E2 P R 0 M 209 » プログラムを記憶する ROM 208、 S RAM 20 7等 のメモリ、 無線のキヤ リア周波数を設定する P L L回路 2 1 0、 無線 で送受信するための R F回路 2 1 1およびそれらを制御するマイコン 21 2で構成される。
本実施の形態の液晶表示モジュール （L CM) は、 第 20図に示す 液晶表示パネル 204と して使用可能である。
第 21図は、 本実施の形態の液晶表示モジュール （ L CM) が実装 される携带電話を説明するための図である。
本実施の形態液晶表示モジュール （L CM) は、 ヒ一トシ一ル 4に よリ中央処理装置 （C P U) が搭載されるプリン ト回路基板 9 2と接 続され、 携蒂電話 9 1に実装される。
以上説明したように、 本実施の形態の液晶表示モジュール （L CM) では、 端子 （ I M) および端子 （ I D 0) を、 第 2の接続領域 24に 接続し、 端子 （ I D 1 S * ) を、 パッ ド間接続配線 25により、 電源ダミー端子 （VCCDUMMY 2) に接続している。
これによリ、 端子 （ I M) 、 端子 （ I D 0) および端子 （ I D 1 / C * ) を、 入出力配線 22でガラス基板 1の端部に引き出し、 ヒート シ一ル 4と接続する必要がなくなる。 したがって、 ガラス基板 1上の 入出力配線 2 2の本数を低減することが可能となる。
よって、 ガラス基板 1上の透明導電膜 （ I TO) からなる入出力配 線の配線パターンにおいて、 電源電位配線および基準電源配線と、 通 常の信号配線とが、 ガラス基板 1上でクロスしないシンプルな配線パ ターンとすることができる。 これにより、 入出力配線 22の配線パタ —ンを簡単化でき、 それに伴い、 液晶表示モジュール （L CM) を簡 単に製造することが可能となり、 液晶表示モジュール （L CM) のコ ストを低減することが可能となる。
また、 ヒートシール 4の面積を小さくでき、 ヒ一トシ一ル 4のコス トを低減することが可能となる。
また、 液晶表示モジュール （L CM) に接続されるプリント配線回 路基板内で、 複雑な引き回し配線を行う必要が少なくなるので、 プリ ン ト回路基板の面積の縮小、 プリント回路基板のコストを低減するこ とが可能となる。
また、 本実施の形態の液晶表示モジュール （L CM) では、 LCD コントローラ （L S I ) に電源電圧を供給する電源配線を、 L CDコ ントロ一ラ （L S I ) の中央部だけでなく、 LCDコントローラ （L S I ) の端部 （上端あるいは下端） からも引き出して、 ヒ一トシ一ル 4と接続することができる。 したがって、 携带機器に実装されるプリ ン ト回路基板の電源配線に合わせて、 液晶表示モジュール （LCM) の電源配線を入れ替えることができ、 携帯機器に実装される各種のプ リン卜回路基板に対応することが可能となる。 したがって、 本実施の形態の液晶表示モジュール （L CM) では、 電源配線の配線パターンの自由度を向上させることができる。
また、 本実施の形態の液晶表示モジュール （LCM) を携蒂電話に 実装することにより、 携帯電話の小型化を図ることができ、 コストを 低減することが可能となる。
なお、 本実施の形態では、 本発明をチップ ' オン ' ガラス方式の液 晶表示モジュール （L CM) に適用した実施の形態について説明した が、 これに限定されるものではなく、 本発明は、 第 22図に示すよう に、 L C Dコン トローラと液晶表示パネル （ L C D) とがチップ ' ォ ン * ボード （COB ) 方式で接続される液晶表示装置、 あるいは、 第 23図に示すように、 L CDコントローラと液晶表示パネル （L CD) とがテープ ' キャリア ' パッケージ （TC P) 方式で接続される液晶 表示装置にも適用可能である。
また、 液晶表示パネル （LCD) を構成するガラス基板 （ 1， 2) に代えて、 ポリマフイルムを用いることも可能である。
また、 電源ダミ一端子 （VCCDUMMY l , V C C DUMMY 2 ) は、 必ずしもモード端子 4 1の隣に設置する必要はなく， パッ ド間配 線 25の配線パターンを第 24図に示す配線パターンとすることによ リ、 電源ダミー端子 （VCCDUMMY l , VCCDUMMY 2) と モード端子 4 1 とは離れていてもよい。 さらに、 電源ダミー端子 （V CCDUMMY 1 , VCCDUMMY 2 ) に、 L CDコントローラ (L S I ) 内部で基準電位 （VGWD) の電源配線と接続し、 パシ ド間 接続配線 25でモード端子 4 1に基準電位 （VG„D) 印加するように してもよい。 このように、 本実施の形態によれば、 以下の作用効果が得られる。 液晶表示装置において、 液晶表示パネルを駆動制御する半導体集積 回路の入出力端子に接続される入出力配線の本数を削減することがで き、 入出力配線の配線パターンをシンプルな配線パターンと し、 入出 力配線の配線パターンの自由度を向上させることが可能となる。 これ により、 液晶表示装置の小型化を図り、 液晶表示装置コストを低減す ることが可能となる。
液晶表示装置に接続されるプリン 卜配線基板の簡素化、 部品点数の 削減および小型化を図ることができ、 これにより、 プリン ト配線基板 のコストを減することが可能となる。
プリント配線基板を介して、 液晶表示装置と接続されるプリント回 路基板内での信号配線の引き回し配線が少なくなリ、 プリン卜回路基 板の面積を小さくすることが可能となる。 これにより、 プリント回路 基板のコストを低減することが可能となる。
本発明の液晶表示装置を携帯電話等の携帯機器に使用することによ り、 携帯機器の小型化を図ることができ、 携帯機器のコストを低減す ることが可能となる。
以上本発明者によってなされた発明を実施の形態に基づき具体的に 説明したが、 本発明は上記実施の形態に限定されるものではなく、 そ の要旨を逸脱しない範囲で種々変更可能であることはいうまでもない < 産業上の利用可能性
以上の説明では主として本発明者によってなされた発明をその背景 となった利用分野である携蒂電話に使用される液晶表示装置に適用し た場合について説明したが、 それに限定されるものではなく、 例えば 電話等の小型の通信機器、 あるいは、 小型の電子機器に使用可能であ る。

Claims

請 求 の 範 囲
1 . 液晶表示パネルと、 前記液晶表示パネルを駆動制御する半導体 集積回路とを具備する液晶表示装置であって、 前記半導体集積回路は. 前記半導体集積回路の動作中に電源電位あるいは基準電位に固定され るモード端子を有する液晶表示装置において，
前記半導体集積回路は、 前記半導体集積回路の内部で、 電源電位あ るいは基準電位に接続される電源ダミー端子を備え、 前記モード端子 が前記電源ダミ一端子に接続されることを特徴とする液晶表示装置。
2 . 前記モード端子は、 複数個備えられ、 前記複数のモード端子の 間に、 前記電源ダミー端子が配置されることを特徴とする請求項 1に 記載された液晶表示装置。
3 . 前記液晶表示パネルは、 一対の絶縁基板を備え、 前記一対の絶 緣基板の一方の絶緣基板上に、 前記半導体集積回路が搭載され、 前記 一対の絶縁基板上に形成された配線パターンにより、 前記モード端子 が前記電源ダミー端子と接続されていることを特徴とする請求項 1ま たは請求項 2に記載された液晶表示装置。
4 . 前記配線パターンは、 透明導電膜で構成されることを特徴とす る請求項 3に記載された液晶表示装置。
5 . 前記絶緣基板が、 ガラス基板であることを特徴とする請求項 3 または請求項 4に記載された液晶表示装置。
6 . 前記半導体集積回路は、 前記半導体集積回路の内部の配線層に より、 互いに接続される複数のダミー端子を備えることを特徴とする 請求項 1ないし請求項 5のいずれか 1項に記載された液晶表示装置。
7 . —対の絶縁基板を備える液晶表示パネルと、 前記一対の絶緣基 板の一方の絶緣基板上に前記液晶表示パネルを齠動制御する半導体集 積回路とを具備する液晶表示装置であって、 前記半導体集積回路は、 前記半導体集積回路の動作中に電源電位あるいは基準電位に固定され るモード端子と、 前記半導体集積回路の内部で電源電位あるいは基準 電位に接続される電源ダミー端子とを備え、 前記モード端子が前記電 源ダミ一端子に接続される液晶表示装置の製造方法において、
前記一対の絶緣基板上に配線パターンを形成する工程と、
前記一対の絶縁基板間に液晶を注入封止する工程と、
前記一対の絶緣基板の一方の絶縁基板上に、 前記半導体集積回路を ボンディングし、 前記一対の絶縁基板上に形成された配線パターンに よリ、 前記モ一ド端子と前記電源ダミー端子とを接続する工程とを、 少なく とも具備することを特徴とする液晶表示装置の製造方法。
8 . 前記モード端子は、 複数個備えられ、 前記複数のモード端子の 間に、 前記電源ダミー端子が配置されることを特徴とする請求項 6に 記載された液晶表示装置の製造方法。
9 . 前記配線パターンは、 透明導電膜で構成されることを特徴とす る請求項 7または請求項 8に記載された液晶表示装置の製造方法。
1 0 . 前記絶縁基板が、 ガラス基板であることを特徴とする請求項 7ないし求項 9のいずれか 1項に記載された液晶表示装置の製造方法。
1 1 . 前記半尊体集稜回路は、 前記半導体集積回路の内部の配線層 により、 互いに接続される複数のダミー端子を備えることを特徴とす る請求項 7ないし請求項 1 0のいずれか 1項に記載された液晶表示装 置の製造方法。
1 2 . 請求項 1ないし請求項 6に記載された液晶表示装置を具備す る携帯電話。
PCT/JP1996/002728 1996-09-20 1996-09-20 Liquid crystal display device, production method thereof and mobile telephone WO1998012597A1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US09/269,022 US6323930B1 (en) 1996-09-20 1996-09-20 Liquid crystal display device, production method thereof and mobile telephone
JP51448498A JP3980066B2 (ja) 1996-09-20 1996-09-20 液晶表示装置の製造方法
PCT/JP1996/002728 WO1998012597A1 (en) 1996-09-20 1996-09-20 Liquid crystal display device, production method thereof and mobile telephone
TW086103756A TW527504B (en) 1996-09-20 1997-03-25 Liquid crystal display device
US09/983,142 US6924868B2 (en) 1996-09-20 2001-10-23 Liquid crystal display device, method for fabricating the same, and portable telephone using the same
US11/099,558 US7804573B2 (en) 1996-09-20 2005-04-06 Liquid crystal display device, method for fabricating the same, and portable telephone using the same
US12/830,858 US7876414B2 (en) 1996-09-20 2010-07-06 Liquid crystal display device, method for fabricating the same, and portable telephone using the same
US12/966,260 US8009259B2 (en) 1996-09-20 2010-12-13 Liquid crystal display device, method for fabricating the same, and portable telephone using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/002728 WO1998012597A1 (en) 1996-09-20 1996-09-20 Liquid crystal display device, production method thereof and mobile telephone

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09269022 A-371-Of-International 1996-09-20
US09/983,142 Continuation US6924868B2 (en) 1996-09-20 2001-10-23 Liquid crystal display device, method for fabricating the same, and portable telephone using the same

Publications (1)

Publication Number Publication Date
WO1998012597A1 true WO1998012597A1 (en) 1998-03-26

Family

ID=14153868

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002728 WO1998012597A1 (en) 1996-09-20 1996-09-20 Liquid crystal display device, production method thereof and mobile telephone

Country Status (4)

Country Link
US (5) US6323930B1 (ja)
JP (1) JP3980066B2 (ja)
TW (1) TW527504B (ja)
WO (1) WO1998012597A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235727A (ja) * 1998-12-15 2000-08-29 Matsushita Electric Ind Co Ltd 光学素子ならびにこれを用いた光ヘッドおよび光記録再生装置
JP2001337341A (ja) * 2000-05-25 2001-12-07 Citizen Watch Co Ltd 液晶表示パネル
JP2005242017A (ja) * 2004-02-26 2005-09-08 Optrex Corp 液晶表示パネル及び液晶表示装置
JP2005283711A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 液晶表示制御装置及びその動作制御方法
US6963385B2 (en) 2001-05-09 2005-11-08 Seiko Epson Corporation Electrooptic device, driving IC, and electronic apparatus
US6970225B2 (en) * 2001-04-16 2005-11-29 Seiko Epson Corporation Electrooptic device, method for manufacturing the same, and electronic apparatus
WO2006022468A1 (en) * 2004-08-23 2006-03-02 Syncoam Co., Ltd Lcd controller having mode selection control portion employing fuse and mode selection method thereof
US7088417B2 (en) * 2001-04-16 2006-08-08 Seiko Epson Corporation Electrooptic device, method of manufacturing the same, and electronic apparatus
JP2008077092A (ja) * 2007-09-27 2008-04-03 Renesas Technology Corp 液晶表示装置用半導体装置
JP2008077106A (ja) * 2007-11-26 2008-04-03 Hitachi Ltd 表示装置
JP2011524544A (ja) * 2008-06-16 2011-09-01 シリコン・ワークス・カンパニー・リミテッド ドライバ集積回路チップのパッド配置構造

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746925B2 (ja) * 1999-08-27 2006-02-22 セイコーエプソン株式会社 液晶装置および電子機器
KR100356988B1 (ko) * 2000-02-23 2002-10-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3736622B2 (ja) * 2001-06-15 2006-01-18 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
JP4562963B2 (ja) * 2001-08-16 2010-10-13 株式会社日立製作所 液晶表示装置
US7106319B2 (en) * 2001-09-14 2006-09-12 Seiko Epson Corporation Power supply circuit, voltage conversion circuit, semiconductor device, display device, display panel, and electronic equipment
JP2003107513A (ja) * 2001-09-27 2003-04-09 Citizen Watch Co Ltd 液晶表示装置
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
US7508479B2 (en) * 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
EP1345197A1 (en) * 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
KR100923056B1 (ko) * 2002-09-16 2009-10-22 삼성전자주식회사 표시 장치 및 이의 제조방법
JP3812558B2 (ja) * 2002-09-20 2006-08-23 セイコーエプソン株式会社 液晶装置、その駆動方法および電子機器
KR20050086891A (ko) * 2002-11-29 2005-08-30 마징크 디스플레이 테크놀로지스 리미티드 디스플레이 패널 및 이를 이용한 대형 디스플레이
CN100465706C (zh) * 2004-03-15 2009-03-04 夏普株式会社 显示装置及用于此装置的玻璃基板
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
JP2006106077A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp 電気光学装置及び電子機器
KR20060060969A (ko) * 2004-12-01 2006-06-07 디스플레이칩스 주식회사 엘시디 구동용 디바이스와, 이를 결합하기 위한 엘시디패널의 도전패턴
US7916263B2 (en) 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US7710739B2 (en) 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5224242B2 (ja) * 2008-04-09 2013-07-03 Ｎｌｔテクノロジー株式会社 表示装置、液晶表示装置、電子機器、及び表示装置用製造方法
TWI490990B (zh) * 2011-03-31 2015-07-01 Raydium Semiconductor Corp 晶片封裝結構
WO2012146820A1 (en) * 2011-04-26 2012-11-01 Nokia Corporation Electronic apparatus with a display
KR101854283B1 (ko) * 2011-09-22 2018-05-04 삼성디스플레이 주식회사 액정 표시 장치
CN103208248B (zh) * 2012-01-17 2016-02-24 元太科技工业股份有限公司 显示面板
CN105488869A (zh) * 2014-09-16 2016-04-13 深圳富泰宏精密工业有限公司 密码锁开锁系统及方法
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR20200127087A (ko) * 2019-04-30 2020-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191130A (ja) * 1987-02-04 1988-08-08 Hitachi Ltd 液晶表示素子
JPH04281431A (ja) * 1991-03-11 1992-10-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06118433A (ja) * 1992-09-30 1994-04-28 Kyocera Corp 液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127366A (ja) 1982-01-25 1983-07-29 Hitachi Ltd Ｉｃメモリ
US5043526A (en) * 1986-03-13 1991-08-27 Nintendo Company Ltd. Printed circuit board capable of preventing electromagnetic interference
JPH01145630A (ja) * 1987-12-02 1989-06-07 Hitachi Ltd 液晶表示素子
JPH02192155A (ja) 1989-01-19 1990-07-27 Nec Corp 半導体装置
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
EP0587144B1 (en) * 1992-09-08 1999-06-09 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
JP3171495B2 (ja) 1992-11-27 2001-05-28 シャープ株式会社 複合半導体装置
KR0144283B1 (ko) * 1993-10-28 1998-07-15 쯔지 하루오 리워킹이 용이한 소형경량 표시장치 및 그 실장방법
JPH0870323A (ja) 1994-08-29 1996-03-12 Sony Corp モード設定装置
JPH08201841A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 表示装置及びその検査方法
JP3643640B2 (ja) * 1995-06-05 2005-04-27 株式会社東芝 表示装置及びこれに使用されるｉｃチップ
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3536571B2 (ja) * 1996-03-27 2004-06-14 セイコーエプソン株式会社 駆動用ｉｃ、液晶装置及び電子機器
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191130A (ja) * 1987-02-04 1988-08-08 Hitachi Ltd 液晶表示素子
JPH04281431A (ja) * 1991-03-11 1992-10-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06118433A (ja) * 1992-09-30 1994-04-28 Kyocera Corp 液晶表示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695739B2 (ja) * 1998-12-15 2011-06-08 パナソニック株式会社 光学素子ならびにこれを用いた光ヘッドおよび光記録再生装置
JP2000235727A (ja) * 1998-12-15 2000-08-29 Matsushita Electric Ind Co Ltd 光学素子ならびにこれを用いた光ヘッドおよび光記録再生装置
JP2001337341A (ja) * 2000-05-25 2001-12-07 Citizen Watch Co Ltd 液晶表示パネル
JP4658287B2 (ja) * 2000-05-25 2011-03-23 シチズンホールディングス株式会社 液晶パネル
US7088417B2 (en) * 2001-04-16 2006-08-08 Seiko Epson Corporation Electrooptic device, method of manufacturing the same, and electronic apparatus
EP1251392B1 (en) * 2001-04-16 2009-09-30 Seiko Epson Corporation Electrooptic device, method of manufacturing the same, and electronic apparatus
US6970225B2 (en) * 2001-04-16 2005-11-29 Seiko Epson Corporation Electrooptic device, method for manufacturing the same, and electronic apparatus
US7167227B2 (en) 2001-05-09 2007-01-23 Seiko Epson Corporation Electrooptic device, driving IC, and electronic apparatus
US6963385B2 (en) 2001-05-09 2005-11-08 Seiko Epson Corporation Electrooptic device, driving IC, and electronic apparatus
JP2005242017A (ja) * 2004-02-26 2005-09-08 Optrex Corp 液晶表示パネル及び液晶表示装置
JP4561145B2 (ja) * 2004-03-29 2010-10-13 カシオ計算機株式会社 表示制御装置及び表示制御方法
JP2005283711A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 液晶表示制御装置及びその動作制御方法
WO2006022468A1 (en) * 2004-08-23 2006-03-02 Syncoam Co., Ltd Lcd controller having mode selection control portion employing fuse and mode selection method thereof
JP2008077092A (ja) * 2007-09-27 2008-04-03 Renesas Technology Corp 液晶表示装置用半導体装置
JP4614244B2 (ja) * 2007-09-27 2011-01-19 ルネサスエレクトロニクス株式会社 液晶表示装置用半導体装置
JP2008077106A (ja) * 2007-11-26 2008-04-03 Hitachi Ltd 表示装置
JP2011524544A (ja) * 2008-06-16 2011-09-01 シリコン・ワークス・カンパニー・リミテッド ドライバ集積回路チップのパッド配置構造

Also Published As

Publication number Publication date
US7804573B2 (en) 2010-09-28
US20050174522A1 (en) 2005-08-11
JP3980066B2 (ja) 2007-09-19
US7876414B2 (en) 2011-01-25
US20110080550A1 (en) 2011-04-07
US20020021399A1 (en) 2002-02-21
US6924868B2 (en) 2005-08-02
US20100273386A1 (en) 2010-10-28
US8009259B2 (en) 2011-08-30
TW527504B (en) 2003-04-11
US6323930B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
WO1998012597A1 (en) Liquid crystal display device, production method thereof and mobile telephone
EP3477626B1 (en) Oled display panel and oled display device
US7567231B2 (en) Display device having driving circuit
KR100513910B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기
JP2002132180A (ja) 表示モジュール
JP4267416B2 (ja) 半導体集積回路
JP4864957B2 (ja) 半導体チップ
JP4104044B2 (ja) 液晶表示装置
US6924794B2 (en) Liquid crystal display
JP2011158705A (ja) 液晶表示装置
KR100389022B1 (ko) 액정표시장치를 이용한 휴대 정보 단말기
CN102034437B (zh) 集成电路装置以及电子设备
CN109709730A (zh) 一种液晶显示面板及液晶显示装置
KR20030053185A (ko) 액정표시장치를 이용한 휴대 정보 단말기
JP4226627B2 (ja) 液晶表示装置
KR100401270B1 (ko) 액정 표시장치
JP2002006787A (ja) カラー液晶表示装置
JP4561145B2 (ja) 表示制御装置及び表示制御方法
KR100796153B1 (ko) 액정표시장치
KR20050060231A (ko) 액정표시장치의 구동장치
KR20040047442A (ko) 액정표시장치
KR20050004964A (ko) 박막 트랜지스터 표시판
JPH11160683A (ja) 液晶表示装置及び電子機器
JPH0950004A (ja) 液晶表示装置
JP2005242017A (ja) 液晶表示パネル及び液晶表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019997002322

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09269022

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 1019997002322

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997002322

Country of ref document: KR