JP2008077106A - 表示装置 - Google Patents

Abstract

【課題】 映像信号駆動回路が安定して動作できる。
【解決手段】 液晶を介して互いに対向配置される透明基板の一方の透明基板の液晶側の面に、映像信号駆動回路が搭載され、かつ、この映像信号駆動回路に入力信号が入力される配線層と、前記映像信号駆動回路からの出力信号が出力される映像信号線とが形成されている液晶表示装置において、
前記配線層は、映像信号駆動回路の各入力電極のうちロジック信号入力電極と接続されているものにあって、その抵抗が一様になっている。
【選択図】 図１

Description

本発明は表示装置に係り、たとえばＣＯＧ（Chip On Glass）型と称される表示装置に関する。

液晶表示装置は、液晶を介して互いに対向配置される透明基板を外囲器とし該液晶の広がり方向に多数の画素が形成されて構成されている。

各画素はそこを通過する光の透過率を該画素の液晶内に発生させる電界によって独立に制御できるようになっている。

このため、一方の透明基板の液晶側の面には各画素に該電界を発生させるため電極およびこの電極に映像信号を供給するための映像信号線が形成されている。

そして、この映像信号線には映像信号駆動回路から映像信号が供給されるようになっており、この映像信号駆動回路は半導体ＩＣからなり、該一方の透明基板の表示領域以外の領域に搭載されたものが知られている。

この場合、映像信号駆動回路には透明基板の一辺に近接させて配置されるコントロール基板からフレキシブル配線基板を介して、ロジック信号、基準電源、および電源が供給されるようになっている。

このことから、前記透明基板には、映像信号駆動回路の入力電極とフレキシブル配線基板の出力端子に接続される配線層が形成されている。

しかしながら、このように構成された液晶表示装置は、その大型化の傾向にともない、映像信号駆動回路への前記配線層が高密度化し、それによる不都合が指摘されるに到った。

すなわち、映像信号駆動回路の入力側はハイインピーダンスとなっていることから、前記各配線層はその抵抗がある程度高く形成されていてもよいが、それらをほぼ一定にする必要性がある。

信号の波形遅延にばらつきが生じて映像信号駆動回路の動作が不安定になるからである。

しかし、映像信号駆動回路の入力側には電源入力部が存在し、その配線層の抵抗をある程度小さくしなければならない。該回路の動作電圧を下げなければならないからである。

この場合、該配線層の抵抗に揃えて他の配線層の抵抗を定めることが考えられるが、高密度化された配線層においては極めて困難となってしまう。

本発明は、このような事情に基づいてなされたものであり、その目的は、映像信号駆動回路が安定して動作できる液晶表示装置を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

手段１．
液晶を介して互いに対向配置される透明基板の一方の透明基板の液晶側の面に、映像信号駆動回路が搭載され、かつ、この映像信号駆動回路に入力信号が入力される配線層と、前記映像信号駆動回路からの出力信号が出力される映像信号線とが形成されている液晶表示装置において、
前記配線層は、映像信号駆動回路の各入力電極のうちロジック信号入力電極と接続されているものにあってその抵抗が一様になっているとともに、基準電源供給電極と接続されているものにあってその抵抗が一様になっていることを特徴とするものである。

このように構成された液晶表示装置は、ロジック信号入力電極と接続されている配線層同志で、たとえその抵抗が高くなったとしても該抵抗を一様に構成するともに、基準電源供給電極と接続されている配線層同志で、たとえその抵抗が高くなったとしても該抵抗を一様に構成するようにしたものである。

ロジック信号入力電極と接続されている配線層同志の抵抗を一様にすることによって、その信号の波形遅延にばらつきが生じることがないので映像信号駆動回路の動作の安定化が図れるようになる。

また、基準電源供給電極と接続されている配線層同志の抵抗を一様にすることによって、基準電源の電圧降下のばらつきを抑制することができるようになる。

このことから、映像信号駆動回路の入力側の配線層がたとえ高密度に形成されていても、同種の信号が供給される配線層同志でその抵抗を一様にするだけでよく、その達成が可能となる。

手段２．
手段１の構成において、映像信号駆動回路はその入力電極のうち少なくともロジック信号入力電極と基準電源供給電極がそれぞれ複数設けられ、ロジック信号入力電極は互いに隣接して配置されているとともに、基準電源供給電極は互いに隣接して配置されていることを特徴とするものである。

このように構成された液晶表示装置は、ロジック信号入力電極と接続されている配線層は互いに隣接して配置され、また、基準電源供給電極と接続されている配線層は互いに隣接して配置されている。

このため、隣接して配置されている配線層同志の抵抗を一様に構成する作業が極めて簡単にすることができる。

以上説明したことから明らかとなるように、本発明による液晶表示装置によれば、映像信号駆動回路が安定して動作できるようになる。

以下、本発明による液晶表示装置の実施例を図面を用いて説明する。
実施例１．
〔全体構成〕
図２は、本発明による液晶表示装置の全体を示す概略構成図である。
この実施例では、広い視野角をもつものとして知られているいわゆる横電界方式を採用した液晶表示装置に本発明を適用させている。
まず、液晶表示パネル１があり、その液晶表示パネル１は、液晶を介して互いに対向配置された透明基板１Ａ、１Ｂを外囲器としている。この場合、一方の透明基板（図中下側の基板：マトリックス基板１Ａ）は他方の透明基板（図中上側の基板：カラーフィルタ基板１Ｂ）に対して若干大きく形成され、図中下側と右側の周辺端はほぼ面一に合わせて配置されている。

この結果、一方の透明基板１Ａの図中左側の周辺および図中上側の周辺は他方の基透明板１Ｂに対して外方に延在されるようになっている。後に詳述するが、この部分はゲート駆動回路およびドレイン駆動回路が搭載される領域となっている。

各透明基板１Ａ、１Ｂの重畳する領域にはマトリックス状に配置された画素２が構成され、この画素２は、図中ｘ方向に延在されｙ方向に並設される走査信号線３とｙ方向に延在されｘ方向に並設される映像信号線４とで囲まれる領域に形成され、少なくとも、一方の走査信号線３から走査信号の供給によって駆動されるスイッチング素子ＴＦＴと、このスイッチング素子ＴＦＴを介して一方の映像信号線４から供給される映像信号が印加される画素電極とが備えられている。

ここでは、上述したように、各画素２は、いわゆる横電界方式を採用したもので、後に詳述するように、上記のスイッチング素子ＴＦＴおよび画素電極の他に、基準電極および付加容量素子が備えられるようになっている。

そして、各走査信号線３はその一端（図中左側の端部）が透明基板１Ｂ外にまで延在され、透明基板１Ａに搭載されたゲート駆動回路（ＩＣ）５の出力端子に接続されるようになっている。

この場合、ゲート駆動回路５は複数設けられているともに、前記走査信号線３は互いに隣接するもの同士でグループ化され、これら各グループ化された走査信号線３が近接する各ゲート駆動回路５にそれぞれ接続されるようになっている。

また、同様に、各映像信号線４はその一端（図中上側の端部）が透明基板１Ｂ外にまで延在され、透明基板１Ａに搭載されたドレイン駆動回路（ＩＣ）６の出力端子に接続されるようになっている。

この場合も、ドレイン駆動回路６は複数設けられているともに、前記映像信号線４は互いに隣接するもの同士でグループ化され、これら各グループ化された映像信号線４が近接する各ドレイン駆動回路６にそれぞれ接続されるようになっている。

一方、このようにゲート駆動回路５およびドレイン駆動回路６が搭載された液晶表示パネル１に近接した配置されるプリント基板１０（コントロール基板１０）があり、このプリント基板１０には電源回路１１等の他に、前記ゲート駆動回路５およびドレイン駆動回路６に入力信号を供給するためのコントロール回路１２が搭載されている。

そして、このコントロール回路１２からの信号はフレキシブル配線基板（ゲート回路基板１５、ドレイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介してゲート駆動回路５およびドレイン駆動回路６に供給されるようになっている。

すなわち、ゲート駆動回路５側には、これら各ゲート駆動回路５の入力側の端子にそれぞれ対向して接続される端子を備えるフレキシブル配線基板（ゲート回路基板１５）が配置されている。

そのゲート回路基板１５は、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１８を介して接続されている。

コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１８、さらにはゲート回路基板１５上の配線層を介して各ゲート駆動回路５に入力されるようになっている。

また、ドレイン駆動回路６側には、これら各ドレイン駆動回路６の入力側の端子にそれぞれ対向して接続される端子を備えるドレイン回路基板１６Ａ、１６Ｂが配置されている。

このドレイン回路基板１６Ａ、１６Ｂは、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１９Ａ、１９Ｂを介して接続されている。

コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらにはドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各ドレイン駆動回路１６Ａ、１６Ｂに入力されるようになっている。

なお、ドレイン駆動回路６側のドレイン回路基板１６Ａ、１６Ｂは、図示のように、２個に分割されて設けられている。液晶表示パネル１の大型化にともなって、たとえばドレイン回路基板の図中ｘ方向への長さの増大による熱膨張による弊害を防止する等のためである。

そして、コントロール基板１０上のコントロール回路１２からの出力は、ドレイン回路基板１６Ａの接続部１９Ａ、およびドレイン回路基板１６Ｂの接続部１９Ｂをそれぞれ介して、対応するドレイン駆動回路６に入力されている。

さらに、コントロール基板１０には、映像信号源２２からケーブル２３によってインターフェース基板２４を介して映像信号が供給され、該コントロール基板１０に搭載されたコントロール回路１２に入力されるようになっている。

なお、この図では、液晶表示パネル１、ゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂ、およびコントロール基板１０がほぼ同一平面内に位置づけられるように描かれているが、実際には該コントロール基板１０はゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル１に対してほぼ直角になるように位置づけられるようになっている。

いわゆる額縁の面積を小さくさせる趣旨からである。ここで、額縁とは、液晶表示装置の外枠の輪郭と表示部の輪郭の間の領域をいい、この領域を小さくすることによって、外枠に対して表示部の面積を大きくできる効果を得ることができる。

〔画素の構成〕
図３は、前記画素領域の詳細な構成を示す平面図を示している。
同図において、マトリックス基板１Ａの主表面に、ｘ方向に延在する走査信号線３と対向電圧信号線５０とが形成されている。そして、これら各信号線３、５０と後述のｙ方向に延在する映像信号線２とで囲まれる領域が画素領域として形成されることになる。

すなわち、この実施例では、走査信号線３との間に対向電圧信号線５０が走行して形成され、その対向電圧信号線５０を境にして±ｙ方向のそれぞれに画素領域が形成されることになる。

このようにすることによって、ｙ方向に並設される対向電圧信号線５０は従来の約半分に減少させることができ、それによって閉められていた領域を画素領域側に分担させることができ、該画素領域の面積を大きくすることができるようになる。

各画素領域において、前記対向電圧信号線５０にはそれと一体となってｙ方向に延在された対向電極５０Ａがたとえば３本当間隔に形成されている。これら各対向電極５０Ａは走査信号線３に接続されることなく近接して延在され、このうち両脇の２本は映像信号線３に隣接して配置され、残りの１本は中央に位置づけられている。

さらに、このように走査信号線３、対向電圧信号線５０、および対向電極５０Ａが形成された透明基板１Ａの主表面には、これら走査信号線３等をも被ってたとえばシリコン窒化膜からなる絶縁膜が形成されている。この絶縁膜は後述する映像信号線２に対しては走査信号線３および対向電圧信号線５０との絶縁を図るための層間絶縁膜として、薄膜トランジスタＴＦＴに対してはゲート絶縁膜として、蓄積容量Ｃｓｔｇに対しては誘電体膜として機能するようになっている。

この絶縁膜の表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層５１が形成されている。この半導体層５１はたとえばアモルファスＳｉからなり、走査信号線３上において後述する映像信号線２に近接された部分に重畳されて形成されている。これにより、走査信号線３の一部が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成となっている。

そして、この絶縁膜の表面にはそのｙ方向に延在しかつｘ方向に並設される映像信号線２が形成されている。この映像信号線２は、薄膜トランジスタＴＦＴを構成する前記半導体層５１の表面の一部にまで延在されて形成されたドレイン電極２Ａが一体となって備えられている。

さらに、画素領域における絶縁膜の表面には薄膜トランジスタＴＦＴのソース電極５３Ａに接続された画素電極５３が形成されている。この画素電極５３は前記対向電極５０Ａのそれぞれの中央をｙ方向に延在して形成されている。すなわち、画素電極５３の一端は前記薄膜トランジスタＴＦＴのソース電極５３Ａを兼ね、そのままｙ方向に延在され、さらに対向電圧信号線５０上をｘ方向に延在された後に、ｙ方向に延在するコ字形状となっている。

ここで、画素電極５３の対向電圧信号線５０に重畳される部分は、該対向電圧信号線５０との間に前記絶縁膜を誘電体膜とする蓄積容量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇによってたとえば薄膜トランジスタＴＦＴがオフした際に画素電極５３に映像情報を長く蓄積させる効果を奏するようにしている。

なお、前述した薄膜トランジスタＴＦＴのドレイン電極２Ａとソース電極５３Ａとの界面に相当する半導体層５１の表面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層５１の表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。

そして、このように薄膜トランジスタＴＦＴ、映像信号線２、画素電極５３、および蓄積容量Ｃｓｔｇが形成された絶縁膜の上面にはたとえばシリコン窒化膜からなる保護膜が形成され、この保護膜の上面には配向膜が形成されて、液晶表示パネル１のいわゆる下側基板を構成している。

なお、図示していないが、いわゆる上側基板となる透明基板（カラーフィルタ基板）１Ｂの液晶側の部分には、各画素領域に相当する部分に開口部を有するブラックマトリックス（図３の符号５４に相当する）が形成されている。

さらに、このブラックマトリックス５４の画素領域に相当する部分に形成された開口部を被ってカラーフィルタが形成されている。このカラーフィルタはｘ方向に隣接する画素領域におけるそれとは異なった色を備えるとともに、それぞれブラックマトリックス５４上において境界部を有するようになっている。

また、このようにブラックマトリックス、およびカラーフィルタが形成された面には樹脂膜等からなる平坦膜が形成され、この平坦膜の表面には配向膜が形成されている。

〔ドレイン駆動ＩＣの近傍の構成〕
図４は、ドレイン駆動ＩＣ６およびその近傍の詳細を示す平面図で、図２の一点鎖線枠Ｑの部分を示す図である。しかし、この図に示す構成は他のドレイン駆動ＩＣ６およびその近傍においても同様となっている。

同図において、液晶表示パネル１に形成された映像信号線４はマトリックス基板１Ａの周辺にまで延在され、ドレイン駆動ＩＣ６の出力電極に対向する位置に信号供給端子４Ａが形成されている。

この場合、同図から明らかなように、映像信号線４のピッチに対してドレイン駆動ＩＣ６の出力電極のピッチが小さいことから、このドレイン駆動ＩＣ６に接続されるべく各映像信号線４は該ドレイン駆動ＩＣ６の近傍にて互いに収束するようにしてパターン化されている。

一方、マトリックス基板１Ａの表面には、ドレイン駆動ＩＣ６の各入力電極６Ａにそれぞれ対向する位置に端子７０Ａを有し、この端子７０Ａに接続される配線層７０がマトリックス基板１Ａの周辺端の近傍にまで延在されて形成され、その延在端において信号供給端子７０Ｂを有するようになっている。

信号供給端子７０Ｂはドレイン回路基板１６と接続される端子となっており、同図から明らかなように、そのピッチがドレイン駆動ＩＣ６の入力電極６Ａのピッチよりも大きいことから、該配線層７０は互いに発散されるようにしてパターン化されている。

この場合、この配線層７０は、液晶表示装置の大型化にともない、その隣接する配線層との間の間隔は狭められている傾向にあることは上述したとおりである。

ここで、一つのドレイン駆動ＩＣ６は、図１の模式図に示すように、その入力電極が、たとえば図中右側からロジック入力部、基準電源入力部、電源入力部、基準電源入力部、およびロジック入力部というように、機能別ごとにグループ化されて配置されている。

このように構成されたドレイン駆動ＩＣ６は、その入力電極に接続される各配線層を各機能別ごとに隣接させて配置させることができることから、該配線層のレイアウトがしやすくなるとともに、各配線層のパターンもすっきりしたものとすることができる。また、後述のように、前記各配線層を機能別に抵抗の一様化を図る場合に、それらの各配線層は互いに隣接されていることからその調整を図りやすくなるという効果を奏するようになる。

そして、図１に示すように、ドレイン駆動ＩＣ６の入力電極にそれぞれ接続される各配線層７０は、図中右側からロジック入力配線、基準電源配線、電源配線、基準電源配線、およびロジック入力配線というように、機能別ごとにグループ化されて配置されていることになる。

本実施例では、ロジック入力配線はそれら各配線層において一様な抵抗を有するように形成され、基準電源配線はそれら各配線層において一様な抵抗を有するように形成され、電源配線はそれら各配線層において一様な抵抗を有するように形成されている。

すなわち、図４において、ロジック入力配線は、図中右側から所定数グループ化されて配置され、これら各ロジック入力配線は、それぞれ、図中右側から左側へかけて、線幅が除々に細くなるように形成されている。

同図から明らかになるように、各ロジック入力配線はドレイン駆動ＩＣ６と信号供給端子７０Ｂとの間において、放射状に発散するようなパターンで配列されているため、図中右側から左側へかけて、その長さが短くなるように形成されている。

このため、上述のように各ロジック入力配線をその図中右側から左側へかけて線幅が除々に細くなるように形成することによって、それぞれの各ロジック入力配線の抵抗を一様にすることができる。

ここで、配線の抵抗を一様にするとは、必ずしも各ロジック入力配線の抵抗が全く同一であることを意味せず、誤差の範囲を含めてほぼ同一となっていることを意味する。

また、グループ化されたロジック入力配線に隣接するようにして、基準電源配線が、図中右側から所定数グループ化されて配置され、これら各基準電源配線は、それぞれ、図中右側から左側へかけて、線幅が除々に細くなるように形成されている。

ロジック入力配線と同様に、基準電源配線もドレイン駆動ＩＣ６と信号供給端子７０Ｂとの間において、放射状に発散するようなパターンで配列され、図中右側から左側へかけて、その長さが短くなるように形成されている。

このため、上述のように各基準電源配線をその図中右側から左側へかけて線幅が除々に細くなるように形成することによって、それぞれの各ロジック入力配線の抵抗を一様にすることができる。

この場合、各基準電源配線の一様化された抵抗は、ロジック入力配線の一様化された抵抗と必ずしも同じである必要はない。

各ロジック入力配線の抵抗を一様化することによって、ロジック系信号の波形遅延のばらつきを回避し、また、各基準電源配線の抵抗を一様化することによって基準電源の基準電圧をばらつきなく確保せんとする趣旨からである。

さらに、電源配線は、この実施例の場合、ロジック入力配線あるいは基準電源配線の場合と異なり、それらの配線長に大きな差がないものとなっている。ドレイン駆動ＩＣ６における電源入力部の電極がほぼ中央に位置づけられるように設計されているからである。

しかし、これら各電源配線はそれら隣接する部分が互いに接続されるように構成され、結果として複数の配線が一体になって線幅が極めて太く形成されるようになっている。

このようにすることによって、電源配線から供給される電源の電圧降下をできるだけ抑制し、ドレイン駆動ＩＣ６の動作電域を大きく確保せんとする趣旨である。

以上説明したことから明らかなように、上述した実施例によれば、ロジック信号入力電極と接続されている配線層同志で、たとえその抵抗が高くなったとしても該抵抗を一様に構成するともに、基準電源供給電極と接続されている配線層同志で、たとえその抵抗が高くなったとしても該抵抗を一様に構成するようにしたものである。

ロジック信号入力電極と接続されている配線層同志の抵抗を一様にすることによって、その信号の波形遅延にばらつきが生じることがないので映像信号駆動回路の動作の安定化が図れるようになる。

また、基準電源供給電極と接続されている配線層同志の抵抗を一様にすることによって、基準電源の電圧降下のばらつきを抑制することができるようになる。

このことから、映像信号駆動回路の入力側の配線層がたとえ高密度に形成されていても、同種の信号が供給される配線層同志でその抵抗を一様にするだけでよく、その達成が可能となる。

また、ロジック信号入力電極と接続されている配線層は互いに隣接して配置され、また、基準電源供給電極と接続されている配線層は互いに隣接して配置されている。

このため、隣接して配置されている配線層同志の抵抗を一様に構成する作業を極めて簡単にすることができる。

上述した実施例では、各配線層同志の抵抗の一様化を図るのに、それらの線幅によって調整したものである。しかし、このようにすることに限定されることがないのはもちろんである。たとえば、各配線層の一部に他の導電層を重畳させた積層構造とし、該導電層の長さを各配線層ごとに設定することによっても調整できるからである。

また、上述した実施例では、ロジック信号入力配線の抵抗の一様化、および基準電源配線の抵抗の一様化を図ったものである。しかし、ロジック信号入力配線はドレイン駆動ＩＣ６に対して外側（図中左および右側）に位置づけられていることから、その線長の差がたとえば基準電源配線と比較して必然的に大きなものとなってしまう。

このことから、ロジック信号入力配線の抵抗の一様化のみを図った構成としても極めて大きな効果を奏することになる。

さらに、この実施例では、ドレイン駆動ＩＣ６は、図１に示すようにロジック入力部、基準電源入力部、電源入力部は配置されていることはなく、他の形態で配置されていてもよいことはいうまでもない。

さらに、この実施例では、いわゆる横電界方式の液晶表示装置について説明したものである。しかし、この種の液晶表示装置に限定されることはないことはいうまでもない。

本発明による液晶表示装置の一実施例を示す要部概略図である。 本発明による液晶表示装置の一実施例を示す全体概略図である。 本発明による液晶表示装置の画素構成の一実施例を示す平面図である。 本発明による液晶表示装置の一実施例を示す要部構成図である。

符号の説明

４…映像信号線、６…ドレイン駆動ＩＣ、７０…配線層、７０Ｂ…信号供給端子

Claims (6)

1. 基板上にマトリックス状に配置された複数の画素を備えた表示装置において、
   映像信号を各画素に供給する映像信号線と、
   前記映像信号線に映像信号を供給するドレイン駆動ＩＣと、
   前記ドレイン駆動ＩＣの入力電極に対向する位置に形成された第１端子と、
   前記第１端子に接続され、前記基板の周辺端に向かって延在する配線と、
   前記配線の延在端に形成された第２端子と、
   前記映像信号線が基板周辺まで延在され、前記ドレイン駆動ＩＣの出力電極に対向する位置に形成された第３端子と、を有し、
   前記配線は、
   前記第１端子と前記第２端子との間で隣接する部分が互いに接続されない第１配線と、
   前記第１端子と前記第２端子との間で隣接する部分が互いに接続され、他の部分よりも線幅が太くなっている第２配線とを含むことを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記第２配線は、電源配線であることを特徴とする表示装置。
3. 請求項１又は２に記載の表示装置において、
   前記第２配線は、前記線幅が太くなっている部分と前記第２端子との間に、放射上に広がっている部分があることを特徴とする表示装置。
4. 基板上にマトリックス状に配置された複数の画素を備えた表示装置において、
   ドレイン駆動ＩＣと、
   前記ドレイン駆動ＩＣの入力電極に対向する位置に形成された第１端子と、
   前記第１端子に接続され、前記基板の周辺端に向かって延在する配線と、
   前記配線の延在端に形成された第２端子と、を有し、
   前記配線は、
   前記第１端子と前記第２端子との間で隣接する部分が互いに接続されない第１配線と、
   前記第１端子と前記第２端子との間で隣接する部分が互いに接続され、他の部分よりも線幅が太くなっている第２配線とを含むことを特徴とする表示装置。
5. 請求項４に記載の表示装置において、
   前記第２配線は、電源配線であることを特徴とする表示装置。
6. 請求項４又は５に記載の表示装置において、
   前記第２配線は、前記線幅が太くなっている部分と第２端子との間に、放射上に広がっている部分があることを特徴とする表示装置。

Images