JP2003107513A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2003107513A
JP2003107513A JP2001295248A JP2001295248A JP2003107513A JP 2003107513 A JP2003107513 A JP 2003107513A JP 2001295248 A JP2001295248 A JP 2001295248A JP 2001295248 A JP2001295248 A JP 2001295248A JP 2003107513 A JP2003107513 A JP 2003107513A
Authority
JP
Japan
Prior art keywords
integrated circuit
signal
output
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001295248A
Other languages
English (en)
Inventor
Takakazu Yano
矢野　　敬和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2001295248A priority Critical patent/JP2003107513A/ja
Priority to US10/253,525 priority patent/US6864941B2/en
Publication of JP2003107513A publication Critical patent/JP2003107513A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Combinations Of Printed Boards (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 入力端子部側に出力端子が備わる集積回路を
さらなる低コスト化と小型化に有利である液晶基盤に実
装する方式（ＣＯＧ）に採用する際、入力側の電極引き
回しスペースが広がるため液晶表示装置全体の面積が大
きくなるので総合コストが高くなる。 【解決手段】 液晶表示装置の仕様上、複数の集積回路
の全出力端子が必要でないことを利用して集積回路１１
０の出力のみを余らせるのではなく、集積回路１０９と
集積回路１１０の入力側の出力をほぼ均等数で第１の非
引き出し出力電極群１１１および第２の非引き出し出力
電極群１１２のごとく電極を引き出さないことによりパ
タンレイアウトのスペースを空ける。その場合、スター
ト信号として第１のスタート信号１０４および第２のス
タート信号１０５を各々の集積回路に入力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置を構成
する素子基板またはコモン基板への集積回路の実装構造
に関する。
【０００２】
【従来の技術】液晶表示のための集積回路はプロセス改
善によって小型化し多出力化することによって、高機能
かつ低コスト化されてきた。現在、１つの課題は集積回
路の素子自体は小さくなっているのに対して、電極はあ
る一定の面積以上確保しないと実装できないことであ
る。このため、従来は入力電極側と反対の辺に沿っての
みに配置されていた出力電極を入力側にも配置して多出
力化してコストパフォーマンスを高めている集積回路も
製品化されている。
【０００３】図４は前述の集積回路をフレキシブルプリ
ンテッドサーキット（以下ＦＰＣと記載する）上に備え
る構成、いわゆるテープオートメーテッドボンディング
（ＴＡＢ）実装を用いた液晶表示装置の配線図を示す。
最初に液晶表示装置の構成を説明する。液晶表示装置
は、液晶表示するための信号発生回路および電源回路
（両回路とも図示せず）を搭載したプリンテッドサーキ
ッドボード４２２（以下ＰＣＢと記載する）と、第１の
集積回路４０９を備える第１のＦＰＣ４２０と、第２の
集積回路４１０を備える第２のＦＰＣ４２１と、第３の
ＦＰＣ４１９と、素子基板４１８とコモン基板４３４の
間に液晶が注入された液晶表示素子４３５から構成され
ている。素子基板４１８は、シンフィルムトランジスタ
（ＴＦＴ）素子が形成されており、コモン基板４３４は
表示領域４３０に全面電極が形成されている。実際に商
品化されている多くの前述の液晶表示装置は高解像度
（例えば６４０列２４０行）であるが、説明を簡単にす
るためここでは７０列２０行として説明する。
【０００４】第１のＦＰＣ４２０、第２のＦＰＣ４２
１、および第３のＦＰＣ４１９と、ＰＣＢ４２２とは圧
着コネクタ（図示せず）によって接続されている。第１
のＦＰＣ４２０、第２のＦＰＣ４２１および第３のＦＰ
Ｃ４１９と、素子基板４１８とは絶縁性接着シートの中
に導電粒子を混在させた異方性導電シート（ＡＣＳ）に
よって熱圧着されている。
【０００５】第１のＦＰＣ４２０は、ＰＣＢ４２２に備
えられた信号発生回路から発生する信号および電源回路
から発生する電源を第１の集積回路４０９に伝達し、第
１の集積回路４０９の出力を素子基板４１８に伝達する
役割を果たす。第２のＦＰＣ４２１は、ＰＣＢ４２２に
備えられた信号発生回路から発生する信号および電源回
路から発生する電源を第２の集積回路４１０に伝達し、
第２の集積回路４１０の出力を素子基板４１８に伝達す
る役割を果す。第３のＦＰＣ４１９は、ＰＣＢ４２２に
備えられた信号発生回路から発生する信号および電源回
路から発生する電源を第３の集積回路４１７に伝達し、
第３の集積回路４１７の出力を素子基板４１８に伝達す
る役割を果たす。
【０００６】液晶表示素子４３５は、第１の集積回路４
０９および第２の集積回路４１０の出力をデータ信号と
し、第３の集積回路４１７の出力を走査信号として７０
列２０行の時分割線順次駆動（マルチプレックス駆動）
することによって、表示領域４３０に画像を表示する。
【０００７】第１の集積回路４０９および第２の集積回
路４１０は、入力端子が備わっている側の辺にも出力端
子がある集積回路である。それぞれ第１のＦＰＣ４２０
および第２のＦＰＣ４２１にこの集積回路４０９，４１
０を、金または半田で構成された電極面を下にして異方
性導電シート（ＡＣＳ）によって熱圧着した、いわゆる
テープオートメイテッドボンディング（ＴＡＢ）実装さ
れている。実際に商品化されている第１の集積回路４０
９および第２の集積回路４１０の入力端子が備わってい
る側の辺の出力端子数は、入力端子を挟んで左右に２０
端子以上を備えているが、説明を簡単にするためにここ
では入力端子の左に４出力端子、右に１２端子を備える
こととして説明する。
【０００８】以下、配線の意味について説明する。第１
の電源線群４０１は、第１の集積回路４０９および第２
の集積回路４１０を駆動するためのグランド（０Ｖ電
位）および＋５Ｖ電位の電源からなる。第１のデータ信
号線群４００は、階調を示す信号群を伝達し、０ビット
目のデータ線、１ビット目のデータ線、２ビット目のデ
ータ線、および３ビット目のデータ線の４本から成る。
クロック信号線４０３は、第１のデータ信号線群４００
によって伝達される信号を読み込むタイミングを規定す
る信号を伝達する。
【０００９】スタート信号線４２３は、第１のデータ信
号線群４００で伝達されるデータ信号群を第１の集積回
路４０９への読み込みを開始するタイミングを規定する
スタート信号を伝達する。第１のカスケード信号線４０
５は、第１の集積回路４０９のデータを読み込みが終了
すると発生するカスケード信号を、第２の集積回路４１
０へ第１のデータ信号線群４００で伝達されるデータ信
号群の読み込みを開始するタイミングを規定する信号と
して伝達する。ラッチ信号線４０２は、第１の集積回路
４０９および第２の集積回路４１０に読み込んだデータ
を、出力するタイミングを規定するためのラッチ信号を
伝達する。第２カスケード信号線４２５は、本来、第２
の集積回路４１０のデータを読み込み終わると発生する
カスケード信号を、次の集積回路へ第１のデータ信号線
群４００で伝達されるデータ信号群の読み込みを開始す
るタイミングを規定する信号として伝達するが、この図
４の液晶表示装置では、次の集積回路が無いので、ＰＣ
Ｂ４２２上の電極に接続されていない。（図４中、第２
のカスケード信号線４２５に付けた×印はＰＣＢ４２２
上の電極につながっていないことを示す。）
【００１０】第１の出力線群４３１は、第１の集積回路
４０９の入力端子が設けられた辺に沿って設けられた複
数の出力配線を示し、第３の集積回路４１７が実装され
ている側からみて第１列から第４列までの出力信号を素
子基板４１８に設けた電極（図示せず）に伝達する。第
２の出力線群４１１は、第１の集積回路４０９の入力端
子が設けられた辺に対向する辺に沿って設けられた複数
の出力配線を示し、第３の集積回路４１７が実装されて
いる側からみて第５列から第３２列までの出力信号を素
子基板４１８に設けた電極（図示せず）に伝達する。第
３の出力線群４１２は、第１の集積回路４０９の入力端
子が設けられた辺に沿って設けられた複数の出力配線を
示し、第３の集積回路４１７が実装されている側からみ
て第３３列から第４４列までの出力信号を素子基板４１
８に設けた電極（図示せず）に伝達する。
【００１１】第４の出力線群４１３は、第２の集積回路
４１０の入力端子が設けられた辺に沿って設けられた複
数の出力配線を示し、第３の集積回路４１７が実装され
ている側からみて第４５列から第４８列までの出力信号
を素子基板４１８に設けた電極（図示せず）に伝達す
る。第５の出力線群４１４は、第２の集積回路４１０の
入力端子が設けられた辺に対向する辺に沿って設けられ
た複数の出力配線を示し、第３の集積回路４１７が実装
されている側からみて第４９列から第７０列までの出力
信号を素子基板４１８に設けた電極（図示せず）に伝達
する。
【００１２】第６の出力線群４３２は、第２の集積回路
４１０の入力端子が設けられた辺に対向する辺に沿って
設けられた複数の出力配線を示し、本来なら、第３の集
積回路４１７が実装されている側からみて第７１列から
第７６列までの出力信号を伝達するが、本液晶表示装置
の仕様が７０列であるので素子基板４１８の電極は接続
されていない。（図４中、第６の出力線群４３２に付け
た×印は素子基板４１８上の電極につながっていないこ
とを示す。） 第７の出力線群４０８は、第１の集積回路４０９の入力
端子が設けられた辺に沿って設けられた複数の出力配線
を示し、本来なら第３の集積回路４１７が実装されてい
る側からみて第７７列から第８８列までの出力信号を伝
達するが、本液晶表示装置の仕様が７０列であるので、
素子基板４１８の電極は接続されていない。（図４中、
第７の出力線群４０８に付けた×印は素子基板４１８上
の電極につながっていないことを示す。）
【００１３】第３の集積回路４１７は、素子基板４１８
にＡＣＦにて熱圧着実装する、いわゆるチップオングラ
ス（ＣＯＧ）実装されている。該第３の集積回路４１７
は、第３のＦＰＣ４１９を介して入力される信号に応じ
て順次走査出力する機能を持つ。実際に商品化されてい
る第３の集積回路４０９の出力端子数は、１２０端子以
上を備えているのが普通であるが、説明を簡単にするた
めここでは２０出力端子を備えることとする。
【００１４】第２の電源線群４０６は、第３の集積回路
４１７を駆動するためのグランド（０Ｖ電位）、＋５
Ｖ、−１５Ｖ、および＋１５Ｖの電源からなる。第２の
データ信号線群４０７は、第３の集積回路４１７に入力
するフレームスタート信号および行クロック信号から成
る。行クロック信号は行選択のタイミングを規定する信
号であり、フレームスタート信号は最初の行を選択する
タイミングを示す。走査電極４１６は、液晶表示素子４
３５の行を順次選択するための素子基板４１８に設けら
れた２０本の電極である。第３の集積回路４１７は、フ
レームスタート信号を入力するとクロック信号の立ち上
がりのタイミングにて上から下へ走査電極４１６を順次
選択する。基底信号線４３６は、通常、ＴＦＴ動作に必
要なコモン基板４３４の全面電極の電位を規定する電源
をコモン基板４３４に伝達する。ここで、第３の集積回
路４１７の電源電位の意味および基底電位の意味につい
ては、通常ＴＦＴを動作する場合と同様であり、本発明
との関連性が低いので説明は割愛する。
【００１５】次に第１の集積回路４０９および第２の集
積回路４１０の動作について説明する。第１の集積回路
４０９は、スタート信号線４２３の信号を入力すると、
クロック信号線４０３の信号の立ち上がりのタイミング
に従って第１のデータ信号線群４００のデータ信号を読
み込む。出力の最大数である４４出力分のデータ信号
（１列目から４４列目までのデータ）を読み込み終わる
と、第１のカスケード信号線４０５にカスケード信号を
出力する。第２の集積回路４１０は、第１のカスケード
信号線４０５のカスケード信号を入力すると、クロック
信号線４０３の信号の立ち上がりのタイミングで第１の
データ信号線群４００のデータ信号（４５列目から７０
列目までのデータ）を読み込む。
【００１６】第１の集積回路４０９および第２の集積回
路４１０は、ラッチ信号線４０２によって伝達されるラ
ッチ信号の立ち上がりのタイミングで、第１の出力線群
４３１、第２の出力線群４１１、第３の出力線群４１
２、第４の出力線群４１３、第５の出力線群４１４、第
６の出力線群４３２、および第７の出力線群４０８に出
力信号を出力する。ここで、第６の出力線群４３２、お
よび第７の出力線群４０８の出力信号は不定であるが、
素子基板４１８には接続されていないので、表示画像に
は影響しない。
【００１７】以上によって液晶表示素子４３５の表示領
域４３０に７０列２０行の画像を表示できる。
【００１８】
【発明が解決しようとする課題】前述の第１の集積回路
４０９および第２の集積回路４１０のような入力端子側
にも出力端子を備える集積回路を、小型化と低コスト化
に有利である液晶基板に異方性導電シート（ＡＣＳ）に
て実装するいわゆるチップオングラス（ＣＯＧ）に実装
することが考えられる。しかしながら、入力端子側の電
極引き回しを考えた場合、入力端子側に設ける出力端子
からの引き出し電極が弊害となってＦＰＣ接続に必要な
接続パターン幅および隣接するパターンとのショートを
防ぐために必要なギャップ幅を確保するのが困難であっ
た。
【００１９】本発明は、前述課題を解決するために入力
側の液晶基板上の電極レイアウトと入力信号を工夫しす
ることによって、前述の集積回路をＣＯＧ実装にて液晶
表示装置を構成する基板に実装して液晶表示装置を小型
化すること目的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶表示装置は、下記記載の手段を採用す
る。本発明の液晶表示装置は、入力端子群と前記入力端
子群側に出力端子群を有し基板に実装された集積回路
と、前記集積回路からの表示信号を表示領域へ伝達する
ための前記基板に設けた出力電極と、外部からの信号を
前記集積回路に伝達するための前記基板に設けた入力電
極と、前記基板に接続したフレキシブルプリンテッドサ
ーキットとを有する液晶表示装置であって、前記集積回
路の前記出力端子群の少なくとも一部に対応する前記出
力電極を省略し、該省略した前記出力電極配置部分を前
記入力電極の配置部分として利用したことを特徴とす
る。
【００２１】［作用］入力端子側に出力端子を設けた集
積回路をＣＯＧ形式で実装する際、問題となるのが液晶
基板への入力信号を伝達するためのＦＰＣ接続領域の確
保である。接続時の未導通および隣接するパターンとの
ショートを防ぐためのパターン幅とギャップ幅の面積確
保を必要とするためである。
【００２２】液晶表示装置の仕様上、複数の集積回路を
搭載し集積回路の全出力が必要でない場合は、所定の集
積回路の出力のみを未使用にするのではなく、各々の集
積回路の入力側の出力をほぼ均等に未使用とする。これ
によって入力側に備えられた出力端子を引き出す電極は
不必要となり、入力電極のためのスペースが空く。その
場合、従来のカスケード信号ではズレた画像となるの
で、連続した画像が表示できるデータ読み込み開始タイ
ミングを規定するスタート信号を各々の集積回路に独立
して入力する。ここで、集積回路の設定によって出力数
を変更し、カスケード信号のタイミングを自由に変更で
きるのであればその必要はない。しかしながら、出力数
を自由に変更する（例えば１００〜２４０出力）となる
と設定端子が増える上、回路も複雑になるので現実的で
はない。また、集積回路の出力数を液晶の仕様合致させ
ることも可能ではあるが、液晶表示装置を作製するたび
にその仕様に合致した集積回路を作製することとなり、
手間とコストの面で不利である。上記の通りスタート信
号を独立して入力することが最も現実的で合理的な方法
である。このことによって集積回路をＣＯＧ実装するこ
とが可能となり、液晶表示装置全体の小型化、高精細
化、および低コスト化を実現する。
【００２３】
【発明の実施の形態】以下図面を用いて本発明の液晶表
示装置における最適な実施形態を説明する。
【００２４】図１は本発明の実施の形態による液晶表示
装置の配線図を示す図である。最初に図１に示した液晶
表示装置の構造説明を行う。液晶表示装置は液晶表示す
るための信号発生回路および電源回路（信号発生回路お
よび電源回路とも図示せず）を搭載したＰＣＢ（図示せ
ず）と、ＰＣＢから信号と電源を第１の集積回路４０９
と第２の集積回路４１０と第３の集積回路４１７とに伝
達するためのＦＰＣ１３１と、第１の集積回路４０９と
第２の集積回路４１０と第３の集積回路４１７がＣＯＧ
実装されている素子基板１０８と、コモン基板１３５
と、素子基板１０８とコモン基板１３５の間に液晶が注
入された液晶表示素子１３６から構成されている。素子
基板１０８には、シンフィルムトランジスタ（ＴＦＴ）
素子が形成されており、コモン基板１３５には、表示領
域１３４の全面に透明電極が形成されている。実際に商
品化されている前述の液晶表示装置は高解像度（例えば
６４０列２４０行）であるが、説明を簡単にするためこ
こでは７０列２０行として説明する。
【００２５】ＦＰＣ１３１と図示しないがこのＦＰＣ１
３１の左端に接続するＰＣＢとは、圧着コネクタ（図示
せず）によって接続されており、ＦＰＣ１３１と素子基
板１０８とは異方性導電シート（ＡＣＳ）によって熱圧
着されている。ＦＰＣ１３１はＰＣＢに備えられた信号
発生回路から発生する信号および電源回路から発生する
電源を第１の集積回路４０９、第２の集積回路４１０お
よび第３の集積回路４１７に接続し、各々の集積回路４
０９，４１０，４１７の出力を素子基板１０８に接続す
る役割を果す。
【００２６】液晶素子１３６は、第１の集積回路４０９
および第２の集積回路４１０の出力をデータ信号とし、
第３の集積回路４１７の出力を走査信号として７０列２
０行の時分割線順次駆動（マルチプレックス駆動）する
ことによって、表示領域１３４に画像を表示する。
【００２７】第１の集積回路４０９および第２の集積回
路４１０は、入力端子が備わっている側にも出力端子が
ある集積回路であり、素子基板１０８に異方性導電シー
トによって熱圧着する、いわゆるＣＯＧ実装されてい
る。実際に商品化されている第１の集積回路４０９およ
び第２の集積回路４１０の入力端子が備わっている側の
出力端子数は、入力端子を挟んで左右に２０端子以上を
備えているが、説明を簡単にするためここでは入力端子
の左に４出力端子、右に１２端子を備えることとする。
また、入力端子を備える辺と対向する辺には２８の出力
端子を備え、合計で４４の出力端子を備える集積回路で
ある。
【００２８】次に各配線の意味について説明する。第１
の電源線群１０１は、第１の集積回路４０９および第２
の集積回路４１０を駆動するためのグランド（０Ｖ電
位）および＋５Ｖ電位の電源からなる。データ信号線群
１３０は、第１の集積回路４０９および第２の集積回路
４１０の階調を規定する信号群を伝達し、０ビット目の
データ線、１ビット目のデータ線、２ビット目のデータ
線、および３ビット目のデータ線の４本から成る。クロ
ック信号線１０３は、データ信号線群１３０によって伝
達される信号を読み込むタイミングを規定する信号を伝
達する。
【００２９】第１のスタート信号１０４は、データ信号
線群１３０で伝達されるデータ信号群を第１の集積回路
４０９への読み込みを開始するタイミングを規定するス
タート信号を伝達する。第２のスタート信号線１０５
は、第２の集積回路４１０へデータ信号線群１３０で伝
達されるデータ信号群の読み込みを開始するタイミング
を規定する信号として伝達する。ラッチ信号線１０２
は、第１の集積回路４０９および第２の集積回路４１０
に読み込んだデータを、出力するタイミングを規定する
ためのラッチ信号を伝達する。第１のカスケード信号１
３２は、本来、第１の集積回路４０９の出力数分のデー
タを読み込み終わると発生するカスケード信号を、第２
の集積回路４１０へデータ信号線群１３０で伝達される
データ信号群の読み込みを開始するタイミングを規定す
る信号として伝達するが、第２の集積回路４１０は第２
のスタート信号１０５をスタート信号として入力するの
で接続されていない。（図１中、第１のカスケード信号
線１３２に付けた×印はＦＰＣ１３１上の電極につなが
っていないことを示す。）第２のカスケード信号線１３
３は、本来、第２の集積回路４１０の出力数分のデータ
を読み込み終わると発生するカスケード信号を、次の集
積回路へデータ信号線群１３０で伝達されるデータ信号
群の読み込みを開始するタイミングを規定する信号とし
て伝達するが、次の集積回路が無いので接続されていな
い。（図１中、第１のカスケード信号線１３３に付けた
×印はＦＰＣ１３１上の電極につながっていないことを
示す。）
【００３０】第１の出力線群１１３は、第１の集積回路
４０９の入力端子が設けられた辺に沿って設けられた素
子基板１０８上の複数の電極出力配線を示し、第３の集
積回路４１７が実装されている側からみて第１列から第
４列までの出力信号を伝達する。第２の出力線群１１４
は、第１の集積回路４０９の入力端子が設けられた辺に
対向する辺に沿って設けられた複数の素子基板１０８上
の電極出力配線を示し、第３の集積回路４１７が実装さ
れている側からみて第５列から第３２列までの出力信号
を伝達する。第３の出力線群１１５は、第１の集積回路
４０９の入力端子が設けられた辺に沿って設けられた複
数の素子基板１０８上の電極出力配線を示し、第３の集
積回路４１７が実装されている側からみて第３３列から
第３５列までの出力信号を伝達する。
【００３１】第４の出力線群１１６は、第２の集積回路
４１０の入力端子が設けられた辺に沿って設けられた素
子基板１０８上の複数の電極出力配線を示し、第３の集
積回路４１７が実装されている側からみて第３６列から
第３９列までの出力信号を伝達する。第５の出力線群１
１７は、第２の集積回路４１０の入力端子が設けられた
辺に対向する辺に沿って設けられた素子基板１０８上の
複数の電極出力配線を示し、第３の集積回路４１７が実
装されている側からみて第４０列から第６７列までの出
力信号を伝達する。第６の出力線群１１８は、第１の集
積回路４０９の入力端子が設けられた辺に沿って設けら
れた素子基板１０８上の複数の電極出力配線を示し、第
３の集積回路４１７が実装されている側からみて第６８
列から第７０列までの出力信号を伝達する
【００３２】第１の非引き出し出力電極群１１１は、第
１の集積回路４１０の入力端子が設けられた辺に対向す
る辺に沿って設けられた複数の出力配線を示し、本来な
ら第３の集積回路４１７が実装されている側からみて第
３６列から第４４列までの出力信号を伝達するが、ＦＰ
Ｃ１３１との接続に必要な素子基板１０８上の入力電極
パタンのスペースを空けるために、表示領域１３４に引
き出されてされていない。（図１中、第１の非引き出し
出力電極群１１１に付した×印は素子基板１０８上の電
極は表示領域１３４に引き出されていないことを示
す。）第２の非引き出し出力電極群１１２は、第１の集
積回路４０９の入力端子が設けられた辺に沿って設けら
れた複数の出力配線を示し、本来なら第３の集積回路４
１７が実装されている側からみて第７１列から第８８列
までの出力信号を伝達するが、本液晶表示装置の仕様が
７０列であるので素子基板１０８の電極は表示領域１３
４に引き出されてされていない。（図１中、第２の非引
き出し出力電極群１１２に付した×印は素子基板１０８
上の電極が表示領域１３４に引き出されていないことを
示す。）
【００３３】第３の集積回路４１７は、ＦＰＣ１３１を
介して入力される信号に応じて順次走査出力する機能を
持つ。実際に商品化されている第３の集積回路４０９の
出力端子数は１２０端子以上を備えているのが普通であ
るが、説明を簡単にするためここでは２０出力端子を備
えることとする。
【００３４】第２の電源線群１０６は、第３の集積回路
４１７を駆動するためのグランド（０Ｖ）、＋５Ｖ、−
１５Ｖ、および＋１５Ｖの電源からなる。同期信号線群
１０７は、第３の集積回路４１７に入力するフレームス
タート信号および行クロック信号から成る。この行クロ
ック信号は行選択のタイミングを規定する信号であり、
フレームスタート信号は最初の行を選択するタイミング
を示す。走査電極１１９は、液晶表示素子１３６の行を
順次選択するための素子基板１０８に設けられた２０本
の電極である。第３の集積回路４１７はフレームスター
ト信号を入力するとクロック信号の立ち上がりのタイミ
ングにて上から下へ走査電極４１６を順次選択する。基
底信号線１３７は、通常、ＴＦＴ動作に必要なコモン基
板１３５の全面電極の電位を規定する電源をコモン基板
１３５に伝達する。ここで、第３の集積回路４１７電源
電位の意味および基底電位の意味については、通常ＴＦ
Ｔを動作する場合と同様であり、本発明との関連性が低
いので説明は割愛する。
【００３５】ＦＰＣ１３１に図示された配線のうち、実
線はおもて面（紙面おもて面）の配線を示しており、破
線は裏側（紙面裏面）の配線を示している。おもて面の
配線から裏面の配線へはＦＰＣ作製工程にて通常使われ
るコンタクトホールにて接続されている。また、第１の
集積回路入力部１２１は、第１の集積回路４０９の入力
領域を示し、第２の集積回路入力部１２２は第１の集積
回路４０９への入力領域を示す。
【００３６】次に第１の集積回路４０９および第２の集
積回路４１０の動作について説明する。第１の集積回路
４０９は、第１のスタート信号線１０４の信号を入力す
るとクロック信号線１０３の信号の立ち上がりのタイミ
ングに従ってデータ信号線群１３０のデータ信号を読み
込む。出力の最大数である４４出力分のデータ信号（１
列目から４４列目までのデータ）を読み込み終わると、
第１のカスケード信号１３２にカスケード信号を出力す
る。第２の集積回路４１０は、第２のカスケード信号線
１３３のカスケード信号を入力するとクロック信号線４
０３の信号の立ち上がりのタイミングでデータ信号線群
１３０のデータ信号（３６列目から７０列目までのデー
タ）を読み込む。
【００３７】第１の集積回路４０９および第２の集積回
路４１０は、ラッチ信号線１０２のラッチ信号の立ち上
がりのタイミングで第１の出力線群１１３、第２の出力
線群１１４、第３の出力線群１１５、第４の出力線群１
１６、第５の出力線群１１７、および第６の出力線群１
１８に出力信号を出力する。従第１の非引き出し出力電
極群１１１および第２の非引き出し出力電極群１１２
は、素子基板４１８の表示領域に引き出されていないの
で表示画像には影響しない。
【００３８】以上によって、液晶表示素子１３６の表示
領域１３４に７０列２０行の画像を表示できる。
【００３９】次に具体的な素子基板１０８上の電極のレ
イアウトについて図２を使って説明する。図２は図１中
の第１の集積回路４０９に対する第１の集積回路入力部
１２１における素子基板１０８上の電極パタンレイアウ
ト図を示す。図中、素子基板端面２０４は素子基板１０
８の端面を示し、集積回路外形２１１は第１の集積回路
４０９の外形を示す。第１の出力端子群２０５は、第３
の集積回路４１７が実装されている側からみて第１の集
積回路４０９に備えられた第１列から第４列までの出力
信号を出力する。第２の出力端子群２０６は、第３の集
積回路４１７が実装されている側からみて第１の集積回
路４０９に備えられた第５列から第３２列までの出力信
号を出力する。第３の出力端子群２０８は、第１の集積
回路４０９に備えられた第３の集積回路４１７が実装さ
れている側からみて第３３列から第３５列までの出力信
号を出力する。非引き出し出力電極群２０７は、第３の
集積回路４１７が実装されている側からみて第１の集積
回路４０９に備えられた第３６列から第４４列までの出
力信号を出力するが、電極は画像表示用には引き出され
ていない。
【００４０】第１の入力端子２３１は、第１のスタート
信号を入力し、第２の入力端子２３２はグランド電源を
入力し、第３の入力端子２３３は＋５Ｖを入力し、第４
の入力端子２３４はラッチ信号を入力し、第５の入力端
子２３５はクロック信号を入力する。第６の入力端子２
３６は、０ビット目のデータ信号を入力し、第７の入力
端子２３７は１ビット目のデータ信号を入力し、第８の
入力端子２３８は２ビット目のデータ信号を入力し、第
９の入力端子２３９は３ビット目のデータ信号を入力す
る。また、出力端子２１２はカスケード信号を出力する
が、この信号を使用しないので電極は引き出されていな
い。
【００４１】第１の電極群２０９は、第３の集積回路４
１７が実装されている側からみて第１列から第４列まで
の出力信号を表示領域１３４に引き出す。第２の電極群
２１３は、第３の集積回路４１７が実装されている側か
らみて第５列から第３２列までの出力信号を表示領域１
３４に引き出されている。第３の電極群２１０は、第３
の集積回路４１７が実装されている側からみて第３３列
から第３５列までの出力信号を表示領域１３４に引き出
されている。
【００４２】第１の電極２２１は、ＦＰＣ１３１から第
１の入力端子２３１へ第１のスタート信号を接続し、第
２の電極２２２はＦＰＣ１３１から第２の入力端子２３
２へグランド電源を接続し、第３の電極２２３は第３の
入力端子２３３へ＋５Ｖを接続し、第４の電極２２４は
ＦＰＣ１３１から第４の入力端子２３４へラッチ信号を
接続し、第５の電極２２５はＦＰＣ１３１から第５の入
力端子２３５へクロック信号を接続する。第６の電極２
２６は、ＦＰＣ１３１から第６の入力端子２３６は０ビ
ット目のデータ信号を接続し、第７の電極２２７はＦＰ
Ｃ１３１から第７の入力端子２３７は１ビット目のデー
タ信号を接続し、第８の電極２２８はＦＰＣ１３１から
第８の入力端子２３８は２ビット目のデータ信号を接続
し、第９の電極２２９はＦＰＣ１３１から第９の入力端
子２３９は３ビット目のデータ信号を接続する。
【００４３】第１〜第９の入力電極２２１〜２２９は、
ＦＰＣ１３１が電気的に接続されかつリークが発生しな
いためのパタン幅２０１（例えば３００μｍ）およびギ
ャップ２０２（例えば１００μｍ）を確保している。も
し、非引き出し出力電極群２０７が他の第３の出力端子
群２０８のごとく出力電極が引き出されていた場合、素
子基板端面２０４と集積回路外形２１１との距離である
入力幅２１４を広げない限り、非引き出し出力電極群２
０７に対する引き出し電極に必要な面積のために、第１
〜第９の電極２２１〜２２９に対するパタン幅２０１お
よびギャップ２０２のための面積は確保できない。すな
わち、非引き出し出力電極群２０７の電極を引き出さな
いことによって、引き出し電極によるＦＰＣ１３１を接
着する面積が確保できるので第１〜第９の電極２２１〜
２２９の入力幅２１４を狭くできる。
【００４４】第２の集積回路４１０に対する第２の集積
回路入力部１２２に関しては図示しないが、前述した集
積回路入力部１２１に関する電極配線レイアウトと同様
である。ただし、第１の電極群２０９に対する電極は第
３の集積回路４１７が実装されている側からみて第３６
列から第３９列までの出力信号を表示領域１３４に引き
出し、第２の電極群２１３に対する電極は第３の集積回
路４１７が実装されている側からみて第４０列から第６
７列までの出力信号を表示領域１３４に引き出し、第３
の電極群２１０は第３の集積回路４１７が実装されてい
る側からみて第６８列から第７０列までの出力信号を表
示領域１３４に引き出すこととなる。
【００４５】図３は本発明の連続画像表示のための入力
信号のタイミングを示した波形図である。図中、ラッチ
信号３０１は、各行ごとにパルス発生し、第１の集積回
路４０９および第２の集積回路４１０に入力されたデー
タ信号に沿った出力信号を一度に出力をさせる信号であ
る。クロック信号３０２は、データ信号を集積回路に読
み込むための信号である。第１〜第４のデータ信号は出
力信号の基となる信号であり、第１のデータ信号３１
０、第２のデータ信号３１１、第３のデータ信号３１
２、および第４のデータ信号３１３は階調を規定するデ
ータ信号群である。第１のデータ信号３１０は０ビット
目の信号であり、第２のデータ信号３１１は１ビット目
の信号であり、第３のデータ信号３１２は２ビット目の
信号であり、第４のデータ信号３１３は３ビット目の信
号である。
【００４６】第１スタート信号３０４は、第１の集積回
路４０９にデータ信号を読み込むタイミングを規定する
ためのパルス信号であり、ラッチ信号３０１を基準にし
て最初のクロック信号３０２の立ち上がりである第１の
タイミング３２１でハイレベルとなり、第２番目のクロ
ック信号の立ち上がりである第２のタイミング３２４か
らデータ信号を読み込むことを指示する信号である。第
２スタート信号３０５は、第２の集積回路４１０にデー
タ信号を読み込むタイミングを規定するためのパルス信
号であり、ラッチ信号３０１を基準にして３５番目のク
ロック信号の立ち上がりである第３のタイミング３２２
でハイレベルとなり、３６番目のクロック信号３０２の
立ち上がりである第４のタイミング３２５からデータ信
号を読み込むことを指示する信号である。
【００４７】以上により、第１の集積回路４０９は第３
の集積回路４１７が実装されている側からみて第１列か
ら第３５列までの出力をし、第２の集積回路４１０は第
３の集積回路４１７が実装されている側からみて第３６
列から第７０列までの出力をする。従って、表示領域１
３４には連続的で切れ目のない画像を表示できる。
【００４８】本実施形態では集積回路が２個の例を示し
たが、勿論複数個であればそれぞれの集積回路に独立の
スタート信号を入力すれば、本実施形態と同様に入力ス
ペースを最小限に押さえることができる。また、入力端
子、電極が接続される出力端子、電極が接続されない出
力端子の数は本例で示した数に限定するものではない。
さらに、本例ではデータ側集積回路について示したが、
走査側信号を出力する集積回路等スタート信号を入力し
て動作して連結して使う集積回路を用いた液晶表示装置
については同様である。
【００４９】本実施形態では液晶表示装置をＴＦＴ（い
わゆるアクティブ構造）について説明したが、スーパー
ツイステッドネマティック（ＳＴＮ）のような単純マト
リクス構造の液晶表示装置においても、以上の説明と同
様のパタンレイアウトとスタート信号の入力方法にて目
的を達成できる。前述の集積回路は素子基板４１８側に
実装されているがコモン側基板１３５に実装する場合も
勿論同様であり、その他の液晶表示装置を構成する基板
に実装されている場合も同様である。
【００５０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、入力電極および該入力電極側に設けた出力端
子を有する集積回路を低コストな実装法であるＣＯＧ実
装を適用して、入力スペースを最小限に押さえることが
できるため、液晶表示装置の小型化が可能となり、さら
に電極を微細化することができ液晶表示装置の高解像度
化も達成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示装置の構
造を説明するための図面である。
【図２】本発明の実施の形態における液晶表示装置の入
力部のレイアウトを説明するための図面である。
【図３】本発明の実施の形態における液晶表示装置のタ
イミングを示す波形図である。
【図４】従来例における表示表示装置を説明するための
図面である。
【符号の説明】
１０４：第１のスタート信号線 １０５：第
２のスタート信号線 １１１：第１の非引き出し出力電極群 １１２：第２の非引き出し出力電極群 １１３：第１の出力線群 １３１：フレキシブルプリンテッドサーキット（ＦＰ
Ｃ） ２０１：パターン幅 ２０２：ギャップ ２０５：第１の出力端子群 ２０６：第２
の出力端子群 ２０７：非引き出し出力電極群 ２０８：
第３の出力端子群 ２２１〜２２９：第１〜第９の電極 ２３
１〜２３９：入力電極 ３０４：第１のスタート信号 ３０５：第２
のスタート信号 ４０９：第１の集積回路 ４１０：第２の
集積回路 ４１７：第３の集積回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ ５Ｇ４３５ 3/36 3/36 Ｈ０５Ｋ 1/14 Ｈ０５Ｋ 1/14 Ｃ Ｆターム(参考） 2H092 GA45 GA48 GA50 GA60 NA16 5C006 BB11 BC02 BC24 FA41 5C080 AA10 BB05 DD22 FF09 JJ02 JJ04 JJ06 5C094 AA05 AA15 BA43 CA19 DB01 EA02 5E344 AA01 AA02 AA22 BB02 BB04 BB07 CD04 DD06 EE12 EE21 5G435 AA18 BB12 EE40 EE47

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 入力端子群と前記入力端子群側に出力端
    子群を有し基板に実装された集積回路と、前記集積回路
    からの表示信号を表示領域へ伝達するための前記基板に
    設けた出力電極と、外部からの信号を前記集積回路に伝
    達するための前記基板に設けた入力電極と、該入力電極
    に接続したフレキシブルプリンテッドサーキットとを有
    する液晶表示装置であって、 前記集積回路の前記出力端子群の少なくとも一部に対応
    する前記出力電極を省略し、該省略した前記出力電極配
    置部分を前記入力電極の配置部分として利用したことを
    特徴とする液晶表示装置。
  2. 【請求項２】 前記集積回路は複数であることを特徴と
    する請求項１記載の液晶表示装置。
  3. 【請求項３】 前記複数の集積回路は画像表示のための
    信号の入力を開始する基準となるスタート信号を前記複
    数の集積回路に独立のタイミングで入力することを特徴
    とする請求項２記載の液晶表示装置。
JP2001295248A 2001-09-27 2001-09-27 液晶表示装置 Pending JP2003107513A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001295248A JP2003107513A (ja) 2001-09-27 2001-09-27 液晶表示装置
US10/253,525 US6864941B2 (en) 2001-09-27 2002-09-25 Display apparatus characterized by wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295248A JP2003107513A (ja) 2001-09-27 2001-09-27 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2003107513A true JP2003107513A (ja) 2003-04-09

Family

ID=19116714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295248A Pending JP2003107513A (ja) 2001-09-27 2001-09-27 液晶表示装置

Country Status (2)

Country Link
US (1) US6864941B2 (ja)
JP (1) JP2003107513A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175972A (ja) * 2009-01-30 2010-08-12 Canon Inc 表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059750B2 (ja) * 2002-10-28 2008-03-12 シャープ株式会社 電子モジュールおよびその製造方法
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
CA2530661A1 (en) * 2005-12-16 2007-06-16 Dellux Technologies Inc. Led electric circuit assembly
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
EP2442293A4 (en) * 2009-06-10 2012-10-17 Sharp Kk DISPLAY CONTROL CIRCUIT AND SUBSTRATE MODULE THEREOF
JP5452290B2 (ja) 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5167335B2 (ja) * 2010-12-22 2013-03-21 株式会社日立製作所 半導体装置
KR101994971B1 (ko) 2012-05-16 2019-07-02 삼성디스플레이 주식회사 표시 장치
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778672B2 (ja) 1987-09-28 1995-08-23 松下電器産業株式会社 半導体素子
US5576868A (en) * 1993-04-09 1996-11-19 Citizen Watch Co., Ltd. Liquid crystal display having IC driving circuits formed on first and second substrates
US6323930B1 (en) * 1996-09-20 2001-11-27 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JP4232227B2 (ja) 1998-03-25 2009-03-04 ソニー株式会社 表示装置
JP3595754B2 (ja) * 1999-06-10 2004-12-02 シャープ株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175972A (ja) * 2009-01-30 2010-08-12 Canon Inc 表示装置

Also Published As

Publication number Publication date
US6864941B2 (en) 2005-03-08
US20030058398A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100682403B1 (ko) 표시장치
US7453543B2 (en) Display device
US20040239655A1 (en) Display drive control system
TW200405992A (en) Liquid crystal display device and driving method of the same
JP3979405B2 (ja) 電気光学装置、実装構造体及び電子機器
JP3638123B2 (ja) 表示モジュール
TWM611578U (zh) 用於驅動包括指紋感測像素、顯示像素和觸控感測器的面板的單晶片元件、電子模組以及包括該單晶片元件的電子裝置
JP2002196733A (ja) 液晶表示装置
JP2003107513A (ja) 液晶表示装置
US6380918B1 (en) Liquid crystal display device
KR100392603B1 (ko) 액정표시장치용 구동 아이씨 연결부
KR100831302B1 (ko) 액정표시장치를 이용한 휴대 정보 단말기
JP4343328B2 (ja) 表示装置
JP3272296B2 (ja) 液晶表示装置
JPH11281996A (ja) 表示装置
KR100294823B1 (ko) 액정표시장치하판글래스의배선구조
KR100867747B1 (ko) 터치 스크린을 갖는 표시 장치
JP3618184B2 (ja) 液晶表示モジュール及びインターフェイス回路ブロック
TWI395002B (zh) 顯示面板及其訊號傳輸方法
JP4252478B2 (ja) 表示装置
JP2002365660A (ja) 液晶表示装置
KR100699694B1 (ko) 액정표시장치
JP5192026B2 (ja) 液晶表示装置
KR100243812B1 (ko) 액정표시장치의 fpc의 구조
KR20050093917A (ko) 액정표시장치