WO1997039476A1 - ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION - Google Patents

ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION Download PDF

Info

Publication number
WO1997039476A1
WO1997039476A1 PCT/JP1997/000855 JP9700855W WO9739476A1 WO 1997039476 A1 WO1997039476 A1 WO 1997039476A1 JP 9700855 W JP9700855 W JP 9700855W WO 9739476 A1 WO9739476 A1 WO 9739476A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
silicon
carbon
substrate
silicon carbide
Prior art date
Application number
PCT/JP1997/000855
Other languages
English (en)
French (fr)
Inventor
Makoto Kitabatake
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP97907347A priority Critical patent/EP0845803A4/en
Publication of WO1997039476A1 publication Critical patent/WO1997039476A1/ja
Priority to US08/993,817 priority patent/US6214107B1/en
Priority to US09/753,412 priority patent/US6273950B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Definitions

  • steps and terraces such as a trench structure on the SiC surface, but a trench structure etc. on the SiC surface with good reproducibility and controllability.
  • a method for forming a low defect has not been established.
  • the irregular surface had defects of about 10 9 cm ⁇ or more, and there was a problem in the formation of electronic devices.
  • the surface of the Si substrate used when growing the silicon carbide thin film on the surface of the Si substrate has anisotropy and includes terraces and steps.
  • a second SiC element of the present invention is characterized in that at least an n-type silicon carbide crystal includes a layered structure formed on the surface of an n-type Si substrate.
  • the ions implanted on the SiC surface in the first process are any of oxygen, silicon, carbon, inert gas, nitrogen, and hydrogen, or a mixture thereof, the ions implanted after oxidation Is preferred because it forms silicon oxide or is converted to a gas and removed.
  • a defect layer is formed by ion implantation, and the defect layer is oxidized to form a silicon oxide thin film on the silicon carbide surface, and the silicon oxide thin film is etched. And remove it.
  • impurities and defects existing near the silicon carbide surface were removed, and a clean surface could be formed.
  • crystals near the surface could be removed with an arbitrary thickness, and the parts with high defect density could be removed and cleaned.
  • an oxide film patterned at high speed could be formed.
  • FIG. 2B by forming or disposing a mask 26 on the surface 23 of the silicon carbide substrate 21, it was possible to pattern the ion-implanted range. Depending on the location, a high energy ion 27H is implanted into a portion 28H where a defect is deeply introduced, and a low energy ion 27L is implanted into a portion 28U where a shallow defect is introduced. By oxidizing them, a patterned oxide insulating film 29 having an arbitrary thickness was formed in an arbitrary range as shown in FIG. 2C.
  • FIGS. 3A to 3C are process conceptual diagrams of a method for growing SiC according to the method for manufacturing a SiC element of the present invention.
  • a substance 33 containing carbon is supplied to the surface 32 of the Si substrate 31 to form a thin film 34 containing carbon as shown in FIG. 3B.
  • the Si substrate surface was kept at a low temperature so that the supplied carbon-containing substance 33 and the carbon-containing thin film 34 did not react with the Si substrate surface 32 to form silicon carbide. It is.
  • the Si substrate surface is heated to cause a solid phase reaction between the carbon-containing thin film 34 and the Si substrate surface 32 to carbonize the Si substrate surface 32, and as shown in FIG.
  • the process of cleaning the surface of the Si substrate preferably includes a step of heating to 800 ° C. or higher in a high vacuum of 10 ⁇ 6 Torr or lower or in a hydrogen atmosphere.
  • a clean surface of the above-mentioned Si substrate can be formed, and heating under a low vacuum causes oxidation of the Si substrate surface, thereby deteriorating the uniformity and reproducibility of SiC formation after carbonization.
  • the process of cleaning the surface of the Si substrate preferably includes a step of irradiating the substrate surface with ultraviolet light such as an excimer laser. Irradiation of ultraviolet light enables the above-mentioned clean surface of the Si substrate to be formed even at low temperatures o
  • the process of cleaning the surface of the Si substrate preferably includes a step of exposing the surface of the Si substrate to a reactive etch gas such as ozone, chlorine, chloride, fluorine, or fluoride gas.
  • a reactive etch gas such as ozone, chlorine, chloride, fluorine, or fluoride gas.
  • the abundance ratio of silicon and carbon is 1 or more (silicon excess) on the growth surface of silicon carbide grown by supplying silicon and carbon
  • the (001) plane of cubic silicon carbide selectively appears. Under these conditions, growth of the twins is also suppressed, and a smooth (001) plane of the cubic silicon carbide thin film is obtained.
  • the silicon-Z carbon abundance on the growth surface becomes excessive to 2 or more, a single crystal of silicon starts to grow on the silicon carbide surface, and the growth of the silicon carbide thin film is hindered.
  • the silicon / carbon abundance ratio at the growth surface to be greater than 1 and less than or equal to 2
  • a smooth and clean cubic silicon carbide (001) plane can be obtained.
  • the structure of the growth surface is rearranged to 2 x 3 or 2 x 5, and by monitoring this surface structure, it is easy to control the abundance ratio of silicon and carbon on the growth surface.
  • SiC element when silicon and carbon are supplied to the surface of SiC and 3C-SiC having a (001) plane is grown, silicon atoms are always in excess of carbon atoms on the growth surface of silicon carbide. It is preferable to control the abundance ratio of carbon and silicon on the surface of silicon carbide so that Further, in the above method, it is preferable to control the abundance ratio of carbon and silicon on the silicon carbide surface so that the (001) growth surface of 3C-SiC has a 2 ⁇ 3 or 2 ⁇ 5 surface rearrangement.
  • the ratio of silicon atoms to carbon atoms on the (111) or (0001) growth surface of 3C-SiC or (0001) of a-SiC is in a carbon-excess state where the ratio is 1 or less and 0.5 or more. It is preferable to control the abundance ratio of carbon and silicon on the SiC surface as described above.
  • silicon and carbon are supplied to the surface of SiC to form a 3C-SiC thin film having a (111) plane or an a-SiC thin film having a (0001) plane, silicon carbide is provided in the SiC forming apparatus.
  • a reflection electron diffraction device that can evaluate the surface structure of the crystal during growth, constantly observe the 3C-SiC (ll) surface state, control the abundance ratio of carbon and silicon on the SiC surface, It is preferable to use a device having a mechanism for suppressing growth.
  • the most reactive Si atom on the Si surface is the atom at the position of the step edge 45 existing on the surface, and carbonization of the Si surface 42 by carbon 48 in the gas phase is considered to start from the step edge 45. .
  • the stepedge 45 since there is a step in the arrangement of Si atoms in the substrate, it is easy for a winwin having a different orientation to grow from that position.
  • a carbon source including not only carbon in the gas phase but also a molecular beam such as a carbon atom is supplied, a reaction with the Si substrate occurs from an arbitrary position where the carbon is supplied, and from the position of Step Ets 45, Selective occurrences are suppressed and occur on terrace 43.
  • the surface of the anisotropic Si substrate is preferably a (111) or (001) miscut surface of Si. Due to miscut, the above terraces and steps appear on the surface.
  • the Si substrate surface is a miscut plane of Si (001), and the angle between the direction of the stepedge generated by the miscut and the direction of the Si [110] crystal axis is 0 to 30 degrees. It is preferred that The Si (OOl) surface obtained by this miscut direction enables the growth of SiC with a uniform phase as a substrate having the above anisotropy. Outside this range, the above anisotropy is insufficient.o
  • the carbon and silicon on the surface of the silicon carbide are adjusted so that the abundance ratio of silicon atoms to carbon atoms on the (001) growth surface of 3C-SiC is more than 1 and not more than 2. Is preferably controlled.
  • the excess Si surface causes Si crystal grains to precipitate, resulting in good SiC crystal growth.
  • FIG. 7 shows the basic configuration of the SiC device of the present invention.
  • An n-type silicon carbide crystal 71 has a layered structure including a silicon carbide / Si interface 73 formed on the surface of n-type Si substrate 72.
  • the conduction band 84 of the n-type silicon carbide crystal is smoothly connected to the conduction band 85 of the n-type Si crystal substrate and the silicon carbide / Si interface 83 as shown in the band diagram of FIG. ing.
  • the main carrier is an electron in the conductor, so there is no factor that hinders the movement of electrons at the interface of the silicon carbide / Si layered structure, and the current flows without resistance. Can flow.
  • the dose and the temperature of SiC were also effective in the range of the present invention other than this example. Furthermore, it was confirmed that a thicker oxide film with a thickness of 280 mn can be obtained by performing not only 30 keV implantation but also 150 keV implantation at the same dose as in the case of 30 keV. Although only 6H-SiC was described here, it was confirmed that other SiC such as 4H and 3C is also effective, and that the surface is not limited to the (0001) plane.
  • the oxide film thus formed is removed by a buffered hydrofluoric acid treatment in which it is dissolved in a mixed solution of hydrofluoric acid and 40 vol. Surface formed. It was confirmed by ESR (Electron Spin Resonance) measurement that the clean surface thus formed had a defect density of lxl0 ° cnf 2 or less.
  • the substrate temperature during neon implantation was kept at 100 ° C or less.
  • the implanted SiC substrate was taken out of the ion implantation apparatus, and introduced into a normal cut oxidation apparatus as a second process, as in Example 1.
  • Oxidation treatment was performed at 1100 ° C. for 1 hour in a nitrogen oxygen atmosphere.
  • the oxide film thus formed had a thickness of 150 nm, which was larger than 30 mn in the case where the cut oxidation was performed without ion implantation.
  • the refractive index of this oxide film was measured with an ellipsometer, it was confirmed that a high-performance silicon oxide film having a refractive index of 1.45 and a clean interface was formed.
  • the supply of carbon starts at 400 ° C during the temperature rise of the substrate, and the formation of a thin film containing carbon starts at a temperature of 400 ° C or less when the surface of the Si substrate is formed.
  • the process was performed during the temperature rise up to ° C, but it was confirmed that a carbon thin film was formed and was effective even when the substrate temperature was changed in the range of 600 ° C or lower to 195 ° C or higher, even if the substrate temperature was kept constant. It is good if the temperature is 600 ° C or less, and it is not limited to 400 ° C.
  • carbon is supplied and carbonized from a temperature of 600 ° C or more, pits are easily formed at the SiC / Si interface, and crystal grains having different crystal orientations are likely to grow in the thin film.
  • the off-cut angle is 4 degrees and the terrace width is about 2 nm.
  • the terrace width force is 0.5 mn to: lOOnm. In the range, a good single-phase 3C-SiC single crystal thin film was obtained. If the terrace width is less than 0.5 nm, a large number of twins are formed by carbonization, and a single-phase single-crystal thin film cannot be formed. At terrace widths exceeding 100 nm, anisotropy did not function effectively in the carbonization mechanism, resulting in a two-phase thin film containing an antiphase boundary (APB).
  • APB antiphase boundary
  • the dose and the temperature of SiC were also effective in the range of the present invention other than this example. Furthermore, it was confirmed that a thicker oxide film with a thickness of 280 nm can be obtained by performing not only the implantation of 30 keV but also the implantation of 150 keV. Although only 6H-SiC has been described here, it has been confirmed that other SiC such as 4H.3C is also effective and the surface is not limited to the (0001) plane.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

明 細 書
S i C素子及びその製造方法 技術分野
本発明は、 高パワーデバイス ·高温デバィス ·耐環境性デバィスなど の半導体素子に応用可能な、 ワイ ドバンドギヤップ半導体材料である、 炭化珪素 （SiC) の単結晶薄膜の製造方法に関する。 特に、 Si基板表面 に、 ヘテロェピタキシャル成長させることにより、 Siゥヱハ上に結晶欠 陥の少ない単相の 3C-SiC単結晶薄膜を形成する方法に関する。
本発明の SiCの表面処理方法は、 炭化珪素 （SiC) を用いた例えば半導 体素子 ·センサ一等の電子素子を形成する場合の絶縁膜の形成方法及び 清浄表面の形成方法、 さらにトレンチ構造などを含む表面構造の形成方 法、 及び形成された低欠陥表面を有する SiC素子に関する。
本発明の SiC素子は、 Si基板上に形成された SiCを用いた、 例えばパヮ 一デバイス ·センサーなどの半導体電子素子に用いることができる。 背景技術
炭化珪素半導体素子を再現性良く形成するためには SiC清浄表面をま ず形成し、 その清浄表面に絶縁膜 ·電極等を形成する必要があるため、
SiC清浄表面の構造、 形成方法を確立することが必要である。 しかしこ の方法については報告されていなかった。 SiCを高真空中で 1300°C以上 の非常に高温に加熱すると炭素が表面を覆った表面が形成されることは 知られているカ^ 炭素はグラフアイ ト化しており、 この表面を用いて接 合界面形成ゃェピタキシャル成長を行うと界面において不純物準位を形 成し問題であった。 また、 1300°Cは高温すぎプロセス上問題であり、 低 温下での清浄表面形成方法の改良が求められていた。
また、 より効率的な電子素子を形成するために、 SiC表面に ト レンチ 構造など段差とテラスを形成することが必要な場合があるが、 Si C表面 にトレンチ構造などを再現性 ·制御性良く低欠陥に形成する方法は確立 されていなかった。 HC1ガスや 02+CF4ガスによるリアクティ ブイオンェ ツチング、 不活性ガスのイオンミ リング、 HFプラズマエッチング、 ェキ シマレ一ザを用いたレーザーエッチング、 ダイヤモンドソーによる機械 的切削 ·研削、 等により形成された凸凹を有する表面は 109cm^程度以 上の欠陥を有しており、 電子素子の形成には問題があつた。
従来、 6H型、 4H型の SiC単結晶基板は市販されているが、 ドリフ 卜速 度が最も大きい 3C-SiCに関しては、 Si基板上にヘテロェピタキシャル成 長させた結晶が形成されていた。 Si基板表面に炭化珪素を成長させる場 合は、 まず Si表面に炭素水素ガスを供給し加熱して炭化させ、 その後に 炭素と珪素を供給して炭化珪素をへテロェピタキシャル成長させていた 。 この従来の技術によって形成された炭化珪素薄膜は、 SiC/Si界面にお いて、 高密度の格子欠陥 · ッウィ ン · ピッ ト等の成長が起こり、 電子デ バイスを形成するための炭化珪素基板を作成するためには問題であった 。 更に、 Si基板上に、 2種類のフューズの単結晶粒が成長し、 お互いに 異なるフヱ一ズの 2種類の結晶粒の界面に、 アンチフヱーズバゥンダリ 一（APB)が形成されて、 欠陥が多数導入されて問題であった。
従来 SiCによる電子素子用の絶縁膜は、 SiC自体を酸化処理することに より形成される酸化珪素薄膜により構成されていた。 例えば、 6H- SiC(0 OO Si面を 1100 で 1時間ゥヱッ ト酸化することにより、 厚さが 30nm(3 00オングストローム） 程度の薄い酸化珪素の薄膜を形成していた。 とこ ろが、 この 30ηπι(300オングストローム） /時間の酸化速度は、 通常の Si プロセスの 700nm (7000オングストローム） /時間に比べて小さすぎ、 実 用的ではなかった。 また、 Siと Cの原子を 1 : 1に含んだ炭化珪素を酸化す ることにより酸化珪素 Si0oを形成するために、 酸化珪素中に余分な炭素 原子が含まれており、 電気的な絶縁性が低く問題があった。 更に、 エリ プソメータを用いて屈折率と膜厚を測定すると、 屈折率が 1. 2- 1. 3程度 の値を示し、 本来の酸化珪素の屈折率の 1. 4-1. 5に比べて小さかった。 これは酸化珪素が本来の Si02と異なる部分を含むか又は Si02/SiC界面が 急峻でなく他の物質を含んでいることを示しており、 清浄な界面を必要 とする電子デバイスに用いる絶縁膜としては問題があった。
SiCの 6H， 4H等の単結晶基板に対しても、 炭化珪素結晶は非常に堅いた め、 従来単結晶を切り出しウェハとして加工して表面研磨する際に、 多 数の欠陥が導入されることが知られていた。 これらの表面近傍に欠陥の 導入された基板の表面処理は、 従来 RCA洗浄などの薬品による洗浄が行 われていた。 しかし、 炭化珪素表面近傍に存在する欠陥は、 従来の RCA 洗浄等に代表される薬品による洗浄では照り除く ことが出来ず、 電子デ バイスを形成する場合に、 移動度の低下、 再現性の低下、 絶縁耐圧の低 下などを起こし問題であつた。
従来、 炭化珪素半導体素子は、 炭化珪素結晶中を電子又はホールが移 動する事により動作するが、 炭化珪素の単結晶はゥ ハサイズが直径 3 O mm程度であり小さすぎ実用上問題であった。 このため、 Si基板表面に 形成された炭化珪素が大面積のウェハとして期待されるが、 炭化珪素/ S i層状構造部分の電気特性が不明であり、 順方向電圧降下によるロス等 の見極めが出来ないため、 炭化珪素/ Si界面を電流が流れる縦型の半導 体素子が実現されなかった。 発明の開示
本発明は、 高パワーデバイス ·高温デバィス ·耐環境性デバイスなど の半導体素子に応用可能な、 ワイ ドバンドギヤ ップ半導体材料である、 炭化珪素 （SiC) の素子及び単結晶薄膜の製造方法を提供することを目 的とする。 特に、 本発明は、 炭化珪素 （SiC) を用いた例えば半導体素 子 ·センサー等の電子素子を形成する場合の絶縁膜の形成方法及び清浄 表面の形成方法、 さらにトレンチ構造などを含む表面構造の形成方法、 及び形成された低欠陥表面を有する SiC素子を提供することを第 1の目 的とする。
次に、 Si基板表面に、 ヘテロェピタキシャル成長させることにより、 Siウェハ上に結晶欠陥の少ない単相の 3C-SiC単結晶薄膜を形成する方法 を提供することを第 2の目的とする。
さらに本発明は、 Si基板上に形成された SiCを用いた、 例えばパワー デバイス ·センサ一などの半導体電子素子を提供することを第 3の目的 とする。
前記目的を達成するため、 本発明の SiC素子の製造方法は、 炭化珪素 結晶を酸素雰囲気で加熱し酸化珪素薄膜を炭化珪素結晶表面に形成する プロセスと、 上記炭化珪素結晶表面に形成された酸化珪素薄膜をエツチ ングするプロセスを少なく とも含むことを特徵とする。
前記方法においては、 SiC炭化珪素結晶の表面の少なく とも一部にィ ォン打ち込みし SiC結晶表面近傍に結晶欠陥を導入する第一のプロセス と、 上記イオン打ち込みされ欠陥の導入された SiC結晶を酸素雰囲気で 加熱し酸化珪素薄膜を SiC結晶表面に形成する第二のプロセスと、 上記 S iC結晶表面に形成された酸化珪素薄膜をェッチングする第三のプロセス を含むことが好ましい。
また前記方法においては、 第一のプロセスに於いて SiC表面に打ち込 まれるイオンが酸素、 珪素、 炭素、 不活性ガス、 窒素、 水素から選ばれ る少なく とも一つのイオンが好ましい。 また前記方法においては、 約 6 0 0 °C以下の低温に保った Si基板表面 に炭素を供給し炭素を含む薄膜を Si基板表面に形成する第一のプロセス と、 Si基板表面を加熱することにより Si基板と炭素を含む薄膜を固相反 応させて Si基板表面を炭化させて炭化珪素を形成する第二のプロセスと 、 炭化後に炭素と珪素を供給して炭化珪素を成長させる第三のプロセス を含み、 Si基板上に炭化珪素結晶膜を得ることが好ましい。
また前記方法においては、 炭素を供給する前に、 Si基板表面から酸化 膜を除去し表面を清浄化するプロセスを含むことが好ましい。
また前記方法においては、 SiCの表面に珪素と炭素を供給し （0 0 1 ) 面を有する 3C- SiCを成長させる際、 炭化珪素の成長表面で珪素原子が 炭素原子に対して常に過剰となるように、 炭化珪素表面での炭素と珪素 の存在比を制御することが好ましい。
また前記方法においては、 SiCの表面に珪素と炭素を供給し（111)面を 有する 3C-SiCまたは（0001)面を有する - SiC薄膜を形成する際、 SiCの 成長表面で炭素原子が珪素原子に対して常に過剰となるように、 炭化珪 素表面での炭素と珪素の存在比を制御することが好ましい。
また前記方法においては、 炭化珪素薄膜を Si基板表面に成長させる場 合に用いられる Si基板表面が異方性を有し、 テラスとステツプを含むこ とが好ましい。
また前記方法においては、 SiCの表面に珪素と炭素を供給し（001)面を 有する 3C-SiCを成長させる際、 炭化珪素の成長表面で珪素原子が炭素原 子に対して常に過剰となるように、 炭化珪素表面での炭素と珪素の存在 比を制御することが好ましい。
また前記方法においては、 SiC炭化珪素結晶の表面にイオン打ち込み し炭化珪素結晶中に結晶欠陥を導入する第一のプロセスと、 上記イオン 打ち込みされ欠陥の導入された炭化珪素結晶基板を酸素雰囲気で加熱し 酸化珪素薄膜を形成する第二のプロセスを含むことが好ましい。
次に本発明の第 1番目の SiC素子は、 パターン化された段差とテラス を有する表面により構成され、 表面欠陥密度が 108cnT^以下であること を特徴とする。
次に本発明の第 2番目の SiC素子は、 少なくとも n型の炭化珪素結晶 が n型の Si基板表面に形成された層状構造を含むことを特徴とする。 図面の簡単な説明
図 1 A〜 Cは本発明の一実施例の SiCの素子の製造方法による清浄表 面の形成方法を示す図である。
図 2 A〜 Eは本発明の別の実施例の SiCの素子の製造方法によるバタ ーン化された清浄表面の形成方法を示す図である。
図 3 A〜 Cは本発明のさらに別の実施例の Si (001)基板への SiCの成長 方法のプロセス概念図である。
図 4は本発明のさらに別の実施例の異方性を有する Si表面への SiCの 成長の概念図である。
図 5は本発明のさらに別の実施例の SiCの素子の製造方法による酸化 珪素絶縁膜の形成方法を示す図である。
図 6は本発明のさらに別の実施例の SiCの素子の製造方法による酸化 珪素絶縁膜の形成方法を示す図である。
図 7は本発明のさらに別の実施例の炭化珪素半導体素子の基本構成を 示す図である。
図 8は本発明のさらに別の実施例の炭化珪素半導体素子のバンド図で あ O
図 9は本発明の実施例 6の SiCの成長方法により形成された 3C- SiC(00 1)表面の走査型電子顕微鏡（SEM)写真のトレース図である。 図 1 0 Aは本発明の実施例 6の SiCの成長方法により形成された単相 3 C- SiC単結晶薄膜の電子スピン共鳴（ESR)スぺク トル、 図 1 0 Bは比較例 (ガスと Si基板表面との反応による炭化反応） によって形成された炭化 珪素薄膜の ESRスぺク トルである。
図 1 1は本発明の実施例 8の SiCの素子の製造方法による酸化珪素絶 縁膜の形成方法を示す図である。
図 1 2は本発明の実施例 1 0の炭化珪素半導体素子のォーミ ック特性 評価素子を示す図である。
図 1 3は本発明の実施例 1 0の n型 SiC/n型 Si層状構造の I- V特性を示 す図である。
図 1 4は本発明の実施例 1 1のショッ トキーダイォードの基本構成を 示す図である。
図 1 5は本発明の実施例 1 1のショッ トキーダイォードの電流 （ I ) 一電圧 （V ) 特性を示す図である。 発明を実施するための最良の形態
本発明の炭化珪素 SiC素子の製造方法は、 図 1 Aに示した SiC結晶 11の 表面 12近傍の欠陥密度の高い部分 13を、 図 1 Bの様に熱酸化処理により 酸化珪素薄膜 14に変え、 この酸化珪素薄膜を図 1 Cの様にエッチングし て取り除くことにより、 上記炭化珪素表面近傍の欠陥密度の高い部分を 除去し、 清浄表面 15を形成する。 Siプロセスで用いられる HF系の酸性液 によるエッチング処理では、 SiCの表面をエッチングすることは難しい 、 ェッチング前に欠陥密度の高い部分 13を酸化膜 14に変化させること により、 酸化膜のエッチングにより表面近傍の欠陥密度の高い部分を取 り除き、 炭化珪素の表面清浄化が可能となり、 Siプロセスのエッチング 処理をそのまま使って、 SiCの清浄表面が形成できた。 上記清浄化は、 SiCの平坦な表面はもとより、 通常のリアクティ ブィ オンエッチング、 イオンミ リ ング、 プラズマエッチング、 レーザーェッ チング、 機械的切削 ·研削等によるエッチングによりパターン化された 段差とテラスを形成された炭化珪素表面にも有効であった。 つまり上記 パターンを形成するために使われたエッチングプロセス中に表面近傍に 導入された欠陥部分も、 酸化処理により酸化珪素薄膜に変えてしまい、 酸化膜のェッチングにより上記欠陥層を除去することが出来た。
また前記方法において、 図 2 Aの様に第一のプロセスに於いて SiC結 晶 21表面 22からイオン 23を打ち込むことにより結晶表面 22近傍に欠陥を 導入し、 任意の位置に任意の深さで欠陥密度の高い部分 24を形成し、 熱 酸化プロセスに於いて従来の熱酸化においては表面からの結晶中の拡散 によって供給されていた酸素がイオン注入により導入された結晶欠陥を 通じて供袷されるようにし、 イオン打ち込みにより結晶欠陥が導入され た範囲が容易に酸化され、 炭素が酸化炭素の形でガスとなり除去され、 第二のプロセスに於いて酸化珪素が形成される様にした。 この酸化珪素 薄膜を第三のプロセスによりエッチングし取り除く ことにより、 より容 易に炭化珪素表面近傍の欠陥層 25を除去でき好ましい。
また前記方法において、 第一のプロセスに於いて SiC表面に打ち込ま れるイオンが酸素、 珪素、 炭素、 不活性ガス、 窒素、 水素の何れか又は その混合で構成されると、 酸化後に打ち込まれたイオンが酸化珪素を形 成するか気体に変化して取り除かれるため、 好ましい。
また前記方法において、 イオン打ち込みされたイオンのドーズ量が、 1014ion/cm2 以上である場合に、 炭素の排出と酸化珪素の形成が十分と なる結晶欠陥が導入され、 高速で酸化珪素絶縁膜が形成され、 Si02/SiC 界面に余分な物質や構造が形成されず急峻な界面となり、 酸化膜エッチ ング後により清浄な炭化珪素表面が形成されるので好ましい。 このドー ズ量以下の場合は、 酸化が十分に進まず欠陥が残留してしまい、 酸化珪 素/炭化珪素の界面も急峻なものとならず、 エッチング後に清浄表面は 形成できなかった。 ィォン打ち込み装置のィォン電流密度の関係で 1019 ion/cm2 以上のドーズ量を打ち込むためには膨大な時間を必要とし、 こ のドーズ量以下が実用上好ましい。 この場合、 101 6ion/cin2 程度のドー ズ量で酸化が進むに十分な欠陥密度が得られることが確認された。
また前記方法において、 イオン打ち込みのエネルギーは I keV以上 10M eV以下であれば有効に酸化絶縁膜を形成し、 酸化膜ェッチング後により 清浄な炭化珪素表面が形成され好ましい。 IkeV以下の場合はイオン打ち 込みされるィォンの炭化珪素結晶中への進入深さが小さすぎイオン打ち 込みの効果が小さく、 lOMeV以上では進入深さが大きすぎ広い範囲に打 ち込まれるため炭化珪素結晶中に十分な欠陥密度を達成するためには非 常に高密度のドーズ量が必要で、 表面の欠陥密度が低く抑えられるため 表面からの酸化を進ませることも難しく、 実用的ではなかった。
また前記方法において、 厚い酸化珪素絶縁膜を形成する場合は、 異な るエネルギーによるイオン打ち込みを多重に行うことにより炭化珪素結 晶中に深い均一な打ち込み層を形成すると、 酸化により深い部分まで酸 化され均一に表面近傍が取り除かれるので好ましい。
また前記方法において、 イオン打ち込みをする場合に、 炭化珪素を 5 0 0 °C以下に保っておくと、 イオン打ち込みにより導入される結晶欠陥 がイオン打ち込み中にァニールされてある程度安定な構造に変化してし まうことが抑制され、 結晶欠陥がより効率的に導入され、 結晶欠陥を通 じての酸素の拡散が効率的になり、 炭素と酸素の化合物である C0 2が効 率的に結晶中から排気されて酸化後の残留炭素量が減少し高性能の SiOr
2
/SiC界面が形成され、 酸化膜ェッチング後により清浄な炭化珪素表面が 形成され好ましい。 装置上の問題や、 炭化珪素表面の変質の問題から、 イオン打ち込み時の炭化珪素の温度は液体窒素温度一 1 9 5 °C以上であ ると好ましいことも確認した。
また上記方法においては、 第一のプロセスに於いて SiC表面にィォン を打ち込むことにより、 SiC表面近傍に非晶質層を形成し、 上記非晶質 層を含む SiCを第二のプロセスに於いて酸化することが好ましい。 非晶 質層は第二のプロセスに於いて容易に酸化される。
上記本発明の SiC素子の製造方法にかかる清浄表面形成方法は、 ィォ ン打ち込みにより欠陥層を形成しそれを酸化して炭化珪素表面に酸化珪 素薄膜を形成し、 この酸化珪素薄膜をエッチングして取り除く ことを特 徴とする。 ある程度の膜厚を持った酸化珪素薄膜を形成して、 その部分 を取り除く ことにより、 炭化珪素表面近傍に存在する不純物や欠陥を取 り除き、 清浄表面を形成することが出来た。 従来の表面処理に比べて表 面近傍の結晶を任意の厚みで取り除くことが出来、 欠陥の密度の高い部 分を取り除き清浄化できた。 表面の欠陥密度の高い部分が薄い場合は、 上記ィォン打ち込みを利用した厚い酸化珪素薄膜の形成方法を使用せず に通常の酸化処理により炭化珪素表面に酸化珪素薄膜を形成し、 それを エッチングしても表面近傍の欠陥を取り除く ことが出来た。 上記酸化珪 素薄膜形成とエツチングを複数回繰り返すことにより、 更に清浄な炭化 珪素表面を形成することが出来た。
また上記方法においては、 第一のプロセスに於いて SiC表面にイオン を打ち込む場合に、 SiC表面の一部がマスクされておりイオン打ち込み される部分がパターンニングされていることが好ましい。 このパターン は、 第三のプロセス後に表面の構造を決定し、 SiC素子に必要なト レン チ構造などを形成することが出来る。
また上記方法においては、 第一のプロセスに於いて SiC表面にイオン を打ち込む場合に、 SiC表面の場所によって打ち込まれるィオンのエネ
0 ルギ一又はィォン種又はィォン密度のうちの少なく とも一つが異なり、 パターンニングされていることが好ましい。 イオンエネルギー ·イオン 種を変えることにより、 損傷層の表面からの深さを変えることが出来、 これによつて任意な深さの卜レンチ構造を再現性良く形成することが出 来る。 つまり、 上記 SiC素子の製造方法は、 炭化珪素表面にト レンチ構 造などの形状を有する表面構造を形成するためにも応用することが出来 た。 つまり、 本発明の表面処理方法の第一第二のプロセスによる酸化珪 素膜の形成は、 打ち込まれるイオン及び結晶欠陥の深さや量を、 マスキ ングゃイオン打ち込みのエネルギー · ドーズ量を変化させることによつ て自由にパターンニングさせることが出来る。 このパターンニングされ た欠陥部分を酸化処理することにより、 高速でパターンニングされた酸 化膜を形成できた。 図 2 Bに示すように、 炭化珪素基板 21表面 23にマス ク 26を形成又は設置することにより、 イオン打ち込みされる範囲をパ夕 ーンニングする事が出来た。 場所によつて高エネルギーィォン 27Hを打 ち込んだ部分 28Hは深くまで欠陥が導入され、 低エネルギーイオン 27Lを 打ち込んだ部分 28Uこは浅い欠陥が導入された。 これらを酸化処理する 事により、 図 2 Cの様に任意の範囲に任意の厚みのパターンニングされ た酸化絶縁膜 29を形成することが出来た。 この起伏をそのまま電子素子 に利用するのも可能であるが、 さらに、 このパターン化された酸化珪素 薄膜を第 3のプロセスによりエッチングして取り除く ことにより、 図 2 Dの様に清浄表面を有するパターン化された任意の凸凹を有する炭化珪 素表面 22Pが形成された。 このパターン化された炭化珪素清浄表面をも う一度酸化処理することにより、 図 2 Eの様に清浄界面を有する薄い酸 化珪素薄膜 29Tをト レンチ構造の表面 （側面） に形成することが出来た 。 上記酸化処理とエッチングを複数回繰り返すことによりより清浄な表 面 （側面） を有する トレンチ構造などの任意の形状の表面構造を形成す ることが出来た。
また上記方法においては、 エッチング処理により、 パターン化された 段差とテラスを形成された炭化珪素表面を、 酸素雰囲気で加熱し酸化珪 素薄膜を炭化珪素結晶表面に形成し、 更に上記炭化珪素結晶表面に形成 された酸化珪素薄膜をエッチングすることにより、 エッチング処理によ つて導入された欠陥を除去することが好ましい。 様々なエッチング処理 により導入された SiC素子に悪影響を及ぼす欠陥を取り除く ことが出来 o
また上記方法においては、 エッチング処理がリアクティブイオンエツ チング、 イオンミ リ ング、 プラズマエッチング、 レーザーエッチング、 機械的切削 ·研削の内の少なく とも一種の方法により行われることが好 ましい。 上記エッチング処理により導入された欠陥は、 上記酸化又はィ オン打ち込み後の酸化処理により、 全て酸化珪素膜として取り除く こと が出来る。
本発明の SiC素子の製造方法に係る SiCの成長方法のプロセス概念図を 図 3 A ~ Cに示す。 まず第一のプロセス図 3 Aにおいて Si基板 31表面 32 に炭素を含む物質 33を供給し図 3 Bの様に炭素を含む薄膜 34を形成する 。 この第一のプロセスにおいて、 供給される炭素を含む物質 33及び炭素 を含む薄膜 34と Si基板表面 32が反応を起こして炭化珪素を形成すること が無いように、 Si基板表面は低温に保たれる。 この後、 第二のプロセス において Si基板表面を加熱することにより、 炭素を含む薄膜 34と Si基板 表面 32を固相反応させて Si基板表面 32を炭化し、 図 3 Cの様に、 SiC薄 膜 35を Si基板表面 32に形成する。 通常の炭化処理のように炭化水素のよ うな炭素を含むガスと Si基板表面との反応を用いる場合は、 例えば表面 欠陥や表面の原子ステツプ等の Si基板表面の反応性の高い箇所から反応 が始まり反応の一様性が悪い。 この局所的な反応性の違いは、 形成され る SiC/Si界面の不均一性に反映され、 格子欠陥 · ッウィ ン · ピッ ト等の 形成の原因となる。 この通常の炭化処理と異なり、 本発明に於いては、 第一のプロセスにおいて Si基板表面を低温に保ちガスと Si基板表面との 反応のような局所的な反応を抑制し、 炭素を含む薄膜を Si基板表面を一 様に覆うように形成し、 第二のプロセスに於いて炭素を含む薄膜 34と Si 基板表面 32との固相反応によって炭化を行うことにより、 Si基板表面で 一様に炭化反応を起こした。 この第一 ·第二のプロセスにより、 均一性 に優れた炭化珪素/ Si界面が形成され、 格子欠陥 · ッウィ ン · ピッ ト等 のディフヱク 卜の形成が抑制される。 この均一性に優れた SiC/Si界面上 に炭素と珪素を供給する第三のプロセスにより Si C薄膜を成長させるこ とにより、 欠陥の少ない良質の SiC膜を Si基板表面に形成できた。
また上記方法においては、 第一のプロセスにおいて Si基板表面を 600 以下液体窒素温度- 195°C以上の温度範囲に保つことが好ましい。 600 °Cを超えると炭素を含む薄膜が形成される前に基板の Siと反応してしま い方位やフェーズの異なる SiCが形成された。 一 1 9 5 °C (液体窒素温 度） 未満の温度は容易に得られない。
また上記方法においては、 第一のプロセスにより Si基板表面に形成さ れる薄膜が 1原子層以上 2 0原子層以下の厚みに対応する炭素を含むこ とが好ましい。 1原子層以下では Si表面での一様な炭化が行われず、 2 0原子層以上では炭素薄膜が安定となり Si基板との反応が起こりにく く なる。
また上記方法においては、 第一のプロセスにより Si基板表面に形成さ れる薄膜が非晶質の炭素を含む薄膜であることが好ましい。 非晶質薄膜 は Si基板との反応性が高く、 結晶質薄膜に比べて炭化が起こりやすい。 また上記方法においては、 第一のプロセスにおいて Si基板表面に供給 される炭素を含む物質が、 炭化水素などの気体以外に、 少なく とも分子
3 状の炭素を含むことが好ましい。 炭化水素などとの反応は水素の離脱な どの反応を含み複雑で制御しにくいが、 分子状の炭素を含むと Siとの反 応が起こりやすく制御しやすい。
また上記方法においては、 第二のプロセスにおいて Si基板表面の加熱 を 800°C以上 Siの融点 1414°C以下の範囲の温度まで行うことが好ましい 。 Si基板表面の炭化反応は 80°C以上で起こり、 Siの融点以上では基板が 融けてしまい使用できない。
また上記方法においては、 第二のプロセスにおいて Si基板表面の加熱 の 600°Cから 1000°Cの間の昇温速度を 500°C/分以下 20°C/分以上とするこ とが好ましい。 500°C/分以上の昇温では均一な炭化が出来ず、 20°C /分 以下では時間がかかりすぎ工業的でない。
また上記方法においては、 少なく とも第一及び第二のプロセスを lCf7 Torr以下の高真空中で行うことが好ましい。 これよりも低真空下で Si基 板を加熱すると表面が酸化などされ、 均一な炭化ができない。
また上記方法においては、 少なくとも第一、 第二のプロセスを高真空 中の MBEプロセスによって行い、 第三のプロセス又はその一部を成長速 度の速い CVDプロセスによって行うことが好ましい。 MBEにおいては上記 高真空が容易に達成され、 CVDにおいて工業的に好ましい高速成膜が達 成される。
また上記方法においては、 炭素を供給する前に、 Si基板表面から酸化 膜を除去し表面を清浄化するプロセスを含むことが好ましい。 Si基板表 面の酸化膜の存在は、 炭化の均一性，再現性を悪化させ、 事前に Siの清 浄表面を形成することが好ましい。 つまり、 炭素の供給に先立って、 用 いる Si基板の表面から酸化膜などを除去し清浄化するプロセスを行うと 有効であることを確認した。 Si清浄表面に炭素を供給して炭化すると、 Cと Siが効率よく直接反応し、 Si (001)表面に露出している Siのダングリ ングボンドの Si [110]方向の連なり力 ^原子と結合し、 SiCの原子配列を 形成して Si [110]方向に収縮し SiC [110]方向の原子配列を形成し、 SiC/S iヘテロェピタキシャル界面を形成する。 Si表面の酸化膜などの不純物 が表面に存在すると、 上記 Si [110]原子列の収縮が不均一に起こり、 平 坦で欠陥の少ない SiC/Siヘテロェピタキシャル界面が形成されにく く、 それを成長させて得られる SiC薄膜も、 欠陥が多く問題である。 清浄 Si 表面を形成するプロセスを含むと、 炭化により均一で欠陥の少ない SiC/ Siヘテロェピタキシャル界面が形成できる。
また上記方法においては、 清浄化された Si表面が Si (001)2xl表面再配 列構造を有することが好ましい。 2 X 1構造は Si (001)清浄表面のイン ジケ一タとして用いることが出来る。 水素化された 1 X 1表面は炭化反 応の際に水素の離脱が起き、 均一性を悪化させる。
また上記方法においては、 Si基板表面の清浄化プロセスが、 10- 6Torr 以下の高真空中又は水素雰囲気中で 800°C以上に加熱する工程を含むこ とが好ましい。 このプロセスにより上記 Si基板の清浄表面が形成でき、 低真空下での加熱は Si基板表面の酸化を起こし、 炭化後の Si C形成の均 一性 ·再現性を悪化させる。
また上記方法においては、 Si基板表面の清浄化プロセスが、 基板表面 にエキシマレーザなどの紫外光を照射する工程を含むことが好ましい。 紫外光の照射により、 低温でも上記 Si基板清浄表面を形成する事が出来 る o
また上記方法においては、 Si基板表面の清浄化プロセスが、 オゾン， 塩素又は塩化物 · フッ素又はフッ化物ガス等の反応性エッチガスに Si基 板表面をさらす工程を含むことが好ましい。 これらのガスにより Si基板 表面をエッチすることにより、 より清浄な表面が得られる。
また前記方法において、 炭化珪素の成長表面での炭素と珪素の存在比
5 を正確に制御することにより、 平滑表面が再現性良く得られッウイ ンの 成長が抑えられた高性能のェピタキシャル薄膜が得られることを発見し 、 この発見を基に炭化珪素薄膜の製造方法を発明した。 また、 上記炭化 珪素成長表面の表面再配列構造をモニタすることにより、 上記成長表面 での炭素と珪素の存在比を制御できることを発見し、 この発見を基に炭 化珪素薄膜の製造装置も発明した。
シリコンゥヱハ上のへテロェピタキシャル成長に関しては、 炭化処理 前にシリコンウェハ表面を 10_8Torr以下の真空中で加熱清浄化した後に 、 珪素をウェハ表面に供給し珪素をェピタキシャル成長させ、 この表面 を炭化処理することにより、 ッウィ ンの少ない結晶性の良いヘテロェピ 夕キシャル炭化珪素薄膜が形成可能なことを見いだした。
つまり、 珪素と炭素を供給して成長させる炭化珪素の成長表面での珪素 と炭素の存在比が 1以上 （珪素過剰） の場合は、 立方晶炭化珪素の（001 )面が選択的に現れる。 この条件下では、 ッウィ ンの成長も抑制されて 、 平滑な立方晶炭化珪素薄膜の（001)面が得られる。 成長表面での珪素 Z炭素存在比が 2以上まで珪素過剰となると、 炭化珪素表面に珪素の単 結晶が成長し始め、 炭化珪素薄膜の成長が阻害される。 成長表面での珪 素/炭素存在比を 1より大きく 2以下に保つことにより平滑で清浄な立 方晶炭化珪素（001)面が得られる。 この場合、 成長表面の構造は、 2 x 3または 2 X 5に表面再配列しており、 この表面構造をモニタすること により、 成長表面での珪素と炭素の存在比を制御することが容易にでき
O
つまり SiC素子の製造方法においては、 SiCの表面に珪素と炭素を供給 し（001)面を有する 3C- SiCを成長させるとき、 炭化珪素の成長表面で珪 素原子が炭素原子に対して常に過剰となるように、 炭化珪素表面での炭 素と珪素の存在比を制御することが好ましい。 また上記方法においては、 3C- SiCの（001)成長表面が 2 X 3または 2 X 5の表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在比 を制御することが好ましい。
また上記方法においては、 3C-SiCの（001)成長表面での珪素原子と炭 素原子の存在比が 1より大きく 2以下の珪素過剰状態となるように、 炭 化珪素表面での炭素と珪素の存在比を制御することが好ましい。
また上記方法においては、 SiCの表面に珪素と炭素を供給し（001)面を 有する 3C- SiC薄膜を形成する場合に、 SiC形成装置内に炭化珪素の表面 構造が成長中に評価できる例えば反射電子線回折機器を付加し、 3C-SiC (001)表面の 2 X 3または 2 X 5構造をモニタし、 3倍周期または 5倍 周期が常に観測されるように SiC表面での炭素と珪素の存在比を制御す る機構を有する装置を用いることが好ましい。
—方、 珪素ノ炭素存在比が 1未満の炭素過剰の条件となると、 立方晶 炭化珪素（111)面または六方晶炭化珪素（0001)面が選択的に現れる。 こ の条件下では上記立方晶炭化珪素（111)面または六方晶炭化珪素（0001) 面が平滑に再現性良く成長する。 しかし珪素 Z炭素存在比が 0 . 5以下 の炭素過剰の条件になると、 成長炭化珪素薄膜が多結晶化してランダム な方向の微結晶が成長する。 成長表面での珪素 Z炭素存在比を 0 . 5以 上 1未満に保つことにより平滑で清浄な立方晶炭化珪素（111)面または 六方晶炭化珪素（0001)面が得られる。 つまり SiC素子の製造方法におい ては、 SiCの表面に珪素と炭素を供給し（111)面を有する 3C- SiCまたは（0 001)面を有する a - SiC薄膜を形成するとき、 SiCの成長表面で炭素原子 が珪素原子に対して常に過剰となるように、 炭化珪素表面での炭素と珪 素の存在比を制御することが好ましい。
また上記方法においては、 3C- SiCの（111)または a -SiCの（0001)成長 表面での珪素原子と炭素原子の割合が 1以下 0. 5以上の炭素過剰状態とな るように SiC表面での炭素と珪素の存在比を制御することが好ましい。 また上記方法においては、 SiCの表面に珪素と炭素を供給し（111)面を 有する 3C- SiC薄膜または（0001)面を有する a -SiC薄膜を形成する場合に 、 SiC形成装置内に炭化珪素の表面構造が成長中に評価できる例えば反 射電子線回折機器を付加し、 3C- SiC(lll)表面状態を常に観測し SiC表面 での炭素と珪素の存在比を制御し、 SiC以外の結晶成長を抑制する機構 を有する装置を用いることが好ましい。
シリコンゥヱハ上のへテロェピタキシャルに関しては、 まず、 炭化処 理前にシリコンゥヱハ（001)表面を 1 0 _uTorr以上の真空中で加熱し 2 X 1表面再配列を有する清浄表面とした。 その後珪素をゥ ハ表面に供 給し珪素をホモェピタキシャル成長させ、 更に清浄な表面を形成し、 こ の表面を炭化処理することにより、 ッウイ ンの少ない結晶性の良いへテ ロェピタキシャル炭化珪素薄膜が形成可能なことを見いだした。 真空中 で加熱清浄化されたシリコンゥュハ表面は、 以前の洗浄の状態や真空度 ·真空中の不純物などにより、 欠陥を多く含む場合が多く制御しにくい 力 上記珪素のホモェピタキシャル成長後の表面は清浄で欠陥も少なく 、 後の炭化処理によるへテロェピタキシャル炭化珪素薄膜の結晶性が向 上し再現性も良い。
本発明の SiC素子の製造方法に係る、 ヘテロェピタキシャル SiC成長用 の基板として、 異方性をつけてテラスとステップを導入した Si基板 41表 面の模式図を図 4に示す。 Si (OOl)表面 42が [110]方向に傾けて off-cut されており、 テラス 43とステップ 44が導入されている。 テラス 43の幅 （ ステップエッジ 45と垂直方向：図 4中の N方向 46) は、 ステップエッジ と平行 （図 4中の P方向 47) なテラスの長さに比べて非常に短く、 off- c ut角度が 4度でステップ 44の高さが 1原子層の場合は、 2nm程度である 。 この短く連なった Si [110]原子列 （図 4の N方向 46) は、 長く連なって
8 いる図 4の P方向 47の Si [110]原子列に比べて、 炭素と反応して収縮し Si C原子構造を形成することが容易である。 つまり、 テラスとステップが 導入された表面においては、 テラスの幅方向 （図 4の N方向 46) の Si [ll 0]原子列が選択的に収縮し供給炭素 48とともに SiC原子構造を形成する 。 このように、 ； iust Si (001)表面に形成され問題であった 2つのフヱー ズの Si結晶粒が、 テラスとステツプの導入により 1つのフェーズに限定 され単相の SiC単結晶薄膜となることを本発明者は確認した。
テラス 43とステツプ 44を含む Si (001)表面に炭素 48を供給し炭化し SiC 結晶粒を形成する場合、 炭素 48を炭化水素などのガス状の物質として供 給するとッウイ ンが形成されやすく、 例えば炭素原子などの分子線を含 む炭素源を供給するとッウイ ンの形成が抑制されることも、 本発明者は 確認した。 これは、 次のような理由によると考えられる。 ガスフヱーズ の炭素源と Si表面との反応を考えると、 Si表面で最も反応性の高い状態 にある原子から炭素との反応が始まると考えられる。 Si表面で最も反応 性の高い状態にある Si原子は、 表面に存在するステップエッジ 45の位置 にある原子であり、 ガスフヱーズの炭素 48による Si表面 42の炭化は、 ス テップェッジ 45から始まると考えられる。 ステツプェッジ 45においては 、 基板の Si原子配列に段差が存在するため、 その位置から方位の異なる ッウィ ンが成長しやすい。 一方、 ガスフェーズの炭素だけでなく、 例え ば炭素原子などの分子線を含む炭素源を供給すると、 Si基板との反応が 、 炭素が供給された任意の位置から起こり、 ステップエツ 45の位置から 選択的に起こることが抑制されテラス 43上で起こる。 このため、 ステツ プエッジ 45の位置からのッウイ ンの成長も抑制され、 ッウイ ンの少ない SiC結晶薄膜が形成されることを確認した。 この場合、 炭素の供給が低 温下で行われると、 炭素と基板表面 42の反応が起こる前に、 炭素薄膜が 基板表面 4 2に形成され、 炭化が起こる温度において、 炭素薄膜と基板 表面の固相反応が起こり、 上記方向の揃った SiC結晶粒が図 1で説明し たように非常に均一に形成される。
つまり本発明の SiC素子の製造方法においては、 炭化珪素薄膜を Si基 板表面に成長させる場合に用いられる Si基板表面が異方性を有し、 テラ スとステップを含むことが好ましい。
また上記方法においては、 Si基板表面のテラスの幅が 0. 5ηπι以上 lOOnm 以下であることが好ましい。 0. 5nm未満の場合はステツプでの反応が顕 著に起こり、 方位の異なる SiCを含むことになり、 lOOnmを超えると基板 のテラスとステツプによる異方性が現れない。
また上記方法においては、 異方性を有する Si基板表面が Siの（111)又 は（001)の miscut面で有ることが好ましい。 miscutにより、 上記テラス とステツプが表面に現れる。
また上記方法においては、 Si基板表面が Si (001)の miscut面であり、 m iscutによつて生ずるステツプェッジの方向と Si [110]結晶軸方向とのな す角が 0〜 3 0度の間であることが好ましい。 この miscut方向により得 られる Si (OOl)表面は、 上記異方性を有する基板として、 フ ェ ーズの揃 つた SiCを成長可能とする。 この範囲外では、 上記異方性が不十分であ る o
また上記方法においては、 SiCの表面に珪素と炭素を供給し（001)面を 有する 3C- SiCを成長させるとき、 炭化珪素の成長表面で珪素原子が炭素 原子に対して常に過剰となるように、 炭化珪素表面での炭素と珪素の存 在比を制御することが好ましい。 Si過剰とする事により、 SiC(OOl)表面 が安定化され良好な結晶成長が進む。 また、 Si過剰の条件での結晶成長 は 3C-SiC [110]方向に選択的に成長するため、 この成長がテラス上に容 易に起こり単相の SiCの成長が促進される。
また上記方法においては、 3C- SiCの（001)成長表面が 2 X 3または 2 x 5の表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在比 を制御することが好ましい。 これらの構造は Si過剰表面のィンジケ一夕 となる。
また上記方法においては、 3C- SiCの（001)成長表面での珪素原子と炭 素原子の存在比が 1より大きく 2以下の珪素過剰状態となるように、 炭 化珪素表面での炭素と珪素の存在比を制御することが好ましい。 これ以 上の Si過剰表面は Si結晶粒の析出を引き起こし、 良好な SiC結晶成長を
¾· "9 る。
また上記方法においては、 SiCの表面に珪素と炭素を供給し（001)面を 有する 3C- SiC薄膜を形成する場合に、 SiC形成装置内に炭化珪素の表面 構造が成長中に評価できる例えば反射電子線回折機器を付加し、 3C- SiC (001)表面の 2 X 3または 2 X 5構造をモニタし、 3倍周期または 5倍 周期が常に観測されるように SiC表面での炭素と珪素の存在比を制御す る機構を有する装置を用いることが好ましい。 この装置の導入により、 容易に Si過剰の状態での SiC結晶成長を精密に制御できる。
本発明の SiC素子の製造方法に係る、 清浄化後の SiC表面上への絶縁膜 の形成方法は、 通常の熱酸化を行う前に、 SiC結晶表面にイオン 3を打 ち込むことを特徴とする。 図 5の様に SiC結晶 51表面 52からィォン 53を 打ち込むことにより、 SiC結晶表面近傍に結晶欠陥 54が導入される。 従 来の熱酸化においては表面からの結晶中の拡散によって供給されていた 酸素が、 イオン注入により導入された結晶欠陥 54を通じて供給されるこ ととなり、 ィォン打ち込みにより結晶欠陥が導入された範囲 54で SiCが 効率的に素早く酸化され、 炭素が酸化炭素の形でガスとなり除去され、 酸化珪素が形成される。 本発明の酸化珪素膜の形成は、 打ち込まれるィ オン及び結晶欠陥の深さや量を、 制御可能なイオン打ち込みのエネルギ 一 · ドーズ量によって自由に変化させることが出来るため、 任意の深さ まで高速で酸化膜を形成でき、 従来の熱酸化による非常に遅い酸化速度 の問題を解決できた。 この場合、 イオン打ち込みされたイオンのドーズ 量が lO^ions/cn^ 以上である場合に、 第一のプロセスのイオン打ち込 みによって導入される結晶欠陥が、 第二のプロセスの酸化において炭素 の排出と酸化珪素の形成が十分となる密度となり、 高性能の酸化珪素絶 縁膜が形成された。 lO^ions/cm 以下のドーズ量では導入される欠陥 密度が小さく、 イオン打ち込みのない場合と形成される酸化膜の厚みに 差がなかった。 装置の問題などから、 ドーズ量は 1019ions/cin2 以下が 好ましい。 これ以上のドーズ量は特殊なイオンガンや長時間のイオン打 ち込みを必要とし実用的でない。 また、 イオン打ち込みをする場合に、 炭化珪素を 500°C以下に保っておく と、 イオン打ち込みにより導入され る結晶欠陥がイオン打ち込み中にァニールされてある程度安定な構造に 変化してしまうことが抑制され、 結晶欠陥がより効率的に導入され、 結 晶欠陥を通じての酸素の拡散が効率的になり、 炭素と酸素の化合物であ る (：02が効率的に結晶中から排気されて酸化後の残留炭素量が減少し高 性能の酸化珪素絶縁膜が形成された。 装置上の問題や、 炭化珪素表面の 変質の問題から、 イオン打ち込み時の炭化珪素の温度は上記 500°C以下 •液体窒素温度以上であると好ましいことも確認した。 イオン打ち込み のエネルギーは I keV以上 lOMeV以下で有れば有効に酸化絶縁膜を形成で きた。 IkeV以下の場合はイオン打ち込みされるイオンの炭化珪素結晶中 への進入深さが小さすぎイオン打ち込みの効果が小さく、 lOMeV以上は このような高工ネルギのィォンを打ち込む装置が特別なものとなるのに 加えて、 進入深さが大きすぎ広い範囲に打ち込まれるため炭化珪素結晶 中に十分な結晶欠陥密度を達成するためには非常に高密度のドーズ量が 必要で、 実用的ではなかった。 また表面から非常に深い領域に結晶欠陥 が形成され、 表面近傍はほぼ無欠陥となるため、 第二のプロセスの酸化 に於いて表面からの酸素の供給が十分に行われず酸化が進まない。 厚い 酸化珪素絶縁膜を形成する場合は、 図 6の様に SiC表面 62から異なるェ ネルギーによるイオン打ち込み 66、 67、 68を多重に行うことにより炭化 珪素結晶中に深い均一な打ち込み層 69を形成すると有効であった。 更に 第一のプロセスに於いて SiC表面にイオンを打ち込むことにより SiC表面 近傍に非晶質層を形成し、 上記非晶質層を含む SiCを第二のプ口セスに 於いて酸化すると、 良好な酸化珪素薄膜が形成されることも確認した。 つまり、 SiC素子の製造方法において清浄化後の SiC炭化珪素結晶の表 面にィォン打ち込みし炭化珪素結晶中に結晶欠陥を導入する第一のプロ セスと、 上記ィオン打ち込みされ欠陥の導入された炭化珪素結晶基板を 酸素雰囲気で加熱し酸化珪素薄膜を形成する第二のプロセスを含むこと が好ましい。
また上記方法においては、 第一のプロセスに於いて SiC表面に打ち込 まれるイオンが酸素、 珪素、 炭素、 不活性ガス、 窒素、 水素の何れか又 はその混合で構成されることが好ましい。 これらのガスは SiC結晶中に 有効に欠陥を導入し、 酸化後は酸化珪素を形成するかガスとなり排出さ れるかで、 残留して悪影響を及ばさない。
また上記方法においては、 上述のように第一のプロセスに於いて SiC 表面に打ち込まれるイオンのドーズ量が lotions/ n2 以上であること が好ましい。
また上記方法においては、 上述のように第一のプロセスに於いて SiC 表面に打ち込まれるイオンのエネルギーが IkeV以上 lOMeV以下であるこ とが好ましい。
また上記方法においては、 上述の様に第一のプロセスに於いて SiC表 面に打ち込まれるイオンのエネルギーを 2種類以上選び多重打ち込みす ることが好ましい。 また上記方法においては、 上述のように第一のプロセスに於いて SiC 表面にイオンを打ち込む場合に、 SiCが 500°C以下に保たれていることが 好ましい。
また上記方法においては、 第一のプロセスに於いて SiC表面にイオン を打ち込むことにより、 SiC表面近傍に非晶質層を形成し、 上記非晶質 層を含む SiCを第二のプロセスに於いて酸化することが好ましい。 非晶 質相は結晶相に比べて不安定であり、 容易に酸化されて酸化珪素薄膜を 形成する。
上述の SiC素子の製造方法に係る表面清浄化プロセスにより、 パター ン化された段差とテラスを有する表面により構成され、 表面欠陥密度が 10DcnT2以下であることを特徴とする SiC素子が初めて形成できる。
本発明の SiC素子の基本構成を図 7に示す。 n型の炭化珪素結晶 71が n 型の Si基板 72表面に形成された炭化珪素/ Si界面 73を含む層状構造であ る。 この層状構造に於いて、 図 8のバン ド図の様に n型の炭化珪素結晶 の伝導帯 84は n型の Si結晶基板の伝導帯 85と炭化珪素/ Si界面 83でスム ーズにつながっている。 n型の半導体に於いてメインキヤリャ一は伝導 体にある電子であるため、 この炭化珪素/ Si層状構造の界面に於いて電 子の移動を阻害するような要因は存在せず、 抵抗無しに電流を流すこと が出来る。 これ以外の層状構造、 例えば p型 SiC/ p型 Siではメイ ンキヤ リヤーであるホールの存在する価電子帯 86は、 上述の n型 SiC/n型 Siの 場合の伝導帯のようにスムーズにつながらず、 炭化珪素/ Si界面 83に於 いて段差が生じ、 順方向の電圧降下が起こり、 キヤリヤーの移動 （電流 の流れ） に伴って抵抗が生ずる。 この他の種類の層状構造に於いても電 気伝導は炭化珪素/ Si界面 83において抵抗を有する。 この抵抗は例えば 縦型の炭化珪素パワー素子などを Si基板表面に形成した炭化珪素を用い て形成した場合に問題となる。 抵抗が最も小さいのは上述の n型の炭化 W 7/39476
珪素と n型の Si基板が接する炭化珪素/ Si層状構造を含む場台であるこ とを確認した。 本発明の n- SiC/n- Siの構成の層状構造は、 この界面を電 流が横切るあらゆる種類の炭化珪素半導体素子に有効で、 例えば低損失 のショッ トキ一ダイォードゃ、 金属酸化物半導体電界効果型トランジス タ（M0SFET)，金属半導体電界効果型トランジスタ（MESFET)等の素子が形 成できる。
つまり、 上記 SiC素子においては、 少なく とも、 n型の炭化珪素結晶 が n型の Si基板表面に形成された層状構造を含むことが好ましい。 また前記 SiC素子において、 n型の Si基板の抵抗率が 1 0 2 Ω · cm以下 であると好ましい。 上記抵抗率以下の導電性の Si基板は、 縦型の SiC素 子を形成した場合に、 Si基板中を電流が容易に流れ、 電流による発熱パ ヮーロスも少なく、 高効率の SiC素子が実現できる。
また前記 SiC素子において、 少なくとも、 n型の炭化珪素結晶が n型 の Si基板表面に形成された層状構造を含むショ ッ トキ一ダイォードを含 むと好ましい。 このような構成により、 縦型のショッ トキーダイオード として、 SiC/Si界面での電気的な接合が無視でき、 高耐圧 ·低損失が実 現できる。
(実施例 1 )
市販品 （米国のクリー（CREE)社製 SICウェハー） を購入したままの表 面近傍に表面研磨に起因する欠陥が多数含まれている 6H- SiC(OOOl)炭化 珪素ウェハ Si面を Siプロセスの通常のゥエツ ト酸化装置に導入し、 酸素 を沸騰している水でバブリ ングさせてフロー供給するゥュッ ト酸化雰囲 気で 1100°Cで 1時間酸化処理を行つた。 この様にして形成された酸化膜 は膜厚が 40nm程度であった。 この酸化膜の屈折率をエリプソメ トリによ り測定したが、 酸化珪素膜としてリーゾナブルな値は得られず、 表面近 傍の欠陥や不純物が原因で、 清浄な SiOn/SiC界面が形成できなかったと 思われる。 この酸化膜を、 フッ酸と、 フッ化アンモニゥム 40vol . を 含む水溶液 （例えばフッ酸：フッ化アンモニゥム 40vol. wt¾を含む水溶液 比 =1 : 6) 混合液で溶かすバッファードフッ酸処理し取り除いた。 表面近 傍の欠陥層は取り除かれ、 清浄表面が形成された。 この清浄表面をもう 一度上記酸化装置に導入し、 上記酸化処理をもう一度行った。 この二度 目の酸化膜の屈折率をエリプソメータで測定したら、 30mnの膜厚で屈折 率 1. 45を示し、 表面近傍の欠陥が取り除かれ、 界面の清浄な高性能の酸 化珪素膜が形成されていることが確認された。 ここでは 6H - SiCについて のみ述べたが、 他の 4H, 3C等の SiCでも有効であり、 表面についても（000 1)面に限るものではないことを確認した。
このようにして形成された清浄表面は、 欠陥密度が lxlOGcm— 2以下で あることが ESR (エレク トロンスピンレゾナンス） 測定によって確認さ れた。
(実施例 2 )
本発明の SiC素子の製造方法に係る炭化珪素の表面処理方法のもう一 つの実施例を示す。 第一のプロセスとして、 6H- SiC(OOOl)面： 4度 off Si面の単結晶基板をイオン打ち込み装置に導入し、 酸素のイオンを 30eV のエネルギーで lxlO16のドーズ量打ち込んだ。 この場合の SiC結晶中の 打ち込まれた酸素の分布は、 ピーク位置を表面から 60nm程度の深さでと つた。 また、 イオン打ち込みによって導入された欠陥によって非晶質化 した部分は表面から 80nm程度の深さの部分であった。 この場合、 酸素打 ち込み時の基板温度は 100°C以下に保った。 この打ち込まれた SiC基板を イオン打ち込み装置から取り出し、 第二のプロセスとして、 通常のゥェ ッ ト酸化装置に導入し実施例 1と同様にゥエツ ト酸素雰囲気で 1100°Cで 1時間酸化処理を行った。 この様にして形成された酸化膜は、 膜厚が 150 と、 イオン打ち込み無しにゥ ッ ト酸化を行った場合の 30nmより大き く増大した。 この酸化膜の屈折率をェリプソメータで測定したところ、 屈折率 1. 45を示し界面の清浄な高性能の酸化珪素膜が形成されているこ とが確認された。 ここではイオンのエネルギー力《30keVの場合を述べた が本発明の範囲であれば有効に酸化膜が形成された。 ドーズ量 · SiCの 温度も本実施例以外でも本発明の範囲であれば有効であった。 更に 30ke Vの打ち込みだけでなく 150keVの打ち込みも 30keVの場合と同様のドーズ 量で重ねて行うことにより更に厚い 280mnの膜厚の酸化膜が得られるこ とも確認した。 ここでは 6H- SiCについてのみ述べたが他の 4H, 3C等の SiC でも有効であり、 表面についても（0001)面に限るものではないことを確 認した。 このようにして形成された酸化膜を、 第三のプロセスとして、 フッ酸と 40vol. !¾フッ化アンモニゥム水溶液の （例えば 1 : 6) 混合液で溶 かすバッファードフッ酸処理で取り除き炭化珪素清浄表面を形成した。 このようにして形成された清浄表面は、 欠陥密度が lxl0°cnf2以下で あることが ESR (エレク トロンスピンレゾナンス） 測定によって確認さ れた。
(実施例 3 )
本発明の SiC素子の製造方法に係る炭化珪素の表面処理方法の実施例 を示す。 第一のプロセスとして、 6H- SiC(OOOl)面： 4度 off Si面の単結 晶基板をイオン打ち込み装置に導入し、 ネオンのイオンを 30eVのェネル ギ一で 5xl016のドーズ量打ち込んだ。 この場合の SiC結晶中の打ち込ま れたネオンの分布は実施例 2の酸素の場合と殆ど一致し、 ピーク位置を 表面から 60nm程度の深さでとった。 また、 イオン打ち込みによって導入 された欠陥によって非晶質化した部分は表面から 90nm程度の深さの部分 であった。 この場合、 ネオン打ち込み時の基板温度は 100°C以下に保つ た。 この打ち込まれた SiC基板をイオン打ち込み装置から取り出し、 第 二のプロセスとして、 通常のゥュッ ト酸化装置に導入し実施例 1と同様 にゥ ッ 卜酸素雰囲気で 1100°Cで 1時間酸化処理を行った。 この様にし て形成された酸化膜は膜厚が 150nmと、 イオン打ち込み無しにゥュッ ト 酸化を行った場合の 30mnより大きく増大した。 この酸化膜の屈折率をェ リプソメータで測定したら、 屈折率 1. 45を示し界面の清浄な高性能の酸 化珪素膜が形成されていることが確認された。 これらの膜厚，屈折率な どは実施例 1の酸素ィオンを打ち込んだ場合とほぼ一致していた。 ここ ではイオンのエネルギー力 <30keVの場合を述べたが本発明の範囲であれ ば有効に酸化膜が形成された。 ドーズ量 · SiCの温度も本実施例以外で も本発明の範囲であれば有効であった。 更に、 30keVの打ち込みだけで なく 150keVの打ち込みも重ねて行うことにより更に厚い 280ηπιの膜厚の 酸化膜が得られることも確認した。 ここでは 6H- SiCについてのみ述べた が他の 4H，3C等の SiCでも有効であり、 表面についても（0001)面に限るも のではないことを確認した。 本実施例 2〜3に於いて、 第一のプロセス に於いて打ち込まれるイオンは酸素、 ネオンであつたが、 例えば珪素の ように酸化により酸化珪素のような絶縁物となる物質、 炭素のように酸 化により二酸化炭素のような気体になる物質、 窒素又はアルゴン · クリ プトン ·キセノン等のように安定な気体である物質、 水素のように酸化 されて水となり高温で気体となる物質等のような、 他のイオンを用いて も良好な酸化珪素薄膜が形成された。 このようにして形成された酸化膜 を第三のプロセスとして、 実施例 2と同様のバッファードフッ酸処理で 取り除き炭化珪素清浄表面を形成した。
このようにして形成された清浄表面は、 欠陥密度が lxlOQcnf2以下で あることが ESR (エレク トロンスピンレゾナンス） 測定によって確認さ れた。
(実施例 4 )
ステンレス製の金属マスクを用いてイオンビームを遮ることにより、 実施例 2で用いたのと同様の炭化珪素基板 （直径 30圏） の一部に実施例 2に述べたごとく酸素をイオン打ち込みした。 30keVのエネルギーと 150 keV+3 OkeVの多重打ち込みされた部分をそれぞれ 5mm角の広さで形成した 。 イオン打ち込みのドーズ量は、 30keVの打ち込みの場合は lxl O16 ion s/cm2、 30keV+150keVの多重打ち込みの場合はそれぞれのエネルギーで lxlO16 ions/cm^ とした。 このイオン打ち込みされた炭化珪素基板に、 実施例 2と同様の酸化処理を行った。 マスクされたイオン打ち込みを受 けない領域には 30ηπιの厚さ、 30keVイオン打ち込み領域には 150nm、 30ke
V+150keVイオン打ち込み領域には 280nmの厚みの Si02 膜が形成された。 このパターン化された酸化膜を実施例 2と同様のバッファー ドフッ酸処 理により取り除く と、 それぞれ 60nm, 120nmの深さの 5mm角のパターンが 形成された炭化珪素清浄表面が形成された。
このようにして形成された清浄表面は、 欠陥密度が lxl08cm— 2以下で あることが ESR (エレク トロンスピンレゾナンス） 測定によつて確認さ れ 5 ^- o
この清浄炭化珪素表面を、 もう一度上記酸化処理 ·酸化膜ェッチ処理 を繰り返すと欠陥密度が更に減少することが確認された。 上記酸化処理 •酸化膜ェッチ処理を複数回繰り返すと更に欠陥密度が減少した。
(実施例 5 )
炭化珪素表面を CF^+0。雰囲気のリアクティブイオンエッチにより、 A1 薄膜をマスクとしてエッチしてパターンを形成した。 この表面は欠陥密 度が 109cm 以上あること力 SR測定により確認された。 この表面を、 実 施例 1に示した方法と同様の方法により酸化処理し酸化膜を形成し、 こ の酸化膜を実施例 2と同様のバッファードフッ酸処理により取り除く と 欠陥密度が 108cnf2以下となつた。
この場合、 HF等の他のガスを用いたリアクティブイオンエッチはもと より、 数キロ eVの Ar等の不活性ガスのイオンによるイオンミ リング、 塩 化水素ガスなどによるプラズマエッチ、 エキシマレーザを用いたレーザ 一エッチング、 ダイヤモンドソ一などによる機械的切削、 ダイヤモンド ペーストを用いた研削、 等によってパターンを形成された炭化珪素表面 であっても、 本発明の酸化膜を形成してそれを除去する方法により、 上 記炭化珪素清浄表面が形成できることも確認した。
さらに、 エッチング処理によりパターンが形成された炭化珪素表面に 、 実施例 2や 3と同様のイオンを打ち込み比較的厚い酸化膜を形成して 、 この酸化膜を除去することによつても、 上記炭化珪素清浄表面が形成 された。
実施例 4と同様に、 酸化処理 ·酸化膜ェッチ処理を複数回繰り返すと さらに欠陥密度が減少した。
(実施例 6 )
まず、 Si (001) [110]方向に 4度- offcut 基板を MBE装置内に導入し、 10—9Torr以下の高真空下で 900°C以上に加熱し、 反射電子線回折（Ref lec tive High Energy Electron Diffraction : RHEED)観察により Si (001) (2x 1)表面再配列が観測される Si清浄表面を形成した。
ここでは Si基板を高真空中で加熱して Si (001)2xl清浄表面を形成した が、 真空度は 10— 6Torr以下なら清浄化できる、 また更に低真空の水素ガ ス雰囲気中でも清浄化できることを確認した。 これよりも悪い真空の場 合は、 清浄化する前に SiCがランダムに Si表面に形成されてしまい、 へ テロェピタキシャル成長を均一に行うことが出来ない。 また、 加熱では なく、 ェキシマレーザ ·重水素ランプ光等の紫外線領域の波長を含む光 を照射しても清浄化することが出来た。 また、 高真空中でなく、 オゾン •塩素又は塩化物 · フッ素又はフッ化物ガスなどの反応性エッチングガ スにさらすことによつても清浄表面が形成できた。 この清浄表面を 400°C以下に冷却した後、 昇温速度 100°C毎分で昇温し た。 基板温度が 400°Cに達した時点から、 黒鉛粒を充填した坩堝に電子 銃を照射する電子線蒸着器から炭素原子を蒸発させて、 基板表面に供給 し、 第一のプロセスを行った。 この場合の坩堝から基板までの距離は 40 cm程度で、 電子線蒸着器への供給電力は、 8kV, 100mA程度が適当であつ た。 Si基板表面と炭素の反応が始まる 600°Cに達するまでは、 基板表面 に供給される炭素は炭素薄膜を形成する。 この第一のプロセスによって Si基板表面に形成される炭素薄膜は 5原子層程度の膜厚であつた。
本実施例の第一のプロセスにおいて、 炭素の供給は基板の昇温中に 40 0°Cから炭素の供給を始め、 炭素を含む薄膜の形成は Si基板表面が 400°C 以下の温度から 600°Cまでの昇温途中に行われたが、 600°C以下- 195°C以 上の範囲で基板温度を一定としても変化させても炭素の薄膜が形成され 有効であることを確認した。 600°C以下の温度であつたら良く 400°Cに限 るものではない。 600°C以上の温度から炭素を供給し炭化すると SiC/Si 界面にピッ 卜が形成され易くなり、 薄膜中に結晶方位の異なる結晶粒が 成長しやすい。
また、 形成される炭素薄膜は 1から 2 0原子層の範囲であれば、 第二 のプロセスに於いて炭化により良結晶性の炭化珪素が形成されることを 確認した。 1原子層以下であると反応が不均一になり、 2 0原子層以上 であると炭素薄膜が非常に安定となってしまい第二のプロセスに於いて 反応が起こりにく くなつた。 形成される炭素薄膜は、 炭素以外に例えば 水素 ·塩素などを含んでいても有効であることも確認した。 また、 この 場合第一のプロセスにより形成される炭素を含む薄膜は非晶質薄膜であ つた。 第二のプロセスの炭化の時に、 非晶質薄膜は結晶質の薄膜に比べ て反応性が高く効率よく高性能炭化層である欠陥の少ない SiCが形成さ れた。 本実施例において、 炭素は電子線蒸着器から原子またはクラスターの 形で供給されており、 ガス状の炭素の供給とは異なっている。 本実施例 の薄膜形成中に C9H4等のガス状の炭素源を lxl(T7Torr以上供給すると、 実施例で述べた単相の 3C- SiCの形成が悪化、 多数のッウイ ンが形成され ることが確認された。 これは、 第二のプロセスの炭化反応時に、 ガスと Si基板表面の反応が起こり、 Si基板表面のステップゃ欠陥が選択的の反 応し、 形成される炭化珪素が多数の格子欠陥 · ッウィ ン ， ピッ ト等を含 むためと考えられる。 このことより、 本発明の炭化珪素薄膜の形成方法 の実現のためには、 ガス状ではない分子線の炭素の供袷が有効で、 第一 のプロセスに於いて低温に保たれた基板表面に炭素薄膜を形成すること が有効であることが確認された。 この場合、 電子線蒸着器から供給され る炭素ではなく、 炭化水素ガスをフィラメントを用いてクラッキングし た炭素源であつても、 第一のプロセスに於いて炭素薄膜が形成されて有 効であることが確認された。
基板温度は、 炭素の供給を受けつつ昇温され、 800°C以上の昇温過程 で第二のプロセスの炭化処理がなされた。 この場合、 上記 offcut基板を 用いると、 炭化過程で形成される SiC結晶粒の結晶方向が揃うことが確 認された。 これは offcut 基板表面にはテラスとステップが多数存在し 、 ステップエッジに平行な長く連なる原子列の P方向と、 ステップエツ ジに垂直でステツプエツジにより分断された短いテラス上の原子列の N 方向について異なった表面反応性を示すためである。 つまり、 数原子層 の炭素薄膜が Si (001)表面と固相反応して Si [110]が炭素と共に収縮する ことが、 产化の基本メカニズムであるため、 Si [110]の原子列の連なり が短い方 7、より容易に収縮することが出来、 均一な 3C-SiC(001) /Si (001 )界面が形成できると考えられる。 上記の offcut基板表面においては、 上記 N方向に Si [110]原子列の収縮が容易に起こり、 3C- SiC結晶の [110] の Si (下） C (上）方向が N方向と一致する。
第二のプロセスに於いて、 Si基板は 800°C以上 Siの融点以下の範囲ま で昇温されれば炭化が起こることを確認した。 また、 炭化が進行する 60 0〜； L000°Cの間の昇温速度は 500°C/分以下 20°C/分以上の範囲であれば、 ヘテロェピタキシャルな炭化珪素が Si基板表面に形成されることを確認 した。 この範囲以上の昇温速度では、 基板を均一に昇温する事が難しく 、 この温度以下の昇温速度では、 界面の均一さが低下した。 ここまで述 ベた第一第二のプロセスは、 1 0— 7Torr以下の高真空下で行うとッウイ ン発生が抑制され有効であつた。
基板温度が 1050°Cに達した時点から、 炭素に加えて珪素もクヌーセン セルから供給され第三のプロセスを行った。 この場合の Siクヌーセンセ ルの温度は 1357°Cに保たれた。 基板表面の結晶性は、 MBEの成長室中で 常に RHEEDにより観測されており、 ィンサイチュー（in- situ)分析が行わ れている。 3C-SiC(001)成長表面に供給される C/Si 量は、 3C- SiC(OOl) 表面が安定な（3x2)表面再配列構造を常に保つように制御された （表面 制御成長） o 3C - SiC(001) (3x2)表面は、 Si-terminated 表面に過剰な Si 原子が付加された構造を有し、 C/Si=】の SiCの構造に比べて Si過剰な表 面となっている。 この表面制御成長による 3C- SiC(OOl)表面の成長は、 常に Si過剰な表面から Si原子が供給されるため、 Si (上） C (下）の方向へ の成長が選択的に起こり結晶粒がこの方向へより長く成長する。 この結 晶粒の選択成長方向が off- cut 基板表面のテラス上に長く連なってい る P方向に一致していれば、 結晶粒の成長がテラス上でステツプによる 妨害無しに進行し、 容易に単相の 3C- SiC単結晶の成長が得られる。 一方 上記結晶方向と 9 0度の関係にあるアンチフェーズドメインは、 選択成 長方向が N方向となり、 成長がステップによって常に阻害される。 上記 2種類のアンチフユ一ズドメインが成長する場合には、 選択成長方向が P方向に一致している結晶粒が選択的に成長し、 もう一方のアンチフェ ーズドメィンは成長に伴って消失してゆく と考えられる。 上記、 off-cu t 表面の炭化によって形成される 3C-SiC の結晶方向は Si (下） C (上）〃 N 方向であつたが、 この結晶方位は、 テラス上の選択成長を考慮した Si ( 上） C (下）〃 P方向と一致する。 つまり、 上記炭化処理と表面制御成長を 行えば、 方位の揃った 3C-SiC単結晶が選択的に成長し、 他のアンイフェ —ズドメインの成長は阻害され、 ある程度の膜厚を成長させれば単相の 3C-SiC単結晶薄膜が得られる。
図 9に上記表面制御成長を 3時間行つた lOOnm膜圧の単相 3C- SiC(OOl) 表面の走査型電子顕微鏡（SEM)写真を示す。 方位の揃った結晶粒がテラ ス上を選択的に成長しコアレスして大型の単結晶を形成していっている のが観察できる。 膜厚 lOOnmに対して、 観測されるそれぞれの結晶粒の 大きさは lOOnm程度であった。 さらにこの薄膜の成長を続けると、 膜厚 の増大に伴ってこれらの結晶粒は更に大きく コアレスして大きな単結晶 粒を形成した。
図 1 0 Aに、 本発明の炭化珪素薄膜の形成方法による lOOnm厚の単相 3 C-SiC単結晶薄膜の ESRスぺク トルを示す。 図 1 0 Bに比較のために他の 方法 （ガスと Si基板表面との反応による炭化反応） によって形成された 炭化珪素薄膜の ESRスぺク トルを示す。 図 1 0 Bにおいて観測される格 子欠陥に対応する Siダングリングボン ドのスぺク トルが、 本発明の炭化 珪素薄膜の製造方法により形成された図 1 0 Aにおいては確認されず， 薄膜中の格子欠陥が飛躍的に減少していることが確認された。
本実施例においては、 異方性を有する Si (001)基板として off-cut基板 を用いたが、 表面に異方性がありテラスとステップを含んでいれば、 ju st- cut基板であつても異方性ェッチングなどにより表面に凸凹を付けた 表面でも良く、 off- cut の方向も [110]方向に限るものではなく、 [110] 方向とこれと 9 0度の角度をなす [110]方向について同等でなく異方性 が有ればどの方向に off-cutしたものでも良い。 異方性を十分確保し効 率的に単相の SiCを形成するためには、 Si表面のステップエツ ジの方向 が、 Si [110]方向と 0〜 3 0度の範囲の角度であることが好ましい。 本実施例において、 off- cut の角度は 4度でテラスの幅は 2nm程度で あつたが、 off-cut の角度を変化させてテラス幅を変えても、 テラス幅 力 0. 5mn〜： lOOnmの範囲では、 良好な単相の 3C- SiC単結晶薄膜が得られた 。 0. 5nm未満のテラス幅の場合は、 炭化によって多数のッウイ ンが形成 され、 単相の単結晶薄膜が形成できない。 また、 lOOnmを超えるテラス 幅においては、 炭化メカニズムにおいて異方性が有効に機能せず、 異相 界面（anti phase boundary : APB)を含む 2フヱーズの薄膜となった。 本実施例においては、 炭化後に炭素と珪素を供給して SiC(OOl)を成長 させるプロセスにおいて、 3C- SiC(OOl)表面が（3x2)の表面再配列を有し Siターミネィ 卜（001)表面上に付加 Siが存在する Si過剰な表面を保持し て成長させた。 表面再配列が Si過剰な他の再配列構造（5x2) , (7x2) . · · (2n+l, 2) (nは任意の正の整数） を保持するように成長させた場合も本 発明は有効であった。 また、 Siターミネィ ト（001)表面である（2x1)表面 でも有効であった。 Si過剰な表面において Si/C存在比は、 1から 2の範 囲が適当である。 Si/C比を 2以上にすると、 SiC表面に Siの結晶粒が析 出し、 SiCの成長が阻害され、 良好な結晶性を有する SiCの成長が出来な 力、つた。
本実施例においては、 Si (001)表面について説明したが、 例えば Si (ll 1)面のような Si基板の他の表面でも本発明の上述の SiCの成長方法が有 効であることを本発明者は確認した。 炭素を含む薄膜を形成して炭化 · 成長させるプロセス、 Si基板の清浄化、 異方性を有する Si基板の使用、 については 3C- SiC(OOl)面の成長方法の場合と同様であった。 成長中の S i/C比の制御については、 3C- SiC(OOl)の場合とは逆で、 C過剰な表面が 3 C-SiC(l ll)の成長には適しており、 Si過剰の場合は、 3C- SiC (l l l)表面 に 3C-SiC(001)ファセッ トが現れ表面の荒れが認められ、 Si結晶粒が成 長する場合もあった。 Si/C比は、 1〜0. 5の範囲が適しており、 0. 5以下 では、 3C-SiC(lll)膜の表面の荒れが認められた。 3C- SiC(l l l)面の成長 最適条件と a -SiC(OOOl)表面の成長最適条件は、 ほぼ同じであることを 本発明者は確認した。 つまり、 C過剰な表面が a - SiC (OOOl)表面の成長 には適している。 最適条件からはずれると 3C- SiC (l l l)と同様な問題が 生じた。
(実施例 7 )
実施例 6に従つて lOOnm膜厚の炭化珪素薄膜を Si基板上に形成した後 、 基板を CVD装置に導入して炭化珪素を高速で成長させた。 基板温度を 誘導加熱により 1300°Cに加熱し、 2S1IDの流量の水素ガスをキヤリヤーガ スとし、 lsccmのシランガス、 0. 4sccmのプロパンガスを原料ガスとして 供給した。 成長室はロータリーポンプにより引かれており、 lOOTorr程 度に保たれた。 この条件で 5時間成長させることにより、 12ミ クロン膜 厚の低欠陥炭化珪素薄膜が成長した。 少なく とも第一 ·第二のプロセス を MBE装置で高真空下で行い、 第三のプロセス又はその一部を CVD装置で 行うことを特徴とする本実施例は、 電子デバィス用の厚いヘテロェピタ キシャル膜の成長に適している。
(実施例 8 )
本実施例は、 SiC素子の製造方法に係る SiCの表面処理方法を説明する
。 6H-SiC(0001)面： 4度 off Si面の単結晶基板をイオン打ち込み装置に 導入し、 酸素のイオンを 30eVのエネルギーで lxlO16のドーズ量打ち込ん だ。 この場合の SiC結晶 71中の打ち込まれた酸素の分布は図 1 1の様に なり、 ピーク位置 115を表面 112から 600nm程度の深さでとった。 また、 イオン 113打ち込みによって導入された欠陥によって非晶質化した部分 1 14は表面から 80nm程度の深さの部分であった。 この場合、 酸素打ち込み 時の基板温度は 100°C以下に保った。 この打ち込まれた SiC基板をイオン 打ち込み装置から取り出し、 通常のゥ ッ ト酸化装置に導入しゥ ッ ト 酸素雰囲気で 1100°Cで 1時間酸化処理を行った。 この様にして形成され た酸化膜は膜厚が 150ηωと、 イオン打ち込み無しにゥヱッ ト酸化を行つ た場合の 30nmより大きく増大した。 この酸化膜の屈折率をェリブソメー 夕で測定したら、 屈折率 1. 45を示し界面の清浄な高性能の酸化珪素膜が 形成されていることが確認された。 ここではイオンのエネルギーが 30ke Vの場台を述べたが本発明の範囲であれば有効に酸化膜が形成された。 ドーズ量 · SiCの温度も本実施例以外でも本発明の範囲であれば有効で あった。 更に、 30keVの打ち込みだけでなく 150keVの打ち込みも重ねて 行うことにより更に厚い 280nmの膜厚の酸化膜が得られることも確認し た。 ここでは 6H- SiCについてのみ述べたが他の 4H. 3C等の SiCでも有効で あり、 表面についても（0001)面に限るものではないことを確認した。
(実施例 9 )
本実施例は、 SiC素子の製造方法に係る SiCの表面処理方法のもう一つ を説明する。 6H-SiC(000] )面： 4度 off Si面の単結晶基板をイオン打ち 込み装置に導入し、 ネオンのイオンを 30eVのエネルギーで 5xl016のドー ズ量打ち込んだ。 この場合の SiC結晶中の打ち込まれたネオンの分布は 実施例 3の酸素の場合と殆ど一致し、 ピーク位置を表面から 60nm程度の 深さでとった。 また、 イオン打ち込みによって導入された欠陥によって 非晶質化した部分は表面から 90ηοι程度の深さの部分であつた。 この場台 、 ネオン打ち込み時の基板温度は 100 以下に保った。 この打ち込まれ た SiC基板をイオン打ち込み装置から取り出し、 通常のゥェッ ト酸化装 置に導入しゥュッ ト酸素雰囲気で 1100°Cで 1時間酸化処理を行った。 こ の様にして形成された酸化膜は膜厚が 150 と、 イオン打ち込み無しに ゥエツ 卜酸化を行った場合の 30mnより大きく増大した。 この酸化膜の屈 折率をェリプソメ一夕で測定したら、 屈折率 1. 45を示し界面の清浄な高 性能の酸化珪素膜が形成されていることが確認された。 これらの膜厚， 屈折率などは実施例 3の酸素イオンを打ち込んだ場合とほぼ一致してい た。 ここではイオンのエネルギー力 OkeVの場合を述べたが本発明の範 囲であれば有効に酸化膜が形成された。 ドーズ量 · SiCの温度も本実施 例以外でも本発明の範囲であれば有効であった。 更に、 30keVの打ち込 みだけでなく 150keVの打ち込みも重ねて行うことにより更に厚い 280nm の膜厚の酸化膜が得られることも確認した。 ここでは 6H- SiCについての み述べたが他の 4H, 3C等の SiCでも有効であり、 表面についても（0001)面 に限るものではないことを確認した。 本実施例 8、 9に於いて、 第一の プロセスに於いて打ち込まれるイオンは酸素、 ネオンであつたが、 例え ば珪素のように酸化により酸化珪素のような絶縁物となる物質、 炭素の ように酸化により二酸化炭素のような気体になる物質、 窒素又はアルゴ ン · クリプトン ·キセノン等のように安定な気体である物質、 水素のよ うに酸化されて水となり高温で気体となる物質等のような、 他のイオン を用いても良好な酸化珪素薄膜が形成された。
(実施例 1 0 )
まず、 lO Q cniの抵抗率の n型の Siの [110]方向に 4度- offcut (001)基 板を MBE装置内に導入し、 l(T8Torr以下の高真空下で 900°C以上に加熱し 、 RHEED観察により Si (001) (2xl)表面再配列が観測される Si清浄表面を 形成した。 この清浄表面を 400°C以下に冷却した後、 昇温速度 100毎分で 昇温した。 基板温度が 400°Cに達した時点から、 黒鉛粒を充填した坩堝 に電子銃を照射する電子線蒸着器から炭素原子を蒸発させて、 基板表面 に供給した n この場合の坩堝から基板までの距離は 40cm程度で、 電子線 蒸着器への供給電力は、 8kV, 100mA程度が適当であった。 基板温度は、 炭素の供給を受けつつ昇温され、 800°C以上の昇温過程で炭化処理がな された。 この場合、 上記 offcut基板を用いると、 炭化過程で形成される SiC結晶粒の結晶方向が揃うことが確認された。 これは offcut 基板表面 にはテラスとステップが多数存在し、 ステップエッジに平行な長く連な る原子列の P方向と、 ステツプェッジに垂直でステツプェッジにより分 断された短いテラス上の原子列の N方向について異なった表面反応性を 示すためである。
数原子層の炭素薄膜が Si (001)表面と固相反応して Si [110]が炭素と共 に収縮することが、 炭化の基本メカニズムであるため、 Si [110]の原子 列の連なりが短い方がより容易に収縮することが出来、 均一な 3C- SiC(0 01)/Si (001)界面が形成できると考えられる。 上記の offcut基板表面に おいては、 上記 N方向に Si [110]原子列の収縮が容易に起こり、 3C- SiC 結晶の [110]の Si (下) C (上）方向が N方向と一致する
基板温度が 1050°Cに達した時点から、 炭素に加えて珪素もクヌーセン セルから供給された。 この場合の Siクヌーセンセルの温度は 1375°Cに保 たれた。 基板表面の結晶性は、 MBEの成長室中で常に RHEEDにより観測さ れており、 in- situ分析が行われている。 3C- SiC(OOl)成長表面に供袷さ れる C/Si 量は、 3C- SiC(OOl)表面が安定な（3x2)表面再配列構造を常に 保つように制御された （表面制御成長） 。 3C- SiC(001) (3x2)表面は、 Si -terminated 表面に過剰な Si原子が付加された構造を有し、 C/Si=lの Si Cの構造に比べて Si過剰な表面となっている。 この表面制御成長による 3 C-SiC(OOl)表面の成長は、 常に Si過剰な表面から Si原子が供給されるた め、 Si (上） C (下）の方向への成長が選択的に起こり P方向に一致してい れば、 結晶粒の成長がテラス上でステップによる妨害無しに進行し、 容 易に単相の 3C- SiC単結晶の成長が得られる。 一方上記結晶方向と 9 0度 の関係にあるアンチフヱーズドメィンは、 選択成長方向が N方向となり 、 成長がステップによって常に阻害される。 上記 2種類のアンチフエ一 ズドメィンが成長する場合には、 選択成長方向が P方向に一致している 結晶粒が選択的に成長し、 もう一方のアンチフューズドメィンは成長に 伴って消失してゆく と考えられる。 上記、 off-cut 表面の炭化によって 形成される 3C- SiC の結晶方向は Si (下） C (上）// N方向であつたが、 この 結晶方位は、 テラス上の選択成長を考慮した Si (上） C (下）// P方向と一 致する。 つまり、 上記炭化処理と表面制御成長を行えば、 方位の揃った 3C- SiC単結晶が選択的に成長し、 他のアンィフューズドメインの成長は 阻害され、 ある程度の膜厚（20nm以上）を成長させれば単相の 3C-SiC単結 晶薄膜が得られた。 この場合、 基板の Siは n型を用いており、 更に上記 S iCを成長させる場合に窒素を成長室中に 10_°ΤΟΓΓ以上の真空度になる程 度導入する事により Νがド一プされて SiC薄膜も η型にした。
この単層の炭化珪素膜を更に CVD法により成長させて 3 0 ミ クロンの 膜圧の炭化珪素を Si基板上に形成した。 この場合、 C V D成長室内に水 素ガスを 2 L M、 シランガスを 1 sccm、 プロパンガスを 0. 4sccm導入し 、 ロータリ一ポンプで引きながら ΙΟΟΤΟΓΓ程度の減圧下で結晶成長を行 つた。 基板は黒鉛のサセプ夕上に置かれ、 20kHzの高周波の誘導加熱に より 1300°C程度に加熱された。 成長中にチッソガスも l sccm程度導入す ることにより、 成長する炭化珪素は n型の半導体となった。
図 1 2の様に、 上記の様にして形成された n-SiC/n- Si層状構造の SiCl 21側の表面には Niを電子ビーム蒸着し 900°Cの熱処理を Ar雰囲気で加え 電極 128とした。 この場合、 Si基板 122は 0. 5 m の厚さで、 SiC薄膜 121 は 3 0 ミクロンの膜厚であった。 また、 Si側の裏面に A lSi電極 127をス パッタ蒸着法により形成し Si側の電極とした。 これらの電極は、 それぞ れ Si及び SiCにォーミ ック接合していた。 上記 Si側と SiC側の電極 127、 1 28間に電圧をかけて I- V特性を測定すると、 図 1 3の様に極性を示さな いリニア一な特性が観測された。 これは、 SiC/Si界面における各々の伝 導体が不連続性を持たずにスムーズに繋がっていることを示している。 この SiC/Si界面を横切るように流れている電流は界面を感ずることなく 、 電流パスの単なる電気抵抗のみを感ずる。 本実施例では Si基板の抵抗 率を 1 0 Ω · c mとしたが、 1 0 2 Ω · c m以下の範囲で有れば、 良好 な 1-V特性が観測された。 他の SiC/Si界面の組み合わせ n- SiC/p-Si, p- S iC/n- Si, p- SiC/p- Siの場台は、 上記 SiC/Siの I-V特性が極性を示し、 界 面でのバンドの不連続性が確認された。
(実施例 1 1 )
実施例 1 0と同様に n- SiC/n-Si層状構造を形成するとこの層状構造の みが低抵抗な I-V特性を示し、 例えば図 1 4のようにこの SiC141表面に 抵抗加熱蒸着法により金のショッ トキ一電極 149を形成したショ ッ トキ ダイォ一ドにおいて、 SiC/Si界面を横切る方向に電流を流したときに界 面における順方向電圧降下などが起こらず理想的な低抵抗になることを 確認した。 他の電極は上記実施例 1 0の場合と同じである。 図 1 5に本 実施例 1 1のショッ トキ一ダイォードの I- V特性を示す。 他の構成 p- SiC /p- Si等の場台に比べて、 順方向の抵抗が最小であつた。
産業上の利用可能性
前記した通り、 本発明によれば、 高パワーデバイス ·高温デバイス · 耐環境性デバイスなどの半導体素子に応用可能な、 ワイ ドバンドギヤッ プ半導体材料である、 炭化珪素 （SiC) の素子及び単結晶薄膜の製造方 法を提供することができる。 特に、 本発明は、 炭化珪素 （SiC) を用い た例えば半導体素子 ·センサー等の電子素子を形成する場合の絶縁膜の 形成方法及び清浄表面の形成方法、 さらにトレンチ構造などを含む表面 構造の形成方法、 及び形成された低欠陥表面を有する SiC素子を提供す ることができる。 さらに、 Si基板表面に、 ヘテロェピタキシャル成長さ せることにより、 Siウェハ上に結晶欠陥の少ない単相の 3C-SiC単結晶薄 膜を形成する方法を提供することができる。

Claims

請 求 の 範 囲
1 . 炭化珪素結晶を酸素棼囲気で加熱し酸化珪素薄膜を炭化珪素結晶 表面に形成するプロセスと、 前記炭化珪素結晶表面に形成された酸化珪 素薄膜をェツチングするプロセスを含む SiC素子の製造方法。
2 . SiC炭化珪素結晶の表面の少なく とも一部にイオン打ち込みし SiC 結晶表面近傍に結晶欠陥を導入する第一のプロセスと、 上記イオン打ち 込みされ欠陥の導入された SiC結晶を酸素雰囲気で加熱し酸化珪素薄膜 を SiC結晶表面に形成する第二のプロセスと、 上記 SiC結晶表面に形成さ れた酸化珪素薄膜をェッチングする第三のプロセスを含む請求項 1に記 載の SiC素子の製造方法。
3 . 第一のプロセスに於いて SiC表面に打ち込まれるイオンが、 酸素 、 珪素、 炭素、 不活性ガス、 窒素及び水素から選ばれる少なく とも一つ のガスである請求項 2に記載の SiC素子の製造方法。
4 . 第一のプロセスに於いて SiC表面に打ち込まれるィォンのドーズ 量が lo ions/cm2 以上である請求項 2に記載の SiC素子の製造方法。
5 . 第一のプロセスに於いて SiC表面に打ち込まれるィオンのェネル ギ一が IkeV以上 lOMeV以下である請求項 2に記載の SiC素子の製造方法。
6 . 第一のプロセスに於いて SiC表面に打ち込まれるィォンのェネル ギーを 2種類以上選び多重打ち込みする請求項 2に記載の SiC素子の製 造方法。
7 . 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiCの温 度が 500°C以下に保たれている請求項 2に記載の SiC素子の製造方法。
8 . 第一のプロセスに於いて SiC表面にイオンを打ち込むことにより 、 SiC表面近傍に非晶質層を形成し、 前記非晶質層を含む SiCを第二のプ 口セスに於いて酸化する請求項 2に記載の SiC素子の製造方法。
9 . 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiC表面 の一部がマスクされており、 イオン打ち込みされる部分がパターンニン グされている請求項 2に記載の SiC素子の製造方法。
10. 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiC表面 の場所によって打ち込まれるイオンのエネルギー、 イオン種及びイオン 密度から選ばれる少なく とも一つが異なり、 パターンニングされている 請求項 2に記載の SiC素子の製造方法。
11. エッチング処理により、 パターン化された段差とテラスを形成さ れた炭化珪素表面を、 酸素雰囲気で加熱し酸化珪素薄膜を炭化珪素結晶 表面に形成し、 更に上記炭化珪素結晶表面に形成された酸化珪素薄膜を エッチングすることにより、 エツチング処理によつて導入された欠陥を 除去する請求項 1に記載の SiC素子の製造方法。
12. エツチング処理がリアクティブイオンエッチング、 イオンミ リ ン グ、 プラズマエッチング、 レーザーエッチング、 機械的切削及び機械的 研削から選ばれる少なくとも一種の方法により行われる請求項 11に記載 の SiC素子の製造方法。
13. 低温に保った Si基板表面に炭素を供給し炭素を含む薄膜を Si基板 表面に形成する第一のプロセスと、 Si基板表面を加熱することにより Si 基板と炭素を含む薄膜を固相反応させて Si基板表面を炭化させて炭化珪 素を形成する第二のプロセスと、 炭化後に炭素と珪素を供給して炭化珪 素を成長させる第三のプロセスを含み、 Si基板上に炭化珪素結晶膜を得 る請求項 1に記載の SiC素子の製造方法。
14. 第一のプロセスにおいて Si基板表面を液体窒素温度- 195°C以上、 600°C以下の温度範囲に保つ請求項 13項記載の SiC素子の製造方法。
15. 第一のプロセスにより Si基板表面に形成される薄膜が 1原子層以上 20原子層以下の厚みに対応する炭素を含む請求項 13に記載の SiC素子の 製造方法。
16. 第一のプロセスにより Si基板表面に形成される薄膜が非晶質の炭 素を含む薄膜である請求項 13に記載の SiC素子の製造方法。
17. 第一のプロセスにおいて Si基板表面に供給される炭素を含む物質 が、 少なく とも分子状の炭素を含む請求項 13に記載の SiC素子の製造方 法。
18. 第二のプロセスにおいて、 Si基板表面の加熱を 800°C以上 Siの融点 1 414°C以下の範囲の温度まで行う請求項 13に記載の SiC素子の製造方法。
19. 第二のプロセスにおいて、 Si基板表面を加熱する際、 600°Cから 10 00°Cの間の昇温速度を 500°C/分以下 20°C/分以上とする請求項 13に記載 の SiC素子の製造方法。
20. 少なく とも第一及び第二のプロセスを 10— 7Torr以下の真空中で行 う請求項 13に記載の SiC素子の製造方法。
21. 少なく とも第一及び第二のプロセスを真空中の分子線ェピタキシ（ MBE)プロセスによって行い、 第三のプロセス又はその一部を成長速度の 速い化学蒸着（CVD)プロセスによって行う請求項 13に記載の SiC素子の製 造方法。
22. 炭素を供給する前に、 Si基板表面から酸化膜を除去し表面を清浄 化するプロセスを含む請求項 13に記載の SiC素子の製造方法。
23. 清浄化された Si表面が、 Si (001)2x1表面再配列構造を有する請求 項 22に記載の SiC素子の製造方法。
24. Si基板表面の清浄化プロセスが、 10— 6Torr以下の真空中又は水素 雰囲気中で 80(TC以上に加熱する工程を含む請求項 22に記載の SiC素子の 製造方法。
25. Si基板表面の清浄化プロセスが、 基板表面に紫外光を照射するェ 程を含む請求項 22に記載の SiC素子の製造方法。
26. Si基板表面の清浄化プロセスが、 オゾンと塩素、 塩化物とフッ素 及びフッ化物ガスから選ばれる少なくとも一つの反応性ェツチガスに Si 基板表面をさらす工程を含む請求項 22に記載の SiC素子の製造方法。
27. SiCの表面に珪素と炭素を供袷し（001)面を有する 3C- SiCを成長さ せる際、 炭化珪素の成長表面で珪素原子が炭素原子に対して常に過剰と なるように、 炭化珪素表面での炭素と珪素の存在比を制御する請求項 13 に記載の SiC素子の製造方法。
28. 3C- SiCの（001)成長表面が 2 x 3及び 2 x 5から選ばれる少なくと も一つの表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 27に記載の SiC素子の製造方法。
29. 3C- SiCの（001)成長表面での珪素原子と炭素原子の存在比が 1より 大きく 2以下の珪素過剰状態となるように、 炭化珪素表面での炭素と珪 素の存在比を制御する請求項 27に記載の SiC素子の製造方法。
30. SiCの表面に珪素と炭素を供給し（001)面を有する 3C-SiC薄膜を形 成する際に、 SiC形成装置内に炭化珪素の表面構造が成長中に評価でき る測定手段を設け、 3C-SiC(001)表面の 2 X 3または 2 X 5構造をモニ 夕し、 3倍周期または 5倍周期が常に観測されるように SiC表面での炭 素と珪素の存在比を制御する機構を有する装置を用いる請求項 27に記載 の SiC素子の製造方法。
31. SiCの表面に珪素と炭素を供給し（111)面を有する 3C_SiCまたは（00 01)面を有する - SiC薄膜を形成する際、 SiCの成長表面で炭素原子が珪 素原子に対して過剰となるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 13に記載の SiC素子の製造方法。
32. 3C-SiCの（111)または a -SiCの（0001)成長表面での珪素原子と炭素 原子の割合が 1以下 0. 5以上の炭素過剰状態となるように、 SiC表面での 炭素と珪素の存在比を制御する請求項 31に記載の SiC素子の製造方法。
33. SiCの表面に珪素と炭素を供給し（111)面を有する 3C- SiC薄膜また は（0001)面を有する α -SiC薄膜を形成する際、 SiC形成装置内に炭化珪 素の表面構造が成長中に評価できる測定手段を設け、 3C- SiC (ll l)表面 状態を観測し SiC表面での炭素と珪素の存在比を制御し、 SiC以外の結晶 成長を抑制する機構を有する装置を用いる請求項 31に記載の SiC素子の 製造方法。
34. 炭化珪素薄膜を Si基板表面に成長させる際に用いる Si基板表面が 異方性を有し、 テラスとステツプを含む請求項 1に記載の SiC素子の製造 方法。
35. Si基板表面のテラスの幅が 0. 5ηπι以上 lOOnm以下である請求項 34に 記載の SiC素子の製造方法。
36. 異方性を有する Si基板表面が Siの（111)又は（001)のミスカツ ト（mi scut)面である請求項 34に記載の SiC素子の製造方法。
37. Si基板表面が Si (OOl)の miscut面であり、 ミスカッ ト（miscut)によ つて生ずるステップェッジの方向と Si [110]結晶軸方向とのなす角が 0
〜 3 0度の間である請求項 36に記載の SiC素子の製造方法。
38. SiCの表面に珪素と炭素を供給し（001)面を有する 3C- SiCを成長さ せる際、 炭化珪素の成長表面で珪素原子が炭素原子に対して常に過剰と なるように、 炭化珪素表面での炭素と珪素の存在比を制御する請求項 34 に記載の SiC素子の製造方法。
39. 3C-SiCの（001)成長表面が 2 x 3及び 2 x 5から選ばれる少なく と も一つの表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 38に記載の SiC素子の製造方法。
40. 3C- SiCの（001)成長表面での珪素原子と炭素原子の存在比が 1より 大きく 2以下の珪素過剰状態となるように、 炭化珪素表面での炭素と珪 素の存在比を制御する請求項 38に記載の SiC素子の製造方法。
41. SiCの表面に珪素と炭素を供袷し（001)面を有する 3C-Si C薄膜を形 成する際、 SiC形成装置内に炭化珪素の表面構造が成長中に評価できる 測定手段を設け、 3C- SiC(OOl)表面の 2 X 3または 2 X 5構造をモニタ し、 3倍周期または 5倍周期が常に観測されるように SiC表面での炭素 と珪素の存在比を制御する機構を有する装置を用いる請求項 39に記載の SiC素子の製造方法。
42. SiC炭化珪素結晶の表面にイオン打ち込みし炭化珪素結晶中に結晶 欠陥を導入する第一のプロセスと、 上記イオン打ち込みされ欠陥の導入 された炭化珪素結晶基板を酸素雰囲気で加熱し酸化珪素薄膜を形成する 第二のプロセスを含む請求項 1に記載の SiC素子の製造方法。
43. 第一のプロセスに於いて SiC表面に打ち込まれるイオンが酸素、 珪 素、 炭素、 不活性ガス、 窒素、 水素から選ばれる少なく とも一つのィォ ンである請求項 42に記載の SiC素子の製造方法。
44. 第一のプロセスに於いて SiC表面に打ち込まれるイオンのドーズ量 が 1014ions/cni2 以上である請求項 42に記載の SiC素子の製造方法。
45. 第一のプロセスに於いて SiC表面に打ち込まれるイオンのエネルギ 一が IkeV以上 lOMeV以下である請求項 42に記載の SiC素子の製造方法。
46. 第一のプロセスに於いて SiC表面に打ち込まれるィォンのエネルギ 一を 2種類以上選び多重打ち込みする請求項 42に記載の SiC素子の製造 方法。
47. 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiCが 500 °C以下に保たれている請求項 42に記載の SiC素子の製造方法。
48. 第一のプロセスに於いて SiC表面にイオンを打ち込むことにより、 SiC表面近傍に非晶質層を形成し、 上記非晶質層を含む SiCを第二のプロ セスに於いて酸化する請求項 42に記載の SiC素子の製造方法。
49. パターン された段差とテラスを有する表面により構成され、 表 面欠陥密度が 108cm_2以下である SiC素子。
50. 少なく とも、 n型の炭化珪素結晶が n型の Si基板表面に形成され た層状構造を含む SiC素子。
51. n型の Si基板の抵抗率が 1 0 Ω · en 以下である請求項 50に記載 の SiC素子。
52. 少なく とも、 n型の炭化珪素結晶が n型の Si基板表面に形成され た層状構造を含むショッ トキ一ダイォードを含む請求項 50に記載の SiC 素子。
補正書の請求の範囲
[ 1 9 9 7年 8月 1 3日 （1 3 . 0 8 . 9 7 ) 国際事務局受理：出願当初の請求の範囲ェ 一 5 2は補正された請求の範囲 1一 5 1に置き換えられた。 （7頁） ]
1 . 炭化珪素結晶を酸素雰囲気で加熱し酸化珪素薄膜を炭化珪素結晶 表面に形成するプロセスと、 前記炭化珪素結晶表面に形成された酸化珪 素薄膜をエッチングして取り除き、 SiCの清浄表面を露出させるプロセ スを含む SiC素子の製造方法。
2 . SiC炭化珪素結晶の表面の少なく とも一部にイオン打ち込みし SiC 結晶表面近傍に結晶欠陥を導入し非晶質層を形成する第一のプロセスと 、 上記イオン打ち込みされ欠陥の導入され非晶質層を含む SiC結晶を酸 素雰囲気で加熱し酸化珪素薄膜を SiC結晶表面に形成する第二のプロセ スと、 上記 SiC結晶表面に形成された酸化珪素薄膜をエツチングする第 三のプロセスを含む請求項 1に記載の SiC素子の製造方法。
3 . 第一のプロセスに於いて SiC表面に打ち込まれるイオンが、 酸素 、 珪素、 炭素、 不活性ガス、 窒素及び水素から選ばれる少なく とも一つ のガスである請求項 2に記載の SiC素子の製造方法。
4 . 第一のプロセスに於いて SiC表面に打ち込まれるィオンの ドーズ 量が 1014ions/cm 以上である請求項 2に記載の SiC素子の製造方法。
5 . 第一のプロセスに於いて SiC表面に打ち込まれるィォンのェネル ギ一が IkeV以上 lOMeV以下である請求項 2に記載の SiC素子の製造方法。
6 . 第一のプロセスに於いて SiC表面に打ち込まれるイオンのェネル ギーを 2種類以上選び多重打ち込みする請求項 2に記載の SiC素子の製
； fa 法。
7 . 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiCの温 度が 500°C以下に保たれている請求項 2に記載の SiC素子の製造方法。
8 . 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiC表面 の一部がマスクされており、 イオン打ち込みされる部分がパターンニン
50 補正された (条約第 19条） グされている請求項 2に記載の SiC素子の製造方法。
9 . 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiC表面 の場所によって打ち込まれるイオンのエネルギー、 イオン種及びイオン 密度から選ばれる少なく とも一つが異なり、 パターンニングされている 請求項 2に記載の SiC素子の製造方法。
10. エッチング処理により、 パターン化された段差とテラスを形成さ れた炭化珪素表面を、 酸素雰囲気で加熱し酸化珪素薄膜を炭化珪素結晶 表面に形成し、 更に上記炭化珪素結晶表面に形成された酸化珪素薄膜を エッチングすることにより、 エツチング処理によって導入された欠陥を 除去する請求項 1に記載の SiC素子の製造方法。
11. エツチング処理がリアクティブイオンエッチング、 イオンミ リ ン グ、 プラズマエッチング、 レーザーエッチング、 機械的切削及び機械的 研削から選ばれる少なく とも一種の方法により行われる請求項 10に記載 の SiC素子の製造方法。
12. 低温に保った Si基板表面に炭素を供給し炭素を含む薄膜を Si基板 表面に形成する第一のプロセスと、 Si基板表面を加熱することにより Si 基板と炭素を含む薄膜を固相反応させて Si基板表面を炭化させて炭化珪 素を形成する第二のプロセスと、 炭化後に炭素と珪素を供給して炭化珪 素を成長させる第三のプロセスを含み、 Si基板上に炭化珪素結晶膜を得 る請求項 1に記載の SiC素子の製造方法。
13. 第一のプロセスにおいて Si基板表面を液体窒素温度- 195°C以上、 600°C以下の温度範囲に保つ請求項 12項記載の SiC素子の製造方法。
14. 第一のプロセスにより Si基板表面に形成される薄膜が 1原子層以上 20原子層以下の厚みに対応する炭素を含む請求項 12に記載の SiC素子の 製造方法。
15. 第一のプロセスにより Si基板表面に形成される薄膜が非晶質の炭
5 1 補正された用紙 (条約第 19条） 素を含む薄膜である請求項 12に記載の SiC素子の製造方法。
16. 第一のプロセスにおいて Si基板表面に供給される炭素を含む物質 が、 少なく とも分子状の炭素を含む請求項 12に記載の SiC素子の製造方 17. 第二のプロセスにおいて、 Si基板表面の加熱を 800°C以上 Siの融点 1414°C以下の範囲の温度まで行う請求項 12に記載の SiC素子の製造方法
18. 第二のプロセスにおいて、 Si基板表面を加熱する際、 600°Cから 10 00°Cの間の昇温速度を 500°C /分以下 20°C/分以上とする請求項 12に記載 の SiC素子の製造方法。
19. 少なく とも第一及び第二のプロセスを 10— ' Torr以下の真空中で行 う請求項 12に記載の SiC素子の製造方法。
20. 少なく とも第一及び第二のプロセスを真空中の分子線ェピタキシ（ ! E)プロセスによって行い、 第三のプロセス又はその一部を成長速度の 速い化学蒸着（CVD)プロセスによって行う請求項 12に記載の SiC素子の製
21. 炭素を供給する前に、 Si基板表面から酸化膜を除去し表面を清浄 化するプロセスを含む請求項 12に記載の SiC素子の製造方法。
22. 清浄化された Si表面が、 Si (001) 2xl表面再配列構造を有する請求 項 21に記載の SiC素子の製造方法。
23. Si基板表面の清'净化プロセスが、 10 Torr以下の真空中又は水素 雰囲気中で 800°C以上に加熱する工程を含む請求項 21に記載の SiC素子の 製造方法。
24. Si基板表面の清浄化プロセスが、 基板表面に紫外光を照射するェ 程を含む請求項 21に記載の SiC素子の製造方法。
25. Si基板表面の清浄化プロセスが、 オゾンと塩素、 塩化物とフッ素
52 補正された用紙 (条約第 19条） 及びフッ化物ガスから選ばれる少なく とも一つの反応性ェツチガスに Si 基板表面をさらす工程を含む請求項 21に記載の SiC素子の製造方法。
26. SiCの表面に珪素と炭素を供給し（001)面を有する 3C- SiCを成長さ せる際、 炭化珪素の成長表面で珪素原子が炭素原子に対して常に過剰と なるように、 炭化珪素表面での炭素と珪素の存在比を制御する請求項 12 に記載の SiC素子の製造方法。
27. 3C- SiCの（001)成長表面が 2 x 3及び 2 x 5から選ばれる少なく と も一つの表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 26に記載の SiC素子の製造方法。
28. 3C- SiCの（001)成長表面での珪素原子と炭素原子の存在比が 1より 大きく 2以下の珪素過剰状態となるように、 炭化珪素表面での炭素と珪 素の存在比を制御する請求項 26に記載の SiC素子の製造方法。
29. SiCの表面に珪素と炭素を供給し（001)面を有する 3C- SiC薄膜を形 成する際に、 SiC形成装置内に炭化珪素の表面構造が成長中に評価でき る測定手段を設け、 3C- SiC (OOl)表面の 2 X 3または 2 x 5構造をモニ 夕し、 3倍周期または 5倍周期が常に観測されるように SiC表面での炭 素と珪素の存在比を制御する機構を有する装置を用いる請求項 26に記載 の SiC素子の製造方法。
30. SiCの表面に珪素と炭素を供給し（111)面を有する 3C- SiCまたは（00 01)面を有する - SiC薄膜を形成する際、 SiCの成長表面で炭素原子が珪 素原子に対して過剰となるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 12に記載の SiC素子の製造方法。
31. 3C-SiCの（111)または a -SiCの（0001)成長表面での珪素原子と炭素 原子の割合が 1以下 0, 5以上の炭素過剰状態となるように、 SiC表面での 炭素と珪素の存在比を制御する請求項 30に記載の SiC素子の製造方法。
32. SiCの表面に珪素と炭素を供給し（111)面を有する 3C- SiC薄膜また
53
補正された ffl紙 (条約第 19条） は（0001)面を有する α -SiC薄膜を形成する際、 SiC形成装置内に炭化珪 素の表面構造が成長中に評価できる測定手段を設け、 3C- SiC (l l l )表面 状態を観測し SiC表面での炭素と珪素の存在比を制御し、 SiC以外の結晶 成長を抑制する機構を有する装置を用いる請求項 30に記載の SiC素子の 製造方法。
33. 炭化珪素薄膜を Si基板表面に成長させる際に用いる Si基板表面が 、 Si (001)のミスカツ ト（miscut)面であり、 ミスカ ツ ト（mi scut)によつ て生ずるステップエッジの方向と Si [110]結晶軸方向とのなす角が 0-30 度の間であり、 かつ異方性を有し、 テラスとステップを含む請求項 1に 記載の SiC素子の製造方法。
34. Si基板表面のテラスの幅が 0. 5nm以上 lOOnm以下である請求項 33に 記載の SiC素子の製造方法。
35. Si基板表面に、 エッチング処理により凸凹を形成し、 異方性を有 するテラスとステツプを導入する請求項 33に記載の SiC素子の製造方法 。
36. SiCの表面に珪素と炭素を供給し（001)面を有する 3C- SiCを成長さ せる際、 炭化珪素の成長表面で珪素原子が炭素原子に対して常に過剰と なるように、 炭化珪素表面での炭素と珪素の存在比を制御する請求項 33 に記載の SiC素子の製造方法。
37. 3C-SiCの（001)成長表面が 2 X 3及び 2 X 5から選ばれる少なくと も一つの表面再配列をとるように、 炭化珪素表面での炭素と珪素の存在 比を制御する請求項 36に記載の SiC素子の製造方法。
38. 3C-SiCの（001)成長表面での珪素原子と炭素原子の存在比が 1より 大きく 2以下の珪素過剰状態となるように、 炭化珪素表面での炭素と珪 素の存在比を制御する請求項 36に記載の SiC素子の製造方法。
39. SiCの表面に珪素と炭素を供給し（001)面を有する 3C- SiC薄膜を形
54
補正された用紙 (条約第 19条） 成する際、 SiC形成装置内に炭化珪素の表面構造が成長中に評価できる 測定手段を設け、 3C- SiC(OOl)表面の 2 X 3または 2 x 5構造をモニタ し、 3倍周期または 5倍周期が常に観測されるように SiC表面での炭素 と珪素の存在比を制御する機構を有する装置を用いる請求項 37に記載の SiC素子の製造方法。
40. SiC炭化珪素結晶の表面にイオン打ち込みし炭化珪素結晶中に結晶 欠陥を導入する第一のプロセスと、 上記イオン打ち込みされ欠陥の導入 された炭化珪素結晶基板を酸素雰囲気で加熱し酸化珪素薄膜を形成する 第二のプロセスを含む請求項 1に記載の SiC素子の製造方法。
41. 第一のプロセスに於いて SiC表面に打ち込まれるイオンが酸素、 珪 素、 炭素、 不活性ガス、 窒素、 水素から選ばれる少なく とも一つのィォ ンである請求項 40に記載の SiC素子の製造方法。
42. 第一のプロセスに於いて SiC表面に打ち込まれるイオンのドーズ量 が 1014ions/cm 以上である請求項 40に記載の SiC素子の製造方法。
43. 第一のプロセスに於いて SiC表面に打ち込まれるイオンのエネルギ 一が IkeV以上 lOMeV以下である請求項 40に記載の SiC素子の製造方法。
44. 第一のプロセスに於いて SiC表面に打ち込まれるイオンのエネルギ 一を 2種類以上選び多重打ち込みする請求項 40に記載の SiC素子の製造 方法。
45. 第一のプロセスに於いて SiC表面にイオンを打ち込む際、 SiCが 500 °C以下に保たれている請求項 40に記載の SiC素子の製造方法。
46. 第一のプロセスに於いて SiC表面にイオンを打ち込むことにより、 SiC表面近傍に非晶質層を形成し、 上記非晶質層を含む SiCを第二のプロ セスに於いて酸化する請求項 40に記載の SiC素子の製造方法。
47. Si基板上に形成された SiC炭化珪素膜の 3C- SiC [110] (Si (下） C (上）) 方向が、 基板の異方性を有する Si [110]方向のうちステップエツジによ
55 補正された用紙 (条約第 19条） つてより短く分断されている方の Si [110]方向と平行である SiC素子 c
48. パターン化された段差とテラスを有する表面により構成され、 表 面欠陥密度が 108cnT2以下である請求項 47に記載の SiC素子。
49. n型の炭化珪素結晶が n型の Si基板表面に形成された層状構造を さらに含む請求項 47に記載の SiC素子。
50. n型の Si基板の抵抗率が 1 0 2 Ω · η 以下である請求項 49に記載 の SiC素子。
51. 少なくとも、 n型の炭化珪素結晶が n型の Si基板表面に形成され た層状構造とショ ッ トキ一ダイォードを含む請求項 49に記載の SiC素子
5 6 補正された用紙 (条約第 19条) 条約 1 9条に基づく説明書
1 . サーチレポ一卜で指摘された全公知例との相違を明確にするため、 請求項 1の 「酸化珪素薄膜をエッチングするプロセス」 を、 「酸化珪素 薄膜をエッチングして取り除き、 SiCの清浄表面を露出させるプロセス 」 と補正した。 この補正は、 当初明細書の 7頁 1 7〜2 6行の記載を根 拠にしている。 これにより本発明は、 前記引例にはない 「欠陥部の除去 」 という特別の作用 ·効果を発揮できる （当初明細書の 7頁 1 7〜2 6 行参照） 。
2 . 当初の請求項 8は請求項 2に合体させたため、 削除した。
3 . 当初の請求項 3 6と 3 7は削除し、 当初の請求項 3 4に合体させ、 補正後の請求項 3 3とした。
4 . 補正後の請求項 3 5は、 当初明細書の 3 4頁 2 3行〜 3 5頁 4行の 記載を根拠としている。
5 . 補正後の請求項 4 7は、 当初明細書の 3 2頁 1 5行〜 3 4頁 8行の 記載を根拠としている。
PCT/JP1997/000855 1996-04-18 1997-03-17 ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION WO1997039476A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP97907347A EP0845803A4 (en) 1996-04-18 1997-03-17 SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
US08/993,817 US6214107B1 (en) 1996-04-18 1997-12-18 Method for manufacturing a SiC device
US09/753,412 US6273950B1 (en) 1996-04-18 2001-01-02 SiC device and method for manufacturing the same

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP8/96496 1996-04-18
JP9649696 1996-04-18
JP8/98219 1996-04-19
JP9821996 1996-04-19
JP8/98218 1996-04-19
JP9821896 1996-04-19
JP8/304383 1996-11-15
JP30438396 1996-11-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US08/993,817 Continuation US6214107B1 (en) 1996-04-18 1997-12-18 Method for manufacturing a SiC device

Publications (1)

Publication Number Publication Date
WO1997039476A1 true WO1997039476A1 (fr) 1997-10-23

Family

ID=27468439

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000855 WO1997039476A1 (fr) 1996-04-18 1997-03-17 ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION

Country Status (4)

Country Link
US (1) US6214107B1 (ja)
EP (2) EP0845803A4 (ja)
KR (1) KR100312568B1 (ja)
WO (1) WO1997039476A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
US7820558B2 (en) 2006-12-08 2010-10-26 Tohoku University Semiconductor device and method of producing the semiconductor device
JP2010245260A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012089873A (ja) * 1999-02-23 2012-05-10 Panasonic Corp 絶縁ゲート型半導体素子の製造方法
JP2013529389A (ja) * 2010-05-27 2013-07-18 クリー インコーポレイテッド 半導体材料のための平滑化方法及びそれによって作製されるウェハ
JP2016063112A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4277700A (en) 1999-05-03 2000-11-17 Dow Corning Corporation Method for removal of sic
JP3087070B1 (ja) * 1999-08-24 2000-09-11 日本ピラー工業株式会社 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法
DE19954866A1 (de) * 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP4325095B2 (ja) 2000-09-08 2009-09-02 株式会社デンソー ＳｉＣ素子の製造方法
ITMI20010339A1 (it) 2001-02-20 2002-08-20 St Microelectronics Srl Metodo per realizzare strutture isolanti
KR100446954B1 (ko) * 2001-09-22 2004-09-01 한국전기연구원 탄화규소 반도체 소자의 제조방법
KR100618103B1 (ko) * 2001-10-12 2006-08-29 실트로닉 아게 적층 반도체 기술 구조물의 형성 방법 및 대응하는 적층반도체 기술 구조물
ATE546569T1 (de) * 2002-03-19 2012-03-15 Central Res Inst Elect Verfahren zur herstellung von sic-kristall
KR100516954B1 (ko) * 2002-12-13 2005-09-23 여수시 동백오일을 함유한 헤어 오일 조성물 및 그 제조방법
JP2004219261A (ja) * 2003-01-15 2004-08-05 Fuji Photo Film Co Ltd 薄膜の解析方法
US7407799B2 (en) 2004-01-16 2008-08-05 California Institute Of Technology Microfluidic chemostat
US7202181B2 (en) * 2004-03-26 2007-04-10 Cres, Inc. Etching of substrates of light emitting devices
US7723155B2 (en) * 2004-06-30 2010-05-25 Xycarb Ceramics B.V. Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
US7641736B2 (en) * 2005-02-22 2010-01-05 Hitachi Metals, Ltd. Method of manufacturing SiC single crystal wafer
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
FR2888665B1 (fr) * 2005-07-18 2007-10-19 St Microelectronics Crolles 2 Procede de realisation d'un transistor mos et circuit integre correspondant
EP1793021A3 (en) 2005-12-02 2009-01-14 Rohm and Haas Electronic Materials LLC Method for semiconductor processing using silicon carbide article
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP5155536B2 (ja) 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP2009194216A (ja) 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
FR2976577B1 (fr) * 2011-06-17 2014-03-28 Saint Gobain Procede de fabrication d'un vitrage comprenant une couche poreuse
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
WO2014178094A1 (ja) * 2013-04-30 2014-11-06 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9673047B2 (en) * 2014-10-22 2017-06-06 The United States Of America, As Represented By The Secretary Of The Navy Solid phase epitaxy of 3C—SiC on Si(001)
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
JP7362546B2 (ja) * 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022014755A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 半導体装置およびその製造方法
CN112864006B (zh) * 2021-01-11 2022-11-08 中国科学院上海微系统与信息技术研究所 一种半导体衬底的制备方法
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法
CN115101584B (zh) * 2022-08-25 2022-11-15 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法
CN117116747A (zh) * 2023-10-17 2023-11-24 深圳基本半导体有限公司 一种碳化硅晶片的预处理方法及碳化硅晶片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136223A (ja) * 1983-12-23 1985-07-19 Sharp Corp 炭化珪素半導体素子の製造方法
JPS6233422A (ja) * 1985-08-06 1987-02-13 Fujitsu Ltd シリコンカ−バイドのエピタキシヤル成長方法
JPS63139096A (ja) * 1986-11-27 1988-06-10 Sharp Corp 炭化珪素単結晶の製造方法
JPH02177534A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置の製造方法
JPH02180796A (ja) * 1988-12-29 1990-07-13 Sharp Corp 炭化珪素単結晶の製造方法
JPH03127839A (ja) * 1989-10-13 1991-05-30 Canon Inc 素子作成法
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
JPH07240409A (ja) * 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPH03127829A (ja) 1989-10-13 1991-05-30 Fujitsu Ltd 半導体基板の表面清浄化方法
TW358934B (en) * 1997-01-21 1999-05-21 Hitachi High Tech Corp Magnetic head loading mechanism and loading method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136223A (ja) * 1983-12-23 1985-07-19 Sharp Corp 炭化珪素半導体素子の製造方法
JPS6233422A (ja) * 1985-08-06 1987-02-13 Fujitsu Ltd シリコンカ−バイドのエピタキシヤル成長方法
JPS63139096A (ja) * 1986-11-27 1988-06-10 Sharp Corp 炭化珪素単結晶の製造方法
JPH02177534A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置の製造方法
JPH02180796A (ja) * 1988-12-29 1990-07-13 Sharp Corp 炭化珪素単結晶の製造方法
JPH03127839A (ja) * 1989-10-13 1991-05-30 Canon Inc 素子作成法
JPH07131067A (ja) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法
JPH07172997A (ja) * 1993-12-16 1995-07-11 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法及び製造装置
JPH07240409A (ja) * 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JPH08236445A (ja) * 1995-01-30 1996-09-13 Internatl Business Mach Corp <Ibm> 基板上の単結晶半導体およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2012089873A (ja) * 1999-02-23 2012-05-10 Panasonic Corp 絶縁ゲート型半導体素子の製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
JP4539140B2 (ja) * 2004-03-29 2010-09-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
US7820558B2 (en) 2006-12-08 2010-10-26 Tohoku University Semiconductor device and method of producing the semiconductor device
JP2010245260A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013529389A (ja) * 2010-05-27 2013-07-18 クリー インコーポレイテッド 半導体材料のための平滑化方法及びそれによって作製されるウェハ
JP2016063112A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
US10424640B2 (en) 2014-09-19 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10707306B2 (en) 2014-09-19 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990023038A (ko) 1999-03-25
EP0845803A1 (en) 1998-06-03
US6214107B1 (en) 2001-04-10
KR100312568B1 (ko) 2003-06-19
EP1531491A2 (en) 2005-05-18
EP0845803A4 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
WO1997039476A1 (fr) ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
US6273950B1 (en) SiC device and method for manufacturing the same
KR100984261B1 (ko) SiC 결정의 제조 방법 및 SiC 결정
US5562769A (en) Methods of forming diamond semiconductor devices and layers on nondiamond substrates
US5709745A (en) Compound semi-conductors and controlled doping thereof
JP3127342B2 (ja) 合成半導体及び制御されたそのドーピング
KR101643758B1 (ko) 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
KR20020062225A (ko) 단결정 ＳｉＣ, ＳｉＣ 반도체 소자 및 ＳｉＣ 복합 재료및 그 제조 방법
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP4666200B2 (ja) ＳｉＣ半導体装置の製造方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
US5879450A (en) Method of heteroepitaxial growth of beta silicon carbide on silicon
JP2006321696A (ja) 炭化珪素単結晶の製造方法
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP4152130B2 (ja) エピタキシャル膜の製造方法およびエピタキシャル膜被覆基板の製造方法
CN106169497B (zh) 碳化硅基板以及碳化硅基板的制造方法
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
JP3915252B2 (ja) 炭化けい素半導体基板の製造方法
JP4200215B2 (ja) デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のｐ型半導体の結晶薄膜の作製方法
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113841260A (zh) 具有n掺杂中间层的半导体基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019970709508

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 08993817

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997907347

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997907347

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970709508

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019970709508

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1997907347

Country of ref document: EP