JP3127342B2 - 合成半導体及び制御されたそのドーピング - Google Patents

合成半導体及び制御されたそのドーピング

Info

Publication number
JP3127342B2
JP3127342B2 JP06038991A JP3899194A JP3127342B2 JP 3127342 B2 JP3127342 B2 JP 3127342B2 JP 06038991 A JP06038991 A JP 06038991A JP 3899194 A JP3899194 A JP 3899194A JP 3127342 B2 JP3127342 B2 JP 3127342B2
Authority
JP
Japan
Prior art keywords
growth
crystal
dopant
site
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06038991A
Other languages
English (en)
Other versions
JPH076971A (ja
Inventor
ジェイ ラーキン デビッド
ジー ニューデック フィリップ
アンソニー パウエル ジェイ
ジー マタス ローレンス
Original Assignee
オハイオ エアロスペース インスティチュート
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オハイオ エアロスペース インスティチュート filed Critical オハイオ エアロスペース インスティチュート
Publication of JPH076971A publication Critical patent/JPH076971A/ja
Application granted granted Critical
Publication of JP3127342B2 publication Critical patent/JP3127342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高品質半導体素子結晶フ
ィルムの成長の制御に関する。特には高度な再現性を有
する高品質シリコンカーバイド半導体を製造するための
方法及び装置に関する。
【０００２】本発明は特にシリコンカーバイドの結晶
（これ以降結晶膜を含むものとして用いる）の製造に有
用であり、それについて説明するが、本発明はさらに広
い用途を有しており、化学蒸着処理によるその他結晶の
成長にも用いうるものである。
【０００３】
【従来の技術】半導体素子は電子工学分野に幅広く用い
られている。半導体素子にはダイオード、トランジス
タ、集積回路、発光ダイオード及び電荷結合素子が含ま
れる。一般にＧａＡｓ及びＧａＰ等の合成半導体又はシ
リコンを用いる種々の半導体素子が用いられている。半
導体素子の製造には（濃度及び濃度輪郭についての）制
御された不純物の導入及び良好な表面形態を得ることに
より、高品質で低欠損密度である単結晶膜の成長を可能
にする必要がある。近年、シリコン及び従来のＩＩＩ−
Ｖ族半導体が適切に機能できないような高温、高出力及
び／又は高照射環境下での使用に対してシリコンカーバ
イド半導体の研究が盛んとなってきた。シリコンカーバ
イドは合成半導体として分類され、高温、高出力、高照
射及び／又は高周波数等の用途に用いるに優れた能力を
有する優れた半導体である。シリコンカーバイドは幅広
い用途を可能とする数多くの特徴を有する。その様な利
点として約２．２から３．３電子ボルトという広いエネ
ルギーギャップ、高温度導電性、低誘電率、高飽和電子
ドリフト速度、短い少数キャリア寿命期間及び高い解離
温度があげられる。さらにシリコンカーバイドは熱的に
も化学的にも機械的にも安定であり、照射損傷にも高い
抵抗性を有する。さらには発光ダイオード（ＬＥＤ）等
種々の光素子がシリコンカーバイドから製造され６００
℃を超える温度の元で作動可能である。こうしたシリコ
ンカーバイド半導体素子の数多くの利点と可能性にも係
らずその大規模な商業化はなかなか進んでいない。とい
うのも結晶の品質、成長の再現性及びシリコンカーバイ
ド結晶中への制御されたドープ剤（又はドーパント）導
入に対する制御法が不十分なことによる。
【０００４】ＳｉＣの持つ特性が一部この制御不十分な
理由となっている。第１に通常考えられる圧力で溶融せ
ず、１８００℃以上の温度で昇華する。第２にポリタイ
プと称され、多くの異なる結晶構造に成長する。第３に
は成長後のドーピング（すなわちシリコン分野で用いら
れているような気相種から結晶中への拡散）がＳｉＣ結
晶では有効ではない。既知の他の成長後ドーピング法
（すなわちイオン注入）は典型的に結晶にかなりの損傷
を加える。この結晶の損傷を防ぐ試みやアニール後処理
による素子作動の改善は通常きびしいドープ剤輪郭の再
分配をもたらす。
【０００５】溶融ＳｉＣ成長法はＳｉＣには適用できな
いのでシリコンカーバイド結晶を成長させるのに２つの
方法が開発された。第１の方法は化学蒸着（ＣＶＤ）と
して知られており、反応ガスを結晶室へ導入して適当に
加熱されている基板上にシリコンカーバイドの結晶を成
長させるものである。塊状のシリコンカーバイド結晶を
成長させる第２の方法は一般に昇華法又はレーリー法と
称されている。昇華法では特定のポリタイプを有する所
望の単結晶以外のタイプの固形シリコンカーバイドを出
発材料として用い、固形シリコンカーバイドが昇華する
まで加熱する。蒸気化した材料を次に凝縮させて所望の
結晶を製造する。昇華法又はエピタキシャル成長法（Ｃ
ＶＤ）のいずれかにより多数の結晶が得られるけれど
も、シリコンカーバイドの大きな単結晶を調製すること
及びシリコンカーバイドの結晶の大きさ、形状、ポリタ
イプ並びにドーピングを極めて正確に制御することは困
難である。
【０００６】シリコンカーバイドの結晶は六方晶系、三
方晶系及び立方晶系で存在する。一般に立方晶系は閃亜
鉛鉱型構造と共にβ−ＳｉＣ又は３Ｃ−ＳｉＣと称さ
れ、他方六方晶系及び三方晶系形態の多数のポリタイプ
は集合的にα−ＳｉＣと称される。α−ＳｉＣのほとん
どは６Ｈ−ＳｉＣである。種々のシリコンカーバイドの
各ポリタイプは独自の電気的及び光学的特性を有し、そ
れらが特定用途に他のポリタイプとは別の利点を与え
る。例えば６Ｈ−ＳｉＣポリタイプは約２．９電子ボル
トのバンドギャップを有する六方晶系であるし、３Ｃ−
ＳｉＣポリタイプは約２．２電子ボルトでより低いバン
ドギャップを有して６Ｈ−ＳｉＣポリタイプよりもより
高度な対称構造を有する。こうした特性の差異が６Ｈ−
ＳｉＣポリタイプをより広いバンドギャップによる青色
発光ダイオード及びより高温での作動といった用途に有
利なものとしている。
【０００７】ＳｉＣポリタイプはＳｉ及びＣ原子の二重
層の積重ねにより形成される。各二重層は３つのうち１
つの位置をとりうる。積重ねの順番が特定のポリタイプ
を決定する。積重ねの方向は結晶のＣ−軸と称され、基
本平面に垂直である。６Ｈ−ＳｉＣポリタイプでは（０
００１）平面（Ｓｉ−面）又は（０００１）平面（Ｃ−
面）が基本平面として知られ、３Ｃ−ＳｉＣでは平面
（１１１）が（０００１）基本平面と等価である。
【０００８】解離、積重ね欠陥、微小ねじれ、二重位置
境界（ＤＰＢ）、スレッドニング解離及び逆相境界（Ａ
ＰＢ）のほとんど無いより高品質な６Ｈ−ＳｉＣ及び３
Ｃ−ＳｉＣ結晶の成長には多くの進歩がなされた。しか
し６Ｈ−ＳｉＣ及び３Ｃ−ＳｉＣ結晶成長の全ての進歩
に係わらず、未だそうした結晶の純度及びドーピングの
制御は制限されている。さらに制御され且つ再現性のあ
る縮退ドーピングすなわち極微量のドーピングは未だ達
成不能である。成長した結晶へのドープ剤の導入は相互
不純物導入（すなわち混入又はコンタミネーション）と
称され知られる。昇華又はＣＶＤ結晶成長過程では種々
の化合物及び／又は元素を相互に且つ無作為に結晶中に
導入する。限られた成功した種々の方法が結晶から混入
物質を排除してより高純度の結晶を製造するのに用いら
れてきた。ＩｎＰ及びＧａＡｓ化学蒸着成長法として報
告されるある方法はブロッキング法を用いるもので、比
較的大量の結晶化合物を不純物から結晶をブロック又は
遮蔽するのに用いる。「Ｉｎ−Ｈ２ＰＣｌ３処理の化
学」（Ｒ．Ｃ．Ｃｌａｒｋｅ，“Ｃｈｅｍｉｓｔｒｙ
ｏｆ Ｔｈｅ Ｉｎ−Ｈ２ＰＣｌ３ Ｐｒｏｃｅｓ
ｓ”，Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎｆ．；Ｓｅｒ．Ｎ
ｏ．４５；Ｃｈａｐｔｅｒ １（１９７９）１９−２
７）及び「シリコン及び蒸気成長ＩＩＩ−Ｖエピタキシ
ャルフィルムのドーピング」（Ｈ．Ｐ．Ｐｏｇｕｅ ａ
ｎｄ Ｂ．Ｍ．Ｑｕｉｍｌｉｃｈ，“Ｄｏｐｉｎｇ Ｂ
ｅｈａｖｉｏｒ ｏｆ Ｓｉｌｉｃｏｎ ａｎｄ Ｖａ
ｐｏｒ Ｇｒｏｗｔｈ ＩＩＩ−Ｖ Ｅｐｉｔａｘｉａ
ｌ Ｆｉｌｍｓ”，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ
３１（１９７５）１８３−８９）。ブロッキング法は
結晶中への混入物質の混入を減少させるけれどもブロッ
キングをなすためには大量の結晶成長化合物が必要であ
り、これは結晶の品質及び表面の形態に悪影響を持つ。
混入物質排除に関連する問題に加えて比較的低濃度での
制御された結晶相互ドーピングは未だ達成も及び／又は
再現も不能である。さらに結晶内の鋭利なドープ剤濃度
輪郭（又は濃度プロフィールすなわちｐ型からｎ型へ軽
いドーピングに縮退）を制御すること及び／又は再現す
ることもまた達成不能である。
【０００９】従来該分野では成長しているＳｉＣ膜中へ
の不純物導入を制御する試みに種々の方法が開発され
た。例えば分子ビームエピタクシー（ＭＢＥ）は超高真
空装置を用いるもので加熱した基板上にビームとして集
中させた分子流を用いて結晶を成長させる。この方法は
ドープ剤濃度輪郭に量の制御を提供する。しかしながら
成長速度の遅いことが主な欠点であり、幾らかの問題を
有する。第１にその極めて遅い成長速度のため商業化は
実際的でない。第２に供給ガスの純度と成長反応器の清
浄度により不純物導入がひどく制限される。さらにその
極めて遅い成長速度が不純物導入の問題を悪化させる。
【００１０】ＳｉＣをドーピングする別の方法はイオン
注入を用いる。これで所望のドープ剤を導入するのは成
長後ドーピングである。この方法は結晶構造に大量の損
傷を及ぼし、この方法により生じる高密度の損傷（これ
は素子の品質に重大な影響を与える）を減少させるため
に一般にアニール後処理を必要とする。さらにわずかな
効果しか有さないＳｉＣ結晶のアニールに必要な異例の
高温（＞１８００℃）のためにドープ剤濃度がｐ型に対
して４の係数（４×）で変化し、ｎ型ドープ剤に対して
は外拡散により消失してしまう。
【００１１】縮退的にドーピングした層を所望の場合例
えば金属接触層が必要な場合に、ＣＶＤにより縮退ｐ型
を得ることは（必要なｐ型供給ガスの極端に高濃度から
の）気相核形成等の問題により制限されてしまう。この
場合極めて不十分な膜形態となってしまう。
【００１２】
【発明が解決しようとする課題】ＣＶＤ処理で結晶中に
ドープ剤及び／又は混入物質の導入を制御するのに不適
当な方法が多いため、ＣＶＤ成長結晶から選択的に不純
物を排除する方法が望まれている。
【００１３】
【課題を解決するための手段】本発明は高品質の結晶を
成長させて、結晶成長の間に不純物又はドープ剤の導入
を制御する方法に関する。
【００１４】本発明に従えば成長室中で行う化学蒸着処
理による所定領域でのＳｉＣ結晶の成長に伴って、Ｓｉ
及びＣにより形成された結晶の該所定の成長領域に付着
する選ばれた元素の量を制御する方法及び装置が提供さ
れる。ここで成長した結晶の型はＳｉＣ結晶であり、シ
リコン又はケイ素（Ｓｉ）はＳｉ成長部位に付着し炭素
（Ｃ）はＣ成長部位に付着する。選ばれた該元素はＳｉ
Ｃ結晶の成長の間にＳｉ成長部位又はＣ成長部位の１方
を求めて競合する。そして本発明は該成長室中にガス状
のＳｉ化合物の第１の量を流し、該成長室中にガス状の
Ｃ化合物の第２の量を流し、そして該Ｓｉ化合物の第１
の量の該Ｃ化合物の第２の量に対する比を制御して結晶
成長領域でＳｉ結晶中に付着する選ばれた元素の量を制
御することからなる。
【００１５】結晶成長室は化学蒸着により結晶を成長さ
せるのに用いる。結晶成長室はその上に結晶が成長する
結晶成長領域を含む。結晶成長室はまた該室内の温度を
制御する加熱部材を含んでよい。蒸気化した結晶成長化
合物を室内に導入することにより結晶が該結晶成長室内
に形成される。担体ガスを用いて結晶成長化合物を結晶
成長室内に導入してもよい。結晶成長室内ではシリコン
カーバイド、砒化ガリウム、リン化ガリウム等異なる多
くの型の結晶を成長させてよい。結晶化合物の結晶成長
部位への付着により成長した結晶が形成される。例えば
結晶成長室にケイ素化合物と炭素化合物を導入すること
によりＳｉＣ結晶が形成される。結晶形成室内において
炭素原子が炭素化合物前駆体から解離し、ケイ素原子が
ケイ素化合物前駆体から解離する。そして炭素原子は炭
素の部位に付着し、ケイ素原子はケイ素の部位に付着し
てＳｉＣ結晶が成長する。ＳｉＣ結晶はケイ素と炭素原
子の積重なった二重の層又は膜から形成されている。そ
れぞれの膜層はケイ素原子の層と結合した炭素原子の層
からなる。ＳｉＣ膜層は積重なった二重層のため、Ｓｉ
Ｃ結晶はシリコン面と炭素面を有している。ＳｉＣ結晶
では炭素部位及びケイ素部位である結晶成長部位は、結
晶成長の間に入り込むであろう原子又は分子の種類につ
いて高度に特異的である。この結晶成長部位の高い特異
性は一部は該部位の物理的配置による。それぞれの原子
及び分子は異なるサイズと原子配置を有している。原子
又は分子が結晶成長部位として同一の又は類似のサイズ
と配置を有していない限りその原子又は分子の成長部位
での結合の可能性は低い。結晶成長部位の特異性はまた
成長部位中の又はその近辺での結合力に影響される。そ
れぞれの原子及び分子は電荷を持つ電子殻を有してお
り、これが成長部位近辺に存在する原子又は分子の電子
殻と相互作用して、これにより成長部位に引きつけられ
たり、又は引き離されたりする。結晶成長中の成長部位
への不純物付着を制御することにより、ＣＶＤ処理によ
り成長したいかなる結晶の純度も制御することが可能で
ある。結晶の成長中、特定の成長部位は相補性のある原
子又は分子を特に要求する。成長部位の近くの相補性原
子又は分子の量を制御することにより成長部位の要求を
操作することが可能である。特定の成長部位に対する結
晶性原子成分と不純物原子又は分子との間の競合は成長
部位でのそれぞれの原子又は分子の濃度を制御すること
により正確に且つ再現性を伴って制御することができ
る。２又はそれ以上の成長部位を可能性として持つ、Ｓ
ｉＣ結晶以外の多くの結晶もＣＶＤ処理及び不純物導入
を制御する部位競合法により結晶成長させうる。成長部
位競合法の理解と実施により結晶膜成長状態に対する従
来の成長法に比較して実質的にはるかに広い程度の範囲
で制御が可能となり、結晶成長速度、表面形態、不純物
輪郭及び結晶成長中のその他膜特性を最適なものにす
る。
【００１６】本発明のより広い局面に従えば成長室中で
行う化学蒸着処理による所定領域での結晶の成長に伴っ
て少なくとも２つの結晶性元素より形成された結晶の該
所定の成長領域に付着する非結晶性元素の量を制御する
方法及び装置が提供される。結晶は第１の結晶性元素及
び第２の結晶性元素からなり、成長した結晶は少なくと
も２つの結晶成長部位を有する。第１の結晶性元素は第
１の成長部位に付着し第２の結晶性元素は第２の成長部
位に付着する。非結晶性元素は該第１の及び第２の成長
部位の少なくとも１つを求めて競合する。そして本発明
の方法は成長室中に各ガス状の結晶性元素化合物の制御
された量を流して（但しそれぞれの該元素化合物は該結
晶性元素の少なくとも１つを含む）、そしてこれらガス
状結晶性元素化合物の該制御された量の比を制御して結
晶成長領域で結晶の特定の成長部位中に付着する該非結
晶性元素の量を制御することからなる。非結晶性元素は
ドープ剤又は混入物質等の不純物である。結晶は２、
３、４又はそれ以上の結晶性元素により形成させること
が可能であり、二元、三元等の結晶を形成する。それぞ
れの結晶性元素は特定の結晶成長部位に付着する。非結
晶性元素は少なくとも１つの特定の結晶成長部位につい
て競合する。非結晶性元素は通常、その幾何形状及び電
荷及び結晶成長部位の幾何形状及び電荷のために単に１
つの結晶成長部位について競合する。非結晶性元素が１
以上の結晶成長部位中のそれ自身に付着しうるならば非
結晶性元素は通常その他よりそれに対して非常に大きな
親和性を有する。成長しうる結晶の型にはＺｎｓｅ、Ｇ
ａＡｓ、ＩｎＰ、ＩｎｘＧａ１−ｘＡｓ、ＧａＡｓＰ、
ＧａＰ、ＩｎＡｓ、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ等
がある。
【００１７】本発明の別の局面に従えばドープ剤材料は
結晶成長室へ導入されて結晶成長中の結晶へのドープ剤
導入速度が制御される。種々の型のドープ剤材料を用い
て結晶中にｎ型又はｐ型の層を形成してよい。ドーピン
グ結晶を取り込んでいるタイプの電子素子には結晶のド
ープ剤輪郭が非常に重要である。ドープ剤材料はその純
粋な形態（すなわち窒素）で成長室へ導入されるか又は
ドープ剤前駆体と結合しているドープ剤材料（すなわち
トリメチルアンモニウム）を含む化合物として導入され
る。成長室へ導入されるドープ剤材料は結晶の少なくと
も１つの成長部位に対して親和性であるよう選択され
る。ドープ剤及び成長部位の物理的特性によりほとんど
全てのドープ剤は単に１つの成長部位に対して親和性で
ある。複数の結晶成長部位に結合しうる選ばれたドープ
剤はほとんどないが、やはり他の部位と比較して１つの
成長部位に対してより高い親和性を有する。ひとたびド
ープ剤材料を結晶成長室に導入するとドープ剤材料はま
ず特定の成長部位に対して結晶性元素成分と競合する。
特定の成長部位に対する結晶性原子成分とのドープ剤材
料の競合（すなわち要求）は成長部位の利用可能度を操
作することにより制御される。成長部位要求の操作は結
晶成長室内の結晶性原子成分の比を調節することにより
達成される。種々の結晶性原子成分の比を適正に操作す
ることにより特定の成長部位は結晶成長の期間の間にド
ープ剤材料にとっての利用可能度を増減するだろう。そ
うして特定の結晶中で成長部位要求及びドープ剤濃度輪
郭に影響を与えて制御をなす。
【００１８】本発明の別の局面に従えば結晶は高品質結
晶を製造するための成長パラメータを拡張するよう前処
理された基板上に形成される。基板は成長した結晶膜と
同じ材料から作られるものであってもそうでなくともよ
い。基板上に成長した結晶膜はホモエピタキシャルに成
長（基板と結晶膜が同一の結晶性元素及び構造を有す
る）していても又はヘテロエピタキシャルに成長（基板
と結晶膜が異なる結晶性元素及び／又は構造を有する）
していてもよい。基板は前処理して基板表面からは結晶
成長中に欠陥を有する結晶膜を生じるような不純物を除
去される。異常な結晶成長は基板上の汚染又は欠損又は
その他表面の障害物のある場所で生じる。これら混入物
質又は欠損は不要な核形成を生じて好ましくないポリタ
イプ構造、劣った表面形態、積重ね失敗、ＡＰＢ、低品
質なドープ剤輪郭及び高い混入濃度を持った結晶とな
る。混入物質及び表面欠損は基板表面の研磨及び続く基
板表面のエッチングにより基板表面から除去される。エ
ッチングは基板表面を変性しないよう、基板表面上での
結晶の成長を損なわない方法で行う。清浄な低欠損基板
表面は高品質な結晶の成長のパラメータを驚く程に拡張
する。結晶成長過程での応力を減少させることにより前
述の成長室内の比はある範囲内に限定され、そして用い
る炭化水素の選択に依存する狭い比の範囲（ＳｉＨ４／
Ｃ２Ｈ４ならばＳｉ：Ｃ＝１：１、ＳｉＨ４／Ｃ３Ｈ８
ならばＳｉ：Ｃ＝２：３）から大きく離れることはな
い。いずれの結晶成長過程でも温度、圧力、結晶成分濃
度、ドープ剤濃度、不純物濃度、成長因子等処理に対す
る応力成分があり、これらはいずれも成長中の結晶膜層
にいくらかの影響を与えるが、欠損のある及び／又は混
入物のある基板表面により生じる成長中の応力を消失又
は減少させることが他の応力成分よりも応力レベルによ
り大きな変化を与える。前処理により応力を減少させる
ことにより成長室内で結晶化合物の比はより大きな範囲
をとることができ、結晶中への不純物導入の制御を助長
可能とする。
【００１９】本発明の別の局面に従えば、結晶が基板の
特定の面の表面上に成長して結晶成長系に対する応力を
減少せしめる結晶成長法が提供される。２又はそれ以上
の異なる原子から形成される基板は、結晶構造に少なく
とも３つの区別可能な面を有するであろう。ＳｉＣ結晶
から形成した基板はシリコン面（Ｓｉ面）、炭素面（Ｃ
面）及び炭素−シリコン面（Ａ面）を有する。結晶構造
のそれぞれの面は異なる特徴（例えば極性等）を有して
おり、これらは結晶成長系に対する応力を増加させたり
又は減少させたりでき、このことは該基板の面上に成長
する品質に影響を与えるであろう。
【００２０】
【発明の目的】本科発明の主要な目的は化学蒸着による
高品質で再現性のある結晶膜の成長法を提供することで
ある。
【００２１】本発明の別の目的は結晶の成長期間に結晶
膜層中への不純物導入の制御法を提供することである。
【００２２】本発明の別の目的は所望の不純物輪郭を有
する高品質で欠損の少ない再現性のある結晶の成長法を
提供することである。
【００２３】本発明の別の目的は結晶を成長させるべき
基板表面から混入物質及び表面欠損を除去されて前処理
した基板上に結晶を成長させる方法を提供することであ
る。
【００２４】本発明の別の目的は欠損の少ない滑らかな
表面形態を有する高品質な結晶を製造する基板の特定の
面上に結晶を成長させる方法を提供することである。
【００２５】さらに本発明の別の目的は高品質な表面形
態及び欠損の少なさを有するｐ型及びｎ型の両エピ層用
に結晶を縮退ドーピングする方法を提供することにあ
る。
【００２６】さらに本発明の別の目的はドープ剤のｎ−
ｐ型輪郭に極めて急激な変化を有する結晶を成長させる
方法を提供することにある。
【００２７】さらに本発明の別の目的は極端に急激なド
ープ剤輪郭境界を成長させる方法を提供することにあ
る。
【００２８】さらに本発明の別の目的は種々の基板上に
欠損が少なく低濃度ドーピングした単結晶を成長させる
方法を提供することにある。
【００２９】さらに本発明の別の目的はドープ剤濃度輪
郭に急激な変化を有する結晶を成長させる方法を提供す
ることにある。
【００３０】さらに本発明の別の目的はドープ剤勾配輪
郭を有する高品質で欠損の少ない結晶を成長させる方法
を提供することにある。
【００３１】さらに本発明の別の目的は高品質で欠陥の
少ない結晶を成長させうる濃度比の範囲を増加させる方
法を提供することにある。
【００３２】さらに本発明の別の目的は極めて高いドー
プ剤濃度を有する高品質で欠損の少ない結晶を成長させ
る方法を提供することにある。
【００３３】これら及びその他の目的及び利点が以降の
記載及び添付の図面により当業者にはより明らかになる
であろう。
【００３４】
【実施例】図面を参照しながら本発明の改良された不純
物導入及びドープ剤輪郭を有するＣＶＤ膜を得て、また
成長した結晶膜の品質を改良する（ＣＶＤ）法を説明す
る。図面は本発明の好ましい実施例を示すものであっ
て、本発明を何ら限定しない。本方法は多くの別の結晶
に適用してよいが、本方法は特にＳｉＣ結晶の成長と関
連して説明されよう。本方法は基板の前処理、反応室内
での基板の加熱、担体ガスの導入、結晶成長化合物の蒸
気化、担体ガスによる反応室への蒸気化した化合物の導
入、所望の滑らかな表面形態を有する結晶膜を成長させ
るに十分な時間にわたる反応室内での適当なエネルギー
水準と原料流量の維持、低欠損密度及び制御された不純
物輪郭を含む。本ＣＶＤ結晶成長法はＳｉＣ膜層中への
不純物導入が、結晶成長中の反応室内のシリコン化合物
（Ｓｉ含有前駆体）と炭素化合物（Ｃ含有前駆体）の比
に極めて鋭敏であるという知見に基づくものである。結
晶の成長している表面の又はその近辺のＳｉ／Ｃ化合物
比を変えることによって成長している結晶膜への不純物
導入を制御する。
【００３５】本発明の方法で用いる化学蒸着（ＣＶＤ）
装置はＳｉ、ＳｉＣ及びＧａＡｓ半導体技術で用いるの
と同型の従来装置でよい。ＳｉＣ ＣＶＤ装置に用いる
ガスは（担体ガスとして）水素、（Ｓｉ源として）シラ
ン、（基板の浄化及びエッチングに）ＨＣｌ、（Ｃ源と
して）プロパン、（ｎ型ドープ剤として）窒素Ｎ2 、及
び（ｐ型ドープ剤として）トリメチルアルミニウムＴＭ
Ａである。その他のガスをＳｉ源又はＣ源として、又は
結晶のドーピングに用いてもよい。有機化合物をＳｉ源
及びＣ源として用いる場合の処理は通常金属有機蒸気相
エピタクシー（ＭＯＶＰＥ）と称される。高純度状態下
に適正な流量でガスを適当な反応室に送ることのできる
ＣＶＤ装置はいずれも本発明の方法に用いることができ
る。
【００３６】図１には本発明の処理を実施するのに好適
なＣＶＤ反応装置の部分が概略的に示されている。この
ＣＶＤ反応装置は内部水晶管が水冷却されうるよう二重
壁に囲まれた水晶管からなる反応室２２を含む。反応室
２２の内径は好ましくは５０ｍｍである。ＳｉＣ基板２
４はＳｉＣ被覆されたグラファイトの磁性化物質２６に
より支持されており、これは水晶支持体２８により支持
される。基板２４の所望の表面温度を得るために高周波
（ＲＦ）誘導コイル３０が反応室２２の周囲に配置され
る。誘導コイル３０は周波数発生器３１により印加され
る。誘導コイル３０により発生するＲＦ場が磁性化物質
２６を介して基板２４を所望の温度に加熱する。ＳｉＣ
膜層を成長させる場合に基板２４はＳｉＣ基板が好まし
い。ガス状結晶化合物は主管３３から反応室２２に導入
される。主管３３は反応室２２の一端に位置し、ガスを
方向Ｇに、基板２４を通り反応室反対側へ向けて流す。
種々のガス状結晶化合物が主管３３に接続され、ガス流
はそれぞれのガス配管に接続しているバルブ３４及び制
御器３５により制御される。配管３６はシリコンガス配
管であって主管３３へのシラン流を制御し、配管３７は
炭素配管であって主管３３へのプロパン流を制御する。
ドープ剤は配管３８及び配管３９により主管３３へ導入
される。配管３８はｎ型ドープ剤の配管であり好ましく
は窒素（Ｎ2）流量を制御する。配管３９はｐ型ドープ
剤の配管であって好ましくはトリメチルアルミニウム
（ＴＭＡ）流量を制御する。担体ガス配管３１は全ての
ガス状結晶化合物及びドープ剤を主管３３から反応室２
２へ流す。担体ガスは好ましくは水素ガス（Ｈ2 ）等の
ガスである。担体ガス配管３１は部分的に配管３１ａに
分岐して担体ガスが液体のＴＭＡ中をバブリングしうる
ようにして配管３９を供給する。真空源に接続されてい
る真空配管Ｖは主管３３に接続して反応室２２のガスを
排気できる。
【００３７】好ましくは基板２４は基板表面上の混入物
質又は不純物を除去して高品質低欠損のエピタキシャル
膜の成長を助長するよう前処理される。ＳｉＣ基板２４
はＳｉＣブールから薄片を切り取って調製される。基板
２４は表面が幾らか傾き角度を持って、基本平面に対し
てわずかに方向をそれるよう切ってもよい。３Ｃ−Ｓｉ
Ｃ膜の層をα−ＳｉＣ基板２４上にヘテロエピタキシャ
ルに成長させる場合の傾き角度は好ましくは１°より小
さく、追加の準備が必要である。ＳｉＣ膜の層をＳｉＣ
基板２４上にホモエピタキシャルに成長させる場合の傾
き角度は好ましくは０．１°より大きい。傾きの方向は
好ましくは図５に示されるよう「１１００」又は「１１
２０」方向であり、基板２４上で成長するＳｉＣエピタ
キシャル膜の最適な成長速度と品質を生じさせる。基板
２４の表面は好ましくは一面がダイヤモンドペーストで
研磨されている。ＳｉＣ基板２４は図６のごとくＳｉ面
５０、Ｃ面５２及びＡ面５４と３つの面を有する。いず
れの面もＳｉＣエピタキシャル層の成長のために研磨、
準備されてよい。好ましくはＳｉＣ面５０が研磨されて
エピタキシャル成長に用いられる。Ｓｉ面５０が最良の
表面形態で最も欠損の少ない最高品質のエピタキシャル
膜の層を産することがわかっている。
【００３８】ヘテロエピタクシーが所望される場合、基
板２４はさらに調製して図２のごとくその面上に境界線
又は溝６２を作って成長領域６０を形成する。成長領域
境界線６０を形成する溝６２は好ましくは２５マイクロ
メートル薄刃の精密ダイス鋸でカットされて結晶の損傷
を最小にする。しかしながら境界線６０は光リトグラ
フ、イオンエッチング及び／又は光化学的又は電気化学
的エッチング処理等他の手段によって形成されてもよ
い。溝６０の幅は１マイクロメートルより狭い必要があ
るのみであるが、より広い幅を用いることもまた可能で
ある。溝６０の深さは好ましくは約５０マイクロメート
ルであるがこれより深くても浅くてもよい。
【００３９】ひとたび基板表面が研磨されて成長領域６
０が形成されれば基板２４は反応室２２中に置かれる。
基板２４上に結晶膜の層を成長させる前に基板は成長エ
ッチングで前処理して、ＳｉＣ膜の層の不均一核形成に
望ましくない不要な部位として働く基板表面上の混入物
質及び欠損を除去する。これら基板上の欠損は基板の裁
断及び研磨の際に発生しうる。好ましくは成長前エッチ
ングは基板２４を反応室内で塩化水素ガスと水素の混合
気体中に高温ガスエッチングに供することを含む。エッ
チングは不均一核形成に不要な部位が基板表面に導入さ
れる程には基板が変化しないよう監視する。好ましくは
エッチングは少なくとも１層の原子層を基板２４の表面
から除去して低欠損、高純度の表面を確保する。典型的
なエッチングは流量約３リットル／分のＨ２担体ガス中
約３−４％の塩化水素を用いて温度１３５０℃で約２５
分間行われる。好ましくは塩化水素ガスの濃度は成長前
エッチングでは１−５％の範囲である。これより低い塩
化水素ガス濃度では基板から混入物質及び表面欠損をう
まく除去しないであろう。より高濃度の塩化水素ガスは
基板上に粗い表面形態を生じて、エピタキシャル層に側
部の成長を起こし、基板基面全体に無作為な核形成を引
き起こすであろう。エッチング中の温度は１２００−１
５００℃の範囲である。これより低い温度では不要な不
均一核形成をうまく排除しないであろう。１５００℃を
超える温度では基板の周辺エッジの回りの表面のエッチ
ングが急速過ぎて基板表面上に不要な不均一核形成を導
入してしまう。また結晶エピ層の成長に先がける潜在的
不要な核形成部位をさらに除去するのに酸化又は反応性
イオンエッチング等その他の成長前処理を用いてもよ
い。
【００４０】図３を参照するに基材２４上の核形成７０
は相互不均一核形成であってもよい。核形成部位７０は
基板２４の表面の相互局在化した変性により形成されて
もよい。これらの部位７０はダイヤモンドけがきで予め
定められた位置に基板２４に刻み目をつけ、表面との間
にアークを引く電気的プローブを用いて基板２４に損傷
を与え、及び／又は基板上２４上に所望のポリタイプの
単結晶ウィスカーを移殖するかして形成することができ
る。３Ｃ−ＳｉＣ結晶を６Ｈ−ＳｉＣ基板２４上に成長
させる場合、図８のごとく３Ｃ−ＳｉＣポリタイプ結晶
のウィスカーを図３及び図７で説明されるよう基板２４
の所望の成長領域６０の核形成部位７０に移殖する。Ｓ
ｉＣエピ層を成長させる場合は核形成部位７０の最適な
位置は図３に示されるよう成長領域６０の角であって且
つ一番上の段丘の上である。図３及び図７に示されるご
とく基板２４の表面は結晶層のいくつかの段７２からな
る。基板を基本平面に対してゼロでない角度で裁断した
とき多数の段７２が形成される。例えば図４のごとく基
板表面を（基本平面に対して）３°の角度αに傾けた場
合、基板表面は幾つかの結晶層を横切って多数の結晶層
の段７２を形成するであろう。図３のごとく核形成部位
７０は最上段の段７２上に位置する。基板傾斜の最適な
方向は図３のごとく成長領域６０の対角線Ｄに沿ってい
る。
【００４１】ひとたび基板２４が前処理されれば反応室
２２は結晶成長の準備をする。反応室２２は好ましくは
真空配管Ｖの真空により排気され、続いて不活性ガスで
パージされて不純物を除去する。水素ガスを反応室のパ
ージに用いてよい。ひとたび反応室２２がパージされれ
ば反応室内の担体ガス流量及び温度は平衡状態にする。
水素ガスが担体ガスとして好ましいが他のガス（例えば
不活性ガス等）も用いうる。反応室内の担体ガス流量及
び温度が平衡に達したらば一般に１分以内にシランとプ
ロパンを担体ガスに添加してＳｉＣ成長を開始する。好
ましくは担体ガス中のシラン濃度は約２００ｐｐｍであ
ってＳｉの原子濃度は２００ｐｐｍとなる。担体ガス中
に導入するプロパンの量は約１３０ｐｐｍから６００ｐ
ｐｍであってＣの原子濃度は３９０ｐｐｍから１８００
ｐｐｍとなる。基板２４の前記前処理により、これまで
高品質低欠損ＳｉＣ結晶の成長が可能と考えられていた
変動よりはるかに大きい最適Ｓｉ／Ｃ比からの変動が許
容される。ＳｉのＣに対する原子濃度比を変えることに
よってＳｉＣエピ層の成長速度及び型（ｎ型又はｐ型）
を異なるものにできる。この比は０．０１−１．０の範
囲であってよく、好ましくは０．１−０．５である。
【００４２】図４は基板表面上に付着した幾層かの６Ｈ
−ＳｉＣ膜４１と幾層かのエピタキシャル６Ｈ−ＳｉＣ
膜の層４０からなる６Ｈ−ＳｉＣ基板２４の断面図であ
る。２００ｐｐｍシラン及び６００ｐｐｍプロパンを含
む担体ガスからのＳｉＣエピ層の成長速度はｃ軸に対し
平行な垂直エピ層膜成長速度で約５．５マイクロメート
ル／時である。ひとたび結晶が成長を開始すれば多数の
層４０がそれぞれの頂部に形成されて図４のごとく多層
のエピタキシャル膜を生じせしめる。
【００４３】図７及び図８は６Ｈ−ＳｉＣエピ層４１か
らなる基板２４上に成長する３Ｃ−ＳｉＣエピ層４０を
説明するものである。結晶の成長につれて３Ｃ−ＳｉＣ
エピ層４０ａはそれが成長領域を完全に覆うまで３Ｃ−
ＳｉＣ核形成部位７０ａから水平に成長する。６Ｈ−Ｓ
ｉＣ膜の層４０上に成長する３Ｃ−ＳｉＣ境界膜の層４
０ａはヘテロエピタキシャル層と称される。ヘテロエピ
タキシャル層は異なる材料、異なるポリタイプからなる
か又は下の膜層と格子不整合であるエピタキシャル膜の
層である。ヘテロエピタキシャル層は２つの異なるポリ
タイプのエピ層の間の平面に沿った圧縮又は引張りのた
めに応力下にある。２つのポリタイプのエピ層の間には
応力が存在するけれども、３Ｃ−ＳｉＣエピ層の核形成
は１ヶ所で起こるために３Ｃ−ＳｉＣ膜の層４０ａは仮
にあるとしてもほとんどＤＰＢと積重ね欠陥を有さな
い。
【００４４】図９によればＳｉＣエピ層の成長中のＳｉ
原子はＳｉ部位８０に付着しＣ原子はＣ部位８２に付着
している。その結果ＳｉＣエピ層は基板２４上に形成し
ていくＳｉ原子８６及びＣ原子８４の層から形成され
る。１つのエピ層又は膜層はＳｉ原子層８６及びＣ原子
層８４の１つの二重積重ね層を意味する。ＳｉＣエピ層
は交替するＳｉ層８６とＣ層８４の積重ねによって成長
し、ＳｉＣ結晶の厚みを増していく。基板上のＳｉＣエ
ピ層の型は基板の核形成部位及び／又はポリタイプによ
り制御できる。図４の６Ｈ−ＳｉＣエピ層４０は６Ｈ−
ＳｉＣポリタイプの基板上で成長しており、これはホモ
エピタキシャル成長と称される。図８の３Ｃ−ＳｉＣエ
ピ層４０ａは３Ｃ−ＳｉＣ核形成部位７０ａを用いて６
Ｈ−ＳｉＣポリタイプの基板上で成長しており、これは
ヘテロエピタキシャルと称される。
【００４５】図９は基板２４上に形成していくＳｉ原子
の層８６とＣ原子の層８４を原子スケールで説明する概
略図である。Ｓｉ面５０はＳｉＣエピ層成長のために調
製されており、Ｃ原子の層８４が基板表面上に形成され
る第１の原子層となっている。ＳｉＣ面５０上のＣ原子
層８４の成長により最高品質、最低欠損のＳｉＣエピ層
が成長する。ＳｉＣ膜の層の成長中は膜表面の近辺には
多くの異なる種類の原子又は分子が存在する。Ｈ２は反
応室内の担体ガスを表わす。ＣＹ及びＳｉＸはＣ原子及
びＳｉ原子を表わし、それぞれはそれぞれの前駆体から
解離したものでありそれぞれＣ部位及びＳｉ部位に付着
していく過程にある。Ｘ、Ｙ及びＺは反応室中に意図的
に又は非意図的に存在する不純物を表わす。特にはＸは
Ｓｉ部位８２に対してＳｉＸ（Ｓｉ原子）と競合するド
ープ剤でありＹはＣ部位８０に対してＣＹ（Ｃ原子）と
競合するドープ剤である。Ｚは反応室のパージによって
も除去されなかった、又は非意図的に反応室内に導入さ
れた混入物質である。ＺはＣ部位８０、Ｓｉ部位８２、
又はその両方と競合しても、又いずれとも競合しなくて
もよい。
【００４６】ＳｉＣ膜の層の成長の際、膜層に導入され
る不純物の量及び種類を制御して特定の意図する特性を
有するＳｉＣ結晶を生じせしめる。ドープ剤を意図的に
添加してＳｉＣ結晶の電気的及び／又は光学的特性を変
えることができるリン及び窒素ドープ剤をＳｉＣ膜の層
に添加してｎ型の層を形成でき、またアルミニウム及び
ホウ素を添加してｐ型の層を形成できる。ｎ型ＳｉＣエ
ピ層を形成する時は図９中のＹはリン又は窒素であり、
Ｃ原子層８４の形成中はＣ部位に対してＣＹと競合す
る。同様にアルミニウム及びホウ素等ｐ型ドープ剤は図
９中のＸで表わされＳｉ原子層８６の形成中にＳｉ部位
８２に対してＳｉＸと競合する。それぞれの原子層への
不純物導入は成長室内のＳｉ／Ｃ比に大きく影響され
る。ｐ型膜層形成の際はアルミニウム又はホウ素がＳｉ
原子層８６に導入される。導入されるｐ型ドープ剤の量
は反応室内のＳｉ／Ｃ比を低下させることによって増加
せしめる。逆に導入されるｐ型ドープ剤の量は反応室中
のＳｉ／Ｃ比を上昇させることにより減少せしめる。同
様にｎ型膜の層を形成するときは窒素がＣ原子層８２に
導入され、導入されるｎ型ドープ剤の量はＳｉ／Ｃ比の
上昇により増加し、その低下により減少する。
【００４７】この物理現象は１つの原理に固執はしない
が、ドープ剤のＳｉＣ膜層への導入はＣ部位８０及びＳ
ｉ部位８２での部位競合の操作によって達成されると考
えられる。ドープ剤の膜層中濃度は反応室中へ導入され
るドープ剤の量を制御することにより幾らか制御される
けれども、超低縮退ドープ剤濃度、超高縮退ドープ剤濃
度、シャープｐ−ｎ型接合又はｎ−ｐ型接合、及び／又
は再現性のあるドープ剤濃度は単にドープ剤濃度を制御
して得られるものではない。ドープ剤導入の制御の追加
は膜層成長中のＳｉ部位８２とＣ部位８０で特定のドー
プ剤要求を操作することによって達成される。それぞれ
のＳｉＣ膜層の成長中は、Ｓｉ原子の層８６とＣ原子の
層８４が形成される速度はＳｉ又はＣ原子層８６、８４
中の特定部位を充填できる利用可能な原子及び／又は分
子に依存している。反応室中のＳｉ原子濃度に対してＣ
原子濃度を増加させると、利用可能なＣ原子量が増加す
るのでＣ部位８０を充填しようとする各原子の要求が減
少する。その結果Ｃ原子層８４はより急速に形成され、
Ｃ部位８０が不均一にＣ原子で充填される。しかしＣ原
子の相対的増加はＳｉ部位８２にとって利用可能なＳｉ
原子の相対的減少をもたらす。利用可能なＳｉ原子の相
対的減少はＳｉ部位８２の充填をより遅くし、Ｓｉ部位
８２を充填しようとする原子又は分子種の要求をより大
きくする。より大きいＳｉ部位要求はＳｉ部位８２を充
填してＳｉ原子層８６を形成しようとする非Ｓｉ原子
（すなわちドープ剤、混入物質）の増加をもたらす。逆
に反応室中のＣ原子に対してＳｉ原子を相対的に増加さ
せるとＳｉ部位８２での原子又は分子の要求が減少し
て、Ｃ部位８０での原子又は分子の要求が増加する。Ｓ
ｉ部位８２要求の減少は、利用可能なＳｉ原子の相対的
増加のため、Ｓｉ原子層中の不均一な高Ｓｉ原子占有を
もたらす。さらにＣ部位８０要求の増加はＣ原子層８４
の形成速度を減じ、Ｃ原子層８４ヘ導入されるＣ原子に
対して不純物の量を増加させる。
【００４８】結晶の多数の成長部位の同時制御は反応室
内に含まれる不純物に関係なく、結晶の不純物輪郭を制
御することにより可能である。例えばＳｉＣ結晶の成長
中にはたとえ等量のｎ型とｐ型ドープ剤が反応室中にあ
ったとしてもｎ型結晶を成長せしめうる。反応室中のＳ
ｉ／Ｃ比を適当に制御する（すなわちＳｉ／Ｃ比を増加
させる）ことによりＳｉ部位８２及びＣ部位８０の同時
要求操作が達成され、Ｓｉ部位８２要求は減少してＣ部
位８０要求は増加する。Ｃ部位８０要求の増加はＣ原子
層８４へのｎ型ドープ剤導入を、Ｓｉ原子層８６へのｐ
型ドープ剤導入よりも大きくして、それによりｎ型Ｓｉ
Ｃ結晶を形成する。同時に成長部位操作することは少な
くとも２つの成長部位を有する他のタイプの結晶を成長
させるのに用いることが可能であろう。
【００４９】不純物導入を制御するという現象はまた成
長部位の物理特性、部位の幾何形状及びＳｉ原子層８６
とＣ原子層８４の成長速度に影響されると考えられてい
る。Ｃ原子と不純物の間のＣ部位に対する競合はＣ原子
側に有利であり、Ｓｉ原子と不純物の間のＳｉ部位に対
する競合はＳｉ原子側に有利であることは自明である。
結晶格子構造から見ると特定の成長部位は原子又は分子
が結合しうる特定の幾何形状を有している。例えばＳｉ
部位８２ではその幾何形状はＳｉ原子の形をしている。
Ｓｉ原子周辺の電子雲はＳｉ部位８２を取り囲んでいる
原子と特異的に結合して高度に安定な結合を形成する。
Ｓｉ部位８２と適合する適当な幾何形状を有していない
不純物は結合の可能性が著しく低い。Ｓｉ部位はまたＳ
ｉ部位周辺に位置する原子のために特定の電荷を持ち、
Ｓｉ原子又はＳｉ原子と類似の電荷を有する原子又は分
子を受容する。さらには特定の原子がＳｉ部位８２と結
合している時としていない時の反応平衡が存在する。Ｓ
ｉ原子層が比較的急速に成長している時はＳｉ／Ｃ比が
大きく、反応の平衡はＳｉ原子に有利であると考えられ
ている。さらにＳｉ原子層の成長速度低下に伴ってＳｉ
原子に有利な反応の平衡は減少すると考えられる。それ
故、Ｓｉ原子と不純物が同時にＳｉ部位を８２に到着し
た場合はその幾何形状、電荷及びＳｉ部位との反応平衡
のためにＳｉ原子がＳｉ部位８２に結合する可能性がは
るかに高い。Ｓｉ部位でのＳｉ原子競合はＣ部位でのＣ
原子競合にも全く同様に適用されることは自明である。
【００５０】反応室中のＳｉ／Ｃ比を制御することは
１．０×１０19／ｃｍ3 を超過するドープ剤濃度又は
１．０×１０ 16 ／ｃｍ 3 以下のドープ剤濃度、例えば少
なくとも１０13／ｃｍ3 程度の超少量ドープ剤濃度、で
縮退ドーピングされうる高品質で再現性のあるＳｉＣ結
晶の製造を可能にする。
【００５１】図１０はｎ−ｐ型ＳｉＣ結晶のドープ剤輪
郭を説明している。ＳｉＣ結晶を最初にｎ型ドープ剤で
ドーピングして１．０×１０１９／ｃｍ３を超過する濃
度のｎ型ドープ剤を含有する縮退ｎ型膜の層を形成させ
る。縮退層は一般に結晶と金属間の接点（オーム接触）
として用いられる。ドープ剤輪郭は減少していくｎ型ド
ープ剤を含有するＳｉＣ結晶膜を説明しており、これは
ドープ剤原子の減少及び／又は反応室中のＳｉ／Ｃ濃度
の減少によるものである。図はシャープｎ−ｐ接合９４
である。接合９４は反応室中へのｎ型ドープ剤流を減少
又は停止させて及び反応室中へのｐ型ドープ剤流を導入
又は増加させることにより得ることができる。さらに反
応室内のＳｉ／Ｃ比を制御して高度に極立った境界を有
する制御可能で再現性のあるｎ−ｐ接続を得ることがで
きる。ｐ型ドープ剤の導入はドープ剤濃度を増加させて
及び／又はＳｉ／Ｃ濃度比を減少させることにより膜層
中に増加させる。ドープ剤の導入はｐ型縮退膜の層９８
が形成するまで増加する。若しくはｐ−ｎ接合は初めに
ｐ型膜の層を形成させて次いでｎ型膜の層を形成させる
ことにより形成しうる。
【００５２】図１１は基板２４の表面上にｐ型ＳｉＣ層
１００が成長し、ｎ型層１０２が層１００上に成長し、
そしてｐ型層１０４が層１０２上に成長して形成したｐ
ｎｐＳｉＣ結晶であり、あらゆる電子素子の基本的構築
ブロックである。ドープ剤輪郭の異なる数多くの異なる
ＳｉＣ結晶が本発明の方法によって得られる。これまで
できなかった１．０×１０１６／ｃｍ３より低い制御さ
れ且つ再現性のあるドープ剤濃度及び１．０×１０１９
／ｃｍ３を超過する縮退膜の層が反応室中のＳｉ／Ｃ濃
度の制御による成長部位操作によって形成可能である。
ＳｉＣ膜の層は傾き角度のない又はほとんどない基板上
にも又は大きな傾き角度の基板上にも成長しうる。反応
室中のＳｉ／Ｃ濃度比を変えることによる成長部位競合
の制御は基板の傾き角度によっては（通常考えられる範
囲内で）影響を受けないらしい。しかし傾き角度は成長
したＳｉＣ結晶のポリタイプを結晶の品質に影響を与え
ると見られる。
【００５３】ＣＶＤ処理により成長させた結晶の純度は
ＳｉＣ膜層上の特定の成長部位での部位競合の操作によ
って実質的に制御可能である。結晶成長中に、図９のＺ
に示される混入物質は結晶成長中のＳｉＣ結晶の中へ導
入されうる。反応室を水素等高純度のガスでパージする
ことは反応室内の全てではないがかなりの部分の混入物
質を除去する。混入物質源は結晶性原子、反応室内に不
測に漏れ入った及び／又は導入された不純物及び又は結
晶成長前の原子又は分子の前駆体でありうる。好ましく
は結晶成分前駆体は混入物質源として行動しないよう選
ばれる。ＳｉＣ結晶成長に共通の混入物質はアルミニウ
ムである。アルミニウムはｐ型ドープ剤として広く用い
られている。アルミニウムは反応室内に入るとその金属
的特徴のためにドーピングが終了した後も反応室内に残
留する傾向がある。純粋なＳｉＣ結晶の成長の際にも反
応室内に残留したアルミニウムがＳｉ部位８２に結合し
てＳｉＣ結晶の電気的特性を損なう可能性がある。Ｓｉ
Ｃ結晶中へのアルミニウム混入は反応室中のＳｉ／Ｃ濃
度比を増加させてＳｉ成長部位要求を減少させることに
より大幅に減じることができる。ＳｉＣ結晶中に取り込
まれた主要な混入物質及び混入物質が結合する成長部位
を同定することによって、そして反応室内の結晶成長化
合物の濃度を調節して成長部位での混入物質の要求を減
少させることによってＳｉＣ結晶の混入物質取り込みを
減じることが可能である。
【００５４】本発明の方法は多くの種類の半導体素子構
造物の作製に適用が可能である。本ドーピングを制御す
る方法は従来のＳｉＣ結晶を成長させるいずれのドーピ
ング法よりも著しく優れている。本方法はまた結晶成長
中に場所を変えることなくドーピングの急激な変化を可
能にして縮退型のｐ型ドーピング（オーム接触用）から
本質的なもの（超低ドーピングのｎ型又はｐ型）そして
縮退型ｎ型ＳｉＣまでを含む範囲のドーピング濃度を完
全に利用することが可能である。予測可能で且つ再現性
のある方法でドープ剤を制御する能力はあらゆるＳｉＣ
素子の作製で非常に重要である。本発明の方法は数多く
の変形が可能であり、例えば分子ビームエピタキシャル
（ＭＢＥ）装置等の超高真空装置等で実施されよう。
【００５５】
【実施例】実施例１ 改良されたＣＶＤ法により約１．０×１０１５／ｃｍ３
のｎ型ＳｉＣ結晶を形成した。本実施例では６Ｈ−Ｓｉ
Ｃブールから裁断した市販の６Ｈ−ＳｉＣ基板を用い
た。基板のＳｉ面（０００１）をダイヤモンドペースト
で研磨し、２５ｍｍダイス鋸で切り込んで基板表面上に
境界線を形成した。次に基板を反応室内に置いて流量約
３リットル／分のＨ２担体ガス中約３−４％のＨＣｌガ
スを用いて１３７５℃で２０分間エッチングに供した。
２５分後ＨＣｌ流を停止し、反応室の温度を１４５０℃
に上昇させて約３０秒で平衡状態にした。反応室にシラ
ン及びプロパンを添加してＳｉＣ成長を開始させた。シ
ランは２００ｐｐｍ（Ｓｉ＝２００ｐｐｍ）で、プロパ
ンは６００ｐｐｍ（Ｃ＝１８００ｐｐｍ）でＨ２担体ガ
スに添加して反応室内のＳｉ／Ｃ比を１：９にした。ｎ
型ドープ剤、Ｎ２、を担体ガスに４０ｐｐｍ（Ｎ＝８０
ｐｐｍ）で添加してＳｉＣ結晶へのドープ剤導入を開始
した。改良されたＣＶＤ法により５．５マイクロメート
ル／時の成長速度が達成された。約１時間後Ｈ２担体ガ
ス中のシラン、窒素及びプロパン流を停止させ、担体ガ
スは反応室の冷却中約１０分間室内に流し続けた。
【００５６】実施例２ 実質的に実施例１と同様であるが約６．０×１０１５／
ｃｍ３のｎ型ＳｉＣ結晶を成長させた。Ｈ２担体ガスへ
のシラン添加は２００ｐｐｍ（Ｓｉ＝２００ｐｐｍ）及
びプロパン添加は３５０ｐｐｍ（Ｃ＝１０５０ｐｐｍ）
でＳｉ／Ｃ比を１：５．２５とした。ｎ型ドープ剤、Ｎ
２、をＨ２担体ガスに６６ｐｐｍ（Ｎ＝１３２ｐｐｍ）
添加してＳｉＣ結晶をドーピングした。
【００５７】実施例３ 実質的に実施例１と同様であるが約３．０×１０１６／
ｃｍ３のｐ型ＳｉＣ結晶を成長させた。Ｈ２担体ガスへ
のシラン添加は２００ｐｐｍ（Ｓｉ＝２００ｐｐｍ）及
びプロパン添加は３５０ｐｐｍ（Ｃ＝１０５０ｐｐｍ）
でＳｉ／Ｃ比を１：５．２５とした。ｐ型ドープ剤であ
るトリメチルアルミニウム（ＴＭＡ）の液体中にＨ２担
体ガスをバブリングさせて該ドープ剤（ＴＭＡ）を反応
室へ１０ｓｃｃｍ（標準立方センチメートル）導入して
ＳｉＣ結晶をドーピングした。
【００５８】実施例４ 実質的に実施例１と同様であるが約２．０×１０１９／
ｃｍ３のオーム接点用の縮退ｐ型ＳｉＣ結晶を成長させ
た。Ｈ２担体ガスへのシラン添加は２００ｐｐｍ（Ｓｉ
＝２００ｐｐｍ）及びプロパン添加は６００ｐｐｍ（Ｃ
＝１８００ｐｐｍ）でＳｉ／Ｃ比を１：９とした。ｐ型
ドープ剤、ＴＭＡ、をＨ２担体ガスに２１ｓｃｃｍ添加
してＳｉＣ結晶をドーピングした。反応室を冷却する約
５分前にシラン流を停止させてＨ２、プロパン及びＴＭ
Ａ流を続けた。
【００５９】実施例５ 実質的に実施例１と同様であるが約２．０×１０１９／
ｃｍ３のオーム接触用の縮退ｎ型ＳｉＣ結晶を成長させ
た。Ｈ２担体ガスへのシラン添加は２００ｐｐｍ（Ｓｉ
＝２００ｐｐｍ）及びプロパン添加は１３０ｐｐｍ（Ｃ
＝３９０ｐｐｍ）でＳｉ／Ｃ比を１：１．９５とした。
ｎ型ドープ剤、Ｎ２、をＨ２担体ガスに１１５３ｐｐｍ
（Ｎ＝２３０６ｐｐｍ）添加してＳｉＣ結晶をドーピン
グした。反応室を冷却する約５分前にプロパン流を停止
させてＨ２、シラン及びＮ２流を続けた。
【００６０】実施例６ 実質的に実施例１と同様であるがｐ／ｎ接合の複ポリタ
イプＳｉＣ結晶を成長させた。６Ｈ−ＳｉＣ基板に３Ｃ
−ＳｉＣ結晶で核形成した。基板の傾き角度は０．２−
０．３°であった。結晶成長を開始し、３Ｃ−ＳｉＣ結
晶が成長領域全体に扇状に展開させた。３Ｃ−ＳｉＣ成
長の初期に実施例５と同様にして縮退ｎ型ドーピングを
行った。縮退ｎ型ＳｉＣエピ層に続いて低ドーピングｎ
型エピ層を成長させた。これは実質的に実施例２と同様
に成長させた。ｎ型エピ層を終了してｐ／ｎ接合を形成
し、実施例４と同様に縮退ｐ型エピ層を成長させた。基
板上の３Ｃ−ＳｉＣエピ層メサ対６Ｈ−ＳｉＣエピ層メ
サの位置分布はランダムであって、３Ｃ−ＳｉＣメサが
およそ５０％であった。厚み２０００Åの円型アルミエ
ッチングマスク及び面積７×１０−６ｃｍ２から４×１
０−４ｃｍ２の矩形ダイオードメサを用い、リフトオフ
でパターン形成した。ダイオードメサを室圧２５０ミリ
トール、３００Ｗ高周波、８０％ＳＦ６：２０％Ｏ２中
の反応性イオンエッチングを用いて約１０μｍの深さに
エッチングした。アルミニウムエッチングマスクを湿式
エッチングにより剥離して次いで沸騰硫酸中で浸漬清浄
した。試料を１１５０℃で６時間湿式酸化して少なくと
も厚み５００ÅのＳｉＯ２を形成させた。接触によりウ
エハにパターン形成してからバイアスを６：１緩衝ＨＦ
溶液を用いて酸化物中でエッチングした。次いでアルミ
ニウムをＥビームデポジットして持ち上げて（リフトオ
フ）、素子作製を完了した。３Ｃダイオードは室温で２
００Ｖ逆バイアスの整流能力があり、これは３Ｃ−Ｓｉ
Ｃダイオード電圧で４倍の向上である。逆絶縁破壊が１
ミリアンペア以下に制限されるとき絶縁破壊は繰り返し
可能（すなわち素子特性の変化なしに曲線が多数回とら
れる）である；無制限の電流が流れるとダイオードに永
久損傷を与える。基板上で素子を試験すると微小プラズ
マのコロナが絶縁破壊中の素子境界線の周囲のみに観察
された。これは逆破壊がメサ周辺部で生じておりバルク
メカニズムによるものではないことを示している。絶縁
破壊中の超過電流によりダイオードがひとたび破局的損
傷を受けると複微小プラズマのコロナは単一の微小プラ
ズマに変わるが、これはおそらくメサのエッジに沿った
破局的な素子破壊点であろう。図１２は対数目盛で正逆
電流−電圧を温度別に示している。逆漏電の改善が比較
の基本として選ばれた電圧と温度に依存するのは自然で
あるけれども、これら３Ｃ−ＳｉＣダイオードは明らか
にこれまでの３Ｃ−ＳｉＣｐｎダイオードに対する逆漏
電電流密度に少なくとも等級のオーダーで改善してい
る。逆電流は印加電圧の２乗根には比例しないので発熱
以外のメカニズムが逆漏電の原因と推定される。正特性
の指数領域はＣＶＤ成長の３Ｃ ｐｎダイオードの記録
的低飽和電流を提している。しかし温度の理想因子は現
時点ではよく理解されていない。
【００６１】上記実施例の方法は滑らかな表面形態の低
密度の欠損を有するＳｉＣ結晶の制御され且つ再現性の
あるドーピングを説明するものである。本改良された方
法は少なくとも２つの成長部位を有するＳｉＣ以外の結
晶の純度及びドーピング輪郭の成長及び制限に用いるこ
とが可能である。結晶はたとえＳｉＣ結晶とは異なる化
学的性質、成長パラメータ、ドープ剤、混入物質等を有
していてもよい。適用可能と思われる１つの結晶はＧａ
Ａｓ結晶である。以下の実施例はＧａＡｓ結晶の制御さ
れたドーピングを説明している。
【００６２】実施例７ 本実施例は少なくとも１．０×１０１９／ｃｍ３のオー
ム接触用の縮退ｐ型ＧａＡｓ結晶を形成させるものであ
る。基板上に結晶を成長させるに先駆け、ＧａＡｓ基板
に研磨、成長領域切り込み、及び表面エッチングを施
す。反応室を適当な結晶成長温度にして担体ガスを流し
て反応室内を平衡状態にする。ガリウム及び砒素を含む
化合物を担体ガスに結合させてＧａＡｓ結晶の成長を開
始する。ｐ型ドープ剤が選択的にＧａ部位を競合する場
合はガリウム濃度を砒素濃度に対して減少させ、これに
よりＧａ成長部位の要求を増加させ、故にＧａＡｓ結晶
中へのｐ型導入を増加せしめる。反応室へ導入するｐ型
ドープ剤の量はＧａＡｓエピ層の表面形態に悪影響を及
ぼさない限りの最大量である。反応室冷却の５分前にガ
リウム化合物の反応室への流れを停止してｐ型ドープ
剤、砒素化合物及び担体ガス流を続ける。
【００６３】実施例８ 実質的に実施例７と同様であるが少なくとも１．０×１
０１９／ｃｍ３の縮退ｎ型ＧａＡｓ結晶を成長させる。
ｎ型ドープ剤が選択的にＡｓ部位を競合する場合はガリ
ウム濃度を砒素濃度に対して増加させ、これによりＡｓ
成長部位の要求を増加させ、故にＧａＡｓ結晶中へのｎ
型導入を増加せしめる。反応室へ導入するｎ型ドープ剤
の量はＧａＡｓエピ層の表面形態に悪影響を及ぼさない
限りの最大量である。反応室冷却の５分前に砒素化合物
の反応室への流れを停止してｎ型ドープ剤、ガリウム化
合物及び担体ガス流を続ける。
【００６４】実施例９ 実質的に実施例７と同様であるが１．０×１０１９／ｃ
ｍ３よりはるかに少量のｐ型ＧａＡｓ結晶を成長させ
る。砒素に対するガリウム濃度を増加させて反応室内の
Ｇａ／Ａｓ比を（実施例７のＧａ／Ａｓ比よりも）相対
的に大きくする。次いで適当量のｐ型ドープ剤を反応室
に添加する。
【００６５】実施例１０ 実質的に実施例８と同様であるが１．０×１０１９／ｃ
ｍ３よりはるかに少量のｎ型ＧａＡｓ結晶を成長させ
る。砒素に対するガリウム濃度を減少させて反応室内の
Ｇａ／Ａｓ比を（実施例８のＧａ／Ａｓ比よりも）相対
的に小さくする。次いで適当量のｎ型ドープ剤を反応室
に添加する。
【００６６】
【産業利用上の分野】「出願の概要」本発明の電気素子
出願はこの新規な成長法が可能とする幅広いドーピング
範囲を用いる利点を集めている。本発明は従来可能とさ
れていたよりもより高い濃度のドープ剤を合成半導体結
晶に導入することを可能とするのであるから、その性能
が素子のいずれかの領域になされた縮退ドーピングの程
度に影響される電気素子構造物は全て本発明の利益を受
けるであろう。
【００６７】本改良された方法はオーム接触での接触抵
抗を著しく減少させる。トランジスター等多くの半導体
素子構造物の性能は接触抵抗に依存している。接触抵抗
は（半導体から半導体へ電気的信号や電流を運ぶ）金属
が半導体表面と接触（又は接続）する物理的境界のため
に生じる。ほとんどの半導体電気素子では接触抵抗を最
小に抑えることにより、その性能を最大とする。これこ
そがトランジスター等多くの素子の電気的可能出力の制
限要因であり、よってこうした素子を利用している電気
的回路及び装置の可能出力を制限する。６Ｈ−ＳｉＣ又
は３Ｃ−ＳｉＣへの接触抵抗がそれぞれ多くの６Ｈ−Ｓ
ｉＣ又は３Ｃ−ＳｉＣ素子の電気的可能出力の主要な制
限要因であることは広く知られている。半導体に対する
接触抵抗は、金属オーム接触で物理的接触する半導体の
ドーピングを最大にすることによって最少となる。改良
されたＣＶＤ法は（ＳｉＣ等の）合成半導体の素子品質
（すなわち高品質の）エピ層をより高いドーピング濃度
で成長させうるのでエピ層への接触抵抗（それ故おそら
くエピ層に組立てた電気素子も）は減少し、多くの合成
半導体ベースの電気素子及び回路の実行可能出力を増加
させうる。
【００６８】改良されたＣＶＤ法はまた成長した結晶中
の内部（バルク）半導体抵抗を減少させる。半導体電気
素子の性能に影響しうる抵抗の別の原因はバルク半導体
自体の抵抗である。ほとんど全ての半導体素子では電流
はバルク半導体のデプレーション（空乏）していない領
域に流れる。これら領域中の電荷フローに関連する抵抗
はしばしば重要であり、時おり素子性能を制限する好ま
しくない要因となりうる。これら領域に関連の抵抗は、
領域中の半導体ドーピングを最大とすることで最小にで
きる。従来は達成不能であった濃度水準によるこれら領
域中の最大ドーピングが新規な本発明の方法によって作
製されるのである。
【００６９】本発明はまたデルタドーピングした半導体
の形成に用いうる。これらの構造は極薄の、極高ドーピ
ングした半導体層を基本としている。デルタドーピング
半導体の電気的性能は最も薄い有りうる層へのドープ剤
最大量の導入能力に依存する。合成半導体の縮退ドーピ
ングの水準をうまく制御する能力、これは改良されたＣ
ＶＤ法により達成されうるのであるが、デルタドーピン
グ素子構造で得られる性能特性を著しく増強するであろ
う。
【００７０】本発明の改良されたＣＶＤ法はまたより小
さなデプレーション幅の半導体の形成に用いうる。半導
体素子の種々の接合部（すなわちｐｎ接合、金属半導体
接合、ヘテロ接合等）に見られるデプレーション幅は接
合部での又はその周辺の半導体のドーピングに大きく左
右されている。デプレーション幅がドーピング濃度の増
加に伴って減少することはよく知られる。その性能及び
／又は機能が高ドーピングによって狭いデプレーション
幅と関連の物理的効果を得る半導体素子が数多く存在す
る。ジーナーダイオードとエサキダイオードはｐｎ接合
の両側を高ドーピングすることによって得られるであろ
う極度に狭いデプレーション領域をトンネルする担体に
依存している。低リーケージダイオードとダイオード接
合電荷貯蔵コンデンサーは狭いデプレーション幅を基本
とし、発生電流を最小に、そして電荷貯蔵密度を最大に
する。改良されたＣＶＤ法はより高ドーピングを可能と
してより小さなデプレーション幅を得るので、該ＣＶＤ
法は素子のデプレーション幅を狭くすることによる素子
の性能を改良する能力を有している。
【００７１】改良されたＣＶＤ法はまたわずかに狭いバ
ンドギャップを有する半導体素子の形成に用いうる。半
導体の縮退ドーピングを増加させることによりバンドテ
ーリング又はバンドギャップが狭まりが生じるという物
理現象が知られている。改良されたＣＶＤ法は発光ダイ
オード（ＬＥＤ）や二極トランジスター等バンドギャッ
プを狭めることにより性能が増強される素子に用いられ
る半導体の縮退ドーピングの程度と制御するのに用いう
る。
【００７２】高ドーピング濃度の高品質合成半導体エピ
層の制御された成長にかえて、改良されたＣＶＤ法はま
た従来可能とされていたものよりも低ドーピング濃度の
高品質合成半導体エピ層の制御された成長をも可能にす
る。その性能が本改良されたＣＶＤ法の可能にする低め
られたドーピング濃度から得ているいずれの合成半導体
電気素子も有用であろう。そうした有用であろう素子に
は基本的半導体接合がある。ほとんど全ての半導体素子
及び回路は基本的半導体接合を有している。これら基本
的接合からなるほとんどのトランジスターは所望の電気
的機能（増幅、スイッチング）をなすために適当な種々
の配置をとっている。そうした素子は本発明の改良され
た基本接合ドーピングにより著しく改良されるであろ
う。半導体電気素子の基本的構築ブロックはより一般的
にはｐ−ｎ接合と称されるｐ型材料のｎ型材料への密接
な接合である。当該分野では（接合キャパシタンス、接
合絶縁破壊電圧、接合リーケージ電流等）ｐ−ｎ接合の
電気特性が接合のうち軽くドーピングされた側の物理特
性（すなわちドープ剤密度、欠損密度）により支配され
ることはよく知られている。本改良されたＣＶＤ法によ
り所望の極性（ｎ型又はｐ型）を得る一方、より軽くド
ーピングされた合成半導体を製造する能力はｐ−ｎ接合
を導入する素子に電気的作動特性の幅を劇的に広げる。
ｐ−ｎ接合ダイオードの絶縁破壊電圧は接合のうちより
軽くドーピングされた側のドーピングを減少させること
に伴って増加することが知られる。それ故本ＣＶＤ法に
よるドーピング濃度の係数１０又はそれ以上の改善（す
なわち減少）は、６Ｈ−ＳｉＣ結晶に用いる場合で改良
された６Ｈ−ＳｉＣ ｐ−ｎ段接合ダイオードのブロッ
キング電圧の最大値が１１００ボルト強から１００００
ボルト程度になることにより示される。同様に半導体の
ドーピングはまた別の基本的接合つまり金属半導体接合
の電気特性に主要な役割を持つ。同様の派生的効果を改
良された方法としては金属−ＳｉＣショットキーダイオ
ード接合の整流が考えられる。改良されたＣＶＤ法はま
たより高い回路作動電圧の可能なトランジスター及び回
路の設計に用いうる。
【００７３】改良されたＣＶＤ法はまた接合容量の低減
した半導体製造に用いうる。ダイオード接合容量はドー
ピングの減少と共に減少することが知られている。改良
されたＣＶＤ法によりなされうる軽いドーピングはまた
合成半導体接合のデプレーション容量の減少をもたらす
ことが可能であり、これはしばしば素子及び回路の性能
を制限しうる過流容量を減じるであろう。プレーナー電
場効果トランジスター（ＦＥＴ）のスイッチングスピー
ド及び高周波性能を制限する要因の１つはドレーンから
基板へのｐ−ｎダイオード接合により形成する過流容量
である。本改良されたＣＶＤ法により得ることのできる
減少したドーピングはこの接合容量を減少させることが
でき、そして合成半導体ＦＥＴが従来よりも高い周波数
且つ高スイッチングスピードで作動させることができる
であろう。
【００７４】本改良されたＣＶＤ法はまたさらに内部抵
抗の高い半導体素子の形成に用いうる。浅いイオン化エ
ネルギードープ剤濃度の減少に伴い抵抗が増加すること
が知られている。数多くの半導体素子及び集積回路用途
においては高抵抗（低ドープ剤濃度）材料中に素子を構
築することが有利である。そうした材料はしばしば同じ
チップ上の隣接する素子同士間を分離させ、そして分離
の程度が同じチップ上の隣接素子間の空間を決定する。
これは数百数千のトランジスターを有する集積回路にと
ってとても重要である。分離の程度は個々の素子間の半
導体純度（すなわちドーピング密度と欠損密度）に一部
関係しているので本改良されたＣＶＤ法が装置間隔を縮
めて単一のチップ上のより多数の素子をのせるを可能と
するだろう。より高い抵抗性合成半導体エピ層が必要と
される素子又は回路にとって本方法が有用であることは
明らかである。
【００７５】改良されたＣＶＤ法はまた結晶の担体流動
性が増加した、半導体素子に用いる結晶を成長させるの
に用いうる。ドーピング及び欠損の濃度減少に伴って担
体流動性が増加することが知られている。これは電場の
影響下に結晶格子中を移動するに伴って担体（電子又は
正孔）が「切り進む」（不純物及び欠損により生じる）
潜在的変動がほとんどないためである。改良された成長
法がより低く、故意でないドープ剤導した、より純粋な
材料の成長を可能にするという事実は合成半導体中の担
体流動性を増加させる。担体流動性は数多くの素子及び
回路の性能に直接影響を与え、ほとんどの半導体とりわ
けトランジスターの性能を増強するので担体流動性の増
加は魅力的である。ほとんどのトランジスターにおいて
決定的な電気性能（スイッチングスピード、最大作動周
波数、電流伝搬能力、利得）の要因は一般に担体流動性
の増加により増強される。
【００７６】改良されたＣＶＤ法はまた担体寿命の増加
した結晶を成長させるのに用いうる。担体寿命はより軽
い背影欠損濃度を有する、より純粋な結晶を成長させる
ことにより増強されうる合成半導体の別の物理的特性で
ある。結晶の欠損濃度の減少に伴って内部担体寿命は増
加することが知られている。この特性を改善することに
より素子内の再結合／発生速度がより小さくなり、少数
担体ベースの素子等ある種の素子の性能を改善できよ
う。少数担体ベースの素子（例えば二極トランジスター
及び太陽電池）はより長い寿命により利益を受けうる。
【００７７】改良されたＣＶＤ法を用いて成長させたＳ
ｉＣ結晶の工業利用には、改良タービンエンジン宇宙電
源装置、高深度井戸ドリル、改良自動車エンジン等高温
環境下に使用される半導体素子及びセンサー；核反応炉
周辺に見られる高照射環境下に用いられる半導体素子及
びセンサー；電気乗物、宇宙電源装置用の電源調節電子
機器及び改良飛行機の電気的作動器に用いられる電子機
器用半導体素子；通信衛生、高速コンピューター及びレ
ーダー装置の電磁波電源トランジスターに見られる高周
波用途用の半導体素子；高温及び／又は腐食性環境用の
圧力トランスデューサー隔壁材料；及び高温環境下に使
用される発光ダイオード（ＬＥＤ）その他等があげられ
る。
【００７８】以上、本発明を好ましい実施態様及びその
変形を参照しながら説明してきた。本発明の詳細を理解
した当業者にはここに議論した実施態様に対して数多く
の変形、変更が容易になされようが、本発明の範囲内に
おけるその様な変形、変更は全て本発明に含まれるもの
である。
【図面の簡単な説明】
【図１】本発明で結晶の成長及びドーピングに用いるＣ
ＶＤ装置の図。
【図２】選ばれた成長領域に分割されている基板の平面
図。
【図３】平行線の入った選ばれた成長領域の平面図。原
子的スケールでの成長を説明する。
【図４】６Ｈ−ＳｉＣ基板上のホモエピタキシャル成長
を示す図。
【図５】６Ｈ−ＳｉＣ結晶の平面図。結晶の次元軸を説
明する。
【図６】ＳｉＣ基板の断面図。基板のＳｉ面、Ｃ面及び
Ａ面を説明する。
【図７】３Ｃ−ＳｉＣで核形成した６Ｈ−ＳｉＣ基板の
断面図。
【図８】図７に示される基板で、６Ｈ−ＳｉＣ基板上の
核形成点から３Ｃ−ＳｉＣが成長する様子を示す図。
【図９】ＳｉＣ結晶の成長時にＣ部位及びＳｉ部位での
部位競合を示す図。
【図１０】結晶のドープ剤濃度輪郭を示す図。
【図１１】ＳｉＣ基板上に成長したＳｉＣ結晶のｐ型及
びｎ型エピ層の断面図。
【図１２】対数目盛で３Ｃ−ＳｉＣ結晶の正逆電流−電
圧を温度別に示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ ジー ニューデック アメリカ合衆国オハイオ州 44136 ス トロングビル フォックス ハント ド ライブ 16109 (72)発明者 ジェイ アンソニー パウエル アメリカ合衆国オハイオ州 44070 ノ ース オルムステッド プラムウッド ドライブ 4244 (72)発明者 ローレンス ジー マタス アメリカ合衆国オハイオ州 44001 ア ムハースト プラザ ドライブ 1052 (56)参考文献 特開 昭58−115818（ＪＰ，Ａ) 特開 昭63−319294（ＪＰ，Ａ) 特開 平４−25184（ＪＰ，Ａ) 特開 平４−42898（ＪＰ，Ａ) 特開 平３−211723（ＪＰ，Ａ) 特開 平４−328823（ＪＰ，Ａ) 特開 平３−50744（ＪＰ，Ａ)

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】 成長室中で行う化学蒸着処理による所定
    の成長領域でのＳｉＣ結晶の成長に伴ってＳｉ及びＣに
    より形成される結晶の該所定の成長領域に付着するドー
    プ剤及び／又は混入物質の濃度を制御する方法であっ
    て、ここでＳｉはＳｉ成長部位に付着しＣはＣ成長部位
    に付着して、該ドープ剤及び／又は混入物質は該成長部
    位の１つに対して主として競合するものにおいて、該方
    法がａ．該室中にガス状のＳｉ化合物のある量を流し、 ｂ．該室中にガス状のＣ化合物のある量を流し、そして
    ｃ．Ｓｉ化合物の該量及びＣ化合物の該量の比を選択し
    て該結晶中該領域に付着する該ドープ剤及び／又は混入
    物質の該濃度を制御し、１．０×１０16ｃｍ-3より少な
    いドープ剤及び／又は混入物質濃度をもつ結晶を生成さ
    せる、各工程を含むことを特徴とする上記方法。
  2. 【請求項２】 成長室中で行う化学蒸着処理による所定
    の成長領域でのＳｉＣ結晶の成長に伴ってＳｉ及びＣに
    より形成される結晶の該所定の成長領域に付着するドー
    プ剤及び／又は混入物質の濃度を制御する方法であっ
    て、ここでＳｉはＳｉ成長部位に付着しＣはＣ成長部位
    に付着して、該ドープ剤及び／又は混入物質は該成長部
    位の１つに対して主として競合するものにおいて、該方
    法がａ．該室中にガス状のＳｉ化合物のある量を流し、 ｂ．該室中にガス状のＣ化合物のある量を流し、そして
    ｃ．Ｓｉ化合物の該量及びＣ化合物の該量の比を選択し
    て該結晶中該領域に付着する該ドープ剤及び／又は混入
    物質の該濃度を制御し、１．０×１０19ｃｍ-3より高い
    ドープ剤及び／又は混入物質濃度をもつ結晶を生成させ
    る、各工程を含むことを特徴とする上記方法。
  3. 【請求項３】 成長室中で行う化学蒸着処理による所定
    の成長領域でのＳｉＣ結晶の成長に伴ってＳｉ及びＣに
    より形成される結晶の該所定の成長領域に付着するドー
    プ剤及び／又は混入物質の量を制御する方法であって、
    ここでＳｉはＳｉ成長部位に付着しＣはＣ成長部位に付
    着して、該ドープ剤及び／又は混入物質は該成長部位の
    １つに対して主として競合するものにおいて、該方法が ａ．該室中にガス状のＳｉ化合物のある量を流し、 ｂ．該室中にガス状のＣ化合物のある量を流し、 ｃ．Ｓｉ化合物及びＣ化合物の該量の比を選択し且つ維
    持して結晶成長の間に該Ｃ成長部位及び／又は該Ｓｉ成
    長部位に付着するドープ剤及び／又は混入物質の量を制
    御し、そして ｄ．結晶成長の間にＳｉ化合物及びＣ化合物の該量の該
    比を変えて、複数のドープ剤及び／又は混入物質濃度を
    もつ結晶を形成する、各工程を含むことを特徴とする上
    記方法。
  4. 【請求項４】 Ｓｉ化合物の該量のＣ化合物の該量に対
    する該比を増加させてＣ成長部位に付着する該ドープ剤
    及び／又は混入物質の比を変える工程を含む請求項３記
    載の方法。
  5. 【請求項５】 Ｓｉ化合物の該量のＣ化合物の該量に対
    する該比を減少させてＳｉ成長部位に付着する該ドープ
    剤及び／又は混入物質の比を変える工程を含む請求項３
    記載の方法。
  6. 【請求項６】 成長表面を前処理して該結晶の成長中に
    不均一核形成の部位として作用しうる該成長表面の不純
    物及び結晶構造物を除去する工程を含む請求項３〜５の
    いずれか１項記載の方法。
  7. 【請求項７】 基板の該成長表面が基本平面に対してゼ
    ロでない傾斜を有する請求項３〜６のいずれか１項記載
    の方法。
  8. 【請求項８】 成長室中で行う処理により成長する少な
    くとも２つの結晶性元素から成り、少なくとも２つの成
    長部位をもち、該少なくとも２つの成長部位の１つに対
    して主として競合するドープ剤及び／又は混入物質を含
    み、選ばれた濃度の該ドープ剤及び／又は混入物質を含
    む結晶を成長させる方法であって、該方法が、 ａ．該ドープ剤及び／又は混入物質が主として競合する
    成長部位を分析又は類似の操作で同定し、 ｂ．該ドープ剤及び／又は混入物質が主として競合する
    該成長部位に付着する結晶性元素を選択し、そして ｃ．結晶成長の間に該ドープ剤及び／又は混入物質と競
    合する競合結晶性元素のある量を含む結晶性元素比を選
    択して１．０×１０19ｃｍ-3より高いドープ剤及び／又
    は混入物質濃度を該結晶に付着させる、ことを特徴とす
    る上記方法。
  9. 【請求項９】 成長室中で行う処理により成長する少な
    くとも２つの結晶性元素から成り、少なくとも２つの成
    長部位をもち、該少なくとも２つの成長部位の１つに対
    して主として競合するドープ剤及び／又は混入物質を含
    み、選ばれた濃度の該ドープ剤及び／又は混入物質を含
    む結晶を成長させる方法であって、該方法が、 ａ．該ドープ剤及び／又は混入物質が主として競合する
    成長部位を分析又は類似の操作で同定し、 ｂ．該ドープ剤及び／又は混入物質が主として競合する
    該成長部位に付着する結晶性元素を選択し、そして ｃ．該結晶成長の間に該ドープ剤及び／又は混入物質と
    競合する競合結晶性元素のある量を含む結晶性元素比を
    選択して１．０×１０16ｃｍ-3より少ないドープ剤及び
    ／又は混入物質濃度を該結晶に付着させる、ことを特徴
    とする上記方法。
  10. 【請求項１０】 成長室中で行う処理により成長する少
    なくとも２つの結晶性元素から成り、少なくとも２つの
    成長部位をもち、成長部位に対して主として競合するド
    ープ剤及び／又は混入物質を含み、選ばれた濃度の該ド
    ープ剤及び／又は混入物質を含む結晶を成長させる方法
    であって、該方法が、 ａ．該ドープ剤及び／又は混入物質が主として競合する
    成長部位を分析又は類似の操作で同定し、 ｂ．該ドープ剤及び／又は混入物質が競合する該成長部
    位に付着する結晶性元素を選択し、 ｃ．該結晶成長の間に該ドープ剤及び／又は混入物質と
    競合する競合結晶性元素のある量を含む選ばれた結晶性
    元素比を選択し且つ維持することにより結晶性元素比を
    制御してドープ剤及び／又は混入物質の選ばれた量のみ
    を該成長部位に取り込ませ、そして ｄ．該結晶成長の間に該制御される結晶性元素比を変え
    て、複数のドープ剤及び／又は混入物質濃度をもつ結晶
    を形成する、ことを特徴とする上記方法。
  11. 【請求項１１】 該ドープ剤及び／又は混入物質が主と
    して第１の成長部位に対して競合し、該第１の成長部位
    に付着する該ドープ剤及び／又は混入物質の割合が第２
    の結晶性元素化合物の該第１の結晶性元素化合物に対す
    る該比を増加させることによって増加される請求項１０
    記載の方法。
  12. 【請求項１２】 該ドープ剤及び／又は混入物質が主と
    して第１の成長部位に対して競合し、該第１の成長部位
    に付着する該ドープ剤及び／又は混入物質の割合が第２
    の結晶性元素化合物の該第１の結晶性元素化合物に対す
    る該比を減少させることによって減少される請求項１０
    記載の方法。
  13. 【請求項１３】 成長表面を前処理して結晶の成長中に
    不均一核形成の部位として作用しうる少なくとも１つの
    成長表面の不純物及び結晶構造物を除去する請求項１０
    〜１２のいずれか１項記載の方法。
  14. 【請求項１４】 成長室中で行う処理により成長する少
    なくとも２つの結晶性元素から成り、少なくとも２つの
    成長部位をもち、ｎ型成長部位に対して主として競合す
    る少なくとも１つのｎ型ドープ剤及びｐ型成長部位に対
    して主として競合する少なくとも１つのｐ型ドープ剤を
    含み、選ばれた量の少なくとも１つのｎ型ドープ剤及び
    選ばれた量の少なくとも１つのｐ型ドープ剤を含む結晶
    を成長させる方法であって、該方法が、 ａ．該ｐ型成長部位に付着する該結晶性元素を選択し、 ｂ．該ｎ型成長部位に付着する該結晶性元素を選択し、 ｃ．該ｎ型成長部位結晶性元素及び該ｐ型成長部位結晶
    性元素のある量を含む選ばれた結晶性元素比を選択し且
    つ維持することにより結晶性元素比を制御して結晶成長
    の間に該結晶に付着するｎ型ドープ剤及びｐ型ドープ剤
    の量を制御し、そして、 ｄ．該結晶成長の間に該制御される結晶性元素比を変え
    て、複数のｎ型ドープ剤濃度及び複数のｐ型ドープ剤濃
    度をもつ結晶を形成する、ことを特徴とする上記方法。
  15. 【請求項１５】 ｎ型成長部位結晶性元素がｐ型成長部
    位結晶性元素よりも少ない量をもつ結晶性元素比を選択
    することにより、結晶中においてｎ型ドープ剤濃度がｐ
    型ドープ剤濃度よりも高く維持される請求項１４記載の
    方法。
  16. 【請求項１６】 ｐ型成長部位結晶性元素がｎ型成長部
    位結晶性元素よりも少ない量をもつ結晶性元素比を選択
    することにより、結晶中においてｐ型ドープ剤濃度がｎ
    型ドープ剤濃度よりも高く維持される請求項１４記載の
    方法。
  17. 【請求項１７】 成長室中で行う処理により成長する少
    なくとも２つの結晶性元素から成り、少なくとも２つの
    成長部位をもち、１つの成長部位に対して主として競合
    するドープ剤及び／又は混入物質を含み、選ばれた濃度
    の該ドープ剤及び／又は混入物質を含む結晶を成長させ
    る方法であって、該方法が、 ａ．該ドープ剤及び／又は混入物質が主として競合する
    該成長部位を分析又は類似の操作で同定し、 ｂ．該ドープ剤及び／又は混入物質が主として競合する
    該成長部位に付着する結晶性元素を選択し、そして ｃ．該結晶成長の間に該ドープ剤及び／又は混入物質と
    競合する競合結晶性元素のある量を含む結晶性元素比を
    制御してドープ剤及び／又は混入物質の所望の量を該成
    長部位に取り込ませる、ことを特徴とする上記方法。
  18. 【請求項１８】 結晶性元素比の制御が選ばれた結晶性
    元素比を選択し且つ維持することを含む請求項１７記載
    の方法。
  19. 【請求項１９】 結晶性元素比の制御が選ばれた結晶性
    元素比を選択し且つ維持し、結晶成長の間に少なくとも
    １の異なる比を選択し、そして該少なくとも１つの異な
    る比をある期間維持することを含む請求項１７又は１８
    記載の方法。
  20. 【請求項２０】 該結晶性元素比を選択して１．０×１
    ０16ｃｍ-3より少ないドープ剤及び／又は混入物質濃度
    をもつ結晶を生成させる請求項１７〜１９のいずれか１
    項記載の方法。
  21. 【請求項２１】 該結晶性元素比を選択して１．０×１
    ０19ｃｍ-3より高いドープ剤及び／又は混入物質濃度を
    もつ結晶を生成させる請求項１７〜１９のいずれか１項
    記載の方法。
  22. 【請求項２２】 該結晶が複数のドープ剤及び／又は混
    入物質濃度をもつ請求項１７〜２１のいずか１項記載の
    方法。
  23. 【請求項２３】 成長室中の結晶成長に伴って第１の結
    晶性元素及び第２の結晶性元素の少なくとも２つの結晶
    性元素から成り、該第１の結晶性元素が第１の成長部位
    に付着し該第２の結晶性元素が第２の成長部位に付着す
    る少なくとも２つの結晶成長部位をもち、そして該第１
    及び第２の成長部位の少なくとも１つに対して主として
    競合するドープ剤及び該ドープ剤の該成長部位以外の成
    長部位に対して主として競合する混入物質をもつ単結晶
    の、所定領域に付着するドープ剤の量を選択し且つ所定
    領域に付着する混入物質の量を減少させる方法であっ
    て、該方法が ａ．該ドープ剤が主として競合する該成長部位を分析又
    は類似の操作で同定し、 ｂ．該混入物質が主として競合する該成長部位を分析又
    は類似の操作で同定し、 ｃ．該ドープ剤が主として競合する該成長部位に付着す
    る第１の結晶性元素を選択し、 ｄ．該室中に、それぞれが該第１及び第２の結晶性元素
    を含むガス状結晶性元素化合物の選ばれた量を流し、 ｅ．該結晶成長の間に該ガス状結晶性元素化合物の制御
    された量の比を選択して、該結晶成長部位に付着する該
    ドープ剤の量を制御し、そして ｆ．該結晶成長部位に付着する該混入物質の量を減少す
    る該ガス状結晶性元素化合物の制御された量の比を選択
    する、各工程を含むことを特徴とする上記方法。
  24. 【請求項２４】 該結晶成長の間に、少なくとも１度結
    晶性元素の該制御された量の比を変えて少なくとも２つ
    の異なるドープ剤濃度をもつ結晶を形成する工程を含む
    請求項２３記載の方法。
  25. 【請求項２５】 該ドープ剤と同一又は類似の原子価電
    子をもつ第２ドープ剤のある量を加え、そして該第２ド
    ープ剤が該混入物質の競合する成長部位に対して競合す
    る工程を含む請求項２３又は２４記載の方法。
JP06038991A 1993-01-25 1994-01-25 合成半導体及び制御されたそのドーピング Expired - Fee Related JP3127342B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US865093A 1993-01-25 1993-01-25
US008,650 1993-01-25

Publications (2)

Publication Number Publication Date
JPH076971A JPH076971A (ja) 1995-01-10
JP3127342B2 true JP3127342B2 (ja) 2001-01-22

Family

ID=21732862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06038991A Expired - Fee Related JP3127342B2 (ja) 1993-01-25 1994-01-25 合成半導体及び制御されたそのドーピング

Country Status (4)

Country Link
US (1) US5463978A (ja)
EP (1) EP0612104A3 (ja)
JP (1) JP3127342B2 (ja)
CA (1) CA2113336C (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612014A (en) * 1994-08-10 1997-03-18 Sumitomo Electric Industries, Ltd. Compound semiconductor crystal
US6077619A (en) * 1994-10-31 2000-06-20 Sullivan; Thomas M. Polycrystalline silicon carbide ceramic wafer and substrate
US6309766B1 (en) 1994-10-31 2001-10-30 Thomas M. Sullivan Polycrystalline silicon carbide ceramic wafer and substrate
SE9502249D0 (sv) * 1995-06-21 1995-06-21 Abb Research Ltd Converter circuitry having at least one switching device and circuit module
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
JP3240263B2 (ja) * 1995-09-14 2001-12-17 株式会社東芝 不純物濃縮・分析方法およびこれに用いる装置
JP3230650B2 (ja) * 1996-03-27 2001-11-19 富士電機株式会社 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP2839018B2 (ja) * 1996-07-31 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
KR20000068834A (ko) * 1997-08-27 2000-11-25 모리시타 요이찌 탄화규소기판 및 그 제조방법, 및 탄화규소기판을 사용한 반도체소자
EP0933450B1 (en) * 1998-01-19 2002-04-17 Sumitomo Electric Industries, Ltd. Method of making SiC single crystal and apparatus for making SiC single crystal
US6015459A (en) * 1998-06-26 2000-01-18 Extreme Devices, Inc. Method for doping semiconductor materials
US6197703B1 (en) * 1998-08-17 2001-03-06 Advanced Micro Devices, Inc. Apparatus and method for manufacturing semiconductors using low dielectric constant materials
US6368404B1 (en) * 1999-04-23 2002-04-09 Emcore Corporation Induction heated chemical vapor deposition reactor
US6448642B1 (en) * 2000-01-27 2002-09-10 William W. Bewley Pressure-bonded heat-sink system
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP3707726B2 (ja) 2000-05-31 2005-10-19 Ｈｏｙａ株式会社 炭化珪素の製造方法、複合材料の製造方法
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
US6461944B2 (en) * 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
US6488771B1 (en) 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
CN100359638C (zh) * 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US6797643B2 (en) * 2002-10-23 2004-09-28 Applied Materials Inc. Plasma enhanced CVD low k carbon-doped silicon oxide film deposition using VHF-RF power
US6932092B2 (en) * 2002-11-22 2005-08-23 Applied Materials, Inc. Method for cleaning plasma enhanced chemical vapor deposition chamber using very high frequency energy
JP4419409B2 (ja) * 2002-12-25 2010-02-24 住友電気工業株式会社 Ｃｖｄエピタキシャル成長方法
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
WO2005116307A1 (ja) 2004-05-27 2005-12-08 Bridgestone Corporation 炭化ケイ素単結晶ウェハの製造方法
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US7449065B1 (en) 2006-12-02 2008-11-11 Ohio Aerospace Institute Method for the growth of large low-defect single crystals
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
US8685845B2 (en) * 2010-08-20 2014-04-01 International Business Machines Corporation Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
US20120112198A1 (en) * 2010-11-09 2012-05-10 International Business Machines Corporation Epitaxial growth of silicon carbide on sapphire
US8940388B2 (en) 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
SE536605C2 (sv) * 2012-01-30 2014-03-25 Odling av kiselkarbidkristall i en CVD-reaktor vid användning av klorineringskemi
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
CN105869996A (zh) * 2016-04-25 2016-08-17 全球能源互联网研究院 一种碳化硅外延生长系统及其生长方法
KR102512803B1 (ko) * 2018-06-12 2023-03-23 삼성전자주식회사 플라즈마 처리 장치
US10923348B2 (en) 2019-05-29 2021-02-16 International Business Machines Corporation Gate-all-around field effect transistor using template-assisted-slective-epitaxy
CN114341408A (zh) * 2019-07-09 2022-04-12 集成太阳能公司 在(111)Si上生长的第III-V族材料的受控的n-掺杂的方法
CN117904719B (zh) * 2024-03-15 2024-07-30 浙江求是半导体设备有限公司 N型SiC外延片及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87348C (ja) * 1954-03-19 1900-01-01
US3520740A (en) * 1967-05-18 1970-07-14 Gen Electric Method of epitaxial growth of alpha silicon carbide by pyrolytic decomposition of a mixture of silane,propane and hydrogen at atmospheric pressure
DE2364989C3 (de) * 1973-12-28 1979-10-18 Consortium Fuer Elektrochemische Industrie Gmbh, 8000 Muenchen Verfahren zur Herstellung von Schichten aus Siliciumcarbid auf einem Siliciumsubstrat
US3956032A (en) * 1974-09-24 1976-05-11 The United States Of America As Represented By The United States National Aeronautics And Space Administration Process for fabricating SiC semiconductor devices
US4147572A (en) * 1976-10-18 1979-04-03 Vodakov Jury A Method for epitaxial production of semiconductor silicon carbide utilizing a close-space sublimation deposition technique
US4385199A (en) * 1980-12-03 1983-05-24 Yoshihiro Hamakawa Photovoltaic cell having a hetero junction of amorphous silicon carbide and amorphous silicon
JPS58115818A (ja) * 1981-12-28 1983-07-09 Mitsubishi Monsanto Chem Co 炭火珪素エピタキシヤル膜の成長方法
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
JPS60145992A (ja) * 1983-12-29 1985-08-01 Sharp Corp 炭化珪素単結晶基板の製造方法
US4755483A (en) * 1985-07-30 1988-07-05 Sanyo Electric Co., Ltd. Method for producing semiconductor device with p-type amorphous silicon carbide semiconductor film formed by photo-chemical vapor deposition
JPS63319294A (ja) * 1987-06-19 1988-12-27 Sharp Corp 炭化珪素単結晶基板の製造方法
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
US5119540A (en) * 1990-07-24 1992-06-09 Cree Research, Inc. Apparatus for eliminating residual nitrogen contamination in epitaxial layers of silicon carbide and resulting product
JP2663641B2 (ja) * 1989-07-18 1997-10-15 日立電線株式会社 電界効果トランジスタの製造方法
JPH0383332A (ja) * 1989-08-28 1991-04-09 Sharp Corp 炭化珪素半導体装置の製造方法
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03142919A (ja) * 1989-10-30 1991-06-18 Sumitomo Electric Ind Ltd 放熱性の改良された半導体基板およびその製造方法
JPH03211723A (ja) * 1990-01-17 1991-09-17 Hitachi Ltd 気相成長による薄膜形成方法およびトランジスタの製造方法ならびに気相成長装置
JP2529001B2 (ja) * 1990-05-18 1996-08-28 シャープ株式会社 炭化珪素を用いたｐｎ接合型発光ダイオ―ドの製造方法
JP2870989B2 (ja) * 1990-06-04 1999-03-17 住友電気工業株式会社 化合物半導体の結晶成長方法
JPH07118546B2 (ja) * 1991-03-22 1995-12-18 株式会社神戸製鋼所 ダイヤモンドヘテロ接合型ダイオード
JPH04328823A (ja) * 1991-04-29 1992-11-17 Epitetsukusu:Kk 発光ダイオ−ド用エピタキシャルウエハの製造方法
US5162243A (en) * 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors

Also Published As

Publication number Publication date
EP0612104A3 (en) 1997-04-23
CA2113336C (en) 2001-10-23
EP0612104A2 (en) 1994-08-24
CA2113336A1 (en) 1994-07-26
US5463978A (en) 1995-11-07
JPH076971A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
JP3127342B2 (ja) 合成半導体及び制御されたそのドーピング
US5709745A (en) Compound semi-conductors and controlled doping thereof
US6165874A (en) Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US5915194A (en) Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US8097524B2 (en) Lightly doped silicon carbide wafer and use thereof in high power devices
US5363800A (en) Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
US9903046B2 (en) Reduction of carrot defects in silicon carbide epitaxy
US4912064A (en) Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5011549A (en) Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US6890600B2 (en) SiC single crystal, method for manufacturing SiC single crystal, SiC wafer having an epitaxial film, method for manufacturing SiC wafer having an epitaxial film, and SiC electronic device
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
US7531433B2 (en) Homoepitaxial growth of SiC on low off-axis SiC wafers
US6488771B1 (en) Method for growing low-defect single crystal heteroepitaxial films
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US20070032053A1 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
US6461944B2 (en) Methods for growth of relatively large step-free SiC crystal surfaces
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
US5043773A (en) Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates
Spencer et al. Substrate and epitaxial issues for SiC power devices
Bakin SiC homoepitaxy and heteroepitaxy
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees