JPH03142919A

JPH03142919A - 放熱性の改良された半導体基板およびその製造方法

Info

Publication number: JPH03142919A
Application number: JP1282191A
Authority: JP
Inventors: Hideaki Nakahata; 英章中幡; Naoharu Fujimori; 直治藤森
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1989-10-30
Filing date: 1989-10-30
Publication date: 1991-06-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は一般に半導体基板に関し、より特定的には、
放熱性の改良された半導体基板に関する。

この発明はさらにそのような半導体基板を製造する方法
に関する。

［従来の技術］第６図は、従来のＬＳＩの半導体チップの断面図である
。図を参照して、半導体チップ１の主表面に、Ｎチャネ
ルトランジスタおよびＰチャネルトランジスタが形成さ
れている。半導体チップ１は、パッケージ２に同定され
ている。このようなＬＳＩ等の半導体チップは、主とし
て、シリコンの半導体ウェー八をもとにして、製造され
ている。

［発明が解決しようとする課題］ところで、ＬＳＩの集積度は年々、高密度化の一途をた
どっており、今後もさらに進むと予想されている。この
素子の高集積化に伴って、素子の発熱による温度上昇が
問題となってきており、素子からいかに効率良く、熱を
放散させるかということが大きな課題になっている。

そのために、素子のパッケージ２の材料に熱伝導率の大
きいものを使用したり、パッケージ２を熱放散性の高い
構造にする等の工夫がなされている。また、素子の周辺
を水冷している例も見られる。

ところで、以上述べた、デバイスを微細化することによ
る高集積化は、最少のスケールがクォータサブミクロン
以下になってくるあたりで、物理的に限界があると考え
られている。

このデバイスの微細化による高集積化の物理的限界とい
う壁を突破する手段として、絶縁基板上にＳＬ単結晶膜
を形成するいわゆるＳＯＩ技術（Ｓｉｌｉｃｏｎ　　ｏ
ｎ　　１ｎｓｕｌａｔｏｒ）があり、開発が進められて
いる。従来のシリコンウェーハに変えて、このＳｏ１基
板を用いれば、素子分離が容易になり、ＩＡ積度の向上
につながるＳｏｌ技術の代表的なものとしては、高ドー
ズの酸素イオンをシリコン基板の山部に高加速エネルギ
で打込みＳＯＩとするＳ　ＩＭＯＸ　（Ｓｅｐａ　ｒａ
ｔａｔ　ｉｏｎ　　ｂｙ　　Ｉｍｐｌａｎｔｅｄ　　Ｏ
ｘｙｇｅｎ）や、サファイヤ等の絶縁物の上に単結晶シ
リコン層を形成する方法がある。

しかしながら、ＳＯ■技術では、素子の下部に、熱伝導
性の乏しい材料であるＳｉＯ□絶縁層があり、さらにそ
の下はＳｉで形成されている。したがって、素子で発生
した熱をパッケージに速やかに伝達しきれず、素子部分
の冷却を十分に行なうことができないという問題点があ
った。

また、素子の下部がＳｉ、５ｉ０２よりも熱伝導率の大
きいサファイヤで形成されている場合においても、その
熱伝導率は十分でなく、またサフアイヤは高価であると
いう問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、放熱性の優れた半導体基板およびその製造方
法を提供することを目的とする。

［課題を解決するための手段］上記目的を達成するため（ど、この発明に従う放熱性の
改良された半導体基板は、金属層と、該金属層の上に設
けられたダイヤモンド層と、該ダイヤモンド層の上に設
けられた半導体層と、を備え゛ている。

半導体層の厚ろは薄い方が好ましく、具体的には１００
μｍ以下であるのが好ましい。さらに好ましくは１０１
４ｍ以下であり、さらに好ましくは１０００〜５００Ｏ
Ａである。

ダイヤモンド層は１０００Ａ以上であり、１０μｍ以下
であるのが好ましい。

金属層の厚みは、２０μｍ〜２ｍｍであるのが好ましく
、さらに１００μｍ〜５００μｍであるのが好ましい。

半導体層は、Ｓ　ｉ、ＧａＡｓ、Ａ１ＧａＡｓ。

Ｇ　ａ　Ｐ　ｓ　　Ｉ　ｎ　Ｐ　ＳＣｒ　ｅのいずれか
であるのが好ましい。

ダイヤモンド層は、単結晶膜であってもよく、多結晶膜
であってもよい。多結晶膜の場合は、熱伝導率の大きい
高品質膜であるのが好ましい。また、抵抗率は１０７Ω
・ｃｍ以上、さらに好ましくは１０９Ω・ａｍ以上であ
るのが＆Ｆましい。

金属層は熱伝導率の大きい銀、銅、金、アルミニウムが
好ましく、次いで、ベリリウム、ビスマス、カルシウム
、モリブデン、シリコン、タングステン等が好ましい。

得られた半導体基板は、１インチφ〜１０インチφであ
ること力？好ましい。

この発明の他の局面に従う、放熱性の改良された半導体
基板の製造方法は、半導体基板を準備する工程と、上記
半導体基板の上の半導体層を形成する工程と、上記半導
体層の上にダイヤモンド層を形成する工程と、上記ダイ
ヤモンド層の上に金属層を形成する工程と、上記半導体
基板の全部または一部を除去する工程と、を備えている
。半導体基板としては、たとえばシリコンウェーハが好
ましく用いられる。半導体基板の上に半導体層を形成す
る方法としては、１００ＯＡ〜１０μｍの膜厚で、シリ
コン半導体膜層をホモエピタキシャル成長させるのが好
ましい。シリコン半導一体膜層をホモエピタキシャル成
長させる方法としては、ＳｉＣ悲４．５ＩＨＣＱｓ、５
ＩＨ２Ｃ（Ｌ２、ＳｉＨ４等を原料ガスとしたＣＶＤ法
が好ましく、その他、分子線エピタキシ法（ＭＰＥ）や
イオン線エピタキシ法（ＩＢＥ）も採用できる。膜質、
量産性を考慮すると、ＣＶＤ法を用いることが好ましい
。このシリコン半導体膜層は、Ｂ、Ａｓ。

ｓｂ等をドーピングすることでＮ型、Ｂ等をドーピング
することでＰ型に不純物制御しておくことが好ましく、
その不純物濃度は１０１４〜１０′９　ｒｌ／ｃｍ’Ｊ
であるのが好ましい。なお、上記シリコンウェーハは、
上述した不純物をドーピングしたものでもよく、ドーピ
ングを行なっていないものも使用できる。

ダイヤモンド層を形成する方法としては、■直流または
交流電界により放電を起こし、原料ガスを活性化する方
法、■熱電子放射材を加熱し、原料ガスを活性化する方
法、■ダイヤモンドを成長させる表面をイオンで衝撃す
る方法、■レーザや紫外線等の光で原料ガスを励起する
方法、および■原料ガスを燃焼させる方法等、各種の方
法があるが、いずれの方法も本発明に用いることができ
、発明の効果は変わらない。

原料ガスとして、水素ガス、炭素含有化合物を使用し、
要すれば、酸素含有化合物および不活性ガスを使用する
。

炭素含有化合物としては、たとえばメタン、エタン、プ
ロパン、ブタン等のパラフィン系炭化水素、エチレン、
プロピレン、ブチレン等のオレフィン系炭化水素、アセ
チレン、アリレン等のアセチレン系炭化水素、ブタジェ
ン等のジオレフィン系炭化水素、シクロプロパン、シク
ロブタン、シクロペンタン、シクロヘキサン等の脂環式
炭化水素、シクロブタジェン、ベンゼン、トルエン、キ
シレン、ナフタレン等の芳香族炭化水素、アセトン、ジ
エチルケトン、ベンゾフェノン等のケトン類、メタノー
ル、エタノール等のアルコール類、トリメチルアミン、
トリエチルアミンなどのアミン類、炭酸ガス、−酸化炭
素などを挙げることができる。これらは、ＩＦＩｉを単
独で用いることもできるし、２種以上を併用することも
できる。あるいは炭素含有化合物は、グラファイト、石
炭、コークスなどの炭素原子のみからなる物質であって
もよい。

酸素含有化合物は、たとえば、酸素、水、−酸化炭素、
二酸化炭素、過酸化水素である。

不活性ガスは、たとえば、アルゴン、ヘリウム、ネオン
、クリプトン、キセノン、ラドンである。

ダイヤモンド層の上に金属層を形成する方法としては、
たとえば、銅の層を、蒸着法、ＣＶＤ法等によって形成
してもよく、あるいは、予め用意しておいた銅板をろう
付は等によって接着してもよい。

半導体基板の全部または一部を削り取る方法としては、
研削と研摩による方法あるいは液相エツチング法が好ま
しい。

［作用］本発明によって得られた半導体基板を用いて、第４図に
示すように半導体素子を形成すれば、素子の集積度が高
くなってその発熱が大きくなっても、素子から熱伝導率
の大きいダイヤモンド層４へ、さらに金属層（たとえば
銅）５へ熱の放散が速やかに進行し、素子からパッケー
ジ２への熱放散が効率良く行なわれ、素子の温度上昇を
防ぐことができる。表１に、各物質の熱伝導率を示す。

表１に示すデータを比較すると、本発明の場合の方が熱
伝達の効率の良いのは明らかである。

表１また、上記の効果に加えて、半導体層の膜厚を１０００
〜５０００Ａと薄く形成し、上述のようなドーピングを
施しである場合には、従来のＳ。

Ｉ技術と同様に、素子分離が容易となり、高集積化が有
利となる。この場合も、従来のＳＯＩ技術で絶縁体とし
て使用されているＳｉＯ□、サファイヤ等に比較して、
本発明のダイヤモンドの方が熱伝導性に優れており、上
記と同様に、素子の温度上昇を抑える効果がある。また
、ダイヤモンドの比誘電率はサファイヤの約半分の５．
７であり、これは、第５図を参照して、バイポーラトラ
ンジスタを形成した際の寄生容量を小さくできることに
つながり、高速動作を保ちつつ、素子を高集積化できる
点で有利となる。

この発明の他の局面に従う放熱性の改良された半導体基
板の製造方法によれば、上述のような特性を備える、半
導体基板が容易に得られる。

［実施例］以下、この発明の実施例を図について説明するが、この
発明はこれに限定されるものでない。

第１図は、この発明の一実施例に係る放熱性の改良され
た半導体基板の断面図である。図を参照して、金属層５
の上にダイヤモンド層４が形成され、ダイヤモンド層４
の上に半導体層３が形成されている。この半導体層３に
、後述するように、素子が形成される。

次に、第１図に示す、半導体基板の製造法について説明
する。

第２Ａ図〜第２Ｅ図は、この発明の一実施例に係る、放
熱性の改良された半導体基板の製造方法を工程順に断面
図で示したものである。

第２Ａ図を参照して、４インチシリコンウェーハ（ノン
ドープ）基板６を準備する。次に、第２Ｂ図を参照して
、シリコンウェー八基板６の上に、反応ガスとしてＳｉ
Ｃ悲４　、Ｈ２、Ｂ２　Ｈ６を用いて、１１００℃の基
板温度で、５０００ＡのＢドープシリコンエピタキシャ
ル膜層７（キャリア密度−１０＋７Ω・ｃｍ）をＣＶ、
Ｄ法により成長させた。

次に、第２Ｃ図を参照して、Ｂドープシリコンエピタキ
シャル膜層７の上にマイクロ波プラズマＣＶＤ法により
、５μｍの多結晶ダイヤモンド膜８（抵抗率−１０９Ω
・ｃｍ）を形成した。マイクロ波プラズマＣＶＤ法の条
件は、反応圧カー４ＯＴｏｒ　ｒ、ｖイクロ波パワー−
３５０Ｗ、反応ガスＣＨ４／　Ｂ２−１　／　１００で
あった。

次に、第２Ｄ図を参照して、多結晶ダイヤモンド膜８の
上に、厚さ３００μｍの銅板９を、ろう付けにより全面
固着させた。

次に、第２Ｄ図および第２Ｅ図を参照して、ＫＯＨ溶液
中に浸漬し、シリコンウェーハ（ノンドープ）基板６の
全部を除去した。

以上の方法により、第３Ａ図に示すような、４インチの
、放熱性の改良された半導体基板が形成された。また、
比較試験をするために、第３Ｂ図に示すような、膜厚３
０５μｍのシリコン基板も準備した。そして、第３Ａ図
に示す基板の半導体層上面から銅層下面への熱伝導度と
、第３Ｂ図に示すような４インチシリコンウェーハの上
面から下面での熱伝導度をレーザフラッシュ法により測
定した。その結果、第３Ａ図に示す基板は、第３Ｂ図に
示す基板の約１０倍の熱伝導度を示した。

第４図は、第１図に示す基板を用いて、半導体層３にＣ
ＭＯＳＦＥＴを形成したものの断面図である。実施例に
係る基板を用いて半導体素子を形成すると、素子の集積
度が高くなって、その発熱が大きくなっても、素子から
、熱伝導率の大きいダイヤモンド層４へさらに金属層（
たとえば銅）５へ熱の放散が速やかに進行し、素子から
パッケージ２への熱放散が効率良く行なわれ、素子の温
度上昇が防止された。また、上述の効果に加えて、半導
体層３の膜厚を１０００〜５０００Ａと薄く形成し、こ
れにドーピングを施した場合には、従来の５０１技術と
同様に、素子分離が容易になり、高集積化に有利となる
。

第５図は、第１図に示す基板を用いて、半導体層３にバ
イポーラトランジスタを形成したものの断面図である。

この場合においても、素子からパッケージ２への熱放散
が効率良く行なわれ、素子の温度上昇を防ＩＬすること
ができた。さらに、この場合、ダイヤモンドの比誘電率
は５．７とサファイヤの約半分であり、このことは、素
子を形成した際の寄生容量を小さくできることにつなが
り、高速動作を保ちつつ、素子を高集積化することがで
きるという特有の効果を奏する。

［発明の効果］以上説明したとおり、この発明に係る、放熱性の改良さ
れた半導体基板を用いて、半導体素子を形成すれば、素
子の集積度が高くなって、その発熱が大きくなっても、
素子から熱伝導率の大きいダイヤモンド層へ、さらに金
属層へ熱の放散が速やかに進行し、素子からパッケージ
への熱放散が効率良く行なわれ、素子の温度上昇を防ぐ
ことができるという効果を奏する。

また、この発明の他の局面に従う、放熱性の改良された
半導体基板の製造方法によれば、上述の特性を有する半
導体基板が、容易に形成されるという効果を奏する。

【図面の簡単な説明】

第１図は、この発明の一実施例に係る、放熱性の改良さ
れた半導体基板の断面図である。第２Ａ図〜第２Ｅ図は、本発明の一実施例に係る、放熱
性の改良された半導体基板の製造工程を、工程順に示し
た断面図である。第３Ａ図および第３Ｂ図は、本発明の一実施例に係る、
放熱性の改良された半導体基板の性能を試験するために
準備された半導体基板の断面図である。第４図は、本発明の実施例に係る半導体基板にＣＭＯ８
ＦＥＴを形成したときの断面図である。第５図は、本発明に係る半導体基板にバイポーラ型トラ
ンジスタを形成したときの断面図である。第６図は、従来のＣＭＯＳＦＥＴ半導体装置の断面図で
ある。図において、３は半導体層、４はダイヤモンド層、５は
金属層である。４回！、２Ａの茶２Ｅ（２） ↓ 第３Ａ囮第３Ｂ図

Claims

【特許請求の範囲】

（１）金属層と、前記金属層の上に設けられたダイヤモンド層と、前記ダ
イヤモンド層の上に設けられた半導体層と、を備えた、放熱性の改良された半導体基板。
（２）半導体基板を準備する工程と、前記半導体基板の上に半導体層を形成する工程と、前記半導体層の上にダイヤモンド層を形成する工程と、前記ダイヤモンド層の上に金属層を形成する工程と、前記半導体基板の全部または一部を除去する工程と、を備えた、放熱性の改良された半導体基板の製造方法。