JP2022014755A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2022014755A
JP2022014755A JP2020117284A JP2020117284A JP2022014755A JP 2022014755 A JP2022014755 A JP 2022014755A JP 2020117284 A JP2020117284 A JP 2020117284A JP 2020117284 A JP2020117284 A JP 2020117284A JP 2022014755 A JP2022014755 A JP 2022014755A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
insulating film
layer
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020117284A
Other languages
English (en)
Inventor
達典 磯貝
Tatsunori Isogai
俊祐 岡田
Shunsuke Okada
知憲 青山
Tomonori Aoyama
将希 野口
Masaki Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020117284A priority Critical patent/JP2022014755A/ja
Priority to TW110100080A priority patent/TWI783342B/zh
Priority to CN202110086742.0A priority patent/CN113921531A/zh
Priority to US17/202,581 priority patent/US20220013539A1/en
Publication of JP2022014755A publication Critical patent/JP2022014755A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Figure 2022014755000001
【課題】半導体装置の性能に対する不純物原子の影響を好適化することが可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、第１方向に交互に積層された複数の電極層と複数の絶縁層とを含む積層膜を備える。さらに、前記装置は、前記積層膜内を前記第１方向に延びる電荷蓄積層と第１半導体層とを含む柱状部を備える。さらに、前記装置は、前記積層膜および前記柱状部上に設けられ、前記第１半導体層に含まれる不純物原子と同じ不純物原子を含み、前記第１方向に前記不純物原子の濃度勾配を有する第２半導体層または第１絶縁膜を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置が不純物原子を含む場合には、半導体装置の性能に対する不純物原子の影響を好適化することが望ましい。
特開２０１１－１９９２７２号公報
H. Hayashi et al., "Fabrication of Low-Temperature Bottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer Laser Crystallization and Ion Doping Method", IDEM 95-829
半導体装置の性能に対する不純物原子の影響を好適化することが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、第１方向に交互に積層された複数の電極層と複数の絶縁層とを含む積層膜を備える。さらに、前記装置は、前記積層膜内を前記第１方向に延びる電荷蓄積層と第１半導体層とを含む柱状部を備える。さらに、前記装置は、前記積層膜および前記柱状部上に設けられ、前記第１半導体層に含まれる不純物原子と同じ不純物原子を含み、前記第１方向に前記不純物原子の濃度勾配を有する第２半導体層または第１絶縁膜を備える。
第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の構造を示す拡大断面図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/5)である。 第１実施形態の半導体装置の製造方法を示す断面図(5/5)である。 第１実施形態の半導体装置の製造方法の詳細を示す断面図である。 第１実施形態の半導体装置内のリン原子の濃度について説明するためのグラフである。 第１実施形態の変形例の半導体装置の製造方法を示す断面図である。 第２実施形態の半導体装置の構造を示す断面図である。 第２実施形態の半導体装置の構造を示す拡大断面図である。 第２実施形態の半導体装置の製造方法を示す断面図(1/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(2/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(3/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(4/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(5/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(6/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(7/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(8/9)である。 第２実施形態の半導体装置の製造方法を示す断面図(9/9)である。 第２実施形態の半導体層等に含まれるリン原子の濃度について説明するためのグラフである。 第３実施形態の半導体装置の構造を示す断面図である。 第３実施形態の半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図１から図２４において、同一の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１の半導体装置は、例えば３次元フラッシュメモリである。
図１の半導体装置は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を含む回路領域１と、メモリセルアレイを含むアレイ領域２とを備えている。メモリセルアレイは、データを記憶する複数のメモリセルを備え、ＣＭＯＳ回路は、メモリセルアレイの動作を制御する周辺回路を備えている。図１の半導体装置は例えば、後述するように、回路領域１を含む回路ウェハと、アレイ領域２を含むアレイウェハとを貼り合わせることで製造される。符号Ｓは、回路領域１とアレイ領域２との貼合面を示している。
図１は、互いに垂直なＸ方向、Ｙ方向、およびＺ方向を示している。この明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。例えば、ＣＭＯＳ領域１は、アレイ領域２の－Ｚ方向に図示されているため、アレイ領域２の下に位置している。なお、－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Ｚ方向は、第１方向の例である。
図１において、回路領域１は、基板１１と、トランジスタ１２と、層間絶縁膜１３と、複数のコンタクトプラグ１４と、複数の配線を含む配線層１５と、ビアプラグ１６と、金属パッド１７とを備えている。図１は、配線層１５内の複数の配線のうちの３本と、これらの配線下に設けられた３つのコンタクトプラグ１４とを示している。基板１１は、第１基板の例である。金属パッド１７は、第１パッドの例である。
図１において、アレイ領域２は、層間絶縁膜２１と、金属パッド２２と、ビアプラグ２３と、複数の配線を含む配線層２４と、複数のコンタクトプラグ２５と、積層膜２６と、複数の柱状部２７と、ソース層２８と、絶縁膜２９とを備えている。図１は、配線層２４内の複数の配線のうちの１本と、この配線上に設けられた３つのコンタクトプラグ２５および３つの柱状部２７とを示している。金属パッド２２は、第２パッドの例である。
さらに、積層膜２６は、複数の電極層３１と、複数の絶縁層３２とを含んでいる。各柱状部２７は、メモリ絶縁膜３３と、チャネル半導体層３４と、コア絶縁膜３５と、コア半導体層３６とを含んでいる。ソース層２８は、半導体層３７と、金属層３８とを含んでいる。チャネル半導体層３４は、第１半導体層の例である。半導体層３７は、第２半導体層の例である。
以下、図１を参照して、本実施形態の半導体装置の構造を説明する。
基板１１は例えば、Ｓｉ（シリコン）基板などの半導体基板である。トランジスタ１２は、基板１１上に設けられており、ゲート絶縁膜とゲート電極とを含んでいる。トランジスタ１２は例えば、上述のＣＭＯＳ回路を構成している。層間絶縁膜１３は、基板１１上に、トランジスタ１２を覆うように形成されている。層間絶縁膜１３は例えば、ＳｉＯ２膜（シリコン酸化膜）、または、ＳｉＯ２膜とその他の絶縁膜とを含む積層膜である。
コンタクトプラグ１４、配線層１５、ビアプラグ１６、および金属パッド１７は、層間絶縁膜１３内に形成されている。具体的には、コンタクトプラグ１４は、基板１１上や、トランジスタ１２のゲート電極上に配置されている。図１では、基板１１上のコンタクトプラグ１４が、トランジスタ１２のソース領域およびドレイン領域（図示せず）上に設けられている。配線層１５は、コンタクトプラグ１４上に配置されている。ビアプラグ１６は、配線層１５上に配置されている。金属パッド１７は、基板１１の上方において、ビアプラグ１６上に配置されている。金属パッド１７は、例えばＣｕ（銅）層である。
層間絶縁膜２１は、層間絶縁膜１３上に形成されている。層間絶縁膜２１は例えば、ＳｉＯ２膜、または、ＳｉＯ２膜とその他の絶縁膜とを含む積層膜である。
金属パッド２２、ビアプラグ２３、配線層２４、およびコンタクトプラグ２５は、層間絶縁膜２１内に形成されている。具体的には、金属パッド２２は、基板１１の上方において、金属パッド１７上に配置されている。金属パッド２２は、例えばＣｕ層である。ビアプラグ２３は、金属パッド２２上に配置されている。配線層２４は、ビアプラグ２３上に配置されている。図１は、配線層２４内の複数の配線のうちの１本を示しており、この配線は例えばビット線として機能する。コンタクトプラグ２５は、配線層２４上に配置されている。
積層膜２６は、層間絶縁膜２１上に設けられており、Ｚ方向に交互に積層された複数の電極層３１および複数の絶縁層３２を含んでいる。電極層３１は例えば、Ｗ（タングステン）層を含む金属層であり、ワード線として機能する。絶縁層３２は例えば、ＳｉＯ２膜である。本実施形態では、上記複数の電極層３１同士は同じ厚さを有しており、上記複数の絶縁層３２同士も同じ厚さを有している。ただし、後述するように、これらの絶縁層３２のうちの最上位の絶縁層３２の厚さは、他の絶縁層３２の厚さより厚くしてもよい。
各柱状部２７は、積層膜２６内に設けられており、メモリ絶縁膜３３、チャネル半導体層３４、コア絶縁膜３５、およびコア半導体層３６を含んでいる。メモリ絶縁膜３３は、積層膜２６の側面に形成されており、Ｚ方向に延びる管状の形状を有している。チャネル半導体層３４は、メモリ絶縁膜３３の側面に形成されており、Ｚ方向に延びる管状の形状を有している。コア絶縁膜３５とコア半導体層３６は、チャネル半導体層３４の側面に形成されており、Ｚ方向に延びる棒状の形状を有している。具体的には、コア半導体層３６がコンタクトプラグ２５上に配置されており、コア絶縁膜３５がコア半導体層３６上に配置されている。
メモリ絶縁膜３３は、後述するように、例えばブロック絶縁膜、電荷蓄積層、およびトンネル絶縁膜を順に含んでいる。ブロック絶縁膜は、例えばＳｉＯ２膜である。電荷蓄積層は、例えばＳｉＮ膜（シリコン窒化膜）である。トンネル絶縁膜は、例えばＳｉＯ２膜またはＳｉＯＮ膜（シリコン酸窒化膜）である。チャネル半導体層３４は、例えばポリシリコン層である。コア絶縁膜３５は、例えばＳｉＯ２膜である。コア半導体層３６は、例えばポリシリコン層である。上述のメモリセルアレイ内の各メモリセルは、チャネル半導体層３４、電荷蓄積層、電極層３１等により構成されている。
各柱状部２７内のチャネル半導体層３４は、金属パッド２２より高い位置に設けられているが、コア半導体層３６、コンタクトプラグ２５、配線層２４、およびビアプラグ２３を介して金属パッド２２に電気的に接続されている。よって、アレイ領域２内のメモリセルアレイは、金属パッド２２や金属パッド１７を介して、回路領域１内の周辺回路と電気的に接続されている。これにより、メモリセルアレイの動作を周辺回路により制御することが可能となる。
ソース層２８は、積層膜２６および柱状部２７上に順に形成された半導体層３７および金属層３８を含んでおり、ソース線として機能する。本実施形態では、各柱状部２７のチャネル半導体層３４がメモリ絶縁膜３３から露出しており、半導体層３７がチャネル半導体層３４上に直接形成されている。さらには、金属層３８が半導体層３７上に直接形成されている。よって、ソース層２８が、各柱状部２７のチャネル半導体層３４に電気的に接続されている。半導体層３７は例えば、ポリシリコン層である。金属層３８は例えば、Ｗ層、Ｃｕ層、またはＡｌ（アルミニウム）層を含んでいる。
絶縁膜２９は、ソース層２８上に形成されている。絶縁膜２９は例えば、ＳｉＯ２膜である。
ここで、本実施形態の半導体装置に含まれる不純物原子について説明する。
本実施形態の半導体層３７は、所定の不純物原子を含んでいる。この不純物原子は、例えばＰ（リン）原子である。本実施形態では、この不純物原子がさらに、チャネル半導体層３４や、上記複数の絶縁層３２のうちの少なくとも最上位の絶縁層３２にも含まれている。このように、本実施形態の半導体層３７と、チャネル半導体層３４と、この絶縁層３２が同じ不純物原子を含んでいる理由については後述する。
図２は、第１実施形態の半導体装置の構造を示す拡大断面図である。
図２は、積層膜２６内に含まれる３つの電極層３１および３つの絶縁層３２と、積層膜２６内に設けられた１つの柱状部２７とを示している。この柱状部２７内のメモリ絶縁膜３３は、上述のように、積層膜２６の側面に順に形成されたブロック絶縁膜３３ａ、電荷蓄積層３３ｂ、およびトンネル絶縁膜３３ｃを含んでいる。ブロック絶縁膜３３ａは、例えばＳｉＯ２膜である。電荷蓄積層３３ｂは、例えばＳｉＮ膜である。トンネル絶縁膜３３ｃは、例えばＳｉＯ２膜またはＳｉＯＮ膜である。
一方、各電極層３１は、バリアメタル層３１ａと、電極材層３１ｂとを含んでいる。バリアメタル層３１ａは、例えばＴｉＮ膜（チタン窒化膜）である。電極材層３１ｂは、例えばＷ層である。本実施形態の各電極層３１は、図２に示すように、ブロック絶縁膜３９を介して、上部の絶縁層３２の下面、下部の絶縁層３２の上面、およびブロック絶縁膜３３ａの側面に形成されている。ブロック絶縁膜３９は例えば、Ａｌ２Ｏ３膜（アルミニウム酸化膜）であり、ブロック絶縁膜３３ａと共に各メモリセルのブロック絶縁膜として機能する。このように、本実施形態の積層膜２６は、電極層３１および絶縁層３２に加えてブロック絶縁膜３９を含んでいる。ブロック絶縁膜３９、バリアメタル層３１ａ、および電極材層３１ｂは、上部の絶縁層３２の下面、下部の絶縁層３２の上面、およびブロック絶縁膜３３ａの側面に順に形成されている。
図３から図７は、第１実施形態の半導体装置の製造方法を示す断面図である。
図３(ａ)は、アレイ領域２を製造するためのアレイウェハＷ２を示している。アレイ領域２を製造する際にはまず、基板４１上に絶縁膜４２を形成し、絶縁膜４２上に複数の犠牲層３１’と複数の絶縁層３２とを交互に形成する（図３(ａ)）。その結果、絶縁膜４２上に積層膜２６’が形成される。積層膜２６’は、Ｚ方向に交互に積層された複数の犠牲層３１’と複数の絶縁層３２とを含んでいる。基板４１は例えば、Ｓｉ基板などの半導体基板である。基板４１は、第２基板の例である。絶縁膜４２は例えば、ＳｉＮ膜である。犠牲層３１’は例えば、ＳｉＮである。
次に、積層膜２６’および絶縁膜４２を貫通する複数のメモリホールＨ１を形成し、各メモリホールＨ１内にメモリ絶縁膜３３、チャネル半導体層３４、およびコア絶縁膜３５を順に形成する（図３(ａ)）。その結果、これらのメモリホールＨ１内に、Ｚ方向に延びる複数の柱状部２７が形成される。メモリ絶縁膜３３は、各メモリホールＨ１内にブロック絶縁膜３３ａ、電荷蓄積層３３ｂ、およびトンネル絶縁膜３３ｃを順に形成することで形成される（図２参照）。
次に、積層膜２６’および柱状部２７上に絶縁膜４３を形成する（図３(ａ)）。絶縁膜４３は、例えばＳｉＯ２膜である。
次に、絶縁膜４３および積層膜２６’を貫通するスリット（図示せず）を形成し、スリットを用いたウェットエッチングにより犠牲層３１’を除去する（図３(ｂ)）。その結果、積層膜２６’内の絶縁層３２間に複数の空洞Ｈ２が形成される。
次に、スリットからこれらの空洞Ｈ２内に複数の電極層３１を形成する（図４(ａ)）。その結果、Ｚ方向に交互に積層された複数の電極層３１と複数の絶縁層３２とを含む積層膜２６が、絶縁膜４２と絶縁膜４３との間に形成される。さらに、基板４１の上方に、上記複数の柱状部２７が積層膜２６を貫通する構造が形成される。なお、各空洞Ｈ２内に電極層３１を形成する際には、各空洞Ｈ２内にブロック絶縁膜３９、バリアメタル層３１ａ、および電極材層３１ｂが順に形成される（図２参照）。
次に、絶縁膜４３を除去し、各柱状部２７内のコア絶縁膜３５の一部を除去し、コア絶縁膜３５の一部が除去された領域にコア半導体層３６を埋め込む（図４(ｂ)）。その結果、各柱状部２７は、メモリ絶縁膜３３、チャネル半導体層３４、コア絶縁膜３５、およびコア半導体層３６を含む構造に加工される。
次に、積層膜２６および柱状部２７上に層間絶縁膜２１、金属パッド２２、ビアプラグ２３、配線層２４、および複数のコンタクトプラグ２５を形成する（図４(ｂ)）。この際、これらのコンタクトプラグ２５は、それぞれ対応する柱状部２７のコア半導体層３６上に形成され、配線層２４、ビアプラグ２３、および金属パッド２２は、これらのコンタクトプラグ２５上に順に形成される。
図５(ａ)は、回路領域１を製造するための回路ウェハＷ１を示している。図５(ａ)に示す回路ウェハＷ１は、基板１１上にトランジスタ１２、層間絶縁膜１３、複数のコンタクトプラグ１４、配線層１５、ビアプラグ１６、および金属パッド１７を形成することで製造される（図１参照）。この際、トランジスタ１２は基板１上に形成され、これらのコンタクトプラグ１４は、基板１上やトランジスタ１２上に形成される。さらに、配線層１５、ビアプラグ１６、および金属パッド１７は、これらのコンタクトプラグ１４上に順に形成される。基板１１は、第１基板の例である。
次に、アレイウェハＷ２の向きを反転させ、回路ウェハＷ１とアレイウェハＷ２とを機械的圧力により貼り合わせる（図５(ａ)）。その結果、層間絶縁膜１３と層間絶縁膜２１が接着される。次に、回路ウェハＷ１とアレイウェハＷ２とをアニールする（図５(ａ)）。その結果、金属パッド１７と金属パッド２２が接合される。このようにして、基板４１上の金属パッド２２が基板１１上の金属パッド１７に貼り合わされ、基板４１上の層間絶縁膜２１が基板１１上の層間絶縁膜１３に貼り合わされ、基板４１が基板１１の上方に積層される。
次に、基板４１を除去する（図５(ｂ)）。その結果、絶縁膜４２や各柱状部２７が、基板１１の上方に露出する。基板４１は、例えばＣＭＰ（Chemical Mechanical Polishing）により除去される。図５(ｂ)の工程では、基板４１をＣＭＰにより除去するだけでなく、基板１１をＣＭＰにより薄膜化してもよい。
次に、絶縁膜４２や、各柱状部２７のメモリ絶縁膜３３の一部を、エッチングにより除去する（図６(ａ)）。メモリ絶縁膜３３の除去される部分は、例えば積層膜２６から露出している部分である。その結果、各柱状部２７のチャネル半導体層３４の一部が、積層膜２６より高い位置において、メモリ絶縁膜３３から露出する。
次に、積層膜２６および柱状部２７上に、ソース層２８の半導体層３７を形成する（図６(ｂ)）。その結果、半導体層３７が各柱状部２７のチャネル半導体層３４上に形成されるため、半導体層３７が各柱状部２７のチャネル半導体層３４に電気的に接続される。
図６(ｂ)の工程では、半導体層３７が、アモルファス半導体層として形成される。このアモルファス半導体層は、例えばａ－Ｓｉ（アモルファスシリコン）層である。本実施形態では、ａ－Ｓｉ層としての半導体層３７を例えば、Ｓｉ（シリコン）元素とＨ（水素）元素とを含むソースガスを用いて形成する。そのため、図６(ｂ)の工程で形成される半導体層３７は、不純物原子としてＨ原子を含んでいる。このＨ原子は、半導体層３７から脱離させることが望ましい。
次に、Ｐ（リン）イオンを用いて、半導体層３７へのイオン注入を行う（図７(ａ)）。その結果、半導体層３７内に不純物原子としてＰ原子が導入される。後述するように、このＰ原子は、半導体層３７からのＨ原子の脱離を促進する作用を有する。
次に、半導体層３７からＨ原子を脱離させるために、半導体層３７をアニールする（図７(ａ)）。その結果、半導体層３７内の少なくとも一部のＨ原子が半導体層３７から脱離して、半導体層３７内のＨ原子の濃度が低下する。図７(ａ)の工程のアニールは、第１アニールの例である。
このように、本実施形態では、半導体層３７から不純物原子であるＨ原子を脱離させるために、半導体層３７内に別の不純物原子であるＰ原子を導入する。本実施形態では、このＰ原子が、最終的な半導体層３７内、すなわち、製造後の（完成品の）半導体装置の半導体層３７内に残存することになる。また、上記のイオン注入では、Ｐイオンが、各柱状部２７のチャネル半導体層３４内や、上記複数の絶縁層３２のうちの少なくとも最上位の絶縁層３２内にも注入される可能性がある。この場合、Ｐ原子が、チャネル半導体層３４内やこの絶縁層３２内にも最終的に残存することになる。なお、Ｐ原子は、積層膜２６のその他の絶縁層３２内にも導入されて最終的に残存してもよい。図７(ａ)の工程のさらなる詳細については、後述する。
次に、半導体層３７をレーザーアニールによりアニールする（図７(ｂ)）。その結果、半導体層３７が結晶化されて、アモルファス半導体層から多結晶半導体層に変化する。結晶化された半導体層３７は、例えばポリシリコン層である。図７(ｂ)の工程のアニールは、第２アニールの例である。
次に、半導体層３７上にソース層２８の金属層３８を形成し、金属層３８上に絶縁膜２９を形成する（図７(ｂ)）。
その後、回路ウェハＷ１およびアレイウェハＷ２が複数のチップに切断される。これらのチップは、各チップが回路領域１とアレイ領域２とを含むように切断される。このようにして、図１の半導体装置が製造される。
図８は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。図８(ａ)から図８(ｃ)は、図７(ａ)の工程の詳細を示している。
図８(ａ)は、イオン注入を行う前の半導体層３７を示している。よって、図８(ａ)の半導体層３７は、不純物原子としてＨ原子を含むａ－Ｓｉ層である。
図８(ｂ)は、半導体層３７へのイオン注入を示している。図８(ｂ)の工程により、半導体層３７内に不純物原子としてＰ原子が導入される。図８(ｂ)はさらに、半導体層３７内に含まれるＳｉ原子とＨ原子を模式的に示している。Ｓｉ原子とＨ原子は、Ｓｉ－Ｓｉ結合や、Ｓｉ－Ｈ結合を形成している。本実施形態によれば、半導体層３７内にＰ原子を導入することで、Ｐ原子によりＳｉ－Ｈ結合を切断することが可能となる。これにより、半導体層３７からのＨ原子の脱離を促進することが可能となる。
Ｓｉ－Ｈ結合を切断するという観点からいえば、半導体層３７内に導入する不純物原子は、Ｓｉ－Ｈ結合を切断可能なＰ原子以外の不純物原子でもよい。しかしながら、半導体層３７内にＰ原子を導入すれば、半導体層３７をｎ型半導体層とすることができ、半導体層３７の性能を向上させることができる。よって、半導体層３７内に導入する不純物原子は、Ｐ原子とすることが望ましい。
本実施形態のＰ原子はさらに、各柱状部２７のチャネル半導体層３４内や、最上位の絶縁層３２内にも導入される。本実施形態によれば、チャネル半導体層３４内にＰ原子を導入することで、チャネル半導体層３４をｎ型半導体層とすることができ、チャネル半導体層３４の性能を向上させることができる。
本実施形態では、チャネル半導体層３４内のＰ原子の濃度が、チャネル半導体層３４の上端からの深さに応じて減少する。チャネル半導体層３４の上端は、チャネル半導体層３４の＋Ｚ方向の先端であり、図８(ｂ)では半導体層３７内に位置している。本実施形態のイオン注入は例えば、チャネル半導体層３４内のＰ原子の濃度が、チャネル半導体層３４の上端からの深さが２００ｎｍの位置において１×１０１９ｃｍ－３以上となる条件で行うことが望ましい。この場合、チャネル半導体層３４内のＰ原子の濃度は、上端の地点と、上端から深さ２００ｎｍの地点との間の全領域で、１×１０１９ｃｍ－３以上となる。このような条件は例えば、イオン注入の加速電圧およびドーズ量を調整することで設定可能である。
本実施形態によれば、チャネル半導体層３４内のＰ原子の濃度を、上端付近で高濃度に設定することが可能となり、これによりチャネル半導体層３４の性能を向上させることが可能となる。例えば、チャネル半導体層３４内のＰ原子の濃度を上端付近で高濃度に設定することで、メモリセルの消去電流であるＧＩＤＬ（Gate Induced Drain Leakage）電流を十分に生成することが可能となる。
なお、半導体層３７に含まれるＰ原子は、図８(ｂ)の工程より後に行われるアニールにより拡散し得る。そのため、本実施形態では、このようなアニールにより、半導体層３７からチャネル半導体層３４にＰ原子を拡散させてもよい。よって、完成品の半導体装置のチャネル半導体層３４内のＰ原子は、イオン注入時にチャネル半導体層３４内に注入されたＰイオンに由来してもよいし、その後のアニールによる拡散Ｐ原子に由来してもよい。これは、最上位の絶縁層３２内のＰ原子についても同様である。ただし、拡散よりイオン注入の方がＰ原子の濃度を制御しやすいため、チャネル半導体層３４内のＰ原子の濃度を所望の濃度に制御したい場合には、チャネル半導体層３４内のＰ原子の濃度はイオン注入により調整することが望ましい。
また、チャネル半導体層３４に含まれるＰ原子も、図８(ｂ)の工程より後に行われるアニールにより拡散し得る。この場合、１×１０１９ｃｍ－３以上という上述の濃度は、完成品の半導体装置のチャネル半導体層３４でも成り立つことが望ましい。すなわち、完成品の半導体装置において、チャネル半導体層３４内のＰ原子の濃度は、チャネル半導体層３４の上端からの深さが２００ｎｍの位置において１×１０１９ｃｍ－３以上であることが望ましい。このような濃度は例えば、イオン注入時のチャネル半導体層３４内のＰ原子の濃度を、その後の拡散を考慮に入れて調整することで実現可能である。
図８(ｃ)は、半導体層３７のアニール（水素抜きアニール）を示している。図８(ｃ)の工程により、半導体層３７からＨ原子が脱離して、半導体層３７内のＨ原子の濃度が低下する。この際、Ｓｉ原子と切断されたＨ原子は、半導体層３７から脱離しやすい。
水素抜きアニールは例えば、４００℃未満の温度で、半導体層３７内のＨ原子の濃度が１０％以下（好ましくは５％以下）になるように行う。水素抜きアニールは、アニール炉を用いて行ってもよいし、半導体層３７が溶解しない程度の低強度でのレーザーアニールにより行ってもよい。一方、図７(ｂ)の工程のレーザーアニールは、半導体層３７の一部または全部が溶解する程度の高強度で行い、これにより半導体層３７をａ－Ｓｉ層からポリシリコン層に変化させる。
仮に半導体層３７内に高濃度のＨ原子が残存していると、半導体層３７内にてＨ原子がＨ２分子を形成し、半導体層３７内でボイドやレーザーアニール時のアブレーションが生じる可能性がある。一方、半導体層３７内のＨ原子は、４００℃以上の高温のアニールにより、半導体層３７から脱離させることも可能である。しかしながら、このような高温のアニールは、Ｃｕ層である金属パッド１７、２２に悪影響を与える可能性がある。
本実施形態では、半導体層３７内にＰ原子を導入し、その後のアニールにより半導体層３７からＨ原子を脱離させる。よって、本実施形態によれば、４００℃未満の低温のアニールにより、半導体層３７からＨ原子を脱離させることが可能となる。これにより、金属パッド１７、２２への悪影響を抑制しつつ、半導体層３７内のボイドやレーザーアニール時のアブレーションを抑制することが可能となる。
また、本実施形態では、Ｈ原子の脱離を促進するための不純物原子としてＰ原子を使用している。このＰ原子は、半導体層３７やチャネル半導体層３４の性能を向上させる作用も有している。よって、本実施形態によれば、イオン注入により、脱離促進と性能向上という２つの目的を同時に実現することが可能となる。よって、半導体層３７やチャネル半導体層３４の性能を向上させるためのイオン注入を、Ｈ原子の脱離を促進するためのイオン注入と別個に行う必要がなくなる。これにより、半導体装置の製造に要する時間を短縮することが可能となる。
図９は、第１実施形態の半導体装置内のＰ（リン）原子の濃度について説明するためのグラフである。
図９(ａ)の縦軸は、図１のチャネル半導体層３４内の各地点におけるＰ原子の濃度を示している。図９(ａ)の横軸は、図１のチャネル半導体層３４内の各地点の、チャネル半導体層３４の上端からの深さを示している。この深さの方向は、Ｚ方向に平行である。以下、Ｐ原子の濃度を「Ｐ濃度」とも表記する。
図９(ａ)の曲線Ａ１～Ａ５は、チャネル半導体層３４内のＰ濃度プロファイルの５つの例を示している。チャネル半導体層３４内のＰ濃度プロファイルは、どのような形に設定してもよいが、例えば曲線Ａ１～Ａ５のいずれかの形に設定可能である。
曲線Ａ１は傾いた直線となっており、Ｐ濃度が線形に減少している。曲線Ａ２は上に凸な曲線となっており、Ｐ濃度が非線形に減少している。曲線Ａ３は下に凸な曲線となっており、Ｐ濃度が非線形に減少している。曲線Ａ４は、水平な直線部分と傾いた直線部分とを順に含んでおり、Ｐ濃度が、一定に保たれた後に所定の深さから減少している。曲線Ａ５は、傾いた直線部分と水平な直線部分とを順に含んでおり、Ｐ濃度が、所定の深さまで減少した後に一定に保たれている。曲線Ａ１～Ａ５は、Ｐ濃度が深さに応じて減少する減少関数となっている。さらには、曲線Ａ１～Ａ３は、Ｐ濃度が深さに応じて単調に減少する単調減少関数となっている。このように、チャネル半導体層３４内のＰ原子は、Ｚ方向に濃度勾配を有し得る。
上述のように、チャネル半導体層３４内のＰ濃度は、チャネル半導体層３４の上端からの深さが３００ｎｍの位置において１×１０１８ｃｍ－３以上であることが望ましく、より好ましくは、チャネル半導体層３４の上端からの深さが２００ｎｍの位置において１×１０１９ｃｍ－３以上であることが望ましい。そのため、チャネル半導体層３４内のＰ濃度プロファイルを曲線Ａ１のように設定する場合には、曲線Ａ１の深さ３００ｎｍにおけるＰ濃度は、１×１０１８ｃｍ－３以上に設定することが望ましい。これは、チャネル半導体層３４内のＰ濃度プロファイルを曲線Ａ２～Ａ５のいずれかのように設定する場合でも同様である。本実施形態のチャネル半導体層３４内のＰ濃度プロファイルは、例えばガウシアン分布に従うように設定される。
図９(ａ)では、曲線Ａ１～Ａ５の深さ０ｎｍにおけるＰ濃度が、１×１０２０ｃｍ－３に設定されているが、その他の値に設定してもよい。
図９(ｂ)の縦軸は、図１の半導体層３７や最上位の絶縁層３２内の各地点におけるＰ原子の濃度（Ｐ濃度）を示している。図９(ｂ)の横軸は、図１の半導体層３７や最上位の絶縁層３２内の各地点の、半導体層３７の上面からの深さを示している。この深さの方向も、Ｚ方向に平行である。なお、図９(ｂ)のグラフでは、上述のように、最上位の絶縁層３２の厚さを、他の絶縁層３２の厚さより厚く設定した場合を想定している。
図９(ｂ)の曲線Ｂ１は、半導体層３７や最上位の絶縁層３２内のＰ濃度プロファイルの例を示している。半導体層３７や最上位の絶縁層３２内のＰ濃度プロファイルは、どのような形に設定してもよいが、例えば曲線Ｂ１の形に設定可能である。
曲線Ｂ１では、半導体層３７内のＰ濃度が、いずれの地点でも１×１０１９ｃｍ－３以上という高濃度になっている。このようなＰ濃度は例えば、イオン注入の加速電圧を高く設定することで実現可能である。この場合には、半導体層３７内のＰ濃度だけでなく、最上位の絶縁層３２内のＰ濃度も高くなる。このように、イオン注入の加速電圧を高く設定すると、完成品の半導体装置において最上位の絶縁層３２内に（さらにはその他の絶縁層３２内にも）Ｐ原子が含まれ得ることとなる。曲線Ｂ１では、最上位の絶縁層３２内のＰ濃度は深さに応じて減少している。本実施形態の半導体層３７や最上位の絶縁層３２内のＰ濃度プロファイルは、例えばガウシアン分布に従うように設定される。このように、半導体層３７内や最上位の絶縁層３２内のＰ原子は、Ｚ方向に濃度勾配を有し得る。
図１０は、第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
図１０(ａ)および図１０(ｂ)の工程はそれぞれ、図７(ａ)および図７(ｂ)の工程に対応している。図６(ｂ)に示す半導体層３７は、柱状部２７の突出部に起因して、凹凸のある上面を有するように形成されてもよい。図１０(ａ)は、このようにして形成された半導体層３７を示している。この場合には、この半導体層３７に対してイオン注入やアニールが行われ（図１０(ａ)）、さらにこの半導体層３７に対してレーザーアニールが行われる（図１０(ｂ)）。その後、半導体層３７上に金属層３８が形成され、金属層３８上に絶縁膜２９が形成され、絶縁膜２９の上面がＣＭＰにより平坦化される。なお、このＣＭＰは省略してもよい。
以上のように、本実施形態では、半導体層３８を形成し、その後に半導体層３８内にＰ原子を導入し、その後に半導体層３８をアニールする。よって、本実施形態によれば、低温のアニールにより半導体層３８からＨ原子を脱離させることが可能となる。さらに、本実施形態によれば、Ｈ原子の脱離のためのＰ原子の導入により、半導体層３８およびチャネル半導体層３４内にＰ原子を導入することが可能となり、これにより半導体層３８およびチャネル半導体層３４の性能を向上させることが可能となる。
このように、本実施形態によれば、半導体装置の性能に対する不純物原子（Ｐ原子やＨ原子）の影響を好適化することが可能となる。例えば、Ｐ原子のメリットを享受しつつ、Ｈ原子に起因する問題を抑制することが可能となる。なお、本実施形態の手法は、Ｐ原子やＨ原子以外の不純物原子に適用してもよい。
（第２実施形態）
図１１は、第２実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、例えば３次元フラッシュメモリであるが、第１実施形態の半導体装置（図１）とは異なる構造を有している。以下、本実施形態の半導体装置の構造を、第１実施形態の半導体装置の構造との相違点を中心に説明する。
本実施形態の半導体装置は、図１１に示すように、基板５１と、層間絶縁膜５２と、積層膜５３と、層間絶縁膜５４と、複数の柱状部５５と、層間絶縁膜５６と、複数組の絶縁膜５７および配線層５８と、複数のコンタクトプラグ５９とを備えている。層間絶縁膜５６は、第１絶縁膜の例である。
さらに、積層膜５３は、複数の電極層６１と、複数の絶縁層６２とを含んでいる。各柱状部５５は、半導体層６３と、メモリ絶縁膜６４と、チャネル半導体層６５と、コア絶縁膜６６と、コア半導体層６７とを含んでいる。チャネル半導体層６５は、第１半導体層の例である。
基板５１は例えば、Ｓｉ基板などの半導体基板である。層間絶縁膜５２は、基板５１上に形成されている。層間絶縁膜５２は例えば、ＳｉＯ２膜である。
積層膜５３は、層間絶縁膜５２上に設けられており、Ｚ方向に交互に積層された複数の電極層６１と複数の絶縁層６２とを含んでいる。電極層６１は例えば、Ｗ層を含む金属層であり、ワード線として機能する。絶縁層６２は例えば、ＳｉＯ２膜である。層間絶縁膜５４は、積層膜５３上に形成されている。層間絶縁膜５４は例えば、ＳｉＯ２膜である。
各柱状部５５は、層間絶縁膜５２、積層膜５３、および層間絶縁膜５４内に設けられており、半導体層６３、メモリ絶縁膜６４、チャネル半導体層６５、コア絶縁膜６６、およびコア半導体層６７を含んでいる。
半導体層６３は、層間絶縁膜５２および積層膜５３内において基板５１上に設けられ、基板５１に電気的に接続されている。半導体層６３は、各柱状部５５の底部を形成しており、Ｚ方向に延びる棒状の形状を有している。メモリ絶縁膜６４は、積層膜５３および層間絶縁膜５４の側面に形成されており、Ｚ方向に延びる管状の形状を有している。チャネル半導体層６５は、メモリ絶縁膜６４の側面や半導体層６３の上面に形成されており、Ｚ方向に延びる管状の形状を有している。チャネル半導体層６５は、半導体層６３に電気的に接続されている。コア絶縁膜６６は、チャネル半導体層６５の側面や上面に形成されており、Ｚ方向に延びる棒状の形状を有している。コア半導体層６７は、チャネル半導体層６５の側面やコア絶縁膜６６の上面に形成されており、Ｚ方向に延びる棒状の形状を有している。コア半導体層６７は、チャネル半導体層６５に電気的に接続されている。
半導体層６３は例えば、基板６１からのエピタキシャル成長により形成された単結晶シリコン層である。メモリ絶縁膜６４は、後述するように、例えばブロック絶縁膜、電荷蓄積層、およびトンネル絶縁膜を順に含んでいる。ブロック絶縁膜は、例えばＳｉＯ２膜である。電荷蓄積層は、例えばＳｉＮ膜である。トンネル絶縁膜は、例えばＳｉＯ２膜またはＳｉＯＮ膜である。チャネル半導体層６５は、例えばポリシリコン層である。コア絶縁膜６６は、例えばＳｉＯ２膜である。コア半導体層６６は、例えばポリシリコン層である。本実施形態の３次元フラッシュメモリの各メモリセルは、チャネル半導体層６５、電荷蓄積層、電極層６１等により構成されている。
層間絶縁膜５６は、層間絶縁膜５４および柱状部５５上に形成されている。層間絶縁膜５６は例えば、シリコン酸化膜である。各組の絶縁膜５７および配線層５８は、層間絶縁膜５２、積層膜５３、層間絶縁膜５４、および層間絶縁膜５６内に順に形成されており、Ｚ方向に延びている。配線層５８は、基板に電気的に接続されている。
コンタクトプラグ５９は、層間絶縁膜５６内に設けられており、柱状部５５上に配置されている。各コンタクトプラグ５９は、対応する柱状部５５のコア半導体層６７上に形成されており、これによりコア半導体層６７、チャネル半導体層６５、半導体層６３、および基板５１に電気的に接続されている。コンタクトプラグ５９は、プラグの例である。
ここで、本実施形態の半導体装置に含まれる不純物原子について説明する。
本実施形態の層間絶縁膜５６は、所定の不純物原子を含んでいる。この不純物原子は、例えばＨ（水素）原子である。本実施形態では、この不純物原子がさらに、チャネル半導体層６５にも含まれている。このように、本実施形態の層間絶縁膜５６とチャネル半導体層６５が同じ不純物原子を含んでいる理由については後述する。
図１２は、第２実施形態の半導体装置の構造を示す拡大断面図である。
図１２は、積層膜５３内に含まれる３つの電極層６１および３つの絶縁層６２と、積層膜５３内に設けられた１つの柱状部５５とを示している。この柱状部５５内のメモリ絶縁膜６４は、上述のように、積層膜５３の側面に順に形成されたブロック絶縁膜６４ａ、電荷蓄積層６４ｂ、およびトンネル絶縁膜６４ｃを含んでいる。ブロック絶縁膜６４ａは、例えばＳｉＯ２膜である。電荷蓄積層６４ｂは、例えばＳｉＮ膜である。トンネル絶縁膜６４ｃは、例えばＳｉＯ２膜またはＳｉＯＮ膜である。
一方、各電極層６１は、バリアメタル層６１ａと、電極材層６１ｂとを含んでいる。バリアメタル層６１ａは、例えばＴｉＮ膜である。電極材層６１ｂは、例えばＷ層である。本実施形態の各電極層６１は、図１２に示すように、ブロック絶縁膜６８を介して、上部の絶縁層６２の下面、下部の絶縁層６２の上面、およびブロック絶縁膜６４ａの側面に形成されている。ブロック絶縁膜６８は例えば、Ａｌ２Ｏ３膜であり、ブロック絶縁膜６４ａと共に各メモリセルのブロック絶縁膜として機能する。このように、本実施形態の積層膜５３は、電極層６１および絶縁層６２に加えてブロック絶縁膜６８を含んでいる。ブロック絶縁膜６８、バリアメタル層６１ａ、および電極材層６１ｂは、上部の絶縁層６２の下面、下部の絶縁層６２の上面、およびブロック絶縁膜６４ａの側面に順に形成されている。
図１３から図２１は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、基板５１上に層間絶縁膜５２を形成し、層間絶縁膜５２上に複数の犠牲層６１’と複数の絶縁層６２とを交互に形成する（図１３(ａ)）。その結果、層間絶縁膜５２上に積層膜５３’が形成される。積層膜５３’は、Ｚ方向に交互に積層された複数の犠牲層６１’と複数の絶縁層６２とを含んでいる。犠牲層６１’は例えば、ＳｉＮである。次に、積層膜５３’上に層間絶縁膜５４を形成する（図１３(ａ)）。
次に、層間絶縁膜５２、積層膜５３’、および層間絶縁膜５４を貫通する複数のメモリホールＨ３を形成する（図１３(ｂ)）。その結果、これらのメモリホールＨ３内に、基板５１の表面が露出する。次に、基板５１からのエピタキシャル成長により、各メモリホールＨ３内の基板５１上に半導体層６３を形成する（図１４(ａ)）。
次に、基板５１の全面にメモリ絶縁膜６４を形成する（図１４(ｂ)）。その結果、メモリ絶縁膜６４が、メモリホールＨ３の内部や外部に形成され、具体的には、半導体層６３の上面や、積層膜５３’および層間絶縁膜５４の側面や、層間絶縁膜５４の上面に形成される。メモリ絶縁膜６４は、基板５１の全面にブロック絶縁膜６４ａ、電荷蓄積層６４ｂ、およびトンネル絶縁膜６４ｃを順に形成することで形成される（図１２参照）。
次に、半導体層６３の上面や、層間絶縁膜５４の上面から、メモリ絶縁膜６４を除去する（図１５(ａ)）。その結果、各メモリホールＨ３内に、半導体層６３の上面が露出する。
次に、基板５１の全面にチャネル半導体層６５を形成する（図１５(ｂ)）。その結果、チャネル半導体層６５が、メモリホールＨ３の内部や外部に形成され、具体的には、半導体層６３の上面や、メモリ絶縁膜６４の側面や、層間絶縁膜５４の上面に形成される。
次に、各メモリホールＨ３内にコア絶縁膜６６を埋め込む（図１６(ａ)）。その結果、コア絶縁膜６６が、各メモリホールＨ３内においてチャネル半導体層６５の上面や側面に形成される。
次に、各メモリホールＨ３内のコア絶縁膜６６の一部を、エッチバックにより除去する（図１６(ｂ)）。その結果、各メモリホールＨ３内のコア絶縁膜６６上に、凹部Ｈ４が形成される。
次に、基板５１の全面にコア半導体層６７を形成する（図１７(ａ)）。その結果、コア半導体層６７の一部が、各凹部Ｈ４内に形成される。図１７(ａ)の工程では、コア半導体層６７が、アモルファス半導体層として形成され、後の工程で結晶化されて多結晶半導体層に変化する。このアモルファス半導体層は、例えばａ－Ｓｉ（アモルファスシリコン）層である。
次に、凹部Ｈ４外のコア半導体層６７を、ＲＩＥ（Reactive Ion Etching）により除去する（図１７(ｂ)）。その結果、上記複数のメモリホールＨ３内に、Ｚ方向に延びる複数の柱状部５５が形成される。各柱状部５５は、半導体層６３、メモリ絶縁膜６４、チャネル半導体層６５、コア絶縁膜６６、およびコア半導体層６７を含むように形成される。
次に、層間絶縁膜５４および柱状部５５上に層間絶縁膜５６を形成する（図１８(ａ)）。次に、層間絶縁膜５２、積層膜５３’、層間絶縁膜５４、および層間絶縁膜５６を貫通する複数のスリットＨ５を、ＲＩＥにより形成する（図１８(ｂ)）。
次に、これらのスリットＨ５を用いたウェットエッチングにより、犠牲層６１’を除去する（図１９(ａ)）。その結果、積層膜５３’内の絶縁層６２間に複数の空洞Ｈ６が形成される。
次に、これらのスリットＨ５からこれらの空洞Ｈ６内に、複数の電極層６１を形成する（図１９(ｂ))）。その結果、Ｚ方向に交互に積層された複数の電極層６１と複数の絶縁層６２とを含む積層膜５３が、層間絶縁膜５２と層間絶縁膜５４との間に形成される。さらに、基板５１上に、上記複数の柱状部５５が層間絶縁膜５２、積層膜５３、および層間絶縁膜５４を貫通する構造が形成される。図１９(ｂ)では、層間絶縁膜５６が、これらの柱状部５５上に設けられており、かつ、積層膜５３上に層間絶縁膜５４を介して設けられている。なお、各空洞Ｈ６内に電極層６１を形成する際には、各空洞Ｈ６内にブロック絶縁膜６８、バリアメタル層６１ａ、および電極材層６１ｂが順に形成される（図１２参照）。
次に、各スリットＨ５内に絶縁膜５７を形成し、各スリットＨ５の底部から絶縁膜５７を除去し、その後に各スリットＨ５内に配線層５８を形成する（図２０(ａ)）。その結果、上記複数のスリットＨ５内に上記複数組の絶縁膜５７および配線層５８が形成される。各スリットＨ５内の配線層５８は、基板５１に電気的に接続される。
次に、層間絶縁膜５６、絶縁膜５７、および配線層５８上に半導体層７１を形成する（図２０(ｂ)）。図２０(ｂ)の工程では、半導体層７１が、アモルファス半導体層として形成される。このアモルファス半導体層は、例えばａ－Ｓｉ層である。本実施形態では、ａ－Ｓｉ層としての半導体層７１を例えば、Ｓｉ元素とＨ元素とを含むソースガスを用いて形成する。そのため、図２０(ｂ)の工程で形成される半導体層７１は、不純物原子としてＨ原子を含んでいる。半導体層７１は、第１膜の例である。
次に、Ｐ（リン）イオンを用いて、半導体層７１へのイオン注入を行う（図２１(ａ)）。その結果、半導体層７１内に不純物原子としてＰ原子が導入される。第１実施形態にて半導体層３７について説明したように、このＰ原子は、半導体層７１からのＨ原子の脱離を促進する作用を有する。後述するように、本実施形態では、半導体層７１から脱離するＨ原子を、ダングリングボンドを終端するために有効利用する。
半導体層７１は、どのような目的で形成されてもよい。例えば、半導体層７１は、基板５１上の配線層として使用する目的で形成されてもよいし、半導体装置の製造工程でハードマスク層として使用する目的で形成されてもよい。前者の場合には、半導体層７１は完成品の半導体装置内に残存することになるが、後者の場合には、半導体層７１は完成品の半導体装置内には残存しないこととなる。本実施形態の半導体層７１は、基板５１上の不図示の層を加工するためのハードマスク層として形成されるため、後述するように完成品の半導体装置内には残存しない。そのため、本実施形態では、半導体層７１の代わりに金属層や絶縁膜や積層膜を上記ハードマスク層として形成してもよい。
また、イオン注入に用いるイオンは、半導体層７１からのＨ原子の脱離を促進することが可能なその他のイオンでもよい。このようなイオンは、例えばＢ（ボロン）イオン、Ａｓ（ヒ素）イオン、Ｓｉ（シリコン）イオン、またはＯ（酸素）イオンである。例えば、半導体層７１を配線層として使用する場合には、Ｓｉ系の半導体層７１内にＳｉイオンを注入してもよい。この場合、半導体層７１もイオンもＳｉ元素からなるため、半導体層７１に対するイオンの悪影響を抑制することが可能となる。一方、半導体層７１を配線層として使用する場合において、半導体層７１内にＰイオン、Ｂイオン、またはＡｓイオンを注入して、半導体層７１をｐ型半導体層またはｎ型半導体層としてもよい。
本実施形態のイオン注入は例えば、高エネルギーイオン注入機を用いて６０ｋｅＶ程度またはそれ未満の注入エネルギーで行う。また、本実施形態のイオン注入のドーズ量は、例えば１×１０１５ｃｍ－２以上に設定される。
次に、半導体層７１からＨ原子を脱離させるために、半導体層７１をアニールする（図２１(ａ)）。その結果、半導体層７１内の少なくとも一部のＨ原子が半導体層７１から脱離して、半導体層７１内のＨ原子の濃度が低下する。
本実施形態では、半導体層７１から脱離したＨ原子が、チャネル半導体層６５内に導入される。本実施形態のチャネル半導体層６５は、ポリシリコン層であり、Ｓｉ原子のダングリングボンドを含んでいる。本実施形態によれば、半導体層７１から脱離したＨ原子により、チャネル半導体層６５内のダングリングボンドを終端させることが可能となる。これにより、チャネル半導体層６５やメモリセルの信頼性を向上させることが可能となる。その結果、本実施形態のチャネル半導体層６５は、完成品の半導体装置において、不純物原子としてＨ原子を含むものとなる。
ダングリングボンドはさらに、チャネル半導体層６５とトンネル絶縁膜６４ｃ（図１２参照）との界面にも高密度に存在し得る。本実施形態では、半導体層７１から脱離したＨ原子が、チャネル半導体層６５とトンネル絶縁膜６４ｃとの界面にも到達する。本実施形態によれば、半導体層７１から脱離したＨ原子により、チャネル半導体層６５とトンネル絶縁膜６４ｃとの界面のダングリングボンドを終端させることが可能となる。その結果、Ｈ原子は、完成品の半導体装置において、チャネル半導体層６５とトンネル絶縁膜６４ｃとの界面や、トンネル絶縁膜６４ｃ内にも含まれ得る。
本実施形態では、半導体層７１から脱離したＨ原子が、層間絶縁膜５６を介して、チャネル半導体層６５やトンネル絶縁膜６４ｃに到達する。よって、本実施形態の完成品の半導体装置では、半導体層７１から脱離したＨ原子が、層間絶縁膜５６内にも存在する。本実施形態では、半導体層７１の下面が層間絶縁膜５６の上面と広い領域で接していることから、半導体層７１から脱離したＨ原子が層間絶縁膜５６内に導入されやすい。本実施形態の完成品の半導体装置では、半導体層７１から脱離したＨ原子がさらに、層間絶縁膜５４内や、上記複数の絶縁層６２のうちの少なくとも最上位の絶縁層６２内に存在していてもよい。なお、本実施形態の半導体層７１、層間絶縁膜５６、チャネル半導体層６５、およびトンネル絶縁膜６４ｃ内のＨ原子は、第１実施形態の半導体層３７、最上位の絶縁層３２、およびチャネル半導体層３４内のＰ原子と同様の理由で、Ｚ方向に濃度勾配を有し得る。
半導体層７１をアニールする温度（アニール温度）は、どのような温度でもよい。半導体層７１からＨ原子を効率よく脱離させるためには、アニール温度を高温に設定することが望ましい。一方、アニール温度を高くしすぎると、アニールが半導体装置内の金属層に悪影響を及ぼすおそれがある。よって、アニール温度は、金属層に悪影響を及ぼさない程度の高温に設定することが望ましい。本実施形態の半導体層７１のアニール温度は、例えば４００℃～５００℃に設定される。
本実施形態の半導体層７１は、基板５１上の不図示の層を加工するためのハードマスク層として形成される場合、この加工が終了し、かつ、図２１(ａ)の工程が終了した後に除去される（図２１(ｂ)）。さらに、層間絶縁膜５６内の柱状部５５上に開口部が形成され、開口部内にコンタクトプラグ５９が形成される（図２１(ｂ)）。その結果、各コンタクトプラグ５９が、対応する柱状部５５のコア半導体層６７上に形成され、コア半導体層６７と電気的に接続される。
その後、基板５１上に種々の配線層、プラグ、層間絶縁膜などが形成される。このようにして、図１１の半導体装置が製造される。
ここで、本実施形態の半導体層７１のさらなる詳細について説明する。
本実施形態では、半導体層７１から脱離したＨ原子を用いて、ダングリングボンドを終端する。これにより、チャネル半導体層６５やトンネル絶縁膜６４ｃの信頼性や、チャネル半導体層６５やトンネル絶縁膜６４ｃを含むメモリセルの信頼性を向上させることが可能となる。
また、本実施形態では、ハードマスク用の半導体層７１を、ダングリングボンドの終端用にも使用する。よって、本実施形態によれば、半導体層７１をこれら２つの目的に有効活用することが可能となる。すなわち、半導体層７１を、ハードマスク用のみに使用して除去せずに、ダングリングボンドの終端用にも使用してから除去することが可能となる。ただし、本実施形態では、半導体層７１を、ダングリングボンドの終端用のみに使用してもよい。
また、本実施形態では、半導体層７１を形成した時点から、半導体層７１はＨ原子を含んでいる。しかしながら、半導体層７１を形成した後に、熱処理やプラズマ処理などにより半導体層７１内にＨ原子を導入してもよい。この場合、半導体層７１内にＨ原子が導入された後に、図２１(ａ)の工程におけるイオン注入やアニールが行われる。
また、本実施形態では、図２１(ａ)の工程におけるイオン注入とアニールとの間に、半導体層７１上に絶縁膜を形成してもよい。これにより、アニール時に半導体層７１内のＨ原子が半導体層７１の上面から放出されるのを抑制し、半導体層７１の下面から放出されやすくすることが可能となる。別言すると、Ｈ原子の上方向への拡散を、上記絶縁膜により抑制することが可能となる。その結果、ダングリングボンドをより効率的に終端することが可能となる。この場合、上記絶縁膜は、Ｈ原子の拡散のバリア性を有することが望ましい。このような絶縁膜の例は、ＳｉＮ膜やＡｌ２Ｏ３膜である。逆に、本実施形態では、Ｈ原子の拡散のバリア性を有する半導体層や金属層を、上記絶縁膜の代わりに半導体層７１上に形成してもよい。なお、後述する第３実施形態では、Ｈ原子の拡散のバリア性を有するバリア層９９を使用する例について説明する。
また、本実施形態の半導体層７１は、ダングリングボンドを終端することが可能なＨ原子以外の原子を含んでいてもよい。このような原子の例は、Ｆ（フッ素）原子やＣｌ（塩素）原子である。また、半導体層７１内のＨ原子は、通常の１Ｈ原子（軽水素原子）でもよいし、２Ｈ原子（重水素原子：Ｄ原子）でもよい。これらのいずれの不純物原子を使用する場合においても、当該不純物原子は、半導体層７１を形成した時点から半導体層７１内に含まれていてもよいし、半導体層７１を形成した後に半導体層７１内に導入されてもよい。例えば、半導体層７１がＦ原子を含む場合には、半導体層７１から脱離したＦ原子がチャネル半導体層６５等に導入され、ダングリングボンドを終端し、完成品の半導体装置のチャネル半導体層６５等に含まれることになる。
また、本実施形態のＰ原子は、図２１(ａ)の工程におけるイオン注入により、半導体層７１内に導入される。この際、Ｐ原子は、半導体層７１以外の層内にも導入される可能性がある。本実施形態のイオン注入では、Ｐ原子が例えば、層間絶縁膜５６、層間絶縁膜５４、チャネル半導体層６５、コア半導体層６７、上記複数の絶縁層６２のうちの少なくとも最上位の絶縁層６２等にも導入される可能性がある。この場合、Ｐ原子が、完成品の半導体装置の層間絶縁膜５６等に含まれることになる。例えば、Ｐ原子がチャネル半導体層６５内やコア半導体層６７に導入されることで、チャネル半導体層６５やコア半導体層６７の性能を向上させることが可能となる。このようなＰ原子については、図２２を参照してさらに説明する。
図２２は、第２実施形態の半導体層７１等に含まれるＰ（リン）原子の濃度について説明するためのグラフである。
図２２の縦軸は、図２１(ａ)の半導体層７１や層間絶縁膜５６内の各地点におけるＰ原子の濃度（Ｐ濃度）を示している。図２２の横軸は、図２１(ａ)の半導体層７１や層間絶縁膜５６内の各地点の、半導体層７１の上面からの深さを示している。符号Ｔは、半導体層７１の厚さを示している。図２２の深さの方向は、Ｚ方向に平行である。
図２２の曲線は、半導体層７１や層間絶縁膜５６内のＰ濃度プロファイルの例を示している。このＰ濃度プロファイルは、図９(ｂ)の曲線Ｂ１のＰ濃度プロファイルと同様の形状を有している。具体的には、層間絶縁膜５６内のＰ濃度が、深さに応じて減少している。本実施形態の完成品の半導体装置においては、図２１(ａ)の工程が行われた痕跡として、層間絶縁膜５６が、図２２のようなＰ濃度プロファイルを有するＰ原子を含むこととなる。これは、層間絶縁膜５６以外の層がＰ原子を含む場合にも同様である。このように、半導体層７１内や層間絶縁膜５６内のＰ原子は、Ｚ方向に濃度勾配を有し得る。
なお、図２１(ａ)の工程後に層間絶縁膜５６内のＰ原子が大きく拡散する場合には、完成品の半導体装置における層間絶縁膜５６内のＰ濃度プロファイルは、図２２に示すＰ濃度プロファイルから大きく変化する可能性がある。一方、図２１(ａ)の工程後に層間絶縁膜５６内のＰ原子があまり拡散しない場合には、完成品の半導体装置における層間絶縁膜５６内のＰ濃度プロファイルは、図２２に示すＰ濃度プロファイルと同様になる。
以上のように、本実施形態では、半導体層７１を形成し、その後に半導体層７１内にＰ原子を導入し、その後に半導体層７１をアニールする。よって、本実施形態によれば、半導体層７１から離脱したＨ原子により、チャネル半導体層６５等にＨ原子を導入することが可能となり、チャネル半導体層６５等のダングリングボンドを終端することが可能となる。これにより、チャネル半導体層６５等の信頼性を向上させることが可能となる。
このように、本実施形態によれば、半導体装置の性能に対する不純物原子（Ｐ原子やＨ原子）の影響を好適化することが可能となる。例えば、Ｐ原子を用いてダングリングボンドの終端用のＨ原子を発生させることや、このようにして発生したＨ原子によりダングリングボンドを終端することが可能となる。なお、本実施形態の手法は、上述のように、Ｐ原子やＨ原子以外の不純物原子に適用してもよい。また、半導体層７１内に導入される原子は、上述のＳｉ原子のように、不純物原子以外でもよい。
（第３実施形態）
図２３は、第３実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、複数のプレーナ（平面）型のトランジスタを備えている。以下、本実施形態の半導体装置の構造を、第１および第２実施形態の半導体装置の構造との相違点を中心に説明する。
図２３の半導体装置は、基板８１と、複数の素子分離領域８２と、各トランジスタのゲート絶縁膜８３、ゲート電極８４、複数の側壁絶縁膜８５、複数のエクステンション領域８６、およびソース／ドレイン領域８７と、層間絶縁膜８８と、複数のコンタクトプラグ８９と、複数の配線を含む配線層９０と、層間絶縁膜９１と、ビアプラグ９２と、複数の配線を含む配線層９３と、層間絶縁膜９４と、ビアプラグ９５と、複数の配線を含む配線層９６と、パッシベーション膜９７とを備えている。
基板８１は例えば、Ｓｉ基板などの半導体基板である。基板８１は、Ｓｉ基板以外の半導体基板でもよいし、ＳＯＩ（Silicon on Insulator）基板でもよい。素子分離領域８２は、トランジスタ同士を分離するために基板８１内に形成されている。素子分離領域８２は、ＳＴＩ（Shallow Trench Isolation）とも呼ばれる。
各トランジスタは、基板８１上に順に形成されたゲート絶縁膜８３とゲート電極８４とを含んでいる。ゲート絶縁膜８３は例えば、ＳｉＯ２膜または高誘電率膜（High-k膜）である。ゲート電極８４は例えば、ポリシリコン層、金属層、または、ポリシリコン層と金属層とを含む積層膜である。側壁絶縁膜８５は、基板８１上においてゲート電極８４の側面に形成されている。エクステンション領域８６は、基板８１内にゲート電極８４を挟むように形成されている。ソース／ドレイン領域８７も、基板８１内にゲート電極８４を挟むように形成されている。ただし、エクステンション領域８６は、ソース／ドレイン領域８７の間に挟まれている。なお、基板８１上に形成されるトランジスタは、ＦｉｎＦＥＴやナノワイヤＦＥＴでもよい。
層間絶縁膜８８は、基板８１上にトランジスタを覆うように形成されている。層間絶縁膜８８は例えば、ＳｉＯ２膜、または、ＳｉＯ２膜とその他の絶縁膜とを含む積層膜である。コンタクトプラグ８９は、層間絶縁膜８８内に形成されており、ゲート電極８４上やソース／ドレイン領域８７上に配置されている。
配線層９０は、層間絶縁膜８８上においてコンタクトプラグ８９上に形成されている。配線層９０は例えば、金属層である。層間絶縁膜９１は、層間絶縁膜８８上に配線層９０を覆うように形成されている。層間絶縁膜９１は例えば、ＳｉＯ２膜、または、ＳｉＯ２膜とその他の絶縁膜とを含む積層膜である。ビアプラグ９２は、層間絶縁膜９１内において配線層９０上に形成されている。
配線層９３は、層間絶縁膜９１上においてビアプラグ９２上に形成されている。配線層９３は例えば、金属層である。層間絶縁膜９４は、層間絶縁膜９１上に配線層９３を覆うように形成されている。層間絶縁膜９４は例えば、ＳｉＯ２膜、または、ＳｉＯ２膜とその他の絶縁膜とを含む積層膜である。ビアプラグ９５は、層間絶縁膜９４内において配線層９３上に形成されている。
配線層９６は、層間絶縁膜９４上においてビアプラグ９５上に形成されている。配線層９６は例えば、金属層であり、ボンディングパッドとして機能する配線を含んでいる。パッシベーション膜９７は、層間絶縁膜９４上に配線層９６を覆うように形成されている。ただし、配線層９６内のボンディングパッドは、パッシベーション膜９７から露出している。パッシベーション膜９７は例えば、ＳｉＯ２膜などの絶縁膜である。
なお、本実施形態の半導体装置は、３つの配線層９０、９３、９６を備えているが、４つ以上の配線層を備えていてもよい。本実施形態の半導体装置の配線層の個数は、いくつでもよい。
ここで、本実施形態の半導体装置に含まれる不純物原子について説明する。
本実施形態の層間絶縁膜９４は、所定の不純物原子を含んでいる。この不純物原子は、例えばＨ（水素）原子である。本実施形態では、この不純物原子がさらに、基板８１にも含まれている。このように、本実施形態の層間絶縁膜９４と基板８１が同じ不純物原子を含んでいる理由については後述する。
図２４は、第３実施形態の半導体装置の製造方法を示す断面図である。
まず、基板８１内に素子分離領域８２を形成し、基板８１上に各トランジスタのゲート絶縁膜８３とゲート電極８４とを順に形成する（図２４(ａ)）。素子分離領域８２は例えば、基板８１内にドライエッチングによりトレンチを形成し、トレンチ内にＳｉＯ２膜を埋め込むことで形成される。
次に、基板８１内にエクステンション領域８６を形成し、ゲート電極８４の側面にエッチバックにより側壁絶縁膜８５を形成し、基板８１内にソース／ドレイン領域８７を形成する（図２４(ａ)）。エクステンション領域８６やソース／ドレイン領域８７は例えば、基板８１内にＰ（リン）、Ｂ（ボロン）、Ａｓ（ヒ素）などの不純物原子を導入することで形成される。
次に、基板８１上に層間絶縁膜８８を形成し、層間絶縁膜８８内にコンタクトプラグ８９を形成する（図２４(ａ)）。次に、層間絶縁膜８８およびコンタクトプラグ８９上に配線層９０を形成し、層間絶縁膜８８および配線層９０上に層間絶縁膜９１を形成し、層間絶縁膜９１内にビアプラグ９２を形成する（図２４(ａ)）。次に、層間絶縁膜９１およびビアプラグ９２上に配線層９３を形成し、層間絶縁膜９１および配線層９３上に層間絶縁膜９４を形成し、層間絶縁膜９４内にビアプラグ９５を形成する（図２４(ａ)）。
次に、層間絶縁膜９４およびビアプラグ９５上に半導体層９８を形成する（図２４(ａ)）。図２４(ａ)の工程では、半導体層９８が、アモルファス半導体層として形成される。このアモルファス半導体層は、例えばａ－Ｓｉ層である。本実施形態では、ａ－Ｓｉ層としての半導体層９８を例えば、Ｓｉ元素とＨ元素とを含むソースガスを用いて形成する。そのため、図２４(ａ)の工程で形成される半導体層９８は、不純物原子としてＨ原子を含んでいる。半導体層９８は、第１膜の例である。
次に、Ｐ（リン）イオンを用いて、半導体層９８へのイオン注入を行う（図２４(ａ)）。その結果、半導体層９８内に不純物原子としてＰ原子が導入される。第１および第２実施形態にて半導体層３７、７１について説明したように、このＰ原子は、半導体層９８からのＨ原子の脱離を促進する作用を有する。後述するように、本実施形態では、半導体層９８から脱離するＨ原子を、ダングリングボンドを終端するために有効利用する。
半導体層９８は、どのような目的で形成されてもよい。例えば、半導体層９８は、基板５１上の配線層として使用する目的で形成されてもよいし、半導体装置の製造工程でハードマスク層として使用する目的で形成されてもよい。前者の場合には、半導体層９８は完成品の半導体装置内に残存することになるが、後者の場合には、半導体層９８は完成品の半導体装置内には残存しないこととなる。本実施形態の半導体層９８は、基板５１上の不図示の層を加工するためのハードマスク層として形成されるため、後述するように完成品の半導体装置内には残存しない。そのため、本実施形態では、半導体層９８の代わりに金属層や絶縁膜や積層膜を上記ハードマスク層として形成してもよい。
また、イオン注入に用いるイオンは、半導体層９８からのＨ原子の脱離を促進することが可能なその他のイオンでもよい。このようなイオンは、例えばＢ（ボロン）イオン、Ａｓ（ヒ素）イオン、Ｓｉ（シリコン）イオン、またはＯ（酸素）イオンである。
本実施形態のイオン注入は例えば、高エネルギーイオン注入機を用いて６０ｋｅＶ程度またはそれ未満の注入エネルギーで行う。また、本実施形態のイオン注入のドーズ量は、例えば１×１０１５ｃｍ－２以上に設定される。
次に、半導体層９８上に絶縁膜９９を形成した後、半導体層９８からＨ原子を脱離させるために、半導体層９８をアニールする（図２４(ｂ)）。その結果、半導体層９８内の少なくとも一部のＨ原子が半導体層９８から脱離して、半導体層９８内のＨ原子の濃度が低下する。半導体層９８をアニールする温度（アニール温度）は、どのような温度でもよいが、例えば４００℃～５００℃に設定される。絶縁膜９９は、第２膜の例である。
本実施形態では、半導体層９８から脱離したＨ原子が、基板８１内に導入される。本実施形態の基板８１は、Ｓｉ基板であり、トランジスタのチャネル領域などにＳｉ原子のダングリングボンドを含んでいる。本実施形態によれば、半導体層９８から脱離したＨ原子により、基板８１内のダングリングボンドを終端させることが可能となる。これにより、チャネル領域やトランジスタの信頼性を向上させることが可能となる。その結果、本実施形態の基板８１は、完成品の半導体装置において、不純物原子としてＨ原子を含むものとなる。
ダングリングボンドはさらに、基板８１とゲート絶縁膜８２との界面にも高密度に存在し得る。本実施形態では、半導体層９８から脱離したＨ原子が、基板８１とゲート絶縁膜８２との界面にも到達する。本実施形態によれば、半導体層９８から脱離したＨ原子により、基板８１とゲート絶縁膜８２との界面のダングリングボンドを終端させることが可能となる。その結果、Ｈ原子は、完成品の半導体装置において、基板８１とゲート絶縁膜８２との界面や、ゲート絶縁膜８２内にも含まれ得る。
本実施形態では、半導体層９８から脱離したＨ原子が、層間絶縁膜９４を介して、基板８１やゲート絶縁膜８２に到達する。よって、本実施形態の完成品の半導体装置では、半導体層９８から脱離したＨ原子が、層間絶縁膜９４内にも存在する。本実施形態では、半導体層９８の下面が層間絶縁膜９４の上面と広い領域で接していることから、半導体層９８から脱離したＨ原子が層間絶縁膜９４内に導入されやすい。本実施形態の完成品の半導体装置では、半導体層９８から脱離したＨ原子がさらに、層間絶縁膜９１内や層間絶縁膜８８内に存在していてもよい。
本実施形態では、図２４(ｂ)の工程において、アニールの前に半導体層９８上に絶縁膜９９を形成する。これにより、アニール時に半導体層９８内のＨ原子が半導体層９８の上面から放出されるのを抑制し、半導体層９８の下面から放出されやすくすることが可能となる。別言すると、Ｈ原子の上方向への拡散を、絶縁膜９９により抑制することが可能となる。その結果、ダングリングボンドをより効率的に終端することが可能となる。本実施形態の絶縁膜９９は、Ｈ原子の拡散のバリア性を有している。このような絶縁膜９９の例は、ＳｉＮ膜やＡｌ２Ｏ３膜である。なお、本実施形態では、Ｈ原子の拡散のバリア性を有する半導体層や金属層を、絶縁膜９９の代わりに半導体層９８上に形成してもよい。
本実施形態の半導体層９８は、基板８１上の不図示の層を加工するためのハードマスク層として形成される場合、この加工が終了し、かつ、図２２(ａ)および図２２(ｂ)の工程が終了した後に除去される。本実施形態では、絶縁膜９９も同様に、半導体層９８を除去する前に除去される。
その後、層間絶縁膜９４およびビアプラグ９５上に配線層９６を形成し、配線層９６上にパッシベーション膜９７を形成し、パッシベーション膜９７を加工してパッシベーション膜９７からボンディングパッドを露出させる（図２１参照）このようにして、図２１の半導体装置が製造される。
ここで、本実施形態の半導体層９８のさらなる詳細について説明する。
本実施形態では、半導体層９８から脱離したＨ原子を用いて、ダングリングボンドを終端する。これにより、チャネル領域（基板８１）やゲート絶縁膜８２の信頼性や、チャネル領域やゲート絶縁膜８２を含むトランジスタの信頼性を向上させることが可能となる。
また、本実施形態では、ハードマスク用の半導体層９８を、ダングリングボンドの終端用にも使用する。よって、本実施形態によれば、半導体層９８をこれら２つの目的に有効活用することが可能となる。すなわち、半導体層９８を、ハードマスク用のみに使用して除去せずに、ダングリングボンドの終端用にも使用してから除去することが可能となる。ただし、本実施形態では、半導体層９８を、ダングリングボンドの終端用のみに使用してもよい。
また、本実施形態では、半導体層９８を形成した時点から、半導体層９８はＨ原子を含んでいる。しかしながら、半導体層９８を形成した後に、熱処理やプラズマ処理などにより半導体層９８内にＨ原子を導入してもよい。この場合、半導体層９８内にＨ原子が導入された後に、図２４(ａ)の工程におけるイオン注入や、図２４(ｂ)の工程におけるアニールが行われる。
また、本実施形態の半導体層９８は、ダングリングボンドを終端することが可能なＨ原子以外の原子を含んでいてもよい。このような原子の例は、Ｆ原子やＣｌ原子である。また、半導体層７１内のＨ原子は、通常の１Ｈ（軽水素）原子でもよいし、２Ｈ（重水素：Ｄ）原子でもよい。これらのいずれの不純物原子を使用する場合においても、当該不純物原子は、半導体層９８を形成した時点から半導体層９８内に含まれていてもよいし、半導体層９８を形成した後に半導体層９８内に導入されてもよい。例えば、半導体層９８がＦ原子を含む場合には、半導体層９８から脱離したＦ原子が基板８１に導入され、ダングリングボンドを終端し、完成品の半導体装置の基板８１等に含まれることになる。
また、本実施形態のＰ原子は、図２４(ａ)の工程におけるイオン注入により、半導体層９８内に導入される。この際、Ｐ原子は、半導体層９８以外の層内にも導入される可能性がある。本実施形態のイオン注入では、Ｐ原子が例えば、層間絶縁膜９４、層間絶縁膜９１、層間絶縁膜８８、ゲート電極８４、基板８１等にも導入される可能性がある。この場合、Ｐ原子が、完成品の半導体装置の層間絶縁膜９４等に含まれることになる。
以上のように、本実施形態では、半導体層９８を形成し、その後に半導体層９８内にＰ原子を導入し、その後に半導体層９８をアニールする。よって、本実施形態によれば、半導体層９８から離脱したＨ原子により、基板８１（チャネル領域）等にＨ原子を導入することが可能となり、基板８１等のダングリングボンドを終端することが可能となる。これにより、基板８１等の信頼性を向上させることが可能となる。
このように、本実施形態によれば、半導体装置の性能に対する不純物原子（Ｐ原子やＨ原子）の影響を好適化することが可能となる。例えば、Ｐ原子を用いてダングリングボンドの終端用のＨ原子を発生させることや、このようにして発生したＨ原子によりダングリングボンドを終端することが可能となる。なお、本実施形態の手法は、上述のように、Ｐ原子やＨ原子以外の不純物原子に適用してもよい。また、半導体層９８内に導入される原子は、上述のＳｉ原子のように、不純物原子以外でもよい。
なお、第１～第３実施形態では、イオン注入に用いる原子が、脱離される原子と異なる種類の原子となっている。例えば、イオン注入にＰ原子を用いることで、Ｈ原子が脱離されている。しかしながら、イオン注入に用いる原子は、脱離される原子と同じ種類の原子でもよい。例えば、第２実施形態の半導体層７１内にＨイオンを注入することで、半導体層７１からＨ原子を脱離させてもよい。
これを第１実施形態の半導体層３７に適用する場合には、半導体層３７内にＨイオンを注入すると、半導体層３７内のＨ原子の濃度を減少させたいにもかかわらず、半導体層３７内のＨ原子の濃度が増加するとも考えられる。しかしながら、注入された１個のＨイオンは、一般に複数個のＳｉ－Ｈ結合を切断する。そのため、半導体層７１内に注入されるＨイオンの個数よりも、半導体層７１から脱離するＨ原子の個数の方が多くなる。これにより、半導体層３７内のＨ原子の濃度を減少させることが可能となる。
イオン注入にＨイオンを用いることには、Ｈイオンが軽いことから、Ｈイオンを深い位置まで注入しすいという利点がある。例えば、積層膜２６、２６’、５３、５３’のいずれかの内部にイオンを注入する場合には、Ｈイオンを使用することが望ましい。この場合のＨイオンは、通常の１Ｈ（軽水素）イオンでも、２Ｈ（重水素：Ｄ）イオンでもよい。
なお、半導体層７１内のＨ原子を半導体層７１外に抜けやすくするために、Ｈ原子の脱離のためのアニールを行う前に、半導体層７１内に穴や溝などの凹部を形成してもよい。これは、半導体層７１以外の層についても同様である。
また、積層膜２６、２６’、５３、５３’のような厚い膜からＨ原子を脱離させる場合には、厚い膜を複数部分に分けて形成してもよい。この場合、厚い膜の一部を形成する工程と、当該一部にイオンを注入する工程と、当該一部をアニールする工程とを、順番に繰り返し行ってもよい。この場合、厚い膜全体の厚さに比べて当該一部の厚さが薄くなることから、イオン注入を容易に行うことが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：回路領域、２：アレイ領域、
１１：基板、１２：トランジスタ、１３：層間絶縁膜、
１４：コンタクトプラグ、１５：配線層、１６：ビアプラグ、１７：金属パッド、
２１：層間絶縁膜、２２：金属パッド、２３：ビアプラグ、
２４：配線層、２５：コンタクトプラグ、２６：積層膜、２６’：積層膜、
２７：柱状部、２８：ソース層、２９：絶縁膜、
３１：電極層、３１ａ：バリアメタル層、３１ｂ：電極材層、
３１’：犠牲層、３２：絶縁層、３３：メモリ絶縁膜、
３３ａ：ブロック絶縁膜、３３ｂ：電荷蓄積層、３３ｃ：トンネル絶縁膜、
３４：チャネル半導体層、３５：コア絶縁膜、３６：コア半導体層、
３７：半導体層、３８：金属層、３９：ブロック絶縁膜、
４１：基板、４２：絶縁膜、４３：絶縁膜、
５１：基板、５２：層間絶縁膜、５３：積層膜、５３’：積層膜、
５４：層間絶縁膜、５５：柱状部、５６：層間絶縁膜、
５７：絶縁膜、５８：配線層、５９：コンタクトプラグ、
６１：電極層、６１ａ：バリアメタル層、６１ｂ：電極材層、６１’：犠牲層、
６２：絶縁層、６３：半導体層、６４：メモリ絶縁膜、６４ａ：ブロック絶縁膜、
６４ｂ：電荷蓄積層、６４ｃ：トンネル絶縁膜、６５：チャネル半導体層、
６６：コア絶縁膜、６７：コア半導体層、６８：ブロック絶縁膜、７１：半導体層、
８１：基板、８２：素子分離領域、８３：ゲート絶縁膜、８４：ゲート電極、
８５：側壁絶縁膜、８６：エクステンション領域、８７：ソース／ドレイン領域、
８８：層間絶縁膜、８９：コンタクトプラグ、９０：配線層、９１：層間絶縁膜、
９２：ビアプラグ、９３：配線層、９４：層間絶縁膜、９５：ビアプラグ、
９６：配線層、９７：パッシベーション膜、９８：半導体層、９９：バリア層

Claims (20)

  1. 第１方向に交互に積層された複数の電極層と複数の絶縁層とを含む積層膜と、
    前記積層膜内を前記第１方向に延びる電荷蓄積層と第１半導体層とを含む柱状部と、
    前記積層膜および前記柱状部上に設けられ、前記第１半導体層に含まれる不純物原子と同じ不純物原子を含み、前記第１方向に前記不純物原子の濃度勾配を有する第２半導体層または第１絶縁膜と、
    を備える半導体装置。
  2. 前記不純物原子は、リン原子である、請求項１に記載の半導体装置。
  3. 前記第１半導体層内の前記不純物原子の濃度は、前記第１半導体層の上端からの深さが２００ｎｍの位置において１×１０１９ｃｍ－３以上である、請求項１または２に記載の半導体装置。
  4. 前記複数の絶縁層のうちの少なくとも最上位の絶縁層も、前記第１および第２半導体層に含まれる前記不純物原子と同じ不純物原子を含む、請求項１から３のいずれか１項に記載の半導体装置。
  5. 第１基板と、
    前記第１基板の上方に設けられた第１パッドと、
    前記第１パッド上に設けられた第２パッドとをさらに備え、
    前記第１半導体層は、前記第２パッドより高い位置に設けられ、前記第２パッドに電気的に接続されている、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記不純物原子は、軽水素原子、重水素原子、フッ素原子、または塩素原子である、請求項１に記載の半導体装置。
  7. 前記第１絶縁膜内において前記柱状部上に設けられ、前記第１半導体層に電気的に接続されたプラグをさらに備える、請求項１または６に記載の半導体装置。
  8. 第１方向に交互に積層された複数の電極層と複数の絶縁層とを含む積層膜と、前記積層膜内を前記第１方向に延びる電荷蓄積層と第１半導体層とを含む柱状部とを形成し、
    前記積層膜および前記柱状部上に第２半導体層を形成し、
    前記第２半導体層内に不純物原子を導入し、
    前記第２半導体層内に前記不純物原子を導入した後に、前記第２半導体層の第１アニールにより前記第２半導体層内の水素原子の濃度を低減させる、
    ことを含む半導体装置の製造方法。
  9. 前記不純物原子は、リン原子である、請求項８に記載の半導体装置の製造方法。
  10. 前記不純物原子は、前記第１半導体層内、および／または、前記複数の絶縁層のうちの少なくとも最上位の絶縁層内にも導入される、請求項８または９に記載の半導体装置の製造方法。
  11. 前記第２半導体層は、アモルファス半導体層として形成され、前記第１アニール後に行われる第２アニールにより結晶化される、請求項８から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 第１基板上に第１パッドを形成し、
    第２基板上に前記積層膜、前記柱状部、および第２パッドを形成し、
    前記第１パッドと前記第２パッドとを貼り合わせて、前記第１基板の上方に前記第２基板を積層し、
    前記第１基板の上方に前記第２基板を積層した後に、前記第２基板を除去して前記第１半導体層を露出させる、
    ことをさらに含み、
    前記第２半導体層は、前記第１半導体層を露出させた後に、前記積層膜および前記柱状部上に形成される、請求項８から１１のいずれか１項に記載の半導体装置の製造方法。
  13. 基板の上方に、不純物原子を含む第１膜を形成し、
    前記第１膜内にイオンを注入し、
    前記第１膜内に前記イオンを注入した後に、前記第１膜のアニールにより前記第１膜内の前記不純物原子の濃度を低減させる、
    ことを含む半導体装置の製造方法。
  14. 前記イオンは、リンイオン、ボロンイオン、ヒ素イオン、シリコンイオン、または酸素イオンである、請求項１３に記載の半導体装置の製造方法。
  15. 前記不純物原子は、軽水素原子、重水素原子、フッ素原子、または塩素原子である、請求項１３または１４に記載の半導体装置の製造方法。
  16. 前記不純物原子は、前記第１膜の形成と前記イオンの注入との間に、前記第１膜内に導入される、請求項１３から１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記基板上に、第１方向に交互に積層された複数の電極層と複数の絶縁層とを含む積層膜と、前記積層膜内を前記第１方向に延びる電荷蓄積層と第１半導体層とを含む柱状部と、前記積層膜および前記柱状部上に設けられた第１絶縁膜とを形成することをさらに含み、
    前記第１膜は、前記第１絶縁膜上に形成され、
    前記第１膜のアニールにより前記第１膜から放出された前記不純物原子は、前記第１絶縁膜および前記第１半導体層内に導入される、請求項１３から１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記第１膜のアニール後に、前記第１膜を除去し、
    前記第１膜の除去後に、前記第１絶縁膜内における前記柱状部上に、前記第１半導体層に電気的に接続されたプラグを形成する、
    ことをさらに含む請求項１７に半導体装置の製造方法。
  19. 前記基板上にゲート絶縁膜とゲート電極とを順に形成することをさらに含み、
    前記第１膜は、前記ゲート電極の上方に形成される、請求項１３に記載の半導体装置の製造方法。
  20. 前記第１膜内に前記イオンを注入した後に、前記第１膜上に第２膜を形成することをさらに含み、
    前記第１膜のアニールは、前記第２膜の形成後に行われ、
    前記第１膜のアニールにより前記第１膜から放出された前記不純物原子は、前記基板内に導入される、請求項１３または１９に記載の半導体装置の製造方法。
JP2020117284A 2020-07-07 2020-07-07 半導体装置およびその製造方法 Pending JP2022014755A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020117284A JP2022014755A (ja) 2020-07-07 2020-07-07 半導体装置およびその製造方法
TW110100080A TWI783342B (zh) 2020-07-07 2021-01-04 半導體裝置及其製造方法
CN202110086742.0A CN113921531A (zh) 2020-07-07 2021-01-22 半导体装置及其制造方法
US17/202,581 US20220013539A1 (en) 2020-07-07 2021-03-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020117284A JP2022014755A (ja) 2020-07-07 2020-07-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022014755A true JP2022014755A (ja) 2022-01-20

Family

ID=79173832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020117284A Pending JP2022014755A (ja) 2020-07-07 2020-07-07 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20220013539A1 (ja)
JP (1) JP2022014755A (ja)
CN (1) CN113921531A (ja)
TW (1) TWI783342B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745099A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 多晶硅层、其制作方法以及半导体器件
JP2023138008A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体記憶装置の製造方法および半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
US7052946B2 (en) * 2004-03-10 2006-05-30 Taiwan Semiconductor Manufacturing Co. Ltd. Method for selectively stressing MOSFETs to improve charge carrier mobility
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
JP2008027976A (ja) * 2006-07-18 2008-02-07 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009164485A (ja) * 2008-01-09 2009-07-23 Toshiba Corp 不揮発性半導体記憶装置
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
US9224475B2 (en) * 2012-08-23 2015-12-29 Sandisk Technologies Inc. Structures and methods for making NAND flash memory
KR102437779B1 (ko) * 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US9876025B2 (en) * 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US10332905B2 (en) * 2016-09-16 2019-06-25 Toshiba Memory Corporation Semiconductor memory device
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10468413B2 (en) * 2018-04-06 2019-11-05 Sandisk Technologies Llc Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device
US10615225B2 (en) * 2018-08-22 2020-04-07 International Business Machines Corporation Multilayer back end of line (BEOL)-stackable cross-point memory array with complementary pass transistor selectors
US11201107B2 (en) * 2019-02-13 2021-12-14 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10629616B1 (en) * 2019-02-13 2020-04-21 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer

Also Published As

Publication number Publication date
TW202203433A (zh) 2022-01-16
CN113921531A (zh) 2022-01-11
TWI783342B (zh) 2022-11-11
US20220013539A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
TWI623028B (zh) 半導體裝置之製造方法
JP4814498B2 (ja) 半導体基板の製造方法
US8811056B2 (en) Semiconductor device and method for manufacturing same
TWI785391B (zh) 具有富氫半導體通道的三維記憶體元件及其製作方法
US9929178B1 (en) Semiconductor device and method for manufacturing the same
TWI685090B (zh) 保護結構以及製作三維記憶體的周邊電路的方法
US9590118B1 (en) Wafer with SOI structure having a buried insulating multilayer structure and semiconductor device structure
US20130075824A1 (en) Semiconductor device and manufacturing method thereof
US20220013539A1 (en) Semiconductor device and method of manufacturing the same
US8084826B2 (en) Semiconductor device and manufacturing method thereof
US11195849B2 (en) Semiconductor device and method of manufacturing the same
JP4496179B2 (ja) 半導体記憶装置およびその製造方法
TWI821869B (zh) 半導體裝置及其製造方法
US20080230838A1 (en) Semiconductor memory device and manufacturing process therefore
JP2013239516A (ja) 半導体装置およびその製造方法
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
KR20220042665A (ko) 반도체 장치 및 그의 제조 방법
JP4149411B2 (ja) 半導体集積回路装置の製造方法
CN113921532A (zh) 三维存储器及其制备方法
KR101099562B1 (ko) 반도체 소자의 제조방법
JP4891288B2 (ja) 半導体集積回路装置
KR20080079493A (ko) 웰 바이어스 전압을 인가할 수 있는 반도체소자 및 그제조방법
KR20080096076A (ko) 반도체 소자 및 그 제조 방법
JP2013026315A (ja) 半導体記憶装置及びその製造方法