TWI694293B - 顯示裝置 - Google Patents

Abstract

一種顯示裝置包含複數個顯示元件。顯示元件成陣列排列且相互連接。顯示元件之一者將交流訊號傳送至顯示元件之另一者。顯示元件包含用以傳送交流訊號的交流訊號線、彼此垂直交錯的第一和第二連接導線、包含驅動電晶體和發光元件的畫素、第一和第二屏蔽導線。畫素配置於第一和第二連接導線交錯處。第一屏蔽導線配置於交流訊號線與畫素之間。第二屏蔽導線配置於交流訊號線與畫素之間。第一屏蔽導線和第二屏蔽導線處於驅動電晶體之汲極端的電壓準位。

Description

顯示裝置

本揭示內容是關於一種顯示裝置，且特別是一種拼接式的顯示裝置。

隨著科技發展，拼接式大尺寸顯示裝置的需求越來越廣泛。然而，拼接式的顯示裝置在顯示區內存在大量的交流訊號會造成雜訊影響發光二極體的驅動電流。

因此，如何降低交流訊號干擾面板顯示，是目前本領域中的課題之一。

本揭示內容的一種實施態樣係關於一種顯示裝置，包含複數個顯示元件。顯示元件成陣列排列且相互連接。顯示元件之一者將交流訊號傳送至顯示元件之另一者。顯示元件包含用以傳送交流訊號的交流訊號線、彼此垂直交錯的第一和第二連接導線、包含驅動電晶體和發光元件的畫素、第一和第二屏蔽導線。畫素配置於第一和第二連接導線交錯處。第一屏蔽導線配置於交流訊號線與畫素之間。第二屏蔽導線配置於交流訊號線與畫素之間。第一屏蔽導線和第二屏蔽導線處於驅 動電晶體之汲極端的電壓準位。

本揭示內容的一種實施態樣係關於另一種顯示裝置，包含複數個顯示元件。顯示元件成陣列排列且相互連接。顯示元件之一者將交流訊號傳送至顯示元件之另一者。顯示元件包含第一和第二連接導線、畫素和屏蔽層。第一和第二連接導線彼此垂直交錯定義出複數個間隔區塊。畫素包含驅動電晶體和發光元件，配置於第一和第二連接導線交錯重疊處。屏蔽層配置於間隔區塊內。第一、第二連接導線和畫素在垂直投影方向上與屏蔽層不重疊。屏蔽層處於驅動電晶體之汲極端的電壓準位。

100‧‧‧顯示元件

120‧‧‧輔助電路

900‧‧‧顯示裝置

D1‧‧‧顯示區

PX‧‧‧畫素

SR‧‧‧移位暫存器

MUX‧‧‧多工器

PAD‧‧‧交流訊號源

HL、VL、VL-S、VL-D‧‧‧連接導線

GL‧‧‧掃描線

DL‧‧‧資料線

T1、T2‧‧‧電晶體

C1‧‧‧電容

VDD‧‧‧系統高電壓

ACL‧‧‧交流訊號線

MESH‧‧‧屏蔽層

R1、RING‧‧‧環狀導線

DIN‧‧‧資料訊號

CS‧‧‧控制訊號

CK‧‧‧時脈訊號

G〔N-1]、G[N]、G[N+1]‧‧‧掃描訊號

ML1、ML2‧‧‧屏蔽導線

O1‧‧‧接觸點

LED‧‧‧發光元件

ANO‧‧‧陽極端

CAT‧‧‧陰極端

GS‧‧‧基板

AS‧‧‧半導體層

M1、M2‧‧‧導體層

BP1、BP2、BP3‧‧‧絕緣層

N1、N2、N3、N4、N5‧‧‧開口

A4-A4’、A5-A5’、A6-A6’‧‧‧切線

X、Y、Z‧‧‧方向

第1A圖係根據本揭示內容之部分實施例繪示一種顯示裝置的示意圖。

第1B圖係根據本揭示內容之部分實施例繪示一種畫素的示意圖。

第2A圖係根據本揭示內容之部分實施例繪示一種顯示元件的訊號示意圖。

第2B圖係根據本揭示內容之其他部分實施例繪示另一種顯示元件的訊號示意圖。

第3圖係根據本揭示內容之部分實施例繪示一種顯示元件的示意圖。

第4圖繪示了第3圖之實施例之顯示元件沿切線A4-A4’的 剖面示意圖。

第5圖繪示了第3圖之實施例之顯示元件沿切線A5-A5’的剖面示意圖。

第6圖繪示了第3圖之實施例之顯示元件沿切線A6-A6’的剖面示意圖。

第7A圖、第7B圖係根據本揭示內容之部分實施例繪示另一種顯示元件的示意圖。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。

請參考第1A圖。第1A圖係根據本揭示內容之部分實施例繪示一種顯示裝置900的示意圖。如第1A圖所示，顯示裝置900包含複數個顯示元件。顯示元件成陣列排列且相互連接。顯示元件包含畫素PX、連接導線HL和連接導線VL。結構上，連接導線HL和VL彼此垂直交錯，而畫素PX配置於連接導線HL和VL彼此交錯重疊處。換言之，連接導線HL和VL形成網格狀，定義出多個交錯點及多個間隔區塊。畫素PX位於交錯點上，形成矩陣排列。

具體而言，如第1B圖所示，畫素PX包含電晶體T1、T2、電容C1和發光元件LED。第1A圖中的連接導線HL 包含第1B圖中的掃描線GL。掃描線GL電性耦接電晶體T1的控制端。第1A圖中的連接導線VL包含時脈訊號線及第1B圖中的資料線DL。資料線DL電性耦接電晶體T1的第一端。電晶體T1的第二端電性耦接電容C1的第一端和電晶體T2的控制端。電晶體T2的第二端電性耦接電容C1的第二端和發光元件LED的陽極端。

操作上，電晶體T1用以自掃描線GL接收掃描訊號，自資料線DL接收資料訊號，並根據掃描訊號選擇性地導通以輸出資料訊號至電晶體T2。電晶體T2用以自第一端接收系統高電壓VDD，自控制端接收資料訊號，並用以根據資料訊號選擇性地導通以輸出驅動電流至發光元件LED。發光元件根據驅動電流進行發光顯示。

在部分實施例中，如第1A圖所示，顯示裝置900更包含輔助訊號源PAD或輔助電路120(例如：移位暫存器SR、多工器MUX)。輔助訊號源PAD用以透過交流訊號線ACL輸出交流訊號。輔助電路120用以透過交流訊號線ACL接收或傳送交流訊號。在其他部分實施例中，顯示裝置900中的顯示元件可包含靜電保護元件(Electro Static Discharge，ESD)。具體而言，顯示裝置900係為拼接式顯示裝置，由多個顯示元件拼接而成。顯示裝置900的顯示元件可為無邊框顯示器。舉例來說，如第1A圖所示，顯示裝置900中多個顯示元建構成的D1範圍為顯示區。換言之，顯示裝置900中用以傳送輔助訊號的交流訊號源PAD及輔助電路120配置於顯示區D1內。

進一步說明，如第1A圖所示，交流訊號源PAD可配置於顯示裝置900中顯示區D1的邊緣。移位暫存器SR、多工器MUX等輔助電路120配置於顯示元件的中央。在部分實施例中，包含移位暫存器SR的顯示元件位於顯示裝置900兩側。包含多工器MUX的顯示元件位於顯示裝置900的上側或下側。

值得注意的是，第1A圖中繪示的畫素PX、交流訊號源PAD和輔助電路120僅為方便說明起見之示例，其大小、數量及分布方式並非用以限制本揭示內容。

請參考第2A圖和第2B圖。第2A圖、第2B圖係根據本揭示內容之部分實施例繪示顯示元件的訊號示意圖。如第2A圖所示，多工器MUX用以透過交流訊號線ACL傳送多工器控制訊號CS及資料訊號DIN。舉例來說，位於顯示元件中央的多工器MUX，透過左側的交流訊號線ACL接收來自交流訊號源PAD或相鄰顯示元件的多工器控制訊號CS，並透過上方的交流訊號線ACL接收來自交流訊號源PAD或相鄰顯示元件的資料訊號DIN。多工器MUX根據多工器控制訊號CS將資料訊號DIN傳送至相應的畫素PX。

如第2B圖所示，移位暫存器SR用以透過交流訊號線ACL傳送時脈訊號CK和掃描訊號G[N-1]、G[N]和G[N+1]。舉例來說，移位暫存器SR透過下方的交流訊號線ACL接收來自交流訊號源PAD或相鄰顯示元件的時脈訊號CK和掃描訊號G[N-1]。移位暫存器SR根據時脈訊號CK將掃描訊號G[N]透過右側的交流訊號線ACL傳送至下一個相鄰的 顯示元件，並根據時脈訊號CK將掃描訊號G[N+1]透過上方的交流訊號線ACL傳送至上方相鄰的顯示元件。

換言之，由於交流訊號(如：時脈訊號CK、資料訊號DIN、掃描訊號G[N])會在顯示元件之間傳遞，因此，在顯示裝置900的顯示區D1內會存在各種交流訊號。當交流訊號在畫素PX之間傳遞時，因為耦合效應(coupled effect)，畫素PX的驅動電晶體的源極端和閘極端之間的電壓差會受到交流訊號擾動，因而影響驅動電晶體輸出的驅動電流，造成驅動電流的穩定度降低。

請參考第3圖。第3圖係根據本揭示內容之部分實施例繪示一種顯示元件100的示意圖。於第3圖所示實施例中，與第1A圖、第2圖的實施例中相似的元件係以相同的元件符號表示，其操作及連接關係已於先前段落說明者，於此不再贅述。如第3圖所示，本揭示內容之顯示元件100包含交流訊號線ACL、連接導線HL、VL、畫素PX、屏蔽導線ML1和ML2。在部分實施例中，顯示元件100更包含輔助電路120。

結構上，屏蔽導線ML1配置於交流訊號線ACL和畫素PX之間。屏蔽導線ML2配置於交流訊號線ACL和畫素PX之間。在部分實施例中，如第3圖所示，在XY平面上，屏蔽導線ML1平行於交流訊號線ACL和連接導線HL，且配置於交流訊號線ACL和連接導線HL之間。屏蔽導線ML2平行於交流訊號線ACL和連接導線VL之間，且配置於交流訊號線ACL和連接導線VL之間。

其中，屏蔽導線ML1和屏蔽導線ML2處於畫素 PX的驅動電晶體之汲極端的電壓準位。在部分實施例中，屏蔽導線ML1和屏蔽導線ML2電性連接畫素PX的驅動電晶體的汲極端，屏蔽導線ML1和屏蔽導線ML2處於系統低電壓準位(OVSS)或接地準位(0V)。

如此一來，由於屏蔽導線ML1和ML2將畫素PX和交流訊號線ACL隔開，又由於屏蔽導線ML1和ML2處於系統低電壓準位，因此交流訊號會被屏蔽導線ML1和ML2屏蔽，而使得畫素PX的驅動電晶體的源極端不會受到干擾。

關於屏蔽導線ML1和ML2的詳細配置，請參考第4圖、第5圖和第6圖。第4圖繪示了第3圖之實施例之顯示元件100沿切線A4-A4’的剖面示意圖。如第3圖所示，切線A4-A4’係平行於Y方向。在第4圖中，繪示出畫素PX中的驅動電晶體、發光元件LED、連接導線HL、VL-D、VL-S、屏蔽導線ML1、交流訊號線ACL、基板GS和絕緣層BP1、BP2、BP3在YZ平面上的相對關係。其中，連接導線HL、屏蔽導線ML1和交流訊號線ACL在Z方向上位於同一個XY平面。連接導線VL-D、VL-S在Z方向上位於同一個XY平面。

結構上，具體而言，在垂直投影方向(即，Z方向)上，驅動電晶體配置於基板GS上，發光元件LED配置於基板GS和驅動電晶體之上。舉例來說，如第4圖所示，半導體層AS配置於基板GS上。絕緣層BP1配置於基板GS與半導體層AS之上，且絕緣層BP1覆蓋至少部份半導體層AS。連接導線HL配置於半導體層AS與絕緣層BP1之上，電性連接驅動電晶體的閘極端。絕緣層BP2配置於連接導線HL及絕緣層BP1之 上。連接導線VL-D、VL-S配置於絕緣層BP2之上，分別電性連接驅動電晶體的汲極端和源極端。絕緣層BP2被蝕刻而形成開口N1和N2，使得連接導線VL-D、VL-S分別經由開口N1和N2連接半導體層AS。絕緣層BP3配置於連接導線VL-D、VL-S之上。發光元件LED配置於絕緣層BP3之上。絕緣層BP3被蝕刻而形成開口N3，使得發光元件LED的陽極端ANO經由開口N3連接連接導線VL-D。發光元件LED的陰極端CAT電性連接顯示元件的陰極導線(圖中未示)。

於此實施例中，如第4圖所示，顯示元件100更包含基板GS、第一導體層M1以及第二導體層M2。於一些實施例中，第一導體層M1中鋪設圖案化的金屬導線，例如，連接導線HL、屏蔽導線ML1和交流訊號線ACL配置於絕緣層BP1和BP2之間的第一導體層M1。絕緣層BP2堆疊於第一導體層M1上。第二導體層M2大致設置絕緣層BP2上，第二導體層M2中鋪設圖案化的金屬導線，舉例來說，連接導線VL-D和VL-S配置於絕緣層BP2和BP3之間的第二導體層M2。

如第4圖所示，屏蔽導線ML1在畫素PX和交流訊號線ACL之間。換言之，屏蔽導線ML1在連接導線VL和交流訊號線ACL之間。

在部分實施例中，基板GS可由玻璃基板、塑膠基板或其他合適之硬式或可饒式基板據以實施。第一導體層M1中的連接導線HL、屏蔽導線ML1和交流訊號線ACL和第二導體層M2中的連接導線VL-D和VL-S可由金屬或其他導電材料據以實施。發光元件LED可由發光二極體(Light-emitting diode，LED)、次毫米發光二極體(mini LED)或微發光二極體(micro LED)來實施。

第5圖繪示了第3圖之實施例之顯示元件100沿切線A5-A5’的剖面示意圖。於第5圖所示實施例中，與第4圖的實施例中相似的元件係以相同的元件符號表示，其結構及連接關係已於先前段落說明者，於此不再贅述。如第3圖所示，切線A5-A5’係平行於X方向。在第5圖中，繪示出畫素PX中的驅動電晶體、發光元件LED、連接導線HL、VL-D、VL-S、屏蔽導線ML2、交流訊號線ACL、基板GS和絕緣層BP1、BP2、BP3在XZ平面上的相對關係。其中，連接導線VL-D、VL-S、屏蔽導線ML2和交流訊號線ACL在Z方向上位於同一個XY平面。具體而言，連接導線VL-D、VL-S、屏蔽導線ML2和交流訊號線ACL配置於絕緣層BP2和BP3之間的第二導體層M2。如第5圖所示，屏蔽導線ML2在畫素PX和交流訊號線ACL之間。換言之，屏蔽導線ML2在連接導線VL和交流訊號線ACL之間。

請一併參考第3圖和第6圖。第6圖繪示了第3圖之實施例之顯示元件100沿切線A6-A6’的剖面示意圖。於第6圖所示實施例中，與第4圖和第5圖的實施例中相似的元件係以相同的元件符號表示，其結構及連接關係已於先前段落說明者，於此不再贅述。如第3圖所示，切線A5-A5’係與X方向或Y方向約呈45度角。在第6圖中，繪示出畫素PX中的驅動電晶體、發光元件LED、連接導線HL、VL-D、VL-S、屏蔽導線ML1、ML2、輔助電路120中的電晶體、基板GS和絕緣層 BP1、BP2、BP3的相對關係。輔助電路120中的電晶體的源極端、閘極端和汲極端分別電性連接交流訊號線ACL。

其中，連接導線HL、屏蔽導線ML2和部分交流訊號線ACL在Z方向上位於同一個XY平面。連接導線VL-D、VL-S、屏蔽導線ML2和部分交流訊號線ACL在Z方向上位於另一個XY平面。具體而言，連接導線HL、屏蔽導線ML2和部分交流訊號線ACL配置於絕緣層BP1和BP2之間的第一導體層M1。連接導線VL-D、VL-S、屏蔽導線ML2和部分交流訊號線ACL配置於絕緣層BP2和BP3之間的第二導體層M2。

另外，如第3圖所示，在部分實施例中，屏蔽導線ML1和ML2透過接觸點O1電性耦接。具體而言，如第6圖所示，絕緣層BP2被蝕刻而成開口N4，使得屏蔽導線ML2經由開口N4連接屏蔽導線ML1。

換言之，如第3圖所示，在垂直投影方向(即，Z方向)上，屏蔽導線ML1和ML2重疊處構成多個環狀導線R1。環狀導線R1分別環繞畫素PX。如此一來，由於環狀導線R1將畫素PX和交流訊號線ACL隔開，又由於環狀導線R1處於系統低電壓準位或接地準位，因此交流訊號會被環狀導線R1屏蔽，而確保畫素PX的驅動電晶體的源極端不會受到干擾。

值得注意的是，第3圖中所繪示的屏蔽導線ML1、ML2和環狀導線R1僅為方便說明之示例，其形狀、大小、分布的範圍及連接方式可由本領域具有通常知識者依據實際需求進行設計，並不以此為限。

請參考第7A圖。第7A圖係根據本揭示內容之部 分實施例繪示另一種顯示元件100的示意圖。如第7A圖所示，顯示元件100包含連接導線HL、VL、畫素PX和屏蔽層MESH。在部分實施例中，顯示元件100更包含交流訊號線ACL和輔助電路120。

結構上，和第3圖之實施例相似，連接導線HL和VL彼此垂直交錯形成網格狀，定義出多個交錯點及多個間隔區塊。畫素PX配置於交錯點上，形成矩陣排列。交流訊號線ACL部分位於間隔區塊內。而輔助電路120配置於間隔區塊內。與第3圖所示實施例相比，在本實施例中，屏蔽層MESH配置於間隔區塊內。換言之，在垂直投影方向(即，Z方向)上，連接導線HL、VL和畫素PX皆與屏蔽層MESH相互不重疊。

此外，屏蔽層MESH處於畫素PX的驅動電晶體之汲極端的電壓準位。在部分實施例中，屏蔽層MESH電性連接畫素PX的驅動電晶體的汲極端。換言之，屏蔽層MESH處於系統低電壓準位(OVSS)或接地準位(0V)。

如此一來，藉由在畫素PX、輔助電路120和連接導線HL、VL之外的區域填充屏蔽層MESH，便能夠防止畫素PX的驅動電晶體的源極端或閘極端被交流訊號因耦合而產生電性干擾。

請參考第7B圖。第7B圖係根據本揭示內容之部分實施例繪示另一種顯示元件100的示意圖。於第7B圖所示實施例中，與第7A圖的實施例中相似的元件係以相同的元件符號表示，其操作及結構已於先前段落說明者，於此不再贅述。 如第7B圖所示，顯示元件100更包含環狀導線RING。結構上，環狀導線RING配置環繞畫素PX。

此外，環狀導線RING亦處於畫素PX的驅動電晶體之汲極端的電壓準位。在部分實施例中，環狀導線RING電性連接畫素PX的驅動電晶體的汲極端。在其他部份實施例中，環狀導線RING透過接觸點(圖中未示)電性連接屏蔽層MESH。換言之，環狀導線RING亦處於系統低電壓準位(OVSS)或接地準位(0V)。

如此一來，藉由環繞畫素PX的環狀導線RING，便能夠確保畫素PX的驅動電晶體的源極端或閘極端不受到交流訊號的電性干擾。

需要說明的是，在不衝突的情況下，在本揭示內容各個圖式、實施例及實施例中的特徵與電路可以相互組合。圖式中所繪示的電路僅為示例之用，係簡化以使說明簡潔並便於理解，並非用以限制本案。此外，上述各實施例中的各個裝置、單元及元件可以由各種類型的數位或類比電路實現，亦可分別由不同的積體電路晶片實現，或整合至單一晶片。上述僅為例示，本揭示內容並不以此為限。

綜上所述，本案透過應用上述各個實施例中，藉由屏蔽導線、環狀導線及/或屏蔽層將畫素PX的驅動電晶體和交流訊號線ACL隔開，使得處於系統低電壓準位或接地準位的屏蔽導線、環狀導線及/或屏蔽層能夠屏蔽交流訊號，而使得驅動電晶體的源極端或閘極端不會受到耦合干擾。

雖然本揭示內容已以實施方式揭露如上，然其並 非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示元件

120‧‧‧輔助電路

PX‧‧‧畫素

HL、VL‧‧‧連接導線

ACL‧‧‧交流訊號線

R1‧‧‧環狀導線

ML1、ML2‧‧‧屏蔽導線

O1‧‧‧接觸點

A4-A4’、A5-A5’、A6-A6’‧‧‧切線

X、Y、Z‧‧‧方向

Claims (10)

1. 一種顯示裝置，包含：複數個顯示元件，該些顯示元件成陣列排列且相互連接，該些顯示元件之一者將一交流訊號傳送至該些顯示元件之另一者，該些顯示元件之任一者包含：一交流訊號線，用以傳送該交流訊號；一第一連接導線和一第二連接導線，彼此垂直交錯；一畫素，該畫素配置於該第一連接導線和該第二連接導線彼此交錯重疊處，該畫素包含一驅動電晶體和一發光元件；一第一屏蔽導線，該第一屏蔽導線配置於該交流訊號線與該畫素之間；一第二屏蔽導線，該第二屏蔽導線配置於該交流訊號線與該畫素之間；以及其中，該第一屏蔽導線和該第二屏蔽導線處於該驅動電晶體之汲極端的電壓準位。
2. 如請求項1所述之顯示裝置，其中該第一屏蔽導線配置於該交流訊號線與該第一連接導線之間，該第二屏蔽導線配置於該交流訊號線與該第二連接導線之間。
3. 如請求項1所述之顯示裝置，其中該些顯示元件之一者更包含： 一輔助電路，該輔助電路耦接該交流訊號線，該輔助電路用以透過該交流訊號線接收或傳送該交流訊號。
4. 如請求項1所述之顯示裝置，其中該些顯示元件之任一者更包含一基板、一第一導體層和一第二導體層，其中該第一連接導線配置於該第一導體層並電性耦接該驅動電晶體的閘極端，該第二連接線配置於該第二導體層並電性耦接該驅動電晶體的源極端。
5. 如請求項4所述之顯示裝置，其中該第一屏蔽導線配置於該第一導體層，該第二屏蔽導線配置於該第二導體層，該交流訊號線配置於該第一導體層或該第二導體層。
6. 如請求項5所述之顯示裝置，其中該第一屏蔽導線和該第二屏蔽導線透過一接觸點電性耦接。
7. 如請求項6所述之顯示裝置，其中該些第一屏蔽導線和該些第二屏蔽導線在垂直投影方向上重疊處構成複數個環狀導線，該些環狀導線分別環繞該些畫素。
8. 一種顯示裝置，包含：複數個顯示元件，該些顯示元件成陣列排列且相互連接，該些顯示元件之一者將一交流訊號傳送至該些顯示元件之另 一者，該些顯示元件之任一者包含：複數個第一連接導線和複數個第二連接導線，彼此垂直交錯定義出複數個間隔區塊；複數個畫素，該些畫素配置於該些第一連接導線和該些第二連接導線相互交錯重疊處，每個畫素包含一驅動電晶體和一發光元件；以及一屏蔽層，配置於該些間隔區塊內，該屏蔽層處於該些驅動電晶體之汲極端的電壓準位，其中，該些第一連接導線、該些第二連接導線和該些畫素在垂直投影方向上與該屏蔽層不重疊。
9. 如請求項8所述之顯示裝置，其中該些顯示元件之一者更包含：一交流訊號線，該交流訊號線部份位於該些間隔區塊內；以及一輔助電路，該輔助電路配置於該些間隔區塊內，該輔助電路耦接該交流訊號線，用以透過該交流訊號線傳送該交流訊號。
10. 如請求項8所述之顯示裝置，其中該些顯示元件之一者更包含：一環狀導線，該環狀導線配置環繞該些畫素之一者，該環狀導線處於該驅動電晶體之汲極端的電壓準位。

Images