CN117174716A - 一种显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，该显示面板的像素驱动电路包括驱动晶体管和第一开关晶体管，第一开关晶体管电连接在第一信号线与驱动晶体管之间，且通过第一连接部与驱动晶体管的第一极电连接，第一开关晶体管响应于第一栅极信号线的信号而导通；像素驱动电路包括第二开关晶体管，第二开关晶体管响应于第二栅极信号线的信号而导通；沿显示面板的厚度方向，第二栅极信号线与第一连接部至少部分交叠形成交叠区域；显示面板还包括位于第二栅极信号线与第一连接部之间的屏蔽结构；屏蔽结构与交叠区域至少部分交叠。显示面板通过设置的屏蔽结构可以有效的减弱第一连接部和第二栅极信号线之间的信号干扰，从而保证显示面板的显示效果。

Description

一种显示面板和显示装置

技术领域

本发明涉及显示面板技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的不断发展，显示面板已广泛应用于人们的生产和生活中。但是现有技术中的显示面板仍存在一些技术问题亟待解决。例如，相对距离较近的信号走线之间会存在一些信号的干扰，从而影响显示面板的显示效果。

发明内容

本发明实施例提供了一种显示面板和显示装置，在显示面板中设置的屏蔽结构，以有效的减弱第一连接部和第二栅极信号线之间存在的信号干扰，从而保证显示面板的显示效果。

第一方面，本发明实施例提供的一种显示面板，包括像素驱动电路和信号线；

所述像素驱动电路包括驱动晶体管和第一开关晶体管，所述信号线包括第一信号线和第一栅极信号线；所述第一开关晶体管电连接在所述第一信号线与所述驱动晶体管之间，且通过第一连接部与所述驱动晶体管的第一极电连接，所述第一开关晶体管响应于所述第一栅极信号线的信号而导通，将所述第一信号线的信号传输至所述驱动晶体管的第一极；

所述像素驱动电路还包括第二开关晶体管，所述信号线还包括第二栅极信号线，所述第二开关晶体管响应于所述第二栅极信号线的信号而导通；

沿所述显示面板的厚度方向，所述第二栅极信号线与所述第一连接部至少部分交叠形成交叠区域；

所述显示面板还包括位于所述第二栅极信号线与所述第一连接部之间的屏蔽结构；沿所述显示面板的厚度方向，所述屏蔽结构与所述交叠区域至少部分交叠。

第二方面，本发明实施例提供的一种显示装置，包括第一方面所述的显示面板。

本发明实施例提供一种显示面板，该显示面板包括像素驱动电路和信号线，信号线被配置为向像素驱动电路提供相关的信号。像素驱动电路包括驱动晶体管、第一开关晶体管和第二开关晶体管，信号线包括第一信号线、第一栅极信号线和第二栅极信号线。具体的，第一开关晶体管响应于第一栅极信号线的信号而导通，将第一信号线的信号传输至驱动晶体管的第一极，第二开关晶体管响应于第二栅极信号线的信号而导通。进一步的，第一开关晶体管电连接在第一信号线与驱动晶体管之间，且通过第一连接部与驱动晶体管的第一极电连接。沿显示面板的厚度方向，设置的第一连接部与第二栅极信号线存在交叠区域，并且在交叠区域中，第二栅极信号线与第一连接部之间设置屏蔽结构。屏蔽结构可以有效的减弱第一连接部和第二栅极信号线之间的信号干扰，从而保证显示面板中各个信号的稳定传输，进而保证显示面板的显示效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的一种像素驱动电路的电路元件图；

图3是本发明实施例提供的另一种显示面板的结构示意图；

图4是图3提供的一种显示面板中一部分结构的示意图；

图5是图3提供的一种显示面板中另一部分结构的示意图；

图6是图3提供的一种显示面板中另一部分结构的示意图；

图7是图3提供的一种显示面板中另一部分结构的示意图；

图8是图3提供的一种显示面板中另一部分结构的示意图；

图9是图3提供的一种显示面板中另一部分结构的示意图；

图10是图3提供的一种显示面板中另一部分结构的示意图；

图11是图3提供的一种显示面板中另一部分结构的示意图；

图12是本发明实施例提供的另一种像素驱动电路的电路元件图；

图13是本发明实施例提供的另一种显示面板的结构示意图；

图14是图13提供的一种显示面板中一部分结构的示意图；

图15是图13提供的一种显示面板中另一部分结构的示意图；

图16是图13提供的一种显示面板中另一部分结构的示意图；

图17是图13提供的一种显示面板中另一部分结构的示意图；

图18是本发明实施例提供的另一种像素驱动电路的电路元件图；

图19是本发明实施例提供的另一种像素驱动电路的电路元件图；

图20是图3提供的一种显示面板中另一部分结构的示意图；

图21是图1中沿剖线B-B’的一种截面示意图；

图22是图3提供的一种显示面板中另一部分结构的示意图；

图23是图3提供的一种显示面板中另一部分结构的示意图；

图24是图3提供的一种显示面板中另一部分结构的示意图；

图25是图3提供的一种显示面板中另一部分结构的示意图；

图26是本发明实施例提供的另一种显示面板的结构示意图；

图27是本发明实施例提供的另一种显示面板的结构示意图；

图28是本发明实施例提供的一种显示面板发光元件的排布示意图；

图29是本发明实施例提供的在一个驱动周期内提供到图2中所示的像素驱动电路的信号的实施方式的时序图；

图30是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列单元的系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它单元。

图1是本发明实施例提供的一种显示面板的结构示意图，图2是本发明实施例提供的一种像素驱动电路的电路元件图，图3是本发明实施例提供的另一种显示面板的结构示意图，图4是图3提供的一种显示面板中一部分结构的示意图，图5是图3提供的一种显示面板中另一部分结构的示意图，图6是图3提供的一种显示面板中另一部分结构的示意图，图7是图3提供的一种显示面板中另一部分结构的示意图，图8是图3提供的一种显示面板中另一部分结构的示意图，图9是图3提供的一种显示面板中另一部分结构的示意图，图10是图3提供的一种显示面板中另一部分结构的示意图，图11是图3提供的一种显示面板中另一部分结构的示意图，图12是本发明实施例提供的另一种像素驱动电路的电路元件图，图13是本发明实施例提供的另一种显示面板的结构示意图，图14是图13提供的一种显示面板中一部分结构的示意图，图15是图13提供的一种显示面板中另一部分结构的示意图，图16是图13提供的一种显示面板中另一部分结构的示意图，图17是图13提供的一种显示面板中另一部分结构的示意图，参考图1至图17所示，本发明实施例提供一种显示面板10，该显示面板10包括像素驱动电路100和信号线101；像素驱动电路100包括驱动晶体管T3和第一开关晶体管Ta，信号线101包括第一信号线101a和第一栅极信号线101b；第一开关晶体管Ta电连接在第一信号线101a与驱动晶体管T3之间，且通过第一连接部300与驱动晶体管T3的第一极电连接，第一开关晶体管Ta响应于第一栅极信号线101b的信号而导通，将第一信号线101a的信号传输至驱动晶体管T3的第一极；像素驱动电路100还包括第二开关晶体管Tb，信号线101还包括第二栅极信号线101c，第二开关晶体管Tb响应于第二栅极信号线101c的信号而导通；沿显示面板10的厚度方向，第二栅极信号线101c与第一连接部300至少部分交叠形成交叠区域；显示面板10还包括位于第二栅极信号线101c与第一连接部300之间的屏蔽结构410；沿显示面板10的厚度方向，屏蔽结构410与交叠区域至少部分交叠。

其中，参考图1所示，显示面板10包括像素驱动电路100，像素驱动电路100与显示面板10的发光元件200电连接，实现对发光元件200的驱动，保证发光元件200的发光显示。具体的，显示面板10还包括的信号线101被配置为像素驱动电路100提供电压信号和/或电流信号，进而保证显示面板10整体的显示效果。

进一步的，像素驱动电路100的设置方式具有多样性。示例性的，驱动晶体管100可以是“7T1C”、“8T1C”或“7T2C”等，其中，“T”表示晶体管，“C”表示存储电容。具体的，参考图2所示，像素驱动电路100以“8T1C”进行举例说明，参考图12所示，像素驱动电路100以“7T1C”进行举例说明。基于像素驱动电路100的设置方式，本领域的技术人员可以根据需求进行适应性的调整。

示例性的，参考图2和图12所示，像素驱动电路100可以包括第一发光控制晶体管T1、数据写入晶体管T2、驱动晶体管T3、阈值补偿晶体管T4、初始化晶体管T5、第二发光控制晶体管T6、复位晶体管T7及存储电容Cst，进一步的，图2中的像素驱动电路100还包括偏置晶体管T8。具体的，对于像素驱动电路100的工作过程，参考图2进行举例说明，扫描信号线S1控制该像素驱动电路100的初始化晶体管T5的导通或关断，并在初始化晶体管T5导通时对驱动晶体管T3的栅极电位进行重置，即将初始化信号线VREF1的初始化信号传输至初始化晶体管T5并且对驱动晶体管T3、初始化晶体管T5、阈值补偿晶体管T4和存储电容Cst的连接节点(第一节点N1)进行复位。扫描信号线SP*控制该像素驱动电路100的数据写入晶体管T2的导通和关断，并在数据写入晶体管T2的导通时，将数据信号线Data上的数据信号写到驱动晶体管T3的栅极。扫描信号线S2控制阈值补偿晶体管T4的导通和关断，并且在阈值补偿晶体管T4导通时对驱动晶体管T3的阈值电压进行补偿。同时，扫描信号线SP控制复位晶体管T7的导通和关断，并且在复位晶体管T7导通时对与像素驱动电路100连接的发光元件200的阳极进行复位，即将复位信号线VREF2的复位信号传输至发光元件200的阳极。发光控制信号线EMIT控制第一发光控制晶体管T1和第二发光控制晶体管T6的导通和关断，并且在控制第一发光控制晶体管T1和第二发光控制晶体管T6导通时电源信号线PVDD传输的电源信号传输至发光元件200，从而实现发光元件200的显示和发光。进一步的，参考图2所示，像素驱动电路100还包括一个偏置晶体管T8，扫描信号线SP控制偏置晶体管T8的导通或关断，并在偏置晶体管T8导通时对驱动晶体管T3进行偏置调节，即将偏置电压信号线DVH的偏置信号传输至偏置晶体管T8，并且对驱动晶体管T3、第一发光控制晶体管T1、数据写入晶体管T2的连接节点(第二节点N2)进行偏置调节，保证驱动晶体管T3的工作稳定性。

进一步的，参考图2所示，像素驱动电路100中的晶体管的种类具有多样性，可以同时存在氧化物晶体管(Indium Gallium Zinc Oxide，IGZO)和低温多晶硅晶体管(LowTemperature Poly-Silicon，LTPS)，氧化物晶体管具有漏电流小等优势，低温多晶硅晶体管具有开关速度高、载流子迁移率高和功率小等优点。将LTPO与IGZO相结合的LTPO(LowTemperature Polycrystalline Oxide，低温多晶氧化物)的显示面板技术。该显示面板10不仅具有LTPS显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有IGZO的漏电流小的优势。参考图12所示，像素驱动电路100中的晶体管可以均为低温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)，该显示面板10的工艺制备简单，并且膜层设计的成本较低。基于显示面板10的具体种类，本发明实施例不进行限定，可以根据实际的生产需求进行适应性的调整。

具体的，参考图2所示，像素驱动电路100包括驱动晶体管T3和第一开关晶体管Ta，其中，第一开关晶体管Ta可以为像素驱动电路100中的偏置晶体管T8。进一步的，显示面板10还包括信号线101，第一信号线101a是用于给偏置晶体管T8传输偏置信号的偏置电压信号线DVH，第一栅极信号线101b是用于控制偏置晶体管T8导通和关断的扫描信号线SP。继续参考图2所示，第一开关晶体管Ta电连接在第一信号线101a与驱动晶体管T3之间，在第一开关晶体管Ta响应于第一栅极信号线101b的信号而导通时，可以将第一信号线101a的信号传输至驱动晶体管T3的第一极，即传输至驱动晶体管T3是输入端。其中，在对驱动晶体管T3的栅极进行复位之前，可以将偏置电压信号线DVH提供的偏置电压写入驱动晶体管T3的第一极，对驱动晶体管T3的第一极进行电位刷新，使驱动晶体管T3的器件特性被置为确定的初始状态，消除上一帧所写入的数据信号对驱动晶体管T3的器件特性的影响。具体的，在对驱动晶体管T3写入数据信号之后，驱动晶体管T3的第一极的电压会发生漏电的情况，导致驱动晶体管T3的第一极的电位发生较大偏移，此时通过控制偏置晶体管T8导通，利用偏置晶体管T8向驱动晶体管T3的第一极写入偏置电压，可以使驱动晶体管T3的偏置状态与刚写入数据信号时的偏执状态维持一致，以提高驱动晶体管T3工作状态的稳定性。

进一步的，参考图3至图11所示，图3用于示出显示面板10整体的结构示意图，基于显示面板10由多层膜层交叠设置，便于清晰的了解膜层的具体设置位置，参考图4至图11，将显示面板10中不同的膜层由底部到顶部一一示例出。依次包括第一有源层Poly所在的膜层110、第一金属层M1所在的膜层120、第一电容极板Mc所在膜层130、第二有源层Igzo所在的膜层140、第一栅极层Mg所在膜层150、第二金属层M2所在的膜层160、第三金属层M3所在的膜层170及第四金属层M4所在的膜层180等。具体的，基于图4至图11的膜层对应关系，参考图2和图9所示，沿显示面板10的厚度方向，显示面板10包括的第一连接部300可以保证第一开关晶体管Ta和驱动晶体管T3的电连接关系。

进一步的，参考图2所示，像素驱动电路100包括的第二开关晶体管Tb可以为第一发光控制晶体管T1，第二栅极信号线101c用于控制第一发光控制晶体管T1的导通和关断。参考图3、图5和图9所示，沿显示面板10的厚度方向，第一连接部300和第二栅极信号线101c存在交叠，会形成交叠区域。进一步的，参考图3和图8所示，沿显示面板10的厚度方向，显示面板10还包括在第二栅极信号线101c和第一连接部300之间设置的屏蔽结构410，换句话说，屏蔽结构410设置在交叠区域处。设置的屏蔽结构410可以降低第二栅极信号线101c与第一连接部300之间产生的寄生电容，从而降低第二栅极信号线101c传输的发光控制信号对第一连接部300的干扰。因第一连接部300与驱动晶体管T3电连接，在减弱第一连接部300的受干扰情况，也就是保证了驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

具体的，参考图12所示，像素驱动电路100包括驱动晶体管T3和第一开关晶体管Ta，其中，第一开关晶体管Ta可以为像素驱动电路100中的数据写入晶体管T2。进一步的，显示面板10还包括信号线101，第一信号线101a是用于给数据写入晶体管T2传输数据信号的数据信号线Data，第一栅极信号线101b是用于控制数据写入晶体管T2导通和关断的扫描信号线SP。继续参考图12所示，第一开关晶体管Ta电连接在第一信号线101a与驱动晶体管T3之间，在第一开关晶体管Ta响应于第一栅极信号线101b的信号而导通时，可以将第一信号线101a的信号传输至驱动晶体管T3的第一极，即传输至驱动晶体管T3是输入端。

进一步的，参考图13至图17所示，图13用于示出显示面板10整体的结构示意图，基于显示面板10由多层膜层交叠设置，便于清晰的了解膜层的具体设置位置，参考图14至图17，将显示面板10中不同的膜层由底部到顶部一一示例出。依次包括第一有源层Poly所在的膜层210、第一金属层M1所在的膜层220、第一电容极板Mc所在膜层230和第二金属层M2所在的膜层260等。具体的，基于图13至图17的膜层对应关系，沿显示面板10的厚度方向，显示面板10包括的第一连接部300可以保证第一开关晶体管Ta和驱动晶体管T3的电连接关系。

进一步的，参考图12所示，像素驱动电路100包括的第二开关晶体管Tb可以为第一发光控制晶体管T1，信号线101的第二栅极信号线101c是用于控制第一发光控制晶体管T1的导通和关断。参考图13、图15和图17所示，沿显示面板10的厚度方向，第一连接部300和第二栅极信号线101c存在交叠，会形成交叠区域。进一步的，参考图13和图16所示，沿显示面板10的厚度方向，显示面板10还包括在第二栅极信号线101c和第一连接部300之间设置的屏蔽结构410，换句话说，屏蔽结构410设置在交叠区域处。设置的屏蔽结构410可以降低第二栅极信号线101c与第一连接部300之间产生的寄生电容，从而降低第二栅极信号线101c传输的发光控制信号对第一连接部300的干扰。因第一连接部300与驱动晶体管T3电连接，在减弱第一连接部300的受干扰情况，也就是保证了驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

综上，本发明实施例提供的显示面板，在沿显示面板的厚度方向，第二栅极信号线与第一连接部之间设置屏蔽结构，该屏蔽结构可以有效的减弱第一连接部和第二栅极信号线之间的信号干扰，从而保证显示面板中各个信号的稳定传输，进而保证显示面板的显示效果。

继续参考图2至图17所示，第一连接部300与驱动晶体管T3的第一极通过过孔连接。

具体的，第一连接部300与驱动晶体管T3的第一极通过过孔直接电连接，而非通过其他晶体管与驱动晶体管T3的第一极电连接，第一连接部300作为第一开关晶体管Ta与驱动晶体管T3之间的连接桥梁，保证第一开关晶体管Ta与驱动晶体管T3之间的直接电连接关系。

图18是本发明实施例提供的另一种像素驱动电路的电路元件图，参考图2和图18所示，第一开关晶体管Ta包括偏置晶体管T8，第一信号线101a包括偏置电压信号线DVH，第一栅极信号线101b包括第一扫描信号线SP，偏置晶体管T8响应于第一扫描信号线SP的信号而导通，将偏置电压信号线DVH的信号传输至驱动晶体管T3的第一极；第二开关晶体管Tb包括第一发光控制晶体管T1，显示面板10还包括第二信号线101d，第二信号线101d包括电源信号线PVDD，第二栅极信号线101c包括第一发光控制信号线EMIT1，第一发光控制晶体管T1电连接在第一发光控制信号线EMIT1和驱动晶体管T3的第一极之间，第一发光控制晶体管T1响应于第一发光控制信号线EMIT1上的信号而导通，将电源信号线PVDD上的信号传输至驱动晶体管T3的第一极；或，第二开关晶体管Tb包括第二发光控制晶体管T6，第二栅极信号线101c包括第二发光控制信号线EMIT2，第二发光控制晶体管T6电连接在驱动晶体管T6和发光元件200之间，第二发光控制晶体管T6响应于第二发光控制信号线EMIT2上的信号而导通，电连接驱动晶体管T3和发光元件200。

具体的，参考图2和图18所示，像素驱动电路100中，第一开关晶体管Ta可以是偏置晶体管T8，第一栅极信号线101b包括第一扫描信号线SP，通过第一扫描信号线SP控制偏置晶体管T8的导通或者关断，在偏置晶体管T8导通时，偏置电压信号线DVH的信号传输至驱动晶体管T3的第一极。

进一步的，第二开关晶体管Tb包括第一发光控制晶体管T1和第二发光控制晶体管T6，其中第一发光控制晶体管T1设置在与其电连接的第二栅极信号线101c和驱动晶体管T3的第一极之间。第二发光控制晶体管T6位于驱动晶体管T6和发光元件200之间。具体的，参考图18所示，第二栅极信号线101c可以包括第一发光控制信号线EMIT1和第二发光控制信号线EMIT2，其中第一发光控制信号线EMIT1控制第一发光控制晶体管T1的导通和关断，第二发光控制信号线EMIT2控制第二发光控制晶体管T2的导通和关断。需要说明的是，图18中连接第一发光控制晶体管T1和第二发光控制晶体管T2的发光控制信号线EMIT为两条不同的走线，图2中连接第一发光控制晶体管T1和第二发光控制晶体管T2为同一发光控制信号线EMIT，也体现了第二栅极信号线101c的多样性设置。

具体的，在控制第一发光控制晶体管T1的导通时，电源信号线PVDD上的信号可以通过第一发光控制晶体管T1传输至驱动晶体管T3的第一极，在控制第二发光控制晶体管T2的导通时，可以将驱动晶体管T3产生的相关驱动信号电流传输至发光元件200，从而实现显示面板10的显示效果。

基于上述设置，第一开关晶体管Ta为偏置晶体管T8，由于偏置晶体管T8与驱动晶体管T3的连接路径上设置有第一发光控制信号线EMIT1，并且由于偏置晶体管T8以及驱动晶体管T3的有源层所在膜层(如上所述的第一有源层Poly)与第一发光控制信号线EMIT1所在膜层(如上所述的第一金属层M1)之间的膜层间距较小，因此为了避免高频变化的第一发光控制信号线EMIT1上的信号对驱动晶体管的第一极上的电位造成干扰，一方便设置偏置晶体管T8和驱动晶体管T3通过第一连接部300实现电连接，第一连接部300所在膜层(如上所述的第二金属层M2)与第一发光控制信号线EMIT1所在膜层之间的膜层间距，相比驱动晶体管T3的有源层所在膜层(如上所述的第一有源层Poly)与第一发光控制信号线EMIT1所在膜层(如上所述的第一金属层M1)之间的间距较大，可以降低避免高频变化的第一发光控制信号线EMIT1上的信号对驱动晶体管的第一极上的电位带来的干扰。并且进一步在第一发光控制信号线EMIT1与第一连接部300的交叠区域设置屏蔽结构410，进一步降低第一发光控制信号线EMIT1与第一连接部300之间产生的寄生电容，从而降低第一发光控制信号线EMIT1上传输层的发光控制信号对第一连接部300的干扰，保证了驱动晶体管第一极上的电位稳定，进一步保证驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

图19是本发明实施例提供的另一种像素驱动电路的电路元件图，参考图12和图19所示，第一开关晶体管Ta包括数据写入晶体管T2，第一信号线101a包括数据信号线Data，第一栅极信号线101b包括第二扫描信号线SP，数据写入晶体管T2响应于第二扫描信号线SP的信号而导通，将数据信号线Data的信号传输至驱动晶体管T3的第一极；第二开关晶体管Tb包括第一发光控制晶体管T1，显示面板10还包括第二信号线101d，第二信号线101d包括电源信号线PVDD，第二栅极信号线101c包括第一发光控制信号线EMIT1，第一发光控制晶体管T1电连接在第一发光控制信号线EMIT1和驱动晶体管T3的第一极之间，第一发光控制晶体管T1响应于第一发光控制信号线EMIT1上的信号而导通，将电源信号线PVDD上的信号传输至驱动晶体管T3的第一极；或，第二开关晶体管Tb包括第二发光控制晶体管T6，第二栅极信号线101c包括第二发光控制信号线EMIT2，第二发光控制晶体管T6电连接在驱动晶体管T3和发光元件200之间，第二发光控制晶体管T6响应于第二发光控制信号线EMIT2上的信号而导通，电连接驱动晶体管T3和发光元件200。

具体的，参考图12和图19所示，像素驱动电路100中，第一开关晶体管Ta可以是数据写入晶体管T2，第一栅极信号线101b包括第二扫描信号线SP，通过第二扫描信号线SP控制数据写入晶体管T2的导通或者关断，在数据写入晶体管T2导通时，数据信号线Data的信号传输至驱动晶体管T3的第一极。

进一步的，第二开关晶体管Tb包括第一发光控制晶体管T1和第二发光控制晶体管T6，其中第一发光控制晶体管T1设置在与其电连接的第二栅极信号线101c和驱动晶体管T3的第一极之间。第二发光控制晶体管T6位于驱动晶体管T6和发光元件200之间。具体的，参考图19所示，第二栅极信号线101c可以包括第一发光控制信号线EMIT1和第二发光控制信号线EMIT2，其中第一发光控制信号线EMIT1控制第一发光控制晶体管T1的导通和关断，第二发光控制信号线EMIT2控制第二发光控制晶体管T2的导通和关断。需要说明的是，图19中连接第一发光控制晶体管T1和第二发光控制晶体管T2的发光控制信号线EMIT为两条不同的走线，图12中连接第一发光控制晶体管T1和第二发光控制晶体管T2为同一发光控制信号线EMIT，也体现了第二栅极信号线101c的多样性设置。

具体的，在控制第一发光控制晶体管T1的导通时，电源信号线PVDD上的信号可以通过第一发光控制晶体管T1传输至驱动晶体管T3的第一极，在控制第二发光控制晶体管T2的导通时，可以将驱动晶体管T3产生的相关驱动信号电流传输至发光元件200，从而实现显示面板10的显示效果。

基于上述设置，第一开关晶体管Ta为数据写入晶体管T2，由于数据写入晶体管T2与驱动晶体管T3的连接路径上设置有第一发光控制信号线EMIT1，并且由于数据写入晶体管T2以及驱动晶体管T3的有源层所在膜层(如上所述的第一有源层Poly)与第一发光控制信号线EMIT1所在膜层(如上所述的第一金属层M1)之间的膜层间距较小，因此为了避免高频变化的第一发光控制信号线EMIT1上的信号对驱动晶体管的第一极上的电位造成干扰，一方便设置数据写入晶体管T2和驱动晶体管T3通过第一连接部300实现电连接，第一连接部300所在膜层(如上所述的第二金属层M2)与第一发光控制信号线EMIT1所在膜层之间的膜层间距，相比驱动晶体管T3的有源层所在膜层(如上所述的第一有源层Poly)与第一发光控制信号线EMIT1所在膜层(如上所述的第一金属层M1)之间的间距较大，可以降低避免高频变化的第一发光控制信号线EMIT1上的信号对驱动晶体管的第一极上的电位带来的干扰。并且进一步在第一发光控制信号线EMIT1与第一连接部300的交叠区域设置屏蔽结构410，进一步降低第一发光控制信号线EMIT1与第一连接部300之间产生的寄生电容，从而降低第一发光控制信号线EMIT1上传输层的发光控制信号对第一连接部300的干扰，保证了驱动晶体管第一极上的电位稳定，进一步保证驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

继续参考图8和图16所示，屏蔽结构410与固定电位端电连接。

具体的，屏蔽结构410可以通过与固定电位端电连接而接入固定的电位，基于接入的具体电位信号可以根据根据实际情况进行适应性的调整，本发明实施例对此不进行具体的限定。通过将屏蔽结构410接入固定电位，可以保证屏蔽结构410与第一连接部300形成固定电容，同时屏蔽结构410与第二栅极信号线101c也形成固定电容，从而保证第一连接部300和第二栅极信号线101c的稳定电位，即两者的抗干扰能力增强。进一步的，屏蔽结构410在连接了一个固定电位后，其不会再感应或者耦合其他电位信号，可以避免对第一连接部300和第二栅极信号线101c造成二次干扰，有效保证第一连接部300不会受到干扰，也就是保证了驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

继续参考图2、图8至图11所示，第二开关晶体管Tb包括第一发光控制晶体管T1，显示面板10还包括第二信号线101d，第二信号线101d包括电源信号线PVDD；屏蔽结构410包括屏蔽部411和固定电位连接部412；沿显示面板10的厚度方向，屏蔽部411与交叠区域交叠；显示面板10还包括第一电源信号跨接部510，第一电源信号跨接部510位于电源信号线PVDD所在膜层与屏蔽结构410所在膜层之间，屏蔽部411通过第一电源信号跨接部510与电源信号线PVDD电连接。

其中，参考图2所示，第二开关晶体管Tb包括第一发光控制晶体管T1，则与第一发光控制晶体管T1电连接的电源信号线PVDD即为第二信号线101d，与第一发光控制晶体管T1电连接的发光控制信号线EMIT即为第二栅极信号线101c。

进一步的，参考图8所示，屏蔽结构410包括屏蔽部411和固定电位连接部412，沿显示面板10的厚度方向上，屏蔽部411与交叠区域存在交叠，同时固定电位连接部412与电源信号线PVDD电连接。换句话说，沿显示面板10的厚度方向，屏蔽部411位于第一连接部300和第二栅极信号线101c之间，可以有效减弱第二栅极信号线101c对第一连接部300产生信号的干扰。而固定电位连接部412用于与固定电位端电连接，保证屏蔽结构410起到更好的信号屏蔽效果。

具体的，参考图9所示，显示面板10还包括第一电源信号跨接部510，通过第一电源信号跨接部510可以实现固定电位连接部412与电源信号线PVDD的电连接关系。其中，参考图10和图11所示，电源信号线PVDD包括第一电源信号线PVDD1和第二电源信号线PVDD2，第一电源信号线PVDD1和第二电源信号线PVDD2的延伸方向不同，并且第一电源信号线PVDD1和第二电源信号线PVDD2位于不同的膜层。参考图10和图11中的连接点P1，第一电源信号线PVDD1和第二电源信号线PVDD2通过连接点P1实现跨层电连接，保证电源信号的传输效果。示例性的，不同膜层的电源信号线PVDD分别位于第三金属层M3所在的膜层170和第四金属层M4所在的膜层180。进一步的，参考图8所示，屏蔽结构410可以置于第一栅极层Mg所在膜层150。由于第一电源信号跨接部510位于电源信号线PVDD所在膜层与屏蔽结构410所在膜层之间，通过设置第一电源信号跨接部510作为屏蔽结构410和电源信号线PVDD之间的中间跨接结构，电源信号可以通过第一电源信号跨接部510传输至屏蔽结构410，如此可以降低电源信号线PVDD与屏蔽结构410通过过孔连接的工艺难度以及对准难度，提升电源信号线PVDD与屏蔽结构410之间的电连接稳定性以及降低工艺难度。参考图9所示，第一电源信号跨接部510可以置于第二金属层M2所在的膜层160。需要说明的是，基于显示面板10中像素驱动电路100的差异设置，在保证第一电源信号跨接部510位于电源信号线PVDD所在膜层与屏蔽结构410所在膜层之间的情况下，对应的实际膜层位置可以进行适应性的调整，本发明实施例对此不进行具体的限定。

继续参考图9至图11所示，显示面板10还包括第二电源信号跨接部520，第二电源信号跨接部520位于电源信号线PVDD所在膜层与第一发光控制晶体管T1的有源层之间，第一发光控制晶体管T1通过第二电源信号跨接部520与电源信号线PVDD电连接；第二电源信号跨接部520与第一电源信号跨接部510连接。

具体的，显示面板10还包括第二电源信号跨接部520，设置的第二电源信号跨接部520用于保证电源信号线PVDD与第一发光控制晶体管T1的电连接，保证电源信号线PVDD传输的电源信号可以传输至第一发光控制晶体管T1，保证像素驱动电路100的正常工作。

进一步的，为保证电源信号线PVDD传输至第一光控制晶体管T1的有源层，则第二电源信号跨接部520设置在电源信号线PVDD所在膜层与第一发光控制晶体管T1的有源层之间。示例性的，参考图4所示，第一发光控制晶体管T1的有源层与即第一有源层Poly，其设置在膜层110处。参考图10和图11所示，不同膜层的电源信号线PVDD分别位于第三金属层M3所在的膜层170和第四金属层M4所在的膜层180。参考图4至图11所示，第二电源信号跨接部520需设置在膜层110至膜层170之间。通过设置第二电源信号跨接部520设置作为第一发光控制晶体管T1和电源信号线PVDD之间的中间跨接结构，电源信号可以通过第二电源信号跨接部520传输至第一发光控制晶体管T1，如此可以降低电源信号线PVDD与第一发光控制晶体管T1通过过孔连接的工艺难度以及对准难度，提升电源信号线PVDD与第一发光控制晶体管T1之间的电连接稳定性以及降低工艺难度。

具体的，第二电源信号跨接部520与第一电源信号跨接部510均用于传输电源信号线PVDD输出的电源信号，则第二电源信号跨接部520与第一电源信号跨接部510可以电连接设置，并且第二电源信号跨接部520与第一电源信号跨接部510可以设置在第二金属层M2所在的膜层160。通过设置第二电源信号跨接部520与第一电源信号跨接部510电连接设置，或者一体设置，如此包括第二电源信号跨接部520与第一电源信号跨接部510的电源信号跨接部的整体尺寸可以较大，降低电源信号线PVDD与电源信号跨接部的对准难度，提升电源信号线PVDD与电源信号跨接部之间的电连接稳定性。同样需要说明的是，基于显示面板10中像素驱动电路100的差异设置，在保证第二电源信号跨接部520位于电源信号线PVDD所在膜层与第一发光控制晶体管T1的有源层所在膜层之间的情况下，对应的实际膜层位置可以进行适应性的调整，本发明实施例对此不进行具体的限定。

图20是图3提供的一种显示面板中另一部分结构的示意图，图21是图1中沿剖线B-B’的一种截面示意图，图22是图3提供的一种显示面板中另一部分结构的示意图，参考图20至图22所示，像素驱动电路100包括第一有源层Poly，第一有源层Poly包括硅半导体；第一有源层Poly还包括第一节点连接线420，第一节点连接线420连接驱动晶体管T3的沟道和第二开关晶体管Tb的沟道，以及第一节点连接线420连接第一连接部300和驱动晶体管T3的沟道；显示面板10还包括至少一层固定电位结构430，固定电位结构430包括主体部，沿显示面板10的厚度方向，主体部覆盖第一节点连接线420。

具体的，参考图20所示，图20中示出像素驱动电路100中第一有源层Poly的分部示意，并且图20中示出驱动晶体管T3中第一有源层Poly对应的沟道位置以及第一发光控制晶体管T1中第一有源层Poly对应的沟道位置。进一步的，第一有源层Poly包括硅半导体，即包括第一有源层Poly的晶体管可以为低温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)。

具体的，参考图2所示，像素驱动电路100中，以第二开关晶体管Tb包括第一发光控制晶体管T1为例进行举例说明。进一步的，参考图20所示，第一有源层Poly还包括第一节点连接线420，第一节点连接线420与驱动晶体管T3中第一有源层Poly对应的沟道位置连接，第一节点连接线420同时也与第一发光控制晶体管T1中第一有源层Poly对应的沟道位置连接。结合图9所示，沿显示面板10的厚度方向，第一节点连接线420与第一连接部300也存在交叠，通过驱动晶体管T3的沟道、第一发光控制晶体管T1的沟道和第一连接部300可以限定出第一节点连接线420对应的位置。换句话说，参考图2所示，通过第一节点连接线420保证第一发光控制晶体管T1的输出端和驱动晶体管T3的输入端电连接，第一节点连接线420可以相当于图2中的第二节点N2所在区域。

进一步的，显示面板10还包括固定电位结构430，沿显示面板10的厚度方向，固定电位结构430的主体部与第一节点连接线420存在交叠，即固定电位结构430的主体部可以与第一节点连接线420形成电容结构，用于稳定第二节点N2的电位，可以避免第二栅极信号线101c对第二节点N2的电位的干扰，进一步保证显示面板10中信号的稳定传输，保证显示面板10的显示效果。示例性的，参考图21和图22所示，显示面板10还包括衬底600一侧的缓冲层610和遮光金属层M0，遮光金属层M0所在的膜层190位于缓冲层610远离衬底600一侧，用于与第一节点连接线420构成电容结构的固定电位结构430可以复用遮光金属层M0，基于固定电位结构430的设置位置，具有灵活性和多样性。需要说明的是，图21仅用于示出不同膜层的相对位置关系，基于不同膜层之间还可以存在其他金属膜层或绝缘层，本发明实施例对此不进行具体的限定。

继续参考图20所示，沿第一方向X，第一节点连接线420的宽度大于第二开关晶体管Tb的第二端的宽度；沿第二方向Y，第一节点连接线420的宽度大于驱动晶体管T3的第一端的宽度；第一方向X和第二方向Y相交，且均与显示面板10的出光面平行。

具体的，参考图2和图20所示，第二开关晶体管Tb以第一发光控制晶体管T1为例进行举例说明。第一发光控制晶体管T1的第二端为第一发光控制晶体管T1的信号输出端，第一发光控制晶体管T1的第二端在第一有源层Poly处靠近第一节点连接线420。并且，沿第一方向X，第一节点连接线420的宽度大于第二开关晶体管Tb的第二端的宽度。

进一步的，参考图20所示，驱动晶体管T3的第一端为驱动晶体管T3的信号输入端，驱动晶体管T3的第一端在第一有源层Poly处也靠近第一节点连接线420。并且，沿第二方向Y，第一节点连接线420的宽度大于驱动晶体管T3的第一端的宽度。

具体的，在第一有源层Poly中，第一节点连接线420沿第一方向X和第二方向Y，其宽度均至少大于相邻的第一有源层Poly。通过调整第一节点连接线420的形状，相当于增加第一节点连接线420的面积，有利于保证第一节点连接线420和固定电位结构430形成的电容更加稳定，进一步稳定第二节点N2的电位，更有效的避免第二栅极信号线101c对第二节点N2的电位的干扰。

继续参考图21和图22所示，显示面板10还包括衬底600和第一固定电位结构431，第一固定电位结构431位于衬底300所在膜层与第一有源层Poly所在膜层110之间；第一固定电位结构431包括沿第一方向X依次设置的第一遮光部431a、第一主体部431b和第二遮光部431c，第一主体部431b连接第一遮光部431a和第二遮光部431c，第一遮光部431a和第二遮光部431c分别与沿第一方向X排列的两个像素驱动电路100的驱动晶体管T3交叠；沿第二方向Y，第一主体部431b的长度大于第一遮光部431a以及第二遮光部431c的长度；第一方向X和第二方向Y相交，且均与衬底600所在平面平行。

具体的，参考图21和图22所示，显示面板10包括第一固定电位结构431，第一固定电位结构431复用遮光金属层M0，位于衬底300所在膜层与第一有源层Poly所在膜层110一侧。进一步的，第一固定电位结构431包括第一遮光部431a、第一主体部431b和第二遮光部431c，参考图22所示，第一遮光部431a、第一主体部431b和第二遮光部431c是沿第一方向X依次设置。

进一步的，参考图21和图22所示，沿显示面板10的厚度方向，第一遮光分部431a和第二遮光分部431c分与像素驱动电路100中的驱动晶体管T3存在交叠，即第一遮光分部431a和第二遮光分部431c用于对驱动晶体管T3中的沟道进行遮光，避免驱动晶体管T3中的沟道因光照产生漏电流，进而保证驱动晶体管T3的稳定性。

进一步的，参考图22所示，第一主体部431b用于将第一遮光分部431a和第二遮光分部431c进行连接，并且沿第二方向Y，第一主体部431b的长度大于第一遮光部431a以及第二遮光部431c的长度。换句话说，相比于第一遮光分部431a和第二遮光分部431c，第一主体部431b的长度较大，沿显示面板10的厚度方向，可以有效的增加其与第一节点连接线420的正对面积，进而有利于保证第一节点连接线420和第一主体部431b形成的电容更加稳定，稳定第二节点N2的电位，更有效的避免第二栅极信号线101c对第二节点N2的电位的干扰。进一步，参考图22所示，第一主体部431b为无镂空结构，如此可以充分保证其与第一节点连接线420的正对面积较大，有利于保证第一节点连接线420和第一主体部431b形成的电容更加稳定。

图23是图3提供的一种显示面板中另一部分结构的示意图，参考图20、图21和图23所示，显示面板10还包括衬底600和第二固定电位结构432，第二固定电位结构432位于第一有源层Poly所在膜层110远离衬底600的一侧；第二固定电位结构432包括沿第一方向X依次设置的第一电容部432a、第二主体部432b和第二电容部432c，第二主体部432b连接第一电容部432a和第二电容部432c，第一电容部432a和第二电容部432c分别与沿第一方向X排列的两个像素驱动电路100的驱动晶体管T3的栅极交叠形成存储电容Cst；沿第二方向Y，第二主体部432b的宽度D1与驱动晶体管T3的输入端的宽度D2满足D1/D2≥1.5；第一方向X和第二方向Y相交，且均与衬底600所在平面平行。

具体的，参考图21和图23所示，显示面板10包括第二固定电位结构432，第二固定电位结构432复用第一电容极板Mc，位于衬底300所在膜层与第一有源层Poly所在膜层110一侧，具体位于第一电容极板Mc所在膜层130。进一步的，第二固定电位结构432包括第一电容部432a、第二主体部432b和第二电容部432c，参考图23所示，第一电容部432a、第二主体部432b和第二电容部432c是沿第一方向X依次设置。

进一步的，参考图21和图23所示，沿显示面板10的厚度方向，第一电容部432a和第二电容部432c分与像素驱动电路100中的驱动晶体管T3存在交叠，即第一电容部432a和第二电容部432c用于与驱动晶体管T3的栅极交叠形成存储电容Cst，即参考图2中的存储电容Cst。

进一步的，参考图23所示，第二主体部432b用于将第一电容部432a和第二电容部432c进行连接，并且沿第二方向Y，第二主体部432b的宽度D1和驱动晶体管T3的输入端的宽度D2满足D1/D2≥1.5，对比图6和图23可以知道，第二主体部432b的宽度较大。参考图23所示，沿第二方向Y，第二主体部432b可以与第一电容部432a和第二电容部432b的一侧平齐。通过增加第二主体部432b的长度，可以有效的增加第二主体部432b与第一节点连接线420的正对面积，进而有利于保证第一节点连接线420和第二主体部432b形成的电容更加稳定，稳定第二节点N2的电位，更有效的避免第二栅极信号线101c对第二节点N2的电位的干扰。

图24是图3提供的一种显示面板中另一部分结构的示意图，参考图20、图21和图24所示，显示面板10还包括衬底600和第三固定电位结构433，第三固定电位结构433位于第一有源层Poly所在膜层110远离衬底600的一侧；第三固定电位结构433包括沿第一方向X依次设置的第一固定电位部433a、第三主体部433b和第二固定电位部433c，第三主体部433b通过第一连接端433d1与第一固定电位部433a电连接，通过第二连接端433d2与第二固定电位部433c连接，第一固定电位部433a和第二固定电位部433c分别与沿第一方向X排列的两个发光元件200的电极交叠；沿第二方向Y，第三主体部433b宽度大于第一连接端433d1以及第二连接端433d2的宽度；第一方向X和第二方向Y相交，且均与衬底600所在平面平行。

具体的，参考图21和图24所示，显示面板10包括第三固定电位结构433，第三固定电位结构433复用第三金属层M3，位于衬底300所在膜层与第一有源层Poly所在膜层110一侧。进一步的，第三固定电位结构433包括第一固定电位部433a、第三主体部433b和第二固定电位部433c，第三固定电位结构433还包括第一连接端433d1和第二连接端433d2。参考图24所示，第三主体部433b通过第一连接端433d1与第一固定电位部433a电连接，通过第二连接端433d2与第二固定电位部433c连接，并且沿第二方向Y，第一固定电位部433a、第三主体部433b和第二固定电位部433c的尺寸，均大于第一连接端433d1和第二连接端433d2的尺寸。进一步的，沿显示面板10的厚度方向，第一固定电位部433a和第二固定电位部433c分别与沿第一方向X排列的两个发光元件200的电极交叠，一方面通过第一固定电位部433a和第二固定电位部433c为发光元件200的电极提供良好的平坦化膜层基础，保证发光元件200的电极平坦度良好，保证发光元件200的电极不同位置处出光光程均一性良好，可以保证显示面板10的显示效果；另一方面通过第一固定电位部433a和第二固定电位部433c为发光元件200的电极提供良好的信号隔离，避免高频变化的其他信号对发光元件200的电极上的信号产生干扰，保证发光元件200的电极上的信号稳定，进一步保证发光元件200的显示效果。

进一步的，参考图24所示，第三主体部433b通过第一连接端433d1和第二连接端433d2将第一固定电位部433a和第二固定电位部433c进行连接，并且沿第二方向Y，第三主体部432b的宽度大于第一连接端433d1宽度，同时也大于第二连接端433d2的宽度。对比图10和图24可以知道，通过增加第三主体部433b在第一方向Y上的长度，沿显示面板10的厚度方向，可以有效的增加第三主体部433b与第一节点连接线420的正对面积，进而有利于保证第一节点连接线420和第三主体部433b形成的电容更加稳定，稳定第二节点N2的电位，更有效的避免第二栅极信号线101c对第二节点N2的电位的干扰。

继续参考图20至图24所示，固定电位结构430与电源信号线PVDD电连接。

其中，固定电位结构430可以通过与固定电位端电连接而接入固定的电位，具体的，固定电位结构430可以与电源信号线PVDD电连接。通过将固定电位结构430接入电源信号线PVDD，可以保证固定电位结构430与第一节点连接线420的形成固定电容，其不会再感应或者耦合其他电位信号，可以有效保证第一节点连接线420的电位稳定性，也就是保证了驱动晶体管T3的工作稳定性，进而保证显示面板10的工作稳定性。

继续参考图2、图4、图7、图8和图21所示，像素驱动电路100还包括衬底600和第一有源层Poly，第一有源层Poly包括硅半导体；驱动晶体管T3的有源层、偏置晶体管T8的有源层以及第一发光控制晶体管T1的有源层均位于第一有源层Poly；像素驱动电路100还包括第二有源层Igzo，第二有源层Igzo包括氧化物半导体；像素驱动电路100还包括初始化晶体管T5，信号线101还包括初始化信号线VREF1，初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间，初始化晶体管T5的有源层位于第二有源层Igzo；像素驱动电路100还包括第一栅极层Mg，第一栅极层Mg位于第二有源层Igzo远离衬底600的一侧；屏蔽结构410位于第一栅极层Mg。

具体的，参考图2所示，像素驱动电路10至少包括驱动晶体管T3、偏置晶体管T8、第一发光控制晶体管T1及初始化晶体管T5等。其中，驱动晶体管T3、偏置晶体管T8和第一发光控制晶体管T1的有源层均可以是第一有源层Poly，初始化晶体管T5的有源层为第二有源层Igzo。进一步的，第一有源层Poly包括硅半导体，所以驱动晶体管T3、偏置晶体管T8和第一发光控制晶体管T1为低温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)，第二有源层Igzo包括氧化物半导体，所以初始化晶体管T5为氧化物晶体管(Indium Gallium ZincOxide，IGZO)。需要说明的是，像素驱动电路100中也存在其他晶体管，例如阈值补偿晶体管T4也可以为氧化物晶体管，数据写入晶体管T2也为低温多晶硅晶体管，基于像素驱动电路100中晶体管的具体数量和种类，本发明实施例不一一限定。

进一步的，信号线101包括初始化信号线VREF1，初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间，初始化晶体管T5导通时，初始化信号线VREF1传输的初始化信号可以传输至驱动晶体管T3，用于对驱动晶体管T3的栅极进行电位初始化设置。

进一步的，像素驱动电路100还包括第一栅极层Mg，即沿显示面板的厚度方向其与初始化晶体管T5的有源层交叠处为初始化晶体管T5的沟道。第一栅极层Mg位于第二有源层Igzo远离衬底600的一侧。进一步的，参考图8所示，屏蔽结构410可以复用第一栅极层Mg，在保证屏蔽结构410的屏蔽效果的同时，还可以减少膜层的设置复杂度，减少显示面板10的工艺制备成本。

图25是图3提供的一种显示面板中另一部分结构的示意图，参考图25所示，显示面板10包括阵列排布的多个像素驱动电路100以及阵列排布的多个屏蔽结构410；沿第一方向X排列的多个屏蔽结构410中，包括一个屏蔽结构连接部440，屏蔽结构连接部440至少连接相邻的屏蔽结构410。

进一步的，显示面板10还包括至少一个屏蔽结构连接部440，参考图25所示，屏蔽结构连接部440可以将沿第一方向X排布的多个屏蔽结构410电连接。通过屏蔽结构连接部440可以实现连接的屏蔽结构410输入同样的固定电位信号。换句话说，通过屏蔽结构连接部440电连接的两个屏蔽结构410，仅需将其中一个屏蔽结构410接入固定电位信号即可，另一个屏蔽结构410可以通过屏蔽结构连接部440同样获取到固定电位信号，可以简化显示面板10的打孔工艺。进一步的，通过设置屏蔽结构连接部440至少连接相邻的屏蔽结构410，还可以降低屏蔽结构410中的电阻，保证屏蔽结构410中的固定电位信号强度较大，屏蔽效果良好。

需要说明的是，图25中仅示出了一个屏蔽结构连接部440作为示例性说明而非显示，可以设置任意在第一方向X相邻的两个屏蔽结构410通过屏蔽结构连接部440实现电连接，也可以设置部分在第一方向X相邻的两个屏蔽结构410通过屏蔽结构连接部440实现电连接，本发明实施例对此不进行限定。

继续参考图12、图15至图17所示，像素驱动电路100还包括衬底600和第一有源层Poly，第一有源层Poly包括硅半导体；驱动晶体管T3的有源层、数据写入晶体管T2的有源层以及第一发光控制晶体管T1的有源层均位于第一有源层Poly；像素驱动电路100还包括存储电容Cst，存储电容Cst包括第一电容极板Mc，第一电容极板Mc所在膜层130位于第二栅极信号线101c所在膜层120与第一连接部300所在膜层160之间；屏蔽结构410与第一电容极板Mc同层设置。

具体的，参考图12所示，像素驱动电路10至少包括驱动晶体管T3、数据写入晶体管T2和第一发光控制晶体管T1等，其中，驱动晶体管T3、数据写入晶体管T2和第一发光控制晶体管T1的有源层均可以是第一有源层Poly，所以驱动晶体管T3、数据写入晶体管T2和第一发光控制晶体管T1均为温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)。

进一步的，参考图12所示，像素驱动电路100还包括存储电容Cst，存储电容Cst的两个极板分别位于第一电容极板Mc所在的膜层130和第二栅极信号线101c所在的膜层120(示例性的，参考图15和图16中的C1和C2)。进一步的，第一电容极板Mc所在膜层130位于第二栅极信号线101c所在膜层120与第一连接部300所在膜层160之间，参考图8所示，屏蔽结构410可以复用第一电容极板Mc，在保证屏蔽结构410的屏蔽效果的同时，还可以减少膜层的设置复杂度，减少显示面板10的工艺制备成本。

继续参考图10、图11、图21和图24所示，信号线101包括第一电源信号线PVDD1和第二电源信号线PVDD2，第一电源信号线PVDD1沿第一方向X延伸，多条第一电源信号线PVDD1沿第二方向Y排列，第二电源信号线PVDD2沿第二方向Y延伸，多条第二电源信号线PVDD2沿第一方向X排列；信号线101还包括数据信号线Data，数据信号线Data沿第二方向Y延伸，多条数据信号线Data沿第一方向X排列；数据信号线Data与第二电源信号线PVDD2同层设置，显示面板10还包括衬底600，数据信号线Data位于第一电源信号线PVDD1远离衬底600的一侧。

具体的，信号线101包括电源信号线PVDD，电源信号线PVDD包括第一电源信号线PVDD1和第二电源信号线PVDD2，第一电源信号线PVDD1和第二电源信号线PVDD2的膜层设置位置不同，并且第一电源信号线PVDD1和第二电源信号线PVDD2的延伸与排布方向也不同，示例性的，参考图10和图24所示，第一电源信号线PVDD1沿第一方向X延伸，多条第一电源信号线PVDD1沿第二方向Y排列。参考图11所示，第二电源信号线PVDD2沿第二方向Y延伸，多条第二电源信号线PVDD2沿第一方向X排列。

进一步的，信号线101还包括数据信号线Data，参考图11所示，数据信号线Data可以与与第二电源信号线PVDD2同层设置，结合显示面板10整体的各个膜层的设置位置，可知数据信号线Data位于第一电源信号线PVDD1远离衬底600的一侧。体现显示面板10中信号线101的灵活性设置。

图26是本发明实施例提供的另一种显示面板的结构示意图，参考图21和图26所示，显示面板10包括显示区AA和至少部分围绕显示区AA的非显示区NA；非显示区NA包括沿第二方向Y位于显示区AA一侧的扇出区A1，显示区AA包括第一显示区AA1和第二显示区AA2，第二显示区AA2沿第一方向X位于第一显示区AA1的至少一侧；扇出区A1包括多条扇出走线S0，第一显示区AA1和第二显示区AA2均包括沿第二方向Y延伸并沿第一方向X排列的多条数据信号线Data；数据信号线Data与扇出走线S0连接；其中，第二显示区AA2的数据信号线Data通过连接走线L0与扇出走线S0连接；连接走线L0位于显示区AA，且包括沿第一方向X延伸的第一连接线段L1和沿第二方向Y延伸的第二连接线段L2，第一连接线段L1分别与第二连接线段L2以及第二显示区AA2中的数据信号线Data电连接，第二连接线段L2与扇出走线S0电连接；显示面板10还包括衬底600，第二连接线段L2位于第一连接线段L1远离衬底600的一侧。

具体的，显示面板10包括显示区AA和非显示区NA，显示区AA包括发光元件(图中未具体示出)以及与发光元件连接的数据信号线Data等，用于实现显示面板10的显示功能。非显示区NA内包括与数据信号线Data连接的显示控制器，例如驱动芯片等(图中未具体示出)，通过显示控制器向数据信号线Data提供显示信号，进而驱动显示面板10实现显示的功能。非显示区NA围绕至少部分显示区AA，基于显示区AA和非显示区NA的具体位置，本发明实施例不进行具体的限定。

进一步的，参考图26所示，非显示区NA还包括扇出区A1，扇出区A1包括多条扇出走线S0，设置的扇出走线S0与多条数据信号线Data电连接，保证数据信号的稳定传输。

具体的，显示区AA包括第一显示区AA1和第二显示区AA2，沿第一方向X，第二显示区AA2位于第一显示区AA1的两侧，第二显示区AA2相比于第一显示区AA1更靠近显示区AA的边界。其中，第一显示区AA1中的数据信号线Data直接可以与扇出走线S0电连接，第二显示区AA2中的数据信号线Data可以通过连接走线L0与扇出走线S0电连接，如此可以减少扇出走线S0的占用空间，进而减小扇出区A1的设置面积，有效的减小非显示区NA的占比，增加显示面板10显示区AA的占比，增加显示面板10的显示效果。

具体的，连接走线L0包括第一连接线段L1和第二连接线段L2，第一连接线段L1沿第一方向X延伸，第二连接线段L2沿第二方向Y延伸，第一连接线段L1分别与第二连接线段L2以及第二显示区AA2中的数据信号线Data电连接，即保证通过连接走线L0实现第二显示区AA2中的数据信号线Data与扇出走线S0的电连接关系。

进一步的，第一连接走线段L1和第二连接线段L2的延伸方向不同，可以将第一连接走线段L1和第二连接线段L2设置在不同的膜层通过过孔的方式保证电连接关系。具体的，第二连接线段L2可以位于第一连接线段L1远离衬底600的一侧，示例性的，第一连接线段L1可以与第三金属层M3所在膜层同层设置，第二连接线段L2可以与第四金属层M4所在膜层同层设置。

继续参考图26所示，显示区AA还包括辅助线11；辅助线11包括沿第一方向X延伸的第一辅助线111和沿第二方向Y延伸的第二辅助线112中的至少之一；第一辅助线111与第一连接线段L1同层设置，且与第一连接线段L1和第二连接线段L2绝缘；第二辅助线112与第二连接线段L2同层设置，且与第一连接线段L1和第二连接线段L2绝缘。

进一步的，显示区AA还包括辅助线11，辅助线11包括第一辅助线111和第二辅助线112，参考图26所示，第一辅助线111和第二辅助线112均与连接走线L0绝缘设置，即第一辅助线111和第二辅助线112是用于平衡连接走线L0传输过程中存在的电阻差异，保证显示面板10信号传输的稳定。进一步的，辅助线11可以与固定电位端电连接，一方面可以避免因辅助线11电位浮空耦合其他信号对显示造成干扰，另一方面与固定电位端并联，可以降低固定信号端或者固定电位信号线上的电阻，保证固定电位信号在传输过程中的损耗较小。

进一步的，通过设置辅助线11还可以进一步对连接走线L0的长度进行补偿，例如第一辅助线111可以用于补偿第一连接线段L1，第二辅助线112用于补充第二连接线段L2。即通过设置辅助线11实现连接走线L0设置区域在整体上布线均衡，保证不同区域走线设置的密度均衡，进而避免因走线设置不均衡在成显示面板10中不同区域的光线反射率不同，避免出现显示面板10显示效果不均衡的情况。

图27是本发明实施例提供的另一种显示面板的结构示意图，继续参考图图26和图27所示，第一辅助线111与第一连接线段L1之间存在间隙，第二连接线段L2与第二辅助线112之间存在间隙；显示面板10还包括衬底600和发光元件200，发光元件200位于像素驱动电路100远离衬底600的一侧，且与像素驱动电路100电连接；存在至少部分间隙在衬底600所在平面上的正投影与发光元件200在衬底600所在平面上的正投影交叠。

具体的，参考图26中区域d所示，因辅助线11和连接走线L0的绝缘设置，第一辅助线111与第一连接线段L1之间会存在间隙，第二连接线段L2与第二辅助线112之间也会存在间隙。进一步的，参考图27中区域e所示，存在至少部分间隙在衬底600所在平面上的正投影与发光元件200在衬底600所在平面上的正投影交叠，可以理解为显示面板10的发光元件200在衬底600处的投影可以将间隙在衬底600处的投影进行覆盖，即可以保证设置的间隙被遮挡，保证不同区域走线设置的密度均衡，进而避免因走线设置不均衡在成显示面板10中不同区域的光线反射率不同，避免出现显示面板10显示效果不均衡的情况。

继续参考图2、图6、图9和图23所示，像素驱动电路100还包括初始化晶体管T5，信号线101还包括初始化信号线VREF1，初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间；初始化信号线VREF1包括沿第一方向X延伸沿第二方向Y排列的第一初始化信号线VREF1a，以及沿第二方向Y延伸，沿第一方向X排列的第二初始化信号线VREF1b，第一初始化信号线VREF1a和第二初始化信号线VREF1b异层设置且电连接；第一方向X和第二方向Y相交且与显示面板10的出光面平行。

具体的，参考图2所示，像素驱动电路100包括初始化晶体管T5，初始化晶体管T5的输入端连接初始化信号线VREF1。在初始化晶体管T5导通时，初始化信号线VREF1提供的初始化信号传输至驱动晶体管T3，对驱动晶体管T3的栅极进行初始化。

具体的，参考图6和图9所示，或者参考图23和图9所示，初始化信号线VREF1包括第一初始化信号线VREF1a和第二初始化信号线VREF1b，并且第一初始化信号线VREF1a和第二初始化信号线VREF1b异层设置形成双层网状结构的初始化信号线VREF1，有效缓解初始化信号线VREF1中的压降，保证初始化信号的传输效果。示例性的，第一初始化信号线VREF1a可以与第一电容极板Mc同层设置，第二初始化信号线VREF1b可以与第二金属层M2同层设置，基于具体的膜层设置位置本发明实施例不进行具体的限定。

继续参考图2、图6、图9和图23所示，像素驱动电路100还包括复位晶体管T7，信号线101还包括复位信号线VREF2，复位晶体管T7耦接在复位信号线VREF2与发光元件200之间；复位信号线VREF2包括沿第一方向X延伸沿第二方向Y排列的第一复位信号线VREF2a，以及沿第二方向Y延伸，沿第一方向X排列的第二复位信号线VREF2b，第一复位信号线VREF2a和第二复位信号线VREF2b异层设置且电连接；第一方向X和第二方向Y相交且与显示面板10的出光面平行。

具体的，参考图2所示，像素驱动电路100包括复位晶体管T7，复位晶体管T7的输入端连接复位信号线VREF2。在复位晶体管T7导通时，复位信号线VREF2提供的复位信号传输至发光元件200，对发光元件200的阳极进行复位。

具体的，参考图6和图9所示，或者参考图23和图9所示，复位信号线VREF2包括第一复位信号线VREF2a和第二复位信号线VREF2b，并且第一复位信号线VREF2a和第二复位信号线VREF2b异层设置形成双层网状结构的复位信号线VREF2，有效缓解复位信号线VREF2中的压降，保证复位信号的传输效果。示例性的，第一复位信号线VREF2a可以与第一电容极板Mc同层设置，第二复位信号线VREF2b可以与第二金属层M2同层设置，基于具体的膜层设置位置本发明实施例不进行具体的限定。

继续参考图2、图6和图23所示，像素驱动电路100还包括初始化晶体管T5和复位晶体管T7，信号线还包括初始化信号线VREF1和复位信号线VREF2，初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间，复位晶体管T7耦接在复位信号线VREF2与发光元件200之间；初始化信号线VREF1包括沿第一方向X延伸沿第二方向Y排列的第一初始化信号线VREF1a，复位信号线VREF2包括沿第一方向X延伸沿第二方向Y排列的第一复位信号线VREF2a；沿第二方向Y，第一初始化信号线VREF1和第一复位信号线VREF2依次交替排列；第一方向X和第二方向Y相交且与显示面板10的出光面平行。

具体的，像素驱动电路100包括初始化晶体管T5和复位晶体管T6，初始化晶体管T5的输入端连接初始化信号线VREF1。在初始化晶体管T5导通时，初始化信号线VREF1提供的初始化信号传输至驱动晶体管T3，对驱动晶体管T3的栅极进行初始化；复位晶体管T7的输入端连接复位信号线VREF2。在复位晶体管T7导通时，复位信号线VREF2提供的复位信号传输至发光元件200，对发光元件200进行复位。

具体的，参考图6和图23所示，初始化信号线VREF1包括第一初始化信号线VREF1a，复位信号线VREF2包括第一复位信号线VREF2a。第一初始化信号线VREF1a和第一复位信号线VREF2a均沿第一方向X延伸沿第二方向Y排列。进一步的，参考图6和图23所示，第一初始化信号线VREF1和第一复位信号线VREF2依次交替排列，第一初始化信号线VREF1和第一复位信号线VREF2也可以设置在相同的金属膜层，保证显示面板中的膜层设置方式简单。

图28是本发明实施例提供的一种显示面板发光元件的排布示意图，参考图28所示，显示面板100还包括多个第一颜色发光元件200a、多个第二颜色发光元件200b和多个第三颜色发光元件200c；多个第一颜色发光元件200a和第二颜色发光元件200b构成第一虚拟四边形21，第一颜色发光元件200a处于第一虚拟四边形21的第一顶点处，第二颜色发光元件200b的中心处于第一虚拟四边形21的第二顶点处，第一顶点和第二顶点交替且间隔开，且第三颜色发光元件200c处于第一虚拟四边形21的内部；多个第三颜色发光元件200c构成第二虚拟四边形22，多个第三颜色发光元件200c的中心分别处于第二虚拟四边形22的顶点处，且第一颜色发光元件200a或者第二颜色发光元件200b处于第二虚拟四边形22的内部；其中，第一颜色、第二颜色和第三颜色分别为红色、绿色和蓝色中的一种且各不相同。

具体的，参见图28，多个第一颜色发光元件200a和第二颜色发光元件200b构成第一虚拟四边形21，两个第一颜色发光元件200a位于第一虚拟四边形21的对角，两个第二颜色发光元件200b位于第一虚拟四边形21的另外两个对角。并且第三颜色发光元件200c置于第一虚拟四边形21的中心。

进一步的，多个第三颜色发光元件200c还可以构成第二虚拟四边形22，在第二虚拟四边形22中，可以是第一颜色发光元件200a位于中心，也可以是第二颜色发光元件200b位于中心。整体的排布方式类似于“diamond”像素排布。

进一步的，第一颜色、第二颜色和第三颜色分别对应红色、蓝色和绿色中的一种，通过上述的发光元件200的排布方式，可以保证发光元件200渲染的效果更好，进一步保证显示面板10的彩色显示效果。

参考图2和图12所示，像素驱动电路100的一个驱动周期内，像素驱动电路100还包括阈值补偿晶体管T4，阈值补偿晶体管T4与驱动晶体管T3的栅极电连接；第二开关晶体管Tb的栅极信号的刷新频率大于阈值补偿晶体管T4的栅极信号的刷新频率。

具体的，像素驱动电路100包括阈值补偿晶体管T4，阈值补偿晶体管T4的输入端与驱动晶体管T3的栅极电连接。以第二开关晶体管Tb为第一发光控制晶体管T1为例进行举例说明。第一发光控制晶体管T1与第二栅极信号线101c电连接，由于第一发光控制晶体管T1接收第二栅极信号线101c输出信号的刷新频率较大。

具体的，第一发光控制晶体管T1的栅极信号的刷新频率大于阈值补偿晶体管T4的栅极信号的刷新频率，所以高频变化的第二栅极信号线101c传输的信号会对第一连接部300存在干扰，进而设置屏蔽结构410用于保护第一连接部300。

可选的，参考图2和图29，以像素驱动电路100中的阈值补偿晶体管T4为氧化物晶体管，第二发光控制晶体管T6为LTPS晶体管为例，第二发光控制晶体管T6的栅极与发光控制信号线EMIT电连接。发光控制信号EMIT的无效脉冲为高电平，发光控制信号EMIT的有效脉冲为低电平；扫描信号线S2传输的信号的有效脉冲为高电平，扫描信号线S2传输的信号的无效脉冲为低电平。像素驱动电路的一个驱动周期中，发光控制信号线EMIT传输的栅极信号包括多个无效脉冲和多个有效脉冲，多个无效脉冲和多个有效脉冲交替排布，其中，当发光控制信号线EMIT为无效脉冲时，第二发光控制晶体管T6截止，当发光控制信号线EMIT为有效脉冲时，第二发光控制晶体管T6导通。在像素驱动电路的一个驱动周期中，包括数据写入阶段P1和发光保持阶段P2，其中，数据写入阶段P1包括发光控制信号EMIT的一个无效脉冲，发光保持阶段P2中，发光控制信号EMIT包括多个无效脉冲和有效脉冲，且在数据写入阶段P1中，扫描信号线S2传输的信号包括至少一个高电平期间，将数据信号传输至驱动晶体管T3的栅极，在保持阶段P2中，扫描信号线S2传输的信号为低电平，控制阈值补偿晶体管T4截止。第二发光控制信号EMIT的频率大于扫描信号线S2传输的信号的频率。

基于同样的申请构思，本申请实施例还提供了一种显示装置，该显示装置包括上述实施方式提供的任一种显示面板。图30是本发明实施例提供的一种显示面板的结构示意图，如图30所示，该显示装置1包括显示面板10。因此，该显示装置也具有上述实施方式中的显示面板所具有的有益效果，相同之处可参照上文对显示面板的解释说明进行理解，下文不再赘述。

本申请实施例提供的显示装置1可以为图30所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、工控设备、医用显示屏、触摸交互终端等，本申请实施例对此不作特殊限定。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (26)

1.一种显示面板，其特征在于，包括像素驱动电路和信号线；

所述像素驱动电路包括驱动晶体管和第一开关晶体管，所述信号线包括第一信号线和第一栅极信号线；所述第一开关晶体管电连接在所述第一信号线与所述驱动晶体管之间，且通过第一连接部与所述驱动晶体管的第一极电连接，所述第一开关晶体管响应于所述第一栅极信号线的信号而导通，将所述第一信号线的信号传输至所述驱动晶体管的第一极；

所述像素驱动电路还包括第二开关晶体管，所述信号线还包括第二栅极信号线，所述第二开关晶体管响应于所述第二栅极信号线的信号而导通；

沿所述显示面板的厚度方向，所述第二栅极信号线与所述第一连接部至少部分交叠形成交叠区域；

所述显示面板还包括位于所述第二栅极信号线与所述第一连接部之间的屏蔽结构；沿所述显示面板的厚度方向，所述屏蔽结构与所述交叠区域至少部分交叠。

2.根据权利要求1所述的显示面板，其特征在于，所述第一连接部与所述驱动晶体管的第一极通过过孔连接。

3.根据权利要求1所述的显示面板，其特征在于，所述第一开关晶体管包括偏置晶体管，所述第一信号线包括偏置电压信号线，所述第一栅极信号线包括第一扫描信号线，所述偏置晶体管响应于所述第一扫描信号线的信号而导通，将所述偏置电压信号线的信号传输至所述驱动晶体管的第一极；

所述第二开关晶体管包括第一发光控制晶体管，所述显示面板还包括第二信号线，所述第二信号线包括电源信号线，所述第二栅极信号线包括第一发光控制信号线，所述第一发光控制晶体管电连接在所述第一发光控制信号线和所述驱动晶体管的第一极之间，所述第一发光控制晶体管响应于所述第一发光控制信号线上的信号而导通，将所述电源信号线上的信号传输至所述驱动晶体管的第一极；

或，所述第二开关晶体管包括第二发光控制晶体管，所述第二栅极信号线包括第二发光控制信号线，所述第二发光控制晶体管电连接在所述驱动晶体管和发光元件之间，所述第二发光控制晶体管响应于所述第二发光控制信号线上的信号而导通，电连接所述驱动晶体管和所述发光元件。

4.根据权利要求1所述的显示面板，其特征在于，所述第一开关晶体管包括数据写入晶体管，所述第一信号线包括数据信号线，所述第一栅极信号线包括第二扫描信号线，所述数据写入晶体管响应于所述第二扫描信号线的信号而导通，将所述数据信号线的信号传输至所述驱动晶体管的第一极；

所述第二开关晶体管包括第一发光控制晶体管，所述显示面板还包括第二信号线，所述第二信号线包括电源信号线，所述第二栅极信号线包括第一发光控制信号线，所述第一发光控制晶体管电连接在所述第一发光控制信号线和所述驱动晶体管的第一极之间，所述第一发光控制晶体管响应于所述第一发光控制信号线上的信号而导通，将所述电源信号线上的信号传输至所述驱动晶体管的第一极；

或，所述第二开关晶体管包括第二发光控制晶体管，所述第二栅极信号线包括第二发光控制信号线，所述第二发光控制晶体管电连接在所述驱动晶体管和发光元件之间，所述第二发光控制晶体管响应于所述第二发光控制信号线上的信号而导通，电连接所述驱动晶体管和所述发光元件。

5.根据权利要求1所述的显示面板，其特征在于，所述屏蔽结构与固定电位端电连接。

6.根据权利要求5所述的显示面板，其特征在于，所述第二开关晶体管包括第一发光控制晶体管，所述显示面板还包括第二信号线，所述第二信号线包括电源信号线；

所述屏蔽结构包括屏蔽部和固定电位连接部；

沿所述显示面板的厚度方向，所述屏蔽部与所述交叠区域交叠；

所述显示面板还包括第一电源信号跨接部，所述第一电源信号跨接部位于所述电源信号线所在膜层与所述屏蔽结构所在膜层之间，所述屏蔽部通过所述第一电源信号跨接部与所述电源信号线电连接。

7.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括第二电源信号跨接部，所述第二电源信号跨接部位于所述电源信号线所在膜层与所述第一发光控制晶体管的有源层之间，所述第一发光控制晶体管通过所述第二电源信号跨接部与所述电源信号线电连接；

所述第二电源信号跨接部与所述第一电源信号跨接部连接。

8.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第一有源层，所述第一有源层包括硅半导体；

所述第一有源层还包括第一节点连接线，所述第一节点连接线连接所述驱动晶体管的沟道和所述第二开关晶体管的沟道，以及所述第一节点连接线连接所述第一连接部和所述驱动晶体管的沟道；

所述显示面板还包括至少一层固定电位结构，所述固定电位结构包括主体部，沿所述显示面板的厚度方向，所述主体部覆盖所述第一节点连接线。

9.根据权利要求8所述的显示面板，其特征在于，沿第一方向，所述第一节点连接线的宽度大于所述第二开关晶体管的第二端的宽度；

沿第二方向，所述第一节点连接线的宽度大于所述驱动晶体管的第一端的宽度；所述第一方向和所述第二方向相交，且均与所述显示面板的出光面平行。

10.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括衬底和第一固定电位结构，所述第一固定电位结构位于所述衬底所在膜层与所述第一有源层所在膜层之间；

所述第一固定电位结构包括沿第一方向依次设置的第一遮光部、第一主体部和第二遮光部，所述第一主体部连接所述第一遮光部和第二遮光部，所述第一遮光部和所述第二遮光部分别与沿所述第一方向排列的两个所述像素驱动电路的驱动晶体管交叠；

沿第二方向，所述第一主体部的长度大于所述第一遮光部以及所述第二遮光部的长度；所述第一方向和所述第二方向相交，且均与所述衬底所在平面平行。

11.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括衬底和第二固定电位结构，所述第二固定电位结构位于所述第一有源层所在膜层远离所述衬底的一侧；

所述第二固定电位结构包括沿第一方向依次设置的第一电容部、第二主体部和第二电容部，所述第二主体部连接所述第一电容部和第二电容部，所述第一电容部和所述第二电容部分别与沿所述第一方向排列的两个所述像素驱动电路的驱动晶体管的栅极交叠形成存储电容；

沿第二方向，所述第二主体部的宽度D1与所述驱动晶体管的输入端的宽度D2满足D1/D2≥1.5；所述第一方向和所述第二方向相交，且均与所述衬底所在平面平行。

12.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括衬底和第三固定电位结构，所述第三固定电位结构位于所述第一有源层所在膜层远离所述衬底的一侧；

所述第三固定电位结构包括沿第一方向依次设置的第一固定电位部、第三主体部和第二固定电位部，所述第三主体部通过第一连接端与所述第一固定电位部电连接，通过第二连接端与所述第二固定电位部连接，所述第一固定电位部和所述第二固定电位部分别与沿所述第一方向排列的两个发光元件的电极交叠；

沿第二方向，所述第三主体部宽度大于所述第一连接端以及所述第二连接端的宽度；所述第一方向和所述第二方向相交，且均与所述衬底所在平面平行。

13.根据权利要求8所述的显示面板，其特征在于，所述固定电位结构与电源信号线电连接。

14.根据权利要求3所述的显示面板，其特征在于，所述像素驱动电路还包括衬底和第一有源层，所述第一有源层包括硅半导体；所述驱动晶体管的有源层、所述偏置晶体管的有源层以及所述第一发光控制晶体管的有源层均位于所述第一有源层；

所述像素驱动电路还包括第二有源层，所述第二有源层包括氧化物半导体；所述像素驱动电路还包括初始化晶体管，所述信号线还包括初始化信号线，所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间；所述初始化晶体管的有源层位于所述第二有源层；

所述像素驱动电路还包括第一栅极层，所述第一栅极层位于所述第二有源层远离所述衬底的一侧；

所述屏蔽结构位于所述第一栅极层。

15.根据权利要求14所述的显示面板，其特征在于，所述显示面板包括阵列排布的多个所述像素驱动电路以及阵列排布的多个所述屏蔽结构；

沿第一方向排列的多个所述屏蔽结构中，包括一个屏蔽结构连接部，所述屏蔽结构连接部至少连接相邻的所述屏蔽结构。

16.根据权利要求4所述的显示面板，其特征在于，其特征在于，所述像素驱动电路还包括衬底和第一有源层，所述第一有源层包括硅半导体；所述驱动晶体管的有源层、所述数据写入晶体管的有源层以及所述第一发光控制晶体管的有源层均位于所述第一有源层；

所述像素驱动电路还包括存储电容，所述存储电容包括第一电容极板，所述第一电容极板所在膜层位于所述第二栅极信号线所在膜层与所述第一连接部所在膜层之间；

所述屏蔽结构与所述第一电容极板同层设置。

17.根据权利要求1所述的显示面板，其特征在于，所述信号线包括第一电源信号线和第二电源信号线，所述第一电源信号线沿第一方向延伸，多条所述第一电源信号线沿第二方向排列，所述第二电源信号线沿所述第二方向延伸，多条所述第二电源信号线沿所述第一方向排列；

所述信号线还包括数据信号线，所述数据信号线沿所述第二方向延伸，多条所述数据信号线沿所述第一方向排列；

所述数据信号线与所述第二电源信号线同层设置，所述显示面板还包括衬底，所述数据信号线位于所述第一电源信号线远离所述衬底的一侧。

18.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括显示区和至少部分围绕所述显示区的非显示区；

所述非显示区包括沿第二方向位于所述显示区一侧的扇出区，所述显示区包括第一显示区和第二显示区，所述第二显示区沿第一方向位于所述第一显示区的至少一侧；

所述扇出区包括多条扇出走线，所述第一显示区和所述第二显示区均包括沿所述第二方向延伸并沿所述第一方向排列的多条数据信号线；

所述数据信号线与所述扇出走线连接；其中，所述第二显示区的所述数据信号线通过连接走线与所述扇出走线连接；

所述连接走线位于所述显示区，且包括沿所述第一方向延伸的第一连接线段和沿所述第二方向延伸的第二连接线段，所述第一连接线段分别与所述第二连接线段以及所述第二显示区中的所述数据信号线电连接，所述第二连接线段与所述扇出走线电连接；所述显示面板还包括衬底，所述第二连接线段位于所述第一连接线段远离所述衬底的一侧。

19.根据权利要求18所述的显示面板，其特征在于，所述显示区还包括辅助线；

所述辅助线包括沿所述第一方向延伸的第一辅助线和沿所述第二方向延伸的第二辅助线中的至少之一；

所述第一辅助线与所述第一连接线段同层设置，且与所述第一连接线段和所述第二连接线段绝缘；所述第二辅助线与所述第二连接线段同层设置，且与所述第一连接线段和所述第二连接线段绝缘。

20.根据权利要求19所述的显示面板，其特征在于，所述第一辅助线与所述第一连接线段之间存在间隙，所述第二连接线段与所述第二辅助线之间存在间隙；

所述显示面板还包括衬底和发光元件，所述发光元件位于所述像素驱动电路远离所述衬底的一侧，且与所述像素驱动电路电连接；存在至少部分所述间隙在所述衬底所在平面上的正投影与所述发光元件在所述衬底所在平面上的正投影交叠。

21.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括初始化晶体管，所述信号线还包括初始化信号线，所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间；

所述初始化信号线包括沿第一方向延伸沿第二方向排列的第一初始化信号线，以及沿所述第二方向延伸，沿所述第一方向排列的第二初始化信号线，所述第一初始化信号线和所述第二初始化信号线异层设置且电连接；所述第一方向和所述第二方向相交且与所述显示面板的出光面平行。

22.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括复位晶体管，所述信号线还包括复位信号线，所述复位晶体管耦接在所述复位信号线与发光元件之间；

所述复位信号线包括沿第一方向延伸沿第二方向排列的第一复位信号线，以及沿所述第二方向延伸，沿所述第一方向排列的第二复位信号线，所述第一复位信号线和所述第二复位信号线异层设置且电连接；所述第一方向和所述第二方向相交且与所述显示面板的出光面平行。

23.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括初始化晶体管和复位晶体管，所述信号线还包括初始化信号线和复位信号线，所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间，所述复位晶体管耦接在所述复位信号线与发光元件之间；

所述初始化信号线包括沿第一方向延伸沿第二方向排列的第一初始化信号线，所述复位信号线包括沿所述第一方向延伸沿所述第二方向排列的第一复位信号线；沿所述第二方向，所述第一初始化信号线和所述第一复位信号线依次交替排列；所述第一方向和所述第二方向相交且与所述显示面板的出光面平行。

24.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括多个第一颜色发光元件、多个第二颜色发光元件和多个第三颜色发光元件；

多个所述第一颜色发光元件和第二颜色发光元件构成第一虚拟四边形，所述第一颜色发光元件处于所述第一虚拟四边形的第一顶点处，所述第二颜色发光元件的中心处于所述第一虚拟四边形的第二顶点处，所述第一顶点和所述第二顶点交替且间隔开，且所述第三颜色发光元件处于所述第一虚拟四边形的内部；

多个所述第三颜色发光元件构成第二虚拟四边形，多个所述第三颜色发光元件的中心分别处于第二虚拟四边形的顶点处，且所述第一颜色发光元件或者所述第二颜色发光元件处于所述第二虚拟四边形的内部；

其中，所述第一颜色、所述第二颜色和所述第三颜色分别为红色、绿色和蓝色中的一种且各不相同。

25.根据权利要求1所述的显示面板，其特征在于，在所述像素驱动电路的一个驱动周期内，所述像素驱动电路还包括阈值补偿晶体管，所述阈值补偿晶体管与所述驱动晶体管的栅极电连接；

所述第二开关晶体管的栅极信号的刷新频率大于所述阈值补偿晶体管的栅极信号的刷新频率。

26.一种显示装置，其特征在于，包括权利要求1-25任一项所述的显示面板。