TWI607271B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI607271B
TWI607271B TW105130461A TW105130461A TWI607271B TW I607271 B TWI607271 B TW I607271B TW 105130461 A TW105130461 A TW 105130461A TW 105130461 A TW105130461 A TW 105130461A TW I607271 B TWI607271 B TW I607271B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
insulating film
electrode
oxide
Prior art date
Application number
TW105130461A
Other languages
English (en)
Other versions
TW201701043A (zh
Inventor
山崎舜平
梅崎敦司
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201701043A publication Critical patent/TW201701043A/zh
Application granted granted Critical
Publication of TWI607271B publication Critical patent/TWI607271B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0481Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
    • G06F3/0483Interaction with page-structured environments, e.g. book metaphor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Description

半導體裝置
本發明之一實施例有關包含顯示面板的電子書閱讀器,該顯示面板係使用包含氧化物半導體之場效應電晶體所形成。
透過形成於具有絕緣表面的基板上之半導體薄膜的使用而形成薄膜電晶體(TFT)之技術已引起注意。薄膜電晶體已被使用於由液晶電視所代表的顯示裝置之中。以矽為基之半導體材料已熟知為可應用至薄膜電晶體的半導體薄膜。做為另一材料,氧化物半導體已引起注意。
做為氧化物半導體材料,例如,氧化鋅和包含氧化鋅的物質係已知的。此外,已揭示有使用載子(電子)濃度低於1018/cm3之非晶氧化物(氧化物半導體)所形成的薄膜電晶體(參考文件1至3)。
[參考文件]
[參考文件1]日本公開專利申請案第2006-165527號
[參考文件2]日本公開專利申請案第2006-165528號
[參考文件3]日本公開專利申請案第2006-165529號
來自氧化物半導體的化學計量之組成的偏差會發生於薄膜的形成處理之中。例如,氧化物半導體的導電率會由於氧的過多或不足而改變。在氧化物半導體薄膜的形成處理中之氫的混合形成O-H(氧-氫)鍵且用作電子施體,而引起導電率的改變。進一步地,O-H鍵係具有極性的鍵;因此,O-H鍵可造成諸如使用氧化物半導體所形成之薄膜電晶體的主動裝置之特徵的變化。
若載子(電子)的濃度小於1018/cm3時,則氧化物半導體具有實質n型導電性,且在參考文件1至3中所揭示之各個薄膜電晶體的開/關比僅係103。針對該薄膜電晶體之低開/關比的原因係高的截止狀態之電流。
鑑於上述問題,本發明之一實施例的目的在於提供包含顯示面板的電子書閱讀器,該顯示面板具有具備穩定之電性特徵的薄膜電晶體(例如,有效低的截止狀態之電流)。本發明之一實施例的目的在於提供能長時間保持影像的電子書閱讀器。本發明之一實施例的目的在於提供高解析度的電子書閱讀器。本發明之一實施例的目的在於提供具有低功率消耗的電子書閱讀器。
在本發明之一實施例中,電子書閱讀器之顯示面板上的顯示係由薄膜電晶體所控制,該薄膜電晶體的通道形成區係使用氧化物半導體而形成,該氧化物半導體係藉由將 可為該氧化物半導體中的電子施體之雜質去除而為本徵或實質本徵的半導體,且具有比矽半導體更高的能隙。典型地,可控制所施加至顯示面板的像素中之像素電極的電壓。
換言之,在本發明之一實施例中,電子書閱讀器之顯示面板上的顯示係由薄膜電晶體所控制,該薄膜電晶體的通道形成區係使用氧化物半導體膜而形成。在該氧化物半導體膜中,於氧化物半導體中之氫的濃度係5×1019/cm3或更低,較佳地,5×1018/cm3或更低,更佳地,5×1017/cm3或更低;將該氧化物半導體中所包含的氫或O-H鍵去除;以及載子的濃度係5×1014/cm3或更低,較佳地,5×1012/cm3或更低。典型地,可控制所施加至顯示面板的像素中之像素電極的電壓。
該氧化物半導體的能隙係2eV或更高,較佳地,2.5eV或更高,更佳地,3eV或更高。形成施體之諸如氫的雜質係盡可能多地降低。載子的濃度係設定為1×1014/cm3或更低,較佳地,1×1012/cm3或更低。
當使用該高度純化的氧化物半導體於薄膜電晶體的通道形成區時,即使當通道寬度係10毫米時,汲極電流亦可在當汲極電壓係1V及10V時之-20V至-5V的閘極電壓之範圍中被設定為1×10-13A或更小。
此外,在本發明之一實施例中的電子書閱讀器包含一次電池、具有儲存電荷之功能的二次電池、或電容器做為電源供應裝置。在本發明之一實施例中的電子書閱讀器進 一步包含顯示面板,該顯示面板包含顯示元件,該顯示元件具有成對的電極及設置在該成對電極之間的顯示媒質而成為顯示面板。在本發明之一實施例中,該顯示面板係能保持一旦已被顯示之影像的顯示面板,例如電泳顯示面板、粒子移動顯示面板、粒子旋轉顯示面板、液晶顯示面板、電解沉澱顯示面板、電致變色顯示面板、或膜轉移顯示面板。
依據本發明之一實施例,藉由透過薄膜電晶體的使用以控制電子書閱讀器之顯示面板上的顯示,而該薄膜電晶體包含氫之濃度低的高度純化之氧化物半導體,則可較長時間地保持設置在顯示面板中的各個像素中之像素電極的電位。因此,可減少像素的掃描數目,且可減低掃描線驅動器電路的驅動頻率,以致可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,可降低截止狀態之電流至1×10-13A或更小;因此,可使得用以保持所施加至像素之信號電壓的電容器變小,且可減少電容器的面積。從而,可增加電子書閱讀器的解析度。
01、201‧‧‧電子書閱讀器
03‧‧‧外殼
05、209‧‧‧顯示部
07、09‧‧‧操作鍵
11、120、111、400、370、450、394、300、320、340‧‧‧第一基板
29‧‧‧半導體裝置
23‧‧‧密封劑
13‧‧‧元件層
19、25‧‧‧黏著劑
21‧‧‧顯示媒質
15、17‧‧‧第二電極
27‧‧‧第三基板
10、205、207‧‧‧顯示面板
33‧‧‧撓性印刷電路
35‧‧‧半導體裝置
31‧‧‧導線板
37‧‧‧電源供應裝置
102A‧‧‧第二導線
103、412、462、396、330、331、312、332、362、345、346、352、382、393、399‧‧‧氧化物半導體膜
106、410、460、425、310、360、350、380、231、426、390‧‧‧薄膜電晶體
101‧‧‧第一導線
102B‧‧‧第三導線
105‧‧‧像素電極
100、121‧‧‧像素
104‧‧‧電容器線
57‧‧‧白色粒子
51、71‧‧‧充填劑
53、73‧‧‧微膠囊
41‧‧‧第一電極
55‧‧‧黑色粒子
59‧‧‧分散媒體
67‧‧‧白色電子粉流體
61‧‧‧肋架
63‧‧‧空間
65‧‧‧黑色電子粉流體
77‧‧‧白色區
79‧‧‧液體
75‧‧‧黑色區
112‧‧‧基底膜
113、402、302、322、342、452、397‧‧‧閘極絕緣膜
114、316、386、366、356‧‧‧氧化物絕緣膜
115‧‧‧平坦化絕緣膜
133、137、143、147‧‧‧寫入週期
135、145‧‧‧非寫入週期
131、141‧‧‧影像重寫入週期
155‧‧‧貯存胞
157、159‧‧‧端子部
151‧‧‧貯存裝置
153‧‧‧外部材料
171‧‧‧負電極集電器
173‧‧‧負電極活性材料
163‧‧‧負電極
167‧‧‧分離片
177‧‧‧正電極活性材料
175‧‧‧正電極集電器
165‧‧‧正電極
169‧‧‧電解質
414a、414b、464、468‧‧‧導線
415a、415b、465a2、465a1、465b‧‧‧源極電極或汲極電極
411、461、391、311、361、351、381、461a、461b‧‧‧閘極電極
407、457、422‧‧‧絕緣膜
427、424‧‧‧導電膜
395、315a、365b、355a、385a‧‧‧源極電極
395b、315b、365b、355b、385b‧‧‧汲極電極
392‧‧‧氧化物半導體層
398、303、373、323、343‧‧‧保護絕緣膜
313、363‧‧‧通道形成區
372b‧‧‧第二閘極絕緣膜
372a‧‧‧第一閘極絕緣膜
80‧‧‧觸控感測器部
81‧‧‧第三電極
83‧‧‧間隔物
85‧‧‧第四電極
87‧‧‧第四基板
90‧‧‧天線
91‧‧‧外部電力供應裝置
93‧‧‧天線電路
95‧‧‧整流器電路
97‧‧‧充電電路
99‧‧‧安定化電源供應電路
203‧‧‧合葉部
221‧‧‧信號線
222‧‧‧時脈信號線
232‧‧‧電容器
122‧‧‧像素部
123‧‧‧掃描線驅動器電路
124‧‧‧信號線驅動器電路
在附圖中:第1A及1B圖係電子書閱讀器的頂視圖和橫剖面視圖;第2A及2B圖係顯示面板的頂視圖和橫剖面視圖;第3圖係包含氧化物半導體之反轉交錯型薄膜電晶體 的縱向橫剖面視圖;第4A及4B圖係第3圖中之A-A’橫剖面中的能帶圖(概略視圖);第5A圖描繪其中將正電位(+VG)施加至閘極(G1)的狀態,及第5B圖描繪其中將負電位(-VG)施加至閘極(G1)的狀態;第6圖描繪真空位準,金屬的功函數(),及氧化物半導體的電子親和能(χ)之間的關係;第7圖係顯示面板的方塊圖;第8A至8C圖係描繪顯示媒質之結構的橫剖面視圖;第9A至9D圖描繪習知顯示面板的顯示方法;第10A至10D圖描繪本發明一實施例中之顯示面板的顯示方法;第11A及11B圖係貯存裝置的頂視圖和橫剖面視圖;第12A及12B圖描繪薄膜電晶體;第13A至13E圖描繪薄膜電晶體的製造方法;第14A及14B圖描繪薄膜電晶體;第15A至15E圖描繪薄膜電晶體的製造方法;第16A及16B圖各描繪薄膜電晶體;第17A至17E圖描繪薄膜電晶體的製造方法;第18A至18E圖描繪薄膜電晶體的製造方法;第19A至19D圖描繪薄膜電晶體的製造方法; 第20A至20D圖描繪薄膜電晶體的製造方法;第21圖描繪薄膜電晶體;第22圖描繪顯示面板的橫剖面視圖;第23A圖係電子書閱讀器的透視圖,及第23B圖係半導體裝置的方塊圖;第24圖描繪電子書閱讀器;以及第25圖係升壓式DC至DC轉換器的等效電路圖。
將參照圖式來詳細敘述本發明之實施例。注意的是,本發明並未受限於以下的說明,且熟習於本項技藝之該等人士將立即理解的是,本發明的模式和細節可以以各式各樣的方式來予以改變,而不會背離本發明的精神和範疇。因此,本發明不應被解讀為受限於下文之該等實施例的說明。注意的是,在下文所描述之本發明的結構中,相同的部分或具有相似功能的部分係藉由相同的參考符號而表示於不同的圖式之中,且其說明將不予以重複。
注意的是,在此說明書中所描繪的各個圖式之中,各組件的尺寸、層厚度、和區域係為簡明的緣故而在某些情況中被過度擴大。因此,本發明之實施例不應受限於該等比例。
注意的是,在此說明書之中,諸如“第一”、“第二”、及“第三”之用語係為了要避免組件之間的混淆而使用,且並未限制該號數。因此,“第一”之用語可以以“第二”、 “第三”、或其類似者而予以適當地置換。
[實施例1]
在此實施例中,將參照第1A及1B圖來敘述本發明一實施例之電子書閱讀器的結構。
第1A圖係電子書閱讀器的平面視圖,以及第1B圖對應於沿著第1A圖中之虛線A-B所取得的橫剖面視圖。
如第1A圖中所描繪地,電子書閱讀器01包含由外殼03所包圍的顯示部05,以及操作鍵07及09。雖未描繪於第1A圖之中,但電子書閱讀器01可進一步包含外部連接端子(例如,耳機端子、USB端子、或可連接至諸如USB電纜之各式各樣的電纜之端子)、記錄媒體插入部、揚聲器、音量調整鈕、或其類似物於外殼的背面或側表面上。透過操作鍵07及09,可翻轉頁面、可登入字符、可放大或縮小所顯示之資料、以及可執行其他的操作。
其次,將參照第1B圖來敘述電子書閱讀器01之外殼03的內部。
顯示面板10,導線板31,用以相互連接顯示面板10及導線板31的撓性印刷電路(FPC)33,安裝於導線板31之上的半導體裝置35,以及電源供應裝置37係設置於外殼03的內部。
顯示面板10包含第一基板11,元件層13,顯示媒質21,第二電極17,第二基板15,第三基板27,以及用以堅固地相互固定第一基板11、第二基板15、及第三基板 27的密封劑23。在此,該顯示面板10進一步包含黏著劑19,用以相互接合元件層13及顯示媒質21;以及黏著劑25,用以相互接合第二基板15及第三基板27。
第一基板11係使用以形成元件層13的基板。該第一基板11至少具有熱阻,且該熱阻高到足以耐受將於稍後被執行之熱處理則為必要的。使用鋇硼矽酸鹽玻璃,鋁硼矽酸鹽玻璃,或其類似物所形成的玻璃基板可被使用做為第一基板11。
在其中將於稍後被執行的熱處理之溫度係高的情況中,較佳地,使用應變點高於或等於730℃的基板做為該玻璃基板。例如,針對該玻璃基板,係使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃的玻璃材料。藉由包含氧化鋇(BaO)比氧化硼更多,可獲得更實用之熱阻的玻璃基板。因此,較佳地,使用包含BaO比B2O3更多的玻璃基板。
注意的是,取代該玻璃基板,可使用諸如陶質物基板、石英基板、或藍寶石基板之使用絕緣物所形成的基板。選擇性地,可使用結晶化之玻璃基板或其類似物。
選擇性地,可使用利用聚乙烯對苯二甲酯、聚醯乙胺、丙烯酸樹脂、聚碳酸酯、聚丙烯、聚酯、聚氯乙烯、或其類似物所形成的塑膠膜或其類似物,只要其具有高到足以耐受將於稍後被執行的熱處理之熱阻即可。
元件層13包含用以驅動顯示媒質21之主動元件,被動元件,及用作像素電極的第一電極。該主動元件的實例 包含薄膜電晶體,二極體,及其類似物。此外,該被動元件的實例包含電阻器,電容器,及其類似物。
在此,將參照第2A及2B圖來敘述元件層13之結構的一實施例。
在第2A及2B圖中,將敘述包含於元件層13之中的像素中之薄膜電晶體(下文中亦稱為TFT),以及連接至TFT之用作像素電極的第一電極(此電極亦簡稱為像素電極)。注意的是,像素意指元件組群、用作像素電極的電極、及導線,該元件組群包含諸如薄膜電晶體之被使用以依據電性信號而控制顯示的元件。注意的是,像素可包含濾色片或其類似物,且可對應於其中亮度可被控制之一彩色元件。因此,做為一實施例,在包含R、G、及B之彩色元素的彩色顯示裝置之情況中,影像的最小單位包含R像素、G像素、及B像素之三像素,且影像可藉由複數個像素而顯示。
注意的是,當敘述“A及B係相互連接”時,其中A及B係相互電性連接的情況以及其中A及B係相互直接連接的情況係包含於其中。在此,A及B各係物件(例如,裝置,元件,電路,導線,電極,端子,或導電膜)。
第2A圖係像素的頂視圖。注意的是,例如,在第2A圖中所描繪之TFT的結構係底部閘極結構。特定地,描繪所謂反轉交錯型結構,其中用作TFT之源極電極及汲極電極的導線係與氧化物半導體膜之上方表面的一部分接觸,而該氧化物半導體膜係與用作閘極電極的導線重疊且 用作通道區。
第2A圖中所描繪的像素100包含用作掃描線之第一導線101,用作信號線之第二導線102A,氧化物半導體膜103,電容器線104,以及像素電極105。像素100進一步包含第三導線102B及薄膜電晶體106,該第三導線102B係用以相互電性連接氧化物半導體膜103及像素電極105。第一導線101亦用作薄膜電晶體106的閘極。第二導線102A亦用作源極電極及汲極電極的其中一者以及儲存電容器的一端子。第三導線102B亦用作源極電極及汲極電極的其中另一者。電容器線104用作儲存電容器的另一電極。注意的是,第一導線101及電容器線104係設置於相同的層之中,以及第二導線102A及第三導線102B係設置於相同的層之中。此外,第三導線102B及電容器線104部分地互相重疊,以致使顯示媒質的儲存電容器形成。為了要使其中施加電壓至顯示媒質的區域變寬,像素電極105與第一導線101及第二導線102A重疊。注意的是,包含在薄膜電晶體106中之氧化物半導體膜103係設置於導線上,該導線自第一導線101分支,而閘極絕緣膜(未描繪)插入於其間。進一步地,在第2A圖之中,影線圖案的像素電極105並未被描繪出。
第2B圖係沿著第2A圖中之虛線A-B所取得的橫剖面視圖。用作閘極及電容器線104的第一導線101係設置於第一基板111之上,而基底膜112插入於其間。閘極絕緣膜113係設置以便覆蓋第一導線101及電容器線104。 氧化物半導體膜103係設置於閘極絕緣膜113之上。第二導線102A及第三導線102B係設置於氧化物半導體膜103之上。用作鈍化膜之氧化物絕緣膜114係設置於氧化物半導體膜103,第二導線102A,及第三導線102B之上。平坦化絕緣膜115係設置於氧化物絕緣膜114之上。開口係形成於氧化物絕緣膜114及平坦化絕緣膜115之中,且像素電極105及第三導線102B係透過該開口而互相連接。第三導線102B及電容器線104與使用做為電介質的閘極絕緣膜113一起形成電容器。在此,包含基底膜112至像素電極105的堆疊係由元件層13所表示。
注意的是,薄膜電晶體係具有至少三個端子:閘極,汲極,及源極之元件。薄膜電晶體具有通道形成區於汲極區與源極區之間,且電流可穿透汲極區、通道形成區、及源極區而流動。在此,因為電晶體的源極和汲極會根據電晶體的結構、操作條件、及其類似者而改變,所以難以界定何者係源極或汲極。因此,用作源極及汲極的區域在某些情況中並非意指源極或汲極。在該情況中,例如,可將源極及汲極的其中一者稱為第一端子,以及可將源極及汲極的其中另一者稱為第二端子。選擇性地,可將源極及汲極的其中一者稱為第一電極,以及可將源極及汲極的其中另一者稱為第二電極。選擇性地,可將源極及汲極的其中一者稱為第一區,以及可將源極及汲極的另一者稱為第二區。
接著,將敘述包含於薄膜電晶體106之中的氧化物半 導體膜103。
在此實施例中所使用的氧化物半導體之中,在該氧化物半導體中之氫的濃度係5×1019/cm3或更低,較佳地,5×1018/cm3或更低,更佳地,5×1017/cm3或更低;且將該氧化物半導體中所包含的氫或O-H鍵予以去除。載子的濃度係5×1014/cm3或更低,較佳地,1×1014/cm3或更低,更佳地,5×1012/cm3或更低,再更佳地,1×1012/cm3或更低。也就是說,在氧化物半導體膜中之載子的濃度係盡可能接近零。進一步地,該氧化物半導體的能隙係2eV或更高,較佳地,2.5eV或更高,更佳地,3eV或更高。注意的是,在氧化物半導體膜之中的氫之濃度可藉由二次離子質譜測定法而測量。
接著,將參照能帶圖來敘述包含氧化物半導體膜103之薄膜電晶體的操作。
第3圖係包含此實施例中之氧化物半導體的反轉交錯型薄膜電晶體之縱向橫剖面視圖。氧化物半導體膜(OS)係設置於閘極電極(GE1)之上,而閘極絕緣膜(GI)插入於其間。源極電極(S)及汲極電極(D)係設置於其上。
第4A及4B圖係在第3圖中之A-A’橫剖面中的能帶圖(概略視圖)。第4A圖描繪其中源極之電壓和汲極之電壓係相等(VD=0V)的情況,以及第4B圖描繪其中將正電位(VD>0V)施加至汲極的情況。
第5A及5B圖係在第3圖中之B-B’橫剖面中的能帶 圖(概略視圖)。第5A圖描繪其中將正電位(+VG)施加至閘極(G1)且載子(電子)流動於源極與汲極之間的狀態。進一步地,第5B圖描繪其中將負電位(-VG)施加至閘極(G1)且薄膜電晶體係截止(少數載子不流動)之狀態。
第6圖描繪真空位準,金屬的功函數(),及氧化物半導體的電子親和能(χ)之間的關係。
在常態溫度時,在金屬中之電子同階且費米(Fermi)位準係定位於傳導帶之中。另一方面,習知之氧化物半導體通常具有n型導電性,以及習知之氧化物半導體的費米位準(EF)係遠離定位在帶隙中央之本徵費米位準(Ei),且係定位靠近傳導帶。注意的是,已知在氧化物半導體中之氫的一部分在具有n型導電性之中用作施體及因子。
對照地,在此實施例中之氧化物半導體係藉由自該氧化物半導體去除其係n型雜質的氫,且增加純度使得除了氧化物半導體的主要成分之外的雜質盡可能不被包含而獲得的本徵(i型)或實質本徵之氧化物半導體。換言之,在此實施例中的氧化物半導體係高度純化的本徵(i型)半導體,或接近於高度純化之i型半導體的半導體,其並非藉由添加雜質,而是藉由盡可能多地去除諸如氫或水之雜質。在此方式中,費米位準(EF)可具有與本徵的費米位準(Ei)相同的位準。
例如,在其中該氧化物半導體之帶隙(Eg)係 3.15eV的情況中,電子親和能(χ)為4.3eV。使用於源極電極和汲極電極之鈦(Ti)的功函數係與氧化物半導體的親和能(χ)實質地相等。在此情況中,肖特基(Schottky)電子障層並未形成於金屬與氧化物半導體之間的介面處。
換言之,在其中金屬的功函數()係與氧化物半導體的親和能(χ)相等的情況中,其中金屬及氧化物半導體互相接觸的狀態係顯示為第4A圖中所描繪的能帶圖(概略視圖)。
在第4B圖中,黑色的圓(●)指示電子及對汲極之正電位的施加,以及斷線指示其中施加正電位(VG>0V)至閘極的狀態。在其中電位並未施加至閘極的情況中,薄膜電晶體係在截止狀態中,其中載子(電子)係由於高的歐姆接觸電阻而未自電極注入至氧化物半導體側,且電流不流動。對照地,在其中施加正電位至閘極的情況中,薄膜電晶體係在導通狀態中,其中歐姆接觸電阻降低且電流流動。
在此情況中,如第5A圖中所描繪地,電子可沿著強力穩定之最下方部分而在閘極絕緣膜與高度純化的氧化物半導體間之介面處的氧化物半導體側移動。
進一步地,在第5B圖之中,當施加負電位至閘極(G1)時,少數載子之電洞係實質地為零;因此,電流量係有如接近零一樣。
例如,即使在其中薄膜電晶體之通道寬度W為1×104 微米以及薄膜電晶體之通道長度L為3微米的情況中,截止狀態之電流為10-13A或更小,且次臨限擺幅(S值)為0.1V/dec(閘極絕緣膜的厚度為100奈米)。
藉由增加純度,使得在此方式中之除了氧化物半導體的主要成分之外的雜質盡可能地不被包含,則該薄膜電晶體可有利地操作。尤其,可降低截止狀態之電流。
在第2B圖之中,針對形成於元件層13之中的第一電極(像素電極105),可使用具有反射比或遮光性質的導電金屬,例如選擇自鋁、銅、鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素;包含任何該等元素的合金;包含任何該等元素的化合物(例如,氧化物或氮化物);或其類似物。選擇性地,可使用透光導電材料,例如氧化銦錫(下文中稱為ITO),包含氧化鎢之氧化銦,包含氧化鎢之氧化銦鋅,包含氧化鈦之氧化銦,包含氧化鈦之氧化銦錫,氧化銦鋅,或添加氧化矽之氧化銦錫。選擇性地,可使用包含任何該等材料的層列結構。當形成於元件層13之中的第一電極係使用反射性導電材料而形成時,可反射外面的光,以致可改善光的反射效率。
在元件層13中,第一電極(像素電極105)係設置於各像素之中。進一步地,第一電極(像素電極105)係連接至薄膜電晶體106,且所施加至設置在各個像素中之第一電極(像素電極105)的電壓係由薄膜電晶體所控制。
注意的是,在第2A及2B圖中所描繪的像素對應於 以矩陣而配置在第一基板120上之複數個像素121的其中一者,如第7圖中所描繪地。第7圖描繪其中像素部122,掃描線驅動器電路123,及信號線驅動器電路124係設置於第一基板120之上的結構。像素121是否被選擇係決定於每一列之中,以回應於來自第一導線101所供應的掃描信號,該第一導線101係連接至掃描線驅動器電路123。藉由掃描信號所選擇的像素121被供應以來自導線102A之視頻信號(亦稱為影像信號,視頻電壓,或視頻資料),該導線102A係連接至信號線驅動器電路124。
第7圖描繪其中複數個像素121係以矩陣(以條狀)而配置於像素部122之中的結構。注意的是,該等像素121無需一定要以矩陣而配置,且可以以三角圖案或以拜爾(Bayer)配置來予以安排。進一步地,做為像素部122的顯示方法,可使用累進法或間條法。注意的是,在彩色顯示時,於像素中所控制的彩色元素並未受限於R、G、及B之三色(R、G、及B分別對應於紅色、綠色、及藍色),且可使用超過三色的彩色元素,例如,R、G、B、及W(W對應於白色);R、G、B、以及黃色、青色、紫紅色、及其類似彩色的其中一者或更多者;或其類似者。進一步地,在彩色元素的個別點之間的顯示區域之尺寸可為不同。
在第7圖中,第一導線101的數目及第二導線102A的數目對應於列方向及行方向中之像素的數目。注意的是,第一導線101的數目及第二導線102A的數目可根據 包含於像素中之子像素的數目或像素中之電晶體的數目而增加。選擇性地,像素121可透過共同地使用於若干像素之間的第一導線101及第二導線102A而被驅動。
注意的是,雖然第二導線102A及第三導線102B的相對部分具有線性結構於第2A圖之中,但亦可使用其中第二導線102A包圍第三導線102B的結構(特別地,U形或C形),以致使載子轉移所穿過的區域增加,且當薄膜電晶體導通時,流動之電流(亦稱為導通狀態之電流)的數量會增加。
注意的是,在此說明書中,導通狀態之電流表示當薄膜電晶體開啟(導通)時,在源極及汲極之間所流動的電流。在n通道薄膜電晶體的情況中,導通狀態之電流表示當閘極一源極電壓比臨限電壓(Vth)更高時,在源極與汲極之間所流動的電流。
描繪於第7圖中之掃描線驅動器電路123及信號線驅動器電路124的其中一者對應於第1B圖之中所描繪的半導體裝置29。在此,將敘述其中掃描線驅動器電路123及信號線驅動器電路124之一者係藉由晶片在玻璃上(COG)而設置於第一基板120上的結構;然而,亦可使用其中掃描線驅動器電路123及信號線驅動器電路124二者均設置於第一基板120之上的結構。選擇性地,可使用其中僅像素部122係設置於第一基板120之上,且掃描線驅動器電路123或信號線驅動器電路124係設置於導線板31之上的結構。
選擇性地,可將掃描線驅動器電路123及信號線驅動器電路124的其中一者或二者設置於元件層13之中。在此情況中,掃描線驅動器電路123及信號線驅動器電路124的其中一者或二者可使用以與連接至像素電極之薄膜電晶體相似方式所形成的薄膜電晶體而形成。
在第1B圖中所描繪的第二基板15用作使用以密封顯示媒質21的基板。第二基板15係觀視側;因此,較佳地使用透光基板做為第二基板15。例如,透光基板的實例包含玻璃基板以及使用聚乙烯對苯二甲酯、聚醯乙胺、丙烯酸樹脂、聚碳酸酯、聚丙烯、聚酯、聚氯乙烯、或其類似物所形成的塑膠膜。
第二電極17係形成於第二基板15之上。該第二電極17係使用透光導電膜而形成。透光導電膜的典型實例包含氧化銦錫,包含氧化鎢之氧化銦,包含氧化鎢之氧化銦鋅,包含氧化鈦之氧化銦,包含氧化鈦之氧化銦錫,氧化銦鋅,以及添加氧化矽之氧化銦錫。
第二電極17對應於共用電極(相對電極),且係電性連接至形成於第一基板11之上的共同電位線。
顯示媒質21可藉由電泳方法,粒子移動法,粒子旋轉法,液晶顯示法,電解沉澱法,電致變色法,膜轉移法,或其類似方法而顯示影像。在此實施例中,將詳細地敘述電泳方法,粒子移動法,及粒子旋轉法;然而,液晶顯示法,電解沉澱法,電致變色法,膜轉移法,或其類似方法亦可被適當地使用。
電泳方法的典型實例包含微膠囊電泳法,水平轉移電泳法,垂直轉移電泳法,及其類似方法。粒子旋轉法的實例包含球狀扭轉球法,磁性扭轉球法,圓柱體扭轉球法,或其類似方法。粒子移動法的實例包含其中使用充電之碳粉的方法(此方法亦稱為充電碳粉顯示法),其中使用電子粉流體的方法,其中使用磁泳粒子的方法(此方法亦稱為磁泳粒子法),及其類似方法。第8A至8C圖描繪顯示面板中之顯示元件的結構。注意的是,在第1B圖中所描繪的黏著劑19並未被描繪於第8A至8C圖之中。
第8A圖係使用電泳方法之顯示媒質21及其週邊的橫剖面視圖。在第一電極41(其對應於第2B圖中的像素電極105)與第二電極17之間的空間係充填以諸如有機樹脂之充填劑51;且微膠囊53係設置成為顯示媒質21。在該微膠囊53之中,負充電的黑色粒子55及正充電的白色粒子57係分散於透明分散媒體59之中。該微膠囊53的直徑約為10至200微米。該微膠囊53係使用透光有機樹脂或其類似物而形成。
在第一電極41與第二電極17之間所設置的微膠囊53之中,當電壓係藉由第一電極41及第二電極17所施加時,其係第一粒子之黑色粒子55及其係第二粒子之白色粒子57會以相反的方向移動,以致使白色及黑色可顯示於像素之中。使用此原理之顯示元件係電泳顯示元件。
包含於微膠囊53之中的第一粒子和第二粒子可使用選擇自導電材料、絕緣材料、半導體材料、磁性材料、液 晶材料、強誘電性材料、電致變色材料、或磁泳材料之單一材料而形成,或使用任何該等材料的複合材料而形成。
注意的是,第一粒子及第二粒子的彩色並未受限於黑色和白色,且任何彩色均可被使用於第一粒子及第二粒子,只要該第一粒子及該第二粒子的彩色係彼此互相不同即可(該等彩色包含無彩色)。因此,當第一粒子及第二粒子的其中一或二者係具有顏料之粒子時,彩色顯示係可能的。
第8B圖係使用粒子移動法之顯示媒質21及其週邊的橫剖面視圖。由第一電極41(其對應於第2B圖中的像素電極105),第二電極17,及肋架61所包圍的空間63係充填以負充電的黑色電子粉流體65及正充電的白色電子粉流體67。注意的是,該空間63係充填有諸如空氣,氮,或稀有氣體之氣體。該黑色電子粉流體65及該白色電子粉流體67之直徑各為大約0.1至20微米。
當電壓係藉由第一電極41及第二電極17所施加時,黑色電子粉流體65及白色電子粉流體67會以相反的方向移動,以致使白色及黑色可顯示於像素之中。當使用諸如紅色粉流體、黃色粉流體、及藍色粉流體之彩色粉流體做為該等粉流體時,彩色顯示係可能的。
第8C圖係使用粒子旋轉法之顯示媒質21及其週邊的橫剖面視圖。在該粒子旋轉法之中,其被塗以黑色及白色的球狀粒子係設置於第一電極41(其對應於第2B圖中的像素電極105)與第二電極17之間。該粒子旋轉法係藉 由以第一電極41與第二電極17間之電位差來控制球狀粒子的方向,而顯示影像的方法。在此,將敘述其中使用球狀扭轉球的實例做為粒子旋轉法的典型實例。
球狀扭轉球係充填有諸如有機樹脂之充填劑71。該球狀扭轉球包含:微膠囊73;球,其係設置於微膠囊73之中且包含黑色區75及白色區77;以及液體79,其充填該球與該微膠囊73之間的空間。該球狀扭轉球的直徑約為50至100微米。
能藉由電泳方法、粒子移動法,粒子旋轉法,液晶顯示法,電解沉澱法,電致變色法,膜轉移法,或其類似方法而顯示影像的顯示元件具有高反射比;因而,輔助光源並非必要,且功率消耗會變低。此外,在其中電壓未被施加的情況中,電泳、粒子移動、或粒子旋轉並不會發生。因此,可保持一旦已被顯示的影像。
在此實施例中,黏著劑19係設置於顯示媒質21與元件層13之間(請參閱第1B圖)。黏著劑19係設置以便堅固地固定包含顯示媒質21的第二基板15至元件層13之上。注意的是,在其中顯示媒質21係直接形成於元件層13之上的情況中,並不需要黏著劑19。進一步地,在其中第二基板15保護顯示媒質21且具有降低光的反射或背景反射之功能的情況中,無需一定要設置第三基板27。
第三基板27具有防止光之閃耀及反射,保護顯示媒質21,吸收紫外線,及其類似者之功能。為了要防止閃 耀及散射外面的光,第三基板27的表面係不平坦的。此外,較佳地,第三基板27係使用複數個層而形成,且反射光可藉由使用該等層之間的介面處之反射光的干涉而衰減。進一步地,當第三基板27係使用具有高硬度的有機樹脂而形成時,可減少刮傷。當第三基板27係使用可吸收紫外線的材料而形成時,則可抑制微膠囊中之該等粒子由於紫外線而劣化。具有上述功能之已知材料可予以適當地使用於第三基板27。在此,第二基板15及第三基板27係透過黏著劑25而互相接合。
密封劑23密封第一基板11及第三基板27。做為密封劑23,可使用可見光硬化樹脂、紫外線硬化樹脂、或熱硬化樹脂。典型地,可使用可見光硬化之丙烯基樹脂、紫外線硬化之丙烯基樹脂、熱硬化之丙烯基樹脂、甲基丙烯酸樹脂、環氧樹脂、或其類似物。
在此,將參照第10A至10D圖來敘述此實施例中之顯示面板的顯示方法。
首先,將參照第9A至9D圖來敘述習知之電子書閱讀器的顯示方法,做為比較實例。
第9A圖係第一至第n列中之像素的時序圖。在影像重寫入週期131中,在第一至第n列中的像素之中的寫入週期133係由對角線所指示。在影像重寫入週期131中,非寫入週期135係設置於各寫入週期133之間。在電子紙之中,影像之資料係超過一次地被寫入至第一至第n列中的像素。
第9B圖描繪所輸入至第i列中的閘極線之閘極信號的電位。在寫入週期133中,閘極信號的電位係VHigh;以及在非寫入週期135中,閘極信號的電位係VLow
第9C圖描繪輸入至所給定的行中之視頻信號的電位。該視頻信號的電位係對應於影像之給定的電位。
第9D圖描繪在第i列之中的像素中之像素電極的電位。在寫入週期133中,像素電極的電位係與視頻信號的電位相似。此時,在各個寫入週期133中之像素電極的電位係相同電位;然而,像素電極的電位係對應於所寫入之視頻信號之所給定的電位。進一步地,在影像重寫入週期131之中的最後寫入週期137中,藉由施加與共用電極之電位相同的電位Vcom至像素電極,所施加至顯示媒質的電壓被設定為0V,且顯示媒質的電泳、粒子移動、或粒子旋轉停止,以致使影像保持。
因為習知之薄膜電晶體的漏電流之量大,所以像素電極的電位並未保持於非寫入週期135之中,且會變動。因此,必須將寫入影像之資料時直至寫入下一影像之資料時的週期T1之長度縮短。因而,將增加像素掃描次數且將增加掃描線驅動器電路的驅動頻率(時脈頻率);因此,功率消耗會增加。
其次,將參照第10A至10D圖來敘述此實施例中所描繪之顯示面板的顯示方法。第10A圖係第一至第n列中之像素的時序圖。在影像重寫入週期141中,在第一至第n列中的像素之中的寫入週期143係由對角線所指示。在 影像重寫入週期141中,非寫入週期145係設置於該等寫入週期143之間。
第10B圖描繪所輸入至第i列中的閘極線之閘極信號的電位。第10C圖描繪輸入至所給定的行中之視頻信號的電位。第10D圖描繪在第i列之中的像素中之像素電極的電位。進一步地,在影像重寫入週期141之中的最後寫入週期147中,與共用電極之電位相同的電位Vcom被施加至像素電極。
在此實施例中的顯示面板之中,連接至像素電極的薄膜電晶體包含氫的濃度降低之高度純化的氧化物半導體。該薄膜電晶體具有數十至數百微米的通道寬度W,以及1×10-16A或更小的截止狀態之電流,該電流係極低的。因此,如第10D圖中所描繪地,在非寫入週期145中之像素電極的電位中之變化會變小。相反地,包含低溫多晶矽的薄膜電晶體係在截止狀態之電流為1×10-12A的假定之下而設計。因此,在其中包含氧化物半導體之薄膜電晶體係與包含低溫多晶矽之薄膜電晶體比較的情況中,當儲存電容係相同或實質地一樣時(約0.1pF)時,用以保持包含氧化物半導體之薄膜電晶體的電壓之時間可擴展10000倍。也就是說,可擴展自開始寫入影像之資料時直至開始寫入下一個影像之資料時的週期T2之長度。因而,可減少像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因此,可降低功率消耗。
在此實施例中之包含氫濃度降低的高度純化氧化物半 導體的薄膜電晶體之中,可降低截止狀態之電流,以致使各像素中所形成之電容器的平面面積可製成更小。在諸如電泳顯示面板、粒子移動顯示面板、粒子旋轉顯示面板、液晶顯示面板、電解沉澱顯示面板、電致變色顯示面板、或膜轉移顯示面板之能保持一旦已被顯示的影像之顯示面板中,驅動電壓係高的(約數十伏特)。當使用習知之薄膜電晶體時,漏電流會增加,以致所施加至像素電極的電位可能變動。因此,必須增加儲存電容,亦即,增加電容器的平面面積。因而,在像素中之電容器的平面面積變大,以致難以減少像素的面積。對照地,當薄膜電晶體的截止狀態之電流小時,所施加至像素電極之電壓中的變動會變小,以致可減少像素的平面面積。從而,當如此實施例中所述地使用包含氫濃度減低之高度純化氧化物半導體的薄膜電晶體時,可使電容器及像素電極的面積變小,且可增加顯示面板的解析度。
當薄膜電晶體的截止狀態之電流低時,所施加至像素電極的電位中之變動會變小。因此,像素電極與共用電極的電壓會保持恆定。換言之,所施加至設置在像素電極與共用電極之間的顯示媒質之電壓可保持恆定。因此,可抑制充電之粒子的轉移,以致使各像素的灰階可保持。也就是說,影像可長時間地顯示於顯示面板之上。
第1B圖中所描繪的導線板31係設置有半導體裝置35。做為該半導體裝置35,可使用典型地,CPU之用以控制顯示在顯示面板上的資料之控制器、儲存部、電源供 應電路、或其類似物。
元件層13及導線板31係透過FPC 33而彼此互相連接。來自半導體裝置35的信號則透過FPC 33而傳送至元件層13,以致使影像顯示於顯示面板10之上。
電源供應裝置37係透過導線板31而連接至半導體裝置35。控制器係以來自電源供應裝置37之電力而被驅動,且影像係顯示於顯示面板10之上。
做為電源供應裝置37,可使用主要電池、具有儲存電荷之功能的二次電池、電容器、或其類似物。一次電池的典型實例包含錳電池、鹼性錳電池、鎳電池、鋰電池、及其類似物。二次電池的典型實例包含鋰離子電池、鎳氫貯存電池、鋰離子聚合物電池、及其類似物。電容器的典型實例包含雙層電容器、鋰離子電容器、及其類似物。
在此,將參照第11A及11B圖來敘述電源供應裝置37的結構。此外,在此實施例中,將敘述其中使用具有儲存電荷之功能的二次電池,及電容器做為電源供應裝置37的情況。
第11A圖係電源供應裝置37的平面視圖,以及第11B圖係沿著第11A圖中之虛線A-B所取得的橫剖面視圖。
第11A圖中所描繪之電源供應裝置37包含貯存胞155,在外部材料153之內。該電源供應裝置37進一步包含連接至貯存胞155的端子部157及159。針對該外部材料153,可使用疊層膜、聚合物膜、金屬膜、金屬殼、塑 膠殼、或其類似物。
如第11B圖中所描繪地,貯存胞155包含負電極163、正電極165、設置在負電極與正電極之間的分離片167、以及在外部材料153及分離片167中的電解質169。負電極163包含負電極集電器171及負電極活性材料173。正電極165包含正電極集電器175及正電極活性材料177。該負電極活性材料173係形成於負電極集電器171的一表面或二面向表面之上。該正電極活性材料177係形成於正電極集電器175的一表面或二面向表面之上。
負電極集電器171係連接至端子部159。正電極集電器175係連接至端子部157。進一步地,該等端子部157及159各部分地延伸至外部材料153的外面。
注意的是,雖然在此實施例中係敘述袋形薄的貯存裝置做為電源供應裝置37(請參閱第1B圖),但可使用諸如筒形貯存裝置、方形貯存裝置、或圓鈕型貯存裝置之具有各式各樣結構的貯存裝置。進一步地,雖然在此實施例中係敘述其中將正電極、負電極、及分離片堆疊在一起的結構,但可使用其中將正電極、負電極、及分離片包捲在一起的結構。
在其係貯存胞155之一實施例的二次電池中,使用諸如LiCoO2之包含鋰的金屬氧化物所形成之鋰離子電池具有高的電容及高的安全性。在此,將參照第11B圖來敘述鋰離子電池的結構,其係二次電池的典型實例。
不鏽鋼、銅、鎳、或其類似物係使用於負電極集電器 171。該負電極集電器171可適當地具有箔形狀、板形狀、網形狀、或類似形狀。
負電極活性材料173係使用能可逆地吸收鋰離子的材料,導電性材料,及結合劑而形成。能可逆地吸收鋰離子的材料之典型實例包含石墨、不易石墨化之碳,聚并苯半導體(PAS),及其類似物;而且,該材料較佳地吸收磷。此外,PAS係較佳的,因為電容高。進一步地,結合劑的典型實例包含諸如聚四氟乙烯及聚偏二氯乙烯氟化物之氟化物樹脂,諸如聚丙烯及聚乙烯之熱塑性樹脂,及其類似物。再者,導電性材料的典型實例包含乙炔碳、石墨、金屬粉,及其類似物。
鋁,不鏽鋼,或其類似物係使用於正電極集電器175。該電極集電器175可適當地具有箔形狀、板形狀、網形狀、或其類似形狀。
做為正電極活性材料177,可使用LiFeO2、LiCoO2、LiNiO2、LiMn2O4、LiFePO4、LiCoPO4、LiNiPO4、LiMn2PO4、V2O5、Cr2O5,MnO2,或其他材料。
做為電解質169的溶質,可使用能轉移鋰離子且其中鋰離子可安定地存在之材料。電解質之溶質的典型實例包含諸如LiClO4、LiAsF6、LiBF4、LiPF6、及Li(C2F5SO2)2N之鋰鹽。
做為電解質169之溶劑,可使用能轉移鋰離子的材料。做為電解質169之溶劑,較佳地,可使用質子惰性有機溶劑。質子惰性有機溶劑的典型實例包含碳酸乙烯酯, 碳酸丙烯酯,二甲基碳酸鹽,二乙基碳酸鹽,γ-丁內酯,乙腈,二甲氧基乙烷,四氫呋喃,及其類似物;以及可使用一或更多個該等材料。當使用凝膠之聚合物做為電解質169的溶劑時,可增加抵擋液體漏洩或其類似情事的安全性。凝膠之聚合物的典型實例包含矽膠,丙烯酸酯凝膠,丙烯腈凝膠,環氧乙烷聚合物,聚丙烯氧化物,氟基聚合物,及其類似物。做為電解質169,可使用諸如Li3PO4之固態電解質。
絕緣多孔材料係使用於分離片167。該分離片167的典型實例包含紙,不織布,玻璃纖維,合成樹脂材料,及陶質物材料。注意的是,應選擇不會溶解於電解質之中的材料。
鋰離子電池具有小的所謂記憶體之效應,高的能量密度,高的電容,及高的驅動電壓。因此,可縮減鋰離子電池的尺寸和重量。進一步地,鋰離子電池並不會由於重複的充電及放電而易於變質,且可長時間使用,以致可降低成本。
其次,在貯存胞155之另一實施例的電容器中,鋰離子電容器具有高的能量密度和優異的充電及放電性質。在此,將參照第11B圖來敘述其係電容器的典型實例之鋰離子電容器的結構。
做為負電極集電器171、負電極活性材料173、及正電極集電器175,可使用與鋰離子電池之該等材料相似的材料。
做為正電極活性材料177,較佳地,可使用能可逆地吸收鋰離子及/或陰離子之材料。正電極活性材料177包含活性碳,導電性聚合物,及聚并苯半導體(PAS)。
做為電解質169的溶質、電解質169的溶劑、以及分離片167,可使用與鋰離子電池之該等材料相似的材料。
鋰離子電容器具有高效率的充電及放電,迅速執行充電及放電的能力,以及長時間壽命,甚至當重複使用其時亦然。當顯示面板具有高的寫入電壓且在資料寫入之後無需電力時,較佳地,可使用能迅速執行充電及放電之鋰離子電容器。
在此方式中,於此實施例中之電子書閱讀器的顯示面板上之顯示係由包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體所控制,以致可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
[實施例2]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之一實施例。在此實施例中所描繪之薄膜 電晶體410可使用做為實施例1中的薄膜電晶體106(請參閱第2A及2B圖)。
將參閱第12A及12B圖以及第13A至13E圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
第12A及12B圖描繪該薄膜電晶體之平面結構及橫剖面結構的一實施例。在第12A及12B圖中所描繪的薄膜電晶體410係一種頂部閘極薄膜電晶體。
第12A圖係頂部閘極薄膜電晶體410的平面視圖。第12B圖係沿著第12A圖中之虛線A-B所取得的橫剖面視圖。
在第12A及12B圖之中,於第一基板400之上,薄膜電晶體410包含絕緣膜407、氧化物半導體膜412、源極電極及汲極電極的其中一者415a、源極電極及汲極電極的其中另一者415b、閘極絕緣膜402、以及閘極電極411。源極電極及汲極電極的其中一者415a及源極電極及汲極電極的其中另一者415b係與導線414a及導線414b接觸而設置,且分別地電性連接至導線414a及導線414b。
雖然將薄膜電晶體410敘述成為單一閘極薄膜電晶體,但是當需要時,可形成包含複數個通道形成區之多重閘極薄膜電晶體。
下文將參照第13A至13E圖來敘述形成薄膜電晶體410於第一基板400之上的步驟。
首先,形成用作基底膜的絕緣膜407於第一基板400之上。做為與氧化物半導體膜接觸之絕緣膜407,較佳地,可使用諸如氧化矽膜、氮氧化矽膜、氧化鋁膜、或氮氧化鋁膜之氧化物絕緣膜。做為用以形成絕緣膜407之方法,可使用電漿增強CVD法、濺鍍法、或其類似方法。為了要使大量的氫不包含於絕緣膜407之中,較佳地,絕緣膜407係藉由濺鍍法而形成。
在此實施例中,做為絕緣膜407,氧化矽膜係藉由濺鍍法而形成。該氧化矽膜係以此方式而沉積於第一基板400之上,做為絕緣膜407,亦即,將第一基板400轉移至處理室,引進包含高純度氧之去除氫及水分的濺鍍氣體,以及使用矽靶極之方式。此外,該第一基板400可在室溫,或可予以加熱。
例如,氧化矽膜係在以下情形之下藉由RF濺鍍法而沉積:使用石英(較佳地,合成石英);基板的溫度為108℃;基板與靶極之間的距離(T-S距離)為60毫米;壓力為0.4帕;高頻功率為1.5千瓦;氛圍包含氧及氬(25sccm的氧流動率:25sccm的氬流動率=1:1);以及厚度為100奈米。取代石英(較佳地,合成石英),可使用矽靶極做為用以沉積氧化矽膜的靶極。注意的是,可使用氧或氧和氬的混合氣體做為濺鍍氣體。
在此情況中,為了不使氫、氫氧基、或水分包含於絕緣膜407之中,較佳的是,在去除留在處理室中之水分的同時,形成絕緣膜407。
為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。例如,較佳地,可使用低溫泵、離子泵、或鈦昇華泵。做為排氣裝置,可使用添加冷凝系統的渦輪泵。例如,氫原子、包含諸如水(H2O)之氫原子的化合物(較佳地,包含碳原子的化合物)、及其類似物係透過低溫泵的使用而自處理室排出。因此,可減低沉積在處理室中的絕緣膜407之中所包含的雜質之濃度。
做為使用於絕緣膜407之沉積的濺鍍氣體,較佳地,可使用其中諸如氫、水、氫氧基、或氫化物的雜質被去除至大約ppm或ppb之濃度的高純度氣體。
濺鍍的實例包含:RF濺鍍,其中使用高頻電源於濺鍍電源;DC濺鍍,其中使用DC電源;以及脈波式DC濺鍍,其中係以脈波之方式來施加偏壓。RF濺鍍主要使用於其中沉積絕緣膜的情況中,以及DC濺鍍主要使用於其中沉積金屬膜的情況中。
此外,亦具有多源濺鍍設備,其中可設定複數個不同材料的靶極。透過該多源濺鍍設備,可將不同材料的膜沉積為堆疊在同一室之中,或可藉由放電而同時沉積複數種材料的膜於同一室之中。
此外,具有其中設置有磁鐵系統於室內部且使用於磁控管濺鍍的濺鍍設備;以及使用於ECR濺鍍之濺鍍設備,其中使用透過微波之使用所產生的電漿而無需使用輝光放電。
進一步地,做為使用濺鍍之沉積方法,可使用其中靶 極物質及濺鍍氣體成分係在沉積期間相互化學反應而形成其之薄化合物膜的反應性濺鍍,或其中在沉積期間亦將電壓施加至基板的偏壓濺鍍。
再者,絕緣膜407可具有層列的結構。例如,該絕緣膜407可具有其中諸如氮化矽膜、氧化氮化矽膜、氮化鋁膜、或氧化氮化鋁膜之氮化物絕緣膜,及上述之氧化物絕緣膜係以該順序而堆疊自第一基板400側的層列結構。
例如,氮化矽膜係以此方式而沉積,亦即,將包含氫及水分被去除的高純度氮氣之濺鍍氣體引入於氧化矽膜與基板之間且使用矽靶極的方式。而且,在此情況中,例如在氧化矽膜的情況中,較佳地,在去除留在處理室中之水分的同時,沉積氮化矽膜。
而且,在其中沉積氮化矽膜的情況,可在沉積中將基板加熱。
在其中將氮化矽膜及氧化矽膜堆疊成為絕緣膜407的情況中,氮化矽膜及氧化矽膜可透過共用矽靶極的使用而沉積於同一處理室之中。首先,氮化矽膜係以此方式而沉積,亦即,引進包含氮的濺鍍氣體以及使用安裝在處理室之上的矽靶極之方式。然後,氧化矽膜係以此方式而沉積,亦即,將氣體改變為包含氧的濺鍍氣體且使用相同的矽靶極之方式。氮化矽膜及氧化矽膜可連續地沉積而無需暴露至空氣;因而,可防止諸如氫或水分之雜質吸附於氮化矽膜的表面之上。
然後,形成具有2至200奈米之厚度的氧化物半導體 膜於絕緣膜407之上。
為了要使包含於氧化物半導體膜之中的氫、氫氧基、及水分盡可能地少,較佳地,吸附在第一基板400上之諸如氫或水分的雜質應藉由預加熱其上形成絕緣膜407之第一基板400於濺鍍設備的預加熱室之中而被消除及排出,成為用於沉積的預處理。做為設置於預加熱室之中的排氣裝置,低溫泵係較佳的。注意的是,預加熱可予以省略。此外,預加熱可在稍後將被形成之閘極絕緣膜402的沉積之前執行於第一基板400之上,或可以以相似的方式執行於其上形成直至稍後將被形成之源極電極及汲極電極的其中一者415a以及稍後將被形成之源極電極及汲極電極的其中另一者415b之膜的第一基板400之上。
注意的是,在藉由濺鍍而形成氧化物半導體膜之前,較佳地,於閘極絕緣膜402之表面上的灰塵係藉由其中引進氬氣體且產生電漿的逆濺鍍法而去除。該逆濺鍍法表示其中,無需施加電壓至靶極側,而係使用高頻電源以供施加電壓至氬氛圍中的基板側,且產生電漿於基板之附近,使得基板表面被修飾之方法。注意的是,取代該氬氛圍,可使用氮、氦、氧、或其類似物。
氧化物半導體膜係藉由濺鍍法而沉積。做為氧化物半導體膜,可使用In-Ga-Zn-O基氧化物半導體膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基 氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜、或Zn-O基氧化物半導體膜。在此實施例中,氧化物半導體膜係藉由使用In-Ga-Zn-O基氧化物半導體靶極之濺鍍而沉積。選擇性地,氧化物半導體膜可藉由濺鍍而沉積於稀有氣體(典型地,氬)氛圍、氧氛圍、或包含稀有氣體(典型地,氬)和氧的氛圍之中。此外,在其中使用濺鍍的情況中,沉積可使用包含2至10重量百分比之SiO2的靶極而執行。
做為使用於氧化物半導體膜之沉積的濺鍍氣體,較佳地,可使用其中諸如氫、水、氫氧基、或氫化物的雜質被去除至大約ppm至ppb之濃度的高純度氣體。
做為使用以藉由濺鍍而形成氧化物半導體膜的靶極,可使用包含氧化鋅做為主要成分的金屬氧化物靶極。做為金屬氧化物靶極的另一實例,可使用包含In、Ga、及Zn之氧化物半導體靶極(在組成比之中,In2O3:Ga2O3:ZnO=1:1:1(克分子比),In:Gz:Zn=1:1:0.5(克分子比)。此外,做為包含In、Ga、及Zn之氧化物半導體靶極,可使用具有In:Ga:Zn=1:1:1(克分子比)或In:Ga:Zn=1:1:2(克分子比)之組成比的靶極。氧化物半導體靶極的充填率係90至100%,較佳地,95至99.9%。透過具有高充填率之氧化物半導體靶極的使用,所沉積之氧化物半導體膜具有高的密度。
氧化物半導體膜係以此方式而形成於第一基板400之 上,亦即,將基板保持於維持在降低力狀態中的處理室之中,去除留在處理室中的水分,引入去除氫和水分的濺鍍氣體,以及使用金屬氧化物做為靶極。為了要去除留在處理室之中的水分,較佳地,可使用吸附真空泵。例如,較佳地,可使用低溫泵、離子泵、或鈦昇華泵。做為排氣裝置,可使用添加冷凝系統的渦輪泵。例如,氫原子、包含諸如水(H2O)之氫原子的化合物(較佳地,包含碳原子的化合物)、及其類似物係透過低溫泵的使用而自處理室排出。因此,可減低沉積在處理室中的氧化物半導體膜之中所包含的雜質之濃度。進一步地,當沉積氧化物半導體膜時,可將基板加熱。
做為沉積情形之實例,可使用以下條件:基板溫度係室溫,基板與靶極之間的距離係110毫米,壓力係0.4帕,直流(DC)電源係0.5kW,以及使用包含氧及氬的氛圍(氧之流動率係15sccm以及氬之流動率係30sccm)。注意的是,較佳地,可使用脈波式直流(DC)電源,因為可降低沉積中所產生之粉狀物質(亦稱為粒子或灰塵),且可使用膜厚度均勻。較佳地,氧化物半導體膜的厚度係5至30奈米。注意的是,氧化物半導體膜的適當厚度會根據氧化物半導體材料而不同,且該厚度可根據材料而適當地設定。
接著,氧化物半導體膜係使用第一光微影術處理中所形成的阻體罩幕而蝕刻,以致使島狀氧化物半導體膜412形成(請參閱第13A圖)。使用於島狀氧化物半導體膜 412之形成的阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因而,可降低製造成本。
注意的是,做為氧化物半導體膜的蝕刻法,可使用乾蝕刻法、濕蝕刻法、或二者。
做為使用於乾蝕刻法之蝕刻氣體,較佳地,可使用諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)之包含氯的氣體(氯基氣體)。
選擇性地,可使用包含氟之氣體(諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CH3)之氟基氣體);溴化氫(HBr);氧(O2);添加諸如氦(He)或氬(Ar)之稀有氣體的任一該等氣體;或其類似物。
做為乾蝕刻法,可使用平行板RIE(反應性離子蝕刻)或ICP(電感耦合之電漿)蝕刻法。為了要將膜蝕刻成為具有所欲的形狀,可適當地調整蝕刻條件(所施加至線圈狀電極之電力的總和,所施加至基板側的電極之電力的總和,在基板側之電極的溫度),及其類似者。
做為使用於濕蝕刻法的蝕刻劑,可使用藉由混合磷酸、醋酸、及硝酸所獲得的溶液,過氧化氫銨混合液(31重量百分比之過氧化氫溶液:28重量百分比之氨水=5:2),或其類似物。選擇性地,可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。
使用於濕蝕刻法之中的蝕刻劑係與所蝕刻之材料一起 藉由洗滌而去除。包含所去除之材料的蝕刻劑廢棄液體可加以純化,且包含於該廢棄液體之中的材料可予以再使用。當包含於氧化物半導體膜中之諸如銦的材料係在蝕刻之後收集自該廢棄液體且予以再使用時,則可有效率地使用該等資源且可降低成本。
為了要形成具有所欲形狀的氧化物半導體膜412,可根據材料而適當地調整蝕刻條件(蝕刻劑,蝕刻時間,溫度,或其類似者)。
在此實施例中,氧化物半導體膜係藉由使用其中將磷酸、醋酸、及硝酸混合之溶液做為蝕刻劑的濕蝕刻,而被處理成為島狀氧化物半導體膜412。
在此實施例中,使氧化物半導體膜412接受第一熱處理。該第一熱處理的溫度係400至750℃,較佳地,高於或等於400℃且低於基板的應變點。此處,在將基板放置於其係一種熱處理設備之電爐中且使氧化物半導體膜在氮氛圍中接受450℃,1小時的熱處理之後,可藉由使基板免於暴露至空氣而防止水或氫混合至氧化物半導體膜之內;因而,獲得氧化物半導體膜。透過第一熱處理,可使氧化物半導體膜412脫水或脫氫。
熱處理設備並未受限於電爐,且可設置有藉由來自諸如電阻加熱器之加熱器的熱傳導或熱輻射而加熱將被處理之物件的裝置。例如,可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備係藉由來自諸如鹵素燈、金屬鹵 化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈所發射出的光(電磁波)之輻射而加熱將被處理之物件的設備。GRTA設備係其中熱處理係使用高溫氣體而執行的設備。做為該氣體,可使用並不會與將由熱處理所處理的物件反應之諸如氮或例如氬之稀有氣體的惰性氣體。
例如,做為第一熱處理,可將GRTA執行如下。將基板轉移且放置在被加熱於650至700℃之高溫的惰性氣體中,加熱數分鐘,以及轉移且自加熱於高溫之惰性氣體中取出。該GRTA可在短時間致能高溫處理。
注意的是,在第一熱處理中,較佳地,水、氫、及其類似物應不包含於氮或諸如氦、氖、或氬之稀有氣體中。進一步地,所引入至熱處理設備之內的氮或諸如氦、氖、或氬之稀有氣體的純度較佳地為6N(99.9999%)或更高,更佳地為7N(99.99999%)或更高(亦即,雜質濃度係1ppm或更低,較佳地係0.1ppm或更低)。
進一步地,使氧化物半導體膜結晶化,且在某些情況中,該氧化物半導體膜的晶體結構會根據第一熱處理的條件或該氧化物半導體膜的材料而改變為微晶結構或多晶結構。例如,可使氧化物半導體膜結晶化成為具有90%或更高,或80%或更高的結晶度。進一步地,根據第一熱處理的條件或氧化物半導體膜的材料,該氧化物半導體膜可變成不包含結晶成分的非晶氧化物半導體膜。該氧化物半導體膜可變成其中微晶部分(具有1至20奈米,典型地,2至4奈米的晶粒直徑)係混合至非晶氧化物半導體之內的 氧化物半導體膜。
此外,用於氧化物半導體膜的第一熱處理可在將氧化物半導體膜處理成為島狀氧化物半導體膜之前,執行於該氧化物半導體膜之上。在該情況中,基板係在第一熱處理之後自加熱設備取出,且然後,執行光微影術處理。
用於氧化物半導體膜的脫水或脫氫之熱處理可執行於任一以下之時序:在形成氧化物半導體膜之後;在將源極電極及汲極電極形成於氧化物半導體膜上之後;以及在將閘極絕緣膜形成於源極電極及汲極電極上之後。
接著,形成導電膜於絕緣膜407及氧化物半導體膜412之上。導電膜可藉由濺鍍法或真空蒸鍍法而形成。做為導電膜之材料,可使用任一以下之材料:選擇自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素;包含任何該等元素的合金;包含上述元素之組合的合金;或其類似物。進一步地,可使用選擇自錳、鎂、鋯、鈹、或釷之一或更多個材料。再者,該金屬導電膜可具有單層結構或二或更多個層的層列結構。例如,可使用包含矽之鋁膜的單層結構,其中鈦膜係堆疊於鋁膜之上的雙層結構,其中鈦膜、鋁膜、及鈦膜係以該順序而堆疊的三層結構,或其類似結構。選擇性地,可使用包含鋁(Al)及選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之一或更多個元素的膜、合金膜、或氮化物膜。
接著,阻體罩幕係在第二光微影術處理中形成於導電 膜之上;源極電極及汲極電極的其中一者415a以及該源極電極及該汲極電極的其中另一者415b係藉由選擇性蝕刻法而形成;然後,將該阻體罩幕去除(請參閱第13B圖)。注意的是,當所形成之源極電極及所形成之汲極電極的末端部分係成錐形時,則可改善以閘極絕緣膜堆疊於該處之上的作用範圍,此係較佳的。
在此實施例中,150奈米厚的鈦膜係藉由濺鍍法而形成為源極電極及汲極電極的其中一者451a以及該源極電極及該汲極電極的其中另一者415b。
注意的是,可將各個材料及蝕刻條件適當地調整,使得氧化物半導體膜412不會在導電膜的蝕刻中被去除,且形成於氧化物半導體膜412之下面的絕緣膜407不會暴露出。
在此實施例中,Ti膜係使用做為導電膜,In-Ga-Zn-O基氧化物半導體係使用於氧化物半導體膜412,以及過氧化氫銨混合液(氨,水,及過氧化氫溶液的混合液)係使用做為蝕刻劑。
注意的是,在第三光微影術處理之後所執行的蝕刻步驟中,僅部分之氧化物半導體膜412被蝕刻,使得在某些情況中可形成具有刻槽(凹處)之氧化物半導體膜。使用以形成源極電極及汲極電極的其中一者415a以及該源極電極及該汲極電極的其中另一者415b之阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
當阻體罩幕係形成於第二光微影術處理之中時,可使用紫外線、KrF雷射光束、或ArF雷射光束以供曝光之用。將於稍後被形成之薄膜電晶體的通道長度L係由相互毗鄰於氧化物半導體膜412之上的源極電極下方末端與汲極電極下方末端之間的節距所決定。注意的是,當曝光係在通道長度L小於25奈米的情形之下執行時,在當阻體罩幕係形成於第二光微影術處理之中時的曝光係使用波長極短的極遠紫外光(數奈米至數十奈米)而執行。在透過極遠紫外光的曝光之中,解析度會變高且焦點的深度會變大。因此,將於稍後被形成之薄膜電晶體的通道長度L可為10至1000奈米,且電路可操作於更高的速度。進一步地,因為截止狀態的電流量係極小,所以可降低功率消耗。
接著,形成閘極絕緣膜402於絕緣膜407、氧化物半導體膜412、源極電極及汲極電極的其中一者415a、以及該源極電極及該汲極電極的其中另一者415b之上(請參閱第13C圖)。
其係藉由去除雜質而製成為本徵(i型)或實質本徵之氧化物半導體(高度純化之氧化物半導體)係高度靈敏於介面狀態及介面電荷;因而,在氧化物半導體與閘極絕緣膜402之間的介面係重要的。因此,與高度純化之氧化物半導體接觸的閘極絕緣膜402需要高的品質。
例如,使用微波(2.45GHz)之高密度電漿增強型CVD係較佳的,因為可形成具有高的耐壓之密質高品質 絕緣膜。此係因為當高度純化之氧化物半導體與高品質閘極絕緣膜緊密接觸時,介面狀態可降低且介面性質可為有利的。
不用多說地,可使用諸如濺鍍法或電漿增強型CVD之不同的沉積方法,只要可形成高品質絕緣膜做為閘極絕緣膜即可。此外,可使用任何閘極絕緣膜,只要伴隨閘極絕緣膜之氧化物半導體的介面之膜品質及性質係藉由沉積後所執行之熱處理而予以修飾即可。在任一情況中,可使用任何閘極絕緣膜,只要做為閘極絕緣膜的膜品質高,與氧化物半導體的介面狀態密度減低,以及有利的介面可被形成即可。
在12小時之85℃及2×106V/cm的偏動溫度測試(BT測試)中,若已將雜質添加至氧化物半導體時,在雜質與氧化物半導體的主要成分之間的鍵結會由於高的電場(B:偏動)及高的溫度(T:溫度)而斷裂,以致所產生的懸浮鍵會引起臨限電壓(Vth)的偏移。
做為相對於此的對策,在氧化物半導體中的雜質,特別地,氫、水、或其類似物係盡可能多地予以去除,使得與閘極絕緣膜之介面的品質係如上述地有利。因而,可獲得相對於BT測試之安定的薄膜電晶體。
閘極絕緣膜402可形成為具有單層或堆疊層之氧化矽膜,氮化矽膜,氮氧化矽膜,氧化氮化矽膜,或氧化鋁膜。注意的是,當閘極絕緣膜402係藉由濺鍍法而沉積時,可減低閘極絕緣膜402中之氫的濃度。在其中氧化矽 膜係藉由濺鍍法而沉積的情況中,可使用矽靶極或石英靶極做為靶極以及使用氧或氧和氬的混合氣體做為濺鍍氣體。
閘極絕緣膜402可具有其中氧化矽膜及氮化矽膜係堆疊自源極電極及汲極電極的其中一者415a之側以及該源極電極及該汲極電極的其中另一者415b之側的結構。例如,具有55至500奈米之總厚度的閘極絕緣膜可藉由濺鍍法而以此方式形成,亦即,具有5至300奈米之厚度的氧化矽膜(SiOx(x>0))係形成於第一閘極絕緣膜以及具有50至200奈米之厚度的氮化矽膜(SiNy(y>0))係堆疊於第一閘極絕緣膜之上做為第二閘極絕緣膜之方式。在此實施例中,100奈米厚之氧化矽膜係在以下條件之下藉由RF濺鍍法而形成:壓力係0.4帕;高頻電力係1.5千瓦;以及使用包含氧和氬的氛圍(25sccm之氧流動率:25sccm之氬流動率=1:1)。
接著,阻體罩幕係形成於第三光微影術處理之中,且部分的閘極絕緣膜402係藉由選擇性蝕刻法而去除,以致使到達源極電極及汲極電極的其中一者415a以及該源極電極及汲極電極的其中另一者415b之開口421a及421b形成(請參閱第13D圖)。
然後,導電膜係形成於閘極絕緣膜402以及開口421a及421b之上,且然後,閘極電極411以及導線414a及414b係形成於第四光微影術處理之中。注意的是,阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形 成時,則不使用光罩;因而,可降低製造成本。
閘極電極411以及導線414a及414b可形成為具有單層或堆疊層之諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧的金屬材料,或包含任一該等材料做為主要成分的合金材料。
例如,做為閘極電極411及導線414a及414b的雙層材料,以下結構係較佳的:其中鉬膜係堆疊於鋁膜之上的雙層結構,其中鉬膜係堆疊於銅膜之上的雙層結構,其中氮化鈦膜或氮化鉭膜係堆疊於銅膜之上的雙層結構,以及其中氮化鈦膜及鉬膜堆疊的雙層結構。做為三層結構,其中鎢膜或氮化鎢膜,鋁及矽的合金或鋁及鈦的合金,以及氮化鈦膜或鈦膜堆疊的三層結構係較佳的。注意的是,閘極電極可使用透光導電膜而形成。做為透光導電膜的實例,可給定透光導電氧化物或其類似物。
在此實施例中,做為閘極電極411以及導線414a及414b,150奈米厚的鈦膜係藉由濺鍍法而形成。
接著,執行第二熱處理(較佳地,200至400℃,例如250至350℃)於惰性氣體氛圍或氧氣體氛圍中。在此實施例中,第二熱處理係在氮氛圍中執行於250℃,1小時。選擇性地,第二熱處理可在將保護絕緣膜或平坦化絕緣膜形成於薄膜電晶體410上之後才執行。
再者,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。
透過上述步驟,可形成包含氧化物半導體膜412的薄 膜電晶體410,而該氧化物半導體膜412的氫之濃度、水分、氫化物、或氫氧化物會降低(請參閱第13E圖)。
其次,雖未描繪,但第2A及2B圖中所描繪的氧化物絕緣膜114及用於平坦化之平坦化絕緣膜115係設置於薄膜電晶體410之上。例如,平坦化絕緣膜可使用諸如聚醯亞胺、丙烯酸、苯并環丁烯、聚醯胺、或環氧之熱阻有機材料而形成。除了該等有機材料之外,可使用低電介質常數之材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼矽酸鹽玻璃)、或其類似物。注意的是,平坦化絕緣膜115可藉由堆疊使用該等材料所形成之複數個絕緣膜而形成。
注意的是,矽氧烷基樹脂對應於使用矽氧烷基材料做為起始材料所形成之包含Si-O-Si鍵的樹脂。該矽氧烷基樹脂可包含有機基(例如,烷基或環烴基)做為替代基。進一步地,該有機基可包含氟基。
在用以形成平坦化絕緣膜的方法上並無特殊的限制。該平坦化絕緣膜可根據材料,藉由諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、或微滴排放法(例如,噴墨法、網印法、或平版印刷法)之方法,或諸如手術刀、輥塗器、簾塗器、或刀塗器之工具而形成。然後,到達用作源極電極及汲極電極之導線414b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至用作源極電極或汲極電極之導線414b的像素電極(未描繪)係形成於該開口之中。
當在反應氛圍中之殘留水分係在氧化物半導體膜的沉積時被去除時,可使氧化物半導體膜中的氫之濃度及氫化物減低,且可使該氧化物半導體膜高度地純化。因而,可使氧化物半導體膜安定。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之具有氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例3]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之不同的實施例。注意的是,與實施例2相同的部分,具有與實施例2中之該等功能相似的功能之部分,以及與實施例2中之該等步驟相似的步驟可如實施例2之中一樣地形成或執行,且其說明將不予以重複。此外,相同部分的詳細說明將予以省略。在此實施例中所描 繪的薄膜電晶體460可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
將參照第14A及14B圖以及第15A至15E圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
第14A及14B圖描繪該薄膜電晶體之平面結構及橫剖面結構的一實施例。在第14A及14B圖中所描繪的薄膜電晶體460係一種頂部閘極薄膜電晶體。
第14A圖係頂部閘極薄膜電晶體460的平面視圖。第14B圖係沿著第14A圖中之虛線A-B所取得的橫剖面視圖。
在第14A及14B圖之中,於第一基板450之上,薄膜電晶體460包含絕緣膜457、源極電極或汲極電極465a1及465a2、氧化物半導體膜462、源極電極或汲極電極465b、導線468、閘極絕緣膜452、以及閘極電極461(閘極電極461a及461b)。源極電極或汲極電極465a1及465a2係透過導線468而電性連接至導線464。進一步地,雖未描繪,但源極電極或汲極電極465b係透過形成於閘極絕緣膜452中之開口而電性連接至導線。
下文將參照第15A至15E圖來敘述形成薄膜電晶體460於第一基板450之上的步驟。
首先,形成用作基底膜的絕緣膜457於第一基板450之上。
在此實施例中,絕緣膜457可以以與實施例2中的絕 緣膜407之方式相似的方式而形成。
其次,形成導電膜於絕緣膜457之上;阻體罩幕係在第一光微影術處理中形成於導電膜之上;源極電極及汲極電極465a1及465a2係藉由選擇性蝕刻法而形成;然後,將阻體罩幕去除(請參閱第15A圖)。雖然源極電極或汲極電極465a1及465a2係彼此互相分離,但其係連續的。注意的是,當所形成之源極電極及汲極電極的末端部分係成錐形時,則可改善以閘極絕緣膜堆疊於該處之上的作用範圍,此係較佳的。
源極電極或汲極電極465a1及465a2可以以與實施例2中的源極電極及汲極電極415a及415b之方式相似的方式而形成。
然後,形成具有2至200奈米之厚度的氧化物半導體膜於閘極絕緣膜452之上,且藉由使用在第二光微影術處理中所形成的阻體罩幕而執行蝕刻於氧化物半導體膜之上,以致使島狀氧化物半導體膜462形成(請參閱第15B圖)。用作氧化物半導體膜462之氧化物半導體膜可以以與用作實施例2中的氧化物半導體膜412之氧化物半導體膜的方式相似的方式而形成。
在此實施例中,氧化物半導體膜462係如在實施例2中一樣地接受第一熱處理。氧化物半導體膜被結晶化,且在某些情況中,氧化物半導體膜的晶體結構會根據第一熱處理的條件或氧化物半導體膜的材料,而改變為微晶結構或多晶結構。
此外,用於氧化物半導體膜之第一熱處理可在該氧化物半導體膜被處理成為島狀氧化物半導體膜之前,執行於該氧化物半導體膜之上。在該情況中,基板係在第一熱處理之後自加熱設備取出,且然後,執行光微影術處理。
用於氧化物半導體膜的脫水或脫氫之熱處理可執行於以下之任何時序:在形成氧化物半導體膜之後;在形成源極電極及汲極電極於氧化物半導體膜上之後;以及在形成閘極絕緣膜於源極電極和汲極電極上之後。
其次,形成導電膜於絕緣膜457及氧化物半導體膜462之上;阻體罩幕係在第三光微影術處理中形成於導電膜之上;源極電極或汲極電極465b及導線468係藉由選擇性蝕刻法而形成;然後,將阻體罩幕去除(請參閱第15C圖)。源極電極或汲極電極465b及導線468可使用與源極電極或汲極電極465a1及465a2相似的材料及步驟而形成。
在此實施例中,150奈米厚的鈦膜係藉由濺鍍法而形成為源極電極或汲極電極465b及導線468。在此實施例中,相同的鈦膜係使用於源極電極或汲極電極465a1及465a2及源極電極或汲極電極465b。因而,在源極電極或汲極電極465a1及465a2與源極電極或汲極電極465b之間的蝕刻選擇率無法被確定。因此,為了要使源極電極或汲極電極465a1及465a2在當蝕刻源極電極或汲極電極465b時不會被蝕刻,導線468係設置於並未覆蓋有氧化物半導體膜462的源極電極或汲極電極465a2之上。在其 中使用具有高的蝕刻選擇率之不同材料於源極電極或汲極電極465a1及465a2以及源極電極或汲極電極465b的情況中,則無需一定要設置可在蝕刻中保護源極電極或汲極電極465a2的導線468。
注意的是,可適當地調整各個材料和蝕刻條件,使得在導電膜的蝕刻中並不會將氧化物半導體膜462去除。
在此實施例中,Ti膜係使用做為導電膜,In-Ga-Zn-O基氧化物半導體係使用於氧化物半導體膜462,以及過氧化氫銨混合液(氨,水,及過氧化氫溶液的混合液)係使用做為蝕刻劑。
注意的是,在第二光微影術處理之後所執行的蝕刻中,僅部分之氧化物半導體膜462被蝕刻,使得在某些情況中可形成具有刻槽(凹處)之氧化物半導體膜。使用以形成源極電極或汲極電極465b及導線468之阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
接著,形成閘極絕緣膜452於絕緣膜457、氧化物半導體膜462、源極電極或汲極電極465a1及465a2、以及源極電極或汲極電極465b之上。
閘極絕緣膜452可以以與實施例2中的閘極絕緣膜402之方式相似的方式而形成。
其次,阻體罩幕係形成於第四光微影術處理之中,且部分的閘極絕緣膜452係藉由選擇性蝕刻法而去除,以致使到達導線468的開口423形成(請參閱第15D圖)。雖 然並未描繪,但到達源極電極或汲極電極465b的開口可在當形成開口423時被形成。在此實施例中,到達源極電極或汲極電極465b之開口係在堆疊層間絕緣膜之後形成;而且,電性連接至源極電極或汲極電極465b的導線係形成於該開口之中。
然後,形成導電膜於閘極絕緣膜452和開口423之上,且接著,使用形成於第五光微影術處理中之阻體罩幕來執行蝕刻,使得可形成閘極電極461(閘極電極461a及461b),及導線464。注意的是,阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
進一步地,閘極電極461(閘極電極461a及461b)和導線464可以以與實施例2中之閘極電極411以及導線414a及414b的方式相似的方式而形成。
接著,如實施例2中似地,第二熱處理(較佳地,200至400℃,例如250至350℃)係執行於惰性氣體氛圍或氧氣體氛圍之中。
再者,如實施例2中似地,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。
透過上述步驟,可形成包含氧化物半導體膜462的薄膜電晶體460,而該氧化物半導體膜462的氫之濃度、水分、氫化物、或氫氧化物會減低(請參閱第15E圖)。
接著,雖未描繪,但在第2A及2B圖所描繪的氧化物絕緣膜114及用於平坦化之平坦化絕緣膜115係設置於 薄膜電晶體460之上。然後,到達源極電極及汲極電極465b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至源極電極及汲極電極465b的像素電極(未描繪)係形成於該開口之中。
當在反應氛圍中之殘留水分係在氧化物半導體膜的沉積時被去除時,可使氧化物半導體膜中的氫之濃度及氫化物減低,且可使該氧化物半導體膜高度地純化。因而,可使氧化物半導體膜安定。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之具有氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例4]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之不同的實施例。注意的是,與實施例2 相同的部分,具有與實施例2中之該等功能相似的功能之部分,以及與實施例2中之該等步驟相似的步驟可如實施例2之中一樣地形成或執行,且其說明將不予以重複。此外,相同部分的詳細說明將予以省略。在此實施例中所描繪的薄膜電晶體425及426可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
將參照第16A及16B圖來敘述此實施例中的薄膜電晶體。
第16A及16B圖描繪該等薄膜電晶體之橫剖面結構的一實施例。在第16A及16B圖中所描繪的薄膜電晶體425及426各係其中氧化物半導體膜介於導電膜與閘極電極之間的一種薄膜電晶體。
此外,在第16A及16B圖之中,可使用實施例2中之基板400做為第一基板450。選擇性地,可使用矽晶圓做為第一基板450。該等薄膜電晶體425及426係提供於第一基板450上所設置的絕緣膜422之上。
在第16A圖之中,導電膜427係設置於第一基板450上所設置的絕緣膜422與絕緣膜407之間,以便與至少整個氧化物半導體膜412重疊。
注意的是,在第16B圖之中,設置於該等絕緣膜422與407之間的導電膜係蝕刻成為導電膜424,且與包含通道形成區之部分的氧化物半導體膜重疊。
可使用任何金屬材料於導電膜427及424,只要其可耐受將於稍後步驟中被執行之熱處理的溫度即可。可使用 選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之元素;包含任何該等元素的合金;包含任何該等元素之組合的合金膜;包含任何該等元素的氮化物;或其類似物。進一步地,該等導電膜427及424可各具有單層結構或層列結構。例如,可使用單層的鎢膜、層列的氮化鎢膜和鎢膜、或其類似物。
各導電膜427及424的電位可在薄膜電晶體425及426之中與閘極電極411的電位相同或不同。各導電膜427及424可作用成為第二閘極電極。選擇性地,各導電膜427及424的電位可為諸如GND或0V之固定電位。
薄膜電晶體425及426的電性特徵可透過導電膜427及424而控制。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例5]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之實施例。
將參照第17A至17E圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
第17A至17E圖描繪該薄膜電晶體之橫剖面結構的一實施例。在第17A至17E圖中所描繪的薄膜電晶體390係一種底部閘極薄膜電晶體(亦稱為反向交錯型薄膜電晶體)。
雖然將薄膜電晶體390敘述成為單一閘極薄膜電晶體(請參閱實施例1),但是當需要時,可形成包含複數個通道形成區之多重閘極薄膜電晶體。
下文將參照第17A至17E圖來敘述形成薄膜電晶體390於第一基板394之上的步驟。
首先,形成導電膜於第一基板394之上,且然後,藉由使用形成於第一光微影術處理中之阻體罩幕而執行蝕刻於該導電膜之上,以致使閘極電極391形成。注意的是,當所形成之閘極電極的末端部分係成錐形時,可改善閘極絕緣膜被堆疊於該處之上的作用範圍,此係較佳的。注意的是,阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
在可使用做為第一基板394的基板上並無特殊的限制。做為第一基板394,特別地在可使用做為實施例1中 之第一基板11的基板之中,可適當地使用至少具有足以耐受將在稍後被執行的熱處理之熱阻的基板。
用作基底膜的絕緣膜可設置於第一基板394與閘極電極391之間。該基底膜具有防止雜質元素自第一基板394擴散的功能,且可以以與實施例2中之用作基底膜的絕緣膜407之方式相似的方式而形成。
閘極電極391可以以與實施例2中之閘極電極411的方式相似的方式而形成。
其次,形成閘極絕緣膜397於閘極電極391之上。
該閘極絕緣膜397可以以與實施例2中之閘極絕緣膜402的方式相似的方式而形成。
閘極絕緣膜397可具有其中氮化矽膜及氧化矽膜係自閘極電極391側順序堆疊的結構。例如,具有55至500奈米之厚度的閘極絕緣膜可以以此方式而形成,亦即,具有50至200奈米之厚度的氮化矽膜(SiNy(y>0))係藉由濺鍍法而形成為第一閘極絕緣膜,且具有5至300奈米之厚度的氧化矽膜(SiOx(x>0))係堆疊於該第一閘極絕緣膜之上做為第二閘極絕緣膜之方式。
為了要使包含於閘極絕緣膜397及氧化物半導體膜393之中的氫、氫氧基、及水分盡可能地少,較佳地,吸附在第一基板394上之諸如氫或水分的雜質應藉由預加熱其上形成閘極電極391之第一基板394於濺鍍設備的預加熱室之中而被消除及排出,成為用於沉積的預處理。注意的是,預加熱的溫度係100至400℃,較佳地,150至 300℃。做為設置於預加熱室之中的排氣裝置,低溫泵係較佳的。注意的是,預加熱可予以省略。此外,預加熱可在氧化物絕緣膜396的沉積之前以相似的方式執行於其上形成直至源極電極395a及汲極電極395b之膜的第一基板394之上。
形成具有2至200奈米之厚度的氧化物半導體膜393於閘極絕緣膜397之上(請參閱第17A圖)。
注意的是,在藉由濺鍍而形成氧化物半導體膜393之前,較佳地,於閘極絕緣膜397之表面上的灰塵係藉由其中引進氬氣體且產生電漿的逆濺鍍法而去除。注意的是,可使用氮、氦、氧、或其類似物以取代該氬氛圍。
氧化物半導體膜393可以與實施例2中之氧化物半導體膜的方式相似的方式而形成。
然後,氧化物半導體膜係使用第二光微影術處理中所形成的阻體罩幕而蝕刻,以致使島狀氧化物半導體膜399形成(請參閱第17B圖)。使用於島狀氧化物半導體膜399之形成的阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因而,可降低製造成本。
在其中接觸孔係形成於閘極絕緣膜397的情況,形成該接觸孔的步驟可在氧化物半導體膜399的形成時執行。
注意的是,在此,做為氧化物半導體膜393的蝕刻法,可適當地使用實施例2中所敘述之氧化物半導體膜的蝕刻方法。
注意的是,較佳地,逆濺鍍法係執行於隨後步驟中之導電膜的形成之前,使得可將附著至氧化物半導體膜399及閘極絕緣膜397之表面上的阻體殘留物予以去除。
然後,形成源極電極395a及汲極電極395b於閘極絕緣膜397及氧化物半導體膜399之上(請參閱第17C圖)。該源極電極395a及該汲極電極395b可以以與實施例2中之源極電極及汲極電極415a及415b的方式相似的方式而形成。
注意的是,可適當地調整各個材料和蝕刻條件,以致使該氧化物半導體膜399並不會在源極電極395a及汲極電極395b的形成步驟中的蝕刻之中被去除。
然後,藉由使用諸如N2O、N2、或Ar之氣體的電漿處理,可將附著或吸附至氧化物半導體膜之暴露表面的水或其類似物去除。進一步地,電漿處理可使用氧及氬的混合氣體而執行。
在其中執行電漿處理的情況中,氧化物半導體膜396係形成為用作保護絕緣膜的氧化物絕緣膜,該氧化物絕緣膜396係與無需暴露至空氣之部分氧化物半導體膜接觸而形成(請參閱第17D圖)。在此實施例中,氧化物絕緣膜396係在其中氧化物半導體膜399並未與源極電極395a及汲極電極395b重疊的區域中,與該氧化物半導體膜399接觸而形成。
在此實施例中,具有缺陷的氧化矽膜係以此方式而沉積成為氧化物絕緣膜396,亦即,將其上形成直至島狀氧 化物半導體膜399、源極電極395a、及汲極電極395b之膜的第一基板394加熱於室溫或低於10℃的溫度,引進去除氫及水分之包含高純度氧的濺鍍氣體,以及使用矽靶極之方式。
例如,氧化矽膜係在以下情形之下藉由脈波式DC濺鍍法而沉積:濺鍍氣體的純度係6N;使用摻雜有硼的矽靶極(具有0.1Ωcm的電阻值);基板與該靶極之間的距離(T-S距離)係89毫米;壓力係0.4帕;DC電力係6kW;以及氛圍包含氧(氧之流率比係100%)。氧化矽膜的厚度為300奈米。取代該矽靶極,可使用石英(較佳地,合成石英)做為用以沉積氧化矽膜的靶極。注意的是,可使用氧或氧和氬的混合氣體做為濺鍍氣體。
在此情況中,為了要使氫、氫氧基、或水分不包含於氧化物半導體膜399及氧化物絕緣膜396之中,較佳地,氧化物絕緣膜396係在去除留在處理室中之水分的同時被形成。為了要去除留在處理室中之水分,較佳地,可使用吸附真空泵。
注意的是,取代氧化矽膜,可使用氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。
此外,熱處理可在其中氧化物絕緣膜396係與部分之氧化物半導體膜399接觸的狀態中執行於100至400℃。因為在此實施例中的氧化物絕緣膜396包含許多缺陷,所以藉由熱處理,可使包含於氧化物半導體膜399中之諸如氫、水分、氫氧基、或氫化物的雜質擴散至氧化物絕緣膜 396之內,以致可進一步降低包含於氧化物半導體膜399之中的雜質。透過該熱處理,可形成氫之濃度、水分、氫氧基、或氫化物減低的氧化物半導體膜392。
透過上述步驟,可形成包含氫之濃度、水分、氫氧基、或氫化物減低之氧化物半導體膜392的薄膜電晶體390(請參閱第17E圖)。
當在反應氛圍中之殘留水分係在氧化物半導體膜的沉積時被去除時,則可減低氧化物半導體膜中的氫之濃度及氫化物。因此,可使氧化物半導體膜安定化。
保護絕緣膜可設置於氧化物絕緣膜之上。在此實施例中,保護絕緣膜398係形成於氧化物絕緣膜396之上。做為保護絕緣膜398,可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、氧化氮化鋁膜、或其類似物。
做為保護絕緣膜398,氮化矽膜係以此方式而形成,亦即,將其上形成直至氧化物絕緣膜396之膜的第一基板394加熱於100至400℃的溫度,引進去除氫及水分之包含高純度氮的濺鍍氣體,以及使用矽靶極之方式。而且,在此情況中,如在氧化物絕緣膜396中似地,較佳的是,保護絕緣膜398係在去除處理室中之殘留水分的同時被沉積。
在其中形成保護絕緣膜398的情況中,當第一基板394係在氧化物絕緣膜398的沉積時被加熱於100至400℃之溫度時,可使包含於氧化物半導體膜中的氫或水分擴散至氧化物絕緣膜之內。在此情況中,熱處理無需一 定要在形成氧化物絕緣膜396之後執行。
在其中氧化矽膜係形成為氧化物絕緣膜396且氮化矽膜係堆疊為保護絕緣膜398的情況中,氧化矽膜及氮化矽膜可藉由使用共同的矽靶極而沉積於相同的處理室之中。首先,氧化矽膜係以此方式而沉積,亦即,引進包含氧的濺鍍氣體以及使用安裝於處理室之上的矽靶極之方式。然後,氮化矽膜係以此方式而沉積,亦即,將氣體改變為包含氮的濺鍍氣體以及使用相同的矽靶極。該氧化矽膜及該氮化矽膜可連續地沉積而無需暴露至空氣;因此,可防止諸如氫或水分之雜質吸附在氧化矽膜的表面之上。在此情況中,於形成氧化矽膜做為氧化物絕緣膜396以及堆疊氮化矽膜做為保護絕緣膜398之後,較佳地,可執行熱處理(在100至400℃之溫度),用以擴散包含於氧化物半導體膜之中的氫或水分至氧化物絕緣膜之內。
再者,在保護絕緣膜的形成之後,如實施例2中似地,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。透過此熱處理,可獲得常態截止的薄膜電晶體。因而,可改善顯示面板的可靠度。
當在反應氛圍中之殘留水分係在具有通道形成區於閘極絕緣膜上之氧化物半導體膜的沉積時被去除時,可減低該氧化物半導體膜中之氫的濃度和氫化物。
其次,雖未被描繪,但在第2A及2B圖中所描繪的用於平坦化之平坦化絕緣膜115可設置於保護絕緣膜398之上。然後,到達源極電極或汲極電極395b的開口係形 成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至源極電極或汲極電極395b的像素電極(未描繪)係形成於該開口之中。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例6]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之不同的實施例。在此實施例中所描繪的薄膜電晶體310可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
將參照第18A至18E圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
第18A至18E圖描繪該薄膜電晶體之橫剖面結構的 一實施例。在第18A至18E圖中所描繪的薄膜電晶體310係一種底部閘極薄膜電晶體(亦稱反向交錯型薄膜電晶體)。
雖然將薄膜電晶體310敘述成為單一閘極薄膜電晶體,但是當需要時,可形成包含複數個通道形成區之多重閘極薄膜電晶體。
下文將參照第18A至18E圖來敘述形成薄膜電晶體310於第一基板300之上的步驟。
首先,形成導電膜於第一基板300之上,且然後,藉由使用形成於第一光微影術處理中之阻體罩幕而執行蝕刻於該導電膜之上,以致使閘極電極311形成。注意的是,阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
做為第一基板300,可適當地使用實施例1中的第一基板11。
用作基底膜的絕緣膜可設置於第一基板300與閘極電極311之間。該基底膜具有防止雜質元素自第一基板300擴散的功能,且可以以與實施例2中之用作基底膜的絕緣膜407之方式相似的方式而形成。
閘極電極311可以以與實施例2中之閘極電極411的方式相似的方式而形成。
其次,形成閘極絕緣膜302於閘極電極311之上。
該閘極絕緣膜302可以以與實施例2中之閘極絕緣膜402的方式相似的方式而形成。
然後,形成具有2至200奈米之厚度的氧化物半導體膜330於閘極絕緣膜302之上。
注意的是,在藉由濺鍍而形成氧化物半導體膜330之前,較佳地,於閘極絕緣膜302之表面上的灰塵係藉由其中引進氬氣體且產生電漿的逆濺鍍法而去除。注意的是,可使用氮、氦、氧、或其類似物以取代該氬氛圍。
氧化物半導體膜330可以以與實施例2中之氧化物半導體膜的方式相似的方式而形成。在此實施例中,氧化物半導體膜330係藉由使用In-Ga-Zn-O基之氧化物半導體靶極的濺鍍法而被沉積。在此階段之橫剖面視圖對應於第18A圖。
注意的是,基板係設置於維持在降低壓力之狀態中的處理室之中,且基板的溫度係100至600℃,較佳地,200至400℃。藉由將氧化物半導體膜形成於其中基板被加熱的狀態中,可減低包含於所形成的氧化物半導體膜之中的雜質濃度。此外,由於濺鍍之損壞會降低。去除氫和水分的濺鍍氣體係在去除處理室中之殘留水分的同時被引進。然後,氧化物半導體膜330係透過做為靶極之金屬氧化物的使用而沉積於第一基板300之上。為了要去除留在處理室中之水分,較佳地,可使用吸附真空泵。例如,較佳地,可使用低溫泵、離子泵、或鈦昇華泵。做為排氣裝置,可使用添加冷凝系統的渦輪泵。例如,氫原子、諸如水(H2O)之包含氫原子的化合物(較佳地,包含碳原子的化合物)係透過低溫泵的使用而自沉積室排出。因此, 可減低此室中所沉積的氧化物半導體膜之中所包含的雜質濃度。
然後,氧化物半導體膜330係在第二光微影術處理中被處理成為島狀氧化物半導體膜331。使用於島狀氧化物半導體膜331之形成的阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
然後,如實施例2中似地,使該氧化物半導體膜接受第一熱處理。透過該第一熱處理,可使氧化物半導體膜脫水或脫氫(請參閱第18B圖)。
此外,用於氧化物半導體膜的第一熱處理可在氧化物半導體膜330被處理成為島狀氧化物半導體膜331之前,執行於該氧化物半導體膜330之上。在此情況中,基板係在第一熱處理之後自加熱設備取出,且然後,執行光微影術處理。
用於氧化物半導體膜的脫水或脫氫之熱處理可在以下之任何時序執行:在形成該氧化物半導體膜之後;在形成源極電極及汲極電極於該氧化物半導體膜上之後;以及在形成保護絕緣膜於源極電極及汲極電極上之後。
進一步地,在其中接觸孔係形成於閘極絕緣膜302之中的情況中,該接觸孔的形成可在將該氧化物半導體膜脫水或脫氫之前或之後執行。
注意的是,在此,氧化物半導體膜的蝕刻並未受限於濕蝕刻,且可使用乾蝕刻。蝕刻條件(例如蝕刻劑,蝕刻 時間,及溫度)可根據材料而予以適當地調整,使得可將氧化物半導體膜蝕刻為具有所欲的形狀。
然後,形成源極電極315a及汲極電極315b於閘極絕緣膜302及氧化物半導體膜331之上(請參閱第18C圖)。該源極電極315a及該汲極電極315b可以以與實施例2中之源極電極及汲極電極415a及415b之方式相似的方式而形成。
注意的是,可適當地調整各個材料及蝕刻條件,使得氧化物半導體膜331並不會在當形成源極電極315a及汲極電極315b時的蝕刻中被去除。
進一步地,氧化物導電膜可形成於氧化物半導體膜與源極電極及汲極電極之間。該氧化物導電膜和使用以形成源極電極及汲極電極的金屬膜可連續地形成。該氧化物導電膜可用作源極區及汲極區。
當將氧化物導電膜設置成為氧化物半導體膜與源極電極及汲極電極之間的源極區及汲極區時,源極區及汲極區的電阻可變低且電晶體可高速地操作。
然後,執行使用諸如N2O、N2、或Ar之氣體的電漿處理。藉由該電漿處理,可將附著或吸附至氧化物半導體膜之暴露表面的水或其類似物去除。進一步地,電漿處理可使用氧及氬的混合氣體而執行。
在電漿處理之後,可形成用作保護絕緣膜之與部分氧化物半導體膜接觸的氧化物絕緣膜316,而無需暴露至空氣。
該氧化物絕緣膜316可藉由諸如濺鍍法之並不會將諸如水或氫之雜質混合至氧化物絕緣膜316之內的方法,而適當地形成為至少1奈米的厚度。當氫係包含於氧化物絕緣膜316之中時,會造成氫對氧化物半導體膜的進入或包含於氧化物半導體膜中之氧由於氫而被提取;因而,氧化物半導體膜的反向通道會具有n型導電性(低電阻),且寄生通道會形成。因此,為了要形成包含盡可能少之氫的氧化物絕緣膜316,採用其中並不使用氫的形成方法係重要的。
在此實施例中,200奈米厚的氧化矽膜係藉由濺鍍法而形成為氧化物絕緣膜316。在沉積中之基板的溫度可高於或等於室溫且低於或等於300℃,以及在此實施例中,可為100℃。該氧化矽膜可藉由濺鍍法而形成於稀有氣體(典型地,氬)氛圍,氧氛圍,或稀有氣體(典型地,氬)和氧的混合氛圍之中。做為靶極,可使用氧化矽靶極或矽靶極。例如,透過矽靶極的使用,氧化矽可藉由濺鍍而沉積於包含氧和氮的氛圍中。做為與電阻變低之氧化物半導體膜接觸而形成的氧化物絕緣膜316,可使用並不包含諸如水分、氫離子、或OH-之雜質且可阻擋來自外面的雜質之進入的無機絕緣膜。典型地,可使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。
在此情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜331及氧化物絕緣膜316之中,較佳地,形成氧化物絕緣膜316且同時將留在處理室中的水分予以去 除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
做為使用於氧化物絕緣膜316之沉積的濺鍍氣體,較佳地,可使用諸如氫、水、氫氧基、或氫化物之雜質被去除至大約ppm或ppb之濃度的高純度氣體。
接著,如實施例2中似地,第二熱處理(較佳地,在200至400℃,例如,250至350℃)係執行於惰性氣體氛圍或氧氣體氛圍之中。在第二熱處理中,熱係在當部分的氧化物半導體膜(通道形成區)與氧化物絕緣膜316接觸時的同時被施加。
透過上述步驟,在將用於脫水或脫氫之熱處理執行於所沉積的氧化物半導體膜312之上以便降低該氧化物半導體膜的電阻之後,選擇性地使部分的氧化物半導體膜312成為在氧過多的狀態之中。因而,與閘極電極311重疊的通道形成區313會變成本徵的。注意的是,當源極電極315a及汲極電極315b係使用鈦(Ti)而形成時,與源極電極315a接觸的高電阻源極區以及與汲極電極315b接觸的高電阻汲極區係以自行對齊的方式而形成。透過上述步驟,可形成薄膜電晶體310(請參閱第18D圖)。
進一步地,如在實施例2之中似地,熱處理可在空氣氛圍中執於100至200℃,1至30小時。在此實施例中,熱處理係執行於150℃,10小時。透過此熱處理,氫係自氧化物半導體膜引入至氧化物絕緣膜;因此,可獲得常態截止的薄膜電晶體。因而,可改善顯示面板的可靠度。此 外,當使用具有許多缺陷之氧化矽膜做為氧化物絕緣膜時,包含於氧化物半導體膜中之諸如氫、水分、氫氧基、或氫化物之雜質可透過此熱處理而擴散至氧化物絕緣膜之內,且包含於氧化物半導體膜之中的雜質可進一步地降低。
注意的是,當源極電極315a及汲極電極315b係使用鈦(Ti)而形成時,高電阻汲極區(或電阻源極區)係形成於源極電極315a及汲極電極315b以及與該汲極電極315b(及該源極電極315a)接觸的氧化物半導體膜之間的介面,以致可改善薄膜電晶體的可靠度。特定地,藉由高電阻汲極區的形成,可使用其中導電率可經由高電阻汲極區而自汲極電極315b逐步地變化至通道形成區313之結構。因此,在其中操作係透過連接至用以供應高電源供應電位之導線的汲極電極315b而執行的情況中,該高電阻汲極區可用作緩衝且電場並不會被局部地施加,即使當高電壓係施加於閘極電極311與汲極電極315b之間時亦然,以致可改善薄膜電晶體的耐壓。
在氧化物半導體膜中之高電阻源極區或高電阻汲極區可在其中氧化物半導體膜係如15奈米一樣地薄或更小的情況中,形成於厚度方向中的整個區域之中。在其中該氧化物半導體膜係如30至50奈米一樣地薄的情況中,與源極電極及汲極電極接觸之部分氧化物半導體膜及其附近的電阻會增加,以致使高電阻源極區及高電阻汲極區形成,且使靠近閘極絕緣膜之氧化物半導體膜的區域可為本徵 的。
保護絕緣膜316可形成於氧化物絕緣膜316之上。例如,氮化矽膜係藉由RF濺鍍法而形成。因為RF濺鍍法具有高的生產率,所以較佳地,將其使用為保護絕緣膜的沉積方法。該保護絕緣膜係使用包含諸如水分、氫離子、或OH-之雜質,且可阻擋來自外面之雜質的進入之無機絕緣膜而形成。例如,可使用氮化矽膜、氮化鋁膜、氧化氮化矽膜、氧化氮化鋁膜、或其類似物。在此實施例中,保護絕緣膜303係使用氮化矽膜而形成為保護絕緣膜(請參閱第18E圖)。
做為保護絕緣膜303,氮化矽膜係以此方式而形成,亦即,將其上形成直至氧化物絕緣膜316之膜的第一基板300加熱於100至400℃的溫度,引進去除氫及水分之包含高純度氮的濺鍍氣體,以及使用矽靶極之方式。而且,在此情況中,如在氧化物絕緣膜316中似地,較佳的是,保護絕緣膜303係在去除處理室中之殘留水分的同時被沉積。
其次,雖未被描繪,但在第2A及2B圖中所描繪的用於平坦化之平坦化絕緣膜115可設置於保護絕緣膜303之上。然後,到達源極電極或汲極電極315b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至源極電極或汲極電極315b的像素電極(未描繪)係形成於該開口之中。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此 實施例中所描述之包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例7]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之不同的實施例。在此實施例中所描繪的薄膜電晶體360可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
將參照第19A至19D圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
第19A至19D圖描繪該薄膜電晶體之橫剖面結構的一實施例。在第19A至19D圖中所描繪的薄膜電晶體360係一種底部閘極薄膜電晶體(亦稱為通道保護(通道阻絕)薄膜電晶體)。該薄膜電晶體360亦稱為反向交錯型薄膜電晶體)。
雖然將薄膜電晶體360敘述成為單一閘極薄膜電晶體,但是當需要時,可形成包含複數個通道形成區之多重閘極薄膜電晶體。
下文將參照第19A至19D圖來敘述形成薄膜電晶體360於第一基板320之上的步驟。
首先,形成導電膜於第一基板320之上,且然後,藉由使用形成於第一光微影術處理中之阻體罩幕而執行蝕刻於該導電膜之上,以致使閘極電極361形成。注意的是,阻體罩幕可藉由噴墨法而形成。當阻體罩幕係由噴墨法所形成時,並不使用光罩;因此,可降低製造成本。
閘極電極361可以以與實施例2中之閘極電極411的方式相似的方式而形成。
其次,形成閘極絕緣膜322於閘極電極361之上。
該閘極絕緣膜322可以以與實施例2中之閘極絕緣膜402的方式相似的方式而形成。
然後,形成2至200奈米之厚度的氧化物半導體膜於閘極絕緣膜322之上,且在第二光微影術處理中,將其處理成為島狀氧化物半導體膜。該氧化物半導體膜可以以與實施例2中之氧化物半導體膜的方式相似的方式而形成。在此實施例中,該氧化物半導體膜係藉由使用In-Ga-Zn-O基之氧化物半導體靶極的濺鍍法而被沉積。
在此情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜之中,較佳地,形成氧化物半導體膜且同時將留在處理室中的水分予以去除。為了要去除留在處理室 中的水分,較佳地,可使用吸附真空泵。
然後,使該氧化物半導體膜脫水或脫氫。用於脫水或脫氫之第一熱處理的溫度係400至750℃,較佳地,高於或等於400℃且低於基板的應變點。此處,在將基板放置於其係一種熱處理設備之電爐中且使氧化物半導體膜在氮氛圍中接受450℃,1小時的熱處理之後,可藉由使基板免於暴露至空氣而防止水或氫混合至氧化物半導體膜之內;因而,獲得氧化物半導體膜332(請參閱第19A圖)。
然後,執行使用諸如N2O、N2、或Ar之氣體的電漿處理。藉由該電漿處理,可將附著或吸附至氧化物半導體膜之暴露表面的水或其類似物去除。進一步地,電漿處理可使用氧及氬的混合氣體而執行。
其次,形成氧化物絕緣膜於閘極絕緣膜322及氧化物半導體膜332之上;形成阻體罩幕於第三光微影術處理之中;藉由選擇性蝕刻而形成氧化物絕緣膜366;然後,去除阻體罩幕。
氧化物絕緣膜366可以以與實施例6中之氧化物絕緣膜316的方式相似的方式而形成。在其中形成氧化物絕緣膜366的情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜332及氧化物絕緣膜366之中,較佳地,形成氧化物絕緣膜且同時將留在處理室中的水分予以去除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
接著,如實施例2中似地,第二熱處理(較佳地,在200至400℃,例如,250至350℃)可執行於惰性氣體氛圍或氧氣體氛圍之中。
在此實施例中,使設置有氧化物絕緣膜366且係部分暴露之氧化物半導體膜332接受熱處理於氮氛圍或惰性氣體氛圍,或在降低壓力之下。當熱處理係執行於氮氛圍或惰性氣體氛圍,或在降低壓力之下時,可使並未覆蓋有氧化物絕緣膜366之氧化物半導體膜332的暴露區之電阻降低。例如,熱處理係在氮氛圍中執行於250℃,1小時。
透過在氮氛圍中之執行於設置有氧化物絕緣膜366的氧化物半導體膜332上的熱處理,該氧化物半導體膜332的暴露區之電阻會降低,以致可形成包含具有不同電阻之區域(如第19B圖中之陰影區及白色區所指示)的氧化物半導體膜362。
接著,形成導電膜於閘極絕緣膜322,氧化物半導體膜362,及氧化物絕緣膜366之上;形成阻體罩幕於第四光微影術處理中;藉由選擇性蝕刻而形成源極電極365a及汲極電極365b;然後,去除阻體罩幕(請參閱第19C圖)。
源極電極365a及汲極電極365b可以以與實施例2中之源極電極及汲極電極415a及415b的方式相似的方式而形成。
透過上述步驟,在將用於脫水或脫氫之第一熱處理執行於所沉積的氧化物半導體膜之上以便降低該氧化物半導 體膜的電阻之後,選擇性地使部分的氧化物半導體膜成為在氧過多的狀態之中。因而,與閘極電極361重疊的通道形成區363會變成本徵的。注意的是,與源極電極365a及汲極電極365b係使用鈦(Ti)而形成時,當源極電極365a接觸的高電阻源極區以及與汲極電極365b接觸的高電阻及汲極區係以自行對齊的方式而形成。透過上述步驟,可形成薄膜電晶體360。
進一步地,如在實施例2之中似地,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。在此實施例中,熱處理係執行於150℃,10小時。透過此熱處理,氫係自氧化物半導體膜引入至氧化物絕緣膜;因此,可獲得常態截止的薄膜電晶體。因而,可改善顯示面板的可靠度。
注意的是,當源極電極365a及汲極電極365b係使用鈦(Ti)而形成時,高電阻汲極區(或高電阻源極區)係形成於源極電極365a及汲極電極365b以及與該汲極電極365b(及該源極電極365a)接觸的氧化物半導體膜之間的介面,以致可改善薄膜電晶體的可靠度。特定地,藉由高電阻汲極區的形成,可使用其中導電率可經由高電阻汲極區而自汲極電極逐步地變化至通道形成區363之結構。因此,在其中操作係透過連接至用以供應高電源供應電位VDD之導線的汲極電極365b而執行的情況中,該高電阻汲極區可用作緩衝且電場並不會被局部地施加,即使當高電壓係施加於閘極電極361與汲極電極365b之間時亦 然,以致可改善薄膜電晶體的耐壓。
保護絕緣膜323係形成於源極電極365a,汲極電極365b,及氧化物絕緣膜366之上。在此實施例中,保護絕緣膜323係使用氮化矽膜而形成(請參閱第19D圖)。
其次,雖未被描繪,但在第2A及2B圖中所描繪的用於平坦化之平坦化絕緣膜115可設置於保護絕緣膜323之上。然後,到達汲極電極365b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至汲極電極365b的像素電極(未描繪)係形成於該開口之中。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例8]
在此實施例中,將敘述可施加至實施例1中之顯示面 板的薄膜電晶體之不同的實施例。在此實施例中所描繪的薄膜電晶體350可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
將參照第20A至20D圖來敘述此實施例中之薄膜電晶體的一實施例及該薄膜電晶體的製造方法。
雖然將薄膜電晶體350敘述成為單一閘極薄膜電晶體,但是當需要時,可形成包含複數個通道形成區之多重閘極薄膜電晶體。
下文將參照第20A至20D圖來敘述形成薄膜電晶體350於第一基板340之上的步驟。
首先,形成導電膜於第一基板340之上,且然後,藉由使用形成於第一光微影術處理中之阻體罩幕而執行蝕刻於該導電膜之上,以致使閘極電極351形成。閘極電極351可以以與實施例2中之閘極電極411的方式相似的方式而形成。
其次,形成閘極絕緣膜342於閘極電極351之上。該閘極絕緣膜342可以以與實施例2中之閘極絕緣膜402的方式相似的方式而形成。
接著,形成導電膜於閘極絕緣膜342之上;在第二光微影術處理中形成阻體罩幕於該導電膜之上;藉由選擇性蝕刻而形成源極電極355a及汲極電極355b;然後,去除阻體罩幕(請參閱第20A圖)。
然後,形成氧化物半導體膜345(請參閱第20B圖)。該氧化物半導體膜345可以以與實施例2中之氧化 物半導體膜的方式相似的方式而形成。在此實施例中,該氧化物半導體膜345係藉由使用In-Ga-Zn-O基之氧化物半導體靶極的濺鍍法而被沉積。該氧化物半導體膜345係在第三光微影術處理中被處理成為島狀氧化物半導體膜。
在此情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜345之中,較佳地,形成氧化物半導體膜且同時將留在處理室中的水分予以去除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
然後,使該氧化物半導體膜脫水或脫氫。用於脫水或脫氫之第一熱處理的溫度係400至750℃,較佳地,高於或等於400℃且低於基板的應變點。此處,在將基板放置於其係一種熱處理設備之電爐中且使氧化物半導體膜在氮氛圍中接受450℃,1小時的熱處理之後,可藉由使基板免於暴露至空氣而防止水或氫混合至氧化物半導體膜之內;因而,獲得氧化物半導體膜346(請參閱第20C圖)。
例如,做為第一熱處理,可將GRTA執行如下。將基板轉移且放置在被加熱於650至700℃之高溫的惰性氣體中,加熱數分鐘,以及轉移且自加熱於高溫之惰性氣體中取出。該GRTA可在短時間致能高溫處理。
形成用作保護絕緣膜的氧化物絕緣膜356,該氧化物絕緣膜356係與氧化物半導體膜346接觸而形成。
氧化物絕緣膜356可以以與實施例6中之氧化物絕緣膜316的方式相似的方式而形成。此處,為了不使氫、氫 氧基、或水分包含於氧化物半導體膜346及氧化物絕緣膜356之中,較佳地,形成氧化物絕緣膜356且同時將留在處理室中的水分予以去除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
接著,如實施例2中似地,第二熱處理(較佳地,在200至400℃,例如,250至350℃)可執行於惰性氣體氛圍或氧氣體氛圍之中。在該第二熱處理中,熱係施加於當氧化物半導體膜的通道形成區係與氧化物絕緣膜356接觸時的同時。
透過上述步驟,在將用於脫水或脫氫之第一熱處理執行於所沉積的氧化物半導體膜之上以便降低該氧化物半導體膜的電阻之後,使該氧化物半導體膜成為在氧過多的狀態之中。因而,可形成本徵(i型)的氧化物半導體膜352。透過上述步驟,可形成薄膜電晶體350。
進一步地,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。在此實施例中,熱處理係執行於150℃,10小時。透過此熱處理,氫係自氧化物半導體膜引入至氧化物絕緣膜;因此,可獲得常態截止的薄膜電晶體。因而,可改善顯示面板的可靠度。
保護絕緣膜可形成於氧化物絕緣膜356之上。例如,氮化矽膜係藉由RF濺鍍法而形成。在此實施例中,保護絕緣膜343係使用氮化矽膜而形成為保護絕緣膜(請參閱第20D圖)。
其次,雖未被描繪,但在第2A及2B圖中所描繪的 氧化物絕緣膜114及用於平坦化之平坦化絕緣膜115係設置於保護絕緣膜343之上。然後,到達汲極電極355b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至汲極電極355b的像素電極(未描繪)係形成於該開口之中。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例9]
在此實施例中,將敘述可施加至實施例1中之顯示面板的薄膜電晶體之不同的實施例。在此實施例中所描繪的薄膜電晶體380可使用做為實施例1中之薄膜電晶體106(請參閱第2A及2B圖)。
在此實施例中,第21圖描繪其中製造步驟係與實施 例6中的該等步驟部分地不同之薄膜電晶體的實例。因為除了一些步驟之外,第21圖係與第18A至18E圖相同,所以相同的部分將由相同的參考符號所表示,且相同的部分將予以省略。
如實施例6中似地,閘極電極381係形成於第一基板370之上,且第一閘極絕緣膜372a及第二閘極絕緣膜372b被堆疊。在此實施例中,閘極絕緣膜具有雙層的結構。氮化物絕緣膜係使用做為第一閘極絕緣膜372a,以及氧化物絕緣膜係使用做為第二閘極絕緣膜372b。
做為氧化物絕緣膜,可使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。此外,做為氮化物絕緣膜,可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、氧化氮化鋁膜、或其類似物。
然後,形成氧化物半導體膜;以及使用形成於光微影術處理中之阻體罩幕而蝕刻氧化物半導體膜,使得形成島狀氧化物半導體膜。該氧化物半導體膜可以以與實施例2中之氧化物半導體膜的方式相似的方式而形成。在此實施例中,該氧化物半導體膜係藉由使用In-Ga-Zn-O基之氧化物半導體靶極的濺鍍法而被沉積。
在此情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜之中,較佳地,形成氧化物半導體膜且同時將留在處理室中的水分予以去除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
然後,使該氧化物半導體膜脫水或脫氫。用於脫水或 脫氫之第一熱處理的溫度係400至750℃,較佳地,425至750℃。注意的是,在其中第一熱處理的溫度係425℃或更高的情況中,該熱處理時間可為一小時或更少。在其中第一熱處理的溫度係低於425℃的情況中,該熱處理時間可比一小時更長。此處,在將基板放置於其係一種熱處理設備之電爐中且使氧化物半導體膜在氮氛圍中接受熱處理之後,可藉由使基板免於暴露至空氣而防止水或氫混合至氧化物半導體膜之內;因而,獲得氧化物半導體膜。之後,將高純度氧氣體、高純度N2O氣體、或超乾燥氣體(具有-40℃或更低,較佳地,-60℃或更低的露點)引入至相同的爐內,且執行冷卻。較佳地,水、氫、或其類似物不包於氧氣體或N2O氣體之中。選擇性地,所引入至熱處理設備之內的氧氣體或N2O氣體之純度較佳地係6N(99.9999%)或更高,更佳地係7N(99.99999%)或更高(亦即,在氧氣體或N2O氣體中的雜質濃度係1ppm或更低,較佳地係0.1ppm或更低)。
注意的是,該熱處理設備並未受限於電爐。例如,可使用諸如GRTA設備或LRTA設備之RTA設備。
進一步地,在用於脫水或脫氫的第一熱處理之後,熱處理可在氧氣體氛圍或N2O氣體中執行於200至400℃,較佳地,200至300℃。
此外,用於氧化物半導體膜的第一熱處理可在該氧化物半導體膜被處理成為島狀氧化物半導體膜之前執行於該氧化物半導體膜之上。在該情況中,基板係在第一熱處理 之後自加熱設備取出,且然後,執行光微影術處理。
整個氧化物半導體膜係透過上述步驟而成為在氧過多的狀態中;因此,該氧化物半導體膜具有較高的電阻,也就是說,氧化物半導體層會變成本徵的。因而,可形成整個區域具有i型導電性的氧化物半導體膜382。
接著,在光微影術處理中形成阻體罩幕於氧化物半導體膜382之上;藉由選擇性蝕刻而形成源極電極385a及汲極電極385b;以及藉由濺鍍法形成氧化物絕緣膜386。
在此情況中,為了不使氫、氫氧基、或水分包含於氧化物半導體膜382及氧化物絕緣膜386之中,較佳地形成氧化物絕緣膜386且同時將留在處理室中的水分予以去除。為了要去除留在處理室中的水分,較佳地,可使用吸附真空泵。
透過上述步驟,可形成薄膜電晶體380。
其次,為了要降低薄膜電晶體之電性特徵中的變化,熱處理(較佳地,高於或等於150℃且低於350℃)可執行於惰性氣體氛圍或氮氣體氛圍之中。例如,熱處理係在氮氛圍中執行於250℃,1小時。
進一步地,如實施例2中似地,熱處理可在空氣氛圍中執行於100至200℃,1至30小時。透過此熱處理,氫係自氧化物半導體膜引入至氧化物絕緣膜;因此,可獲得常態截止的薄膜電晶體。因而,可改善顯示面板的可靠度。
保護絕緣膜373係形成於氧化物絕緣膜386之上。在 此實施例中,100奈米厚的氮化矽膜係藉由濺鍍法而形成為保護絕緣膜373。
其係使用氮化物絕緣膜而形成的保護絕緣膜373及第一閘極絕緣膜372a並不包含諸如水分、氫、氫化物、或氫氧化物的雜質,且可阻擋來自外面之雜質的進入。
因此,在保護絕緣膜373的形成之後所執行的製造處理中,可防止來自外面之諸如水分的雜質之進入。進一步地,即使在將裝置完成為顯示面板之後,亦可長期地防止來自外面之諸如水分的雜質之進入,以致可改善裝置之長期的可靠度。
選擇性地,可將設置在保護絕緣膜373與第一閘極絕緣膜372a(其均係使用氮化物絕緣膜而形成)之間的絕緣膜予以去除,使得保護絕緣膜373與第一閘極絕緣膜372a彼此互相接觸。
因此,可盡可能多地降低氧化物半導體膜中所包含之諸如水分、氫、氫化物、或氫氧化物的雜質,可防止雜質的進入,以及可使氧化物半導體膜的雜質濃度保持低。
其次,雖未被描繪,但在第2A及2B圖中所描繪之用於平坦化之平坦化絕緣膜115係設置於保護絕緣膜373之上。然後,到達汲極電極385b的開口係形成於保護絕緣膜及平坦化絕緣膜之中,且電性連接至汲極電極385b的像素電極(未描繪)係形成於該開口之中。
當在電子書閱讀器的顯示面板上之顯示係藉由如在此實施例中所描述之包含氫濃度降低的高度純化氧化物半導 體之薄膜電晶體而控制時,可縮減像素的掃描次數且可減低掃描線驅動器電路的驅動頻率。因而,可降低電子書閱讀器的功率消耗,且可長時間地保持影像。進一步地,包含氫濃度降低的高度純化氧化物半導體之薄膜電晶體的截止狀態之電流會減低至1×10-13A或更小,用以保持所施加至像素的信號電壓之電容器可製成更小,以致可使電容器的面積及像素的面積變小。因此,可增加電子書閱讀器的解析度。
此實施例可與其他實施例中所敘述之任一結構適當地結合。
[實施例10]
在此實施例中,將參照第22圖來敘述具有觸控面板功能之電子書閱讀器,做為上述實施例中所描述之電子書閱讀器的一實施例。
第22圖係具有觸控面板功能的電子書閱讀器中之顯示媒質21及其附近的橫剖面視圖。觸控感測器部80係設置於第二基板15之上。做為觸控感測器部80,可適當地使用電阻性觸控感測器、表面電容性觸控感測器、突出式電容性感測器、或其類似物。在此實施例中,係使用電阻性觸控感測器做為觸控感測器部80。
觸控感測器部80包含形成於第二基板15之上的第三電極81以及形成於第四基板87之上的第四電極85。第三電極81及間隔物83係形成於第二基板15之上。此 外,形成第四電極85於上的第四基板87及第二基板15係透過密封劑而密封(未描繪)。進一步地,雖然並未被描繪,但實施例1中之第三基板27可設置於第四基板87之上。
可使用與第二基板15相似的基板做為第四基板87。此外,第三電極81及第四電極85可使用與第二電極17之材料相似的材料而形成。
當某一位置係透過來自外面的筆或手指而按壓時,則第四基板的形狀會改變,且電流會由於第三電極81與第四電極85之接觸而流動,以致可偵測所按壓之位置上的資料。
依據此實施例,藉由使用包含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體做為具有觸控面板功能之電子書閱讀器中的元件層,可降低功率消耗且可長時間地保持影像。因此,可增加電子書閱讀器的解析度。
注意的是,此實施例可與任一其他的實施例適當地結合。
[實施例11]
在此實施例中,將參照第23A及23B圖來敘述能無線地儲存電力於儲存裝置中及釋放電力自儲存裝置的電子書閱讀器。
第23A圖描繪此實施例中之電子書閱讀器的橫剖面結構。在此實施例中的電子書閱讀器包含天線90以及能無 線地儲存電力於導線板31上的儲存裝置39中及釋放電力自該儲存裝置39的半導體裝置36。
做為用以儲存電力於儲存裝置39之中的方法,可適當地使用以下之任一方法:電磁感應法,其中使用由於設置在外部電力供應裝置91中之線圈與設置在電子書閱讀器中之線圈間之電場的改變所產生之電動勢;無線電波接收法,其中藉由電子書閱讀器中所設置之天線所接收的無線電波係轉換成為諧振電路及整流器中之DC電壓且被使用;以及諧振法,其中使用外部電力供應裝置91及電子書閱讀器的電場或磁場。
在此實施例中,將敘述透過電磁感應法而儲存電力的方法。
第23B圖描繪其中用以無線地儲存電力於儲存裝置中及釋放電力自儲存裝置之半導體裝置36接收來自外部電力供應裝置91的無線電信號之方塊圖的一實施例。該半導體裝置36包含天線電路93,整流器電路95,充電電路97,及安定化電源供應電路99。
在透過磁場而執行通訊的情況中,天線電路93至少包含螺旋天線及調諧電容器。整流器電路95包含二極體及平滑電容器。注意的是,在以電場而非以磁場來執行與外部電力供應裝置91之通訊的情況中,天線的形狀無需一定要螺旋形狀。
外部電力供應裝置91包含電力傳輸控制部及天線電路。在外部電力供應裝置91中之天線電路包含螺旋天線 及諧振電容器。該電力傳輸控制部調變電信號以供電力傳輸之用,該電信號係傳送至電子書閱讀器中的半導體裝置36;供應感應電流至天線電路;以及自天線輸出用於電力傳輸之信號至半導體裝置36。
當包含於外部電力供應裝置91中的天線電路之中的天線及包含於電子書閱讀器中的半導體裝置36中之天線電路之中的天線彼此互相移動得更靠近時,AC磁場會在當包含於外部電力供應裝置91中的天線電路之中的天線係螺旋天線時由該天線所產生。AC磁場穿透電子書閱讀器中的半導體裝置36之中的天線電路,且電壓會由於電磁感應而產生於電子書閱讀器中的半導體裝置36中之天線電路93的端子(天線的一端與另一端)之間。該電壓係藉由整流器電路95中之二極體而半波整流,且藉由平滑電容器而平滑化。充電電路97係以所平滑化的電壓而操作,且電力係儲存於儲存裝置39之中。
自儲存裝置39所輸出之電壓係藉由安定化電源供應電路99而予以安定化。已被安定化之電壓係供應至半導體裝置29及35,而驅動顯示面板。
注意的是,在其中儲存裝置係電容器(典型地,鋰離子電容器)的情況中,可快速地執行充電及放電。因此,電力可透過天線90而短時間地儲存於儲存裝置39之中。
依據此實施例,藉由使用包含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體做為能無線地儲存及釋放電力之電子書閱讀器中的元件層,可降低功率消耗且可長時間 地保持影像。因此,可增加電子書閱讀器的解析度。
注意的是,此實施例可與任一其他的實施例適當地結合。
[實施例12]
在此實施例中,將參照第24圖來敘述包含撓性顯示面板之電子書閱讀器的一實施例。
第24圖係包含二撓性顯示面板之電子書閱讀器201的透視圖。該電子書閱讀器201包含透過合葉部203而保持的顯示面板205及207。顯示面板205包含顯示部209。注意的是,雖並未被描繪,但顯示面板207包含顯示部於該顯示面板207的反面(亦即,在面向顯示部209之側)。
當使用撓性面板做為實施例1中的顯示面板之中的所有第一至第三基板時,可製造出撓性顯示面板205及207。此外,當將玻璃基板及塑膠膜堆疊而使用時,可增加顯示面板的機械強度。藉由使用包含多孔體之預浸物於部分硬化的有機樹脂之中時,可增加顯示面板的機械強度。
合葉部203係使用具有空心之柱狀或筒狀外殼而形成。以FPC而連接至顯示面板的導線板係安裝於合葉部203的空心。進一步地,用以控制顯示面板205及207上之顯示的半導體裝置係安裝於導線板之上。儲存裝置係電性連接至導線板。再者,合葉部203具有操作鍵。
依據此實施例,藉由使用包含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體做為撓性電子書閱讀器中之元件層,可降低功率消耗且可長時間地保持影像。因此,可增加電子書閱讀器的解析度。
注意的是,此實施例可與任一其他的實施例適當地結合。
[實施例13]
在此實施例中,將敘述升壓式DC至DC轉換器做為電壓控制電路的一實施例,該電壓控制電路可控制來自電子書閱讀器中所包含之電力供應裝置37的電壓,且可供應電力至半導體裝置。
將參照第25圖來敘述此實施例中的升壓式DC至DC轉換器之電路結構的一實施例。第25圖係描繪此實施例中的升壓式DC至DC轉換器之電路結構的一實施例之電路圖。
第25圖中所描繪之升壓式DC至DC轉換器包含單元升壓式DC至DC轉換器211_1至211_n(n係自然數)。該等單元升壓式DC至DC轉換器211_1至211_n各係使用串聯電性連接之n級單元升壓式DC至DC轉換器而形成。
單元升壓式DC至DC轉換器211_1至211_n包含薄膜電晶體231及電容器232。
做為薄膜電晶體231,可使用如實施例1中所述之包 含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體。
在單元升壓式DC至DC轉換器211_1至211_n中,薄膜電晶體231的閘極係電性連接至薄膜電晶體231之源極及汲極的其中一者。也就是說,薄膜電晶體231係二極體連接式。此外,電容器232之第一電極係電性連接至薄膜電晶體231之源極及汲極的其中另一者。
在第K級(K係2至n的任一者之自然數)中的單元升壓式DC至DC轉換器之中,薄膜電晶體231之源極及汲極的其中一者係電性連接至第(K-1)級中的單元升壓式DC至DC轉換器中的薄膜電晶體231之源極及汲極的其中另一者。其中在第(K-1)級中的單元升壓式DC至DC轉換器中的薄膜電晶體231之源極及汲極的其中另一者與在第K級中的單元升壓式DC至DC轉換器中的薄膜電晶體231之源極及汲極的其中一者互相連接的部分,係由結點N_M所表示(M係1至(n-1)的任一者之自然數)。
在第(2M-1)級中的單元升壓式DC至DC轉換器之中,電容器232的第二電極係電性連接至時脈信號線221。在第2M級中的單元升壓式DC至DC轉換器之中,電容器232的第二電極係電性連接至時脈信號線222。時脈信號CK1係輸入至時脈信號線221。時脈信號CKB1係輸入至時脈信號線222。時脈信號CK1及時脈信號CKB1具有相反的相位。例如,當時脈信號CK1係高位準信號時,時脈信號CKB1係低位準信號。做為時脈信號 CKB1,例如,可使用藉由反相時脈信號CK1所獲得的信號。例如,時脈信號CKB1可藉由以諸如反相器之NOT電路來反相時脈信號CK1的電壓位準而產生。
在第一級中的單元升壓式DC至DC轉換器,亦即,單元升壓式DC至DC轉換器211_1之中,信號IN1係輸入至薄膜電晶體231之源極及汲極的其中一者。
在最後級中的單元升壓式DC至DC轉換器,亦即,單元升壓式DC至DC轉換器211_n之中,薄膜電晶體231之源極及汲極的中另一者之電壓係升壓式DC至DC轉換器的輸出信號之信號OUT1的電壓。電壓Vc1係施加至單元升壓式DC至DC轉換器211_n中之電容器232的第二電極。電壓Vc1可為任何電壓。例如,可使用與電壓VH或電壓VL相同位準的電壓。此外,在單元升壓式DC至DC轉換器211_n中之電容器232的電容係較佳地比其他的單元升壓式DC至DC轉換器中之電容器232的電容更大。當在單元升壓式DC至DC轉換器211_n中之電容器232的電容變大時,可進一步使單元升壓式DC至DC轉換器211_n的輸出信號,亦即,該升壓式DC至DC轉換器的輸出信號OUT1的電壓位準穩定。
如上述地,在此實施例中之升壓式DC至DC轉換器的一實例包含n級的單元升壓式DC至DC轉換器。各個單元升壓式DC至DC轉換器包含二極體連接之薄膜電晶體以及電容器。做為二極體連接之薄膜電晶體,可使用包含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體。因 此,可更長時間地保持各個結點的電壓、可耗費更短時間來到達所欲的電壓、以及可改善電壓轉換效率。
其次,將敘述第25圖中所描繪之升壓式DC至DC轉換器的操作之一實施例。
第25圖中所描繪之升壓式DC至DC轉換器的操作可藉由畫分全部週期成為複數個週期而敘述。各個週期中的操作將敘述如下。注意的是,在第25圖中所描繪之升壓式DC至DC轉換器的操作之一實施例中,高位準信號係輸入為信號IN1;位準係週期地改變於高位準與位準之間的時脈信號係使用做為時脈信號CK1;藉由反相時脈信號CK所獲得的時脈信號係使用做為時脈信號CKB1;在各個單元升壓式DC至DC轉換器中的薄膜電晶體231係n通道薄膜電晶體;以及在單元升壓式DC至DC轉換器中之該等薄膜電晶體231的臨限電壓具有相同的位準。
首先,在第一週期中,時脈信號CK1變成低位準,以及時脈信號CKB1變成高位準。
在此情況中,於單元升壓式DC至DC轉換器211_1之中,二極體連接之薄膜電晶體231開啟,以致使結點N_1的電壓開始上升。該結點N_1之電壓(亦稱為電壓VN1)上升至VIN1(信號IN1的電壓)-Vth231(薄膜電晶體231的臨限電壓)。當結點N_1的電壓變成VIN1-Vth231時,在單元升壓式DC至DC轉換器211_1中的二極體連接之薄膜電晶體231關閉,以致使結點N_1成為在浮動狀態之中。
其次,在第二週期中,時脈信號CK1變成高位準,以及時脈信號CKB1變成低位準。
在此情況中,於單元升壓式DC至DC轉換器211_1之中,二極體連接之薄膜電晶體231保持關閉,結點N_1係在浮動狀態中,以及所施加至單元升壓式DC至DC轉換器211_1中之電容器232的第二電極之電壓改變為VH。因此,電容器232的第一電極之電壓開始依據電容器232的第二電極之電壓的改變而改變。結點N_1的電壓上升至VIN1-Vth231+VH。在此情況中,施加於電容器232的第一端子與第二端子之間的電壓係VIN-Vth231。以此方式,在第二週期中,結點N_1之電壓係藉由升至第一週期中之結點N_1的電壓所獲得的電壓。
此外,因為結點N_1的電壓變成VIN-Vth231+VH,所以在單元升壓式DC至DC轉換器211_2中,二極體連接之薄膜電晶體231開啟,以致結點N_2的電壓開始上升。該結點N_2的電壓(亦稱為電壓VN2)上升至VN1-Vth231。當結點N_2的電壓變成VN1-Vth231時,在單元升壓式DC至DC轉換器211_2中的二極體連接之薄膜電晶體231關閉,以致使結點N_2成為在浮動狀態之中。
其次,在第三週期中,時脈信號CK1變成低位準,以及時脈信號CKB1變成高位準。
在此情況中,於單元升壓式DC至DC轉換器211_2之中,二極體連接之薄膜電晶體231保持關閉,結點N_2係在浮動狀態中,以及所施加至單元升壓式DC至DC轉 換器211_2中之電容器232的第二電極之電壓自VL改變為VH。因此,電容器232的第一電極之電壓開始依據電容器232的第二電極之電壓的改變而改變。結點N_2的電壓上升至VN1-Vth231+VH。在此情況中,施加於電容器232的第一電極與第二電極之間的電壓係VN1-Vth231。以此方式,在第三週期中,結點N_2之電壓係藉由升壓第二週期中之結點N_2的電壓所獲得的電壓。
此外,因為結點N_2的電壓變成VN1-Vth231+VH,所以在單元升壓式DC至DC轉換器211_3中,二極體連接之薄膜電晶體231開啟,以致結點N_3的電壓開始上升。該結點N_2的電壓(亦稱為電壓VN3)上升至VN2-Vth231。當結點N_3的電壓變成VN2-Vth231時,在單元升壓式DC至DC轉換器211_3中的二極體連接之薄膜電晶體231關閉,以致使結點N_3成為在浮動狀態之中。
進一步地,在第三或隨後級中的各個單元升壓式DC至DC轉換器之中,與單元升壓式DC至DC轉換器之操作相似的操作係依據在高位準與低位準之間的時脈信號CK1及時脈信號CKB1之週期性改變而順序地執行。各個結點N_M的電壓係升壓至最大值之VIN1+M(VH-Vth231),以及信號OUT1的電壓係升壓至最大值之VIN1+n(VH-Vth231)。在此方式中,於第25圖中之升壓式DC至DC轉換器之中,信號IN1的電壓被升壓,且具有所升壓之電壓的信號OUT1被輸出為輸出信號。
如上述地,在此實施例中之升壓式DC至DC轉換器 的一實施例中,當執行升壓操作於各個單元升壓式DC至DC轉換器之中時,可輸出高於輸入信號之電壓的電壓之信號做為輸出信號。
進一步地,在此實施例中之升壓式DC至DC轉換器的一實施例中,在各個單元升壓式DC至DC轉換器中的二極體連接之薄膜電晶體係包含氫濃度低之高度純化氧化物半導體膜的薄膜電晶體。因此,可降低薄膜電晶體的漏電流,可長時間地保持各個結點的電壓,以及可藉由升壓操作而耗費更短的時間來到達所欲的電壓。
注意的是,此實施例可與任一其他的實施例適當地結合。
此申請案係根據2009年10月21日在日本專利局所申請之日本專利申請案序號2009-242698及日本專利申請案序號2009-242707,該等申請案的全部內容係結合於本文以供參考之用。
100‧‧‧像素
101‧‧‧第一導線
102A‧‧‧第二導線
102B‧‧‧第三導線
103‧‧‧氧化物半導體膜
104‧‧‧電容器線
105‧‧‧像素電極
106‧‧‧薄膜電晶體

Claims (2)

  1. 一種半導體裝置,包含:源極或汲極電極;該源極或汲極電極上方的氧化物半導體層;該氧化物半導體層上方的第一導線;該氧化物半導體層和該第一導線上方的絕緣層;該絕緣層上方的閘極電極;以及該絕緣層上方的第二導線,其中該源極或汲極電極係電連接至該第一導線,其中該第一導線係電連接至該氧化物半導體層,其中該閘極電極具有隔著該絕緣層與該氧化物半導體層重疊的區域,其中該第二導線係電連接至該第一導線,且其中該氧化物半導體層的部份係夾在該源極或汲極電極和該第一導線之間。
  2. 一種半導體裝置,包含:源極或汲極電極;該源極或汲極電極上方的氧化物半導體層;該氧化物半導體層上方的第一導線;該氧化物半導體層和該第一導線上方的絕緣層;該絕緣層上方的閘極電極;以及該絕緣層上方的第二導線,其中該源極或汲極電極係電連接至該第一導線,其中該第一導線係電連接至該氧化物半導體層, 其中該閘極電極具有隔著該絕緣層與該氧化物半導體層重疊的區域,其中該第二導線係電連接至該第一導線,其中該氧化物半導體層的部份係夾在該源極或汲極電極和該第一導線之間,且其中該第二導線重疊於該源極或汲極電極和該第一導線。
TW105130461A 2009-10-21 2010-10-08 半導體裝置 TWI607271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009242707 2009-10-21
JP2009242698 2009-10-21

Publications (2)

Publication Number Publication Date
TW201701043A TW201701043A (zh) 2017-01-01
TWI607271B true TWI607271B (zh) 2017-12-01

Family

ID=43878919

Family Applications (4)

Application Number Title Priority Date Filing Date
TW104124656A TWI561907B (en) 2009-10-21 2010-10-08 Display device
TW099134422A TWI505006B (zh) 2009-10-21 2010-10-08 電子書閱讀器
TW105130461A TWI607271B (zh) 2009-10-21 2010-10-08 半導體裝置
TW106131322A TWI645569B (zh) 2009-10-21 2010-10-08 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW104124656A TWI561907B (en) 2009-10-21 2010-10-08 Display device
TW099134422A TWI505006B (zh) 2009-10-21 2010-10-08 電子書閱讀器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106131322A TWI645569B (zh) 2009-10-21 2010-10-08 半導體裝置

Country Status (4)

Country Link
US (4) US9245484B2 (zh)
JP (8) JP5779330B2 (zh)
TW (4) TWI561907B (zh)
WO (1) WO2011048923A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108104A (en) * 2009-08-31 2011-03-01 Walton Advanced Eng Inc Integrated circuit module with display device
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
TWI423346B (zh) * 2010-10-26 2014-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US9781783B2 (en) * 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
JP2013229010A (ja) * 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd タッチパネルとその駆動方法、タッチパネルモジュール
TWI471839B (zh) * 2012-04-03 2015-02-01 Wintek Corp 整合發光元件與電子書的顯示器與其驅動的方法
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI600959B (zh) * 2013-01-24 2017-10-01 達意科技股份有限公司 電泳顯示器及其面板的驅動方法
TWI505164B (zh) * 2013-09-26 2015-10-21 Ye Xin Technology Consulting Co Ltd 觸控裝置
US9461500B2 (en) 2013-11-21 2016-10-04 Htc Corporation Wireless charging receiving device and wireless charging system using the same
TWI533279B (zh) * 2013-12-27 2016-05-11 元太科技工業股份有限公司 電子書寫裝置及其驅動方法
US10204898B2 (en) * 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN106533281A (zh) * 2015-09-11 2017-03-22 德昌电机(深圳)有限公司 电动工具及其电机驱动电路
US10394284B2 (en) 2016-06-08 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for driving the electronic device
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
KR102078403B1 (ko) 2017-04-27 2020-04-07 주식회사 엘지화학 전기변색소자
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US11353759B2 (en) 2018-09-17 2022-06-07 Nuclera Nucleics Ltd. Backplanes with hexagonal and triangular electrodes
KR102186882B1 (ko) * 2018-11-30 2020-12-04 한국생산기술연구원 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법
CN110850627A (zh) * 2019-11-29 2020-02-28 厦门天马微电子有限公司 一种显示面板及显示装置
US11513578B1 (en) * 2020-02-03 2022-11-29 Meta Platforms Technologies, Llc Power management system for an artificial reality system
DE102021121623A1 (de) 2021-08-19 2023-02-23 Olympus Winter & Ibe Gmbh Medizingerät und Verfahren zum Betrieb eines Medizingeräts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW404070B (en) * 1999-02-02 2000-09-01 Nat Science Council Poly-silicon thin film transistor process
TW591807B (en) * 2000-03-31 2004-06-11 Ibm Method of forming ohmic contacts using a self doping layer for thin-film transistors
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07101268B2 (ja) 1987-02-25 1995-11-01 日本電信電話株式会社 薄膜トランジスタアレイ
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03163530A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
DE69022010T2 (de) 1989-12-22 1996-04-18 Philips Electronics Nv Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet.
US5305128A (en) 1989-12-22 1994-04-19 North American Philips Corporation Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP4293434B2 (ja) * 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US5847413A (en) 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1091099A (ja) 1996-09-18 1998-04-10 Toshiba Corp 液晶表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3064790U (ja) * 1999-06-11 2000-01-21 株式会社バンダイ 電子装置
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP4586266B2 (ja) * 2000-12-18 2010-11-24 ソニー株式会社 薄膜トランジスタ製造システム及び物体表面の評価装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4464053B2 (ja) * 2003-02-04 2010-05-19 株式会社東海理化電機製作所 携帯機
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
JP5111758B2 (ja) * 2005-12-19 2013-01-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080023907A (ko) * 2006-09-12 2008-03-17 삼성전자주식회사 전기 영동 표시 장치 및 그 제조 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008089884A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 表示素子
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5205042B2 (ja) * 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20080150901A1 (en) * 2006-12-22 2008-06-26 Robert Lowles Integrated Liquid Crystal Display And Touchscreen For An Electronic Device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5272342B2 (ja) 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2009117620A (ja) 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
US8704217B2 (en) * 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5360968B2 (ja) * 2008-03-03 2013-12-04 パナソニック株式会社 情報処理装置および集積回路
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101515382B1 (ko) * 2008-08-26 2015-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP2010122651A (ja) * 2008-10-22 2010-06-03 Konica Minolta Holdings Inc 表示素子
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
US8832574B2 (en) * 2009-06-30 2014-09-09 Nokia Corporation Apparatus and associated methods
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW404070B (en) * 1999-02-02 2000-09-01 Nat Science Council Poly-silicon thin film transistor process
TW591807B (en) * 2000-03-31 2004-06-11 Ibm Method of forming ohmic contacts using a self doping layer for thin-film transistors
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法

Also Published As

Publication number Publication date
TW201701043A (zh) 2017-01-01
JP6964721B2 (ja) 2021-11-10
JP6546220B2 (ja) 2019-07-17
WO2011048923A1 (en) 2011-04-28
JP2016149570A (ja) 2016-08-18
JP6719624B2 (ja) 2020-07-08
JP2024023237A (ja) 2024-02-21
TWI645569B (zh) 2018-12-21
JP6170589B2 (ja) 2017-07-26
TWI561907B (en) 2016-12-11
TW201543126A (zh) 2015-11-16
JP2020160470A (ja) 2020-10-01
JP2011107697A (ja) 2011-06-02
US20170221932A1 (en) 2017-08-03
JP2014232325A (ja) 2014-12-11
JP2022009230A (ja) 2022-01-14
US9245484B2 (en) 2016-01-26
US20160118412A1 (en) 2016-04-28
US20200091200A1 (en) 2020-03-19
US20110090186A1 (en) 2011-04-21
JP2019165255A (ja) 2019-09-26
TW201207539A (en) 2012-02-16
TWI505006B (zh) 2015-10-21
TW201810686A (zh) 2018-03-16
JP2017183757A (ja) 2017-10-05
JP5779330B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI607271B (zh) 半導體裝置
JP7362804B2 (ja) 発光装置
JP7079308B2 (ja) 半導体装置
KR102186341B1 (ko) 반도체 장치의 제작 방법
JP6280177B2 (ja) 半導体装置
KR20190103126A (ko) 반도체 장치
TWI604428B (zh) 液晶顯示裝置及具有此液晶顯示裝置之電子設備
TWI596830B (zh) 半導體裝置及包括該半導體裝置之電子裝置
TW201730649A (zh) 液晶顯示裝置和包括該液晶顯示裝置的電子裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees