TWI596830B - 半導體裝置及包括該半導體裝置之電子裝置 - Google Patents

半導體裝置及包括該半導體裝置之電子裝置 Download PDF

Info

Publication number
TWI596830B
TWI596830B TW100102857A TW100102857A TWI596830B TW I596830 B TWI596830 B TW I596830B TW 100102857 A TW100102857 A TW 100102857A TW 100102857 A TW100102857 A TW 100102857A TW I596830 B TWI596830 B TW I596830B
Authority
TW
Taiwan
Prior art keywords
substrate
antenna
signal
transistor
semiconductor device
Prior art date
Application number
TW100102857A
Other languages
English (en)
Other versions
TW201203690A (en
Inventor
山崎舜平
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203690A publication Critical patent/TW201203690A/zh
Application granted granted Critical
Publication of TWI596830B publication Critical patent/TWI596830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2258—Supports; Mounting means by structural association with other equipment or articles used with computer equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q25/00—Antennas or antenna systems providing at least two radiating patterns
    • H01Q25/005—Antennas or antenna systems providing at least two radiating patterns providing two patterns of opposite direction; back to back antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

半導體裝置及包括該半導體裝置之電子裝置
本發明相關於半導體裝置及包括該半導體裝置的電子裝置。明確地說，本發明相關於顯示器及包括該等顯示器的電子裝置。
近年，平板顯示器已廣泛地使用。平板顯示器使用在各種裝置中，諸如液晶電視、個人電腦、行動電話、數位相機、個人數位助理、以及可攜式音訊裝備。廣泛地使用包括液晶、OLED、及電泳元件等的顯示器。目前係普遍使用在像素部中將電晶體配置成矩陣型式的主動式矩陣顯示器。
圖10係使用在習知顯示器中之基材的外觀圖。使用在習知顯示器中的基材901包括像素部902、訊號線驅動器電路(也稱為源極驅動器)904、以及掃描線驅動器電路(也稱為閘極驅動器)903。此外，從外側經由可撓性印刷電路(FPC)905將掃描線驅動器電路903及訊號線驅動器電路904所需要的訊號及電力輸入(例如，參閱參考文件1)。此處，可能將與像素部中的電晶體相似之設置在基材上方的電晶體用於掃描線驅動器電路903以及訊號線驅動器電路904，或可能藉由玻璃覆晶接合(COG)將IC晶片附接至基材。
[參考文件]
[參考文件1]日本已公告專利申請案案號第2008-233727號
使用FPC的連接敘述如下。使用導電樹脂將FPC 905及設置在玻璃基材或可撓性基材，諸如塑膠基材，上方的配線彼此接合。FPC之複數個終端各者的尺寸約為100μm×1mm，且接觸面積不是非常大。因此，設置在基材上方的配線與FPC終端彼此接合之部分的連接強度不係非常高，使得斷裂可能在引發震動或改變溫度時發生。明確地說，當使用可撓性基材時，將該基材彎曲；因此，配線及FPC終端由於震動而彼此斷裂，且可能發生接觸故障。在該情形中，顯示器所需要的訊號及電力並未傳播，其在部分情形中導致該顯示器故障。明確地說，訊號線的數量甚大；因此，訊號線在連接部有高故障可能性。因此，已對將訊號及電力輸入至顯示器而不使用FPC的方法有需求。
有鑑於上述問題，本發明之目的係提供能輸入訊號及電力而不使用FPC的新奇顯示器。並未限制在顯示器，本發明的目的係提供能輸入訊號及電力而不使用FPC的新奇半導體裝置。
本發明之一實施例係能無線地輸入訊號及電力而不使用FPC的半導體裝置。具體地說，該半導體裝置包括第一基材及第二基材。將第一訊號天線及第一電力天線設置在該第一基材的表面側上。該第二基材設有第二訊號天線及第二電力天線。將該第二基材附接至該第一基材的背側。該第一訊號天線及該第二訊號天線以該第一基材設於其間的方式彼此重疊，以彼此固定。該第一電力天線及該第二電力天線以該第一基材設於其間的方式彼此重疊，以彼此固定。該第一訊號天線及該第一電力天線係接收器天線。該第二訊號天線及該第二電力天線係傳輸器天線。
將該第一訊號天線及該第一電力天線分別設置在該半導體裝置中。然而，可將一天線使用為訊號天線及電力天線而未將天線分別設置。在該情形中，將作為訊號天線及電力天線使用的一第一天線設置在該第一基材上方，並將作為訊號天線及電力天線使用的一第二天線設置在該第二基材上方。其他組件的結構可與上述結構相似。換言之，將該第二基材附接在該第一基材的背側上，且該第一天線及該第二天線係以該第一基材設於其間的方式彼此重疊，以彼此固定。該第一天線係接收器天線，且該第二天線係傳輸器天線。
訊號線的數量甚大；因此，在訊號線直接連接的情形中，連接部的數量甚大。因此，至少在訊號處理部中，訊號係無線地傳輸及接收(無接觸)。因此，可解決FPC終端部中的壞連接問題。
另外，電力線的數量甚小。例如，每基材的電力線數量可為二。因為此方式中的電力線數量甚小，在電源部中，設置在第一基材上方的配線可直接連接至設置在第二基材或不同基材上方的配線。在該情形中，該等電力線可使用FPC等連接至外部終端。因此，可能不將該第一電力天線及該第二電力天線設置在該半導體裝置中。
在該半導體裝置中，可設置複數個第一訊號接收器天線及複數個第二訊號傳輸器天線。當以此方式設置複數組訊號天線(訊號接收器天線及訊號傳輸器天線)時，可改善訊號的傳輸及接收速度。在本發明之一實施例中，相較於使用FPC等的情形，較不可能在連接至外側之部位中引起壞連接問題。因此，可輕易地使用將訊號輸入/輸出部(亦即，訊號接收器天線及訊號傳輸器天線)的數量增加之結構。
在該半導體裝置中，該第一基材及該第二基材可使用黏合劑等彼此附接。此外，可能將混入絕緣填充劑的材料使用為黏合劑。當將混入絕緣填充劑的材料使用為黏合劑時，可使該附接部(亦即，接合部)的厚度更均勻。
該第一基材及該第二基材彼此附接的區域可係包括將天線設置在該第一基材及該第二基材上方之區域的區域。因此，該第一基材及該第二基材彼此附接之區域的面積可等於或大於該等天線的面積。該等天線具有特定尺寸。因此，該附接部具有特定尺寸。因此，可使該附接部的接合強度變高。
在該半導體裝置中，可將可撓性基材使用為該第一基材。甚至在將該基材(該可撓性基材)彎曲時，在本發明之一實施例中，該等天線之間的距離可保持固定，使得訊號及電力可高效率地接收。以此方式，當該基材彎曲時，根據本發明之一實施例的半導體裝置可具有各種結構。只要基材具有特定厚度並包括傳輸具有用於訊號及電力之傳輸及接收的頻率之電磁波的材料，可使用任何基材。可將絕緣材料使用為傳輸具有用於訊號及電力之傳輸及接收的頻率之電磁波的材料。此外，可將可撓性基材使用為附接至該第一基材的該第二基材。當將可撓性基材使用為該第二基材時，在該第一基材彎曲的情形中，該第二基材相似地彎曲。因此，甚至在該基材彎曲的情形中，該等天線之間的距離仍可保持固定。
在該半導體裝置中，可將具有0.1至3.0mm之厚度的薄板或膜狀基材使用為該第一基材。此處，將薄可撓性基材稱為膜狀基材。當使用薄板或膜狀基材時，訊號及電力可高效率地接收。另外，可防止通訊故障僅在該傳輸器天線及該接收器天線置於特定距離時發生的現象，亦即，訊號漏失現象。此係因為設置在該第一基材之表面側及背面側上的該等二天線之間的距離主要係由該第一基材的厚度決定。在該第一基材之厚度超過上述範圍的情形中，該訊號漏失現象可能發生。然而，該第一基材的厚度不必受限於上述範圍。只要可傳輸並接收訊號及電力且該訊號漏失現象不發生，第一基材可具有任何厚度。
在該半導體裝置中，該第一基材可具有包括複數個像素的像素部。該等複數個像素各者可具有電晶體及顯示元件。
在該半導體裝置中，該第一基材可具有包括複數個像素、掃描線驅動器電路、以及訊號線驅動器電路的像素部。該等複數個像素各者可具有其開啟/關閉係由該掃描線驅動器電路控制的電晶體(此種電晶體也稱為切換電晶體)，以及影像訊號係從該訊號線驅動器電路經由該電晶體輸入至其的顯示元件。
在該半導體裝置中，可將液晶元件、發光元件、或電泳元件使用為該顯示元件。當使用電泳元件時，可降低電力消耗。或者，在使用液晶元件的情形中，使用反射型液晶元件為佳。反射型液晶元件可藉由將反射電極形成為像素電極而得到。因此，可降低背光消耗的電力，使得可降低該半導體裝置的電力消耗。
在該半導體裝置中，該電晶體的通道形成區域可具有氧化物半導體層。包括氧化物半導體之電晶體具有遠較包括矽等的電晶體為低之截止狀態電流的電性特徵。因此，當將包括氧化物半導體的電晶體使用為像素中的切換電晶體時，寫至顯示元件的影像訊號可保持長期間而無需改變像素的電路結構等。因此，在顯示靜態影像等的情形中，可降低寫入頻率。因此，可降低電力消耗。
在本發明之一實施例中，訊號係無線(無接觸)地傳輸及接收的。因此，如上文描述之藉由其將包括氧化物半導體的電晶體使用為像素中的切換電晶體並可將寫入頻率及訊號之傳輸及接收速度降低的技術在本發明之一實施例中係非常有用的。使用該電晶體，可將寫至顯示元件的影像訊號保持長期間。因此，甚至在低寫入頻率的情形中，可抑制像素之顯示的退化(變化)。
在本發明之一實施例中，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。
另外，甚至在將可撓性基材使用為基材的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。因此，當該基材彎曲時，半導體裝置可具有各種結構。
此外，當將包括氧化物半導體的電晶體使用為包括在像素部中切換電晶體時，可將寫至顯示元件的影像訊號保持長期間。因此，甚至在訊號及電力係無線地供應的情形中，可顯示高品質影像。
茲參考該等圖式於下文描述本發明之實施例及範例。須注意本發明並未受限於以下描述。熟悉本發明之人士將輕易地領會本發明的模式及細節可無須脫離本發明之精神及範圍而以不同方式改變。因此，不應將本發明理解為受下列實施例及範例的描述限制。須注意在本發明之參考該等圖式的描述及結構中，將代表相同組件的參考數字共同地使用在不同圖式中。
[實施例1]
在此實施例中，參考圖1及圖2A至2E描述係本揭示發明之一實施例的半導體裝置之範例。在此實施例中，描述半導體裝置係顯示器的範例。
圖1係包括在描述於此實施例中之半導體裝置中的基材301之頂視圖的範例。基材301設有訊號天線305及電力天線306。將訊號天線305及電力天線306使用為接收器天線。此外，將訊號處理部307及電源部308設置成電性連接至該等天線。
描述於此實施例中的該半導體裝置係顯示器，其包括在基材301上的像素部302。像素部302包括複數個像素。另外，為驅動包括在該像素部302中的複數個像素，設置掃描線驅動器電路303及訊號線驅動器電路304。須注意將天線等設置於其上的該側稱為該基材的表面側。
圖2A至2E係包括在描述於此實施例中之半導體裝置中的基材301及基材601之頂視圖及橫剖面圖的範例。
圖2A係基材301之頂視圖的範例。圖2A中的結構與圖1中的結構實質相同。亦即，基材301設有訊號天線305及電力天線306。將訊號天線305及電力天線306使用為接收器天線。此外，將訊號處理部307及電源部308設置成電性連接至該等天線。此外，基材301設有像素部302。雖然圖2A未描繪掃描線驅動器電路及訊號線驅動器電路，描繪於圖2A中的半導體裝置可包括如圖1中的掃描線驅動器電路及訊號線驅動器電路。
圖2B係基材601之頂視圖的範例。基材601設有訊號天線605及電力天線606。將訊號天線605及電力天線606使用為傳輸器天線。此外，將積體電路602設置成電性連接至該等天線。另外，積體電路602所需要的訊號及電力係自外側輸入。積體電路602所需要的訊號及電力可無線地供應。在該情形中，除了訊號天線605及電力天線606外，可能設置其他天線。或者，積體電路602所需要的訊號及電力可經由FPC等自外側輸入。
圖2C描繪圖2A中之基材301的A-A'橫剖面。圖2D描繪圖2B中之基材601的B-B'橫剖面。圖2C係基材301及基材601彼此附接之前的橫剖面圖之範例。圖2D及2E係基材301及基材601彼此附接之後的橫剖面圖之範例。
如圖2C所描繪的，將訊號天線305設置在基材301的A-A'橫剖面中。此外，將基材331設置在基材301之像素部302上方。將基材331使用為設有面對像素電極之相對電極的基材、保護像素部302的基材、或密封像素部302的基材。將訊號天線605設置在基材601的B-B'橫剖面中。
圖2D係基材301及基材601彼此附接之後的橫剖面圖之範例。如圖2D所描繪的，將基材601附接在基材301的背側上。將基材601附接在基材301的背側上，使得訊號天線605等設置於其上的該側與基材301側對應。在附接時，將基材301及基材601設置成使得當從上方觀看時，訊號天線305及訊號天線605彼此重疊。此外，將基材301及基材601設置成使得當從上方觀看時，電力天線306及電力天線606彼此重疊。以此方式，訊號天線305及訊號天線605以基材301設置於其間的方式彼此重疊，以彼此固定。另外，電力天線306及電力天線606以基材301設置於其間的方式彼此重疊，以彼此固定。此外，如圖2E所描繪的，可能將基材301附接在基材601的背側上。
當該接收器天線(訊號天線305及電力天線306)及該傳輸器天線(訊號天線605及電力天線606)以基材301或基材601設置於其間的方式彼此重疊而以此方式彼此固定時，訊號及電力可高效率地接收。當使接收效率變高時，可防止通訊故障僅在特定場強度之情形中發生的現象，亦即，訊號漏失現象。
雖然未描繪於圖2C至2E中，在基材601上方，可將絕緣膜設置在訊號天線605及電力天線606上方。相似地，在基材301上方，可將絕緣膜設置在訊號天線305及電力天線306上方。此等絕緣膜的功能可如同保護膜。另外，此等絕緣膜可具有使該等基材的基材平坦化的功能。在將絕緣膜設置在電力天線606上方的情形中，可將該絕緣膜使用為接合表面。
可使用黏合劑等使基材301及基材601彼此附接。可將使基材301之接合表面及基材601的接合表面彼此穩固地附接之材料使用為該黏合劑的材料。此外，可使用可使該黏合劑層(稱為黏合層)之厚度變小的材料。當該黏合層甚薄時，可使該黏合層的厚度在平面上均勻。
此外，可能將混入絕緣填充劑的材料使用為黏合劑。當將混入絕緣填充劑的材料使用為黏合劑時，可使該黏合層的厚度更均勻。
基材301及基材601彼此附接的區域可係包括將天線設置在基材301及基材601上方之區域的區域。例如，在基材301的情形中，可將如2A所示之斜陰影區域341使用為附接區域。在基材601的情形中，可將如2B所示之斜陰影區域641使用為附接區域。以此方式，基材301及基材601彼此附接之區域的面積可等於或大於該等天線的面積。該等天線具有特定尺寸。因此，該附接部具有特定尺寸。因此，可使該附接部的接合強度變高。
基材301的厚度可在0.1至3.0mm的範圍中。因此，訊號及電力可高效率地接收。另外，可防止通訊故障僅在該傳輸器天線及該接收器天線置於特定距離時發生的現象，亦即，訊號漏失現象。此係因為設置在基材301之表面側及背側上的訊號天線305及訊號天線605之間的距離及設置在基材301之表面側及背側上的電力天線306及電力天線606之間的距離主要係由基材301的厚度決定。在基材301之厚度超過上述範圍的情形中，訊號漏失現象可能發生。然而，基材301的厚度不必受限於上述範圍。基材301可具有超出上述範圍的厚度，只要可傳輸及接收訊號及電力且不會發生訊號漏失現象。
須注意雖然將訊號天線305及訊號處理部307分離地描繪於圖1及圖2A中，可能將訊號天線305包括在訊號處理部307中。此外，雖然將電力天線306及電源部308分離地描繪於圖1及圖2A中，可能將電力天線306包括在電源部308中。另外，天線的形狀未受限於螺旋形狀。可使用棒形、或環形等。
在此實施例中，設置訊號天線305(接收器天線)及訊號天線605(傳輸器天線)組；然而，此實施例並未受限於此。可設置複數組訊號天線305及訊號天線605。在該情形中，可將複數個訊號天線305(接收器天線)設置在基材301的空白空間中。此外，可將部分或全部的複數個訊號天線605(傳輸器天線)設置在設有電力天線606之基材601上方。在將複數個訊號天線605(傳輸器天線)的一部分設置在設有電力天線606之基材601上方的情形中，可將其他訊號天線605(傳輸器天線)設置在不同基材上方。
當以此方式設置複數組訊號天線305(接收器天線)及訊號天線605(傳輸器天線)時，可改善訊號的傳輸及接收速度。根據此實施例，相較於使用FPC的情形，較不可能在連接至外側之部位中引起壞連接問題。因此，可輕易地使用將訊號輸入/輸出部(亦即，訊號天線305(接收器天線)及訊號天線605(傳輸器天線))之數量增加的結構。
在此實施例中，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。
可將描述於此實施例中的半導體裝置使用為各種裝置中的顯示器，諸如液晶電視、個人電腦、行動電話、電子書閱讀器、數位相機、個人數位助理、以及可攜式音訊裝備。
描述於此實施例中的半導體裝置耐震動或耐溫度的改變；因此，可將該半導體裝置使用為多樣化顯示器。例如，可將該半導體裝置使用為設置在交通工具中的顯示器，諸如火車、電車、汽車、船、或飛機。此外，可將該半導體裝置使用為設置在建築物，諸如車站或大樓，之牆或柱上的顯示器。另外，可將該半導體裝置使用為設置在可攜式裝置中的顯示器，諸如行動電話、電子書閱讀器、或個人數位助理。此外，可將該半導體裝置使用為具有防水功能的裝置。
此外，描述於此實施例中的半導體裝置可不僅使用為顯示器，也可使用為電子組件或電子裝置。
另外，電力線的數量甚小。例如，每基材的電力線數量可為二。因為此方式中的電力線數量甚小，在電源部中，設置在基材301上方的配線可直接連接至設置在基材601上方的配線。在該情形中，該等電力線可使用FPC等連接至外部終端。因此，可能不將電力天線306及電力天線606設置在該半導體裝置中。在該情形中，同樣地，訊號線的數量甚大；因此，當訊號係無線地供應時，可解決產生在FPC終端部中的接觸故障問題。此外，甚至在訊號係無線地供應的情形中，該等訊號可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號可高效率地接收。
此實施例可視情況與任何其他實施例及範例組合。
[實施例2]
參考圖3A及3B描述係本揭示發明之一實施例的半導體裝置之範例。在此實施例中，描述基材係可撓性基材的範例。另外，在此實施例中，描述半導體裝置係顯示器的範例。
圖3A及3B係包括在描述於此實施例中之半導體裝置中的基材301及基材601之透視圖及橫剖面圖的範例。
圖3A係基材301及基材601之透視圖的範例。圖3A中的結構與圖1中之結構、圖2A中的結構、以及圖2B中之結構實質相同。亦即，描繪於圖3A中的基材301設有訊號天線305及電力天線306。將訊號天線305及電力天線306使用為接收器天線。此外，將訊號處理部307及電源部308設置成電性連接至該等天線。此外，基材301設有像素部302。雖然圖3A未描繪掃描線驅動器電路及訊號線驅動器電路，描繪於圖3A中的半導體裝置可包括如圖1中的掃描線驅動器電路及訊號線驅動器電路。
描繪於圖3A中的基材601設有訊號天線605及電力天線606。將訊號天線605及電力天線606使用為傳輸器天線。此外，將積體電路602設置成電性連接至該等天線。
圖3B係基材301及基材601彼此附接之後的橫剖面圖之範例。如圖3B所描繪的，將基材601附接在基材301的背側上。將基材601附接在基材301的背側上，使得訊號天線605等設置於其上的該側與基材301側對應。在附接時，將基材301及基材601設置成使得當從上方觀看時，訊號天線305及訊號天線605彼此重疊。此外，將基材301及基材601設置成使得當從上方觀看時，電力天線306及電力天線606彼此重疊。以此方式，接收器天線(訊號天線305及電力天線306)及傳輸器天線(訊號天線605及電力天線606)係以基材301設於其間的方式彼此重疊，以彼此固定。
在此實施例中，將可撓性基材使用為基材301及基材601。可撓性基材係可彎曲的基材(係可撓的)，例如，包括聚碳酸酯、聚芳酯、或聚醚碸樹脂等的塑膠基材。或者，可使用膜(包括聚丙烯、聚酯、乙烯基、聚氟乙烯、或氯乙烯等的膜)、或無機氣相沈積膜等。
在部分情形中該可撓性基材係彎曲的。因此，例如，在將接收器天線設置在該可撓性基材上方並將傳輸器天線設置在不同基材上方的情形中，該接收器天線及該傳輸器天線之間的距離在部分情形中不能保持不變。然而，在此實施例中，將接收器天線(訊號天線305及電力天線306)及傳輸器天線(訊號天線605及電力天線606)固定至基材301。因此，甚至在基材301如圖3B所描繪地彎曲的情形中，接收器天線及傳輸器天線之間的距離可保持不變。因此，甚至在基材301彎曲的情形中，訊號及電力仍可高效率地接收。
以此方式，在此實施例的半導體裝置中，可將基材301彎曲。當基材301彎曲時，半導體裝置可具有各種結構。只要基材具有特定厚度並包括傳輸具有用於訊號及電力之傳輸及接收的頻率之電磁波的材料，可將任何基材使用為基材301。可將絕緣材料使用為傳輸具有用於訊號及電力之傳輸及接收的頻率之電磁波的材料。此外，可將可撓性基材使用為附接至基材301的基材601。當將可撓性基材使用為基材601時，在基材301彎曲的情形中，基材601相似地彎曲。因此，甚至在該基材彎曲的情形中，該等天線之間的距離仍可保持固定。
在此實施例中，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。
另外，甚至在將可撓性基材使用為基材的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。因此，當該基材彎曲時，半導體裝置可具有各種結構。
此實施例可視情況與任何其他實施例及範例組合。
[實施例3]
在此實施例中，參考圖4及圖5描述係本揭示發明之一實施例的半導體裝置之結構及操作的範例。在此實施例中，描述半導體裝置係顯示器的範例。
圖4係描述於此實施例中之半導體裝置的方塊圖之範例。此處，描述包括在半導體裝置中的基材301。
如圖4所描繪的，基材301包括具有訊號天線305的訊號處理部307、具有電力天線306的電源部308、像素部302、以及用於驅動像素部302的掃描線驅動器電路303及訊號線驅動器電路304。
訊號處理部307包括訊號天線305、解調變電路311、時鐘產生器312、訊號處理電路313、記憶體電路314、記憶體電路315、及顯示控制器316等。電源部308包括電力天線306、整流器電路321、電池(或電容器)322、及DC-DC轉換器323等。將訊號天線305及電力天線306使用為接收器天線。
圖5顯示輸入至包括在描述於此實施例中之半導體裝置中的訊號天線305之訊號的波形。將該訊號調變並包括調變波702及未調變波701。當將該調變波編碼以待傳輸時，可改善該調變波的可靠性。可將曼徹斯特編碼、可變形鏡、或NRZ等使用為該編碼法；然而，此實施例並未受限於此。
此外，可將13.56MHz使用為未調變波701的頻率；然而，未調變波701的頻率並末受限於此頻率。當使頻率變高時，資料量可增加。
其次，描述此實施例中之半導體裝置的操作。將輸入至訊號天線305的訊號輸入至解調變電路311及時鐘產生器312。在解調變電路311中，將調變波(圖5所示之調變波702)解調變。解調變電路311包括，例如，具有二極體的整流器電路；然而，此實施例並未受限於此。另外，時鐘產生器312使用未調變波(圖5所示之未調變波701)產生時鐘訊號。該時鐘訊號可能具有未調變波(圖5所示之未調變波701)的頻率或使用除頻器降低的頻率。
將解調變訊號及時鐘訊號輸入至訊號處理電路313並解碼為原始影像訊號。將影像訊號輸入至記憶體電路314、記憶體電路315、以及顯示控制器316。顯示控制器316從該等影像訊號輸出用於掃描線驅動器電路303及訊號線驅動器電路304的時鐘訊號、開始脈衝、及鎖存脈衝等，該掃描線驅動器電路及該訊號線驅動器電路驅動像素部302。另外，訊號處理電路313從該等影像訊號擷取待輸入至像素部302的資料，並將該資料輸入至記憶體電路314及記憶體電路315。設置二記憶體電路，以使得當將傳輸資料儲存在一記憶體中時，從另一記憶體讀取待顯示的資料。當儲存後續資料時，用於儲存資料的記憶體及用於讀取資料之記憶體可能彼此交換。
然後，描述電源部308。電源部308包括電力天線306、整流器電路321、電池(或電容器)322、及DC-DC轉換器323等。通常將具有二極體之解調變電路用於整流器電路321；然而，此實施例並未受限於此。將已整流電壓儲存在電池(或電容器)322中。然後，經由DC-DC轉換器323將電力(也稱為電源供應電壓)供應至訊號處理部307、掃描線驅動器電路303、以及訊號線驅動器電路304。用於電源供應的頻率不必對應於用於訊號供應的頻率。該等頻率可能彼此不同。
諸如解調變電路311、時鐘產生器312、訊號處理電路313、記憶體電路314、記憶體電路315、顯示控制器316、整流器電路321、以及DC-DC轉換器323的各電路可能包括與包括在像素部302之複數個像素各者中的電晶體具有相同結構的電晶體，可能包括與包括在該像素中之電晶體的結構具有不同之結構的電晶體，或可能設有IC晶片。
可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至包括在描述於此實施例中之半導體裝置中的基材301。
在此實施例中，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。
此實施例可視情況與任何其他實施例及範例組合。
[實施例4]
在此實施例中，參考圖6描述係本揭示發明之一實施例的半導體裝置之範例。在此實施例中，描述將一天線使用為訊號天線及電力天線的範例。另外，在此實施例中，描述半導體裝置係顯示器的範例。
圖6係於此實施例中描述之半導體裝置的方塊圖之範例。此處，描述包括在半導體裝置中的基材301。
如圖6所描繪的，基材301包括天線335、訊號處理部307、電源部308、像素部302、以及用於驅動像素部302的掃描線驅動器電路303及訊號線驅動器電路304。
天線335係作為訊號天線及電力天線二者使用。將天線335使用為接收器天線。當以此方式將一天線使用為訊號天線及電力天線時，可節省設置天線的空間。在該情形中，用於電源供應的頻率及用於訊號供應之頻率相同。
結構及操作(除了天線335的結構及操作外)與圖4中的結構及操作相似。
可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至包括在描述於此實施例中之半導體裝置中的基材301。
在此實施例中，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。另外，可節省設置天線的空間。
此實施例可視情況與任何其他實施例及範例組合。
[實施例5]
在此實施例中，參考圖7A及7B以及圖8A至8C描述係本揭示發明之一實施例的半導體裝置之範例。在此實施例中，描述當半導體裝置係顯示器時，包括在半導體裝置中之像素部及驅動該像素部之驅動器電路的範例。具體地說，在此實施例中，參考圖7A及7B以及圖8A至8C描述當半導體裝置係在像素部中將電晶體配置成矩陣之主動型矩陣液晶顯示器時，該像素部及驅動該像素部之驅動器電路的範例。在此實施例中，將液晶元件使用為顯示元件。
圖7A描繪液晶顯示器的結構範例。如圖7A所描繪的，該液晶顯示器包括掃描線驅動器電路303、訊號線驅動器電路304、以及像素部302。像素部302包括配置成矩陣的複數個像素14。圖7B描繪該像素的結構範例。描繪於圖7B中的像素14包括電晶體15、液晶元件16、以及電容器17。將電晶體15的閘極終端電性連接至掃描線驅動器電路303。將電晶體15的第一終端電性連接至訊號線驅動器電路304。將液晶元件16的一終端電性連接至電晶體15的第二終端。將液晶元件16的另一終端電性連接至用於供應共同電位(Vcom)的配線。將電容器17的一終端電性連接至電晶體15之第二終端以及液晶元件16的該一終端。將電容器17的另一終端電性連接至用於供應共同電位(Vcom)的配線。可能將與像素部中的電晶體15相似之設置在包括在半導體裝置中的該基材上方之電晶體用於掃描線驅動器電路303及訊號線驅動器電路304，或可能藉由玻璃覆晶接合(COG)將IC晶片附接在包括在半導體裝置中的該基材上。
在此實施例的液晶顯示器中，電晶體15的開啟/關閉係由掃描線驅動器電路303所控制，且影像訊號係從訊號線驅動器電路304經由電晶體15輸入至液晶元件16。須注意液晶元件16包括保持在該一終端及該另一終端之間的液晶層。將與影像訊號的電位及共同電位(Vcom)間之差對應的電壓施加至該液晶層，並用於控制該液晶層的配向。在此實施例的液晶顯示器中，像素14的顯示係使用該配向控制。須注意提供電容器17，以保持施加至液晶元件16的電壓。
另外，在此實施例的液晶顯示器中，當掃描線驅動器電路303及訊號線驅動器電路304的操作係由顯示控制器316所控制時，可選擇輸入至像素部302的影像訊號。
<電晶體>
電晶體15係其通道形成區域包括氧化物半導體層的電晶體。該氧化物半導體層係高純度並藉由劇烈地移除導致電晶體之電性特徵變異的雜質，諸如氫、濕氣、羥基、或氫化物，並藉由供應在移除雜質的步驟中同時降低之係該氧化物半導體的主成份之氧，而使其在電性上變為i-型(本質)或實質i-型(本質)的氧化物半導體層。須注意包括在氧化物半導體層中的氧化物半導體具有3.0eV或以上的能帶隙。
另外，該高純度氧化物半導體中的載體數量顯著地小(接近零)，且該氧化物半導體的載體密度顯著地低(例如，低於1×1012/cm3，低於1×1011/cm3為佳)。因此，該電晶體的截止狀態電流顯著地低。因此，在該電晶體中，每微米通道寬度(W)在室溫下的截止狀態電流可為1aA/μm(1×10-18A/μm)或以下，或少於100zA/μm(1×10-19A/μm)。須注意通常，在包括非晶矽之電晶體的情形中，截止狀態電流在室溫下為1×10-13A/μm或以上。另外，熱載體退化不會在該電晶體中發生。因此，該電晶體的電性特徵不會不利地為熱載體退化所影響。
因此，影像訊號可在各像素14中保持更長期間。亦即，當顯示靜態影像時，可將影像訊號之重寫間的間距延長。例如，影像訊號之寫入間的間隔可為10秒或更長，30秒或更長為佳，1分鐘或更長且短於10分鐘更佳。當將影像訊號之寫入間的間距延長時，電力消耗可藉由該延長間距降低。
須注意可將電晶體之截止狀態電流的電阻稱為截止狀態電阻率。該截止狀態電阻率係通道形成區域在該電晶體關閉時的電阻率，且截止狀態電阻率可從截止狀態電流計算。
具體地說，若已知截止狀態電流量及汲極電壓的位準，當該電晶體關閉時的電阻(截止電阻R)可使用歐姆定律計算。此外，若已知通道形成區域的剖面A及通道形成區域之長度L(該長度對應於源極電極及汲極電極之間的距離)，截止狀態電阻率ρ可從方程式ρ=RA/L(R係截止電阻)計算。
此處，橫剖面A可從方程式A=dW(d係通道形成區域的厚度且W係通道長度)計算。此外，通道形成區域的長度L係通道長度L。以此方式，截止狀態電阻率可從截止狀態電流計算。
此實施例中之包括氧化物半導體層的電晶體之截止狀態電阻率為1×1011Ω‧cm(100GΩ‧cm)或以上為佳，1×1012Ω‧cm(1TΩ‧cm)或以上更佳。
如上文所述，藉由劇烈地移除包含在氧化物半導體層中的氫，在通道形成區域中包括高純度氧化物半導體層的電晶體中，可顯著地減少截止狀態電流量。換言之，在電路設計中，當該電晶體關閉(非導通)時，可將該氧化物半導體層視為係絕緣器。相反地，當電晶體開啟(導通)時，預期在通道形成區域中包括氧化物半導體之電晶體的電流供應能力高於包括非晶矽之電晶體的電流供應能力。
包括低溫多晶矽的電晶體係在室溫下的截止狀態電流約為包括氧化物半導體之電晶體的截止狀態電流的10000倍之假設下設計。因此，在包括氧化物半導體的電晶體與包括低溫多晶矽之電晶體比較的情形中，當儲存電路彼此相等或彼此實質相等時(約0.1pF)，包括氧化物半導體之電晶體的電壓保持時間可延長約10000倍。因此，靜態影像甚至可藉由較不頻繁的影像訊號寫入顯示。
當像素14的影像訊號保持時間如上述地延長時，可降低將影像訊號供應至該等像素的頻率。在本發明之一實施例中，訊號係無線(無接觸)地傳輸及接收的。因此，如上文描述之藉由其將包括氧化物半導體的電晶體使用為像素中的電晶體並可將寫入頻率及訊號之傳輸及接收速度降低的技術在本發明之一實施例中係非常有用的。當將該電晶體使用為用於控制影像訊號至該像素之輸入的電晶體時，可抑制該像素中的顯示退化(改變)。
另外，當將該電晶體使用為用於控制輸入至像素之影像訊號的開關時，可使設置在像素中之電容器的尺寸變小。因此，可改善該像素的孔徑比，且例如，可用高速輸入將影像訊號至該像素。
須注意在此說明書中，將具有低於1×1011/cm3之載體濃度的半導體稱為本質(i-型)半導體，並將具有高於或等於1×1011/cm3且低於1×1012/cm3之載體濃度的半導體稱為實質本質(實質i-型)半導體。
<液晶元件及電容器>
在將該電晶體使用為控制影像訊號之輸入的電晶體15之情形中，將具有高特定電阻率之物質使用為液晶元件16的液晶材料為佳。此處，參考圖8A至8C描述使用具有高特定電阻率之物質的原因。須注意圖8B係用於描繪影像訊號在包括包含非晶矽的電晶體之像素中的洩漏路徑，以及影像訊號在包括包含氧化物半導體的電晶體之像素中的洩漏路徑之示意圖。
如圖7B所描繪的，該像素包括電晶體15、液晶元件16、以及電容器17。當電晶體15關閉時，描繪於圖7B中的電路與描繪於圖8A中的電路等效。亦即，描繪於圖7B中的該電路等效於將電晶體15假設為電阻器(RTr-Off)，並將液晶元件16假設為包括電阻器(RLC)及電容器(CLC)的電路。當將影像訊號輸入至像素時，將該影像訊號儲存在電容器17(CS)及液晶元件16的電容器(CLC)中(見圖7B及圖8A)。然後，當將電晶體15關閉時，該影像訊號經由電晶體15及液晶元件16洩漏，如圖8B及8C所描繪的。須注意圖8B係描繪當該電晶體係包括非晶矽之電晶體25時，影像訊號之洩漏的示意圖，且圖8C係描繪當該電晶體係包括氧化物半導體之電晶體15時，影像訊號之洩漏的示意圖。包括非晶矽之電晶體25的截止狀態電阻低於液晶元件之電阻。因此，如圖8B所描繪的，該影像訊號主要經由包括非晶矽之電晶體25漏損(亦即，該影像訊號主要經由圖8B中的路徑A及路徑B漏損)。相反地，包括高純度氧化物半導體之電晶體15的截止狀態電阻高於液晶元件之電阻。因此，如圖8C所描繪的，該影像訊號主要經由液晶元件漏損(亦即，該影像訊號主要經由圖8C中的路徑C及路徑D漏損)。
換言之，雖然設置在液晶顯示器之各像素中的電晶體之特徵已習知地係各像素之影像訊號保持特徵中的速率控制點，當將包括高純度氧化物半導體之電晶體15使用為設置在各像素中的電晶體時，將其中的速率控制點移向液晶元件的電阻。因此，將具有高特定電阻率的物質使用為液晶元件16之液晶材料為佳。
具體地說，在其像素設有包括高純度氧化物半導體之電晶體15的液晶顯示元件中，液晶材料的特定電阻率為1×1012Ω‧cm(1TΩ‧cm)或更高為佳，高於1×1013Ω‧cm(10TΩ‧cm)較佳，高於1×1014Ω‧cm(100TΩ‧cm)更佳。此說明書中的該特定電阻係在20℃量測。
在靜態影像保持週期中，可使液晶元件16之另一終端在浮動狀態中而不以共同電位(Vcom)供應。具體地說，可能將開關設置在該終端及用於供應共同電位(Vcom)的電源之間。該開關可能在寫入週期中開啟，使得共同電位(Vcom)可能從電源供應。然後，該開關可能在殘餘的保持週期中關閉，並可能使該終端在浮動狀態中。將包括高純度氧化物半導體層的電晶體用於該開關為佳。當使液晶元件16的另一終端在浮動狀態中時，可抑制由於不規則脈衝等所導致之像素14的顯示退化(改變)。該原因描述如下。當關閉之電晶體15的第一終端之電位由於不規則脈衝而變動時，液晶元件16之該一終端的電位也由於電容耦合而變動。此時，若將共同電位(Vcom)供應至液晶元件16之該一終端，電位的變動直接關聯於施加至液晶元件16之電壓的改變。當液晶元件16的另一終端在浮動狀態中時，該另一終端的電位由於電容耦合而變動。因此，即使當電晶體15之第一終端的電位由於不規律脈衝而變動時，可將施加至液晶元件16之電壓的改變降低。因此，可抑制像素14中的顯示退化(改變)。
電容器17(CS)的電容係考慮各像素中之電晶體的截止狀態電流等而設定。須注意以上描述中的各種數值為估計值。
將反射型液晶元件使用為使用在此實施例中的液晶元件為佳。反射型液晶元件可藉由將反射電極形成為像素電極而得到。因此，可降低背光消耗的電力，使得可降低該半導體裝置的電力消耗。
此外，雖然在此實施例中描述將液晶元件使用為顯示元件的範例，可使用發光元件或電泳元件以取代液晶元件。當使用電泳元件時，可降低電力消耗。另外，當使用電泳元件或發光元件時，可輕易地使用可彎曲的基材。
此實施例中之包括氧化物半導體的電晶體具有遠較包括矽等之電晶體為低的截止狀態電流之電性特徵。因此，當將此實施例中之包括氧化物半導體的電晶體使用為像素部中的電晶體時，寫至顯示元件的影像訊號可保持長期間而無需改變像素的電路結構等。因此，在顯示靜態影像等的情形中，可降低寫入頻率。因此，可降低電力消耗。
使用該電晶體，可將寫至顯示元件的影像訊號保持長期間。因此，甚至在低寫入頻率的情形中，可抑制像素之顯示的退化(變化)。
可將此實施例中之包括像素部等的基材使用為描繪於圖1、圖2A至2E、圖3A及3B、圖4、以及圖6中的基材301。亦即，可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至此實施例中之包括像素部等的該基材。
此實施例可視情況與任何其他實施例及範例組合。
[實施例6]
在此實施例中，參考圖4及圖5描述係本揭示發明之一實施例的半導體裝置之操作的範例。在此實施例中，描述影像訊號的頻率及影像處理之間的關係。
圖5顯示輸入至包括在描述於此實施例中之半導體裝置中的訊號天線305之訊號的波形。將該訊號調變並包括調變波702及未調變波701。
可將13.56MHz使用為未調變波701的頻率。在該情形中，調變波具有少於或等於未調變波之頻率的1/8之頻率為佳。當調變波的頻率為未調變波之頻率的1/8時，調變波的頻率為1.695MHz。當包括在半導體裝置之像素部302中的像素數量為VGA(640×480個點)時，因為VGA的原始點時鐘為25MHz，影像不能不使用任何操作而顯示。
此外，當該顯示器的顏色數為65500時，每個像素需要16個位元。該頻率係在單色之1位元的情形中得到。因此，該頻率在16位元的情形為1/16，使得該頻率為106kHz。該頻率為VGA(25MHz)之點時鐘的1/236。
通常，影像訊號每秒寫入60次(以60fps)。然而，在描述於此實施例中的半導體裝置中，將寫入頻率減少至1/236。因此，影像訊號約每四秒寫入一次(以約0.25fps)。
因此，在將包括非晶矽的電晶體或包括多晶矽之電晶體使用在該像素中的情形中，影像訊號不能保持四秒。因此，相較於VGA，必需藉由減少像素數量或減少顏色數量以減少影像訊號的數量。
相反地，在描述於此實施例中的半導體裝置中，如圖7A及7B以及圖8A至8C所描繪的，將包括高純度氧化物半導體層的電晶體使用為包括在像素中的該電晶體。因此，當如上文所述地使用該高純度氧化物半導體層時，因為包括在像素中之電晶體在室溫的截止狀態電流可為1aA/μm或更低，或低於100zA/μm，可將影像訊號保持更長期間。例如，在顯示具有VGA等的解析度之影像的情形中，當將其截止狀態電流為1aA/μm或更低的電晶體使用為像素中的該電晶體時，可將影像訊號保持2000秒(亦即，30分鐘或更長)。另外，當使用其截止狀態電流低於100zA/μm的電晶體時，可將影像訊號保持20000秒(亦即，330分鐘或更長)。因此，在描述於此實施例中的半導體裝置中，可顯示具有VGA或更高之解析度的影像。
根據此實施例，當訊號及電力係無線地供應而不使用FPC時，可解決在FPC終端部產生的接觸故障問題。此外，甚至在訊號及電力係無線地供應的情形中，該等訊號及電力可高效率地接收。另外，甚至在引發震動或改變溫度的情形中，天線間的距離可保持固定，使得訊號及電力可高效率地接收。另外，可顯示具有VGA等之解析度的影像。
此實施例可視情況與任何其他實施例及範例組合。
[實施例7]
在此實施例中，參考圖9A至9D描述包括在係本揭示發明之一實施例的半導體裝置中之像素部中的電晶體之範例。
圖9A至9D係描繪於圖7A及7B中描繪之電晶體的結構及製造該電晶體之方法的範例之橫剖面圖。描繪於圖9D中的電晶體410具有稱為反交錯式結構的底閘極結構類型。另外，電晶體410具有通道蝕刻結構。此外，電晶體410具有單閘極結構。
然而，該電晶體的結構並未受限於上文。該電晶體可能具有頂閘極結構。另外，該電晶體可能具有通道阻絕結構。此外，該電晶體可能具有多閘極結構。
參考圖9A至9D於下文描述在基材400上方製造電晶體410的步驟。
首先，將閘極電極層411形成在具有絕緣表面的基材400上方(見圖9A)。
雖然可使用為具有絕緣表面之基材400的基材並無特別限制，該基材具有至少高至足以承受稍後實施之熱處理的耐熱性。
可能將作為基膜使用的絕緣膜設置在基材400及閘極電極層411之間。該基膜具有防止雜質元素擴散至基材400的功能，並可形成為具有包括選自氮化矽膜、氧化矽膜、氮化氧化矽膜、或氮氧化矽膜之一或多層膜的單層結構或疊層結構。此處，藉由電漿強化CVD形成100-nm厚的氮化矽膜，並藉由電漿強化CVD將150-nm-厚的氮氧化矽膜(SiON膜)形成在該氮化矽膜上方。
須注意將該基膜形成為包含儘可能少的雜質為佳，諸如氫及水。
將導電層形成在基材400上方，並經由第一光微影處理選擇性地蝕刻，使得可形成閘極電極層411。
可將閘極電極層411形成為具有包括金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧，或將任何此等金屬元素包含為主成份之合金材料的單層結構或疊層結構。此處，藉由濺鍍形成100-nm厚的鎢膜並將其蝕刻為閘極電極層411。
然後，將閘極絕緣層402形成在閘極電極層411上方(見圖9A)。
可藉由電漿強化CVD、或濺鍍等將閘絕緣層402形成為具有包括氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、或氧化鋁層的單層結構或疊層結構。例如，氮氧化矽層可能藉由電漿強化CVD將矽烷(SiH4)、氧、以及氮使用為沈積氣體而形成。或者，可將高-k材料，諸如氧化鉿(HfOx)或氧化鉭(TaOx)，用於該閘極絕緣層。閘極絕緣層402的厚度可為，例如，10至500nm。
此處，藉由使用微波(例如，2.45GHz的頻率)的高密度電漿強化CVD，將作為閘極絕緣層使用之30-nm厚的氮氧化矽膜形成在閘極電極層411上方。因為可形成具有高承受電壓的緻密高品質絕緣層402，使用微波的高密度電漿強化CVD係較佳的。當氧化物半導體層與該高品質閘極絕緣層402彼此緊密接觸時，可降低介面狀態密度且介面特質可係有利的。
須注意將閘極絕緣層402形成為包含儘可能少的雜質為佳，諸如氫及水。
然後，將氧化物半導體膜430形成在閘極絕緣層402上方(參見圖9A)。氧化物半導體膜430可藉由濺鍍形成。氧化物半導體膜430的厚度可為2至200nm。
須注意在藉由濺鍍形成氧化物半導體膜430之前，實施導入氬氣體並產生電漿的反轉濺鍍為佳。可藉由該反轉濺鍍將閘極絕緣層402之表面上的粉末物質(也稱為粒子或灰塵)移除。反轉濺鍍係指未應用電壓至靶材側，而將RF電源使用為應用至基材側的電壓並產生電漿，使得基材表面受修改的方法。須注意可能使用氮、氦、或氧等以取代氬大氣。
可將In-Ga-Zn-O-基質材料、In-Sn-O-基質材料、In-Sn-Zn-O-基質材料、In-Al-Zn-O-基質材料、Sn-Ga-Zn-O-基質材料、Al-Ga-Zn-O-基質材料、Sn-Al-Zn-O-基質材料、In-Zn-O-基質材料、Sn-Zn-O-基質材料、Al-Zn-O-基質材料、In-O-基質材料、Sn-O-基質材料、或Zn-O-基質材料使用為氧化物半導體膜430。此外，該材料可能包含SiO2。
氧化物半導體膜430可藉由濺鍍在稀有氣體(典型係氬)大氣、氧大氣、或包括稀有氣體(典型為氬)及氧之大氣中形成。
此處，使用包含In、Ga、以及Zn(以In2O3:Ga2O3:ZnO=1:1:2的莫耳比率)的In-Ga-Zn-O-基質金屬氧化物靶材，藉由濺鍍形成30-nm厚的氧化物半導體層。須注意濺鍍氣體具有Ar/O2=0/20sccm(氧：100%)的流動率；該基材的溫度為室溫；沈積壓力為0.6帕；且沈積功率為0.5kW。
須注意將氧化物半導體膜430形成為包含儘可能少的雜質為佳，諸如氫及水。
然後，經由第二光微影處理選擇性地蝕刻氧化物半導體膜430，使得島形氧化物半導體層431形成(見圖9B)。氧化物半導體膜430可藉由濕蝕刻蝕刻。然而，此實施例未受限於此。氧化物半導體膜430可能藉由乾蝕刻蝕刻。
然後，在氧化物半導體層431上實施第一熱處理。可藉由第一熱處理將包含在氧化物半導體層431中的過剩水(包括羥基)、或氫等移除。第一熱處理的溫度高於或等於350℃且低於基材的應變點，高於或等於400℃且低於基材的應變點為佳。
當該第一熱處理以350℃或更高的溫度實施時，可將該氧化物半導體層脫水或脫氫，使得可將該氧化物半導體層中的氫濃度降低。當該第一熱處理以450℃或更高的溫度實施時，可更行降低該氧化物半導體層中的氫濃度。當該第一熱處理以550℃或更高的溫度實施時，可更行降低該氧化物半導體層中的氫濃度。
將氮或稀有氣體(例如，氦、氖、或氬)包含為主成份且不包含水、或氫等的惰性氣體使用為在其中實施第一熱處理的大氣為佳。例如，導入熱處理設備中的氣體純度可為6N(99.9999%)或以上，7N(99.99999%)或以上為佳。因此，在該第一熱處理期間，當氧化物半導體層431未曝露於空氣中時，可能防止水或氫進入。
須注意熱處理設備並未受限於電爐，且可能設有藉由來自加熱器，諸如電阻加熱器，之熱傳導或熱幅射加熱待處理物件的裝置。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(射線照射快速熱退火)設備。LRTA設備藉由發射自燈，諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈，之光幅射(電磁波)加熱待處理物件的設備。GRTA設備係使用高溫氣體之使用其實施熱處理的設備。將不與待藉由熱處理處理之物件反應的惰性氣體，氮或稀有氣體(例如，氬)，使用為該氣體。
在此實施例中，使用GRTA設備在氮大氣中以650℃將熱處理實施六分鐘，作為第一熱處理。
此外，該氧化物半導體層的第一熱處理也可在處理為島形氧化物半導體層之前的氧化物半導體膜430上實施。在該情形中，在該第一熱處理之後，實施第二光微影處理。
用於氧化物半導體層的第一熱處理可能在源極電極層及汲極電極層形成在氧化物半導體層方上之後或保護絕緣膜形成在該源極電極層及該汲極電極層上方之後實施。
之後，將導電層形成為覆蓋閘極絕緣層402以及氧化物半導體層431，並經由第三光微影處理蝕刻，使得源極電極層415a及汲極電極層415b形成(見圖9C)。
可將選自鋁、鉻、銅、鉭、鈦、鉬、或鎢的元素；或將該元素包含為成份的合金等使用為該導電層的材料。可能使用包括鋁及選自鈦、鉭、鎢、鉬、鉻、釹、以及鈧之一或多種元素的材料。可能使用選自錳、鎂、鋯、鈹、或釔的材料。或者，可能使用包括鋁及選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之一或多種元素的材料。
或者，該導電層可能使用氧化物導電膜形成。可將氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫的合金(In2O3-SnO2，在部分情形中將其縮寫為ITO)、氧化銦及氧化鋅的合金(In2O3-ZnO)、或包括矽或氧化矽之任何此等氧化物導電材料使用為該氧化物導電膜。
在該情形中，將其導電性高於或其電阻率低於用於氧化物半導體層431之材料的材料使用為該氧化物半導體膜的材料為佳。該氧化物半導體膜的導電性可藉由增加載體濃度而增加。另外，該氧化物半導體膜中的載體濃度可藉由增加氫濃度或增加缺氧而增加。
源極電極層415a及汲極電極層415b可能具有單層結構或包括二或多層的疊層結構。
在此實施例中，將100-nm厚的第一鈦層、200-nm厚的鋁層、以及100-nm厚的第二鈦層循序地形成在氧化物半導體層431上方。然後，蝕刻包括該第一鈦層、該鋁層、以及該第二鈦層的堆疊膜，使得源極電極層415a及汲極電極層415b形成(見圖9C)。
在熱處理係於導電層形成之後實施的情形中，使用具有高至足以承受該熱處理之耐熱性的導電層。
須注意視情況調整各材料及蝕刻條件，使得當導電膜受蝕刻時，不將氧化物半導體層431移除。
須注意經由該第三光微影處理，僅有一部分的氧化物半導體層431受蝕刻，使得在部分情形中形成具有溝槽(凹陷)的氧化物半導體層。
為降低使用在該等光微影處理中的光罩數量及處理數量，蝕刻處理可能使用多色調遮罩實施，該多色調遮罩係將光透射過其以具有複數種強度的曝光遮罩。使用多色調遮罩形成的光阻遮罩具有複數個厚度，並可藉由實施灰化改變形狀；因此，可將該光阻遮罩使用在用於將膜處理為不同型樣的複數個蝕刻處理中。因此，對應於至少二種或更多種不同型樣的光阻遮罩可藉由一多色調遮罩形成。因此，可降低曝光遮罩之數量以及對應的光微影處理之數量，使得該處理可簡化。
其次，使用諸如一氧化二氮(N2O)、氮(N2)、或氬(Ar)之氣體實施電漿處理。使用此電漿處理，將附於氧化物半導體層之曝露表面的吸收水等移除。或者，電漿處理可能使用氧及氬的混合氣體實施。
在該電漿處理之後，作為保護絕緣膜使用並與氧化物半導體層之一部分接觸的氧化物絕緣層416可無須曝露於空氣中而形成(見圖9D)。
氧化物絕緣層416可藉由雜質，諸如水或氫，未藉由其混合的方法形成，諸如濺鍍。氧化物絕緣層416的厚度可係至少1nm或以上。當將氫包含在氧化物絕緣層416中時，氫進入氧化物半導體層431，使得氧化物半導體層431的背通道具有較低電阻(具有n-型導電性)並可能形成寄生通道。因此，重點係採用不使用氫的沈積方法，以便絕緣層416包含儘可能少之氫。
沈積時的基材溫度係在從室溫至300℃的範圍中。另外，沈積大氣可係稀有氣體(典型為氬)大氣、氧大氣、或包括稀有氣體(典型為氬)及氧的大氣。
在此實施例中，在氧化物絕緣層416形成之前，以200℃的溫度加熱該基材，並將300-nm厚的氧化矽膜形成為氧化物絕緣層416，以覆蓋源極電極層415a及汲極電極層415b。該氧化矽膜係使用矽靶材藉由將氧使用為濺鍍氣體之濺鍍形成。
然後，第二熱處理在惰性氣體大氣或氧氣體大氣中實施(以200至400℃實施為佳，例如，250至350℃)。例如，該第二熱處理在氮大氣中以250℃實施一小時。經由該第二熱處理，氧化物半導體層(通道形成區域)的一部分在與氧化物絕緣層416接觸的同時加熱。藉由第二熱處理，可將氧供應至部分的氧化物半導體層(通道形成區域)。因此，與閘極電極層411重疊的通道形成區域413可係本質的。以自對準方式形成與源極電極層415a重疊的源極區域414a及與汲極電極層415b重疊的汲極區域414b。經由該等步驟，形成電晶體410。
可能將保護絕緣層形成在氧化物絕緣層416上方。例如，可藉由RF濺鍍形成氮化矽膜。因為RF濺鍍具有高生產性，將其使用為該保護絕緣層的沈積方法為佳。保護絕緣層使用不包含雜質，諸如濕氣、氫離子、及OH-，並阻擋此種雜質從外側進入的無機絕緣膜形成為佳。在此實施例中，使用氮化矽膜將保護絕緣層403形成為該保護絕緣層(參見圖9D)。
另外，熱處理可能在空氣大氣中以100至200℃實施1至30小時。此處，該熱處理以150℃實施10小時。此熱處理可能以固定加熱溫度實施。或者，可能將加熱溫度中的下列改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃的特定溫度，然後降低至室溫。另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。當該熱處理在降壓下實施時，可將加熱時間縮短。經由此熱處理，將氫從氧化物半導體層431導入至氧化物絕緣層416。亦即，可更行將氫從氧化物半導體層移除。
在電晶體410上以85℃及2×106V/cm將偏壓溫度測試(BT測試)實施12小時。結果，該電晶體的電性特徵幾乎不改變且能得到具有穩定電性特徵的電晶體。
此實施例中之包括氧化物半導體的電晶體具有遠較包括矽等之電晶體為低的截止狀態電流之電性特徵。因此，當將此實施例中之包括氧化物半導體的電晶體使用為像素部中的電晶體時，寫至顯示元件的影像訊號可保持長期間而無需改變像素的電路結構等。因此，在顯示靜態影像等的情形中，可降低寫入頻率。因此，可降低電力消耗。
使用該電晶體，可將寫至顯示元件的影像訊號保持長期間。因此，甚至在低寫入頻率的情形中，可抑制像素之顯示的退化(變化)。
可將此實施例中之包括該電晶體的基材使用為描繪於圖1、圖2A至2E、圖3A及3B、圖4、以及圖6中的基材301。亦即，可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至此實施例中之包括該電晶體的該基材。
此實施例可視情況與任何其他實施例及範例組合。
[範例1]
在此範例中，參考圖11、圖12A及圖12B、以及圖13A及13B描述包括在係本揭示發明之一實施例的半導體裝置中之像素部中的電晶體之評估。在此範例中，於下文描述截止狀態電流在測試元件族(也稱為TEG)中的量測值。
圖11描繪具有L/W=3μm/10000μm之電晶體的初始特徵，其中將每者具有L/W=3μm/50μm的200個電晶體並聯連接。該電晶體在通道形成區域中包括高純度氧化物半導體層。此外，該電晶體的頂視圖描繪於圖12A中並將其之部分放大頂視圖描繪於圖12B中。由圖12B中之點虛線所圍繞的區域係具有L/W=3μm/50μm及Lov=1.5μm之一級的電晶體。此處須注意，Lov代表源極電極層或汲極電極層在通道長度方向上與氧化物半導體層重疊之區域的長度。為量測該電晶體的初始特徵，當源極-閘極電壓(在下文中稱為閘極電壓或Vg)改變時，在源極-汲極電流(在下文中稱為汲極電流或Id)之特徵中的改變，亦即，Vg-Id特徵係在該基材溫度為室溫、源極-汲極電壓(在下文中稱為汲極電壓或Vd)為1V或10V，且Vg從-20改變至+20V的條件下量測。須注意圖11描繪在從-20V至+5V之範圍中的Vg。
如圖11所描繪，具有10000μm之通道寬度W的電晶體在1V及10V之Vd具有1×10-13A或以下的截止狀態電流，其少於或等於量測裝置(半導體參數分析儀，由安捷倫科技製造的Agilent 4156C)的偵測限制。亦即，證實該電晶體之每微米通道寬度的截止狀態電流為10aA/μm或以下。須注意在通道長度為3μm或以上的情形中，該電晶體在每微米通道寬度上估算的截止狀態電流為10aA/μm或以下。
另外，相似地形成通道寬度W為1000000μm(1m)的電晶體並實施量測。結果，證實截止狀態電流為1×10-12A或以下，其接近該量測裝置的偵測極限。亦即，證實該電晶體之每微米通道寬度的截止狀態電流為1aA/μm或以下。
描述製造用於該量測之電晶體的方法。
首先，藉由CVD將氮化矽層形成在玻璃基材上方並將氮氧化矽層形成在該氮化矽層上方，作為基層。在該氮氧化矽層上方，藉由濺鍍將鎢層形成為閘極電極層。此處，選擇性地蝕刻該鎢層，使得閘極電極層形成。
其次，在該閘極電極層上方，藉由CVD將100-nm厚的氮氧化矽層形成為閘極絕緣層。
然後，使用包含In、Ga、以及Zn(以In2O3:Ga2O3:ZnO=1:1:2的莫耳比率)的In-Ga-Zn-O-基質金屬氧化物靶材，藉由濺鍍將50-nm厚的氧化物半導體層形成在該閘極絕緣層上方。之後，藉由選擇性地蝕刻該氧化物半導體層形成島形氧化物半導體層。
然後，第一熱處理在潔淨烤箱中以450℃在氮大氣中於該氧化物半導體層上實施一小時。
然後，藉由濺鍍將150-nm厚的鈦層形成在該氧化物半導體層上方，作為源極電極層及汲極電極層。此處，選擇性地蝕刻該源極電極層及該汲極電極層，並將具有3μm的通道長度L及50μm之通道寬度W的200個電晶體並聯連接，使得得到具有L/W=3μm/10000μm的電晶體。
然後，藉由反應濺鍍將300-nm厚的氧化矽層形成為與該氧化物半導體層接觸，作為保護絕緣層。此處，選擇性地蝕刻係保護層的該氧化矽，使得開口形成在閘極電極層、源極電極層、以及汲極電極層上方。之後，第二熱處理在氮大氣中以250℃實施一小時。
然後，在Vg-Id特徵量測之前，該熱處理以150℃實施10小時。
經由上述步驟，製造底閘極電晶體。
該電晶體的截止狀態電流約為如圖11所描繪之1×10-13A的原因係可在製造步驟中將該氧化物半導體層中的氫濃度充分地降低。
藉由載體量測裝置量測之氧化物半導體層的載體濃度低於1×1012/cm3，低於1×1011/cm3為佳。亦即，氧化物半導體層中的載體濃度可極端接近零。
另外，該電晶體的通道長度L可為10至1000nm。因此，電路可用較高速度操作。此外，因為截止狀態電流量極小，可降低電力消耗。
在電路設計中，當該電晶體關閉時，可將該氧化物半導體層視為係絕緣器。
之後，評估在此範例中製造的電晶體之截止狀態電流的溫度特徵。溫度特徵在考慮將該電晶體使用於其中之終端產品的環境阻力、或效能維護等時係重要的。待理解較小的改變量係較佳的，其增加產品設計的自由度。
針對該等溫度特徵，Vg-Id特徵係在將設有電晶體的基材保持在-30℃、0℃、25℃、40℃、60℃、80℃、100℃、及120℃的恆溫、汲極電壓為6V、並將閘極電壓從-20V改變至+20V之條件下使用恆溫室得到。
圖13A描繪在該等溫度量測且相互重疊的Vg-Id特徵，且圖13B描繪由圖13A中的虛線所圍繞之截止狀態電流範圍的放大圖。由該圖中之箭號所指示的最右側曲線係在-30℃得到的曲線；最左側的曲線係在120℃得到的曲線；且在其他溫度得到的曲線位於彼等之間。開啟狀態電流的溫度相依性可幾乎不被觀察到。另一方面，如也在圖13B之放大圖中所清楚地描繪的，除了閘極電壓約為-20V的情形外，截止狀態電流在所有的溫度均為1×10-12A或以下，其接近該量測裝置的偵測極限，且未觀察到其溫度相依性。換言之，即使在120℃的高溫，截止狀態電流仍保持在1×10-12A或以下，且設若通道寬度W為10000μm，可看出截止狀態電流顯著地低。亦即，證實該電晶體之每微米通道寬度的截止狀態電流為100aA/μm或以下。須注意在通道長度為3μm或以上的情形中，該電晶體在每微米通道寬度上估算的截止狀態電流為100aA/μm或以下。
如上文所述，包括高純度氧化物半導體的電晶體幾乎不顯示截止狀態電流對溫度的相依性。可說當將氧化物半導體高度純化時不顯示溫度相依性，因為導電性變為極接近本質型且費米等級位於禁帶中間。此也由該氧化物半導體具有大能量間隙且包括非常少的熱激發載體所導致。
該等結果顯示其在室溫的載體密度低於1×1012/cm3，低於1×1011/cm3為佳之電晶體的截止狀態電流為1aA/μm或以下。此外，當將該電晶體使用為包括在半導體裝置中的電晶體時，半導體裝置的電力消耗可降低並可抑制顯示退化(顯示品質的降低)。另外，可能提供抑制由於外部因子，諸如溫度，所導致之顯示退化(改變)的半導體裝置。
因此，當將包括高純度氧化物半導體的電晶體如上文所述地使用為像素部中的電晶體時，可將寫至顯示元件的影像訊號保持長期間而無需改變像素的電路結構等。因此，在顯示靜態影像等的情形中，可降低寫入頻率。因此，可降低電力消耗。
當高純度電晶體如上文所述地使用時，可將寫至該顯示元件的影像訊號保持長期間。因此，甚至在低寫入頻率的情形中，可抑制像素之顯示的退化(變化)。
如上文所述，可將包括高純度電晶體的基材使用為描繪於圖1、圖2A至2E、圖3A及3B、圖4、以及圖6中的基材301。亦即，如上文所述，可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至包括該高純度電晶體的該基材。
[範例2]
在此範例中，參考圖14、圖15、以及圖16描述包括在係本揭示發明之一實施例的半導體裝置中之像素部中的電晶體之評估。在此範例中，精確地得到包括高純度氧化物半導體之電晶體的截止狀態電流，並顯示其結果。
首先，參考圖14描述使用在量測電流之方法中的測試元件族。在圖14的測試元件族中，將三個量測系統800並聯連接。量測系統800包括電容器802、電晶體804、電晶體805、電晶體806、以及電晶體808。電晶體804、電晶體805、以及電晶體806係依據描繪於圖9A至9D的製造方法形成，並具有與圖9D之結構相似的結構。
在量測系統800中，將電晶體804之源極終端及汲極終端的一者、電容器802的一終端、以及電晶體805之源極終端及汲極終端的一者連接至電源(用於供應V2的電源)。將電晶體804之源極終端及汲極終端的另一者、電晶體808之源極終端及汲極終端的一者、電容器802的另一終端、以及電晶體805之閘極終端彼此連接。將電晶體808之源極終端及汲極終端的另一者、電晶體806之源極終端及汲極終端的一者、以及電晶體806之閘極終端連接至電源(用於供應V1的電源)。將電晶體805之源極終端及汲極終端的另一者及電晶體806之源極終端及汲極終端的另一者彼此連接，並作為輸出終端Vout使用。
將用於控制電晶體804之開啟/關閉的電位Vext_b2供應至電晶體804的閘極終端。將用於控制電晶體808之開啟/關閉的電位Vext_b1供應至電晶體808的閘極終端。另外，從該輸出終端輸出電位Vout。
其次，描述使用該量測系統量測截止狀態電流的方法。
首先，描述於其中產生電位差以量測該截止狀態電流的初始週期。在該初始週期中，將用於開啟電晶體808的電位Vext_b1輸入至電晶體808之閘極終端，並將電位V1供應至與電晶體804之源極終端及汲極終端的另一者連接的節點A(亦即，連接至電晶體808之源極終端及汲極終端的該一者、電容器802之另一終端、以及電晶體805之閘極終端的節點)。此處，例如，電位V1係高電位。另外，電晶體804係關閉的。
之後，將用於關閉電晶體808的電位Vext_b1輸入至電晶體808之閘極終端，使得電晶體808關閉。在電晶體808關閉之後，將電位V1設定為低電位。電晶體804保持關閉。另外，將電位V2設為低電位。因此，該初始週期結束。
其次，描述截止狀態電流的量測週期。在該量測週期中，將電晶體804的源極終端及汲極終端之該一者的電位(亦即，V2)及電晶體808的源極終端及汲極終端之另一者的電位(亦即，V1)固定至低電位。另一方面，節點A的電位在該量測週期中不係固定的(節點A在浮動狀態中)。因此，電荷流經電晶體804，且儲存在節點A的電荷量隨時間經過而改變。節點A的電位依據儲存在節點A中之電荷量的改變而改變。亦即，也將輸出終端的輸出電位Vout改變。該截止狀態電流可從如此得到的輸出電位Vout計算。
電晶體804、電晶體805、電晶體806、以及電晶體808各者係包括高純度氧化物半導體之具有10μm的通道長度L及50μm之通道寬度W的電晶體。在並聯連接的三個量測系統800中，在第一量測系統中的電容器802之電容值為100fF；在第二量測系統中的電容器802之電容值為1pF；且在第三量測系統中的電容器802之電容值為3pF。
須注意在截止狀態電流的量測中，VDD為5V且VSS為0V。在量測週期中，電位V1基本上為為VSS且僅在每10至300秒中的100msec週期中為VDD，並量測Vout。另外，用於計算流經元件之電流I的時間約為30000秒。
圖15顯示電流量測中的經過時間T及輸出電位Vout之間的關係。圖15顯示電位隨時間經過的變化。
圖16顯示在該電流量測中計算的截止狀態電流。須注意圖16顯示源極-汲極電壓V及截止狀態電流I之間的關係。圖16顯示在源極-汲極電壓為4V的條件下，截止狀態電流約為40 zA/μm。此外，在源極-汲極電壓為3.1V的條件下，截止狀態電流少於或等於10zA/μm。須注意1zA代表10-21A。
根據此範例，證實在包括高純度氧化物半導體的電晶體中，截止狀態電流可足夠低。
當將包括高純度氧化物半導體的電晶體如上文所述地使用為像素部中的電晶體時，可將寫至顯示元件的影像訊號保持長期間而無需改變像素的電路結構等。因此，在顯示靜態影像等的情形中，可降低寫入頻率。因此，可降低電力消耗。
當高純度電晶體如上文所述地使用時，可將寫至該顯示元件的影像訊號保持長期間。因此，甚至在低寫入頻率的情形中，可抑制像素之顯示的退化(變化)。
如上文所述，可將包括高純度電晶體的基材使用為描繪於圖1、圖2A至2E、圖3A及3B、圖4、以及圖6中的基材301。亦即，如上文所述，可將描繪於圖2A至2E以及圖3A及3B中的基材601附接至包括該高純度電晶體的該基材。
本申請案基於2010年1月29日向日本特許廳申請的日本專利申請案編號第2010-019602號，該專利之教示全文以提及之方式併入本文中。
14．．．像素
15、25、410、804、805、806、808．．．電晶體
16．．．液晶元件
17、802、CLC、CS．．．電容器
301、331、400、601、901．．．基材
302、902．．．像素部
303、903．．．掃描線驅動器電路
304、904．．．訊號線驅動器電路
305、605．．．訊號天線
306、606．．．電力天線
307．．．訊號處理部
308．．．電源部
311．．．解調變電路
312．．．時鐘產生器
313．．．訊號處理電路
314、315．．．記憶體電路
316．．．顯示控制器
321．．．整流器電路
322．．．電池
323．．．DC-DC轉換器
335．．．天線
341、641．．．斜陰影區域
402．．．閘極絕緣層
403．．．保護絕緣層
411．．．閘極電極層
413．．．通道形成區域
414a．．．源極區域
414b．．．汲極區域
415a．．．源極電極層
415b．．．汲極電極層
416．．．氧化物絕緣層
430．．．氧化物半導體膜
431．．．氧化物半導體層
602．．．積體電路
701．．．未調變波
702．．．調變波
800．．．量測系統
905．．．可撓性印刷電路
A．．．節點
A、B、C、D．．．路徑
I．．．截止狀態電流
Id．．．汲極電流
L．．．通道長度
RLC、RTr-Off．．．電阻器
V．．．源極-汲極電壓
V1、V2、Vext_b1、Vext_b2．．．電位
Vcom．．．共同電位
Vd．．．汲極電壓
Vg．．．閘極電壓
Vout．．．輸出終端
W．．．通道寬度
在該等隨附圖式中：
圖1係半導體裝置之頂視圖的範例；
圖2A及2B係半導體裝置之頂視圖的範例，且圖2C至2E係該半導體裝置之剖面圖的範例；
圖3A係該半導體裝置之透視圖的範例，且圖3B係該半導體裝置之橫剖面圖的範例；
圖4係半導體裝置之方塊圖的範例；
圖5係輸入至該半導體裝置的訊號之波形的範例；
圖6係半導體裝置之方塊圖的範例；
圖7A至7B係包括在該半導體裝置中的像素部之結構的範例；
圖8A至8C係描繪影像訊號在包括在該半導體裝置中之像素部中的洩漏路徑之示意圖；
圖9A至9D係包括在該半導體裝置中的電晶體之結構以及其製造方法的範例；
圖10係半導體裝置之頂視圖的範例；
圖11描繪包括在半導體裝置中之電晶體的測試元件族之Vg-Id特徵的範例；
圖12A及12B係包括在該半導體裝置中之電晶體的測試元件族之頂視圖的範例；
圖13A及13B係包括在該半導體裝置中之電晶體的測試元件族之Vg-Id特徵的範例；
圖14係描繪用於估算包括在該半導體裝置中的電晶體之特徵的電路之圖的範例；
圖15描繪包括在該半導體裝置中的電晶體之特徵的範例；以及
圖16描繪包括在該半導體裝置中的電晶體之特徵的範例。
301．．．基材
305．．．訊號天線
601．．．基材
605．．．訊號天線
331．．．基材

Claims (10)

  1. 一種半導體裝置，包含：第一基材；第二基材；第三基材；第一訊號天線及第一電力天線，設置在該第一基材的表面側上方；包括複數個像素的像素部，在該第一基材的該表面側上方；以及第二訊號天線、第二電力天線及積體電路，設置在該第二基材上方，其中將該第二基材附接至該第一基材的背側，其中該第一訊號天線係配置以接收待輸入至該像素部之影像訊號，且該第二訊號天線係配置以傳輸該影像訊號，其中該第一訊號天線及該第二訊號天線以該第一基材設於其間的方式彼此重疊，其中該第三基材與該像素部重疊，且不與該第二基材重疊，以及其中該第二基材具有不與該第一基材重疊的區域。
  2. 一種半導體裝置，包含：第一基材；第二基材；第三基材； 第一訊號天線及第一電力天線，設置在該第一基材的表面側上方；包括複數個像素的像素部，在該第一基材的該表面側上方；以及第二訊號天線、第二電力天線及積體電路，設置在該第二基材上方，其中使用黏合劑將該第二基材附接至該第一基材的背側，其中該第一訊號天線係配置以接收待輸入至該像素部之影像訊號，且該第二訊號天線係配置以傳輸該影像訊號，其中該第一訊號天線及該第二訊號天線以該第一基材設於其間的方式彼此重疊，其中該第三基材與該像素部重疊，且不與該第二基材重疊，以及其中該第二基材具有不與該第一基材重疊的區域。
  3. 一種半導體裝置，包含：第一基材；第二基材；第三基材；第一訊號天線及第一電力天線，設置在該第一基材的表面側上方；包括複數個像素的像素部，在該第一基材的該表面側上方；以及 第二訊號天線、第二電力天線及積體電路，設置在該第二基材上方，其中使用黏合劑將該第二基材附接至該第一基材的背側，其中將絕緣填充劑混合入該黏合劑，其中該第一訊號天線係配置以接收待輸入至該像素部之影像訊號，且該第二訊號天線係配置以傳輸該影像訊號，其中該第一訊號天線及該第二訊號天線以該第一基材設於其間的方式彼此重疊，其中該第三基材與該像素部重疊，且不與該第二基材重疊，以及其中該第二基材具有不與該第一基材重疊的區域。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，該第一訊號天線及該第二訊號天線各者係作為電力天線使用。
  5. 如申請專利範圍第1至3項中任一項的半導體裝置，其中該第一電力天線及該第二電力天線以該第一基材設於其間的方式彼此重疊。
  6. 如申請專利範圍第1至3項中任一項的半導體裝置，其中該第一基材及該第二基材各者係可撓基材。
  7. 如申請專利範圍第1至3項中任一項的半導體裝置，另外包含在該第一基材上方之包括複數個像素的像素 部，其中該等複數個像素各者包括電晶體及顯示元件。
  8. 如申請專利範圍第7項的半導體裝置，其中該電晶體的通道形成區域包括氧化物半導體層。
  9. 如申請專利範圍第1至3項中任一項的半導體裝置，另外包含在該第一基材上方之掃描線驅動器電路、訊號線驅動器電路、以及包括複數個像素的像素部，其中該等複數個像素各者包括其開啟/關閉係由該掃描線驅動器電路控制的電晶體，並包括經由該電晶體將來自該訊號線驅動器電路之該影像訊號輸入至其的顯示元件。
  10. 如申請專利範圍第9項的半導體裝置，其中該電晶體的通道形成區域包括氧化物半導體層。
TW100102857A 2010-01-29 2011-01-26 半導體裝置及包括該半導體裝置之電子裝置 TWI596830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019602 2010-01-29

Publications (2)

Publication Number Publication Date
TW201203690A TW201203690A (en) 2012-01-16
TWI596830B true TWI596830B (zh) 2017-08-21

Family

ID=44319143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102857A TWI596830B (zh) 2010-01-29 2011-01-26 半導體裝置及包括該半導體裝置之電子裝置

Country Status (6)

Country Link
US (3) US9887450B2 (zh)
JP (3) JP2011175250A (zh)
KR (1) KR20120112803A (zh)
CN (1) CN102714001B (zh)
TW (1) TWI596830B (zh)
WO (1) WO2011093151A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122514A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Power supply device and driving method thereof
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
KR101986169B1 (ko) * 2012-01-10 2019-09-30 엘지전자 주식회사 이동 단말기
KR102679509B1 (ko) 2012-09-13 2024-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR20220145922A (ko) * 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105449343B (zh) 2013-05-02 2019-05-14 友达光电股份有限公司 显示模块、电子装置及应用于显示模块的方法
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP6560610B2 (ja) * 2015-12-18 2019-08-14 株式会社ジャパンディスプレイ 表示装置
US9793334B2 (en) * 2015-12-31 2017-10-17 Lg Display Co., Ltd. Electronic device with flexible display panel including polarization layer with undercut portion and micro-coating layer
CN106970680A (zh) * 2016-01-14 2017-07-21 苏州璨宇光学有限公司 显示模组
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
WO2018173113A1 (ja) 2017-03-21 2018-09-27 凸版印刷株式会社 表示装置及び表示装置基板
JP6885134B2 (ja) * 2017-03-24 2021-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
US10826193B2 (en) 2017-07-28 2020-11-03 Samsung Electro-Mechanics Co., Ltd. Antenna module including a flexible substrate
CN107479228B (zh) * 2017-09-11 2020-08-25 京东方科技集团股份有限公司 显示模组及显示模组的制备方法
DE102019123893A1 (de) * 2019-09-05 2021-03-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anzeigemodul, bildschirm und verfahren zum betreiben eines anzeigemoduls
KR20210056094A (ko) * 2019-11-08 2021-05-18 엘지디스플레이 주식회사 디스플레이 장치
KR20210083471A (ko) * 2019-12-26 2021-07-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140398A (ja) * 2007-12-11 2008-06-19 Hitachi Chem Co Ltd Ｉｃカード
TW200924154A (en) * 2007-07-27 2009-06-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20090273418A1 (en) * 2008-04-30 2009-11-05 Sony Corporation Communication system and antenna apparatus

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2972896B2 (ja) 1990-09-21 1999-11-08 株式会社リコー 可逆性感熱記録材料
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07146481A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd 液晶表示基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
FR2811108B1 (fr) * 2000-06-29 2002-09-27 A S K Dispositif peripherique d'affichage sans contact pour objet portable sans contact
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003167264A (ja) * 2001-12-03 2003-06-13 Sharp Corp 液晶表示装置
JP2003216111A (ja) * 2002-01-28 2003-07-30 Sharp Corp 表示装置および表示システム
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004163685A (ja) 2002-11-13 2004-06-10 Sharp Corp 表示装置用モジュール及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4129793B2 (ja) * 2003-03-12 2008-08-06 ソニー株式会社 通信装置
JP2004328605A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 非接触ｉｃカードリーダライタ装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005102101A (ja) * 2003-09-01 2005-04-14 Matsushita Electric Ind Co Ltd ゲートアンテナ装置
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP5008823B2 (ja) * 2004-03-19 2012-08-22 シャープ株式会社 表示装置
US8049669B2 (en) * 2004-03-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising circuit between first and second conducting wires
US7439862B2 (en) * 2004-05-18 2008-10-21 Assa Abloy Ab Antenna array for an RFID reader compatible with transponders operating at different carrier frequencies
US7180403B2 (en) 2004-05-18 2007-02-20 Assa Abloy Identification Technology Group Ab RFID reader utilizing an analog to digital converter for data acquisition and power monitoring functions
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006018132A (ja) 2004-07-05 2006-01-19 Hitachi Displays Ltd 表示装置および情報端末装置
JP4096315B2 (ja) 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006078993A (ja) * 2004-09-13 2006-03-23 Sharp Corp 表示装置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7659892B2 (en) * 2005-03-17 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and portable terminal
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7321290B2 (en) * 2005-10-02 2008-01-22 Visible Assets, Inc. Radio tag and system
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4677917B2 (ja) 2006-02-09 2011-04-27 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008083679A (ja) 2006-08-31 2008-04-10 Seiko Epson Corp 表示装置および電子機器
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5178181B2 (ja) 2006-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008197714A (ja) 2007-02-08 2008-08-28 Dainippon Printing Co Ltd 非接触データキャリア装置及び非接触データキャリア用補助アンテナ
US7683838B2 (en) * 2007-02-09 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008233727A (ja) 2007-03-23 2008-10-02 Epson Imaging Devices Corp 液晶表示パネル
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US7960916B2 (en) 2007-05-16 2011-06-14 Advanced Lcd Technologies Development Center Co., Ltd. Display device and electronic device using thin-film transistors formed on semiconductor thin films which are crystallized on insulating substrates
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP2009146088A (ja) * 2007-12-13 2009-07-02 Hitachi Displays Ltd 静電結合型信号送受信回路
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009169327A (ja) 2008-01-21 2009-07-30 Hitachi Displays Ltd 電力伝送回路
EP2248066B1 (en) * 2008-02-29 2013-07-31 Nokia Corporation Interrogation of rfid communication units
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100321325A1 (en) * 2009-06-17 2010-12-23 Springer Gregory A Touch and display panel antennas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924154A (en) * 2007-07-27 2009-06-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP2008140398A (ja) * 2007-12-11 2008-06-19 Hitachi Chem Co Ltd Ｉｃカード
US20090273418A1 (en) * 2008-04-30 2009-11-05 Sony Corporation Communication system and antenna apparatus

Also Published As

Publication number Publication date
TW201203690A (en) 2012-01-16
US10862193B2 (en) 2020-12-08
WO2011093151A1 (en) 2011-08-04
US20180183133A1 (en) 2018-06-28
US10468748B2 (en) 2019-11-05
JP2012238030A (ja) 2012-12-06
JP2011175250A (ja) 2011-09-08
CN102714001A (zh) 2012-10-03
CN102714001B (zh) 2015-11-25
JP5917748B2 (ja) 2016-05-18
US20110187688A1 (en) 2011-08-04
US20200067175A1 (en) 2020-02-27
US9887450B2 (en) 2018-02-06
JP5228131B2 (ja) 2013-07-03
JP2015146046A (ja) 2015-08-13
KR20120112803A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI596830B (zh) 半導體裝置及包括該半導體裝置之電子裝置
JP6510707B2 (ja) 半導体装置の作製方法
JP7362804B2 (ja) 発光装置
JP6546220B2 (ja) 半導体装置
KR101818265B1 (ko) 반도체 장치
JP6595685B2 (ja) トランジスタ
JP2019080083A (ja) 半導体装置の作製方法
JP2021051317A (ja) 表示装置
TWI591824B (zh) 半導體裝置
KR20120106936A (ko) 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees