CN102714001A - 半导体装置与包含半导体装置的电子装置 - Google Patents

半导体装置与包含半导体装置的电子装置 Download PDF

Info

Publication number
CN102714001A
CN102714001A CN2011800054148A CN201180005414A CN102714001A CN 102714001 A CN102714001 A CN 102714001A CN 2011800054148 A CN2011800054148 A CN 2011800054148A CN 201180005414 A CN201180005414 A CN 201180005414A CN 102714001 A CN102714001 A CN 102714001A
Authority
CN
China
Prior art keywords
substrate
antenna
signal
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800054148A
Other languages
English (en)
Other versions
CN102714001B (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102714001A publication Critical patent/CN102714001A/zh
Application granted granted Critical
Publication of CN102714001B publication Critical patent/CN102714001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2258—Supports; Mounting means by structural association with other equipment or articles used with computer equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q25/00—Antennas or antenna systems providing at least two radiating patterns
    • H01Q25/005—Antennas or antenna systems providing at least two radiating patterns providing two patterns of opposite direction; back to back antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

一种能够在不使用FPC的情况下输入信号和功率的半导体装置。该半导体装置包括第一基板和第二基板。接收天线被设置于第一基板的表面侧上。第二基板设置有发送天线和集成电路。第二基板贴附于第一基板的背侧上。接收天线和发送天线彼此重叠，在它们之间设置有第一基板。因而，能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。

Description

半导体装置与包含半导体装置的电子装置
技术领域
本发明涉及半导体装置和包含半导体装置的电子装置。特别地，本发明涉及显示器和包含显示器的电子装置。
背景技术
近年来，平板显示器已经被广泛使用。平板显示器应用于诸如液晶电视、个人计算机、手机、数码相机、个人数字助理和便携式音频设备之类的各种装置中。包括液晶、OLED、电泳元件等在内的显示器被广泛地使用。其中晶体管按照阵列方式排布于像素部分内的有源矩阵显示器是目前流行的。
图10是在常规显示器中使用的基板的外观图。在常规显示器中使用的基板901包括像素部分902、信号线驱动电路（也称为源极驱动器）904以及扫描线驱动电路（也称为栅极驱动器）903。另外，扫描线驱动电路903和信号线驱动电路904所需的信号和功率通过柔性印刷电路（FPC）905从外部输入（例如，参见参考文献1）。在此，对于扫描线驱动电路903和信号线驱动电路904，可以使用设置于基板上的与像素部分内的晶体管类似的晶体管，或者IC芯片可以通过玻璃上芯片（COG）法贴附于基板。
[参考文献]
[参考文献1]日本公开专利申请No.2008-233727
发明内容
借助于FPC的连接如下。设置于玻璃基板或柔性基板（例如，塑料基板）上的FPC 905和布线用导电性树脂来相互接合。FPC的多个端子各自的尺寸为大约100μm×1mm，并且接触面积并不是很大。因而，其中设置于基板和FPC端子上的布线彼此接合的部分的连接强度并不是很高，从而在引起振动或者温度改变时可能发生断开。特别地，当使用柔性基板时，基板被弯曲；因而，布线和FPC端子由于振动而彼此断开，并且可能发生接触失效。在这种情况下，显示器所需要的信号和功率无法传播，这在某些情况下导致显示器的故障。特别地，信号线的数量是大的；因而，信号线在连接部分中具有高的故障概率。因此，需要用于在不使用FPC的情况下给显示器输入信号和功率的方法。
鉴于上述问题，本发明的一个目的是提供一种能够在不使用FPC的情况下输入信号和功率的新型显示器。并不限制于显示器，本发明的一个目的是提供一种能够在不使用FPC的情况下输入信号和功率的新型的半导体装置。
本发明的一种实施例是一种能够在不使用FPC的情况下无线地输入信号和功率的半导体装置。具体地，该半导体装置包括第一基板和第二基板。第一信号天线和第一功率天线被设置于第一基板的表面侧测上。第二基板设置有第二信号天线和第二功率天线。第二基板贴附于第一基板的背侧上。第一信号天线和第二信号天线彼此重叠，在它们之间设置了相互固定的第一基板。第一功率天线和第二功率天线彼此重叠，在它们之间设置了相互固定的第一基板。第一信号天线和第一功率天线是接收天线。第二信号天线和第二功率天线是发送天线。
在半导体装置中，第一信号天线和第一功率天线被单独地设置。但是，在不单独设置天线的情况下，一个天线能够用作信号天线和功率天线。在这种情况下，用作信号天线和功率天线的一个第一天线被设置于第一基板上，以及用作信号天线和功率天线的一个第二天线被设置于第二基板上。其它构件的结构能够与以上所描述的那些类似。换言之，第二基板贴附于第一基板的背侧上，并且第一天线和第二天线彼此重叠，在它们之间设置了相互固定的第一基板。第一天线是接收天线，而第二天线是发送天线。
信号线的数量是大的；因而，在信号线直接连接的情况下，连接部分的数量是大的。因而，至少在信号处理部分内，信号被无线地传输和接收（没有接触）。因此，能够解决FPC端子部分中不良连接的问题。
此外，电源线的数量是小的。例如，每个基板的电源线的数量能够是2。由于按此方式，电源线的数量是小的，因而在电源部分中，设置于第一基板上的布线能够直接连接至设置于第二基板或不同基板上的布线。在这种情况下，电源线能够借助于FPC等连接至外部端子。因此，在半导体装置中可以不设置第一功率天线和第二功率天线。
在半导体装置中，能够设置多个第一信号接收天线和多个第二信号发送天线。当照此方式设置了多组信号天线（信号接收天线和信号发送天线）时，能够提高信号的传输和接收速度。与使用FPC等的情形相比，在本发明的一种实施例中，不太可能会导致在与外部连接的部分内的不良连接的问题。因此，能够容易地采用其中增加了信号输入/输出部分（即，信号接收天线和信号发送天线）的数量的结构。
在半导体装置中，第一基板和第二基板能够用粘合剂等相互贴附。另外，其中混合了绝缘填料的材料可以用作粘合剂。当将其中混合了绝缘填料的材料用作粘合剂时，能够使贴附部分（即，接合部分）的厚度变得更均匀。
其中第一基板和第二基板彼此贴附的区域能够是包括其中将天线设置于第一基板和第二基板上的区域的区域。因此，其中第一基板与第二基板彼此贴附的区域的面积能够与天线的面积相同或者比天线的面积大。天线具有一定的尺寸。因而，贴附部分具有一定的尺寸。因此，能够使贴附部分的接合强度变高。
在半导体装置中，柔性基板能够用作第一基板。即使在基板（柔性基板）被弯曲时，在本发明的一种实施例中，能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。以此方式，当基板被弯曲时，根据本发明的一种实施例的半导体装置能够具有各种结构。任何基板都能够使用，只要它具有一定的厚度并且包含用于传输具有用于信号和功率的传输和接收的频率的电磁波的材料。绝缘材料能够用作传输具有用于信号和功率的传输和接收的频率的电磁波的材料。另外，柔性基板能够用作贴附于第一基板的第二基板。当将柔性基板用作第二基板时，在第一基板被弯曲的情况下，第二基板被类似地弯曲。因此，即使在基板被弯曲的情况下，天线间的距离也能够保持不变。
在半导体装置中，具有0.1-3.0mm的厚度的薄板或膜状基板能够用作第一基板。在此，薄的柔性基板被称为膜状基板。当使用薄板或膜状基板时，能够高效率地接收信号和功率。此外，还能够防止仅在发送天线和接收天线被布置于一定的距离内时才发生通信失效的现象，即，丢失现象。这是因为设置于第一基板的表面侧和背侧上的两个天线之间的距离主要由第一基板的厚度来确定。在第一基板的厚度超过以上范围的情况下，可能发生丢失现象。但是，第一基板的厚度并不一定限制于以上范围。第一基板能够具有任何厚度，只要能够传输和接收信号和功率并且不出现丢失现象。
在半导体装置中，第一基板能够具有包括多个像素的像素部分。该多个像素中的每一个都能够具有晶体管和显示元件。
在半导体装置中，第一基板能够具有包括多个像素的像素部分、扫描线驱动电路及信号线驱动电路。该多个像素中的每一个都能够具有其通/断由扫描线驱动电路来控制的晶体管（该晶体管也称为开关晶体管）以及图像信号由信号线驱动电路通过晶体管来输入其内的显示元件。
在半导体装置中，能够将液晶元件、发光元件或电泳元件用作显示元件。当使用电泳元件时，能够降低功率消耗。作为选择，在使用液晶元件的情况下，优选使用反射式液晶元件。反射式液晶元件能够通过将反射电极形成为像素电极而获得。因而，能够降低由背光源所消耗的功率，从而能够降低半导体装置的功率消耗。
在半导体装置中，晶体管的沟道形成区能够具有氧化物半导体层。包含氧化物半导体的晶体管具有断态电流比包含硅等的晶体管低得多的电特性。因此，在将包含氧化物半导体的晶体管用作像素内的开关晶体管时，写入显示元件的图像信号在不改变像素的电流结构等的情况下能够长时间保持。因此，在显示静止图像等的情况下，能够降低写入频率。因而，能够降低功率消耗。
在本发明的一种实施例中，信号被无线地传输和接收（没有接触）。因此，以上所描述的用以将包含氧化物半导体的晶体管用作像素内的开关晶体管的并且能够用以降低写入频率以及信号的传输和接收速度的技术在本发明的一种实施例中是很有用的。以该晶体管，写入显示元件的图像信号能够长时间保持。因此，即使在写入频率为低的情况下，也能够抑制像素的显示的劣化（改变）。
在本发明的一种实施例中，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，天线间的距离也能够保持不变，从而能够高效率地接收信号和功率。
而且，即使在将柔性基板用作基板的情况下，天线间的距离也能够保持不变，从而能够高效率地接收信号和功率。因此，当基板被弯曲时，半导体装置能够具有各种结构。
而且，当将包含氧化物半导体的晶体管用作包含于像素部分内的开关晶体管时，写入显示元件内的图像信号能够长时间地保持。因此，即使在以无线方式供应信号和功率的情况下，也能够显示高质量的图像。
附图说明
在附图中：
图1是半导体装置的顶视图的示例；
图2A和2B是半导体装置的顶视图的示例，而图2C到2E是半导体装置的截面图的示例；
图3A是半导体装置的透视图的示例，而图3B是半导体装置的截面图的示例；
图4是半导体装置的框图的示例；
图5是输入半导体装置的信号的波形的示例；
图6是半导体装置的框图的示例；
图7A和7B是包含于半导体装置内的像素部分的结构的示例；
图8A到8C是示出包含于半导体装置中的像素部分内的图像信号的泄漏路径的示意图；
图9A到9D是包含于半导体装置内的晶体管的结构及其制造方法的示例；
图10是半导体装置的顶视图的示例；
图11示出了包含于半导体装置内的晶体管的测试元件组的Vg-Id特性的示例；
图12A和12B是包含于半导体装置内的晶体管的测试元件组顶视图的示例；
图13A和13B是包含于半导体装置内的晶体管的测试元件组的Vg-Id特性的示例；
图14是示出用于评价包含于半导体装置内的晶体管的特性的电路的示意图的示例；
图15示出了包含于半导体装置内的晶体管的特性的示例；以及
图16示出了包含于半导体装置内的晶体管的特性的示例。
具体实施方式
本发明的实施例和实例将在下面参照附图来描述。注意，本发明并不限制于下面的描述。本领域技术人员应当容易地意识到，本发明的模式和细节能够在不脱离本发明的精神和范围的情况下以各种方式来改变。因此，本发明不应被看作是限制于以下关于实施例和实例的描述。注意，在参照附图对本发明的结构的描述中，在不同附图中共同使用指示相同构件的附图标记。
[实施例1]
在本实施例中，作为本发明的一种实施例的半导体装置的实例参照图1和图2A到2E来描述。在本实施例中，描述了半导体装置为显示器的实例。
图1是包含于本实施例所描述的半导体装置内的基板301的顶视图的示例。基板301设置有信号天线305和功率天线306。信号天线305和功率天线306被用作接收天线。另外，还设置了信号处理部分307和电源部分308使得与天线电连接。
本实施例所描述的半导体装置是显示器，该显示器包括在基板301上的像素部分302。像素部分302包括多个像素。此外，为了驱动包含于像素部分302内的多个像素，设置了扫描线驱动电路303和信号线驱动电路304。注意，其上设置了天线等的侧面被称为基板的表面侧。
图2A到2E是包含于本实施例所描述的半导体装置内的基板301和基板601的顶视图和截面图的示例。
图2A是基板301的顶视图的示例。在图2A中的结构与图1中的结构是基本上相同的。也就是，基板301设置有信号天线305和功率天线306。信号天线305和功率天线306被用作接收天线。另外，还设置了信号处理部分307和电源部分308使得与天线电连接。此外，基板301还设置有像素部分302。尽管图2A没有示出扫描线驱动电路和信号线驱动电路，但是图2A所示的半导体装置能够包括如同图1那样的扫描线驱动电路和信号线驱动电路。
图2B是基板601的顶视图的示例。基板601设置有信号天线605和功率天线606。信号天线605和功率天线606被用作发送天线。另外，还设置了集成电路602使得与天线电连接。此外，集成电路602所需要的信号和功率从外部输入。集成电路602所需要的信号和功率能够以无线方式供应。在这种情况下，除了信号天线605和功率天线606之外，还可以设置别的天线。作为选择，集成电路602所需要的信号和功率能够通过FPC等从外部输入。
图2C示出了图2A中的基板301的A-A′截面。图2D示出了图2B中的基板601的B-B′截面。图2C是基板301和基板601在彼此贴附之前的截面图的示例。图2D和2E是基板301和基板601在彼此贴附之后的截面图的示例。
如图2C所示，信号天线305被设置于基板301的A-A′截面内。另外，基板331被设置于基板301的像素部分302之上。基板331被用作设置有面对着像素电极的对电极的基板、用于保护像素部分302的基板或者用于密封像素部分302的基板。信号天线605被设置于基板601的B-B′截面内。
图2D是基板301和基板601在彼此贴附之后的截面图的示例。如图2D所示，基板601贴附于基板301的背侧上。基板601贴附于基板301的背侧上,使得其上设置有信号天线605等的侧面对应于该基板301侧面。在贴附时，基板301和基板601被设置使得信号天线305和信号天线605在从上方观看时彼此重叠。另外，基板301和基板601被设置使得功率天线306和功率天线606在从上方观看时彼此重叠。以此方式，信号天线305和信号天线605彼此重叠，在它们之间设置了相互固定的基板301。此外，功率天线306和功率天线606彼此重叠，在它们之间设置了相互固定的基板301。此外，如图2E所示，基板301可以贴附于基板601的背侧上。
当接收天线（信号天线305和功率天线306）与发送天线（信号天线605和功率天线606）彼此重叠，在它们之间设置了以此方式相互固定的基板301或基板601时，能够高效率地接收信号和功率。当使接收效率变高时，能够防止通信失效仅在一定的场强的情况下发生的现象，即，丢失现象。
尽管在图2C到2E中没有示出，但是在基板601之上，能够将绝缘膜设置于信号天线605和功率天线606之上。类似地，在基板301之上，能够将绝缘膜设置于信号天线305和功率天线306之上。这些绝缘膜能够起着保护膜的作用。此外，这些绝缘膜能够具有使基板的表面变平的功能。在绝缘膜被设置于功率天线606之上的情况下，能够将绝缘膜用作接合表面。
基板301和基板601能够用粘合剂等来相互贴附。用于使基板301的接合表面与基板601的接合表面彼此牢固地贴附的材料能够用作粘合剂的材料。另外，还能够使用能够使粘合剂层（也称为粘合层）的厚度变小的材料。当粘合层是薄的，则能够使粘合层的厚度在平面内变得均匀。
另外，还可以将其中混合了绝缘填料的材料用作粘合剂。当将其中混合了绝缘填料的材料用作粘合剂时，则能够使粘合层的厚度变得更均匀。
基板301和基板601彼此贴附的区域能够是包括天线被设置于基板301和基板601之上的区域的区域。例如，在基板301的情形中，在图2A中示出的斜影线区域341能够用作贴附区。在基板601的情形中，在图2B中示出的斜影线区域641能够用作贴附区。以此方式，基板301和基板601彼此贴附的区域的面积能够等于或大于天线的面积。天线具有一定的尺寸。因而，贴附部分具有一定的尺寸。因此，能够使贴附部分的接合强度变高。
基板301的厚度能够是0.1-3.0mm。因而，能够高效率地接收信号和功率。此外，还能够防止通信失效仅在发送天线和接收天线被布置于一定距离内时发生的现象，即，丢失现象。这是因为在设置于基板301的表面侧和背侧上的信号天线305和信号天线605之间的距离以及在设置于基板301的表面侧和背侧上的功率天线306和功率天线606之间的距离主要由基板301的厚度来确定。在基板301的厚度超过以上范围的情况下，可能会发生丢失现象。但是，基板301的厚度并不一定限制于以上范围。基板301能够具有超过以上范围的厚度，只要能够传输和接收信号和功率并且不出现丢失现象。
注意，尽管在图1和图2A中分开示出了信号天线305和信号处理部分307，但是信号天线305可以包含于信号处理部分307内。另外，尽管在图1和图2A中分开示出了功率天线306和电源部分308，但是功率天线306可以包含于电源部分308内。此外，天线的形状并不限制于螺旋形。杆形、环形等都能够使用。
在本实施例中，设置了一组信号天线305（接收天线）和信号天线605（发送天线）；但是，本实施例并不限制于此。也能够设置多组信号天线305和信号天线605。在这种情况下，能够将该多个信号天线305（接收天线）设置于基板301的空余空间内。另外，还能够将该多个信号天线605（发送天线）中的一些或全部设置于设置有功率天线606的基板601之上。在将该多个信号天线605（发送天线）中的一些设置于设置有功率天线606的基板601上的情况下，能够将其它的信号天线605（发送天线）设置于不同基板之上。
当按此方式来设置多组信号天线305（接收天线）和信号天线605（发送天线）时，能够提高信号的传输和接收速度。根据本实施例，与使用FPC等的情形相比，不太可能会引起在与外部连接的部分内的不良连接的问题。因此，能够容易地采用其中增加了信号输入/输出部分（即，信号天线305（接收天线）和信号天线605（发送天线））的数量的结构。
在本实施例中，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。
本实施例所描述的半导体装置能够用作多种装置（例如，液晶电视、个人电脑、手机、电子书阅读器、数码相机、个人数字助理和便携式音频设备）中的显示器。
本实施例所描述的半导体装置可抗振动或温度变化；因而，半导体装置能够用作通用显示器。例如，半导体装置能够用作设置于诸如铁道列车、电力列车、汽车、轮船或飞机之类的交通工具内的显示器。另外，半导体装置能够用作设置于诸如车站或大楼之类的建筑物的墙壁或支柱上的显示器。此外，半导体装置能够用作设置于诸如手机、电子书阅读器或个人数字助理之类的便携式装置内的显示器。而且，半导体装置能够用作具有防水功能的装置。
而且，本实施例所描述的半导体装置不仅能够用作显示器，而且能够用作电子构件或电子装置。
此外，电源线的数量是小的。例如，每个基板的电源线的数量能够是2。由于按此方式，电源线的数量是小的，因而在电源部分中，设置于基板301上的布线能够直接连接至设置于基板601上的布线。在这种情况下，电源线能够借助于FPC等连接至外部端子。因此，在半导体装置中，可以不设置功率天线306和功率天线606。此外，在这种情况下，信号线的数量是大的；因而，当以无线方式供应信号时,能够解决在FPC的端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号的情况下，也能够高效率地接收信号。此外，即使在引起了振动或者改变了温度的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例2]
作为本发明的一种实施例的半导体装置的实例参照图3A和3B来描述。在本实施例中，对其中基板为柔性基板的实例进行描述。此外，在本实施例中，还其中半导体装置为显示器的实例进行描述。
图3A和3B是包含于本实施例所描述的半导体装置内的基板301和基板601的透视图和截面图的示例。
图3A是基板301和基板601的透视图的示例。在图3A中的结构与图1中的结构、图2A中的结构及图2B中的结构是基本上相同的。也就是，图3A所示的基板301设置有信号天线305和功率天线306。信号天线305和功率天线306被用作接收天线。另外，信号处理部分307和电源部分308被设置使得与天线电连接。此外，基板301还设置有像素部分302。尽管图3A没有示出扫描线驱动电路和信号线驱动电路，但是图3A所示的半导体装置能够包括如同图1那样的扫描线驱动电路和信号线驱动电路。
图3A所示的基板601设置有信号天线605和功率天线606。信号天线605和功率天线606被用作发送天线。另外，集成电路602被设置使得与天线电连接。
图3B是基板301和基板601在彼此贴附之后的截面图的示例。如图3B所示，基板601贴附于基板301的背侧上。基板601贴附于基板301的背侧上使得其上设置有信号天线605等的侧面对应于该基板301侧面。在贴附时，基板301和基板601被设置，使得信号天线305和信号天线605在从上方观看时彼此重叠。另外，基板301和基板601被设置，使得功率天线306和功率天线606在从上方观看时彼此重叠。以此方式，接收天线（信号天线305和功率天线306）与发送天线（信号天线605和功率天线606）彼此重叠，在它们之间设置了相互固定的基板301。
在本实施例中，将柔性基板用作基板301和基板601。柔性基板是能够弯曲的（柔性的）基板，例如，包含聚碳酸酯、聚芳酯或聚醚砜的塑料基板等。作为选择，能够使用膜（包含聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等的膜）、无机气相沉积膜等。
柔性基板在某些情况下是弯曲的。因而，例如，在将接收天线设置于柔性基板上，而将发送天线设置于不同的基板上的情形中，在接收天线与发送天线之间的距离在某些情况下无法保持不变。但是，在本实施例中，将接收天线（信号天线305和功率天线306）与发送天线（信号天线605和功率天线606）固定于基板301。因而，即使在基板301如图3B所示的那样弯曲时，在接收天线与发送天线之间的距离也能够保持不变。因此，即使在基板301被弯曲的情况下，也能够高效率地接收信号和功率。
以此方式，在本实施例的半导体装置中，能够弯曲基板301。当基板301弯曲时，半导体装置能够具有各种结构。任何基板都能够用作基板301，只要它具有一定的厚度并且包含用于传输具有用于信号和功率的传输和接收的频率的电磁波的材料。绝缘材料能够用作用于传输具有用于信号和功率的传输和接收的频率的电磁波的材料。另外，柔性基板还能够用作贴附于基板301的基板601。当将柔性基板用作基板601时，在基板301弯曲的情况下，基板601类似地弯曲。因此，即使在基板弯曲的情况下，也能够使天线间的距离保持不变。
在本实施例中，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。
而且，即使在将柔性基板用作基板的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。因此，当基板弯曲时，半导体装置能够具有各种结构。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例3]
在本实施例中，参照图4和图5描述了作为本发明的一种实施例的半导体装置的结构和操作的实例。在本实施例中，对半导体装置为显示器的实例进行了描述。
图4是本实施例所描述的半导体装置的框图的示例。在此，描述了包含于半导体装置内的基板301。
如图4所示，基板301包括具有信号天线305的信号处理部分307、具有功率天线306的电源部分308、像素部分302以及用于驱动像素部分302的扫描线驱动电路303和信号线驱动电路304。
信号处理部分307包括信号天线305、解调电路311、时钟发生器312、信号处理电路313、存储电路314、存储电路315、显示控制器316等。电源部分308包括功率天线306、整流电路321、电池（或电容器）322、DC-DC转换器323等。信号天线305和功率天线306被用作接收天线。
图5示出了输入包含于本实施例所描述的半导体装置内的信号天线305的信号的波形。信号被调制，并且包括调制波702和非调制波701。当调制波被编码来传输时，能够提高调制波的可靠性。曼彻斯特编码（Manchester encoding）、变形镜、NRZ等都能够用作编码方法；但是，本实施例并不限制于此。
另外，能够将13.56MHz用作非调制波701的频率；但是，非调制波701的频率并不限制于该频率。当使频率变高时，能够增加数据量。
然后，描述在本实施例中的半导体装置的操作。输入信号天线305的信号被输入解调电路311和时钟发生器312。调制波（在图5中示出的调制波702）在解调电路311中解调。解调电路311包括具有例如二极管的整流电路；但是，本实施例并不限制于此。此外，时钟发生器312借助于非调制波（在图5中示出的非调制波701）来生成时钟信号。时钟信号可以具有非调制波（在图5中示出的非调制波701）的频率或者已使用分频器降低了的频率。
已解调的信号和时钟信号被输入信号处理电路313并被解码成原始的图像信号。图像信号被输入存储电路314、存储电路315和显示控制器316。根据图像信号，显示控制器316给用于驱动像素部分302的扫描线驱动电路303和信号线驱动电路304输出时钟信号、起始脉冲、锁存脉冲等。此外，信号处理电路313从图像信号中提取待输入像素部分302的数据，并且将该数据输入存储电路314和存储电路315。两个存储电路被设置，以便在将所传输的数据存储于一个存储器内时，从另一个存储器中读取数据用于显示。在存储连续的数据时，用于存储数据的存储器和用于读取数据的存储器可以彼此互换。
然后，描述电源部分308。电源部分308包括功率天线306、整流电路321、电池（或电容器）322、DC-DC转换器323等。具有二极管的解调电路一般用于整流电路321；但是，本实施例并不限制于此。已整流的电压被存储于电池（或电容器）322内。然后，通过DC-DC转换器323给信号处理部分307、扫描线驱动电路303及信号线驱动电路304供应功率（也称为电源电压）。电源的频率并不一定对应于信号源的频率。这些频率可以是彼此不同。
诸如解调电路311、时钟发生器312、信号处理电路313、存储电路314、存储电路315、显示控制器316、整流电路321及DC-DC转换器323之类的电路各自可以包括具有与包含于像素部分302的多个像素中的每个像素内的晶体管相同的结构的晶体管，可以包括具有与包含于像素内的晶体管的结构不同的结构的晶体管，或可以设置有IC芯片。
在图2A到2E及图3A和3B中示出的基板601能够贴附于包含于本实施例所描述的半导体装置内的基板301。
在本实施例中，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例4]
在本实施例中，参照图6描述了作为本发明的一种实施例的半导体装置的实例。在本实施例中，描述了其中将一个天线用作信号天线和功率天线的实例。此外，在本实施例中，描述了其中半导体装置为显示器的实例。
图6是本实施例所描述的半导体装置的框图的示例。在此，对包含于半导体装置内的基板301进行描述。
如图6所示，基板301包括天线335、信号处理部分307、电源部分308、像素部分302以及用于驱动像素部分302的扫描线驱动电路303和信号线驱动电路304。
天线335被用作信号天线和功率天线两者。天线335被用作接收天线。当按此方式将一个天线用作信号天线和功率天线时，能够节省用于设置天线的空间。在这种情况下，电源的频率和信号源的频率是相同的。
这些结构和操作（除了天线335的结构和操作外）类似于图4中的那些结构和操作。
在图2A到2E及图3A和3B中示出的基板601能够贴附于包含于本实施例所描述的半导体装置内的基板301。
在本实施例中，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，也能够使天线间的距离保持不变，从而能够高效率地接收信号和功率。而且，能够节省出用于设置天线的空间。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例5]
在本实施例中，参照图7A和7B及图8A 到8C来描述作为本发明的一种实施例的半导体装置的实例。在本实施例中，描述了在半导体装置为显示器时的包含于半导体装置内的像素部分以及用于驱动像素部分的驱动电路的实例。具体地，在本实施例中，参照图7A和7B及图8A到8C来描述在半导体装置为其中晶体管按矩阵方式排布于像素部分内的有源矩阵液晶显示器时的像素部分以及用于驱动像素部分的驱动电路的实例。在本实施例中，液晶元件被用作显示元件。
图7A示出了液晶显示器的结构实例。如图7A所示，液晶显示器包括扫描线驱动电路303、信号线驱动电路304和像素部分302。像素部分302包括按矩阵排布的多个像素14。图7B示出了像素的结构实例。在图7B中示出的像素14包括晶体管15、液晶元件16和电容器17。晶体管15的栅极端子与扫描线驱动电路303电连接。晶体管15的第一端子与信号线驱动电路304电连接。液晶元件16的一个端子与晶体管15的第二端子电连接。液晶元件16的另一端子与用于供应共用电位（Vcom）的布线电连接。电容器17的一个端子与晶体管15的第二端子及液晶元件16的一个端子电连接。电容器17的另一端子与用于供应共用电位（Vcom）的布线电连接。对于扫描线驱动电路303和信号线驱动电路304，可以使用设置于包含于半导体装置内的基板上的、与像素部分内的晶体管15类似的晶体管，或者可以通过玻璃上芯片法（COG）将IC芯片贴附于包含于半导体装置内的基板上。
在本实施例的液晶显示器中，晶体管15的通/断由扫描线驱动电路303来控制，并且图像信号由信号线驱动电路304通过晶体管15输入到液晶元件16。注意，液晶元件16包括保持于一个端子与另一端子之间的液晶层。对应于在图像信号的电位与共用电位（Vcom）之间的差值的电压被施加于液晶层并且被用来控制液晶层的取向。在本实施例的液晶显示器中，利用该取向来控制像素14的显示。注意，电容器17被设置，以便保持给液晶元件16施加的电压。
此外，在本实施例所描述的液晶显示器中，当扫描线驱动电路303和信号线驱动电路304的操作由显示控制器316来控制时，能够选择将图像信号输入像素部分302。
<晶体管>
晶体管15是其沟道形成区包含氧化物半导体层的晶体管。氧化物半导体层是高纯度的氧化物半导体层，该氧化物半导体层通过彻底去除导致晶体管的电特性变化的杂质（例如，氢、湿气、羟基或氢化物）以及通过供应作为在去除杂质的步骤中同时减少的氧化物半导体的主要成分的氧而变成在电性方面为i型的（本征的）或者基本上i型的（本征的）。注意，包含于氧化物半导体层内的氧化物半导体具有3.0eV或更大的带隙。
此外，在高纯度的氧化物半导体内的载流子的数量是相当小的（接近于0），并且氧化物半导体的载流子密度是相当低的（例如，低于1×1012/cm3，优选地低于1×1011/cm3）。因而，晶体管的断态电流是相当低的。因此，在晶体管中，在室温下的每微米沟道宽度（W）的断态电流能够是1aA/μm（1×10-18A/μm）或更小，或者小于100zA/μm（1×10-19A/μm）。注意，一般地，在包含非晶硅的晶体管的情形中，在室温下的断态电流是1×10-13A/μm或更大。此外，在晶体管内未发生热载流子退化。因此，晶体管的电特性没有受到热载流子退化不利地影响。
因而，图像信号能够在每个像素14中保持更长一段时间。也就是，当显示静止图像时，能够延长在图像信号的重写之间的间隔。例如，在图像信号的写入之间的间隔能够是10秒或更长，优选地为30秒或更长，更优选地为1分钟或更长且短于10分钟。当使在图像信号的写入之间的间隔延长时，能够降低由延长间隔所消耗的功率。
注意，对晶体管的断态电流的流动的阻碍可称为断态电阻率。断态电阻率是在晶体管截止时沟道形成区的电阻率，并且断态电阻率能够根据断态电流来算出。
具体地，如果断态电流的大小和漏极电压的电平是已知的，则能够使用欧姆定律来计算晶体管截止时的电阻（断态电阻R）。另外，如果沟道形成区的截面A和沟道形成区的长度L（对应于源电极与漏电极之间的距离的长度）是已知的，则能够根据公式ρ=RA/L（R是断态电阻）来计算断态电阻率ρ。
在此，截面A能够根据公式A=dW（d是沟道形成区的厚度，而W是沟道宽度）来计算。另外，沟道形成区的长度L是沟道长度L。以此方式，断态电阻率能够根据断态电流来计算。
包含氧化物半导体层的晶体管的断态电阻率在本实施例中优选为1×1011Ω·cm（100GΩ·cm）或更大，更优选地为1×1012Ω·cm（1TΩ·cm）或更大。
通过在沟道形成区内包含高纯度的氧化物半导体层的晶体管中如同以上所描述的那样彻底地去除包含于氧化物半导体层内的氢，能够显著地减小断态电流的大小。换言之，在电路设计中，当晶体管截止（未导通）时，能够将氧化物半导体层看作绝缘体。相比之下，当晶体管接通（导通）时，可预计在沟道形成区内包含氧化物半导体的晶体管的电流供应能力高于包含非晶硅的晶体管的电流供应能力。
包含低温多晶硅的晶体管是基于在室温下的断态电流为包含氧化物半导体的晶体管的断态电流的大约10000倍的假定来设计的。因此，在将包含氧化物半导体的晶体管与包含低温多晶硅的晶体管进行比较的情况下，当存储容量彼此相等或基本上相等（大约0.1pF）时，包含氧化物半导体的晶体管的电压保持时间能够延长大约10000倍。因此，即使通过更小的频率写入图像信号也能够显示静止图像。
当如同以上所描述的那样来延长像素14的图像信号保持时间时，能够降低给像素供应图像信号的频率。在本发明的一种实施例中，信号以无线方式来传输和接收（没有接触）。因此，用以将包含氧化物半导体的晶体管用作像素内的晶体管以及能够如同以上所描述的那样降低信号写入频率及传输和接收速度的技术在本发明的一种实施例中是非常有用的。当将该晶体管用作用于控制到像素的图像信号的输入的晶体管时,能够抑制像素内的显示退化（改变）。
此外，当将该晶体管用作用于控制到像素的图像信号的输入的开关时，能够使设置于像素内的电容器的尺寸变小。因而，例如，能够提高像素的开口率，以及能够将图像信号高速地输入像素。
注意，在本说明书中，将具有低于1×1011/cm3的载流子浓度的半导体称为本征的（i型）半导体，以及将具有高于或等于1×1011/cm3且低于1×1012/cm3的载流子浓度的半导体称为基本上本征的（基本上i型）半导体。
<液晶元件和电容器>
在将该晶体管用作用于控制图像信号的输入的晶体管15的情况下，优选的是将具有高比电阻（specific resistivity）的物质用作液晶元件16的液晶材料。在此，用于使用具有高比电阻的物质的原因参照图8A到8C来描述。注意，图8B是用于示出在包括包含非晶硅的晶体管的像素内的图像信号的泄漏路径以及在包括包含氧化物半导体的晶体管的像素内的图像信号的泄漏路径的示意图。
如图7B所示，像素包括晶体管15、液晶元件16和电容器17。当晶体管15截止时，在图7B中示出的电路与图8A中示出的电路是等效的。也就是，在图7B中示出的电路与其中假定晶体管15为电阻器（RTr-Off）并且假定液晶元件16包括电阻器（RLC）和电容器（CLC）的电路是等效的。当将图像信号输入像素时，图像信号被存储于电容器17（CS）和液晶元件16的电容器（CLC）内（参见图7B和图8A）。然后，当晶体管15截止时，图像信号通过晶体管15和液晶元件16泄漏，如图8B和8C所示。注意，图8B是示出在晶体管为包含非晶硅的晶体管25时的图像信号的泄漏的示意图，而图8C是示出在晶体管为包含氧化物半导体的晶体管15时的图像信号的泄漏的示意图。包含非晶硅的晶体管25的断态电阻低于液晶元件的电阻。因此，图像信号主要通过包含非晶硅的晶体管25泄漏，如图8B所示（即，图像信号主要通过图8B中的路径A和路径B泄漏）。相比之下，包含高纯度的氧化物半导体的晶体管15的断态电阻高于液晶元件的电阻。因此，图像信号主要通过液晶元件泄漏，如图8C所示（即，图像信号主要通过图8C中的路径C和路径D泄漏）。
换言之，尽管设置于液晶显示器的每个像素内的晶体管的特性按常规已经是每个像素的图像信号保持特性中的速率控制点（rate-controlling point），但是当将包含高纯度的氧化物半导体的晶体管15用作设置于每个像素内的晶体管时，其内的速率控制点就转移至液晶元件的电阻。因此，优选的是将具有高比电阻的物质用作液晶元件16的液晶材料。
具体地，在其像素设置有包含高纯度的氧化物半导体的晶体管15的液晶显示装置中，液晶材料的比电阻优选为1×1012Ω·cm（1TΩ·cm）或更高，更优选地为高于1×1013Ω·cm（10TΩ·cm），还要优选地为高于1×1014Ω·cm（100TΩ·cm）。比电阻在本说明书中于20°C下测量。
在静止图像保持时段内，在不供应共用电位（Vcom）的情况下能够使液晶元件16的另一端子处于浮置状态。具体地，可以将开关设置于端子与用于供应共用电位（Vcom）的电源之间。在写入时段内可以接通开关，使得共用电位（Vcom）可以由电源来供应。然后，在剩余的保持时段内可以断开开关，并且可以使端子处于浮置状态。优选的是，将包含高纯度的氧化物半导体的晶体管用于该开关。当使液晶元件16的另一端子处于浮置状态时，能够抑制像素14内因不规则脉冲等所致的显示退化（改变）。其原因在下面描述。当截止的晶体管15的第一端子的电位因不规则脉冲而波动时，液晶元件16的一个端子的电位同样因电容耦合而波动。此时，如果给液晶元件16的另一端子供应共用电位（Vcom），则电位的波动直接关联于施加于液晶元件16的电压的改变。当液晶元件16的另一端子处于浮置状态时，另一端子的电位因电容耦合而波动。因此，即使当晶体管15的第一端子的电位因不规则脉冲而波动时，也能够减小施加于液晶元件16的电压的改变。因此，能够抑制像素14内的显示退化（改变）。
电容器17（CS）的容量是在考虑了每个像素内的晶体管的断态电流等的情况下设定的。注意，在以上描述中的多个数值是估计值。
优选地将反射式液晶元件用作在本实施例中使用的液晶元件。反射式液晶元件能够通过将反射电极形成为像素电极而获得。因而，能够降低由背光源所消耗的功率，从而能够降低半导体装置的功率消耗。
另外，尽管在本实施例中描述了其中将液晶元件用作显示元件的实例，但也能够使用发光元件或电泳元件来代替液晶元件。当使用电泳元件时，能够降低功率消耗。此外，当使用电泳元件或发光元件时，能够容易地采用能够弯曲的基板。
包含氧化物半导体的晶体管在本实施例中具有断态电流比包含硅等的晶体管低得多的电特性。因此，当在本实施例中将包含氧化物半导体的晶体管用作像素部分内的晶体管时，则能够在不改变像素的电流结构等的情况下长时间地保持写入显示元件的图像信号。因此，在显示静止图像等的情况下，能够降低写入频率。因而，能够降低功率消耗。
以该晶体管，能够长时间地保持写入显示元件的图像信号。因此，即使在写入频率为低的情况下，也能够抑制像素的显示的劣化（改变）。
在本实施例中能够将包含像素部分等的基板用作在图1、图2A到2E、图3A和3B、图4及图6中示出的基板301。也就是，在本实施例中能够将在图2A到2E及图3A和3B中示出的基板601贴附于包含像素部分等的基板。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例6]
在本实施例中，作为本发明的一种实施例的半导体装置的操作的实例参照图4和图5来描述。在本实施例中，对图像信号的频率与图像处理之间的关系进行描述。
图5示出了输入包含于本实施例所描述的半导体装置内的信号天线305的信号的波形。信号被调制并且包括调制波702和非调制波701。
能够将13.56MHz用作非调制波701的频率。在这种情况下，优选的是调制波具有小于或等于非调制波的频率的1/8的频率。当调制波的频率是非调制波的频率的1/8时，调制波的频率是1.695MHz。当在包含于半导体装置内的像素部分302中的像素的数量是VGA（640×480个点）时，则在没有任何操作的情况下无法显示图像，因为VGA的点时钟原本为25MHz。
另外，当在显示器内的颜色的数量为65500时，则在每个像素中需要16个位。频率是在单色1个位的情况下获得的。因而，频率在16个位的情况下是1/16，使得该频率为106kHz。频率是VGA的点时钟的1/236（25MHz）。
一般地，图像信号每秒被写入60次（在60fps下）。但是，在本实施例所描述的半导体装置中，写入频率被降低至1/236。因此，图像信号大约每4秒才写1次（在大约0.25fps下）。
因此，在将包含非晶硅的晶体管或者包含多晶硅的晶体管用于像素内的情况下，无法使图像信号保持4秒。因而，与VGA相比，必须通过减少像素的数量或者减少颜色的数量来减少图像信号的数量。
相比之下，在本实施例所描述的半导体装置中，如图7A和7B及图8A到8C所示，将包含高纯度的氧化物半导体层的晶体管用作包含于像素内的晶体管。因而，图像信号能够长时间保持，因为包含于像素内的晶体管在室温下的断态电流能够是1aA/μm或更低，或者在如同以上描述的那样使用高纯度的氧化物半导体层时低于100zA/μm。例如，在显示具有VGA等的分辨率的图像的情况下，在将其断态电流为1aA/μm或更低的晶体管用作像素内的晶体管时，图像信号能够保持2000秒（即，30分钟或更长）。此外，在使用其断态电流低于100zA/μm的晶体管时，图像信号能够保持20000秒（即，330分钟或更长）。因此，在本实施例所描述的半导体装置中，能够显示具有VGA的或更高的分辨率的图像。
根据本实施例，当在不使用FPC的情况下以无线方式供应信号和功率时，能够解决在FPC端子部分内产生的接触失效的问题。另外，即使在以无线方式供应信号和功率的情况下，也能够高效率地接收信号和功率。此外，即使在引起了振动或者改变了温度的情况下，天线间的距离也能够保持不变，从而能够高效率地接收信号和功率。而且，能够显示具有VGA等的分辨率的图像。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实施例7]
在本实施例中，在包含于作为本发明的一种实施例的半导体装置内的像素部分中的晶体管的实例参照图9A到9D来描述。
图9A到9D是示出图7A和7B所示的晶体管的结构以及用于制造该晶体管的方法的实例的截面图。在图9D中示出的晶体管410具有一种称为反交错结构的底栅结构。此外，晶体管410具有沟道蚀刻结构。而且，晶体管410具有单栅极结构。
但是，晶体管的结构并不限制于上述结构。晶体管可以具有顶栅结构。此外，晶体管还可以具有沟道阻止结构（channel-stop structure）。而且，晶体管可以具有多栅极结构。
在基板400之上制造晶体管410的步骤在下面参照图9A到9D来描述。
首先，在具有绝缘表面的基板400之上形成栅电极层411（参见图9A）。
尽管对能够用作具有绝缘表面的基板400的基板没有特别的限制，但是基板需要具有至少高到足以经受住将在后面执行的热处理的耐热性。
可以将用作基膜的绝缘膜设置于基板400和栅电极层411之间。基膜具有防止杂质元素从基板400中扩散出的功能，并且能够被形成为具有包括选自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜的一个或更多个膜的单层结构或层状结构。在此，100nm厚的氮化硅膜通过等离子体增强的CVD来形成，而150nm厚的氧氮化硅膜（SiON膜）通过等离子体增强的CVD形成于氮化硅膜之上。
注意，基膜被优选地形成，以便尽可能少地含有诸如氢和水之类的杂质。
导电层被形成于基板400之上并且通过第一光刻工艺选择性地蚀刻，从而能够形成栅电极层411。
栅电极层411能够被形成为具有单层结构或者包含诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料，或者包含这些金属元素中的任意元素作为主要成分的合金材料的层状结构。在此，100nm厚的钨膜通过溅射来形成并且被蚀刻成栅电极层411。
然后，在栅电极层411之上形成栅极绝缘层402（参见图9A）。
栅极绝缘层402能够通过等离子体增强的CVD、溅射等形成为具有包括氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或氧化铝层的单层结构或层状结构。例如，氧氮化硅层可以将硅烷（SiH4）、氧气及氮气用作沉积气体通过等离子体增强的CVD来形成。作为选择，能够将诸如氧化铪（HfOx）或氧化钽（TaOx）之类的高k值材料用于栅极绝缘层。栅极绝缘层402的厚度能够是例如10-500nm。
在此，用作栅极绝缘层的30nm厚的氧氮化硅膜通过使用微波（例如，2.45GHz的频率）的高密度等离子体增强的CVD形成于栅电极层411之上。使用微波的高密度等离子体增强的CVD是优选的，因为能够形成具有高耐受电压的致密的高质量绝缘层402。当氧化物半导体层与高质量的栅极绝缘层402彼此紧密接触时，能够降低界面状态密度并且界面性质能够是有利的。
注意，栅极绝缘层402被优选地形成，以便尽可能少地含有诸如氢和水之类的杂质。
然后，在栅极绝缘层402之上形成氧化物半导体膜430（参见图9A）。氧化物半导体膜430能够通过溅射来形成。氧化物半导体膜430的厚度能够是2-200nm。
注意，在氧化物半导体膜430通过溅射来形成之前，优选的是执行其中引入氩气并且生成等离子体的反溅射。在栅极绝缘层402的表面上的粉状物质（也称为粒子或粉尘）能够通过反溅射来去除。反溅射是这样的方法：在不对靶子侧施加电压的情况下，使用RF电源来给基板侧施加电压并生成等离子体，使得基板表面得以改性。注意，可以使用氮气、氦气、氧气等来代替氩气气氛。
作为氧化物半导体膜430，能够使用In-Ga-Zn-O类材料、In-Sn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料、In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、In-O类材料、Sn-O类材料或Zn-O类材料。另外，材料可以含有SiO2。
氧化物半导体膜430能够在稀有气体（典型为氩气）气氛，氧气气氛或者包括稀有气体（典型为氩气）和氧气的气氛中通过溅射来形成。
在此，30nm厚的氧化物半导体层通过溅射借助于含有In、Ga和Zn（摩尔比为In2O3:Ga2O3:ZnO=1:1:2）的In-Ga-Zn-O类金属氧化物靶子来形成。注意，溅射气体具有Ar/O2=0/20sccm的流量（氧气：100％）；基板的温度为室温；沉积压力为0.6Pa；以及沉积功率为0.5kW。
注意，氧化物半导体膜430被优选地形成，以便尽可能少地含有诸如氢和水之类的杂质。
然后，通过第二光刻工艺选择性地蚀刻氧化物半导体膜430，从而形成岛状氧化物半导体层431（参见图9B）。氧化物半导体膜430能够通过湿法蚀刻来蚀刻。但是，本实施例并不限制于此。氧化物半导体膜430可以通过干法蚀刻来蚀刻。
然后，对氧化物半导体层431执行第一热处理。包含于氧化物半导体层431内的过量的水（包括羟基）、氢等能够通过第一热处理来去除。第一热处理的温度高于或等于350°C且低于基板的应变点，优选为高于或等于400°C且低于基板的应变点。
当在350°C或更高的温度下执行第一热处理时，能够使氧化物半导体层脱水或脱氢，从而能够降低氧化物半导体层内的氢的浓度。当在450°C或更高的温度下执行第一热处理时，能够进一步降低氧化物半导体层内的氢的浓度。当在550°C或更高的温度下执行第一热处理时，能够进一步降低氧化物半导体层内的氢的浓度。
作为在其中执行第一热处理的气氛，优选的是采用含有氮气或稀有气体（例如，氩气、氖气或氩气）作为主要成分的且不含有水、氢等的惰性气体。例如，被引入热处理设备内的气体的纯度能够是6N（99.9999％）或更大，优选为7N（99.99999％）或更大。因而，在第一热处理期间，可以在氧化物半导体层431不暴露于空气的情况下防止水或氢进入。
注意，热处理设备并不限制于电炉，而是可以设置有用于通过来自加热器（例如，电阻加热器）的热传导或热辐射来加热待处理的对象的装置。例如，能够使用RTA（快速热退火）设备，例如，GRTA（气体快速热退火）设备或LRTA（灯快速热退火）设备。LRTA设备是用于通过由诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯之类的灯发出的光（电磁波）的辐射来加热待处理的对象的设备。GRTA设备是用以使用高温气体来执行热处理的设备。不与将要由热处理来处理的对象反应的惰性气体、氮气或稀有气体（例如，氩气）被用作该气体。
在本实施例中，作为第一热处理，热处理借助于GRTA设备在氮气气氛中于650°C执行6分钟。
另外，能够在氧化物半导体膜430被处理成岛状氧化物半导体层之前对其执行用于氧化物半导体层的第一热处理。在这种情况下，在第一热处理之后，执行第二光刻工艺。
用于氧化物半导体层的第一热处理可以在源电极层和漏电极层形成于氧化物半导体层上之后或者在保护性绝缘膜形成于源电极层和漏电极层上之后执行。
之后，形成导电层，以便覆盖栅极绝缘层402和氧化物半导体层431，并且通过第三光刻工艺来蚀刻该导电层，从而形成源电极层415a和漏电极层415b（参见图9C）。
作为导电层的材料，能够使用选自铝、铬、铜、钽、钛、钼或钨的元素；含有该元素作为其成分的合金等。可以使用包含铝和选自钛、钽、钨、钼、铬、钕及钪的一种或更多种元素的材料。可以使用选自锰、镁、锆、铍或钇的材料。作为选择，可以使用包含铝和选自钛、钽、钨、钼、铬、钕或钪的一个或更多个元素的材料。
作为选择，导电层可以使用氧化物导电膜来形成。作为氧化物导电膜，能够使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟和氧化锡的合金（In2O3-SnO2，在某些情况下缩写为ITO）、氧化铟和氧化锌的合金（In2O3-ZnO）或者包含硅或氧化硅的这些氧化物导电材料中的任一种。
在这种情况下，其电导率高于用于氧化物半导体层431的材料或者其电阻率低于用于氧化物半导体层431的材料的材料被优选地用作氧化物导电膜的材料。氧化物导电膜的电导率能够通过增大载流子浓度来提高。此外，在氧化物导电膜内的载流子浓度能够通过增大氢浓度或者增加氧缺位来提高。
源电极层415a和漏电极层415b可以具有单层结构或者包括两个或更多个层的层状结构。
在本实施例中，100nm厚的第一钛层、200nm厚的铝层和100nm厚的第二钛层依次形成于氧化物半导体层431之上。然后，蚀刻包括第一钛层、铝层和第二钛层的叠层膜，从而形成源电极层415a和漏电极层415b（参见图9C）。
在热处理于导电层形成之后执行的情况下，使用具有高到足以经受住热处理的耐热性的导电层。
注意，每种材料和蚀刻条件被适当地调整，使得在蚀刻导电层时不会去除氧化物半导体层431。
注意，通过第三光刻工艺，只有氧化物半导体层431的一部分被蚀刻，从而在某些情况下形成具有凹槽（凹陷）的氧化物半导体层。
为了减少在光刻工艺中使用的光掩膜的数量以及工序的数量，蚀刻工艺可以使用作为曝光掩膜的多色调掩膜来执行，其中通过该多色调掩膜的光被发射出以具有多种强度。使用多色调掩膜形成的抗蚀剂掩膜具有多个厚度，并且能够通过灰化来改变形状；因而，抗蚀剂掩膜能够在用于将膜处理成不同图形的多种蚀刻工艺中使用。因此，对应于至少两种或更多种不同图形的抗蚀剂掩膜能够通过一个多色调掩膜来形成。因而，能够减少曝光掩膜的数量和相应的光刻工艺的数量，从而能够简化工艺。
然后，使用诸如氧化亚氮（N2O）、氮气（N2）或氩气（Ar）之类的气体来执行等离子体处理。以该等离子体处理，可去除贴附于暴露的氧化物半导体层的表面的所吸收的水等。作为选择，等离子体处理可以使用氧气和氩气的混合气体来执行。
在等离子体处理之后，用作保护性绝缘膜并且与氧化物半导体层的一部分接触的氧化物绝缘层416在没有暴露于空气的情况下形成（参见图9D）。
氧化物绝缘层416能够通过没有因此而混合诸如水或氢之类的杂质的方法（例如，溅射）来形成。氧化物绝缘层416的厚度能够至少为1nm或更大。当氢包含于氧化物绝缘层416之内时，氢进入氧化物半导体层431，使得氧化物半导体层431的背沟道具有较低的电阻（具有n型导电性）并且可能形成寄生沟道。因此，重要的是采用其中没有使用氢的沉积方法，以便氧化物绝缘层416含有尽可能少的氢。
沉积时的基板温度的范围是从室温到300°C。此外，沉积气氛能够是稀有气体（典型为氩气）气氛、氧气气氛或者包括稀有气体（典型为氩气）和氧气的气氛。
在本实施例中，在氧化物绝缘层416形成之前于200°C的温度下加热基板，并且将300nm厚的氧化硅膜形成为氧化物绝缘层416，以便覆盖源电极层415a和漏电极层415b。氧化硅膜通过其中将氧气用作溅射气体的溅射使用硅靶来形成。
然后，第二热处理（优选地在200-400°C下，例如，250-350°C）在惰性气体气氛或氧气气氛中执行。例如，第二热处理在氮气气氛中于250°C下执行1小时。通过第二热处理，氧化物半导体层（沟道形成区）的一部分在与氧化物绝缘层416接触的情况下被加热。通过第二热处理，能够将氧供应给氧化物半导体层（沟道形成区）。因而，与栅电极层411重叠的沟道形成区413能够是本征的。与源电极层415a重叠的源极区414a以及与漏电极层415b重叠的漏极区414b按照自对准的方式来形成。通过这些步骤，晶体管410得以形成。
可以在氧化物绝缘层416之上形成保护性绝缘层。例如，能够通过RF溅射来形成氮化硅膜。由于RF溅射具有高的生产率，因而它被优选地用作保护性绝缘层的沉积方法。保护性绝缘层优选地使用不含有诸如湿气、氢离子和OH-之类的杂质并且阻挡此类杂质从外部进入的无机绝缘膜来形成。在本实施例中，作为保护性绝缘层，保护性绝缘层403使用氮化硅膜来形成（参见图9D）。
此外，热处理可以在空气气氛中于100-200°C下执行1-30小时。在此，热处理于150°C下执行10小时。该热处理可以在固定的加热温度下执行。作为选择，加热温度的下列改变可以多次反复进行：加热温度从室温上升到100-200°C的某一温度，并且然后降低至室温。此外，该热处理可以在氧化物绝缘层形成之前于降低的压力下执行。当热处理在降低的压力下执行时，能够缩短加热时间。通过该热处理，将氢从氧化物半导体层431引入到氧化物绝缘层416。也就是，能够进一步地从氧化物半导体层中去除氢。
在85°C和2×106V/cm下对晶体管410执行12小时的偏压温度测试（BT测试）。结果，晶体管的电特性几乎没有改变，并且能够获得具有稳定的电特性的晶体管。
包含氧化物半导体的晶体管在本实施例中具有断态电流比包含硅等的晶体管低得多的电特性。因此，当将包含氧化物半导体的晶体管在本实施例中用作像素部分内的晶体管时，能够在不改变像素的电流结构等的情况下长时间地保持写入显示元件内的图像信号。因此，在显示静止图像等的情况下，能够降低写入频率。因而，能够降低功率消耗。
以该晶体管，能够长时间地保持写入显示元件内的图像信号。因此，即使在写入频率为低的情况下，也能够抑制像素的显示的劣化（改变）。
包含该晶体管的基板在本实施例中能够用作在图1、图2A到2E、图3A和3B、图4及图6中示出的基板301。也就是，在图2A到2E及图3A和3B中示出的基板601能够贴附于包含于本实施例中的晶体管内的基板。
本实施例能够与其它实施例及实例中的任意实施例或实例适当地结合。
[实例1]
在本实例中，对在包含于作为本发明的一种实施例的半导体装置内的像素部分中的晶体管的评价将参照图11、图12A和12B及图13A和13B来描述。在本实例中，在测试元件组（也称为TEG）内的断态电流的测量值将在下面描述。
图11示出了L/W=3μm/10000μm的晶体管的初始特性，其中，200个每个为L/W=3μm/50μm的晶体管并联连接。晶体管包含在沟道形成区内的高纯度的氧化物半导体层。另外，在图12A中示出了该晶体管的顶视图，以及在图12B中示出它的局部放大顶视图。在图12B内由虚线包围的区域是L/W=3μm/50μm且Lov=1.5μm的一个级的晶体管。注意，在此，Lov代表其中源电极层或漏电极层在沟道长度方向上与氧化物半导体层重叠的区域的长度。为了测量晶体管的初始特性，在源-栅电压（以下称为栅极电压或Vg）改变时的源-漏电流（以下称为漏极电流或Id）的特性的改变，即，Vg-Id特性在以下条件下测量：基板温度为室温，源-漏电压（以下称为漏极电压或Vd）是1V或10V，以及Vg从-20V改变到+20V。注意，图11示出了范围为从-20V到+5V的Vg。
如图11所示，具有10000μm的沟道宽度W的晶体管在1V和10V的Vd下具有1×10-13A或更小的断态电流，该断态电流小于或等于测量装置（由Agilent技术公司制造的半导体参数分析仪，Agilent4156C）的检测极限。也就是，可证实断态晶体管每微米沟道宽度的电流为10aA/μm或更小。注意，在沟道长度为3μm或更大的情况下，所估计的晶体管每微米沟道宽度的断态电流为10aA/μm或更小。
此外，其沟道宽度W为1000000μm（1m）的晶体管被类似地形成，并且进行测量。结果，可证实，断态电流为1×10-12A或更小，这接近于测量装置的检测极限。也就是，可证实，晶体管每微米沟道宽度的断态电流为1aA/μm或更小。
以下描述用于制造用来测量的晶体管的方法。
首先，作为基层，通过CVD，将氮化硅层形成于玻璃基板之上，以及将氧氮化硅层形成于氮化硅层之上。在氧氮化硅层之上，钨层通过溅射形成为栅电极层。在此，钨层被选择性地蚀刻，从而形成栅电极层。
然后，在栅电极层之上，100nm厚的氧氮化硅层通过CVD形成为栅极绝缘层。
然后，借助于In-Ga-Zn-O类金属氧化物靶子（摩尔比为In2O3:Ga2O3:ZnO=1:1:2）通过溅射将50nm厚的氧化物半导体层形成于栅极绝缘层之上。之后，通过对氧化物半导体层进行选择性蚀刻来形成岛状氧化物半导体层。
然后，在无尘烘炉（clean oven）中，在氮气气氛内于450°C下对氧化物半导体层执行1小时的第一热处理。
然后，作为源电极层和漏电极层，通过溅射将150nm厚的钛层形成于氧化物半导体层之上。在此，源电极层和漏电极层被选择性地蚀刻，并且各自具有3μm的沟道长度L和50μm的沟道宽度W的200个晶体管并联连接，从而获得L/W=3μm/10000μm的晶体管。
然后，作为保护性绝缘层，通过反应溅射来形成300nm厚的氧化硅层，以便与氧化物半导体层接触。在此，作为保护性层的氧化硅被选择性地蚀刻，使得开口形成于栅电极层、源电极层及漏电极层之上。之后，第二热处理在氮气气氛中于250°C下执行1小时。
然后，在测量Vg-Id特性之前于150°C下执行10小时的热处理。
通过这些步骤，制造出了底栅晶体管。
如图11所示出的那样，晶体管的断态电流为大约1×10-13A的原因在于：在这些制造步骤中能够充分地降低氧化物半导体层内的氢的浓度。
由载流子测量装置测得的在氧化物半导体层内的载流子浓度低于1×1012/cm3，优选地低于1×1011/cm3。也就是，在氧化物半导体层内的载流子浓度能够极为接近于0。
此外，晶体管的沟道长度L能够是10-1000nm。因而，电路能够更高速地操作。而且，由于断态电流的大小极小，因而能够降低功率消耗。
在电路设计中，当晶体管截止时，能够将氧化物半导体层看作绝缘体。
之后，估算在本实例中制造的晶体管的断态电流的温度特性。在考虑到其内使用晶体管的最终产品的环境阻力、性能维护等时，温度特性是重要的。应当理解，较小的变化量是优选的，这增加了产品设计的自由度。
对于温度特性，Vg-Id特性使用恒温室在以下条件下获得：设置有晶体管的基板被保持于-30°C、0°C、25°C、40°C、60°C、80°C、100°C及120°C的恒定温度下，漏极电压为6V，并且栅极电压从-20V改变到+20V。
图13A示出了在各个温度下测得的且相互叠加的Vg-Id特性，而图13B示出了由图13A中的虚线包围的断态电流的范围的放大图。在图中由箭头所示的最右侧的曲线是在-30°C下获得的曲线；最左侧的曲线是在120°C下获得的曲线；而在其它温度下获得的曲线位于它们之间。通态电流的温度相关性几乎没有能够观察得到。另一方面，同样如同图13B的放大图所清晰示出的，在除了栅极电压为-20V附近的情况下的全部温度下，断态电流为1×10-12A或更小，这接近于测量装置的检测极限，并且其温度相关性未被观察到。换言之，即使在120°C的高温度，断态电流也保持为1×10-12A或更小，并且假定沟道宽度W为10000μm，能够看出断态电流是相当低的。也就是，可证实，晶体管每微米沟道宽度的断态电流是100aA/μm或更小。注意，在沟道长度为3μm或更大的情况下，所估计的晶体管每微米沟道宽度的断态电流为100aA/μm或更小。
如上所述，包含高纯度的氧化物半导体的晶体管几乎没有显示出断态电流的温度相关性。可以说，氧化物半导体在高度提纯后没有显示出温度相关性，因为电导率类型变得极接近于本征的类型，并且费米能级位于禁带的中间。这同样由以下事实引起：氧化物半导体具有大的能隙并且包括很少的热激发载流子。
结果表明，其载流子密度在室温下低于1×1012/cm3，优选地低于1×1011/cm3的晶体管的断态电流为1aA/μm或更低。另外，当将该晶体管用作包含于半导体装置内的晶体管时，能够降低半导体装置的功率消耗，并且能够抑制显示退化（显示质量的降低）。此外，还可以提供其中抑制了因外部因素（例如，温度）所致的显示退化（改变）的半导体装置。
因此，当如同以上所描述的那样将包含高纯度的氧化物半导体的晶体管用作像素部分内的晶体管时，能够在不改变像素的电流结构等的情况下长时间地保持写入显示元件内的图像信号。因此，在显示静止图像等的情况下，能够降低写入频率。因而，能够降低功率消耗。
当如同以上所描述的那样使用高纯度的晶体管时，则能够长时间地保持写入显示元件的图像信号。因此，即使在写入频率为低的情况下，也能够抑制像素的显示的劣化（改变）。
如上所述，能够将包含高纯度的晶体管的基板用作在图1、图2A到2E、图3A和3B、图4及图6中示出的基板301。也就是，如上所述，在图2A到2E及图3A和3B中示出的基板601能够贴附于包含高纯度的晶体管的基板。
[实例2]
在本实例中，对在包含于作为本发明的一种实施例的半导体装置内的像素部分中的晶体管的评价将参照图14、图15和图16来描述。在本实例中，包含高纯度的氧化物半导体的晶体管的断态电流被精确地获得，并且示出了其结果。
首先，在用于测量电流的方法中使用的测试元件组将参照图14来描述。在图14内的测试元件组中，三个测量系统800并联地连接。测量系统800包括电容器802、晶体管804、晶体管805、晶体管806和晶体管808。晶体管804、晶体管805和晶体管806按照图9A到9D所示出的制造方法来形成，并且具有与图9D的结构类似的结构。
在测量系统800中，晶体管804的源极端子和漏极端子之一、电容器802的一个端子以及晶体管805的源极端子和漏极端子之一与电源（用于供应V2的电源）连接。晶体管804的源极端子和漏极端子中的另一个、晶体管808的源极端子和漏极端子之一、电容器802的另一端子以及晶体管805的栅极端子相互连接。晶体管808的源极端子和漏极端子中的另一个、晶体管806的源极端子和漏极端子之一以及晶体管806的栅极端子与电源（用于供应V1的电源）连接。晶体管805的源极端子和漏极端子中的另一个与晶体管806的源极端子和漏极端子中的另一个彼此连接，并且用作输出端子Vout。
用于控制晶体管804的通/断的电位Vext_b2被供应给晶体管804的栅极端子。用于控制晶体管808的通/断的电位Vext_b1被供应给晶体管808的栅极端子。此外，电位Vout由输出端子输出。
然后，描述用于以测量系统来测量断态电流的方法。
首先，描述其内为了测量断态电流而产生电位差的初始时段。在初始时段内，用于导通晶体管808的电位Vext_b1被输入晶体管808的栅极端子，并且电位V1被供应给与晶体管804的源极端子和漏极端子中的另一个连接的节点A（即，与晶体管808的源极端子和漏极端子之一、电容器802的另一端子及晶体管805的栅极端子连接的节点）。在此，电位V1为例如高电位。此外，晶体管804是截止的。
之后，用于截止晶体管808的电位Vext_b1被输入晶体管808的栅极端子，使得晶体管808截止。在使晶体管808截止之后，电位V1被设定为低。晶体管804被保持为截止。此外，电位V2被设定为低。因而，初始时段完成。
然后，描述断态电流的测量时段。在测量时段内，晶体管804的源极端子和漏极端子之一的电位（即，V2）以及晶体管808的源极端子和漏极端子中的另一个的电位（即，V1）被固定为低。另一方面，节点A的电位在测量时段内不固定（节点A处于浮置状态）。因此，电荷流过晶体管804，并且存储于节点A的电荷量随时间的流逝而改变。节点A的电位根据存储于节点A内的电荷量的变化而改变。也就是，输出端子的输出电位Vout同样被改变。断态电流能够根据这样获得的输出电位Vout来计算。
晶体管804、晶体管805、晶体管806及晶体管808每个都是包含高纯度的氧化物半导体的，具有10μm的沟道长度L和50μm的沟道宽度W的晶体管。在并联连接的三个测量系统800中，在第一测量系统内的电容器802的容量值是100fF；在第二测量系统内的电容器802的容量值是1pF；以及在第三测量系统内的电容器802的容量值是3pF。
注意，在断态电流的测量中，VDD是5V，而VSS是0V。在测量时段中，只有在每10-300秒中的100毫秒的时段内，电位V1才基本上为VSS和VDD，并且Vout被测量。此外，为计算流过元件的电流I而耗费的时间是大约30000秒。
图15示出了在电流测量所经过的时间Time与输出电位Vout之间的关系。图15示出了电位随时间的流逝而变化。
图16示出了在电流测量中计算出的断态电流。注意，图16示出了在源-漏电压V与断态电流I之间的关系。图16表明，在源-漏电压为4V的条件下，断态电流为大约40zA/μm。另外，在源-漏电压为3.1V的条件下，断态电流小于或等于10zA/μm。注意，1zA代表10-21A。
根据本实例，可证实，在包含高纯度的氧化物半导体的晶体管内的断态电流能够是充分低的。
当如同以上所描述的那样将包含高纯度的氧化物半导体的晶体管用作像素部分内的晶体管时，能够在不改变像素的电流结构等的情况下长时间地保持写入显示元件内的图像信号。因此，在显示静止图像等的情况下，能够降低写入频率。因而，能够降低功率消耗。
当如同以上所描述的那样使用高纯度的晶体管时，能够长时间地保持写入显示元件的图像信号。因此，即使在写入频率为低的情况下，也能够抑制像素的显示的劣化（改变）。
如上所述，能够将包含高纯度的晶体管的基板用作在图1、图2A到2E、图3A和3B、图4及图6中示出的基板301。也就是，如上所述，在图2A到2E及图3A和3B中示出的基板601能够贴附于包含高纯度的晶体管的基板。
本申请基于在2010年1月29日提交日本专利局的日本专利申请序列No.2010-019602，并在此以提及方式将该申请全文并入本文中。

Claims (24)

1.一种半导体装置，包括：
第一基板；
第二基板；
设置于所述第一基板的表面侧上的第一信号天线；以及
设置于所述第二基板上的第二信号天线和集成电路，
其中所述第二基板贴附于所述第一基板的背侧，并且
其中所述第一信号天线与所述第二信号天线彼此重叠，在它们之间设置有所述第一基板。
2.根据权利要求1所述的半导体装置，所述第一信号天线和所述第二信号天线各自被用作功率天线。
3.根据权利要求1所述的半导体装置，还包括：
设置于所述第一基板的所述表面侧上的第一功率天线；以及
设置于所述第二基板上的第二功率天线，
其中所述第一功率天线与所述第二功率天线彼此重叠，在它们之间设置有所述第一基板。
4.根据权利要求1所述的半导体装置，其中所述第一基板和所述第二基板每个都是柔性基板。
5.根据权利要求1所述的半导体装置，还包括包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件。
6.根据权利要求5所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
7.根据权利要求1所述的半导体装置，还包括扫描线驱动电路、信号线驱动电路以及包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件，所述晶体管的通/断由所述扫描线驱动电路来控制，图像信号从所述信号线驱动电路通过所述晶体管被输入到所述显示元件。
8.根据权利要求7所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
9.一种半导体装置，包括：
第一基板；
第二基板；
设置于所述第一基板的表面侧上的第一信号天线；以及
设置于所述第二基板上的第二信号天线和集成电路，
其中所述第二基板以粘合剂贴附于所述第一基板的背侧，并且
其中所述第一信号天线与所述第二信号天线彼此重叠，在它们之间设置有所述第一基板。
10.根据权利要求9所述的半导体装置，所述第一信号天线和所述第二信号天线各自被用作功率天线。
11.根据权利要求9所述的半导体装置，还包括：
设置于所述第一基板的所述表面侧上的第一功率天线；以及
设置于所述第二基板上的第二功率天线，
其中所述第一功率天线与所述第二功率天线彼此重叠，在它们之间设置有所述第一基板。
12.根据权利要求9所述的半导体装置，其中所述第一基板和所述第二基板每个都是柔性基板。
13.根据权利要求9所述的半导体装置，还包括包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件。
14.根据权利要求13所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
15.根据权利要求9所述的半导体装置，还包括扫描线驱动电路、信号线驱动电路以及包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件，所述晶体管的通/断由所述扫描线驱动电路来控制，图像信号从所述信号线驱动电路通过所述晶体管被输入到所述显示元件。
16.根据权利要求15所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
17.一种半导体装置，包括：
第一基板；
第二基板；
设置于所述第一基板的表面侧上的第一信号天线；以及
设置于所述第二基板上的第二信号天线和集成电路，
其中所述第二基板以粘合剂贴附于所述第一基板的背侧，
其中绝缘填料被混合到所述粘合剂中，并且
其中所述第一信号天线与所述第二信号天线彼此重叠，在它们之间设置有所述第一基板。
18.根据权利要求17所述的半导体装置，所述第一信号天线和所述第二信号天线各自被用作功率天线。
19.根据权利要求17所述的半导体装置，还包括：
设置于所述第一基板的所述表面侧上的第一功率天线；以及
设置于所述第二基板上的第二功率天线，
其中所述第一功率天线与所述第二功率天线彼此重叠，在它们之间设置有所述第一基板。
20.根据权利要求17所述的半导体装置，其中所述第一基板和所述第二基板每个都是柔性基板。
21.根据权利要求17所述的半导体装置，还包括包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件。
22.根据权利要求21所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
23.根据权利要求17所述的半导体装置，还包括扫描线驱动电路、信号线驱动电路以及包含在所述第一基板上的多个像素的像素部分，其中所述多个像素中的每个像素包括晶体管和显示元件，所述晶体管的通/断由所述扫描线驱动电路来控制，图像信号从所述信号线驱动电路通过所述晶体管被输入到所述显示元件。
24.根据权利要求23所述的半导体装置，其中所述晶体管的沟道形成区包含氧化物半导体层。
CN201180005414.8A 2010-01-29 2011-01-07 半导体装置与包含半导体装置的电子装置 Active CN102714001B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-019602 2010-01-29
JP2010019602 2010-01-29
PCT/JP2011/050599 WO2011093151A1 (en) 2010-01-29 2011-01-07 Semiconductor device and electronic device including the same

Publications (2)

Publication Number Publication Date
CN102714001A true CN102714001A (zh) 2012-10-03
CN102714001B CN102714001B (zh) 2015-11-25

Family

ID=44319143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180005414.8A Active CN102714001B (zh) 2010-01-29 2011-01-07 半导体装置与包含半导体装置的电子装置

Country Status (6)

Country Link
US (3) US9887450B2 (zh)
JP (3) JP2011175250A (zh)
KR (1) KR20120112803A (zh)
CN (1) CN102714001B (zh)
TW (1) TWI596830B (zh)
WO (1) WO2011093151A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337223A (zh) * 2013-05-02 2013-10-02 友达光电股份有限公司 显示模块、电子装置及应用于显示模块的方法
CN104885230A (zh) * 2012-12-25 2015-09-02 株式会社半导体能源研究所 半导体装置
CN107479228A (zh) * 2017-09-11 2017-12-15 京东方科技集团股份有限公司 显示模组及显示模组的制备方法
CN108292710A (zh) * 2015-12-31 2018-07-17 乐金显示有限公司 具有柔性显示面板的电子装置
CN109309288A (zh) * 2017-07-28 2019-02-05 三星电机株式会社 包括柔性基板的天线模块

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761966B1 (ko) 2010-03-31 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전력 공급 장치와 그 구동 방법
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
KR101986169B1 (ko) * 2012-01-10 2019-09-30 엘지전자 주식회사 이동 단말기
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102509582B1 (ko) * 2015-03-03 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
JP6560610B2 (ja) * 2015-12-18 2019-08-14 株式会社ジャパンディスプレイ 表示装置
CN106970680A (zh) * 2016-01-14 2017-07-21 苏州璨宇光学有限公司 显示模组
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN110462557B (zh) * 2017-03-21 2022-11-15 凸版印刷株式会社 显示装置及显示装置基板
JP6885134B2 (ja) * 2017-03-24 2021-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
KR20210056094A (ko) * 2019-11-08 2021-05-18 엘지디스플레이 주식회사 디스플레이 장치
KR20210083471A (ko) * 2019-12-26 2021-07-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280193A (ja) * 2003-03-12 2004-10-07 Sony Corp 通信装置
JP2004328605A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 非接触ｉｃカードリーダライタ装置
CN1722521A (zh) * 2004-05-18 2006-01-18 爱莎·艾伯莱鉴定科技集团有限公司 与在不同载波频率工作的转发器兼容的rfid阅读器的天线阵列
JP2008140398A (ja) * 2007-12-11 2008-06-19 Hitachi Chem Co Ltd Ｉｃカード
US20090002586A1 (en) * 2007-05-17 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2009106672A1 (en) * 2008-02-29 2009-09-03 Nokia Corporation Interrogation of rfid communication units
CN101572337A (zh) * 2008-04-30 2009-11-04 索尼株式会社 通信系统和天线设备

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2972896B2 (ja) 1990-09-21 1999-11-08 株式会社リコー 可逆性感熱記録材料
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07146481A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd 液晶表示基板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
FR2811108B1 (fr) * 2000-06-29 2002-09-27 A S K Dispositif peripherique d'affichage sans contact pour objet portable sans contact
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003167264A (ja) * 2001-12-03 2003-06-13 Sharp Corp 液晶表示装置
JP2003216111A (ja) * 2002-01-28 2003-07-30 Sharp Corp 表示装置および表示システム
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004163685A (ja) 2002-11-13 2004-06-10 Sharp Corp 表示装置用モジュール及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005102101A (ja) * 2003-09-01 2005-04-14 Matsushita Electric Ind Co Ltd ゲートアンテナ装置
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
JP5008823B2 (ja) 2004-03-19 2012-08-22 シャープ株式会社 表示装置
WO2005093900A1 (en) * 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7439862B2 (en) * 2004-05-18 2008-10-21 Assa Abloy Ab Antenna array for an RFID reader compatible with transponders operating at different carrier frequencies
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006018132A (ja) 2004-07-05 2006-01-19 Hitachi Displays Ltd 表示装置および情報端末装置
JP4096315B2 (ja) 2004-08-04 2008-06-04 セイコーエプソン株式会社 表示システム
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006078993A (ja) * 2004-09-13 2006-03-23 Sharp Corp 表示装置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7659892B2 (en) * 2005-03-17 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and portable terminal
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7321290B2 (en) * 2005-10-02 2008-01-22 Visible Assets, Inc. Radio tag and system
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4677917B2 (ja) * 2006-02-09 2011-04-27 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008083679A (ja) * 2006-08-31 2008-04-10 Seiko Epson Corp 表示装置および電子機器
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5178181B2 (ja) 2006-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008197714A (ja) 2007-02-08 2008-08-28 Dainippon Printing Co Ltd 非接触データキャリア装置及び非接触データキャリア用補助アンテナ
JP2008217776A (ja) * 2007-02-09 2008-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008233727A (ja) 2007-03-23 2008-10-02 Epson Imaging Devices Corp 液晶表示パネル
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
US7960916B2 (en) 2007-05-16 2011-06-14 Advanced Lcd Technologies Development Center Co., Ltd. Display device and electronic device using thin-film transistors formed on semiconductor thin films which are crystallized on insulating substrates
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) * 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009146088A (ja) 2007-12-13 2009-07-02 Hitachi Displays Ltd 静電結合型信号送受信回路
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009169327A (ja) 2008-01-21 2009-07-30 Hitachi Displays Ltd 電力伝送回路
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100321325A1 (en) * 2009-06-17 2010-12-23 Springer Gregory A Touch and display panel antennas

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004280193A (ja) * 2003-03-12 2004-10-07 Sony Corp 通信装置
JP2004328605A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 非接触ｉｃカードリーダライタ装置
CN1722521A (zh) * 2004-05-18 2006-01-18 爱莎·艾伯莱鉴定科技集团有限公司 与在不同载波频率工作的转发器兼容的rfid阅读器的天线阵列
US20090002586A1 (en) * 2007-05-17 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2008140398A (ja) * 2007-12-11 2008-06-19 Hitachi Chem Co Ltd Ｉｃカード
WO2009106672A1 (en) * 2008-02-29 2009-09-03 Nokia Corporation Interrogation of rfid communication units
CN101572337A (zh) * 2008-04-30 2009-11-04 索尼株式会社 通信系统和天线设备

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885230B (zh) * 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
CN104885230A (zh) * 2012-12-25 2015-09-02 株式会社半导体能源研究所 半导体装置
CN103337223B (zh) * 2013-05-02 2016-02-03 友达光电股份有限公司 显示模块、电子装置及应用于显示模块的方法
US9839144B2 (en) 2013-05-02 2017-12-05 Au Optronics Corporation Electronic device and display module with sensing antenna
CN103337223A (zh) * 2013-05-02 2013-10-02 友达光电股份有限公司 显示模块、电子装置及应用于显示模块的方法
WO2014176712A1 (zh) * 2013-05-02 2014-11-06 友达光电股份有限公司 显示模块、电子装置及应用于显示模块的方法
CN108292710A (zh) * 2015-12-31 2018-07-17 乐金显示有限公司 具有柔性显示面板的电子装置
CN108292710B (zh) * 2015-12-31 2020-03-10 乐金显示有限公司 具有柔性显示面板的电子装置
CN109309288A (zh) * 2017-07-28 2019-02-05 三星电机株式会社 包括柔性基板的天线模块
US10826193B2 (en) 2017-07-28 2020-11-03 Samsung Electro-Mechanics Co., Ltd. Antenna module including a flexible substrate
US11431079B2 (en) 2017-07-28 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Antenna module including a flexible substrate
CN107479228A (zh) * 2017-09-11 2017-12-15 京东方科技集团股份有限公司 显示模组及显示模组的制备方法

Also Published As

Publication number Publication date
JP2015146046A (ja) 2015-08-13
CN102714001B (zh) 2015-11-25
JP2012238030A (ja) 2012-12-06
US20200067175A1 (en) 2020-02-27
US20180183133A1 (en) 2018-06-28
KR20120112803A (ko) 2012-10-11
US20110187688A1 (en) 2011-08-04
US10862193B2 (en) 2020-12-08
WO2011093151A1 (en) 2011-08-04
US10468748B2 (en) 2019-11-05
JP2011175250A (ja) 2011-09-08
TW201203690A (en) 2012-01-16
TWI596830B (zh) 2017-08-21
JP5228131B2 (ja) 2013-07-03
US9887450B2 (en) 2018-02-06
JP5917748B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
CN102714001B (zh) 半导体装置与包含半导体装置的电子装置
JP6811301B2 (ja) 半導体装置
JP6510707B2 (ja) 半導体装置の作製方法
JP6756694B2 (ja) 半導体装置
CN103151266B (zh) 用于制造半导体器件的方法
CN102834861B (zh) 液晶显示设备和驱动该液晶显示设备的方法
CN102906881B (zh) 半导体装置
CN102484140B (zh) 半导体器件的制造方法
JP2023174725A (ja) 半導体装置
JP6208469B2 (ja) 半導体装置
CN101728383B (zh) 逻辑电路
JP2020167434A (ja) 半導体装置
TWI525834B (zh) 半導體裝置及其製造方法
JP2021051317A (ja) 表示装置
JP6924871B2 (ja) 発光表示パネル
CN102511082A (zh) 半导体器件及其制造方法
CN102783025A (zh) 脉冲信号输出电路和移位寄存器
CN102648490A (zh) 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
JP2013055651A (ja) パルス信号出力回路およびシフトレジスタ
CN102741915B (zh) 显示装置及驱动方法
JP2018093166A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant