JP2012238030A

JP2012238030A - 半導体装置

Info

Publication number: JP2012238030A
Application number: JP2012189557A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-01-29
Filing date: 2012-08-30
Publication date: 2012-12-06
Anticipated expiration: 2031-01-25
Also published as: US9887450B2; KR20120112803A; US10862193B2; TWI596830B; JP2015146046A; US20110187688A1; TW201203690A; US10468748B2; US20200067175A1; JP2011175250A; WO2011093151A1; JP5228131B2; CN102714001B; JP5917748B2; CN102714001A; US20180183133A1

Abstract

【課題】ＦＰＣを使用せずに信号や電力を入力することができる新規な半導体装置を提供
することを課題とする。
【解決手段】第１の基板と、第２の基板とを有する半導体装置であって、受信用のアンテ
ナが第１の基板の表面側に設けられ、第２の基板には、送信用のアンテナと集積回路とが
設けられ、第２の基板は、第１の基板の裏面側に貼り付けられており、受信用のアンテナ
と送信用のアンテナとは、第１の基板を介して重なっている。これにより、アンテナ間の
距離を一定に保つことができ、信号や電力を高効率で受信することが可能となる。
【選択図】図２

Description

半導体装置およびそれを用いた電子機器に関する。特にディスプレイおよびそれを用いた
電子機器に関する。

近年フラットパネルディスプレイが普及している。フラットパネルディスプレイは液晶テ
レビ、パーソナルコンピュータ、携帯電話、デジタルカメラ、携帯情報端末、ポータブル
オーディオ、など様々な機器に使用されている。ディスプレイとしては液晶、ＯＬＥＤ、
電子泳動素子などを用いたディスプレイが広く使われている。そして、画素部はトランジ
スタをマトリクス状に配置したアクティブマトリクス型ディスプレイが主流となっている
。

図１０に従来のディスプレイを構成する基板の外形図を示す。従来のディスプレイが有す
る基板９０１には、画素部９０２、信号線駆動回路（ソースドライバともいう）９０４、
走査線駆動回路（ゲートドライバともいう）９０３が設けられている。また走査線駆動回
路９０３、信号線駆動回路９０４が必要とする信号、および電力はＦＰＣ（Ｆｌｅｘｉｂ
ｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）９０５を介して外部より入力されていた（例え
ば、特許文献１）。ここで、走査線駆動回路９０３、信号線駆動回路９０４は、画素部の
トランジスタと同様に基板上に設けられたトランジスタで構成しても良いし、ＣＯＧ（Ｃ
ｈｉｐＯｎＧｌａｓｓ）技術で基板上にＩＣチップを貼り付けても良い。

特開２００８−２３３７２７号公報

ＦＰＣ９０５による接続はガラス基板、またはプラスチック基板などの可撓性基板（フレ
キシブル基板ともいう）上の配線とＦＰＣとを導電性樹脂を介して、接着しているもので
ある。ＦＰＣが有する複数の端子はそれぞれ１００μｍ×１ｍｍ程度の大きさであり、接
触面積はあまり大きなものではない。従って、基板上の配線とＦＰＣ端子との接着部分の
接続強度はあまり強固なものではなく、振動や温度変化が加わった場合には接続がはずれ
てしまうようなことがあった。特に可撓性基板を用いる場合は基板が曲がるため、振動に
より配線とＦＰＣ端子との接続がはずれ、接触不良となるおそれがあった。この場合ディ
スプレイに必要な信号や電力が行き渡らず、ディスプレイの動作不良を招くことがあった
。特に信号用の配線は数が多いため、接続部分に不良が発生する確率が高かった。そのた
めＦＰＣを使用せずに信号や電力を入れる方法が求められていた。

そこで、ＦＰＣを使用せずに信号や電力を入力することができる新規なディスプレイを提
供することを課題の一とする。またディスプレイに限らず、ＦＰＣを使用せずに信号や電
力を入力することができる新規な半導体装置を提供することを課題の一とする。

本発明の一態様は、ＦＰＣを使用せずに、信号および電力をそれぞれ無線で供給すること
ができる構成を有する半導体装置に係るものである。具体的には、第１の基板と第２の基
板とを有する。そして、第１の基板の表面側に、第１の信号用アンテナおよび第１の電源
用アンテナがそれぞれ設けられている。第２の基板には、第２の信号用アンテナおよび第
２の電源用アンテナがそれぞれ設けられている。第２の基板は、第１の基板の裏面側に貼
り付けられている。第１の信号用アンテナと第２の信号用アンテナとは、第１の基板を介
して重なって固定されている。また、第１の電源用アンテナと第２の電源用アンテナとは
、第１の基板を介して重なって固定されている。第１の信号用アンテナ、第１の電源用ア
ンテナはそれぞれ受信用のアンテナであり、第２の信号用アンテナ、第２の電源用アンテ
ナはそれぞれ送信用のアンテナである。

上記において、第１の信号用アンテナと第１の電源用アンテナとをそれぞれ別に設けてい
る。しかし、両アンテナを別に設けずに、１つのアンテナで信号用と電源用とを兼ねる構
成とすることも可能である。この場合、第１の基板には信号用兼電源用の第１のアンテナ
が１つ設けられ、第２の基板には信号用兼電源用の第２のアンテナが１つ設けられる。他
の構成は上記と同様とすることができる。すなわち、第２の基板は第１の基板の裏面側に
貼り付けられ、第１のアンテナと第２のアンテナとは、第１の基板を介して重なって固定
される。第１のアンテナは受信用のアンテナであり、第２のアンテナは送信用のアンテナ
である。

信号用の配線は本数が多く、直接接続する構成とした場合、接続箇所が多くなってしまう
。したがって、少なくとも信号処理部については無線（非接触）で信号の送受信を行うこ
ととする。これにより、ＦＰＣ端子部の接続不良の問題を解決することができる。

また、電源用の配線は本数が少なく、例えば基板あたりの本数を２本とすることが可能で
ある。このように電源用の配線は本数が少ないため、電源部については第１の基板上の配
線を、第２の基板上または他の基板上の配線と直接接続する構成とすることも可能である
。この場合はＦＰＣ等を用いて電源用の配線を外部端子と接続することができる。したが
って、上記において、第１の電源用アンテナおよび第２の電源用アンテナを設けない構成
とすることも可能である。

上記において、受信用の第１の信号用アンテナと送信用の第２の信号用アンテナとを複数
組設けることができる。このように信号用アンテナ（受信用と送信用）を複数組設けるこ
とにより信号の送受信速度を向上させることができる。本発明の一態様においては、ＦＰ
Ｃ等を用いた場合と比べて外部との接続部分における接続不良の問題が生じにくい。従っ
て、信号の入出力部分（すなわち、信号用アンテナ（受信用と送信用））を増やす構成を
容易に採用することができる。

上記において、第１の基板と第２の基板との貼り付けは、接着剤等を用いて行うことがで
きる。また、接着剤には、絶縁性のフィラーが混合された材料を用いてもよい。接着剤と
して、絶縁性のフィラーが混合された材料を用いることにより、貼り付け部分（すなわち
接着部分）の厚さをより均一にすることができる。

また、第１の基板と第２の基板との貼り付けを行う領域は、第１の基板、第２の基板共に
アンテナが設けられた領域を含む領域とすることができる。したがって、第１の基板と第
２の基板との貼り付け部分の面積は、アンテナが占有する面積と同じ、またはそれ以上と
することができる。アンテナはある程度の大きさを有している。そのため、貼り付け部分
の面積もある程度の大きさを有することになる。したがって、貼り付け部分の接着強度を
強固にすることが可能である。

上記において、第１の基板は可撓性基板（フレキシブル基板ともいう）を用いることがで
きる。可撓性基板を用いて基板を曲げたり撓ませたりした場合でも、本発明の一態様では
、アンテナ間の距離を一定に保つことができ、信号、電力を高効率で受信することが可能
となる。このように、本発明の一態様に係る半導体装置は、基板を曲げたり撓ませたりす
ることで様々な形態をとることが可能である。基板は、一定の厚さを有し、かつ、信号、
電力の送受信に使う周波数を有する電磁波を通す材料からなるものであれば用いることが
できる。信号、電力の送受信に使う周波数を有する電磁波を通す材料としては、絶縁性の
材料を用いることができる。また、第１の基板に貼り付けられる第２の基板についても、
可撓性基板を用いることができる。第２の基板を可撓性基板にすることで、第１の基板が
曲げられた場合に第２の基板も同じように曲げられる。そのため、基板を曲げたり撓ませ
たりした場合でも、アンテナ間の距離を一定に保つことができる。

上記において、第１の基板は、厚さが０．１ｍｍ以上３．０ｍｍ以下の範囲である薄板状
またはフィルム状の基板を用いることができる。ここでフィルム状の基板とは、薄くて可
撓性を有する基板のことをいうものとする。薄板状またはフィルム状の基板を用いること
により、信号、電力の受信が高効率で行える。また、送信用のアンテナと受信用のアンテ
ナとが所定の距離に置かれた場合に限定的に通信不良がおきる現象、いわゆる中抜け現象
を防止することができる。第１の基板の表面側および裏面側に設けられる２つのアンテナ
の距離は、ほぼ第１の基板の厚さで決定されるからである。第１の基板が上記範囲を超え
た厚さである場合には、中抜け現象が起こるおそれがある。ただし、第１の基板の厚さは
必ずしも上記範囲に限定されるものではない。信号、電力の送受信が行え、かつ、中抜け
現象が起こらない厚さであれば用いることができる。

上記において、第１の基板には、複数の画素を有する画素部が設けられた構成とすること
ができる。複数の画素はそれぞれ、トランジスタと表示素子を有する構成とすることがで
きる。

上記において、第１の基板には、複数の画素を有する画素部と、走査線駆動回路と、信号
線駆動回路と、が設けられた構成とすることができる。複数の画素はそれぞれ、走査線駆
動回路によってスイッチングが制御されるトランジスタ（スイッチングトランジスタとも
いう）と、信号線駆動回路からトランジスタを介して画像信号が入力される表示素子と、
を有する構成とすることができる。

上記において、表示素子は、液晶素子、発光素子または電子泳動素子を用いることができ
る。電気泳動素子を用いることで消費電力を低減することができる。また、液晶素子を用
いる場合は、反射型を用いることが望ましい。反射型の液晶素子は画素電極に反射電極を
用いることで作製することができる。これによりバックライト用の電力を削減でき、半導
体装置の消費電力を低減することができる。

上記において、トランジスタは、チャネル形成領域が酸化物半導体層により形成された構
成とすることができる。酸化物半導体を用いたトランジスタは、シリコン等を用いたトラ
ンジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、画素
のスイッチングトランジスタとして酸化物半導体を用いたトランジスタを採用することに
より、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持すること
が可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下させる
ことができる。これにより消費電力を低減することができる。

本発明の一態様は、無線（非接触）で信号を送受信するものである。したがって、上記の
とおり、画素のスイッチングトランジスタとして酸化物半導体を用いたトランジスタを採
用し、書き込み周波数や信号の送受信速度を低下させることができる技術は、本発明の一
態様において非常に有用である。上記トランジスタを採用することにより、表示素子に書
き込んだ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、
当該画素の表示の劣化（変化）を抑制することができる。

本発明の一態様によれば、ＦＰＣを使用せずに、信号、電力をそれぞれ無線で供給するこ
とにより、ＦＰＣ端子部に発生する接触不良の問題を解決することができる。また、信号
、電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うこと
ができる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つこと
ができ、信号、電力を高効率で受信することが可能となる。

また、基板に可撓性基板を採用した場合でも、アンテナ間の距離を一定に保つことができ
、信号、電力を高効率で受信することが可能となる。そのため、基板を曲げたり撓ませた
りすることで様々な形態をとることが可能である。

また、画素部が有するスイッチングトランジスタとして、酸化物半導体を用いたトランジ
スタを採用することで、表示素子に書き込んだ画像信号を長期間保持することができる。
したがって、信号、電力をそれぞれ無線で供給した場合においても、高画質の画像を表示
することができる。

半導体装置の上面図の一例。半導体装置の上面図および断面図の一例。半導体装置の斜視図及び断面図の一例。半導体装置のブロック図の一例。半導体装置に入力される信号波形の一例。半導体装置のブロック図の一例。半導体装置が有する画素部の構成の一例。半導体装置が有する画素部における画像信号のリークの経路を示した模式図の一例。半導体装置が有するトランジスタの構成および作製工程の一例。半導体装置の上面図の一例。半導体装置が有するトランジスタの評価素子のＶｇ−Ｉｄ特性の一例。半導体装置が有するトランジスタの評価素子の上面図の一例。半導体装置が有するトランジスタの評価素子のＶｇ−Ｉｄ特性の一例。半導体装置が有するトランジスタの特性評価用回路図の一例。半導体装置が有するトランジスタの特性の一例。半導体装置が有するトランジスタの特性の一例。

本発明の実施の形態および実施例について、図面を参照して以下に説明する。ただし、
本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱す
ることなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解さ
れるからである。したがって、本発明は以下に示す実施の形態および実施例の記載内容の
みに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあ
たり、同じものを指す符号は異なる図面間でも共通して用いる。

（実施の形態１）
本実施の形態は、開示する発明の一態様である半導体装置の一例について、図１、図２を
参照して説明する。本実施の形態では、半導体装置がディスプレイである例を示す。

図１は、本実施の形態に示す半導体装置が有する基板３０１の上面図の一例である。基板
３０１には、信号用アンテナ３０５、電源用アンテナ３０６が設けられている。信号用ア
ンテナ３０５、電源用アンテナ３０６はそれぞれ受信用に用いられる。また、各アンテナ
に電気的に接続するように信号処理部３０７、電源部３０８が設けられている。

また、本実施の形態に示す半導体装置はディスプレイであり、基板３０１には画素部３０
２が設けられている。画素部３０２は複数の画素を有している。そして、画素部３０２が
有する複数の画素を駆動するため、走査線駆動回路３０３、信号線駆動回路３０４が設け
られている。なお、これらのアンテナ等が設けられている側を基板の表面側ということに
する。

図２は、本実施の形態に示す半導体装置が有する基板３０１、基板６０１の上面図および
断面図の一例である。

図２（Ａ）は、基板３０１の上面図の一例である。図２（Ａ）の構成は、図１とほぼ同様
である。すなわち、基板３０１には、信号用アンテナ３０５、電源用アンテナ３０６が設
けられている。信号用アンテナ３０５、電源用アンテナ３０６はそれぞれ受信用に用いら
れる。また、各アンテナに電気的に接続するように信号処理部３０７、電源部３０８が設
けられている。また、基板３０１には画素部３０２が設けられている。図２（Ａ）では、
走査線駆動回路、信号線駆動回路を図示していないが、図１と同様に走査線駆動回路、信
号線駆動回路を有する構成とすることができる。

図２（Ｂ）は、基板６０１の上面図の一例である。基板６０１には、信号用アンテナ６０
５、電源用アンテナ６０６が設けられている。信号用アンテナ６０５、電源用アンテナ６
０６はそれぞれ送信用に用いられる。また、各アンテナに電気的に接続するように集積回
路６０２が設けられている。また、集積回路６０２で必要とされる信号および電力は外部
より入力される構成を有している。集積回路６０２で必要とされる信号および電力は無線
で供給することが可能である。その場合は、信号用アンテナ６０５、電源用アンテナ６０
６とは別にアンテナを設ければよい。また、集積回路６０２で必要とされる信号および電
力はＦＰＣ等を介して外部より入力される構成とすることもできる。

図２（Ｃ）、図２（Ｄ）には、図２（Ａ）に示す基板３０１のＡ−Ａ’断面、および図２
（Ｂ）に示す基板６０１のＢ−Ｂ’断面をそれぞれ示す。図２（Ｃ）は、基板３０１と基
板６０１とを貼り付ける前の断面図の一例であり、図２（Ｄ）および図２（Ｅ）は、基板
３０１と基板６０１とを貼り付けた後の断面図の一例である。

図２（Ｃ）に示すように、基板３０１のＡ−Ａ’断面には信号用アンテナ３０５が設けら
れている。また、基板３０１の画素部３０２の上方には基板３３１が設けられている。基
板３３１は、画素電極に対向する対向電極が設けられる基板、または画素部３０２を保護
する基板、または画素部３０２を封止する基板として用いられる。基板６０１のＢ−Ｂ’
断面には信号用アンテナ６０５が設けられている。

図２（Ｄ）は、基板３０１と基板６０１とを貼り付けた後の断面図の一例である。図２（
Ｄ）に示すように、基板３０１の裏面側に基板６０１が貼り付けられる。基板６０１は信
号用アンテナ６０５等が設けられている側が、基板３０１側となるように貼り付けられる
。貼り付けられる際に、基板３０１と基板６０１とは上面からみて、信号用アンテナ３０
５と信号用アンテナ６０５とが重なるように配置される。また、基板３０１と基板６０１
とは上面からみて、電源用アンテナ３０６と電源用アンテナ６０６とが重なるように配置
される。このようにして、信号用アンテナ３０５と信号用アンテナ６０５とが基板３０１
を介して重なって固定される。また、電源用アンテナ３０６と電源用アンテナ６０６とが
基板３０１を介して重なって固定される。また、図２（Ｅ）に示すように、基板６０１の
裏面側に基板３０１が貼り付けられても良い。

このように、受信用のアンテナ（信号用アンテナ３０５、電源用アンテナ３０６）と送信
用のアンテナ（信号用アンテナ６０５、電源用アンテナ６０６）とをそれぞれ基板３０１
または基板６０１を介して重ねることによって、信号および電力を高効率で受信すること
が可能となる。受信効率を高くすることによって、ある電界強度で限定的に通信不良があ
る現象、いわゆる中抜け現象を防止することができる。

また、図２（Ｃ）、図２（Ｄ）、図２（Ｅ）には図示していないが、基板６０１において
、信号用アンテナ６０５、電源用アンテナ６０６の上に絶縁膜を設けることができる。同
様に基板３０１においても、信号用アンテナ３０５、電源用アンテナ３０６の上に絶縁膜
を設けることができる。これらの絶縁膜は保護膜としての機能を有することができる。ま
た、これらの絶縁膜は基板の表面を平坦化する機能を有することができる。電源用アンテ
ナ６０６の上に絶縁膜を設ける場合は、この絶縁膜を接着面とすることができる。

基板３０１と基板６０１との貼り付けは、接着剤等を用いて行うことができる。接着剤の
材料は、基板３０１と基板６０１の接着面同士を接着する強度が強固である材料を用いる
ことができる。また、接着剤の層（接着層という）の厚さが薄くできるような材料を用い
ることができる。接着層を薄く設けることにより、面内で接着層の厚さを均一にすること
ができる。

また、接着剤には、絶縁性のフィラーが混合された材料を用いてもよい。接着剤として、
絶縁性のフィラーが混合された材料を用いることにより、接着層の厚さをより均一にする
ことができる。

また、基板３０１と基板６０１との貼り付けを行う領域は、基板３０１、基板６０１共に
アンテナが設けられた領域を含む領域とすることができる。例えば、基板３０１は、図２
（Ａ）に斜線で示す領域３４１を、貼り付けを行う領域とすることができる。基板６０１
は、図２（Ｂ）に斜線で示す領域６４１を、貼り付けを行う領域とすることができる。こ
のように、基板３０１と基板６０１との貼り付け部分の面積は、アンテナが占有する面積
と同じ、またはそれ以上とすることができる。アンテナはある程度の大きさを占有してい
る。そのため、貼り付け部分の面積もある程度の大きさを有することになる。したがって
、貼り付け部分の接着強度を強固にすることが可能である。

基板３０１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲のものを用いることができる
。これにより、信号、電力の受信が高効率で行える。また、送信用のアンテナと受信用の
アンテナとが所定の距離に置かれた場合に限定的に通信不良がおきる現象、いわゆる中抜
け現象を防止することができる。基板３０１の表面側および裏面側に設けられる信号用ア
ンテナ３０５と信号用アンテナ６０５との距離、および電源用アンテナ３０６と電源用ア
ンテナ６０６との距離は、ほぼ基板３０１の厚さで決定されるからである。基板３０１が
上記範囲を超えた厚さを有する場合には、中抜け現象が起こるおそれがある。ただし、基
板３０１の厚さは必ずしも上記範囲に限定されるものではない。信号、電力の送受信が行
え、かつ、中抜け現象が起こらない厚さであれば上記範囲外でも用いることができる。

なお、図１、図２（Ａ）において、信号用アンテナ３０５と信号処理部３０７とが別に示
されているが、信号用アンテナ３０５は信号処理部３０７に含まれる構成としてもよい。
また図１、図２（Ａ）では、電源用アンテナ３０６と電源部３０８とが別に示されている
が、電源用アンテナ３０６は電源部３０８に含まれる構成としてもよい。また、アンテナ
の形状については渦巻状に限らず、棒状、ループ状等の形状を用いることも可能である。

また、本実施の形態では信号用アンテナ３０５（受信用）と信号用アンテナ６０５（送信
用）とを１組設ける例を示している。しかしこれに限定されず、信号用アンテナ３０５と
信号用アンテナ６０５とを複数組設けることができる。この場合、複数の信号用アンテナ
３０５（受信用）は、基板３０１の空いているスペースに設けることができる。また、複
数の信号用アンテナ６０５（送信用）は、そのうちの一部または全部を電源用アンテナ６
０６が設けられている基板６０１に設けることができる。複数の信号用アンテナ６０５（
送信用）のうちの一部を電源用アンテナ６０６が設けられている基板６０１に設ける場合
は、他の信号用アンテナ６０５（送信用）は別の基板に設けることができる。

このように信号用アンテナ３０５と信号用アンテナ６０５（受信用と送信用）を複数組設
けることにより信号の送受信速度を向上させることができる。本実施の形態によれば、Ｆ
ＰＣ等を用いた場合と比べて外部との接続部分における接続不良の問題が生じにくいため
、信号の入出力部分（すなわち、信号用アンテナ３０５と信号用アンテナ６０５（受信用
と送信用））を増やす構成を容易に採用することができる。

本実施の形態によれば、ＦＰＣを使用せずに、信号、電力をそれぞれ無線で供給すること
により、ＦＰＣ端子部に発生する接触不良の問題を解決することができる。また、信号、
電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことが
できる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことが
でき、信号、電力を高効率で受信することが可能となる。

本実施の形態に示した半導体装置は、液晶テレビ、パーソナルコンピュータ、携帯電話、
携帯書籍、デジタルカメラ、携帯情報端末、ポータブルオーディオ、など様々な機器のデ
ィスプレイとして用いることができる。

本実施の形態に示した半導体装置は、振動や温度変化に強いので、様々な用途のディスプ
レイとして用いることができる。例えば、汽車、電車、自動車、船、飛行機などの乗り物
に設置されるディスプレイとして用いることができる。また、駅、建物などの建築物の壁
や柱に設置されるディスプレイとして用いることができる。また、携帯電話、携帯書籍、
携帯情報端末等の携帯機器に設置されるディスプレイとして用いることができる。また、
防水機能を備えた機器に用いることができる。

また本実施の形態に示した半導体装置は、ディスプレイ以外の電子部品や電子機器に用い
ることも可能である。

なお、電源用の配線は本数が少なく、例えば基板あたりの本数を２本とすることが可能で
ある。このように電源用の配線は本数が少ないため、電源部については基板３０１上の配
線を、基板６０１上の配線と直接接続する構成とすることも可能である。この場合はＦＰ
Ｃ等を用いて電源用の配線を外部端子と接続することができる。したがって、上記におい
て、電源用アンテナ３０６および電源用アンテナ６０６を設けない構成とすることも可能
である。この場合においても、信号用の配線は本数が多いため、信号を無線で供給するこ
とにより、ＦＰＣ端子部に発生する接触不良の問題を解決することができる。また、信号
を無線で供給した場合においても、信号の受信を高効率で行うことができる。また、振動
や温度変化が加わった場合でもアンテナ間の距離を一定に保つことができ、信号を高効率
で受信することが可能となる。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である
。

（実施の形態２）
本実施の形態は、開示する発明の一態様である半導体装置の一例について、図３を参照し
て説明する。本実施の形態では、基板が可撓性基板である例を示す。また、本実施の形態
は、半導体装置がディスプレイである例を示す。

図３は、本実施の形態に示す半導体装置が有する基板３０１、基板６０１の斜視図および
断面図の一例である。

図３（Ａ）は、基板３０１、基板６０１の斜視図の一例である。図３（Ａ）の構成は、図
１、図２（Ａ）および図２（Ｂ）とほぼ同様である。すなわち、図３（Ａ）に示す基板３
０１には、信号用アンテナ３０５、電源用アンテナ３０６が設けられている。信号用アン
テナ３０５、電源用アンテナ３０６はそれぞれ受信用に用いられる。また、各アンテナに
電気的に接続するように信号処理部３０７、電源部３０８が設けられている。また、基板
３０１には画素部３０２が設けられている。図３（Ａ）では、走査線駆動回路、信号線駆
動回路を図示していないが、図１と同様に走査線駆動回路、信号線駆動回路を有する構成
とすることができる。

また、図３（Ａ）に示す基板６０１には、信号用アンテナ６０５、電源用アンテナ６０６
が設けられている。信号用アンテナ６０５、電源用アンテナ６０６はそれぞれ送信用に用
いられる。また、各アンテナに電気的に接続するように集積回路６０２が設けられている
。

図３（Ｂ）は、基板３０１と基板６０１とを貼り付けた後の断面図の一例である。図３（
Ｂ）に示すように、基板３０１の裏面側に基板６０１が貼り付けられる。基板６０１は信
号用アンテナ６０５等が設けられている側が、基板３０１側となるように貼り付けられる
。貼り付けられる際に、基板３０１と基板６０１とは上面からみて、信号用アンテナ３０
５と信号用アンテナ６０５とが重なるように配置される。また、基板３０１と基板６０１
とは上面からみて、電源用アンテナ３０６と電源用アンテナ６０６とが重なるように配置
される。このようにして、受信用のアンテナ（信号用アンテナ３０５、電源用アンテナ３
０６）と送信用のアンテナ（信号用アンテナ６０５、電源用アンテナ６０６）とが、基板
３０１を介して重なって固定される。

本実施の形態では、基板３０１と基板６０１とに可撓性基板を用いる。可撓性基板とは、
曲げる、或いは折り曲げることができる（フレキシブル）基板のことであり、例えば、ポ
リカーボネート、ポリアリレート、ポリエーテルスルフォンからなるプラスチック基板等
が挙げられる。また、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビ
ニル、塩化ビニル等からなるフィルム）、無機蒸着フィルムなどを用いることもできる。

可撓性基板は基板が曲がったり撓んだりする。そのため、例えば受信用のアンテナが可撓
性基板に設けられ、送信用のアンテナが別の基板に設けられていた場合、受信用アンテナ
と送信用アンテナとの距離を一定に保てないおそれがある。しかし、本実施の形態では、
受信用のアンテナ（信号用アンテナ３０５、電源用アンテナ３０６）と送信用のアンテナ
（信号用アンテナ６０５、電源用アンテナ６０６）とがそれぞれ基板３０１に固定されて
いる。したがって、図３（Ｂ）に示すように、基板３０１が曲がったり撓んだりした場合
でも、受信用アンテナと送信用アンテナとの距離を一定に保つことができる。その結果、
基板３０１が曲がったり撓んだりした場合でも、信号、電力を高効率で受信することが可
能となる。

このように、本実施の形態の半導体装置は、基板３０１を曲げたり撓ませたりすることが
できる。基板３０１を曲げたり撓ませたりすることで様々な形態をとることが可能である
。基板３０１は、一定の厚さを有し、かつ、信号、電力の送受信に使う周波数を有する電
磁波を通す材料からなるものであれば用いることができる。信号、電力の送受信に使う周
波数を有する電磁波を通す材料としては、絶縁性の材料を用いることができる。また、基
板３０１に貼り付けられる基板６０１についても、可撓性基板を用いることができる。基
板６０１を可撓性基板にすることで、基板３０１が曲げられた場合に基板６０１も同じよ
うに曲げられる。そのため、基板を曲げたり撓ませたりした場合でも、アンテナ間の距離
を一定に保つことができる。

（実施の形態３）
本実施の形態は、開示する発明の一態様である半導体装置の構成、動作の一例について、
図４、図５を参照して説明する。本実施の形態では、半導体装置がディスプレイである例
を示す。

図４は、本実施の形態に示す半導体装置のブロック図の一例である。ここでは半導体装置
が有する基板３０１について説明する。

図４に示されるように、基板３０１は、信号用アンテナ３０５を含んで構成される信号処
理部３０７と、電源用アンテナ３０６を含んで構成される電源部３０８と、画素部３０２
と、画素部３０２を駆動する走査線駆動回路３０３と、信号線駆動回路３０４と、を有し
ている。

信号処理部３０７は、信号用アンテナ３０５、復調回路３１１、クロック発生回路３１２
、信号処理回路３１３、メモリ回路３１４、メモリ回路３１５、ディスプレイコントロー
ラ３１６などから構成されている。また、電源部３０８は、電源用アンテナ３０６、整流
回路３２１、バッテリー（またはキャパシタ）３２２、ＤＣＤＣコンバータ３２３などか
ら構成されている。信号用アンテナ３０５、電源用アンテナ３０６はそれぞれ受信用とし
て用いられる。

図５は、本実施の形態に示す半導体装置が有する信号用アンテナ３０５に入力される信号
波形を示したものである。信号は変調をかけており、変調波７０２と非変調波７０１とに
よって構成される。変調波は符号化して送信することによって、その信頼性を向上させる
ことができる。符号化の方式はマンチェスタ、変形ミラー、ＮＲＺなどを用いれば良いが
これに限定されるものではない。

また、非変調波７０１の周波数として１３．５６ＭＨｚを使用することができるが、この
周波数に限定されるものではない。周波数を高くすることによって、データ量を多くする
ことができる。

次に、本実施の形態に示す半導体装置の動作について説明する。信号用アンテナ３０５に
入力された信号は復調回路３１１と、クロック発生回路３１２に入力される。復調回路３
１１において変調波（図５に示す変調波７０２）は復調される。復調回路３１１はダイオ
ードを用いた整流回路などを用いて構成されるがこれに限定されるものではない。また、
クロック発生回路３１２は非変調波（図５に示す非変調波７０１）を用いてクロック信号
を発生させる。クロック信号は非変調波（図５に示す非変調波７０１）の周波数そのまま
でも良いし、分周回路を用いて、周波数を下げても良い。

復調された信号とクロック信号は信号処理回路３１３に入力され、符号化を解除され、も
との画像信号に戻される。ここでの画像信号はメモリ回路３１４、メモリ回路３１５、デ
ィスプレイコントローラ３１６に入力される。ディスプレイコントローラ３１６は画像信
号から画素部３０２を駆動する走査線駆動回路３０３用および信号線駆動回路３０４用の
クロック信号、スタートパルス、ラッチパルスなどを出力する。また、信号処理回路３１
３は画像信号から画素部３０２に入力するデータを抜き出しメモリ回路３１４およびメモ
リ回路３１５に入力する。メモリ回路が２つあるのは、送られたデータを１つのメモリに
蓄積する間に、もう一つのメモリを読み出して表示を行うためである。次のデータを蓄積
する際には、データを蓄積するメモリと読み出しを行うメモリとを入れ替えればよい。

次に電源部３０８について説明を行う。電源部３０８は、電源用アンテナ３０６、整流回
路３２１、バッテリー（またはキャパシタ）３２２、ＤＣＤＣコンバータ３２３などから
構成されている。整流回路３２１はダイオードを用いた復調回路によって構成するのが一
般的ではあるがこれに限定されない。この整流された電圧をバッテリー（またはキャパシ
タ）３２２で蓄電する。そしてＤＣＤＣコンバータ３２３を介して、信号処理部３０７、
走査線駆動回路３０３、信号線駆動回路３０４に電力を供給（電源供給ともいう）する。
電力供給用の周波数は信号供給用の周波数と一致させる必要はなく、異なる周波数であっ
ても良い。

復調回路３１１、クロック発生回路３１２、信号処理回路３１３、メモリ回路３１４、メ
モリ回路３１５、ディスプレイコントローラ３１６、整流回路３２１、ＤＣＤＣコンバー
タ３２３などの回路は画素部３０２の複数の画素がそれぞれ有するトランジスタと同じ構
造のトランジスタで構成しても良いし、画素が有するトランジスタとは異なる構造のトラ
ンジスタで構成しても良いし、ＩＣチップを貼り付けても良い。

本実施の形態に示す半導体装置が有する基板３０１に、図２、図３に示す基板６０１を貼
り付けて用いることができる。

（実施の形態４）
本実施の形態は、開示する発明の一態様である半導体装置の一例について、図６を参照し
て説明する。本実施の形態は、信号用アンテナと電源用アンテナとを共通化した例を示す
。また、本実施の形態は、半導体装置がディスプレイである例を示す。

図６は、本実施の形態に示す半導体装置のブロック図の一例である。ここでは半導体装置
が有する基板３０１について説明する。

図６に示されるように、基板３０１は、アンテナ３３５と、信号処理部３０７と、電源部
３０８と、画素部３０２と、画素部３０２を駆動する走査線駆動回路３０３と、信号線駆
動回路３０４と、を有している。

アンテナ３３５は、信号用と電源用とを兼ねている。アンテナ３３５は受信用として用い
られる。このように信号用アンテナと電源用アンテナとを共通化することで、アンテナを
設置するスペースを縮小することができる。この場合は、電力供給用の周波数と信号供給
用の周波数とは共通のものとなる。

アンテナ３３５以外の構成、動作は図４と同様である。

本実施の形態によれば、ＦＰＣを使用せずに、信号、電力をそれぞれ無線で供給すること
により、ＦＰＣ端子部に発生する接触不良の問題を解決することができる。また、信号、
電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことが
できる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことが
でき、信号、電力を高効率で受信することが可能となる。また、アンテナを設置するスペ
ースを縮小することができる。

（実施の形態５）
本実施の形態は、開示する発明の一態様である半導体装置の一例について、図７、図８を
参照して説明する。本実施の形態では、半導体装置がディスプレイである場合において、
半導体装置が有する画素部およびそれを駆動する駆動回路の一例について説明する。具体
的には、本実施の形態では、半導体装置が、トランジスタがマトリクス状に配置されてい
る画素部を有するアクティブマトリクス型の液晶ディスプレイである場合において、画素
部およびそれを駆動する駆動回路の例について図７、図８を参照して説明する。本実施の
形態では、表示素子として液晶素子を用いる例を示す。

図７（Ａ）は、液晶ディスプレイの構成例を示す図である。図７（Ａ）に示すように、液
晶ディスプレイは、走査線駆動回路３０３と、信号線駆動回路３０４と、画素部３０２と
を有する。さらに、画素部３０２は、マトリクス状に配列された複数の画素１４を有する
。図７（Ｂ）は、当該画素の構成例を示す図である。図７（Ｂ）に示す画素１４は、ゲー
ト端子が走査線駆動回路３０３に電気的に接続され、第１端子が信号線駆動回路３０４に
電気的に接続されたトランジスタ１５と、一方の端子がトランジスタ１５の第２端子に電
気的に接続され、他方の端子が共通電位（Ｖｃｏｍ）を供給する配線に電気的に接続され
た液晶素子１６と、一方の端子がトランジスタ１５の第２端子及び液晶素子１６の一方の
端子に電気的に接続され、他方の端子が共通電位（Ｖｃｏｍ）を供給する配線に電気的に
接続される容量素子１７とを有する。走査線駆動回路３０３、信号線駆動回路３０４は、
画素部のトランジスタ１５と同様に、半導体装置が有する基板上に設けられたトランジス
タで構成しても良いし、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）技術で、半導体装置が有
する基板上にＩＣチップを貼り付けても良い。

本実施の形態の液晶ディスプレイは、走査線駆動回路３０３によってトランジスタ１５の
スイッチングを制御し、信号線駆動回路３０４からトランジスタ１５を介して液晶素子１
６に画像信号が入力される。なお、液晶素子１６は、一方の端子及び他方の端子に挟持さ
れた液晶層を有する。該液晶層には当該画像信号と共通電位（Ｖｃｏｍ）の電位差分の電
圧が印加され、当該電圧によって該液晶層の配向状態が制御される。本実施の形態の液晶
ディスプレイでは、当該配向を利用して各画素１４の表示を制御している。なお、容量素
子１７は、液晶素子１６に印加される電圧を保持するために設けられている。

また、本実施の形態に示した液晶ディスプレイは、ディスプレイコントローラ３１６によ
って、走査線駆動回路３０３及び信号線駆動回路３０４の動作を制御することで、画素部
３０２への画像信号の入力を選択することが可能である。

＜トランジスタ＞
トランジスタ１５は、チャネル形成領域が酸化物半導体層によって構成されるトランジ
スタである。該酸化物半導体層は、トランジスタの電気的特性の変動要因となる水素、水
分、水酸基又は水素化物などの不純物が徹底的に取り除かれ、かつ不純物を排除するステ
ップによって同時に減少してしまう酸化物半導体の主成分材料である酸素が供給されるこ
とによって、高純度化され、電気的にＩ型（真性）或いは実質的にＩ型（真性）化された
酸化物半導体層である。なお、当該酸化物半導体層を構成する酸化物半導体は３．０ｅＶ
以上のバンドギャップを有する。

また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キ
ャリア密度は非常に小さい値（例えば、１×１０^１２／ｃｍ^３未満、望ましくは、１×１
０^１１／ｃｍ^３未満）をとる。そして、これにより、トランジスタのオフ電流が非常に小
さくなる。従って、上記したトランジスタにおいて、チャネル幅（ｗ）が１μｍあたりの
室温におけるオフ電流値を１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下、さらには１０
０ｚＡ／μｍ（１×１０^−１９Ａ／μｍ）未満にすることが可能である。なお、一般に、
アモルファスシリコンを用いたトランジスタでは、室温におけるオフ電流値は１×１０⁻
^１３Ａ／μｍ以上となる。さらに、上記トランジスタはホットキャリア劣化もないと考え
られる。そのため、トランジスタの電気的特性はホットキャリア劣化の影響を受けない。

これにより、各画素１４の画像信号の保持期間を長くすることができる。つまり、静止
画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば、画像信
号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上１
０分未満とすることができる。書き込みの間隔を長くすることにより、それだけ消費電力
を抑えることができる。

なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ
抵抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率
はオフ電流から算出することができる。

具体的には、オフ電流とドレイン電圧との値がわかればオームの法則からトランジスタ
がオフのときの抵抗値（オフ抵抗Ｒ）を算出することができる。そして、チャネル形成領
域の断面積Ａとチャネル形成領域の長さ（ソースドレイン電極間の距離に相当する）Ｌが
わかればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することができる。

ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、
Ａ＝ｄＷから算出することができる。また、チャネル形成領域の長さＬはチャネル長Ｌで
ある。以上のように、オフ電流からオフ抵抗率を算出することができる。

本実施の形態の酸化物半導体層を用いたトランジスタのオフ抵抗率は１×１０^１１Ω・
ｃｍ（１００ＧΩ・ｃｍ）以上が好ましく、さらには１×１０^１２Ω・ｃｍ（１ＴΩ・ｃ
ｍ）以上がより好ましい。

このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化され
た酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、オフ電流
値を極めて低くすることができる。つまり、トランジスタがオフ状態（非導通状態ともい
う）において、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。一方で
、酸化物半導体をトランジスタのチャネル形成領域に用いたトランジスタは、オン状態（
導通状態ともいう）においては、アモルファスシリコンを用いたトランジスタよりも高い
電流供給能力が見込まれる。

また、低温ポリシリコンを用いたトランジスタでは、酸化物半導体を用いたトランジス
タと比べて、室温におけるオフ電流値が１００００倍程度大きい値であると見積もって設
計等を行っている。そのため、酸化物半導体を用いたトランジスタでは、低温ポリシリコ
ンを用いたトランジスタに比べて、保持容量が同等（０．１ｐＦ程度）である際、電圧の
保持期間を１００００倍程度に引き延ばすことができる。これにより、少ない画像信号の
書き込み回数でも静止画の表示を行うことができる。

上記のとおり、各画素１４の画像信号の保持期間を長くすることで、画素への画像信号
の供給を行う頻度を低減することができる。本発明の一態様は、無線（非接触）で信号を
送受信するものである。したがって、上記のとおり、画素のトランジスタとして酸化物半
導体を用いたトランジスタを採用し、書き込み周波数や信号の送受信速度を低下させるこ
とができる技術は、本発明の一態様において非常に有用である。上記したトランジスタを
画素への画像信号の入力を制御するトランジスタとして適用することで、当該画素の表示
の劣化（変化）を抑制することができる。

また、当該トランジスタを画素への画像信号の入力を制御するスイッチとして適用する
ことによって、画素に設けられる容量素子のサイズを縮小することが可能になる。これに
より、当該画素の開口率を向上させること及び当該画素への画像信号の入力を高速に行う
ことなどが可能になる。

なお、本明細書では、キャリア濃度が１×１０^１１／ｃｍ^３未満の半導体を「真性」ある
いは「Ｉ型」、キャリア濃度がそれ以上であるが、１×１０^１２／ｃｍ^３未満のものを、
「実質的に真性」あるいは「実質的にＩ型」という。

＜液晶素子及び容量素子＞
画像信号の入力を制御するトランジスタ１５として上記トランジスタを適用する場合、
液晶素子１６が有する液晶材料として固有抵抗率が高い物質を適用することが好ましい。
ここで、図８を参照してその理由について説明する。なお、図８（Ｂ）はアモルファスシ
リコンを用いたトランジスタを有する画素、及び上記した酸化物半導体を用いたトランジ
スタを有する画素、それぞれにおける画像信号のリークの経路を示した模式図である。

図７（Ｂ）に示したように、当該画素は、トランジスタ１５と、液晶素子１６と、容量
素子１７とによって構成され、トランジスタ１５がオフ状態にある場合、図７（Ｂ）に示
す回路は図８（Ａ）に示す回路と等価である。すなわち、図７（Ｂ）に示す回路は、トラ
ンジスタ１５を抵抗（Ｒ_{Ｔｒ−Ｏｆｆ}）によって表し、液晶素子１６を抵抗（Ｒ_ＬＣ）及
び容量（Ｃ_ＬＣ）によって表した回路と等価である。画像信号が当該画素に入力されると
、当該画像信号は、容量素子１７の容量（Ｃ_Ｓ）及び液晶素子１６の容量（Ｃ_ＬＣ）に保
存される（図７（Ｂ）、図８（Ａ）参照）。その後、トランジスタ１５がオフすると、図
８（Ｂ）、（Ｃ）に示すようにトランジスタ１５及び液晶素子１６を介して、画像信号が
リークする。なお、図８（Ｂ）は、トランジスタがアモルファスシリコンを用いたトラン
ジスタ２５である場合の画像信号のリークを表す模式図であり、図８（Ｃ）は、トランジ
スタが上述した酸化物半導体を用いたトランジスタ１５である場合の画像信号のリークを
表す模式図である。アモルファスシリコンを用いたトランジスタ２５のオフ抵抗値は、液
晶素子の抵抗値より低い。そのため、図８（Ｂ）に示すように、画像信号のリークは、ア
モルファスシリコンを用いたトランジスタ２５を介したリークが主となる（図８（Ｂ）中
、経路Ａ及び経路Ｂを経るリークが主となる）。一方、高純度化した酸化物半導体を用い
たトランジスタ１５のオフ抵抗値は、液晶素子の抵抗値より高い。そのため、図８（Ｃ）
に示すように、画像信号のリークは、液晶素子を介したリークが主となる（図８（Ｃ）中
、経路Ｃ及び経路Ｄを経るリークが主となる）。

すなわち、従来においては、液晶ディスプレイの各画素における画像信号の保持特性は
、各画素に設けられるトランジスタの特性を律速点としていたが、高純度化された酸化物
半導体を用いたトランジスタ１５を各画素に設けられるトランジスタに適用することで、
液晶素子の抵抗値が律速点になる。そのため、液晶素子１６が有する液晶材料として固有
抵抗率の高い物質を適用することが好ましい。

具体的には、画素に、高純度化された酸化物半導体を用いたトランジスタ１５を有する
液晶表示装置においては、液晶材料の固有抵抗率は、１×１０^１２Ω・ｃｍ（１ＴΩ・ｃ
ｍ）以上であり、好ましくは１×１０^１３Ω・ｃｍ（１０ＴΩ・ｃｍ）を超えていること
であり、さらに好ましくは１×１０^１４Ω・ｃｍ（１００ＴΩ・ｃｍ）を超えていること
が好ましい要件となる。また、本明細書における固有抵抗の値は、２０℃で測定した値と
する。

また、静止画表示における保持期間において、液晶素子１６の他方の端子への共通電位
（Ｖｃｏｍ）の供給を行わず、当該端子を浮遊状態とすることもできる。具体的には、当
該端子と、共通電位（Ｖｃｏｍ）を与える電源との間にスイッチを設け、書き込み期間中
はスイッチをオンにして電源から共通電位（Ｖｃｏｍ）を与えた後、残りの保持期間にお
いてはスイッチをオフにして浮遊状態とすればよい。該スイッチについても、上記した高
純度化された酸化物半導体を用いたトランジスタを用いることが好ましい。液晶素子１６
の他方の端子を浮遊状態とすることで、不正パルスなどによる、画素１４における表示の
劣化（変化）を低減することができる。なぜならば、トランジスタ１５がオフ状態にある
場合にトランジスタ１５の第１端子の電位が不正パルスによって変動すると、容量結合に
よって液晶素子１６の一方の端子の電位も変動するからである。この時、液晶素子１６の
他方の端子に共通電位（Ｖｃｏｍ）が供給された状態であると、当該電位の変動は液晶素
子１６に印加される電圧値の変化に直結する。これに対し、液晶素子１６の他方の端子が
浮遊状態にあると、当該他方の端子の電位は容量結合により変動する。そのため、トラン
ジスタ１５の第１端子の電位が不正パルスによって変動した場合であっても、液晶素子１
６に印加される電圧値の変化を低減することができ、画素１４における表示の劣化（変化
）を低減することができる。

また、容量素子１７の容量（Ｃ_Ｓ）の大きさは、各画素に設けられたトランジスタのオ
フ電流等を考慮して設定されるものである。なお、上記した説明における各種の数値は、
概算値であることを付記する。

本実施の形態に用いる液晶素子は、反射型を用いることが望ましい。反射型の液晶素子は
画素電極に反射電極を用いることで作製することができる。これによりバックライト用の
電力を削減でき、半導体装置の消費電力を低減することができる。

また、本実施の形態では、表示素子として液晶素子を用いた例を示したが、液晶素子に代
えて発光素子または電子泳動素子を用いることができる。電気泳動素子を用いることで消
費電力を低減することができる。また、電気泳動素子、発光素子を用いることにより、折
り曲げが可能な基板を容易に採用することができる。

本実施の形態に示す酸化物半導体を用いたトランジスタは、シリコン等を用いたトラン
ジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、画素部
のトランジスタとして本実施の形態に示す酸化物半導体を用いたトランジスタを採用する
ことにより、画素の回路構成等を変えずに表示素子に書き込んだ画像信号を長期間保持す
ることが可能となる。したがって、静止画等を表示させる場合に、書き込み周波数を低下
させることができる。これにより消費電力を低減することができる。

上記トランジスタを採用することにより、表示素子に書き込んだ画像信号を長期間保持
することができるので、書き込み周波数が低い場合でも、当該画素の表示の劣化（変化）
を抑制することができる。

図１、図２、図３、図４、図６に示す基板３０１として本実施の形態に示す画素部等を有
する基板を用いることができる。すなわち、本実施の形態に示す画素部等を有する基板に
、図２、図３に示す基板６０１を貼り付けて用いることができる。

（実施の形態６）
本実施の形態は、開示する発明の一態様である半導体装置の動作の一例について図４、図
５を参照して説明する。本実施の形態では画像信号の周波数と画像処理の関係について説
明する。

図５は、本実施の形態に示す半導体装置が有する信号用アンテナ３０５に入力される信号
波形を示したものである。信号は変調をかけており、変調波７０２と非変調波７０１とに
よって構成される。

非変調波７０１の周波数として１３．５６ＭＨｚを使用することができる。この場合、変
調波はその１／８以下の周波数で動作させることが望ましい。変調波を非変調波の１／８
とするとその周波数は１．６９５ＭＨｚとなる。一方、半導体装置が有する画素部３０２
の画素数をＶＧＡ（６４０×４８０ドット）とすると、ＶＧＡのドットクロックは本来２
５ＭＨｚであるので、そのままでは表示ができないことになる。

また、ディスプレイの色数を６５５００色とすると１画素について１６ビットが必要であ
る。上記の周波数はモノクロ１ビットの時であるから、１６ビットではその１／１６とな
り、その周波数は１０６ｋＨｚとなる。これをＶＧＡのドットクロック２５ＭＨｚと比較
すると２３６分の１である。

通常は１秒間に６０回の画像信号の書き込みを行っている（１秒に６０フレームである）
。しかし、本実施の形態に示す半導体装置においては書き込み周波数が２３６分の１に低
下するので、約４秒間に１回の画像信号の書き込み（約４秒に１フレーム）しか行えない
ことになる。

従って、画素にアモルファスシリコンを用いたトランジスタまたはポリシリコンを用いた
トランジスタを適用した場合、４秒の保持はできないので、ＶＧＡよりも画素数を減らす
または、色数を減らすなどして、画像信号を削減する必要がある。

これに対し、本実施の形態に示す半導体装置は、図７、図８の説明で示したとおり、画素
が有するトランジスタを高純度化した酸化物半導体層を用いたトランジスタで構成する。
これにより、画像信号を長時間保持することが可能となる。上記したとおり、高純度化し
た酸化物半導体層を用いることで、画素のトランジスタの室温におけるオフ電流値を１ａ
Ａ／μｍ以下、さらには１００ｚＡ／μｍ未満にすることが可能であるからである。例え
ば、ＶＧＡの様な解像度を有する画像を表示する場合、画素のトランジスタとしてオフ電
流が１ａＡ／μｍ以下のトランジスタを採用することにより、２０００秒間（すなわち３
０分以上）画像信号を保持することが可能となる。また、オフ電流が１００ｚＡ／μｍ未
満のトランジスタを採用することにより、２００００秒間（すなわち３３０分以上）画像
信号を保持することが可能となる。従って、本実施の形態に示す半導体装置は、ＶＧＡと
同様あるいはそれ以上の解像度を有する画像を表示することが可能である。

本実施の形態によれば、ＦＰＣを使用せずに、信号、電力をそれぞれ無線で供給すること
により、ＦＰＣ端子部に発生する接触不良の問題を解決することができる。また、信号、
電力をそれぞれ無線で供給した場合においても、信号、電力の受信を高効率で行うことが
できる。また、振動や温度変化が加わった場合でもアンテナ間の距離を一定に保つことが
でき、信号、電力を高効率で受信することが可能となる。また、ＶＧＡの様な解像度を有
する画像を表示することが可能である。

（実施の形態７）
本実施の形態では、開示する発明の一態様である半導体装置が有する画素部のトランジ
スタの一例について、図９を参照して説明する。

図９（Ａ）〜（Ｄ）は、図７に示したトランジスタの構成および作製工程の一例を示す
断面図である。図９（Ｄ）に示すトランジスタ４１０は、ボトムゲート型の一つである逆
スタガ型の構造を有している。また、チャネルエッチ型の構造を有している。また、シン
グルゲート構造を有している。

しかし、トランジスタの構造はこれに限定されずトップゲート型の構造を有していてもよ
い。また、チャネルストップ型の構造を有していてもよい。また、マルチゲート構造を有
していてもよい。

以下、図９（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する
工程について説明する。

まず、絶縁表面を有する基板４００上にゲート電極層４１１を形成する（図９（Ａ）参
照）。

絶縁表面を有する基板４００として使用することができる基板に大きな制限はないが、
少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。

基板４００とゲート電極層４１１との間には、下地膜となる絶縁膜を設けてもよい。下
地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の
膜による積層構造により形成することができる。ここでは、プラズマＣＶＤ法を用いて窒
化シリコン膜１００ｎｍを形成し、窒化シリコン膜上にプラズマＣＶＤ法を用いて酸化窒
化シリコン膜（ＳｉＯＮ膜）１５０ｎｍを形成した。

なお、下地膜は、できるだけ、水素や水などの不純物を含まないように形成することが
好ましい。

ゲート電極層４１１は、基板４００上に導電層を形成し、第１のフォトリソグラフィ工
程により該導電層を選択的にエッチングすることで形成することができる。

ゲート電極層４１１は、モリブデン、チタン、クロム、タンタル、タングステン、アル
ミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料
を用いて、単層で又は積層して形成することができる。ここでは、スパッタ法を用いてタ
ングステン膜１００ｎｍを形成し、タングステン膜をエッチングしてゲート電極層４１１
とした。

次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する（図９（Ａ）参照）。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化シリコン層
、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウ
ム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（Ｓ
ｉＨ_４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すれ
ばよい。また、ゲート絶縁層として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯ
ｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の厚さは、例えば
、１０ｎｍ以上５００ｎｍ以下とすることができる。

ここでは、ゲート電極層４１１上にマイクロ波（例えば、周波数２．４５ＧＨｚ）を用
いた高密度プラズマＣＶＤ法を用いて、酸化窒化シリコン膜３０ｎｍを形成してゲート絶
縁層とした。マイクロ波を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の高い高品
質なゲート絶縁層４０２を形成できる点で好適である。また、酸化物半導体層と高品質な
ゲート絶縁層４０２とが密接することにより、界面準位を低減して界面特性を良好なもの
とすることができる。

なお、ゲート絶縁層４０２は、できるだけ、水素や水などの不純物を含まないように形
成することが好ましい。

次に、ゲート絶縁層４０２上に酸化物半導体膜４３０を形成する（図９（Ａ）参照）。
酸化物半導体膜４３０は、スパッタ法を用いて形成することができる。酸化物半導体膜４
３０の厚さは、２ｎｍ以上２００ｎｍ以下とすることができる。

なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行うことが好ましい。逆スパッタを行うことにより、
ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除
去することができる。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にＲＦ
電源を用いて電圧を印加してプラズマを形成し、基板表面を改質する方法である。なお、
アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ
系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の材料を用いることができる。また、上記材料に
ＳｉＯ_２を含ませても良い。

酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又
は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成
することができる。

ここでは、Ｉｎ、Ｇａ及びＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲット
（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯが１：１：１（モル比））を用いて、スパッタ法によ
り酸化物半導体層３０ｎｍを形成した。なお、スパッタガスはＡｒ／Ｏ_２＝０／２０ｓｃ
ｃｍ（酸素１００％）とし、基板温度は室温とし、成膜圧力は０．６Ｐａとし、成膜電力
は０．５ｋＷとした。

なお、酸化物半導体膜４３０は、できるだけ、水素や水などの不純物を含まないように
形成することが好ましい。

次に、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により選択的にエッチン
グして島状の酸化物半導体層４３１を形成する（図９（Ｂ）参照）。酸化物半導体膜４３
０のエッチングは、ウェットエッチングを用いて行うことができる。しかしこれに限定さ
れずドライエッチングを用いてもよい。

次いで、酸化物半導体層４３１に対して第１の熱処理を行う。この第１の熱処理によっ
て酸化物半導体層４３１中の過剰な水（水酸基を含む）や水素などを除去することができ
る。第１の熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上基
板の歪み点未満とすることができる。

第１の熱処理の温度を３５０℃以上とすることにより酸化物半導体層の脱水化または脱水
素化が行え、膜中の水素濃度を低減することができる。また第１の熱処理の温度を４５０
℃以上とすることにより、膜中の水素濃度をさらに低減することができる。また第１の熱
処理の温度を５５０℃以上とすることにより、膜中の水素濃度をさらに低減することがで
きる。

第１の熱処理を行う雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン
等）を主成分とする不活性気体であって、水、水素などが含まれない気体を用いるのが望
ましい。例えば、熱処理装置に導入する気体の純度を６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上とすることができる。これにより、第１の熱処
理の間、酸化物半導体層４３１は、大気に触れることなく、水や水素の混入が行われない
ようにすることができる。

なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（ＬａｍｐＲａｐ
ｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍ
ａｌＡｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンラン
プ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリ
ウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理
物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である
。気体には、アルゴンなどの希ガスまたは窒素のような、加熱処理によって被処理物と反
応しない不活性気体が用いられる。

本実施の形態では、第１の熱処理として、ＧＲＴＡ装置を用い、窒素雰囲気で６５０℃、
６分の熱処理を行った。

また、酸化物半導体層の第１の熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に対して行うこともできる。その場合には、第１の熱処理後に第２のフォ
トリソグラフィ工程を行う。

酸化物半導体層に対する第１の熱処理は、酸化物半導体層上にソース電極層及びドレイ
ン電極層を積層させた後、またはソース電極層及びドレイン電極層上に保護絶縁膜を形成
した後に行っても良い。

その後、ゲート絶縁層４０２及び酸化物半導体層４３１を覆うように導電層を形成し、
第３のフォトリソグラフィ工程により該導電層をエッチングすることで、ソース電極層及
びドレイン電極層４１５ａ、４１５ｂを形成する（図９（Ｃ）参照）。

導電層の材料は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングス
テンから選ばれた元素や、上記元素を成分とする合金等を用いることができる。マンガン
、マグネシウム、ジルコニウム、ベリリウム、イットリウムから選ばれた材料を用いても
よい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、
ネオジム、スカンジウムから選ばれた元素を単数または複数含有させた材料を用いてもよ
い。

また、導電層は、酸化物導電膜を用いて形成してもよい。酸化物導電膜としては、酸化イ
ンジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム
酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する場合がある）、酸化インジウム
酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、または、これらの酸化物導電材料にシリコン若し
くは酸化シリコンを含有させたものを用いることができる。

この場合には、酸化物導電膜の材料は、酸化物半導体層４３１に用いる材料と比較して、
導電率が高いまたは抵抗率が低い材料を用いることが好ましい。酸化物導電膜の導電率は
、キャリア濃度を増やすことで高くすることができる。酸化物導電膜のキャリア濃度は、
水素濃度を増やすことや、酸素欠損を増やすことにより増やすことができる。

ソース電極層及びドレイン電極層４１５ａ、４１５ｂは、単層構造としてもよいし、２層
以上の積層構造としてもよい。

本実施の形態では、酸化物半導体層４３１上に第１のチタン層１００ｎｍ、アルミニウム
層２００ｎｍ、第２のチタン層１００ｎｍをこの順で形成した。そして、第１のチタン層
、アルミニウム層および第２のチタン層からなる積層膜をエッチングして、ソース電極層
及びドレイン電極層４１５ａ、４１５ｂを形成した（図９（Ｃ）参照）。

導電層形成後に熱処理を行う場合には、この熱処理に耐える耐熱性を有する導電層を選
択する。

なお、導電層のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞ
れの材料及びエッチング条件を適宜調節する。

なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチ
ングされ、溝部（凹部）を有する酸化物半導体層となることもある。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次に、亜酸化窒素（Ｎ_２Ｏ）、窒素（Ｎ_２）、またはアルゴン（Ａｒ）などのガスを用
いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面
に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処
理を行ってもよい。

プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層４１６を形成する（図９（Ｄ）参照）。

酸化物絶縁層４１６は、スパッタ法など水素や水などの不純物が含まれない方法により
形成することができる。酸化物絶縁層４１６の厚さは、少なくとも１ｎｍ以上とすること
ができる。酸化物絶縁層４１６に水素が含まれると、水素の酸化物半導体層４３１への侵
入が生じ、酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄
生チャネルが形成されるおそれがある。よって、酸化物絶縁層４１６はできるだけ水素を
含まない膜になるように、成膜方法に水素を用いないことが重要である。

成膜時の基板温度は、室温以上３００℃以下とすればよい。また、成膜雰囲気は、希ガス
（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び
酸素雰囲気とすることができる。

本実施の形態では、酸化物絶縁層４１６の形成前に２００℃の温度で基板を加熱し、ソー
ス電極層及びドレイン電極層４１５ａ、４１５ｂを覆うように、酸化物絶縁層４１６とし
て酸化シリコン膜３００ｎｍを形成した。酸化シリコン膜は、シリコンターゲットを用い
、酸素をスパッタガスとして用いたスパッタ法により形成した。

次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気
下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、酸化物半導体層の
一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。第２の熱処
理により、酸化物半導体層の一部（チャネル形成領域）に酸素を供給することができる。
これにより、ゲート電極層４１１と重なるチャネル形成領域４１３をＩ型とすることがで
きる。また、ソース電極層４１５ａに重なるソース領域４１４ａと、ドレイン電極層４１
５ｂに重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジ
スタ４１０が形成される。

酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化シリコン膜を形成することができる。ＲＦスパッタ法は、量産性がよいため
、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ⁻
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い
ることが好ましい。本実施の形態では、保護絶縁層として保護絶縁層４０３を、窒化シリ
コン膜を用いて形成する（図９（Ｄ）参照）。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での熱処理を行っ
てもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度
を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の所定の温度への昇
温と、所定の温度から室温までの降温を複数回くりかえして行ってもよい。また、この熱
処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で熱処理を行うことに
より加熱時間を短縮することができる。この熱処理によって、酸化物半導体層４３１から
酸化物絶縁層４１６中に水素をとりこむことができる。すなわち、さらに酸化物半導体層
から水素を除去することができる。

トランジスタ４１０に対し、８５℃、２×１０^６Ｖ／ｃｍ、１２時間のゲートバイアス
・熱ストレス試験（ＢＴ試験）を行った。その結果、トランジスタの電気的特性にほとん
ど変化はみられず、安定な電気的特性を有するトランジスタを得ることができた。

図１、図２、図３、図４、図６に示す基板３０１として本実施の形態に示すトランジスタ
を有する基板を用いることができる。すなわち、本実施の形態に示すトランジスタを有す
る基板に、図２、図３に示す基板６０１を貼り付けて用いることができる。

本実例では、開示する発明の一態様である半導体装置が有する画素部のトランジスタの
評価について、図１１〜図１３を参照して説明する。本実施例では、評価用素子（ＴＥＧ
ともいう）を用いたオフ電流の測定値について以下に説明する。

図１１にＬ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続することで作
製した、Ｌ／Ｗ＝３μｍ／１００００μｍのトランジスタの初期特性を示す。トランジス
タは高純度化された酸化物半導体層をチャネル形成領域に用いたものである。また、上面
図を図１２（Ａ）に示し、その一部を拡大した上面図を図１２（Ｂ）に示す。図１２（Ｂ
）の点線で囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分のトラ
ンジスタである。なお、ここでは、Ｌｏｖとはソース電極層又はドレイン電極層と酸化物
半導体層とが重畳する領域のチャネル長方向における長さを表している。トランジスタの
初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイ
ン電圧またはＶｄという）を１Ｖまたは１０Ｖとし、ソース−ゲート間電圧（以下、ゲー
ト電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン
電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測
定した。なお、図１１では、Ｖｇを−２０Ｖ〜＋５Ｖまでの範囲で示している。

図１１に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び
１０Ｖにおいてオフ電流は１×１０^−１３［Ａ］以下となっており、測定機（半導体パラ
メータ・アナライザ、Ａｇｉｌｅｎｔ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の検出限界以
下となっている。すなわち、当該トランジスタのチャネル幅１μｍあたりのオフ電流値は
、１０ａＡ／μｍ以下であることが確認された。なお、チャネル長が３μｍ以上であれば
、当該トランジスタのオフ電流値は１０ａＡ／μｍ以下であると見積もられることも付記
する。

また、チャネル幅Ｗが１００００００μｍ（１ｍ）のトランジスタについても同様に作
製し測定した。その結果、オフ電流値は測定機の検出限界近傍である１×１０^−１２［Ａ
］以下となることが確認された。すなわち、当該トランジスタのチャネル幅１μｍあたり
のオフ電流値は、１ａＡ／μｍ以下であることが確認された。

測定したトランジスタの作製方法について説明する。

まず、ガラス基板上に下地層として、ＣＶＤ法により窒化シリコン層を形成し、窒化シ
リコン層上に酸化窒化シリコン層を形成した。酸化窒化シリコン層上にゲート電極層とし
てスパッタ法によりタングステン層を形成した。ここで、タングステン層を選択的にエッ
チングしてゲート電極層を形成した。

次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化
シリコン層を形成した。

次に、ゲート絶縁層上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ター
ゲット（モル比で、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２）を用いて、厚さ５０
ｎｍの酸化物半導体層を形成した。そして、酸化物半導体層を選択的にエッチングし、島
状の酸化物半導体層を形成した。

次に、酸化物半導体層に対しクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の
第１の熱処理を行った。

次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン層（厚さ１５
０ｎｍ）をスパッタ法により形成した。ここで、ソース電極層及びドレイン電極層を選択
的にエッチングし、１つのトランジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗを５０μ
ｍとし、２００個を並列とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにし
た。

次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により
酸化シリコン層を膜厚３００ｎｍで形成した。ここで、保護層である酸化シリコン層を選
択的にエッチングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成
した。その後、窒素雰囲気下、２５０℃、１時間の第２の熱処理を行った。

そして、Ｖｇ−Ｉｄ特性を測定する前に１５０℃、１０時間の加熱を行った。

以上の工程により、ボトムゲート型のトランジスタを作製した。

図１１に示すようにトランジスタのオフ電流が１×１０^−１３［Ａ］程度であるのは、
上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである
。

また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、１×１０^１２／
ｃｍ^３未満、望ましくは、１×１０^１１／ｃｍ^３未満である。即ち、酸化物半導体層のキ
ャリア密度は、限りなくゼロに近くすることができる。

また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能
である。これにより、回路の動作速度を高速化できる。また、オフ電流値が極めて小さい
ため、低消費電力化も図ることができる。

また、トランジスタのオフ状態において、酸化物半導体層を絶縁体とみなして回路設計
を行うことができる。

続いて、本実施例で作製したトランジスタに対してオフ電流の温度特性を評価した。温
度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮する上
で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度が増す。

温度特性は、恒温槽を用い、−３０、０、２５、４０、６０、８０、１００、及び１２
０℃のそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を６
Ｖ、ゲート電圧を−２０Ｖ〜＋２０Ｖまで変化させてＶｇ−Ｉｄ特性を取得した。

図１３（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ−Ｉｄ特性を重ね書きし
たものであり、点線で囲むオフ電流の領域を拡大したものを図１３（Ｂ）に示す。図中の
矢印で示す右端の曲線が−３０℃、左端が１２０℃で取得した曲線で、その他の温度で取
得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、
オフ電流は拡大図の図１３（Ｂ）においても明らかであるように、ゲート電圧が−２０Ｖ
近傍を除いて、全ての温度で測定機の検出限界近傍の１×１０^−１２［Ａ］以下となって
おり、温度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１
×１０^−１２［Ａ］以下を維持しており、チャネル幅Ｗが１００００μｍであることを考
慮すると、オフ電流が非常に小さいことがわかる。すなわち、当該トランジスタのチャネ
ル幅１μｍあたりのオフ電流値は、１００ａＡ／μｍ以下であることが確認された。なお
、チャネル長が３μｍ以上であれば、当該トランジスタのオフ電流値は１００ａＡ／μｍ
以下であると見積もられることも付記する。

上記のように高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄｏｘｉｄｅｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）を用いたトランジスタは、オフ電流の温度依存性がほとんど現れな
い。これは、酸化物半導体が高純度化されることによって、導電型が限りなく真性に近づ
き、フェルミ準位が禁制帯の中央に位置するため、温度依存性を示さなくなると言える。
また、これは、酸化物半導体のバンドギャップが大きく、熱励起キャリアが極めて少ない
ことにも起因する。

以上の結果は、キャリア密度を１×１０^１２／ｃｍ^３未満、望ましくは、１×１０^１１
／ｃｍ^３未満としたトランジスタが、室温におけるオフ電流値が１ａＡ／μｍ以下である
ことを示すものである。また、当該トランジスタを半導体装置が有するトランジスタとし
て適用することで、当該半導体装置の消費電力を低減すること及び表示の劣化（表示品質
の低下）を抑制することが可能である。さらには、温度などの外部因子に起因する表示の
劣化（変化）が低減された半導体装置を提供することが可能である。

したがって、画素部のトランジスタとして、上記のように高純度化された酸化物半導体
を用いたトランジスタを採用することにより、画素の回路構成等を変えずに表示素子に書
き込んだ画像信号を長期間保持することが可能となる。したがって、静止画等を表示させ
る場合に、書き込み周波数を低下させることができる。これにより消費電力を低減するこ
とができる。

上記のように高純度化されたトランジスタを採用することにより、表示素子に書き込ん
だ画像信号を長期間保持することができるので、書き込み周波数が低い場合でも、当該画
素の表示の劣化（変化）を抑制することができる。

図１、図２、図３、図４、図６に示す基板３０１として上記のように高純度化されたト
ランジスタを有する基板を用いることができる。すなわち、上記のように高純度化された
トランジスタを有する基板に、図２、図３に示す基板６０１を貼り付けて用いることがで
きる。

本実例では、開示する発明の一態様である半導体装置が有する画素部のトランジスタの
評価について、図１４〜図１６を参照して説明する。本実施例では、高純度化された酸化
物半導体を用いたトランジスタのオフ電流をさらに正確に求めた結果について説明する。

電流測定方法に用いた特性評価用素子について、図１４を参照して説明する。図１４に示
す特性評価用素子は、測定系８００が３つ並列に接続されている。一つの測定系８００は
、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、ト
ランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０５、トランジスタ８
０６は、図９（Ａ）〜（Ｄ）に従って作製し、図９（Ｄ）に示したトランジスタと同様の
構造のものを使用した。

測定系８００において、トランジスタ８０４のソース端子およびドレイン端子の一方と、
容量素子８０２の端子の一方と、トランジスタ８０５のソース端子およびドレイン端子の
一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソー
ス端子およびドレイン端子の他方と、トランジスタ８０８のソース端子およびドレイン端
子の一方と、容量素子８０２の端子の他方と、トランジスタ８０５のゲート端子とは、接
続されている。また、トランジスタ８０８のソース端子およびドレイン端子の他方と、ト
ランジスタ８０６のソース端子およびドレイン端子の一方と、トランジスタ８０６のゲー
ト端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ８０５のソ
ース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン
端子の他方とは、接続され、出力端子Ｖｏｕｔとなっている。

なお、トランジスタ８０４のゲート端子には、トランジスタ８０４のオン状態と、オフ状
態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲート端子には、ト
ランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
また、出力端子からは電位Ｖｏｕｔが出力される。

次に、上記の測定系を用いたオフ電流の測定方法について説明する。

まず、オフ電流を測定するために電位差を付与する初期期間について説明する。初期期間
においては、トランジスタ８０８のゲート端子に、トランジスタ８０８をオン状態とする
電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース端子またはドレイン端子の
他方と接続されるノード（つまり、トランジスタ８０８のソース端子およびドレイン端子
の一方、容量素子８０２の端子の他方、およびトランジスタ８０５のゲート端子に接続さ
れるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例えば高電位と
する。また、トランジスタ８０４はオフ状態としておく。

その後、トランジスタ８０８のゲート端子に、トランジスタ８０８をオフ状態とする電位
Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８
をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ
状態としておく。また、電位Ｖ２は低電位とする。以上により、初期期間が終了する。

次に、オフ電流の測定期間について説明する。測定期間においては、トランジスタ８０４
のソース端子またはドレイン端子の一方の端子の電位（つまりＶ２）、および、トランジ
スタ８０８のソース端子またはドレイン端子の他方の端子の電位（つまりＶ１）は低電位
に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（ノードＡを
フローティング状態とする）。これにより、トランジスタ８０４に電荷が流れ、時間の経
過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量
の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変
動する。こうして得られた出力電位Ｖｏｕｔから、オフ電流を算出することができる。

トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０８は
、それぞれチャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化物半
導体を用いたトランジスタである。また、並列された３つの測定系８００において、第１
の測定系の容量素子８０２の容量値を１００ｆＦとし、第２の測定系の容量素子８０２の
容量値を１ｐＦとし、第３の測定系の容量素子８０２の容量値を３ｐＦとした。

なお、オフ電流の測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間におい
ては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの
期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられ
る時間は、約３００００ｓｅｃとした。

図１５に上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図
１５より、時間の経過にしたがって、電位が変化している様子が確認できる。

図１６には、上記電流測定によって算出されたオフ電流を示す。なお、図１６は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１６から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。ま
た、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下で
あることが分かった。なお、１ｚＡは１０^−２１Ａを表す。

以上、本実施例により、高純度化された酸化物半導体を用いたトランジスタでは、オフ電
流が十分に小さくなることが確認された。

画素部のトランジスタとして、上記のように高純度化された酸化物半導体を用いたトラ
ンジスタを採用することにより、画素の回路構成等を変えずに表示素子に書き込んだ画像
信号を長期間保持することが可能となる。したがって、静止画等を表示させる場合に、書
き込み周波数を低下させることができる。これにより消費電力を低減することができる。

１４画素
１５トランジスタ
１６液晶素子
１７容量素子
２５トランジスタ
３０１基板
３０２画素部
３０３走査線駆動回路
３０４信号線駆動回路
３０５信号用アンテナ
３０６電源用アンテナ
３０７信号処理部
３０８電源部
３１１復調回路
３１２クロック発生回路
３１３信号処理回路
３１４メモリ回路
３１５メモリ回路
３１６ディスプレイコントローラ
３２１整流回路
３２２バッテリー
３２３ＤＣＤＣコンバータ
３３１基板
３３５アンテナ
３４１領域
４００基板
４０２ゲート絶縁層
４０３保護絶縁層
４１０トランジスタ
４１１ゲート電極層
４１３チャネル形成領域
４１４ａソース領域
４１４ｂドレイン領域
４１５ａソース電極層
４１５ｂドレイン電極層
４１６酸化物絶縁層
４３０酸化物半導体膜
４３１酸化物半導体層
６０１基板
６０２集積回路
６０５信号用アンテナ
６０６電源用アンテナ
６４１領域
７０１非変調波
７０２変調波
８００測定系
８０２容量素子
８０４トランジスタ
８０５トランジスタ
８０６トランジスタ
８０８トランジスタ
９０１基板
９０２画素部
９０３走査線駆動回路
９０４信号線駆動回路
９０５ＦＰＣ

Claims

第１の基板と、
第２の基板と、
前記第１の基板に設けられ、信号を受信する機能を有する第１のアンテナと、
前記第１の基板に設けられた画素部と、
前記第２の基板に設けられ、信号を送信する機能を有する第２のアンテナと、
前記第２の基板に設けられた集積回路と、
を有し、
前記第１のアンテナは、前記第１の基板の表面側に設けられており、
前記第２の基板は、前記第１の基板の裏面側に貼り付けられており、
前記第１のアンテナと前記第２のアンテナとは、前記第１の基板を介して重なる領域を有し、
前記画素部は、複数の画素を有し、
前記複数の画素はそれぞれ、トランジスタと、表示素子と、を有し、
前記トランジスタのチャネル形成領域は、酸化物半導体層を有することを特徴とする半導体装置。