KR102186882B1 - 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법 - Google Patents

저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR102186882B1
KR102186882B1 KR1020180152608A KR20180152608A KR102186882B1 KR 102186882 B1 KR102186882 B1 KR 102186882B1 KR 1020180152608 A KR1020180152608 A KR 1020180152608A KR 20180152608 A KR20180152608 A KR 20180152608A KR 102186882 B1 KR102186882 B1 KR 102186882B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
oxide
solution process
film transistor
Prior art date
Application number
KR1020180152608A
Other languages
English (en)
Other versions
KR20200065791A (ko
Inventor
강경태
조관현
강희석
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020180152608A priority Critical patent/KR102186882B1/ko
Publication of KR20200065791A publication Critical patent/KR20200065791A/ko
Application granted granted Critical
Publication of KR102186882B1 publication Critical patent/KR102186882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일실시예는 상부에 베리어층이 적층된 기판을 준비하는 단계, 상기 베리어층 상에 광흡수 기능층을 형성하는 단계, 상기 광흡수 기능층 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 산화물 반도체층을 형성하는 단계 및 상기 산화물 반도체층 상에 상호 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법을 제공한다.

Description

저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법{Low-temperature Solution Processed Oxide Film Transistor and Method for thereof}
본 발명은 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 광흡수 기능층과 광원을 이용한 저온 용액 공정 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명은 디스플레이 기판의 TFT 제조 방법에 관한 것이다. 더 상세하게는 액정표시소자(Liquid Crystal Display; LCD)는 비디오 신호에 따라 액정셀들의 광투과율을 조절함으로써 매트릭스 형태로 배열된 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
박막 트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 박막 트랜지스터(TFT)는 액정 디스플레이(LCD)의 구동 소자, 예를 들어, 능동 LCD의 드라이버에 사용될 수 있거나 정적 기억 장치(SRAM)에서 능동 부하로 작용될 수 있다.
산화물 TFT를 사용하여 제조된 광전자 소자는 단순한 제조 공정과 복합 기능을 특징으로 한다. 예를 들어, 소자는 완전 투명, 유연하고 세련되며, 이의 제조 공정은 환경 보호적이며 소자는 넓은 분야에서 제조될 수 있고 집적될 수 있다. 산화물 TFT의 특징들은 일반적인 폴리-실리콘 트랜지스터의 특징들과 매우 유사하며 산화물 TFT는 안정성이 높아서, 다양한 광전자 소자를 제조하는데 사용될 수 있다
기존의 규소 기반의 반도체 소자를 대체할 물질로써 산화물 반도체가 널리 연구되고 있으며, 아연 산화물, 인듐 산화물, 갈륨 산화물 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 이외에도 아연 산화물, 주석 산화물 계열의 이성분계 화합물이 연구되고 있다. 이러한 산화물 반도체 물질을 이용한 박막 형성 기술을 위해 진공증발증착법, 스퍼터링법, 화학기상증착법, 스프레이법, 용액공정법 (졸-겔법) 등 다양한 방법이 연구되고 있다. 그 중 용액공정을 이용한 증착방법은 고가의 진공증착법의 대체 기술로써 고가의 장비 사용을 배제할 수 있고, 대면적에 추가 패터닝 공정 없이 원하는 모양대로 박막을 직접 형성할 수 있는 방법으로 각광받고 있다. 그러나 용액공정으로 증착된 코팅 물질은 350℃ 이상의 고온에서 열처리되므로, 유기 기판 또는 플렉시블 기판 위에서 박막을 증착하기 어려운 문제가 있다.
공개특허공보 제 10-2016-0092152호 공개특허공보 제 10-2018-0049858호
본 발명이 이루고자 하는 기술적 과제는 기판에 손상을 가하지 않는 저온 용액 공정기법을 제공함에 있다.
또한, 광흡수 기능층이 형성된 트랜지스터의 산화물 박막층 형성방법을 제공함에 있다.
또한, 본 발명에 따른 제공방법에 의해 제조된 산화박막 트랜지스터의 제조방법을 제공함에 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 상부에 베리어층이 적층된 기판을 준비하는 단계, 상기 베리어층 상에 광흡수 기능층을 형성하는 단계, 상기 광흡수 기능층 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 산화물 반도체층을 형성하는 단계 및 상기 산화물 반도체층 상에 상호 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법을 제공한다.
또한, 상기 기판은 유기 또는 플렉시블 소재를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 베리어층은 유기 또는 무기막 일 수 있다.
또한, 상기 광흡수 기능층은 금속박막층 및 상기 금속박막층 상에 위치하는 버퍼층을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 금속박막층은 Cr, Mo, Co, Ni, Pt 또는 W을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 버퍼층은 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 또는 산화티탄을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 게이트 전극은 Mo, Al, Cu, Nd또는 Ti을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 게이트 전극의 두께는 200㎚ 내지350㎚일 수 있다.
또한, 상기 게이트 전극의 광흡수율은 20% 이상인 것을 특징으로 할 수 있다.
또한, 상기 산화물 반도체층은 상기 광원의 열에너지로 형성되는 것을 특징으로 할 수 있다.
또한, 상기 광원은 IPL(Intense pulsed light)인 것을 특징으로 할 수 있다.
또한, 상기 IPL의 조사는 0.1 내지 500ms의 펄스 지속 시간, 0.1 내지 500ms의 펄스 휴지 시간, 1 내지 99개의 펄스 수, 0.1 내지 200J/cm2의 펄스 에너지일 수 있다.
또한, 상기 광흡수 기능층은 상기 산화물 반도체층을 형성하는 단계에서 조사된 광원을 흡수하여 상기 산화물 반도체층에 열에너지를 제공하는 것을 특징으로 할 수 있다.
본 발명의 일실시예는 상부에 베리어층이 적층된 기판, 상기 베리어층 상에 형성된 광흡수 기능층, 상기 광흡수 기능층 상에 순차적으로 형성된 게이트 전극, 게이트 절연층 및 산화물 반도체층 및 상기 산화물 반도체층 상에 상호 이격되어 형성된 소스 및 드레인 전극을 포함하는 저온 용액 공정 산화물 박막 트랜지스터를 제공한다.
또한, 상기 산화물 반도체층은 상기 게이트 절연층 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 형성된 것을 특징으로 할 수 있다.
또한, 상기 광흡수 기능층은 상기 조사된 광원을 흡수하여 상기 산화물 반도체층을 형성함에 열에너지를 제공하는 것을 특징으로 할 수 있다.
또한, 상기 광흡수 기능층은 금속박막층 및 상기 금속박막층 상에 위치하는 버퍼층을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 금속박막층은 Cr, Mo, Co, Ni, Pt 또는 W을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 버퍼층은 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 또는 산화티탄을 포함하는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따르면, 저온 용액 공정 산화물 박막 트랜지스터의 제조방법으로 광흡수 기능층을 포함하는 산화 박막 트랜지스터를 통해 종래의 산화 박막 트랜지스터의 제조 공정에 비해 기판의 안정성을 확보하고, 단순한 공정방법으로 비용을 절감할 수 있어 대량생산에 용이하다.
또한, 추가적 패터닝 공정 없이 원하는 모양대로 박막을 직접 형성할 수 있는 용액공정을 시행함에 있어서, 용액공정으로 증착된 코팅물질을 고온의 열처리하지 않아도 되기에 고가의 장비 사용이 필요 없는 경제적인 공정방법이다.
또한, 저온에서 용액공정이 시행되기에 유기 기판 및 플렉시블 기판의 휨 변형이나 손상을 주지 않으면서도 우수한 산화물 반도체층이 형성된 산화박막 트랜지스터를 제조할 수 있다.
이와 같은 효과는 광흡수 기능층의 형성 및 이를 이용한 산화 반도체층을 형성하는 방법에 의한 것으로써 작동 성능이 우수한 트랜지스터를 제조할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 한 실시예의 흐름도이다.
도 2는 본 발명에 따른 산화 박막 트랜지스터의 단면도이다.
도 3은 본 발명에 따른 산화 박막 트랜지스터의 광흡수 기능층의 단면도이다.
도 4는 본 발명에 따른 일 실시예의 따른 광흡수 기능층의 광흡수율 시뮬레이션 이미지이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
본 발명의 일 실시예에 따른 저온 용액 공정 산화물 박막 트랜지스터의 제조방법에 대해 설명한다.
본 발명의 일 실시예에 따른 저온 용액 공정 산화물 박막 트랜지스터 제조방법은 상부에 베리어층(20)이 적층된 기판(10)을 준비하는 단계(S100), 상기 베리어층(20) 상에 광흡수 기능층(30)을 형성하는 단계(S200), 상기 광흡수 기능층(30) 상에 게이트 전극(40)을 형성하는 단계(S300), 상기 게이트 전극(40) 상에 게이트 절연층(50)을 형성하는 단계(S400), 상기 게이트 절연층(50) 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 산화물 반도체층(60)을 형성하는 단계(S500) 및 상기 산화물 반도체층(60) 상에 상호 이격된 소스(70) 및 드레인(80) 전극을 형성하는 단계(S600)를 포함할 수 있다.
도 1은 본 발명의 한 실시예의 흐름도이다. 또한, 도 2는 본 발명에 따른 산화 박막 트랜지스터의 단면도이다.
본 발명에 의한 일 실시예에 의하면, 도 1의 흐름에 따라서 도 2의 기판(10) 적층 순서를 순차적으로 확인하면 용이하게 발명을 파악 할 수 있다.
도 1및 도2를 참조하면, 가장 먼저 진행되는 단계인 상부에 베리어층(20)이 적층된 기판(10)을 준비하는 단계(S100)에서 TFT용 기판(10)을 준비한다. 이때, 상기 기판(10)은 유기 또는 플렉시블 소재를 포함할 수 있다.
본 발명에 따른 기판(10)은 원소 실리콘(Si), 유리 물질, 또는 플라스틱 물질로 제조되어, 각각 실리콘 기판, 유리 기판 또는 플라스틱 기판을 얻으나, 본 발명은 여기에 제한되지 않는다. 기판이 유리 기판 또는 플라스틱 기판인 경우, 투명 전극(도시되지 않음)의 층이 기판 상에 형성되는 것이 필요하다는 것을 주의해야 한다. 그러나, 이런 기술적 수단은 현재 반도체 제조 기술에서 이미 공지되어서, 반복해서 기술되지 않는다.
또한, 기판(10)의 상부에 적층된 베리어층(20)은 유기 또는 무기막일 수 있다.
상기 베리어층(20)의 재료는 산화 규소계 재료, 질화 규소(Si3N4), Al2O3, 금속산화물 고유전절연막으로 예시되는 무기계 절연재료뿐만 아니라, 폴리메틸메타크릴레이트(PMMA)나 폴리비닐페놀(PVP), 폴리에틸렌테레프탈레이트(PET), 폴리옥시메틸렌(POM), 폴리염화비닐(PVC), 폴리불화비닐리덴(PVDF), 폴리설폰(PSF), 폴리카보네이트(PC), 폴리이미드(PI)로 예시되는 유기계 절연재료를 들 수 있고, 이것들의 조합을 사용할 수도 있다.
한편, 산화 규소계 재료로서, 이산화실리콘(SiO2), BPSG, PSG, BSG, AsSG, PbSG, 산화 질화 실리콘(SiON), SOG(스핀 온 글래스), 저유전율 SiOX계 재료(예를 들면, 폴리아릴에테르, 시클로퍼플루오로카본폴리머 및 벤조시클로부텐, 환형불소수지, 폴리테트라플루오로에틸렌, 불화아릴에테르, 불화폴리이미드, 아모르포스 카본, 유기SOG)를 예시할 수 있다.
무기막은 스퍼터링, 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor depostion), ALD(atomic layer deposition) 등에 의해서 기판 상에 형성될 수 있으며, 유기막은 열 또는 광에 의해서 추가로 경화되는 모노머(monomer)를 기판 상에서 증발시킴으로써 형성될 수 있다.
이어서, 상기 베리어층(20) 상에 광흡수 기능층(30)을 형성하는 단계(S200)를 수행할 수 있다.
상기 광흡수 기능층(30)은 금속박막층(31) 및 상기 금속박막층(31) 상에 위치하는 버퍼층(32)을 포함할 수 있다. 참조로 도 3은 본 발명에 따른 산화 박막 트랜지스터의 광흡수 기능의 단면도로 이를 통해 본 발명에 따른 광흡수 기능층(30)의 구조를 용이하게 파악 할 수 있다.
여기서, 상기 금속박막층(31)은 Cr, Mo, Co, Ni, Pt 또는 W일 수 있으나 이에 한정하는 것은 아니다.
이때 금속박막층(31)의 두께는 1 nm 내지 20 nm로 설정되는 것이 바람직하다.
만일, 금속박막층(31)의 두께가 1 nm 미만이면, 광흡수율이 낮아 열에너지로 전환하는 비율이 작을 수 있다. 만일, 금속박막층(31)의 두께가 20 nm를 초과하면, 광흡수율에 문제가 있을 수 있다.
광흡수 기능층(30)에 형성된 금속박막층(31)은 열에너지를 흡수 및 게이트 전극 (40)은 이후 후술되는 상부에 형성되는 산화물 반도체층(60)까지 열에너지를 공급하는 역할을 한다. 이를 통해 용액공정 이후에 시행되는 고온의 열처리를 하지 않고도 산화물 반도체층(60)이 소결되도록 하는 역할을 한다.
또한, 상기 금속박막층(31) 상부에 형성된 버퍼층(32)은 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 또는 산화티탄을 포함하는 것을 특징으로 할 수 있다.
이때, 버퍼층(32)은 투명한 산화물로 이를 형성하는 방법에는 스크린 프린팅 (Screen Printing), 스핀 코팅(Spin Coating) 또는 잉크젯(Ink-Jet) 방법 중 선택된 어느 하나의 방법을 이용할 수 있다.
이때 버퍼층(32)의 두께는 30 nm 이상으로 설정되는 것이 바람직하다.
만일, 버퍼층(32)의 두께가 30 nm 미만이면, 금속박막층(31)과 게이트전극(40) 사이의 단락 문제와 광흡수율이 낮을 수 있다.
이어서, 상기 광흡수 기능층(30) 상에 게이트 전극(40)을 형성하는 단계(S300)를 수행할 수 있다.
여기서, 상기 게이트 전극(40)은 Mo, Al, Cu, Nd또는 Ti을 포함하는 것을 특징으로 할 수 있으며, 예를 들어 Mo, Mo-Al-Mo, Mo/Al-Nd/Mo, Mo/Nd/Cu, Ti/Cu Ti/Au, Al, Ag, Cu, Pt 또는 이들 중에서 선택된 금속의 합금이나 이들 중에서 선택된 금속의 적층구조를 포함할 수 있다.
또한, 상기 게이트 전극(40)의 두께는 통상 100㎚ 내지350㎚일 수 있다.
상기 게이트 전극(40)의 광흡수율은 20% 이상이 되도록 제작하는 하는 것이 바람직하다. 이는 게이트 전극(40)도 후술하는 산화물 반도체층(60)을 형성하는 데, 필요한 열에너지를 보조적으로 제공해 줄 수 있기 때문이다.
이러한 게이트 전극(40)의 광흡수율을 20% 이상이 되도록 하기 위하여는 게이트 전극(40)의 두께를 100㎚ 내지350㎚ 로 설정하는 것이 바람직하다.
만일, 게이트 전극(40)의 두께가 100 nm 미만인 경우, 광흡수율이 20%보다 작을 수 있다.
즉, 게이트 전극(40) 또한 상기 광흡수 기능층(30)의 금속박막층(31)과 같이 열에너지를 흡수 및 방출하는 역할을 통해 상부에 형성될 산화물 반도체층(60) 형성에 도움을 준다.
본 발명의 일 실시예에 따른 상기 광흡수 기능층(30)의 금속박막층(31) 및 상기 게이트 전극(40)의 광흡수 및 방출을 통해서 저온에서 용액형 산화물 반도체층 형성을 할 수 있으며, 이때 그 레이저 광원은 IPL(Intense pulsed light)로 진행될 수 있다.
이렇게 용액 공정을 할 때 고온 열처리를 하지 않고도 산화물 반도체층(60)을 형성 할 수 있어, 열에 약한 유기기판 및 플렉시블 기판의 휨손상이나 변형이 없이 TFT를 제작할 수 있다.
이어서, 상기 게이트 전극(40) 상에 게이트 절연층(50)을 형성하는 단계(S400)를 수행할 수 있다.
여기서, 상기 게이트 전극(40) 상에 형성된 게이트 절연층(50)은 SiO2, Al2O3, 폴리메틸메타크릴레이트(PMMA), 폴리비닐페놀(PVP), 폴리에틸렌테레프탈레이트(PET), 폴리옥시메틸렌(POM), 폴리염화비닐, 폴리불화비닐리덴, 폴리설폰, 폴리카보네이트(PC), 폴리이미드, BPGS, PSG, AsSG, PbSG, 산화 질화 실리콘(SiON), SOG 또는 저유전율 SiO계 재료로 이루어진 군으로부터 선택되는1종의 절연 특성을 가지는 물질일 수 있다.
상기 절연층(50)은 스핀코팅(spin coating), 스프레이(spray), 딥 코팅(dip coating), 롤투롤 코팅(roll-toroll coating), 슬롯다이 코팅(slot-die coating), 바코팅(bar-coating) 또는 스크린 프린팅(screen printing)으로 이루어진 군으로부터 선택되는 1종의 용액 공정 뿐만 아니라 무기막은 스퍼터링, 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor depostion), ALD(atomic layer deposition) 등에 진공 공정으로도 형성될 수 있다.
이어서, 상기 게이트 절연층(50) 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 산화물 반도체층(60)을 형성하는 단계(S500)를 수행할 수 있다.
상기 산화물 반도체층(60)은 전도성 금속을 포함하는 산화물 반도체로 이루어질 수 있다. 또한, 산화물 반도체층(60)은 Cu2O, Ag2O, ZnO, SnO2 또는 Fe2O3으로 이루어진 군으로부터 선택되는 1종의 산화물 반도체를 포함할 수 있다.
또한, 상기 산화물 반도체층(60)은 스핀코팅(spin coating), 스프레이(spray), 딥 코팅(dip coating), 롤투롤 코팅(roll-to-roll coating), 슬롯다이 코팅(slot-die coating), 바코팅(bar-coating) 또는 스크린 프린팅(screenprinting)으로 이루어진 군으로부터 선택되는 1종의 용액 공정으로 형성될 수 있다. 이때, 상기 용액 공정에서 사용되는 절연층 원료 용액의 용매는 산화물 반도체층 원료 용액의 용매의 표면장력보다 작은 것이 바람직하다.
상기 산화물 반도체층(60)은 상술한 용액 공정을 수행한 후 광원을 조사하여 상기 광흡수 기능층(30)에서 상기 조사된 광원을 열에너지로 변환되고, 이러한 변환된 열에너지에 의해 열처리될 수 있다.
따라서, 산화물 반도체층(60)이 열 에너지에 의해 영향을 받은 후, 산화물 박막의 결합 구조는 최적화되고, 산화물 반도체층(60)에 존재할 수 있는 불안정한 결합이 변형되거나 끊어진 결합이 감소되어 저온 성장을 통해 얻은 산화물 반도체층(60)에 최초로 존재하는 결함들(예를 들어, 점 결함, 선 결함 또는 표면 결함)을 변형시키고 산화물 반도체층(60)의 물질 특성을 크게 향상시킬 수 있다.
이때, 상기 광원은 IPL(Intense pulsed light)인 것을 특징으로 한다.
상기 IPL의 조사는 0.1 내지 500ms의 펄스 지속 시간, 0.1 내지 500ms의 펄스 휴지 시간, 1 내지 99개의 펄스 수, 0.1 내지 200J/cm2의 펄스 에너지일 수 있다.
따라서, 본 발명에 의한 광흡수 기능층(30) 및 게이트 전극(40)을 통해 상기 조사된 광원을 열에너지로 변환하여 산화물 반도체층(60)을 형성하는데 열에너지를 공급함으로써, 별도의 고온 열처리를 요구하지 않는 바, 기판(10) 등에 손상을 가하지 않고도 산화물 반도체층(60)을 형성할 수 있게 된다.
이어서, 상기 산화물 반도체층(60) 상에 상호 이격된 소스(70) 및 드레인(80) 전극을 형성하는 단계(S600)를 수행할 수 있다.
이때, 소스(70) 및 드레인(80) 전극은 전하 캐리어의 원활한 이동을 가능하게 하도록 일함수가 큰 물질, 예를 들어 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os 티타늄(Ti) 또는 몰리부덴(Mo)으로 제조될 수 있으나, 본 발명은 여기에 제한되지 않으며, 본 발명에 따른 소스(70) 및 드레인(80) 전극의 두께는 각각 대략 1000nm일 수 있다.
본 발명의 일 실시예에 따른 저온 용액 공정 산화물 박막 트랜지스터를 설명한다.
본 발명의 일 실시예에 따른 저온 용액 공정 산화물 박막 트랜지스터는 상부에 베리어층(20)이 적층된 기판(10), 상기 베리어층(20) 상에 형성된 광흡수 기능층(30), 상기 광흡수 기능층(30) 상에 순차적으로 형성된 게이트 전극(40), 게이트 절연층(50) 및 산화물 반도체층(60) 및 상기 산화물 반도체층(60) 상에 상호 이격되어 형성된 소스(70) 및 드레인 전극(80)을 포함할 수 있다.
도 2는 본 발명에 따른 산화 박막 트랜지스터의 단면도이며, 도 3은 본 발명에 따른 산화 박막 트랜지스터의 광흡수 기능층(30)의 단면도이다.
도 2및 도3을 참조하면, 본 발명의 일 실시예에 따른 저온 용액 공정 산화물 박막 트랜지스터의 구조 및 광흡수 기능층(30)의 구조를 확인 할 수 있다.
이때, 상기 광흡수 기능층(30)의 구조는 금속박막층(31) 및 상기 금속박막층(31) 상에 위치하는 버퍼층(32)을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 산화물 반도체층(60)은 상기 게이트 절연층(50) 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 형성된 것을 특징으로 할 수 있다. 이때 광원은 IPL을 이용하여 산화물 반도체층(60)이 형성될 수 있다.
또한, 상기 광흡수 기능층(30)은 상기 산화물 반도체층(60)을 형성하는 단계에서 조사된 광원을 흡수하여 상기 산화물 반도체층(60)에 열에너지 제공한다.
따라서, 고온의 열처리로 인한 기판 손상 없이 산화물 반도체층(60)을 형성할 수 있게 된다.
또한, 상기 산화물 반도체층(60)은 상기 IPL광원의 열에너지로 형성되는 것을 특징으로 하므로 본 발명의 일 실시예에 의한 IPL의 조사는 0.1 내지 500ms의 펄스 지속 시간, 0.1 내지 500ms의 펄스 휴지 시간, 1 내지 99개의 펄스 수, 0.1 내지 200J/cm2의 펄스 에너지로 진행 될 수 있으나 IPL조사의 범위를 이에 한정하지 않는다.
<광흡수율 실험예 1>
도 4는 본 발명에 따른 일 실시예의 따른 광흡수 기능층(30)의 광흡수율 시뮬레이션의 이미지이다.
도 4를 참조하면, 상기 광흡수 기능층(30)의 금속박막층(31)을 Cr으로 두께4nm, 상기 금속박막층(31) 상에 형성된 버퍼층(32)을 SiO2, 상기 광흡수 기능층(30) 상에 형성된 게이트 전극(40)을 Cr으로 두께 100nm로 고정하였다.
이때, 금속박막층(31)의 두께 변화에 따른 광흡수율 계산 결과 광흡수 기능층(30)인 금속박막층(31)과 버퍼층(32)에서 90%(@550nm)의 광흡수율이 확인되었다.
이때 광흡수율의 계산은 다음과 같은 계산으로 550nm의 파장을 기준으로 한다. (흡수율, Absorptivity) = 1 - T(투과율, Transmissivity) - R(반사율, Reflectivity) (@ 550 nm)
이 실험을 통해 광흡수 기능층(30)에서 90% 정도로 대부분의 광흡수 역할을 한다는 것이 밝혀졌으며, 게이트 전극(40)은 보조적인 역할로써 광흡수 하는 것을 확인 할 수 있었다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 기판
20: 베리어층
30: 광흡수 기능층
31: 금속박막층
32: 버퍼층
40: 게이트 전극
50: 게이트 절연층
60: 산화물 반도체층
70: 소스
80: 드레인

Claims (19)

  1. 상부에 베리어층이 적층된 기판을 준비하는 단계;
    상기 베리어층 상에 광흡수 기능층을 형성하는 단계;
    상기 광흡수 기능층 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 산화물 반도체층을 형성하는 단계; 및
    상기 산화물 반도체층 상에 상호 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 게이트 전극 형성 단계에서, 상기 게이트 전극은 상기 광원 조사시 상기 광흡수 기능층에서 광에너지를 흡수하여 변환되는 열에너지를 상기 산화물 반도체 물질에 전달하여 공급할 수 있도록 상기 광흡수 기능층 상에 형성되며,
    상기 광원은 IPL(Intense pulsed light)인 것인, 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 기판은 유기 또는 플렉시블 소재를 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 베리어층은 유기 또는 무기막인 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  4. 제1항에 있어서,
    상기 광흡수 기능층은 금속박막층 및 상기 금속박막층 상에 위치하는 버퍼층을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  5. 제4항에 있어서,
    상기 금속박막층은 Cr, Mo, Co, Ni, Pt 또는 W을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  6. 제4항에 있어서,
    상기 버퍼층은 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 또는 산화티탄을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  7. 제1항에 있어서,
    상기 게이트 전극은 Mo, Al, Cu, Nd또는 Ti을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  8. 제1항에 있어서,
    상기 게이트 전극의 두께는 200㎚ 내지350㎚인 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  9. 제1항에 있어서,
    상기 게이트 전극의 광흡수율은 20% 이상인 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  10. 제4항에 있어서,
    상기 금속박막층의 두께는 1nm 내지 20nm 인 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  11. 삭제
  12. 제1항에 있어서,
    상기 IPL의 조사는 0.1 내지 500ms의 펄스 지속 시간, 0.1 내지 500ms의 펄스 휴지 시간, 1 내지 99개의 펄스 수, 0.1 내지 200J/cm2의 펄스 에너지인 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  13. 제1항에 있어서,
    상기 광흡수 기능층은 상기 산화물 반도체층을 형성하는 단계에서 조사된 광원을 흡수하여 상기 도포된 산화물 반도체 물질에 열에너지를 제공하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터 제조방법.
  14. 상부에 베리어층이 적층된 기판;
    상기 베리어층 상에 형성된 광흡수 기능층;
    상기 광흡수 기능층 상에 순차적으로 형성된 게이트 전극, 게이트 절연층 및 산화물 반도체층; 및
    상기 산화물 반도체층 상에 상호 이격되어 형성된 소스 및 드레인 전극을 포함하고,
    상기 게이트 전극은 상기 광흡수 기능층에서 광원의 광에너지를 흡수하여 변환되는 열에너지를 상기 산화물 반도체층에 전달하여 공급할 수 있도록 상기 광흡수 기능층 상에 형성되고,
    상기 산화물 반도체층은 상기 게이트 절연층 상에 용액공정을 수행하여 산화물 반도체 물질을 도포 후, 광원을 조사하여 형성되는, 저온 용액 공정 산화물 박막 트랜지스터
  15. 삭제
  16. 제14항에 있어서,
    상기 광흡수 기능층은 금속박막층 및 상기 금속박막층 상에 위치하는 버퍼층을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터.
  17. 제16항에 있어서,
    상기 금속박막층의 두께는 1nm 내지 20nm 인 저온 용액 공정 산화물 박막 트랜지스터.
  18. 제16항에 있어서,
    상기 금속박막층은 Cr, Mo, Co, Ni, Pt 또는 W을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터.
  19. 제16항에 있어서,
    상기 버퍼층은 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 또는 산화티탄을 포함하는 것을 특징으로 하는 저온 용액 공정 산화물 박막 트랜지스터.
KR1020180152608A 2018-11-30 2018-11-30 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법 KR102186882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180152608A KR102186882B1 (ko) 2018-11-30 2018-11-30 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180152608A KR102186882B1 (ko) 2018-11-30 2018-11-30 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200065791A KR20200065791A (ko) 2020-06-09
KR102186882B1 true KR102186882B1 (ko) 2020-12-04

Family

ID=71082479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180152608A KR102186882B1 (ko) 2018-11-30 2018-11-30 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102186882B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462893B1 (ko) 2020-10-21 2022-11-04 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183757A (ja) 2009-10-21 2017-10-05 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861989B2 (ja) * 1997-08-11 1999-02-24 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法
KR20120064970A (ko) * 2010-12-10 2012-06-20 연세대학교 산학협력단 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터
KR102172972B1 (ko) * 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
KR102281848B1 (ko) 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20180049858A (ko) 2016-11-03 2018-05-14 주식회사 심텍 인쇄회로기판 상에 광감응성 패턴층을 형성하는 방법 및 인쇄회로기판 상에 전도층을 형성하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183757A (ja) 2009-10-21 2017-10-05 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20200065791A (ko) 2020-06-09

Similar Documents

Publication Publication Date Title
CN105810102B (zh) 柔性显示装置的制造方法
KR101789586B1 (ko) 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US20060220023A1 (en) Thin-film device
US8518285B2 (en) Substrate section for flexible display device, method of manufacturing the substrate section, and method of manufacturing organic light emitting display device including the substrate
US20060197092A1 (en) System and method for forming conductive material on a substrate
US20170154905A1 (en) Thin film transistor and preparation method thereof, array substrate, and display panel
US20090032096A1 (en) Process for producing thin-film device, and devices produced by the process
US20140217396A1 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
JP6784969B2 (ja) 薄膜デバイスとその製造方法
US20100044696A1 (en) Thin film transistor and liquid crystal display
JP5272342B2 (ja) 薄膜トランジスタ基板の製造方法及び画像表示装置
US7265003B2 (en) Method of forming a transistor having a dual layer dielectric
RU2016121714A (ru) Тонкопленочный транзистор с низким контактным сопротивлением
US9425214B2 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
US20030134122A1 (en) High conductivity transparent conductor formed using pulsed energy process
US20130078761A1 (en) Method for manufacturing a flexible transparent 1t1r storage unit based on a completely low-temperature process
KR20160150236A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2012191025A (ja) 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
JP2007214319A (ja) 薄膜トランジスタ及びその電子ディスプレー
KR102186882B1 (ko) 저온 용액 공정 산화물 박막 트랜지스터 및 그 제조 방법
Paul David et al. Thin film metal oxides for displays and other optoelectronic applications
KR100990217B1 (ko) 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant