TWI597782B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI597782B
TWI597782B TW100106422A TW100106422A TWI597782B TW I597782 B TWI597782 B TW I597782B TW 100106422 A TW100106422 A TW 100106422A TW 100106422 A TW100106422 A TW 100106422A TW I597782 B TWI597782 B TW I597782B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
transistor
insulating layer
semiconductor layer
electrode
Prior art date
Application number
TW100106422A
Other languages
English (en)
Other versions
TW201203381A (en
Inventor
山崎舜平
鈴木邦彥
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203381A publication Critical patent/TW201203381A/zh
Application granted granted Critical
Publication of TWI597782B publication Critical patent/TWI597782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置的製造方法
本發明關於一種包含氧化物半導體的半導體裝置及其製造方法。在此，半導體裝置是指藉由利用半導體特性而作用的所有元件及裝置。
已知使用形成在具有絕緣表面的基板之上的半導體層來構成電晶體的技術。例如，已知使用含有矽類半導體材料的薄膜而在玻璃基板之上形成電晶體並將其應用於液晶顯示裝置等的技術。
用於液晶顯示裝置的電晶體主要使用非晶矽或多晶矽等的半導體材料來予以製造。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另一方面，使用多晶矽的電晶體雖然其場效應遷移率高，但是需要雷射退火等的晶化製程，具有不一定適合於玻璃基板的大面積化的特性。
作為其他材料，氧化物半導體已受到注目。作為氧化物半導體的材料，已知氧化鋅或以氧化鋅做為成分的物質。而且，已揭示使用電子載子濃度低於1018/cm3的非晶氧化物(氧化物半導體)形成的薄膜電晶體(專利文獻1至3)。
[專利文獻1]　日本專利申請案公告第2006-165527號公報
[專利文獻2]　日本專利申請案公告第2006-165528號公報
[專利文獻3]　日本專利申請案公告第2006-165529號公報
作為利用半導體特性的電晶體，要求其隨時間的劣化所導致的臨界電壓的偏差小。因隨時間的劣化而臨界電壓的偏差大的電晶體損壞使用其的半導體裝置的可靠性。另外，作為利用半導體特性的電晶體，要求截止電流(off-state current)小等。這是因為截止電流大的電晶體增大使用其的半導體裝置的耗電量的緣故。
本發明的目的之一在於提供可靠性高的半導體裝置的製造方法。
另外，目的之一在於提供耗電量低的半導體裝置的製造方法。
為了解決上述課題，本案發明人等注意到在將氧化物半導體使用於半導體層的半導體裝置中包含在氧化物半導體層中的雜質濃度影響到臨界電壓的變動和截止電流的增大。作為雜質，例如可以舉出氫、水等的包含氫原子的物質。包含氫原子的雜質對氧化物半導體層中的金屬原子供應氫原子，並產生雜質能階。
藉由在形成該氧化物半導體之後進行的相對高溫(例如，600℃)的第一加熱處理可以基本上去除包含在氧化物半導體中的包含氫原子的雜質。但是，與構成氧化物半導體的金屬強烈地結合的雜質(例如，氫及羥基)由於其強烈的結合力而殘留在半導體層中。如果將殘留有雜質的氧化物半導體使用於半導體層，則會產生不良現象，諸如，因長期間的使用或光照射而半導體裝置的臨界電壓變動或者增大截止電流等。
因此，為了解決上述問題，從膜形成室徹底去除包含氫原子的雜質，並形成高純度的氧化物半導體層。明確而言，在膜形成期間將與包含氫原子的雜質強烈地結合的物質引入到膜形成室中，使其與殘留在膜形成室中之包含氫原子的雜質起反應，而使其改變包含氫原子的穩定的物質即可。由於包含氫原子之穩定的物質不對氧化物半導體層的金屬原子供應氫原子而被排出，所以可以防止將氫原子等引入到氧化物半導體層中的現象。作為與包含氫原子的雜質強烈地結合的物質，例如最好使用包含鹵素元素的物質。這是因為包含鹵素元素的物質在電漿中產生鹵素基，從包含氫原子的雜質取走氫原子。另外，在包含鹵素元素的物質中特別最好使用包含產生氟基的氟原子的物質。這是因為氟原子與氫原子的鍵能比其他鹵素元素與氫原子的鍵能更高，並且氟原子與氫原子的鍵比其他鹵素元素與氫原子的鍵更穩定。
此外，包含在半導體層中的氧化物半導體的末端的金屬原子最好為藉由氧與其他金屬原子結合的狀態。但是，若在製造過程中喪失金屬原子與氧的鍵，則有時在金屬原子中產生未結合端(懸空鍵)。此外，若在存在有包含氫原子的雜質的情況下喪失金屬原子與氧的鍵，則有時產生氫與金屬原子的鍵、羥基和金屬原子的鍵。產生在金屬原子中的未結合端(懸空鍵)增加載子密度，並且氫與金屬原子的鍵及羥基與金屬原子的鍵形成雜質能階。使用具有高載子密度的氧化物半導體層的半導體裝置的臨界電壓示出常導通的傾向，例如有因長期間的使用或光照射而變動的可能性。另外，使用形成有雜質能階的氧化物半導體層的半導體裝置產生不良現象，諸如，截止電流增大等。
為了解決上述問題，在製造過程中添加補充產生在金屬原子中的未結合端(懸空鍵)的物質即可。明確而言，將鹵素元素的供給源引入到膜形成室中即可。鹵素元素由於與產生在包含在氧化物半導體層中的金屬原子中的未結合端(懸空鍵)結合並終結未結合端，所以可以抑制載子的產生或雜質能階的產生。
也就是說，本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板之上形成閘極電極；在所述閘極電極之上形成閘極絕緣層；在將包含鹵素元素的物質以氣體狀態引入於其中的膜形成室內形成與所述閘極絕緣層相接觸的與所述閘極電極重疊的氧化物半導體層；對所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層相接觸地形成其端部與閘極電極重疊的源極電極及汲極電極；以及與所述氧化物半導體層的通道形成區重疊的與所述氧化物半導體層的表面相接觸地形成第一絕緣層。
本發明的一個實施例是上述半導體裝置的製造方法，其中，在氫或水的含量為低於或等於10 ppm的氮、氧或者氮及氧的混合氣體中，對所述氧化物半導體層以高於或等於250℃且低於或等於700℃的溫度進行加熱。
本發明的一個實施例是上述半導體裝置的製造方法，其中，在加熱後將所述氧化物半導體層冷卻到低於或等於200℃的溫度。
本發明的一個實施例是上述半導體裝置的製造方法，其中，將包含氟原子的物質以氣體狀態引入到膜形成室內。
本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板之上形成源極電極及汲極電極；在將包含鹵素元素的物質以氣體狀態引入於其中的膜形成室內形成覆蓋所述源極電極及汲極電極的端部的氧化物半導體層；對所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層相接觸地形成與所述源極電極及汲極電極的端部重疊的閘極絕緣層；以及與所述閘極絕緣層相接觸地形成與所述源極電極及汲極電極的端部重疊的閘極電極。
本發明的一個實施例是上述半導體裝置的製造方法，其中，在氫或水的含量為低於或等於10 ppm的氮、氧或者氮及氧的混合氣體中，對所述氧化物半導體層以高於或等於250℃且低於或等於700℃的溫度進行加熱。
本發明的一個實施例是上述半導體裝置的製造方法，其中，在加熱後將所述氧化物半導體層冷卻到低於或等於200℃的溫度。
本發明的一個實施例是上述半導體裝置的製造方法，其中，將包含氟原子的物質以氣體狀態引入到膜形成室內。
注意，在本說明書中，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。另外，本說明書中的序數詞並不表示規定本發明的特定名稱。
根據本發明的半導體裝置的製造方法，藉由將包含鹵素元素的物質引入到膜形成室中，將產生在膜形成期間的鹵素基與殘留在膜形成室內的包含氫原子的雜質起反應，使其改變包含氫原子的穩定的鹵素化物並排出，可以形成高純度的氧化物半導體膜。再者，藉由對半導體層進行加熱，可以減少殘留在該半導體層中的雜質。在具有減少了殘留的雜質的氧化物半導體層的半導體裝置中抑制臨界電壓的變動，所以該半導體裝置的可靠性高。
因此，可以提供可靠性高的半導體裝置的製造方法。
根據本發明的半導體裝置的製造方法，可以減少殘留在氧化物半導體層中的雜質。在具有減少了殘留的雜質的氧化物半導體層的半導體裝置中降低截止電流，並且耗電量低。
因此，可以提供耗電量低的半導體裝置的製造方法。
根據本發明的半導體裝置的製造方法，可以減少殘留在氧化物半導體層中的雜質。在具有減少了殘留的雜質的氧化物半導體層的半導體裝置中半導體特性的偏差小，並且該半導體裝置具有優異的大量生產性。
因此，可以提供大量生產性高的半導體裝置的製造方法。
參照附圖對實施例進行詳細的說明。但是，本發明並不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其模式及詳細內容可以不脫離本發明的精神及其範圍地變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施例所記載的內容中。注意，在以下說明的發明的結構中，在不同的附圖之間共同使用同一附圖標記來表示同一部分或具有同一功能的部分，而省略其重複說明。
[實施例1]
在本實施例中，參照圖1A和圖1B及圖2A至圖2D來說明使用如下方法製造的底部閘極型電晶體及其製造方法，該方法是邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中、邊形成氧化物半導體層，後續進行加熱處理，從而使氧化物半導體層高度純化。
圖1A和圖1B示出在本實施例中製造的底部閘極型電晶體550的結構。圖1A示出電晶體550的俯視圖，而圖1B示出電晶體550的剖面圖。注意，圖1B相當於沿著圖1A所示的虛線P1-P2的剖面圖。
電晶體550在具有絕緣表面的基板500之上具有閘極電極511以及覆蓋閘極電極511的閘極絕緣層502。另外，在閘極絕緣層502之上具有與閘極電極511重疊的被高度純化的氧化物半導體層513b以及與氧化物半導體層513b相接觸且端部與閘極電極511重疊的用作為源極電極或汲極電極的第一電極515a及第二電極515b。另外，具有與氧化物半導體層513b相接觸並其通道形成區重疊的絕緣層507以及覆蓋電晶體550的保護絕緣層508。
作為使用於本實施例的半導體層的氧化物半導體，使用如下一種氧化物半導體，其中，藉由以從氧化物半導體中去除用作為n型雜質的氫，並儘量不包含氧化物半導體的主要成分以外的雜質的方式來進行高度純化，實現I型(本徵)的氧化物半導體或實質上接近於I型(本徵)的氧化物半導體。
另外，在被高度純化的氧化物半導體中載子極少，載子濃度係低於1×1014/cm3，較佳低於1×1012/cm3，更佳低於1×1011/cm3。此外，像這樣載子少，因此截止狀態下的電流(截止電流)足夠小。
明確而言，上述的具備氧化物半導體層的電晶體可以在截止狀態下的源極電極和汲極電極之間的通道寬度的每1μm的洩漏電流密度(截止電流密度)在源極電極和汲極電極之間的電壓為3.5 V，使用時的溫度條件(例如，25℃)下為小於或等於100 zA/μm(1×10-19A/μm)或較佳小於或等於10 zA/μm(1×10-20A/μm)，或更佳小於或等於1 zA/μm(1×10-21A/μm)。
此外，具備被高度純化的氧化物半導體層的電晶體幾乎沒有截止電流的溫度依賴性，並且在高溫狀態下截止電流仍非常小。
在將包含鹵素元素的物質以氣體狀態引入於其中的膜形成室內形成電晶體550所具有的氧化物半導體層513b。此外，電晶體550所具有的氧化物半導體層513b有時包含鹵素元素。包含在氧化物半導體層513b中的鹵素元素的濃度為1015atoms/cm3至1018atoms/cm3(包含本身)。由於氧化物半導體層513b中的鹵素元素與在半導體裝置的製造過程中產生在金屬原子中的未結合端(懸空鍵)結合而終結未結合端，所以可以抑制產生雜質能階或載子。
接著，參照圖2A至圖2D來說明在基板500之上製造電晶體550的方法。
首先，在具有絕緣表面的基板500之上形成導電膜，然後藉由第一微影製程而形成包括閘極電極511的佈線層。另外，也可以藉由噴墨法來形成抗蝕劑掩模。因為當藉由噴墨法來形成抗蝕劑掩模時不使用光罩，所以可以減少製造成本。
在本實施例中，作為具有絕緣表面的基板500而使用玻璃基板。
也可以將用做為基底膜的絕緣膜設置在基板500與閘極電極511之間。基底膜具有防止來自基板500的雜質元素(例如，Li、Na等的鹼金屬及Ca等的鹼土金屬等)的擴散的功能，並且使用由選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜中的一種膜或多種膜所構成的疊層結構而形成基底膜。
此外，可以使用鉬、鈦、鉭、鎢、釹和鈧等的金屬材料或以上述金屬材料為主要成分的合金材料的單層或疊層來形成閘極電極511。
另外，若能夠耐受後續的製程中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。鋁或銅為了避免耐熱性或腐蝕性的問題，最好與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
另外，當使用銅時，最好設置Cu-Mg-Al合金當作用做為基底的層，並且在其之上形成銅。藉由設置Cu-Mg-Al合金，發揮提高氧化膜等的基底和銅的密接性的效果。
接著，在閘極電極511之上形成閘極絕緣層502。閘極絕緣層502可以使用電漿CVD法或濺射法等，並使用選自氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層中的單層或疊層來予以形成。
作為本實施例的氧化物半導體，使用如下氧化物半導體，亦即，邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊進行膜形成，後續進行加熱處理並去除雜質的I型化或實質上I型化的氧化物半導體。因為這種被高度純化的氧化物半導體對介面狀態密度、介面電荷極為敏感，所以氧化物半導體層和閘極絕緣層之間的介面是重要的。因而，與被高度純化的氧化物半導體相接觸的閘極絕緣層被要求高品質化。
例如，使用微波(例如，頻率為2.45 GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓性高的品質高的絕緣層，所以是最好的。這是因為藉由使被高度純化的氧化物半導體和高品質的閘極絕緣層密接，可以降低介面狀態密度而使介面特性良好的緣故。
當然，只要能夠形成用作為閘極絕緣層的優質的絕緣層，就可以應用濺射法、電漿CVD法等的其他膜形成方法。此外，也可以採用藉由膜形成之後的熱處理，改善其膜性質，與氧化物半導體之間的介面特性的絕緣層。總之，只要採用如下絕緣層就可以：作為閘極絕緣層的膜性質良好，並且，可以降低與氧化物半導體之間的介面狀態密度而形成良好的介面。
注意，閘極絕緣層502與後續形成的氧化物半導體層相接觸。因為當在氧化物半導體層中擴散氫時對半導體特性造成不良的影響，所以最好閘極絕緣層502不包含氫、羥基及水分。此外，為了儘量不使閘極絕緣層502、氧化物半導體膜包含氫、羥基及水分，作為在形成氧化物半導體膜之前進行的預處理，最好在濺射設備的預先加熱室中對形成有閘極電極511的基板500或形成到閘極絕緣層502的基板500進行預先加熱，以便對吸附到基板500的氫、水分等的雜質進行脫離及排出。注意，作為設置在預先加熱室中的排氣單元，最好使用低溫泵。另外，也可以省略該預先加熱處理。此外，也可以同樣地在形成絕緣層507之前對形成到第一電極515a及第二電極515b的基板500進行該預先加熱。
接著，在閘極絕緣層502之上形成厚度為2 nm至200 nm(包含本身)，最好為5 nm至30 nm(包含本身)的氧化物半導體膜。
將金屬氧化物用作為靶材並使用濺射法來形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(例如，氬)氛圍下、在氧氛圍下或在稀有氣體(例如，氬)及氧的混合氛圍下藉由濺射法來予以形成。
另外，最好的是，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體而產生電漿的反向濺射，以去除附著於閘極絕緣層502表面的粉狀物質(也稱為微粒、塵屑)。反向濺射是指如下一種方法，其中，不對靶材側施加電壓而在氬氛圍下使用RF電源對基板施加電壓而在基板附近形成電漿，以對表面進行改善。另外，也可以使用氮、氦、氧等代替氬氛圍。
作為使用於氧化物半導體膜的氧化物半導體，可以使用：為四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；為三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；為二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者為單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體膜包含SiO2。藉由使氧化物半導體膜包含阻礙晶化的氧化矽(SiOx(X>0))，可以抑制當在製造過程中形成氧化物半導體膜之後進行加熱處理時氧化物半導體膜晶化。在此，例如，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，並且對其組成比並沒有限制。另外，也可以使In-Ga-Zn-O類氧化物半導體包含In、Ga、Zn以外的元素。
另外，氧化物半導體膜也可以使用以化學式InMO3(ZnO)m(m>0，並且m不是自然數)表示的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
另外，當作為氧化物半導體而使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In:Zn=50:1至1:2(換算為摩爾數比則為In2O3:ZnO=25:1至1:4)，較佳為In:Zn=20:1至1:1(換算為摩爾數比則為In2O3:ZnO=10:1至1:2)，更佳為In:Zn=15:1至1.5:1(換算為摩爾數比則為In2O3:ZnO=15:2至3:4)。例如，作為用以形成In-Zn-O類氧化物半導體的靶材，當原子數比為In:Zn:O=X:Y:Z時，將其設定為Z>1.5X+Y。
氧化物半導體較佳含有In的氧化物半導體，更佳含有In及Ga的氧化物半導體。當使氧化物半導體層成為I型(本徵)時，脫水化或脫氫化是有效的。在本實施例中，藉由使用In-Ga-Zn-O類氧化物靶材的濺射法來形成氧化物半導體膜。
作為使用於藉由濺射法來製造氧化物半導體膜的靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩爾數比]的組成比的氧化物靶材，因而形成In-Ga-Zn-O膜。注意，不侷限於上述靶材的材料及組成，例如還可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩爾數比]或者In2O3:Ga2O3:ZnO=1:1:4[摩爾數比]的組成比的氧化物靶材。
另外，氧化物靶材的填充率為90%至100%(包含本身)，最好為95%至99.9%(包含本身)。藉由使用高填充率的金屬氧化物靶材，可以使所形成的氧化物半導體膜成為緻密的膜。另外，最好靶材的純度為大於或等於99.99%，並且特別最好使用降低了Na、Li等的鹼金屬及Ca等的鹼土金屬等的雜質的靶材。
最好使用氫、水、羥基或氫化物等之雜質被去除的高純度氣體作為形成氧化物半導體膜時的濺射氣體(包含含有氣體狀態的鹵素元素的物質)。例如，最好使用去除到約低於或等於10 ppm，最好為低於或等於1 ppm的濃度的高純度氣體。明確而言，最好使用露點為低於或等於-60℃的高純度氣體。
作為引入到膜形成室中之包含鹵素元素的物質，可以適當地使用包含氟原子的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、包含氯原子的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)等。尤其是包含氟原子的氣體在電漿中產生氟基，因此這是最好的。這是因為氟原子與氫原子的鍵能比其他鹵素元素與氫原子的鍵能更高，並且氟原子與氫原子的鍵比其他鹵素元素與氫原子的鍵更穩定。
另外，作為將鹵素元素的供應源引入到膜形成室中的方法，對膜形成氣體添加包含鹵素元素的方法是方便的，因此是最好的。此外，將上述NF3那樣的包含鹵素元素的氣體使用於進行膜形成的處理室的清洗處理，可以以在膜形成期間殘留在處理室內的氟等的鹵素元素包含在氧化物半導體膜中的方式來進行膜形成。
在保持為減壓狀態的膜形成室中保持基板，將基板溫度設定為高於或等於100℃且低於或等於600℃，最好設定為高於或等於200℃且低於或等於400℃。藉由邊加熱基板邊進行膜形成，可以降低形成了的氧化物半導體膜所包含的雜質濃度。另外，可以減少因濺射產生的損傷。另外，邊使用排氣泵去除殘留在膜形成室內的水分邊去除氫及水分，引入以氣體狀態添加有包含鹵素元素的物質的濺射氣體，並使用上述靶材而在基板500之上形成氧化物半導體膜。為了去除膜形成室內的殘留水分及從膜形成室的外部侵入的氫或水分(因洩漏而侵入的氫或水分)，最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。由於使用低溫泵排氣的膜形成室排出例如氫原子、水(H2O)等包含氫原子的化合物(最好也排出包含碳原子的化合物)等，所以可以降低在該膜形成室中形成的氧化物半導體膜所包含的雜質濃度。
此外，進行濺射法的氛圍為將包含鹵素元素的物質以氣體狀態添加的稀有氣體(典型上是氬)氛圍、將包含鹵素元素的物質以氣體狀態添加的氧氛圍或將包含鹵素元素的物質以氣體狀態添加的稀有氣體和氧的混合氛圍即可。
引入到膜形成室中之包含鹵素元素的物質被電漿所分解並產生鹵素基。所產生的鹵素基與膜形成室內的殘留水分及因洩漏而從膜形成室的外部侵入的水分起反應，產生包含氫原子的穩定的物質(作為一例，鹵化氫)。例如，若在包括包含氟原子的物質(作為一例，NF3)的氛圍中形成氧化物半導體膜，則鹵素基與膜形成室內的水分起反應而產生氟化氫。此外，由於氟化氫分子的氫原子與氟原子的離解能比水分子的氫原子與氧原子的離解能更大，所以可以說氟化氫分子比水分子更穩定。
由於膜形成室內的水分成為氟化氫從膜形成室排出，所以氧化物半導體層不容易被水分污染。
作為膜形成條件的一個例子，可以使用如下條件：基板與靶材之間的距離為100 mm；壓力為0.6 Pa；直流(DC)電源為0.5 kW；以及採用氧(氧流量比率為100%)氛圍。另外，藉由使用脈衝直流電源，可以減輕在進行膜形成期間所產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是最好的。
另外，藉由將濺射設備的處理室的洩漏率設定為低於或等於1×10-10Pa‧m3/秒，可以減少當藉由濺射法來形成膜時鹼金屬、氫化物等的雜質混入到氧化物半導體膜中。
另外，藉由作為排氣系統而使用吸附真空泵，可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等的雜質從排氣系統倒流(counter flow)。
注意，最好降低包含在氧化物半導體層中的Li、Na等的鹼金屬及Ca等的鹼土金屬等的雜質。明確而言，最好使用SIMS時的包含在氧化物半導體層中的這些雜質濃度分別是如下值：Li是低於或等於5×1015cm-3，最好是低於或等於1×1015cm-3；Na是低於或等於5×1015cm-3，最好是低於或等於1×1015cm-3；並且K是低於或等於5×1015cm-3，最好是低於或等於1×1015cm-3。
因為對於氧化物半導體來說鹼金屬及鹼土金屬是不利的雜質，所以最好氧化物半導體所含有的鹼金屬及鹼土金屬量少。尤其是，鹼金屬中的Na當與氧化物半導體接觸的絕緣膜是氧化物時擴散到氧化物半導體中而成為Na+。另外，在氧化物半導體內，Na斷裂金屬與氧的鍵或者擠進鍵之中。其結果是，導致電晶體特性的劣化(例如，常開啟化(臨界值向負側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。特別在氧化物半導體中的氫濃度充分低時，這些問題變得明顯。由此，當氧化物半導體中的濃度是低於或等於5×1019cm-3，特別是低於或等於5×1018cm-3時，強烈要求將鹼金屬的濃度設定為上述值。
接著，藉由第二微影製程而將氧化物半導體膜加工成島狀的氧化物半導體層513a。另外，也可以藉由噴墨法而形成用來形成島狀的氧化物半導體層的抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光罩，因此可以降低製造成本。
此外，當在閘極絕緣層502中形成接觸孔時，可以在進行氧化物半導體膜的加工的同時進行該製程。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾式蝕刻和濕式蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕式蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(由日本關東化學株式會社所製造)。注意，圖2A示出此時的剖面圖。
此外，作為用於乾式蝕刻的蝕刻氣體，最好使用包含氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)等)。另外，還可以使用含有氟原子的物質(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾式蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板側的電極的電力量、基板側的電極溫度等)，以便可以被蝕刻為所想要的加工形狀。
接著，對氧化物半導體層513a施加第一加熱處理。藉由進行該第一加熱處理，可以從氧化物半導體層中去除雜質。例如，可以去除引入在氧化物半導體層中的鹵化氫。與直接去除強烈地結合到金屬的氫或羥基的方法相比，藉由加熱去除所產生的鹵化氫的方法更容易。
將第一加熱處理的溫度設定為高於或等於250℃且低於或等於750℃，最好為高於或等於400℃且低於基板的應變點。例如，也可以以500℃進行3分鐘至6分鐘的加熱處理。藉由作為加熱處理使用RTA(快速熱退火)法，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度來進行加熱處理。對具有第四代的玻璃基板程度的尺寸的基板可以在高於或等於250℃且低於或等於750℃的範圍進行加熱處理，但是對具有第六代至第十代程度的尺寸的基板最好在高於或等於250℃且低於或等於450℃的溫度範圍進行加熱處理。
在此，以如下方式來獲得氧化物半導體層513b：將基板引入作為一種熱處理裝置的電爐中，在氮氛圍下對氧化物半導體層以600℃進行加熱處理，並且不暴露於空氣地冷卻到低於或等於200℃的溫度，而防止水、氫再進入氧化物半導體層(參照圖2B)。藉由冷卻到低於或等於200℃的溫度，可以避免高溫的氧化物半導體層與空氣中的水或水分相接觸的情況。若高溫的氧化物半導體層與空氣中的水或水分相接觸，則有時氧化物半導體被包含氫原子的雜質所污染。
注意，加熱處理設備不侷限於電爐而可以使用利用電阻加熱器等的家熱器所產生的熱傳導或熱輻射而對待處理物進行加熱的裝置。例如，可以使用GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射出的光(電磁波)輻射來加熱待處理物的設備。GRTA裝置是指使用高溫氣體進行加熱處理的設備。作為高溫的氣體，使用在進行加熱處理的情況下也不與待處理物起反應的惰性氣體之諸如氬等的稀有氣體或氮。
例如，作為第一加熱處理而可以進行GRTA，其中，將基板移動到加熱到高溫，亦即650℃至700℃的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。
另外，在第一加熱處理中，最好氮或諸如氦、氖、氬等的稀有氣體不包含水、氫等。或者，最好將引入到加熱處理設備的氮或諸如氦、氖、氬等的稀有氣體的純度設定為5N(99.999%)或5N以上，更佳設定為6N(99.9999%)或6N以上(亦即，將雜質濃度設定為低於或等於10 ppm，最好設定為低於或等於1 ppm)。
此外，也可以在藉由第一加熱處理加熱氧化物半導體層之後，對相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(使用CRDS(腔體振盪雷射吸收光譜法)方式的露點儀來測定時的水分量為低於或等於20 ppm(露點換算為-55℃)，較佳為低於或等於1 ppm，更佳為低於或等於10 ppb的空氣)。最好氧氣體或N2O氣體不包含水、氫等。或者，最好將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為大於或等於5N，最好設定為低於或等於6N(亦即，將氧氣體或N2O氣體中的雜質濃度設定為低於或等於10 ppm，最好設定為低於或等於1 ppm)。藉由利用氧氣體或N2O氣體的作用供應在脫水化或脫氫化的雜質的排除製程的同時減少了的構成氧化物半導體的主要成分材料的氧，使氧化物半導體層高度純化及電I型(本徵)化。
另外，也可以對加工成島狀的氧化物半導體層之前的氧化物半導體膜進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱設備中取出基板，進行微影製程。
注意，除了上述之外，只要在形成氧化物半導體層之後，就可以在氧化物半導體層之上層疊源極電極及汲極電極之後或在源極電極及汲極電極之上形成絕緣層之後進行第一加熱處理。
另外，當在閘極絕緣層502中形成接觸孔時，也可以在對氧化物半導體膜進行第一加熱處理之前或之後進行該形成製程。
藉由上述製程，可以降低島狀的氧化物半導體層中的氫濃度，從而實現高度純化。由此，可以實現氧化物半導體層的穩定化。另外，藉由低於或等於玻璃基板的應變點的加熱處理，可以形成載子密度極少且帶隙寬的氧化物半導體膜。由此，可以使用大面積基板來製造電晶體，而可以提高大量生產性。另外，藉由使用該氫濃度被降低之高度純化的氧化物半導體膜，可以製造耐壓性高且截止電流顯著低的電晶體。只要在形成氧化物半導體層513a之後，就可以進行上述加熱處理。
另外，當加熱氧化物半導體膜時，雖然也根據氧化物半導體膜的材料或加熱條件，但是有時在其表面上形成板狀結晶。板狀結晶最好是進行了實質上垂直於氧化物半導體膜的表面的c軸對準的板狀結晶體。
此外，與首先形成的氧化物半導體層513a相接觸的基底構件的材料不論是氧化物、氮化物、金屬等的材料，也可以藉由在包含鹵素元素的氣體中將形成氧化物半導體層的製程分為兩次，且將加熱處理分為兩次，可以形成具有厚度厚的結晶區的氧化物半導體層，即可以形成具有進行了垂直於膜表面的c軸對準的結晶區的氧化物半導體層。例如，可以形成3 nm至15 nm的第一氧化物半導體膜，並在氮、氧、稀有氣體或乾燥空氣的氛圍下以高於或等於450℃且低於或等於850℃，最好為高於或等於550℃且低於或等於750℃的溫度進行用以晶化的第一加熱處理，以形成在包括表面的區域中具有結晶區(包括板狀結晶)的第一氧化物半導體膜。而且，藉由在包含鹵素元素的氣體中形成比第一氧化物半導體膜更厚的第二氧化物半導體膜，然後以高於或等於450℃且低於或等於850℃，最好以高於或等於600℃且低於或等於700℃的溫度進行用以晶化的第二加熱處理，可以以第一氧化物半導體膜做為結晶生長的晶種而使它向上方進行結晶生長，以使第二氧化物半導體膜的整體進行晶化，從而形成具有厚度厚的結晶區的氧化物半導體層。注意，用以晶化的加熱處理兼作從氧化物半導體層去除雜質(例如，鹵化氫)的加熱處理。
另外，在形成氧化物半導體層時，也可以藉由一邊將氧化物半導體加熱到使氧化物半導體進行c軸對準的溫度一邊形成膜來形成具有進行了垂直於膜表面的c軸對準的結晶區的氧化物半導體層。藉由使用該膜形成方法，可以縮短製程。作為加熱基板的溫度，因為根據膜形成設備而其他膜形成條件不同，所以適當地設定適合其他條件的溫度，即可。例如，將使用濺射設備形成時的基板溫度設定為高於或等於250℃來形成膜，即可。
接著，在閘極絕緣層502和氧化物半導體層513b之上形成成為源極電極及汲極電極(包括由與它們相同的層所形成的佈線)的導電膜。作為使用於源極電極及汲極電極的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素做為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，為了避免耐熱性或腐蝕性的問題，還可以採用在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W、Cr、Ta、Nd、Sc、Y等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。
另外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜之上的鋁膜、在其之上層疊的鈦膜的三層結構等。
另外，導電膜也可以使用導電性的金屬氧化物來予以形成。作為導電性的金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫合金、氧化銦氧化鋅合金或使所述金屬氧化物材料包含矽或氧化矽的材料。
另外，在形成導電膜之後進行加熱處理的情況下，最好使導電膜具有承受該加熱處理的耐熱性。
接著，藉由第三微影製程而在導電膜之上形成抗蝕劑掩模，選擇性地進行蝕刻以形成用作為源極電極或汲極電極的第一電極515a及第二電極515b，然後去除抗蝕劑掩模(參照圖2C)。
作為藉由第三微影製程而形成抗蝕劑掩模時的曝光，使用紫外線、KrF雷射或ArF雷射，即可。後續形成的電晶體的通道長度(L)取決於在氧化物半導體層513b上相鄰的第一電極的下端部和第二電極的下端部之間的間隔寬度。另外，當進行曝光來使通道長度(L)短於25nm時，最好使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)來進行藉由第三微影製程中的形成抗蝕劑掩模時的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。因此，也可以將後續形成的電晶體的通道長度(L)設定為10 nm至1000 nm，這樣可以實現電路的操作速度的高速化。
此外，為了縮減用於微影製程的光罩數及製程數，也可以使用由透射過的光成為多種強度的曝光掩模的多色調掩模所形成的抗蝕劑掩模來進行蝕刻製程。由於使用多色調掩模所形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工成不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光罩數，並還可以縮減與其對應的微影製程，所以可以實現製程的簡化。
注意，最好的是，當進行導電膜的蝕刻時，使蝕刻條件最佳化以防止氧化物半導體層513b被蝕刻而分斷。但是，難以獲得只對導電膜進行蝕刻而完全不對氧化物半導體層513b進行蝕刻的條件，有時當對導電膜進行蝕刻時氧化物半導體層513b的一部分也被蝕刻，而成為具有槽部(凹部)的氧化物半導體層513b。
在本實施例中，作為導電膜使用Ti膜，並作為氧化物半導體層513b而使用In-Ga-Zn-O類氧化物半導體膜，因此，藉由作為蝕刻劑而使用氨水-過氧化氫混合液(氨水、水和過氧化氫溶液的混合液)，可以對導電膜選擇性地進行蝕刻。
接著，也可以進行使用N2O、N2、Ar等的氣體的電漿處理，以去除附著於露出的氧化物半導體層的表面的吸附水等。另外，也可以使用氧和氬的混合氣體來進行電漿處理。在進行電漿處理時，在電漿處理之後，不接觸於空氣地形成與氧化物半導體層的一部分相接觸的成為保護絕緣膜的絕緣層507。
絕緣層507最好儘量不包含水分、氫、氧等的雜質，既可以是單層的絕緣膜又可以由層疊的多個絕緣膜構成。
絕緣層507至少具有1 nm以上的厚度，並且可以適當地採用濺射法等之不使水、氫等的雜質混入到絕緣層507中的方法來形成絕緣層507。當絕緣層507包含氫時，有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽取出氧化物半導體層中的氧而使氧化物半導體層的背通道低電阻化(N型化)，因此形成寄生通道。因此，重要的是，在膜形成方法中不使用氫原子，以使絕緣層507成為儘量不包含氫的膜。
例如，也可以形成具有在藉由濺射法形成的厚度為200 nm的氧化鎵膜之上層疊有藉由濺射法所形成之厚度為100 nm的氧化鋁膜的結構的絕緣膜。將形成膜時的基板溫度設定為高於或等於室溫且低於或等於300℃即可。另外，絕緣膜最好含有多量的氧，亦即最好含有超過化學計量比的程度，更佳超過化學計量比的1倍至2倍(大於1倍且小於2倍)的氧。因此，藉由絕緣膜具有過剩的氧，可以向島狀的氧化物半導體層的介面供應氧而降低氧缺乏。
在本實施例中，作為絕緣層507而利用濺射法形成厚度為200 nm的氧化矽膜。膜形成期間的基板溫度為高於或等於室溫且低於或等於300℃，即可。在本實施例中採用100℃。可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法來形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下使用矽靶材並藉由濺射法來形成氧化矽膜。作為與氧化物半導體層相接觸地形成的絕緣層507，使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，典型上為氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
為了與形成氧化物半導體膜時同樣地去除絕緣層507的膜形成室中的殘留水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的膜形成室中所形成的絕緣層507所包含的雜質的濃度。此外，作為用來去除絕緣層507的膜形成室中的殘留水分的排氣單元，也可以採用配備有冷阱的渦輪泵。
作為當形成絕緣層507時所使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
此外，也可以在形成絕緣層507之後進行第二加熱處理(在分兩次形成氧化物半導體層並分兩次進行加熱處理的情況下第三加熱處理)。該加熱處理在氮、超乾燥空氣或稀有氣體(氬、氦等)的氛圍下最好以高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃的溫度進行。上述氣體的水含量為低於或等於20 ppm，較佳為低於或等於1 ppm，更佳為低於或等於10 ppb。與第一加熱處理同樣地，也可以在高溫的短時間內的RTA處理。藉由在設置包含氧的絕緣層507之後進行加熱處理，利用第一加熱處理即使在島狀的氧化物半導體層中產生氧缺乏，也從絕緣層507將氧供應到島狀的氧化物半導體層。並且，藉由將氧供應到島狀的氧化物半導體層，可以在島狀的氧化物半導體層中降低成為施體的氧缺乏，並滿足化學計量比。其結果是，可以使島狀的氧化物半導體層近於i型，減少因氧缺乏產生的電晶體的電特性的偏差，並提高電特性。進行該第二加熱處理的時序只要是形成絕緣層507之後就沒有特別的限制，而藉由兼作該加熱處理與其他製程例如形成樹脂膜時的加熱處理、用來使具有透光性的導電膜低電阻化的加熱處理，可以不增加製程數地使島狀的氧化物半導體層近於i型。
另外，也可以藉由在氧氛圍下對島狀的氧化物半導體層進行加熱處理，對氧化物半導體添加氧，而減少在島狀的氧化物半導體層中成為施體的氧缺乏。加熱處理的溫度例如是高於或等於100℃且低於350℃，最好是高於或等於150℃且低於250℃。最好上述用於氧氛圍下的加熱處理的氧氣體不包含水、氫等。或者，最好將引入到加熱處理設備的氧氣體的純度設定為大於或等於6N(99.9999%)，更佳設定為大於或等於7N(99.99999%)(也就是說，將氧中的雜質濃度為低於或等於1 ppm，最好為低於或等於0.1 ppm)。
在本實施例中，在惰性氣體氛圍下或氧氣體氛圍下進行第二加熱處理(最好為高於或等於200℃且低於或等於400℃)。例如，在氮氛圍下進行250℃且1小時的第二加熱處理。藉由第二加熱處理，氧化物半導體層在其一部分(通道形成區)與絕緣層507相接觸的狀態下受到加熱。
第二加熱處理具有如下效果。藉由上述第一加熱處理，從氧化物半導體層有意地排除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，但是另一方面有時構成氧化物半導體的主要成分材料之一的氧減少。因為在第二加熱處理中向進行了第一加熱處理的氧化物半導體層供應氧，所以氧化物半導體層被高度純化及電I型(本徵)化。
如上所述，藉由邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊形成氧化物半導體層，後續實施加熱處理的製程，可以從氧化物半導體層有意地去除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質。因此，氧化物半導體層被高度純化並電I型(本徵)化或實質上I型化。藉由上述製程來形成電晶體550。
此外，當作為絕緣層507而使用包含多個缺陷的氧化矽層時，藉由在形成氧化矽層之後進行加熱處理，可以使氧化物半導體層所包含的氫、水分、羥基或氫化物等的雜質擴散到氧化矽層中，從而進一步降低氧化物半導體層所包含的該雜質。
另外，當作為絕緣層507而使用包含過剩的氧的氧化矽層時，藉由形成絕緣層507之後的加熱處理而絕緣層507中的氧移動到氧化物半導體層513b，這提高氧化物半導體層513b的氧濃度，從而實現高度純化。
也可以在絕緣層507之上還形成保護絕緣層508。例如，藉由RF濺射法來形成保護絕緣層508。因為RF濺射法具有高的大量生產性，所以作為保護絕緣層的膜形成方法，最好使用RF濺射法。作為保護絕緣層，使用不包含水分等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成保護絕緣層508(參照圖2D)。
在本實施例中，作為保護絕緣層508，將形成到絕緣層507的基板500加熱到100℃至400℃，引入包含氫及水分被去除了的高純度氮的濺射氣體並使用矽半導體的靶材來形成氮化矽膜。在此情況下，也最好與絕緣層507相同地一邊去除處理室中的殘留水分一邊形成保護絕緣層508。
也可以在形成保護絕緣層之後，在大氣氛圍中以高於或等於100℃且低於或等於200℃的溫度進行一個小時至三十個小時的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反覆地從室溫到高於或等於100℃且低於或等於200℃的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。
在本實施例中，作為例子示出如下方法，亦即在膜形成期間將包含鹵素元素的物質以氣體狀態引入到膜形成室中，使其與殘留在膜形成室中的包含氫原子的雜質起反應，改變成包含氫原子的穩定的物質並排出。藉由上述方法，包含氫原子的穩定的物質不對氧化物半導體層的金屬原子供應氫原子，從而可以防止氫原子等被引入到氧化物半導體層中的現象。其結果是，可以形成被高度純化的氧化物半導體層。
本實施例所例示的電晶體具有被高度純化的氧化物半導體層，並且臨界電壓的偏差小。因此，藉由應用本實施例所例示的半導體裝置的製造方法，可以提供可靠性高的半導體裝置。另外，可以提供大量生產性高的半導體裝置。
另外，因為可以降低截止電流，所以可以提供耗電量低的半導體裝置。
另外，由於包括氧化物半導體層的電晶體可以獲得高場效應遷移率，所以可以進行高速驅動。因此，藉由將包括氧化物半導體層的電晶體使用於液晶顯示裝置的像素部，可以提供高影像品質的影像。另外，藉由利用包括氧化物半導體層的電晶體可以在同一基板之上分別製造驅動電路部、像素部，因此可以縮減液晶顯示裝置的部件數。
注意，本實施可以與本說明書所示的其他實施例適當地組合。
[實施例2]
在本實施例中，參照圖3A和圖3B及圖4A至圖4D來說明使用如下方法所製造的頂部閘極型電晶體及其製造方法，該方法是邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊形成氧化物半導體層，後續進行加熱處理，從而使氧化物半導體層高度純化。
圖3A和圖3B示出在本實施例中所製造的頂部閘極型電晶體650的結構。圖3A示出電晶體650的俯視圖，而圖3B示出電晶體650的剖面圖。另外，圖3B相當於沿著圖3A所示的虛線Q1-Q2的剖面圖。
電晶體650在具有絕緣表面的基板600之上具有用作為源極電極或汲極電極的第一電極615a及第二電極615b。另外，還具有覆蓋第一電極615a及第二電極615b的端部的被高度純化的氧化物半導體層613b以及覆蓋氧化物半導體層613b的閘極絕緣層602。另外，還具有接觸於閘極絕緣層602且與第一電極615a及第二電極615b的端部重疊的閘極電極611以及接觸於閘極電極611且覆蓋電晶體650的保護絕緣層608。
在將包含鹵素元素的物質以氣體狀態引入於其中的膜形成室內形成電晶體650所具有的氧化物半導體層613b。此外，電晶體650所具有的氧化物半導體層613b有時包含鹵素元素。包含在氧化物半導體層613b中的鹵素元素的濃度為1015atoms/cm3至1018atoms/cm3。由於氧化物半導體層613b中的鹵素元素與在半導體裝置的製造過程中產生在金屬原子中的未結合端(懸空鍵)結合而終結未結合端，所以可以抑制產生雜質能階或載子。
接著，使用圖4A至圖4D而對在基板600之上製造電晶體650的方法進行說明。
首先，在具有絕緣表面的基板600之上形成成為源極電極及汲極電極(包括使用與此相同的層所形成的佈線)的導電膜。作為使用於源極電極及汲極電極的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用為了避免耐熱性或腐蝕性的問題在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W、Cr、Ta、Nd、Sc、Y等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。尤其是，最好在與氧化物半導體層相接觸的一側設置有包含鈦的導電膜。
藉由第一微影製程而在導電膜之上形成抗蝕劑掩模，選擇性地進行蝕刻以形成用作為源極電極或汲極電極的第一電極615a及第二電極615b，去除抗蝕劑掩模。另外，還可以利用噴墨法來形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光罩，由此可以降低製造成本。
在本實施例中，作為具有絕緣表面的基板600而使用玻璃基板。
也可以在第一電極615a及第二電極615b與基板600之間設置用做為基底膜的絕緣膜。基底膜具有防止來自基板600的雜質元素的擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜，氮氧化矽膜、氧氮化矽膜中的一種或多種膜的疊層結構來形成基底膜。
接著，在用作為源極電極或汲極電極的第一電極615a及第二電極615b之上形成厚度為2 nm至200 nm，最好為5 nm至30 nm的氧化物半導體膜。
另外，最好的是，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體而產生電漿的反向濺射，以去除附著於第一電極615a及第二電極615b的表面以及基板600的露出的絕緣表面上的粉狀物質(也稱為微粒、塵屑)。反向濺射是指在氬氛圍下使用RF電源而對基板側施加電壓並在基板之上產生電漿以便對表面附近進行改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。
本實施例所例示的氧化物半導體膜可以使用與實施例1所示的氧化物半導體膜相同的材料、方法及條件形成。明確而言，作為用來形成氧化物半導體膜的條件，使用與實施例1相同的氧化物半導體、膜形成方法、靶材組成、靶材填充率、濺射氣體的純度、引入到膜形成室的鹵素氣體、膜形成期間的基板溫度、濺射設備的排氣單元以及濺射氣體的組成等，即可。因此，詳細內容可以參照實施例1。
接著，藉由第二微影製程而將氧化物半導體膜加工成島狀的氧化物半導體層613a。另外，也可以利用噴墨法來形成用以形成島狀的氧化物半導體層的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光罩，由此可以降低製造成本。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾式蝕刻和濕式蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕式蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(由日本關東化學株式會社所製造)。注意，圖4A示出此時的剖面圖。
接著，對氧化物半導體層613a進行第一加熱處理。藉由進行該第一加熱處理，可以從氧化物半導體層中去除雜質。例如，可以去除引入在氧化物半導體層中的鹵化氫。與直接去除強烈地結合到金屬的氫或羥基的方法相比，藉由加熱去除所產生的鹵化氫的方法更容易。
將第一加熱處理的溫度設定為高於或等於250℃且低於或等於700℃，最好為高於或等於250℃且低於或等於450℃或高於或等於250℃且低於基板的應變點。對具有第四代的玻璃基板程度的尺寸的基板在高於或等於250℃且低於或等於700℃的溫度範圍進行加熱處理，但是對具有第六代至第十代程度的尺寸的基板最好在高於或等於250℃且低於或等於450℃的溫度範圍進行加熱處理。
在此，以如下方式來獲得氧化物半導體層613b：將基板引入作為一種熱處理裝置的電爐中，在氮氛圍下對氧化物半導體層以600℃進行加熱處理之後，不暴露於空氣地冷卻到低於或等於200℃的溫度，以防止水和氫再進入氧化物半導體層(參照圖4B)。藉由冷卻到低於或等於200℃的溫度，可以避免高溫的氧化物半導體層與空氣中的水或水分相接觸的情況。若高溫的氧化物半導體層與空氣中的水或水分相接觸，則有時氧化物半導體被包含氫原子的雜質所污染。
注意，加熱處理設備不侷限於電爐，可以使用實施例1所示的加熱單元、加熱方法及加熱條件。明確而言，使用與實施例1相同的加熱處理設備、加熱溫度以及用以加熱的氣體的種類及純度等，即可。因此，詳細內容可以參照實施例1。
此外，也可以對加工成島狀的氧化物半導體層之前的氧化物半導體膜進行第一加熱處理。在此情況下，在第一加熱處理之後將基板從加熱設備中取出來進行微影製程。
注意，除了上述之外，只要在形成氧化物半導體層之後，就可以在氧化物半導體層之上層疊閘極絕緣層之後或在閘極絕緣層之上形成閘極電極之後進行第一加熱處理。
此外，也可以藉由在包含鹵素元素的氣體中分兩次形成氧化物半導體層，並分兩次進行加熱處理，無論首先形成的氧化物半導體層613a所接觸的基底構件的材料是氧化物、氮化物還是金屬等的材料，形成具有較厚的結晶區即與膜表面垂直地進行c軸對準的結晶區的氧化物半導體層。注意，作為具有結晶區的氧化物半導體層，可以使用實施例1所示的膜形成條件。因此，詳細內容可以參照實施例1的記載。
接著，也可以進行使用N2O、N2、Ar等的氣體的電漿處理，以去除附著於露出的氧化物半導體層的表面的吸附水等。在進行電漿的情況下，在進行電漿處理之後，不接觸於空氣地形成與氧化物半導體層相接觸的閘極絕緣層602。
作為本實施例的氧化物半導體，使用藉由去除雜質而實現I型化或實質上I型化的氧化物半導體。因為這種被高度純化的氧化物半導體對介面狀態密度、介面電荷極敏感，所以氧化物半導體層和閘極絕緣層之間的介面是重要的。因此，與被高度純化的氧化物半導體層接觸的閘極絕緣層被要求高品質化。
閘極絕緣層602至少具有1 nm以上的厚度，並且可以適當地採用濺射法等之不使水、氫等的雜質混入到閘極絕緣層602中的方法來形成閘極絕緣層602。當閘極絕緣層602包含氫時，有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽取出氧化物半導體層中的氧而使氧化物半導體層的通道低電阻化(N型化)，因此形成寄生通道。因此，重要的是，在膜形成方法中不使用氫，以使閘極絕緣層602成為儘量不包含氫原子的膜。
在本實施例中，藉由濺射法而形成用作為閘極絕緣層602的氧化矽膜。將膜形成期間的基板溫度設定為高於或等於室溫且低於或等於300℃，即可。在本實施例中將膜形成期間的基板溫度設定為100℃。可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法來形成氧化矽膜。此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下藉由濺射法並使用矽靶材來形成氧化矽膜。作為與氧化物半導體層相接觸地形成的閘極絕緣層602，使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，典型上使用氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
為了與形成氧化物半導體膜時同樣地去除閘極絕緣層602的膜形成室中的殘留水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的膜形成室中形成的閘極絕緣層602所包含的雜質的濃度。此外，作為用來去除閘極絕緣層602的膜形成室中的殘留水分的排氣單元，也可以採用配備有冷阱的渦輪泵。
作為當形成閘極絕緣層602時所使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。注意，圖4C示出該步驟的剖面圖。
接著，當在閘極絕緣層602中形成接觸孔時，藉由第三微影製程而在閘極絕緣層602中形成接觸孔。注意，圖4D不圖示出接觸孔。
接著，在閘極絕緣層602之上形成導電膜之後，藉由第四微影製程來形成包括閘極電極611的佈線層。另外，也可以使用噴墨法形成抗蝕劑掩模。當使用噴墨法來形成抗蝕劑掩模時不使用光罩，由此可以降低製造成本。
另外，閘極電極611可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層來予以形成。
也可以在閘極電極611之上形成保護絕緣層608。例如，藉由RF濺射法來形成保護絕緣層608。因為RF濺射法具有高的大量生產性，所以作為保護絕緣層的膜形成方法，最好使用RF濺射法。作為保護絕緣層，使用不包含水分等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成保護絕緣層608。注意，圖4D示出該步驟的剖面圖。
在本實施例中，作為保護絕緣層608，將形成到閘極電極611的基板600加熱到100℃至400℃，引入包含氫及水分被去除了的高純度氮的濺射氣體並使用矽半導體的靶材來形成氮化矽膜。在此情況下，也最好與閘極絕緣層602相同地一邊去除處理室內的殘留水分一邊形成保護絕緣層608。
也可以在形成保護絕緣層之後，在大氣氛圍中以高於或等於100℃且低於或等於200℃的溫度進行一個小時至三十個小時的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反地覆從室溫到高於或等於100℃且低於或等於200℃的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。
在本實施例中，作為例子而示出如下方法，亦即在膜形成期間將包含鹵素元素的物質以氣體狀態引入到膜形成室中，使其與殘留在膜形成室中的包含氫原子的雜質起反應，改變成包含氫原子的穩定的物質並排出。藉由上述方法，包含氫原子的穩定的物質不對氧化物半導體層的金屬原子供應氫原子，從而可以防止氫原子等被引入到氧化物半導體層中的現象。其結果是，可以形成被高度純化的氧化物半導體層。
本實施例所例示的電晶體具有被高度純化的氧化物半導體層，並且臨界電壓的偏差小。因此，藉由應用本實施例所例示的半導體裝置的製造方法，可以提供可靠性高的半導體裝置。另外，可以提供大量生產性高的半導體裝置。
另外，因為可以降低截止電流，所以可以提供耗電量低的半導體裝置。
此外，因為包括氧化物半導體層的電晶體可以獲得高場效應遷移率，所以可以進行高速驅動。因此，藉由將包括氧化物半導體層的電晶體使用於液晶顯示裝置的像素部，可以提供高影像品質的影像。另外，藉由利用包括氧化物半導體層的電晶體可以在同一基板之上分別製造驅動電路部、像素部，因此可以縮減液晶顯示裝置的部件數。
注意，本實施例可以與本說明書所示的其他實施例適當地組合。
[實施例3]
在本實施例中，使用圖5A至圖9C而對本發明的一個實施例的半導體裝置的結構以及其製造方法進行說明。另外，可以將本實施例所例示的半導體裝置用作為記憶體裝置。
圖5A和圖5B示出本實施例所例示的半導體裝置的結構。圖5A示出半導體裝置的剖面圖，而圖5B示出半導體裝置的俯視圖。另外，圖5A相當於沿著圖5B的虛線A1-A2及B1-B2的剖面圖。
所例示的半導體裝置在下部具有使用第一半導體材料的電晶體260，在上部具有使用第二半導體材料的電晶體262以及電容器264。電晶體260的閘極電極210與電晶體262的第一電極242a直接連接。
藉由與電晶體260重疊地設置電晶體262及電容器264，可以實現高集成化。例如，藉由探討與佈線或電極的連接關係，以最小加工尺寸為F，也可以使記憶體單元所占的面積為15 F2至25 F2。
作為電晶體260所具有的第一半導體材料和電晶體262所具有的第二半導體材料，可以使用不同的材料。例如，可以藉由將單晶半導體使用於第一半導體材料以使電晶體260具有容易進行高速操作的結構，將氧化物半導體使用於第二半導體材料以使電晶體262具有截止電流被充分地降低而能夠長時間保持電荷的結構。
作為第一半導體材料或第二半導體材料，例如使用氧化物半導體或氧化物半導體以外的半導體材料，即可。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等。另外，可以使用有機半導體材料等。
在本實施例中，對如下情況進行說明，亦即將單晶矽使用於第一半導體材料而構成能夠進行高速操作的電晶體260，並且將氧化物半導體使用於第二半導體材料而構成截止電流被降低的電晶體262。
另外，具有電晶體260的閘極電極210與電晶體262的第一電極242a連接的結構的半導體裝置適用於記憶體裝置。藉由使電晶體262處於截止狀態，可以極長時間保持電晶體260的閘極電極210的電位。另外，藉由具備電容器264，容易保持施加到電晶體260的閘極電極210的電荷，且容易讀出所儲存的資料。另外，藉由使用利用能夠進行高速操作的半導體材料的電晶體260，可以高速地讀出資料。
另外，雖然假設本實施例所例示的半導體裝置所具備的電晶體都是n通道電晶體而進行說明，但是當然也可以使用p通道電晶體。另外，因為所揭示之發明的技術本質是一體地具備截止電流被充分地降低的使用氧化物半導體的電晶體和能夠進行充分的高速操作的使用氧化物半導體以外的材料的電晶體，所以使用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的條件。
電晶體260具有設置在包含第一半導體材料的基板200中的通道形成區216和夾置著通道形成區216的雜質區220。另外，還具有與雜質區220相接觸的金屬化合物區224、設置在通道形成區216之上的閘極絕緣層208和設置在閘極絕緣層208之上的閘極電極210。注意，雖然有時在附圖中不具有源極電極或汲極電極，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時源極區和源極電極統稱為源極電極，而汲極區和汲極電極統稱為汲極電極。就是說，在本說明書中，有可能在源極電極的記載中包括源極區，而在汲極電極的記載中包括汲極區。
另外，在基板200之上圍繞電晶體260地設置有元件分離絕緣層206，並且在電晶體260之上設置有絕緣層228及絕緣層230。另外，雖然未圖示，但是電晶體260的金屬化合物區224的一部分藉由用作為源極電極或汲極電極的電極而被連接到佈線256或其他佈線。注意，雖然有時在圖中不具有源極電極或汲極電極，但是為了方便起見有時將這種結構也稱為電晶體。
為了實現高集成化，如圖5A和圖5B所示最好電晶體260不具有側壁絕緣層。另一方面，當重視電晶體260的特性時，也可以在閘極電極210的側面設置側壁絕緣層，並且設置如下雜質區220，該雜質區220包括形成在與該側壁絕緣層重疊的區域中的雜質濃度與雜質區220不同的區域。
另外，在本實施例中，作為包含第一半導體材料的基板200，使用矽單晶基板。當使用矽等的單晶半導體基板時，可以使半導體裝置的讀出操作高速化。
電晶體262具備作為第二半導體材料被高度純化的氧化物半導體層。電晶體262在絕緣層230之上具有用作為源極電極或汲極電極的第一電極242a及第二電極242b以及與第一電極及第二電極電連接的氧化物半導體層244。另外，還具有覆蓋氧化物半導體層244的閘極絕緣層246以及設置在閘極絕緣層246之上的與氧化物半導體層244重疊的閘極電極248a。另外，在第一電極242a和氧化物半導體層244之間具有與閘極電極248a重疊的絕緣層243a，並且在第二電極242b和氧化物半導體層244之間具有與閘極電極248a重疊的絕緣層243b。
絕緣層243a及絕緣層243b降低產生在源極電極或汲極電極與閘極電極之間的電容。但是，也可以不設置絕緣層243a及絕緣層243b。
在此，氧化物半導體層244最好藉由被充分去除氫等的雜質，或者被供給足夠的氧，而被高度純化。明確地說，例如將氧化物半導體層244的氫濃度設定為低於或等於 5×1019atoms/cm3，較佳設定為低於或等於5×1018atoms/cm3，更佳設定為低於或等於5×1017atoms/cm3。另外，使用二次離子質譜儀(SIM S)來測量上述氧化物半導體層244中的氫濃度。因此，在氫濃度被充分降低而被高度純化，並藉由供應足夠的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體層244中，起因於氫或氧缺乏等的載子濃度為低於1×1012/cm3，較佳為低於1×1011/cm3，更佳為低於1.45×1010/cm3。
在具有氧化物半導體層244的電晶體中可以使截止電流足夠小。例如，在室溫(25℃)下氧化物半導體層244的厚度為30 nm，通道長度為2μm的電晶體的通道長度的每1μm的截止電流(閘極偏壓-3 V)為低於或等於100 zA(1 zA(仄普托安培)是1×10-21A)，最好為低於或等於10 zA。
在本實施例中，應用如下方法來形成被高度純化的氧化物半導體層，該方法是邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊形成氧化物半導體層，後續進行加熱處理，使氧化物半導體層高度純化。藉由使用被高度純化的氧化物半導體，可以得到具有極為優異的截止電流特性的電晶體262。另外，作為氧化物半導體層244的詳細結構及製造方法，可以參照實施例2。
注意，雖然在圖5A和圖5B的電晶體262中，為了抑制因微型化而在元件之間產生洩漏，使用被加工成島狀的氧化物半導體層244，但是也可以採用不被加工成島狀的結構。當不將氧化物半導體層加工成島狀時，可以防止因加工時的蝕刻而導致的氧化物半導體層244的污染。
在圖5A和圖5B所示的半導體裝置中，電晶體260的閘極電極210的頂部表面從絕緣層230露出而與電晶體262的用作為源極電極或汲極電極的第一電極242a直接連接。也可以使用另行設置的用來接觸的開口及電極連接閘極電極210與第一電極242a，但是藉由採用直接連接的結構來可以縮小接觸面積而實現半導體裝置的高集成化。
例如，當將本實施例的半導體裝置用作為記憶體裝置時，為了增加單位面積的儲存容量，高集成化是重要的。另外，因為也可以省略為了實現接觸另行形成的開口及電極所需的製程，所以可以簡化半導體裝置的製造製程。
圖5A和圖5B中的電容器264包括用作為源極電極或汲極電極的第一電極242a、氧化物半導體層244、閘極絕緣層246以及電極248b。也就是說，第一電極242a用作為電容器264的其中一個電極，而電極248b用作為電容器264的另一個電極。
注意，雖然在圖5A和圖5B所示的電容器264中在第一電極242a和電極248b之間夾置有氧化物半導體層244和閘極絕緣層246，但是也可以只夾置有閘極絕緣層246來確保大的電容。另外，也可以具有與絕緣層243a同樣地形成的絕緣層。再者，如果不需要電容，則可以不設置電容器264。
另外，在電晶體262及電容器264之上設置有絕緣層250，並且在絕緣層250之上設置有絕緣層252。另外，在形成於閘極絕緣層246、絕緣層250、絕緣層252等中的開口中設置有電極254。另外，在絕緣層252之上設置有佈線256，並且佈線256藉由電極254而與第二電極242b電連接。另外，也可以使佈線256直接接觸於第二電極242b。
也可以使連接到金屬化合物區224的電極(未圖示出)與第二電極242b相連接。在此情況下，藉由彼此重疊地設置連接到金屬化合物區224的電極和電極254，可以實現半導體裝置的高集成化。
<半導體裝置的製造方法>
接著，對上述半導體裝置的製造方法的一個例子進行說明。以下，首先，參照圖6A至圖7C而對下部電晶體260的製造方法進行說明，然後，參照圖8A至圖9C而對上部電晶體262以及電容器264的製造方法進行說明。
<下部電晶體的製造方法>
首先，準備包含半導體材料的基板200(參照圖6A)。作為包含半導體材料的基板200，可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。這裏，示出作為包含半導體材料的基板200而使用單晶矽基板時的一個例子。
一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體層的基板，但是在本說明書等中，“SOI基板”還包括在絕緣表面上設置有由矽以外的材料所構成的半導體層的基板。換言之，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕緣基板之上隔著絕緣層而設置有半導體層的基板。
特別最好的是，作為包含半導體材料的基板200使用矽等的單晶半導體基板，因為這樣可以使電晶體260的操作高速化。
在基板200之上形成用作為用來形成元件分離絕緣層的掩模的保護層202(參照圖6A)。作為保護層202，例如可以使用以氧化矽、氮化矽、氧氮化矽等為其材料的絕緣層。另外，在該製程的前後，也可以將賦予n型導電性的雜質原子或賦予p型導電性的雜質原子添加到基板200中，以控制電晶體的臨界電壓。在半導體材料為矽時，作為賦予n型導電性的雜質，例如可以使用磷、砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鎵等。
接著，將上述保護層202用作為掩模進行蝕刻以去除不被保護層202所覆蓋的區域(露出的區域)的基板200的一部分。由此，形成與其他半導體區分離的半導體區204(參照圖6B)。該蝕刻最好使用乾式蝕刻，但是也可以使用濕式蝕刻。可以根據被蝕刻材料而適當地選擇蝕刻氣體、蝕刻液。
接著，覆蓋半導體區204地形成絕緣層，並藉由選擇性地去除重疊於半導體區204的區域的絕緣層，以形成元件分離絕緣層206(參照圖6C)。該絕緣層使用氧化矽、氮化矽、氧氮化矽等形成。作為絕緣層的去除方法，有化學機械拋光(CMP)處理等拋光處理或蝕刻處理等，可以使用其中的任何方法，並也可以將上述處理組合而使用。另外，在形成半導體區204之後，或者，在形成元件分離絕緣層206之後，去除保護層202。
另外，作為元件分離絕緣層206的形成方法，除了選擇性地去除絕緣層的方法以外，還可以使用藉由引進氧來形成絕緣區的方法等。
接著，在半導體區204的表面上形成絕緣層，並且在該絕緣層之上形成包含導電材料的層。
絕緣層是後續用做為閘極絕緣層的層，該絕緣層例如可以對半導體區204表面進行熱處理(熱氧化處理或熱氮化處理等)來予以形成。也可以使用高密度電漿處理代替熱處理。高密度電漿處理例如可以使用選自He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等中的混合氣體來進行。當然，也可以使用CVD法或濺射法等形成絕緣層。最好該絕緣層具有包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等的單層結構或多層結構。另外，絕緣層的厚度例如可以為1 nm至100 nm(包含本身)，最好設定為10 nm至50 nm(包含本身)。
包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料而被形成。另外，也可以藉由使用多晶矽等的半導體材料而形成包含導電材料的層。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等的各種膜形成方法。此外，在本實施例中，對使用金屬材料來形成包含導電材料的層時的一個例子進行說明。
然後，藉由選擇性地蝕刻絕緣層和包含導電材料的層，以形成閘極絕緣層208和閘極電極210。(參照圖6C)。
接著，將磷(P)或砷(As)等添加到半導體區204中來形成通道形成區216以及雜質區220(參照圖6D)。這裏，雖然添加磷或砷以形成n型電晶體，但是在形成p型電晶體時添加硼(B)或鋁(Al)等的雜質元素即可。在此，雖然可以適當地設定所添加的雜質的濃度，但是在進行半導體元件的高度微型化時最好提高其濃度。
另外，也可以在閘極電極210的周圍形成側壁絕緣層，而形成以不同濃度包括雜質元素的雜質區。
接著，覆蓋閘極電極210、雜質區220等地形成金屬層222(參照圖7A)。該金屬層222可以使用真空蒸鍍法、濺射法或旋塗法等的各種膜形成方法來予以形成。最好使用與構成半導體區204的半導體材料起反應而用做為低電阻的金屬化合物的金屬材料來形成金屬層222。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層222與半導體材料起反應。由此，形成接觸於雜質區220的金屬化合物區224(參照圖7A)。另外，在作為閘極電極210而使用多晶矽等的情況下，還在閘極電極210與金屬層222相接觸的部分中形成金屬化合物區。
作為上述熱處理，例如可以使用照射閃光燈的熱處理。當然，也可以使用其他熱處理方法，但是最好使用可以在極短的時間內進行熱處理的方法，以提高關於金屬化合物形成的化學反應的控制性。另外，上述金屬化合物區由金屬材料與半導體材料的反應而形成，該金屬化合物區的導電性充分得以提高。藉由形成該金屬化合物區，可以充分地降低電阻並提高元件特性。另外，在形成金屬化合物區224之後，去除金屬層222。
接著，覆蓋藉由上述製程所形成的各結構地形成絕緣層228和絕緣層230(參照圖7B)。絕緣層228或絕緣層230可以使用包含氧化矽、氧氮化矽、氧化鋁等的無機絕緣材料的材料來予以形成。尤其是最好將低介電常數(low-k)材料使用於絕緣層228或絕緣層230，因為這樣可以充分地降低起因於各種電極或佈線的重疊的電容。另外，也可以將使用上述材料的多孔絕緣層使用於絕緣層228或絕緣層230。因為多孔絕緣層的介電常數比密度高的絕緣層低，所以可以進一步降低起因於電極或佈線的電容。
另外，也可以在絕緣層228或絕緣層230中包括由氮氧化矽、氮化矽等的含有多量的氮的無機絕緣材料構成的層。由此，可以防止構成下部電晶體260的材料所包含的水或氫等的雜質侵入到後續形成的上部電晶體262的氧化物半導體層244中。但是，在此情況下，難以只使用後續的製程中進行的CMP處理去除由含有多量的氮的無機絕緣材料構成的層，因此最好並用蝕刻處理等。
另外，也可以形成氧氮化矽作為絕緣層228，並形成氧化矽作為絕緣層230。因此，藉由只使用氧氮化矽或氧化矽等的含有多量的氧的無機絕緣材料來形成絕緣層228及絕緣層230，可以在後續的製程中容易對絕緣層228和絕緣層230進行CMP處理。
注意，雖然在此採用絕緣層228和絕緣層230的疊層結構，但是所揭示之發明的一個實施例不侷限於此。既可以採用單層結構，又可以採用三層以上的層的疊層結構。例如，在上述形成氧氮化矽作為絕緣層228並形成氧化矽作為絕緣層230的結構中，還可以在絕緣層228和絕緣層230之間形成氮氧化矽。
然後，作為形成電晶體262之間的處理，對絕緣層228或絕緣層230進行CMP處理以使絕緣層228及絕緣層230的表面平坦化，並使閘極電極210的頂部表面露出(參照圖7C)。
可以進行一次的CMP處理或多次的CMP處理。當分多次進行CMP處理時，最好在進行高拋光率的第一次拋光之後，進行低拋光率的最終拋光。藉由如此將拋光率彼此不同的拋光相組合，可以進一步提高絕緣層228及絕緣層230的表面的平坦性。
另外，當絕緣層228和絕緣層230的疊層結構包括包含多量的氮的無機絕緣材料時，難以只進行CMP處理去除，所以最好並用蝕刻處理等。作為包含多量的氮的無機絕緣材料的蝕刻處理，可以使用乾式蝕刻或濕式蝕刻的任一種，但是從元件的微型化的觀點而言，最好使用乾式蝕刻。另外，最好適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以便使各絕緣層的蝕刻率均勻且得到與閘極電極210之間的蝕刻選擇比。另外，作為用於乾式蝕刻的蝕刻氣體，例如可以使用含有氟原子的物質(三氟甲烷(CHF3)等)、添加有氦(He)或氬(Ar)等的稀有氣體的含有氟原子的物質等。
另外，當使閘極電極210的頂部表面從絕緣層230露出時，最好使閘極電極210的頂部表面與絕緣層230為同一面。
注意，上述各製程的前後還可以包括形成電極、佈線、半導體層、絕緣層等的製程。例如，也可以形成與金屬化合物區224的一部分連接的用作為電晶體260的源極電極或汲極電極的電極。另外，作為佈線的結構，也可以採用由絕緣層及導電層的疊層結構所構成的多層佈線結構來實現高度集成化了的半導體裝置。
<上部電晶體的製造方法>
接著，在閘極電極210、絕緣層228、絕緣層230等之上形成導電層，對該導電層選擇性地進行蝕刻，從而形成用作為源極電極或汲極電極的第一電極242a及第二電極242b(參照圖8A)。第一電極242a及第二電極242b可以使用與實施例2所示的用作為源極電極或汲極電極的電極相同的材料、方法來予以形成。因此，詳細內容可以參照實施例2的記載。
在此，將第一電極242a及第二電極242b的端部蝕刻成錐形形狀。藉由將第一電極242a、第二電極242b的端部形成為錐形形狀，後續形成的氧化物半導體層容易覆蓋該端部，從而可以防止斷開。另外，可以提高後續形成的閘極絕緣層的覆蓋性，而可以防止斷開。
在此，將錐形角例如設定為30°至60°(包含本身)。注意，錐形角是指當從垂直於剖面(與基板的表面正交的面)的方向觀察具有錐形形狀的層(例如，第一電極242a)時，由該層的側面和底面所形成的傾斜角。
另外，上部電晶體的通道長度(L)係由第一電極242a及第二電極242b的下端部的間隔來予以決定。另外，當進行形成用以形成通道長度(L)短於25 nm的電晶體的掩模的曝光時，最好使用波長為幾nm至幾十nm的極短的極紫外線。利用極紫外線的曝光的解析度高且聚焦深度大。由此，也可以將後續形成的電晶體的通道長度(L)形成為10 nm至1000 nm(1μm)(包含本身)，而可以提高電路的操作速度。再者，藉由微型化也可以降低半導體裝置的耗電量。
在此，電晶體262的第一雷極242a與電晶體260的閘極電極210直接連接(參照圖8A)。
接著，在第一電極242a之上形成絕緣層243a，並且在第二電極242b之上形成絕緣層243b(參照圖8B)。在形成覆蓋第一電極242a、第二電極242b的絕緣層之後對該絕緣層選擇性地進行蝕刻以形成絕緣層243a及絕緣層243b。另外，絕緣層243a及絕緣層243b重疊於後續形成的閘極電極的一部分地形成。藉由設置這種絕緣層，可以降低產生在閘極電極與源極電極或汲極電極之間的電容。
可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成絕緣層243a及絕緣層243b。尤其是藉由將低介電常數(low-k)材料使用於絕緣層243a及絕緣層243b，可以充分地降低閘極電極與源極電極或汲極電極之間的電容，所以是最好的。另外，也可以將使用上述材料的多孔絕緣層使用於絕緣層243a及絕緣層243b。因為多孔絕緣層的介電常數比密度高的絕緣層低，所以可以進一步降低閘極電極與源極電極或汲極電極之間的電容。
注意，雖然從降低閘極電極與源極電極或汲極電極之間的電容的觀點而言，最好形成絕緣層243a及絕緣層243b，但是也可以不設置該絕緣層。
接著，在覆蓋第一電極242a及第二電極242b地形成氧化物半導體層之後，對該氧化物半導體層選擇性地進行蝕刻以形成氧化物半導體層244(參照圖8C)。氧化物半導體層244可以使用與實施例2所示的氧化物半導體層相同的材料、方法來予以形成。因此，詳細內容可以參照實施例2的記載。
另外，如實施例2所示，最好在藉由濺射法形成氧化物半導體層之前進行引入氬氣體來產生電漿的反向濺射，從而去除附著在形成表面(例如，絕緣層230的表面)上的物質。
對形成的氧化物半導體層進行熱處理(第一熱處理)。作為熱處理(第一熱處理)的方法，可以使用實施例2所示的裝置、方法。因此，詳細內容可以參照實施例2的記載。
根據如下方法，即在膜形成期間將包含鹵素元素的物質以氣體狀態引入到膜形成室中，使其與殘留在膜形成室中的包含氫原子的雜質起反應，改變成包含氫原子的穩定的物質並排出，包含氫原子的穩定的物質不對氧化物半導體層的金屬原子供應氫原子，從而可以防止氫原子等被引入到氧化物半導體層中的現象。其結果是，可以形成被高度純化的氧化物半導體層。在使用殘留的雜質被降低且實現i型(本徵半導體)或實質上接近於i型的氧化物半導體層的電晶體中，抑制臨界電壓的變動，因此可以實現截止電流低的極為優異的特性。
另外，氧化物半導體層的蝕刻可以進行在熱處理(第一熱處理)之前或在上述熱處理(第一熱處理)之後。另外，從元件的微型化的觀點而言，最好使用乾式蝕刻，但是也可以使用濕式蝕刻。可以根據被蝕刻的材料而適當地選擇蝕刻氣體或蝕刻液。另外，當元件中的洩漏等不成為問題時，也可以不將氧化物半導體層加工成島狀而使用。
接著，形成接觸於氧化物半導體層244的閘極絕緣層246，然後在閘極絕緣層246之上的與氧化物半導體層244重疊的區域中形成閘極電極248a，並且在與第一電極242a重疊的區域中形成電極248b(參照圖8D)。閘極絕緣層246可以使用與實施例2所示的閘極絕緣層相同的材料、方法來予以形成。
最好在形成閘極絕緣層246之後在惰性氣體氛圍下或在氧氛圍下進行第二熱處理。第二熱處理可以使用與實施例2所示的方法相同的方法來進行。藉由進行第二熱處理，可以減輕電晶體的電特性的偏差。另外，當閘極絕緣層246包含氧時，也可以向氧化物半導體層244供應氧且填補該氧化物半導體層244的氧缺乏，從而形成i型(本徵半導體)或實質上趨近於i型的氧化物半導體層。
另外，在本實施例中，雖然在形成閘極絕緣層246之後進行第二熱處理，但是第二熱處理的時序不限定於此。例如，也可以在形成閘極電極之後進行第二熱處理。此外，也可以將第二熱處理兼作第一熱處理。
閘極電極248a可以使用與實施例2所示的閘極電極611相同的材料、方法來予以形成。另外，當形成閘極電極248a時，藉由對導電層選擇性地進行蝕刻而可以形成電極248b。作為以上說明的詳細內容，可以參照實施例2的記載。
接著，在閘極絕緣層246、閘極電極248a及電極248b之上形成絕緣層250及絕緣層252(參照圖9A)。絕緣層250及絕緣層252可以使用與實施例1所示的絕緣層507及保護絕緣層508相同的材料、方法來予以形成。因此，詳細內容可以參照實施例1的記載。
接著，在閘極絕緣層246、絕緣層250、絕緣層252中形成到達第二電極242b的開口(參照圖9B)。藉由使用掩模等選擇性地進行蝕刻來進行該開口的形成。
然後，在上述開口中形成電極254，並且在絕緣層252之上形成與電極254相接觸的佈線256(參照圖9C)。
例如，可以藉由在使用PVD法或CVD法等在包括開口的區域中形成導電層之後，使用蝕刻處理或CMP等的方法來去除上述導電層的一部分，從而形成電極254。
更明確而言，例如，可以在包括開口的區域中藉由PVD法來形成薄的鈦膜，並藉由CVD法來形成薄的氮化鈦膜，然後埋入開口地形成鎢膜。在此，藉由PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)並降低與下部電極等(在此第二電極242b)的接觸電阻的功能。另外，其後形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成使用鈦或氮化鈦等的障壁膜之後藉由鍍敷法來形成銅膜。
另外，當去除上述導電層的一部分形成電極254時，最好進行加工以使其表面平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜，然後埋入開口地形成鎢膜時，可以藉由後續的CMP處理來去除不需要的鎢、鈦、氮化鈦等並提高其表面的平坦性。因此，藉由使包括電極254的表面平坦化，可以在後續的製程中形成良好的電極、佈線、絕緣層、半導體層等。
佈線256可以使用與包括實施例2所示的閘極電極611的佈線相同的材料、方法來予以形成。因此，詳細內容可以參照實施例2的記載。
如上所述，完成使用被高度純化的氧化物半導體層244的電晶體262及電容器264。
藉由使用如此被高度純化且本徵化的氧化物半導體層244，可以充分地降低電晶體的截止電流。另外，藉由使用這種電晶體，可以得到能夠極長期間儲存記憶體內容的半導體裝置。
根據上述所例示的本實施例的方法，可以製造在下部具有使用氧化物半導體以外的半導體材料的電晶體並在上部具有使用氧化物半導體的電晶體的半導體裝置。
另外，藉由使閘極電極210與第一電極242a直接連接，可以縮小接觸面積，從而可以實現半導體裝置的高集成化。因此，可以增大能夠用作為記憶體裝置的半導體裝置的每單位面積的儲存容量。
本實施例所示的結構、方法等可以適當地與其他實施例所示的結構、方法等組合而使用。
[實施例4]
在本實施例中，參照圖10A-1、10A-2和圖10B而對根據所揭示之發明的一個實施例的半導體裝置的應用例子進行說明。在此，對記憶體裝置的一個例子進行說明。另外，在電路圖中，為了表示使用氧化物半導體的電晶體，有時附上“OS”的符號。
在圖10A-1所示的半導體裝置中，第一佈線(1st Line)與電晶體700的源極電極電連接，第二佈線(2nd Line)與電晶體700的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體710的源極電極和汲極電極中的一者電連接，第四佈線(4th Line)與電晶體710的閘極電極電連接。另外，第五佈線(5th Line)與電容器720的電極中的一者電連接。並且，電晶體700的閘極電極、電晶體710的源極電極和汲極電極中的另一者與電容器720的電極中的另一者電連接。
在此，將使用氧化物半導體的電晶體使用做為電晶體710。在此，作為使用氧化物半導體的電晶體，例如可以使用上述實施例所示的電晶體262。使用氧化物半導體的電晶體具有截止電流極為小的特徵。因此，藉由使電晶體710成為截止狀態，可以在極長時間內保持電晶體700的閘極電極的電位。再者，藉由具有電容器720，容易保持施加到電晶體700的閘極電極的電荷，另外，也容易讀出所保持的資料。在此，作為電容器720，可以使用上述實施例所示的電容器264。
另外，將使用氧化物半導體以外的半導體材料的電晶體使用做為電晶體700。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，最好使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的電晶體容易進行高速操作。在此，作為使用氧化物半導體以外的半導體材料的電晶體，例如可以使用上述實施例所示的電晶體260。
另外，如圖10B所示那樣，也可以採用不設置電容器720的結構。
在圖10A-1所示的半導體裝置中，藉由有效地利用能夠保持電晶體700的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
首先，對資料的寫入和保持進行說明。首先，將第四佈線的電位設定為使電晶體710成為導通狀態的電位，使電晶體710成為導通狀態。由此，對電晶體700的閘極電極和電容器720施加第三佈線的電位。也就是說，對電晶體700的閘極電極施加預定的電荷(寫入)。在此，將施加兩個不同的電位的電荷(以下將施加低電位的電荷稱為電荷QL，將施加高電位的電荷稱為電荷QH)的任一者施加到電晶體700的閘極電極。另外，也可以使用施加三個或三個以上的不同的電位的電荷，以提高儲存容量。然後，藉由將第四佈線的電位設定為使電晶體710成為截止狀態的電位，使電晶體710成為截止狀態，而保持對電晶體700的閘極電極施加的電荷(保持)。
因為電晶體710的截止電流極為小，所以在長時間內保持電晶體700的閘極電極的電荷。
接著，對資料的讀出進行說明。當在對第一佈線施加預定的電位(定電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，根據保持在電晶體700的閘極電極中的電荷量，第二佈線具有不同的電位。這是因為一般而言，在電晶體700為n通道的情況下，對電晶體700的閘極電極施加QH時的表觀(apparent)臨界值Vth_H低於對電晶體700的閘極電極施加QL時的表觀臨界值Vth_L的緣故。在此，表觀臨界電壓是指為了使電晶體700成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L的中間電位V0，可以辨別對電晶體700的閘極電極施加的電荷。例如，在寫入中，在對電晶體700的閘極電極施加QH的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體700成為“導通狀態”。在對電晶體700的閘極電極施加QL的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體700也一直處於“截止狀態”。因此，藉由確認第二佈線的電位，可以讀出所保持的資料。
另外，當將記憶體單元配置成陣列狀而使用時，需要只可以讀出所想要的記憶體單元的資料。像這樣，當需要讀出預定的記憶體單元的資料，且不讀出除此以外的記憶體單元的資料時，在各記憶體單元之間分別並聯連接有電晶體700的情況下，對讀出的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體700成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。另外，在各記憶體單元之間分別串聯連接有電晶體700的情況下，對讀出的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體700成為“導通狀態”的電位，也就是對第五佈線施加大於Vth_L的電位，即可。
接著，對資料的重寫進行說明。資料的重寫與上述資料的寫入和保持同樣進行。也就是說，將第四佈線的電位設定為使電晶體710成為導通狀態的電位，而使電晶體710成為導通狀態。由此，對電晶體700的閘極電極和電容器720施加第三佈線的電位(有關新的資料的電位)。然後，藉由將第四佈線的電位設定為使電晶體710成為截止狀態的電位，使電晶體710成為截止狀態，而使電晶體700的閘極電極成為施加有有關新的資料的電荷的狀態。
像這樣，根據所揭示之發明的半導體裝置藉由再次進行資料的寫入，可以直接重寫資料。因此，不需要快閃記憶體等所需要的使用高電壓的從浮動閘極抽取出電荷，可以抑制起因於擦除操作的操作速度的降低。換言之，實現了半導體裝置的高速操作。
另外，藉由將電晶體710的源極電極或汲極電極與電晶體700的閘極電極電連接，該源極電極或汲極電極具有與用作為非易失性記憶元件的浮動閘極型電晶體的浮動閘極相同的作用。由此，有時將附圖中的電晶體710的源極電極或汲極電極與電晶體700的閘極電極電連接的部分稱為浮動閘極部FG。當電晶體710處於截止狀態時，可以認為該浮動閘極部FG被嵌入在絕緣體中，在浮動閘極部FG中保持有電荷。因為使用氧化物半導體的電晶體710的截止電流為低於或等於使用矽半導體等而形成的電晶體的截止電流的十萬分之一，所以可以不考慮由於電晶體710的漏洩的儲存在浮動閘極部FG中的電荷的消失。也就是說，藉由使用氧化物半導體的電晶體710，可以實現即使沒有電力供給也能夠保持資料的非易失性記憶體裝置。
例如，當室溫下的電晶體710的截止電流為低於或等於10 zA(1 zA(仄普托安培)等於1×10-21A)，並且電容器720的電容值為約10 fF時，至少可以保持資料104秒或104秒以上。另外，當然該保持時間根據電晶體特性或電容值而變動。
另外，在此情況下不存在在現有的浮動閘極型電晶體中被指出的閘極絕緣膜(穿隧絕緣膜)的劣化的問題。也就是說，可以解決以往被視為問題的將電子注入到浮動閘極時的閘極絕緣膜的劣化問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在現有的浮動閘極型電晶體中當寫入或擦除資料時所需要的高電壓。
構成圖10A-1所示的半導體裝置的電晶體等的要素包括電阻器和電容器，並且可以將圖10A-1所示的半導體裝置如圖10A-2所示那樣來考慮。換言之，可以認為在圖10A-2中，電晶體700和電容器720分別包括電阻器和電容器而構成。R1和C1分別是電容器720的電阻值和電容值，電阻值R1相當於構成電容器720的絕緣層的電阻值。另外，R2和C2分別是電晶體700的電阻值和電容值，電阻值R2相當於電晶體700處於導通狀態時的閘極絕緣層的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極和源極電極或汲極電極之間的電容、以及形成在閘極電極和通道形成區之間的電容)的電容值。
在使電晶體710處於截止狀態時的源極電極和汲極電極之間的電阻值(也稱為有效電阻)為ROS的情況下，在電晶體710的閘極洩漏充分小的條件下，當R1及R2滿足R1ROS、R2ROS時，主要根據電晶體710的截止電流來決定電荷的保持期間(也可以說成資料的保持期間)。
反之，當不滿足該條件時，即使電晶體710的截止電流足夠小也難以充分確保保持期間。這是因為電晶體710的截止電流之外的漏洩電流(例如，在源極電極和汲極電極之間產生的漏洩電流等)大的緣故。由此，可以說本實施例所揭示之半導體裝置最好滿足上述關係。
另一方面，C1和C2最好滿足C1C2的關係。這是因為藉由增大C1，當由第五佈線控制浮動閘極部FG的電位時，可以向浮動閘極部FG高效地供應第五佈線的電位，可以使向第五佈線供應的電位之間(例如，讀出的電位和非讀出的電位)的電位差低的緣故。
藉由滿足上述關係，可以實現更佳的半導體裝置。另外，R1和R2由電晶體700的閘極絕緣層和電容器720的絕緣層來予以控制。C1和C2也是同樣的。因此，最好適當地設定閘極絕緣層的材料或厚度等，以滿足上述關係。
在本實施例所示的半導體裝置中，浮動閘極部FG起到與快閃記憶體等的浮動閘極型電晶體的浮動閘極相等的作用，但是，本實施例的浮動閘極部FG具有與快閃記憶體等的浮動閘極根本不同的特徵。因為在快閃記憶體中施加到控制閘極的電壓高，所以為了防止其電位影響到相鄰的單元的浮動閘極，需要保持各單元之間的一定程度的間隔。這是阻礙半導體裝置的高集成化的主要原因之一。該原因起因於施加高電場而發生穿隧電流的快閃記憶體的根本原理。
另外，由快閃記憶體的上述原理導致絕緣膜的劣化的發展，而還導致重寫次數的界限(約104至105次)的其他問題。
根據所揭示之發明的半導體裝置根據使用氧化物半導體的電晶體的切換操作，而不使用如上所述的由穿隧電流而起的電荷注入的原理。也就是說，不像快閃記憶體，不需要用來注入電荷的高電場。由此，因為不需要考慮到控制閘極帶給相鄰的單元的高電場的影響，所以容易實現高集成化。
另外，因為不利用由穿隧電流而起的電荷注入的原理，所以不存在記憶體單元的劣化的原因。也就是說，與快閃記憶體相比，具有高耐久性和高可靠性。
另外，不需要高電場、不需要大型週邊電路(升壓電路等)這一點也優於快閃記憶體。
另外，在使構成電容器720的絕緣層的相對介電常數εr1與構成電晶體700的絕緣層的相對介電常數εr2不同的情況下，容易在構成電容器720的絕緣層的面積S1和在電晶體700中構成閘極電容的絕緣層的面積S2滿足2‧S2S1(最好為S2S1)的同時，實現C1C2。換言之，容易在使構成電容器720的絕緣層的面積小的同時實現C1C2。明確地說，例如，在構成電容器720的絕緣層中，可以採用由氧化鉿等的high-k材料構成的膜或由氧化鉿等的high-k材料構成的膜與由氧化物半導體構成的膜的疊層結構，並將εr1設定為10或10以上，最好設定為15或15以上，並且在構成閘極電容的絕緣層中，可以採用氧化矽，並將εr2設定為3至4。
藉由並用這種結構，可以進一步使根據所揭示之發明的半導體裝置高集成化。
另外，上述說明關於使用以電子為多數載子的n型電晶體(n通道電晶體)的情況，但是，當然也可以使用以電洞為多數載子的p型電晶體代替n型電晶體。
如上所述，所揭示之發明的一個實施例的半導體裝置具有非易失性記憶體單元，並且該非易失性記憶體單元包括：截止狀態下的源極電極和汲極電極之間的洩漏電流(截止電流)少的寫入電晶體；使用與該寫入電晶體不同的半導體材料的讀出電晶體；以及電容器。
在使用時的溫度(例如25℃)下，寫入電晶體的截止電流為低於或等於100 zA(1×10-19A)，較佳為低於或等於10 zA(1×10-20A)，更佳為低於或等於1 zA(1×10-21A)。在使用通常的矽半導體時，難以獲得上述那樣低的截止電流，但是在將氧化物半導體在適合的條件下加工而獲得到的電晶體中，可以獲得上述那樣低的截止電流。因此，作為寫入電晶體，最好利用使用氧化物半導體的電晶體。
再者，因為使用氧化物半導體的電晶體的次臨界擺幅(S值)小，所以即使遷移率比較低，也可以充分增大切換速度。因此，藉由將該電晶體使用於寫入電晶體，可以使施加到浮動閘極部FG的寫入脈衝的上升極為陡峭。另外，因為截止電流小，所以可以減少使浮動閘極部FG保持的電荷量。也就是說，藉由將使用氧化物半導體的電晶體使用於寫入雷晶體，可以高速地進行資料的重寫。
雖然讀出電晶體沒有對截止電流的限制，但是最好使用進行高速操作的電晶體，以提高讀出速度。例如，作為讀出電晶體，最好使用切換速度為1奈秒以下的電晶體。
因此，藉由將使用氧化物半導體的電晶體使用於寫入電晶體並將使用氧化物半導體以外的半導體材料的電晶體使用於讀出電晶體，可以實現能夠長時間保持資料且能夠高速地讀出資料的可以使用於記憶體裝置的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
[實施例5]
在本實施例中，使用圖11A至圖12C而對根據所揭示之發明的一個實施例的半導體裝置的應用例子進行說明。
圖11A及圖11B是使用多個圖10A-1所示的半導體裝置(以下也表示為記憶體單元750)來形成的半導體裝置的電路圖。圖11A是記憶體單元750串聯連接的所謂NAND半導體裝置的電路圖，圖11B是記憶體單元750並聯連接的所謂NOR半導體裝置的電路圖。
圖11A所示的半導體裝置具有源極電極線SL、位元線BL、第一信號線S1、多個第二信號線S2、多個字線wL、以及多個記憶體單元750。圖11A示出半導體裝置具有一個源極電極線SL和一個位元線BL的結構，但是所揭示之發明的一個實施例不侷限於此，可以採用具有多個源極電極線SL及多個位元線BL的結構。
在每個記憶體單元750中，電晶體700的閘極電極、電晶體710的源極電極和汲極電極中的另一者與電容器720的電極的另一者電連接。另外，第一信號線S1與電晶體710的源極電極和汲極電極中的一者電連接，第二信號線S2與電晶體710的閘極電極電連接。再者，字線WL與電容器720的電極的一者電連接。
另外，記憶體單元750所具有的電晶體700的源極電極與相鄰的記憶體單元750的電晶體700的汲極電極電連接，記憶體單元750所具有的電晶體700的汲極電極與相鄰的記憶體單元750的電晶體700的源極電極電連接。但是，串聯連接的多個記憶體單元中的設置在其中一個端部的記憶體單元750所具有的電晶體700的汲極電極與位元線電連接。另外，串聯連接的多個記憶體單元中的設置在另一個端部的記憶體單元750所具有的電晶體700的源極電極與源極電極線電連接。
在圖11A所示的半導體裝置中，按行進行寫入操作和讀出操作。以如下步驟進行寫入操作：對進行寫入的列的第二信號線S2施加使電晶體710成為導通狀態的電位，而使進行寫入的列的電晶體710成為導通狀態。由此，對所指定的列的電晶體700的閘極電極施加第一信號線S1的電位，而對該閘極電極施加預定的電荷。像這樣，可以對所指定的列的記憶體單元寫入資料。
另外，以如下步驟進行讀出操作：首先，對進行讀出的列之外的字線WL施加不管施加到電晶體700的閘極電極的電荷如何都使電晶體700成為導通狀態的電位，而使進行讀出的列之外的電晶體700成為導通狀態。然後，對進行讀出的列的字線WL施加根據電晶體700的閘極電極所具有的電荷選擇電晶體700的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示出)成為操作狀態。在此，源極電極線SL-位元線BL之間的多個電晶體700除了進行讀出的列之外處於導通狀態，所以源極電極線SL-位元線BL之間的導電率根據進行讀出的列的電晶體700的狀態(導通狀態或截止狀態)來予以決定。因為電晶體的導電率根據進行讀出的列的電晶體700的閘極電極所具有的電荷不同，所以根據該導電率，位元線BL的電位取不同的值。藉由使用讀出電路讀出位元線的雷位，可以從所指定的列的記憶體單元讀出資料。
圖11B所示的半導體裝置具有多個源極電極線SL、多個位元線BL、多個第一信號線S1、多個第二信號線S2以及多個字線WL，還具有多個記憶體單元750。每一個電晶體700的閘極電極、電晶體710的源極電極和汲極電極中的另一者與電容器720的電極的另一者電連接。另外，源極電極線SL與電晶體700的源極電極電連接，位元線BL與電晶體700的汲極電極電連接。另外，第一信號線S1與電晶體710的源極電極和汲極電極中的一者電連接，第二信號線S2與電晶體710的閘極電極電連接。再者，字線WL與電容器720的電極的一者電連接。
在圖11B所示的半導體裝置中，按行進行寫入操作和讀出操作。寫入操作以與上述圖11A所示的半導體裝置相同的方法進行。讀出操作以如下步驟進行：首先，對進行讀出的列之外的字線WL施加不管施加到電晶體700的閘極電極的電荷如何都使電晶體700成為截止狀態的電位，而使進行讀出的列之外的電晶體700成為截止狀態。然後，對進行讀出的列的字線WL施加根據電晶體700的閘極電極所具有的電荷選擇電晶體700的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示出)成為操作狀態。這裏，源極電極線SL-位元線BL之間的導電率根據進行讀出的列的電晶體700的狀態(導通狀態或截止狀態)來予以決定。也就是說，根據進行讀出的列的電晶體700的閘極電極所具有的電荷，位元線BL的電位取不同的值。藉由使用讀出電路讀出位元線的電位，可以從所指定的列的記憶體單元讀出資料。
注意，在上述說明中，使各記憶體單元750保持的資料量為1個位元，但是本實施例所示的記憶體裝置的結構不侷限於此。也可以準備三種以上的施加到電晶體700的閘極電極的電位，來增加各記憶體單元750所保持的資料量。例如，當施加到電晶體700的閘極電極的電位為四種時，可以使各記憶體單元保持2個位元的資料。
接著，參照圖12A至圖12C而對可以應用於圖11A和圖11B所示的半導體裝置等的讀出電路的一個例子進行說明。
圖12A示出讀出電路的概略。該讀出電路具有電晶體和感測放大器電路。
在讀出資料時，將端子A連接於連接有進行資料讀出的記憶體單元的位元線。另外，將偏置電位Vbias施加到電晶體的閘極電極，以控制端子A的電位。
記憶體單元750根據儲存的資料表示不同的電阻值。明確地說，在選擇的記憶體單元750的電晶體700處於導通狀態時，該記憶體單元處於低電阻狀態，而在選擇到的記憶體單元750的電晶體700處於截止狀態時，該記憶體單元處於高電阻狀態。
在記憶體單元處於高電阻狀態的情況下，端子A的電位高於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位。另一方面，在記憶體單元處於低電阻狀態的情況下，端子A的電位低於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位。
像這樣，藉由使用讀出電路，可以從記憶體單元讀出資料。另外，本實施例的讀出電路是一個例子。也可以使用其他電路。另外，讀出電路也可以具有預充電電路。也可以採用連接有參考用位元線代替參考電位Vref的結構。
圖12B示出感測放大器電路的一個例子的差動感測放大器。差動感測放大器具有輸入端子Vin(+)、Vin(-)和輸出端子Vout，放大Vin(+)和Vin(-)之間的差異。在Vin(+)>Vin(-)時，Vout大概為High輸出，而在Vin(+)<Vin(-)時，Vout大概為Low輸出。在將該差動感測放大器使用於讀出電路的情況下，Vin(+)和Vin(-)中的一者連接於輸入端子A，並且對Vin(+)和Vin(-)中的另一者施加參考電位Vref。
圖12C示出感測放大器電路的一個例子的鎖存型感測放大器。鎖存型感測放大器具有輸入輸出端子V1及V2、控制信號Sp、Sn的輸入端子。首先，將信號Sp設定為High，將信號Sn設定為Low，遮斷電源電位(Vdd)。並且，將進行比較的電位施加到V1和V2。然後，當將信號Sp設定為Low，將信號Sn設定為High，並提供電源電位(Vdd)時，如果進行比較的電位V1in和V2in的關係為V1in>V2in，則V1的輸出為High，V2的輸出為Low。如果進行比較的電位V1in和V2in的關係為V1in<V2in，則V1的輸出為Low，V2的輸出為High。藉由利用這種關係，可以放大V1in和V2in之間的差異。在將該鎖存型感測放大器用於讀出電路的情況下，V1和V2中的一者藉由開關而被連接於端子A和輸出端子，並且對V1和V2中的另一者施加參考電位Vref。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
[實施例6]
在本實施例中，參照圖13A至圖13F說明將上述實施例所示的半導體裝置使用於電子裝置的情況。在本實施例中，對將上述半導體裝置使用於如下電子裝置的情況進行說明，亦即：電腦；行動電話機(也稱為行動電話、行動電話裝置)；可攜式資訊終端(包括可攜式遊戲機、音頻再生裝置等)；數位相機、數位攝像機等的影像拍攝裝置；電子紙；以及電視裝置(也稱為電視機或電視接收機)等。
圖13A示出筆記型電腦，包括殼體601、殼體605、顯示部603以及鍵盤604等。在殼體601和殼體605內設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的筆記型電腦。
圖13B示出可攜式資訊終端(個人數位助理(PDA))，在主體610中設置有顯示部613、外部介面615以及操作按鈕614等。另外，還具備操作可攜式資訊終端的觸屏筆612等。在主體610內設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的可攜式資訊終端。
圖13C示出安裝有電子紙的電子書閱讀器620，該電子書閱讀器係由兩個殼體，即殼體621及殼體623所構成。在殼體621及殼體623中分別設置有顯示部625及顯示部627。殼體621與殼體623係藉由軸部637來予以連接，且能夠以該軸部637為軸而進行開閉動作。另外，殼體621具備電源631、操作鍵633以及揚聲器635等。在殼體621和殼體623中的至少一個設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的電子書閱讀器。
圖13D示出行動電話機，該行動電話機係由兩個殼體，即殼體640和殼體641所構成。再者，殼體640和殼體641能夠滑動而處於如圖13D那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。另外，殼體641具備顯示面板642、揚聲器643、麥克風644、指向裝置646、照相用鏡頭647以及外部連接端子648等。此外，殼體640具備對行動電話機進行充電的太陽電池649和外部儲存插槽651等。另外，顯示面板642具備觸摸屏功能，圖13D使用虛線示出被顯示出來的多個操作鍵645。另外，天線係內置在殼體641中。在殼體640和殼體641中的至少一個設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的行動電話機。
圖1非示出數位相機，該數位相機係由主體661、顯示部667、取景器663、操作開關664、顯示部665以及電池666等所構成。在主體661內設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的數位相機。
圖13F示出電視裝置670，該電視裝置係由殼體671、顯示部673以及支架675等所構成。藉由利用殼體671所具備的開關、遙控器680可以進行電視裝置670的操作。在殼體671和遙控器680中設置有一體地具備上述實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的電視裝置。
如上所述，在本實施例所示的電子裝置中安裝有根據上述實施例的半導體裝置。因此，實現具備小型、高速操作、低耗電量等的特性的電子裝置。
[實施例7]
在本實施例中，用量子化學計算測定是否容易發生如下情況：即將包含氟原子的物質以氣體狀態引入到膜形成室中，使其與殘留在膜形成室中的水分起反應，使其改變為包含氫原子的穩定的物質的過程。
在本實施例中，著眼於從在膜形成室中暴露於電漿的包含氟原子的物質產生的氟基與水分子的氣相反應。明確而言，對氟基與水分子起反應而產生氟化氫的過程進行解析。此外，在本實施例中對用量子化學計算算出活化能，並使用活化能是否容易起反應進行評價。作為氟基(F‧)與水分子(H2O)的反應，設想以下第一反應至第三反應。
在反應式1中示出第一反應。第一反應是如下反應，亦即氟基與水分子起反應，而產生羥基(‧OH)和氟化氫分子(HF)。
在反應式2中示出第二反應。第二反應是如下反應，亦即氟基與羥基(‧OH)起反應，而結合有氫原子的氧原子與氟原子結合。
在反應式3中示出第三反應。第三反應是如下反應，亦即氟基與物質即氧原子與氫原子和氟原子結合的物質(HOF)起反應，而產生氟原子與氧原子結合的基(FO‧)和氟化氫分子(HF)。
另外，作為計算方法使用利用高斯基(Gaussian Basis)的密度泛函法(DFT)。在DFT中，由於使用以電子密度表示的單電子勢的泛函(函數的函數之意)來近似表示交換相關作用，所以計算速度快且精度高。在此，利用作為混合泛函的B3LYP來規定關於交換相關能的各參數的權重。此外，將作為基底函數的6-311G(對各原子價軌道使用三個縮短函數的三重分裂價層(triple split valence)基底類的基底函數)用於所有原子。根據上述基底函數，例如在氫原子的情況下考慮1s至3s的軌道，而在氧原子的情況下考慮1s至4s、2p至4p的軌道。再者，作為極化基底類，對氫原子加上p函數，對氫原子以外的原子加上d函數，以便提高計算精度。
此外，作為量子化學計算程式，使用Gaussian 09。使用高性能電腦(由SGI日本株式會社所製造之Altix 4700)來進行計算。
圖14示出在第一反應中第一狀態1至第五狀態5的反應途徑和計算各個狀態的能量的結果的能量圖。
在第一狀態1中，水分子(H2O)與氟基(F‧)離開得無限遠。此外，在能量圖中，以第一狀態1的能量為基準。
在第二狀態2中，水分子(H2O)與氟基(F‧)接近並形成中間體，因相互作用而勢能降低約0.63 eV。
第三狀態3是水分子(H2O)的氫原子被氟基(F‧)抽取出的遷移狀態，算出該氫抽取出反應的活化能為0.15 eV。
在第四狀態4中，所產生的羥基(‧OH)與氟化氫分子(HF)相互作用而形成中間體。
在第五狀態5中，羥基(‧OH)與氟化氫分子(HF)離開得無限遠。
在第一反應中，第三狀態3的活化能低，亦即0.15 eV，這狀態示出容易發生由氟基(F‧)的氫抽取出反應。此外，第一反應整體是發熱反應，並有容易自發進展的傾向。
在第二反應中，在沒有活化勢壘的情況下氟基(F‧)與羥基(‧OH)結合。算出氟原子與氧原子的鍵能為2.11 eV。
圖15示出在第三反應中第六狀態6至第十狀態10的反應途徑和對能量圖進行解析的結果。
在第三反應中，在第六狀態6中氧原子與氫原子和氟原子結合的物質(HOF)與氟基(F‧)離開得無限遠。另外，在能量圖中以第六狀態6的能量為基準。
在第七狀態7中，氧原子與氫原子和氟原子結合的物質(HOF)與氟基(F‧)接近並形成中間體，因相互作用而勢能降低約0.21 eV。
第八狀態8是氧原子與氫原子和氟原子結合的物質(HOF)的氫原子被氟基(F‧)抽取出的遷移狀態，算出該氫抽取出反應的活化能為0.16 eV。
在第九狀態9中，所產生的氧原子與氟原子結合的基(FO‧)與氟化氫分子(HF)相互作用而形成中間體。
在第十狀態10中，氧原子與氟原子結合的基(FO‧)與氟化氫分子(HF)離開得無限遠。
在第三反應中，第八狀態8的活化能低，亦即0.16 eV，這狀態示出容易發生由氟基(F‧)的氫抽取出反應。此外，第三反應整體是發熱反應，並有容易自發進展的傾向。
另外，在上述反應中產生的氟化氫分子(HF)中的氫原子與氟原子的鍵能為5.82 eV，氟化氫分子(HF)不容易分解。
如上所述，氟基(F‧)從水分子(H2O)容易抽取出氫原子，而形成氟化氫分子(HF)。所產生的氟化氫分子(HF)不容易分解，並且由於支撐氫原子，所以有能夠抑制氫混入到氧化物半導體膜中的效果。
因此，藉由邊將包含鹵素元素的物質以氣體狀態引入到膜形成室內邊形成氧化物半導體膜，可以抑制來自於氫或水分的氫原子混入到膜中。
注意，本實施例可以與本說明書所示的其他實施例適當地組合。
[實施例8]
在本實施例中，參照圖16至圖20來說明應用使用如下方法製造的電晶體並可以實現低耗電量化的液晶顯示裝置及其驅動方法的一個實施例，該方法是邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊形成氧化物半導體層，後續進行加熱處理，以使氧化物半導體層高度純化。
圖16的方塊圖示出本實施例所例示的液晶顯示裝置100的各結構。液晶顯示裝置100具有影像處理電路110、電源116、顯示控制電路113、顯示面板120。當採用透射型液晶顯示裝置或半透射型液晶顯示裝置時，還設置背光燈部130作為光源。
與液晶顯示裝置100連接的外部設備向液晶顯示裝置100供應影像信號(影像信號Data)。藉由電源116處於導通狀態而向顯示控制電路113開始供應電源電位(高電源電位Vdd、低電源電位Vss及共同電位Vcom)。顯示控制電路113供應控制信號(起始脈衝SP及時鐘信號CK)。
注意，高電源電位Vdd是指高於參考電位的電位，並且低電源電位Vss是指低於或等於參考電位的電位。另外，最好高電源電位Vdd及低電源電位Vss都是能夠使電晶體操作的程度的電位。另外，有時將高電源電位Vdd和低電源電位Vss統稱為電源電壓。
共同電位Vcom只要是相對於供應到像素電極的影像信號的電位成為基準的固定電位即可。作為一個例子，共同電位Vcom也可以是接地電位。
只要根據點反轉驅動、源極電極線反轉驅動、閘極線反轉驅動、框反轉驅動等適當地使影像信號Data反轉而將其輸入到液晶顯示裝置100，即可。此外，當影像信號是類比信號時，應用藉由A/D轉換器等將類比信號轉換成數位信號並將其供應到液晶顯示裝置100的結構即可。
在本實施例中，從電源116藉由顯示控制電路113將作為固定電位的共同電位Vcom供應到共同電極128和電容器211的其中一個電極。
顯示控制電路113是向顯示面板120供應在影像處理電路110中處理了的影像信號、控制信號(明確而言，用來控制切換起始脈衝SP及時鐘信號CK等的控制信號的供應或停止的信號)、電源電位(高電源電位Vdd、低電源電位Vss及共同電位Vcom)，並向背光燈部130供應背光控制信號(明確而言，用來背光燈控制電路131控制背光燈132的點亮及非點亮的信號)的電路。
影像處理電路110對輸入的影像信號(影像信號Data)進行分析、計算及加工，並將處理了的影像信號與控制信號一起輸出到顯示控制電路113。
例如，影像處理電路110可以對輸入的影像信號Data進行分析來判斷其是動態影像還是靜態影像，並將包括判斷結果的控制信號輸出到顯示控制電路113。另外，影像處理電路110可以從包括靜態影像的影像信號Data中切割出一個框的靜態影像，並將該靜態影像與表示靜態影像的控制信號一起輸出到顯示控制電路113。此外，影像處理電路110可以從包括動態影像的影像信號Data中檢測出動態影像，並將表示動態影像的控制信號與連續的框一起輸出到顯示控制電路113。
影像處理電路110根據所輸入的影像信號Data使本實施例的液晶顯示裝置進行不同的操作。在本實施例中，影像處理電路110將影像判斷為靜態影像而進行的操作是靜態影像顯示模式，而影像處理電路110將影像判斷為動態影像而進行的操作是動態影像顯示模式。注意，在本說明書中，將當進行靜態影像顯示時顯示的影像稱為靜態影像。
另外，本實施例所示的影像處理電路110還可以具有顯示模式的切換功能。顯示模式的切換功能是指不根據影像處理電路110的判斷而該液晶顯示裝置的利用者藉由手動或者藉由使用外部連接設備而對該液晶顯示裝置的操作模式進行選擇，以將其切換成動態影像顯示模式或靜態影像顯示模式的功能。
上述功能僅是影像處理電路110的功能的一個例子，可以根據顯示裝置的用途選擇各種影像處理功能。
另外，由於被切換為資料信號的影像信號的計算(例如，檢測影像信號的差異等)很容易，所以可以當輸入的影像信號(影像信號Data)為類比信號時，將A/D轉換器等設置在影像處理電路110中。
顯示面板120具有一對基板(第一基板和第二基板)。另外，在一對基板之間夾持著液晶層而形成液晶元件215。在第一基板之上設置有驅動電路部121、像素部122、端子部126以及切換元件127。在第二基板上設置有共同電極128(也稱為共同電極或對置電極)。另外，在本實施例中，共同連接部(也稱為共同連接)係設置在第一基板或第二基板之上，並且第一基板之上的連接部與第二基板之上的共同電極128相連接。
在像素部122中設置有多個閘極線124(掃描線)及源極電極線125(信號線)，並且多個像素123由閘極線124及源極電極線125圍繞並以矩陣狀設置。另外，在本實施例例示的顯示面板中，閘極線124從閘極線側驅動電路121A延伸地設置，而源極電極線125從源極電極線側驅動電路121B延伸地設置。
另外，像素123包括作為切換元件的電晶體214、連接於該電晶體214的電容器211及液晶元件215(參照圖17)。
至於電晶體214，閘極電極連接到設置在像素部122中的多個閘極線124中的一個，源極電極和汲極電極中的一者係連接到多個源極電極線125中的一個源極電極線，源極電極和汲極電極中的另一者係連接到電容器211的其中一個電極以及液晶元件215的其中一個電極(像素電極)。
另外，電晶體214最好使用降低了截止電流的電晶體，最好使用實施例1或實施例2所說明的電晶體。當降低了截止電流時，截止狀態的電晶體214在液晶元件215及電容器211中穩定地保持電荷。此外，藉由使用充分降低了截止電流的電晶體214，也可以沒有設置電容器211而構成像素123。
藉由採用這種結構，像素123可以在長時間保持電晶體214成為截止狀態之前寫入的狀態，從而可以降低耗電量。
液晶元件215是藉由液晶的光學調變作用來控制光的透射過或非透射過的元件。施加到液晶的電場控制液晶的光學調變作用。施加到液晶的電場方向根據液晶材料、驅動方法及電極結構不同，因此可以適當地選擇上述條件。例如，當使用在液晶的厚度方向(所謂縱向方向)上施加電場的驅動方法時，以夾持液晶的方式在第一基板之上設置像素電極且在第二基板之上設置共同電極即可。另外，當使用在基板面內方向(所謂橫向電場)上對液晶施加電場的驅動方法時，在相對於液晶同一個面上設置像素電極和共同電極即可。另外，像素電極及共同電極也可以具有多樣的開口圖案。
作為用於液晶元件的液晶的一個例子，可以舉出向列液晶、膽固醇相(cholesteric)液晶、近晶相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、香蕉型液晶等。
此外，作為液晶的驅動模式，可以使用TN(扭轉向列)模式、STN(超扭轉向列)模式、OCB(光學補償雙折射)模式、ECB(電控雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式、PDLC(聚合物分散型液晶)模式、PNLC(聚合物網路型液晶)模式、賓主模式等。此外，可以適當地使用IPS(面內切換)模式、FFS(邊緣場切換)模式、MVA(多象限垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸對稱排列微單元)模式等。當然，在本實施例中，只要是根據光學調變作用控制光的透射過或非透射過的元件，對液晶材料、驅動方法及電極結構沒有特別的限制。
另外，本實施例所例示的液晶元件中的液晶的對準被由設置在第一基板之上的像素電極和設置在第二基板之上的與像素電極相對的共同電極之間產生的縱向方向的電場所控制。
端子部126是將顯示控制電路113所輸出的指定的信號(高電源電位Vdd、低電源電位Vss、起始脈衝SP、時鐘信號CK、影像信號Data、共同電位Vcom等)等供應到驅動電路部121的輸入端子。
驅動電路部121具有閘極線側驅動電路121A、源極電極線側驅動電路121B。閘極線側驅動電路121A、源極電極線側驅動電路121B是用來驅動具有多個像素的像素部122的驅動電路，並具有移位暫存器電路(也稱為移位暫存器)。
另外，閘極線側驅動電路121A及源極電極線側驅動電路121B可以被形成在與像素部122同一基板之上或不同基板之上。
另外，向驅動電路部121供應由顯示控制電路113所控制的高電源電位Vdd、低電源電位Vss、起始脈衝SP、時鐘信號CK、影像信號Data。
切換元件127可以使用電晶體。切換元件127的閘極電極係連接到端子126A，並根據顯示控制電路113輸出的控制信號將共同電位Vcom供應到共同電極128。將切換元件127的源極電極和汲極電極中的一者係連接到端子126B，並將另一者係連接到共同電極128，從顯示控制電路113向共同電極128供應共同電位Vcom，即可。另外，切換元件127既可以被形成在與驅動電路部121或像素部122同一基板之上，也可以被形成在不同基板之上。
藉由使用實施例1或實施例2所說明的截止電流被降低了的電晶體作為切換元件127，可以抑制施加到液晶元件215的兩個端子的電壓的隨時間降低。
共同電極128在共同連接部中電連接到供應由顯示控制電路113所控制的共同電位Vcom的共同電位線。
作為共同連接部的具體的一個例子，藉由在共同電極128和共同電位線之間夾置有利用金屬薄膜覆蓋絕緣球體而成的導電粒子，可以實現共同電極128與共同電位線的電連接。另外，也可以在顯示面板120內設置多個共同連接部。
另外，也可以在液晶顯示裝置中設置測光電路。設置有測光電路的液晶顯示裝置可以檢測出放置有該液晶顯示裝置的環境的亮度。當測光電路判斷出液晶顯示裝置被使用於昏暗的環境時，顯示控制電路113以使背光燈132的光的強度提高的方式對其進行控制，由此確保顯示幕幕的良好的可視性；與此相反，當測光電路判斷出液晶顯示裝置被使用於極為明亮的外光下(例如，在戶外直射日光下)時，顯示控制電路113以抑制背光燈132的光的強度的方式而對其進行控制，由此降低背光燈132的耗電量。像這樣，顯示控制電路113可以根據從測光電路輸入的信號控制背光燈、側光燈等光源的驅動方法。
背光燈部130包括背光燈控制電路131以及背光燈132。背光燈132根據液晶顯示裝置100的用途進行選擇組合即可，可以使用發光二極體(LED)等。背光燈132例如可以配置白色的發光元件(例如，LED)。顯示控制電路113向背光燈控制電路131供應控制背光燈的背光燈信號及電源電位。
另外，也可以根據需要適當地組合光學膜(偏振膜、相位差膜、反射防止膜等)而使用。根據液晶顯示裝置100的用途選擇在半透射型液晶顯示裝置中使用的背光燈等光源而組合即可，例如可以使用冷陰極管或發光二極體(LED)等。另外，也可以使用多個LED光源或多個電致發光(EL)光源等構成面光源。作為面光源，可以使用三種顏色以上的LED或白色發光的LED。注意，在採用配置RGB的發光二極體等作為背光燈且藉由分時實現彩色顯示的繼時加法混色法(場序法)時，有時不設置濾色片。
接著，使用圖17至圖20而對圖16例示的液晶顯示裝置100的驅動方法進行說明。本實施例所說明的液晶顯示裝置的驅動方法是根據所顯示的影像的特性改變顯示面板的重寫頻次(或頻率)的顯示方法。明確而言，當顯示連續框的影像信號不同的影像(動態影像)時，採用對每個框寫入影像信號的顯示模式。另一方面，當顯示連續框的影像信號相同的影像(靜態影像)時，採用以下顯示模式：在連續顯示同一影像的期間中，不寫入新的影像信號或者將寫入頻次降至極低，並且將對液晶元件施加電壓的像素電極及共同電極的電位設定為浮動狀態以維持施加到液晶元件的電壓，因而在不提供新的電位的情況下進行靜態影像的顯示。
另外，液晶顯示裝置將動態影像和靜態影像組合並將其顯示於螢幕。動態影像是指藉由將按時間分割為多個框的多個不同影像高速地切換來使人眼認別為動態影像的影像。明確而言，藉由在一秒內將影像切換至少六十次(六十框)，可以實現被人眼識別為閃爍少的動態影像。另一方面，與動態影像及部分動態影像不同，靜態影像是指雖然將按時間分割為多個框期間的多個影像高速地切換來操作，在連續的框期間，例如第n個框和第(n+1)個框也沒有變化的影像。
首先，在液晶顯示裝置的電源116處於導通狀態下供應電力。顯示控制電路113向顯示面板120供應電源電位(高電源電位Vdd、低電源電位Vss及共同電位Vcom)以及控制信號(起始脈衝SP、時鐘信號CK)。
另外，從連接到液晶顯示裝置100的外部設備向液晶顯示裝置100供應影像信號(影像信號Data)。液晶顯示裝置100的影像處理電路110分析所輸入的影像信號。在此，對判斷動態影像還是靜態影像，並輸出動態影像與靜態影像不同的信號的處理的情況進行說明。
例如，當被輸入的影像信號(影像信號Data)從動態影像切換為靜態影像時，影像處理電路110從被輸入的影像信號抽取出靜態影像，並將其與意味著靜態影像的控制信號一起輸出到顯示控制電路113。另外，被輸入的影像信號(影像信號Data)從靜態影像切換為動態影像時，影像處理電路110將包括動態影像的影像信號與意味著動態影像的控制信號一起輸出到顯示控制電路113。
接著，使用圖17所示的液晶顯示裝置的等效電路圖及圖18所示的時序圖對向像素供應信號的樣子進行說明。
圖18示出顯示控制電路113向閘極線側驅動電路121A供應的時鐘信號GCK及起始脈衝GSP。另外，還示出顯示控制電路113向源極電極線驅動電路121B供應的時鐘信號SCK及起始脈衝SSP。另外，為了說明時鐘信號的輸出時序，在圖18中使用簡單的矩形波表示時鐘信號的波形。
此外，圖18中還示出源極電極線125的電位、像素電極的電位、端子126A的電位、端子126B的電位及共同電極的電位。
在圖18中，期間1401相當於寫入用來顯示動態影像的影像信號的期間。在期間1401中進行如下操作：將影像信號、共同電位供應到像素部122的各像素及共同電極。
另外，期間1402相當於顯示靜態影像的期間。在期間1402中，停止對像素部122的各像素供應影像信號並停止對共同電極供應共同電位。另外，在圖18中，示出在期間1402中供應各信號以停止驅動電路部的操作的結構，但是最好採用根據期間1402的長度及刷新率定期地進行影像信號的寫入以防止靜態影像的影像劣化的結構。
首先，對寫入用來顯示動態影像的影像信號的期間1401的時序圖進行說明。在期間1401中，作為時鐘信號GCK而一直供應時鐘信號，作為起始脈衝GSP供應對應於垂直同步頻率的脈衝。另外，在期間1401中，作為時鐘信號SCK一直供應時鐘信號，作為起始脈衝SSP而供應對應於一個閘極選擇期間的脈衝。
另外，藉由源極電極線125向各列的像素供應影像信號Data，並且根據閘極線124的電位而將源極電極線125的電位供應到像素電極。
另外，顯示控制電路113向切換元件127的端子126A供應使切換元件127成為導通狀態的電位，並藉由端子126B向共同電極供應共同電位。
接下來，對顯示靜態影像的期間1402的時序圖進行說明。在期間1402中，時鐘信號GCK、起始脈衝GSP、時鐘信號SCK及起始脈衝SSP全部停止。另外，在期間1402中，供應給源極電極線125的影像信號Data停止。在時鐘信號GCK與起始脈衝GSP全都停止的期間1402中，電晶體214成為非導通狀態而像素電極的電位變為浮動狀態。
另外，顯示控制電路113向切換元件127的端子126A供應使切換元件127成為非導通狀態的電位，以使共同電極的電位成為浮動狀態。
在期間1402中，藉由使液晶元件215的兩端的電極，亦即像素電極及共同電極的電位變為浮動狀態，可以在不重新提供電位的情況下顯示靜態影像。
另外，藉由停止向閘極線側驅動電路121A及源極電極線側驅動電路121B供應的時鐘信號及起始脈衝，可以實現低耗電量化。
尤其是藉由使用截止電流被降低了的電晶體作為電晶體214及切換元件127，可以抑制施加到液晶元件215的兩端的電壓的隨時間的降低的現象。
接著，使用圖19A和圖19B對從動態影像切換為靜態影像的期間(圖18中的期間1403)及從靜態影像切換為動態影像的期間(圖18中的期間1404)中的顯示控制電路的操作進行說明。圖19A和圖19B示出顯示控制電路輸出的高電源電位Vdd、時鐘信號(這裏GCK)、起始脈衝信號(這裏GSP)及端子126A的電位。
圖19A示出從動態影像切換為靜態影像的期間1403的顯示控制電路的操作。顯示控制電路使起始脈衝GSP停止(圖19A的E1，第一步驟)。接著，在停止起始脈衝信號GSP後，在脈衝輸出到達移位暫存器的最後一段之後，停止多個時鐘信號GCK(圖19A的E2，第二步驟)。接著，將電源電壓自高電源電位Vdd變為低電源電位Vss(圖19A的E3，第三步驟)。接著，將端子126A的電位設定為使切換元件127成為非導通狀態的電位(圖19A的E4，第四步驟)。
按照上述步驟，可以在不引起驅動電路部121的錯誤操作的情況下，停止向驅動電路部121供應的信號。由於從動態影像切換為靜態影像時的錯誤操作會產生雜訊，而雜訊被當作靜態影像保持，所以安裝有錯誤操作少的顯示控制電路的液晶顯示裝置可以顯示影像劣化少的靜態影像。
接著，使用圖19B示出從靜態影像切換為動態影像的期間1404的顯示控制電路的操作。顯示控制電路將端子126A的電位設定為使切換元件127成為導通狀態的電位(圖19B的S1，第一步驟)。接著，將電源電壓自低電源電位Vss變為高電源電位Vdd(圖19B的S2，第二步驟)。接著，作為時鐘信號GCK，供應具有比後續供應的通常的時鐘信號GCK長的脈衝寬度的脈衝信號的高電位，然後供應多個時鐘信號GCK(圖19B的S3，第三步驟)。接著，供應起始脈衝信號GSP(圖19B的S4，第四步驟)。
按照上述步驟，可以在不引起驅動電路部121的錯誤操作的情況下，重新開始對驅動電路部121供應驅動信號。藉由按適當的順序使各佈線的電位恢復到動態影像顯示時的電位，可以不發生錯誤操作地進行驅動電路部的驅動。
另外，圖20示意性地顯示出顯示動態影像的期間1601或顯示靜態影像的期間1602中的每框期間的影像信號的寫入頻次。在圖20中，“W”表示影像信號的寫入期間，“H”表示保持影像信號的期間。另外，在圖20中，期間1603表示一個框期間，但也可以表示其他的期間。
如上所述，在本實施例的液晶顯示裝置的結構中，由期間1602表示的靜態影像的影像信號在期間1604被寫入，並且在期間1604寫入的影像信號被保持在期間1602的其他的期間。
本實施例所例示的液晶顯示裝置中，可以降低顯示靜態影像的期間中的影像信號的寫入頻次。其結果是，可以實現顯示靜態影像時的低耗電量化。
另外，當多次重寫同一影像來進行靜態影像的顯示時，當影像的切換能夠被觀察得到時，人的眼睛有可能感到疲勞。由於本實施例的液晶顯示裝置降低了影像信號的寫入頻次，所以具有減少眼睛疲勞的效果。
尤其是，本實施例的液晶顯示裝置藉由將降低了截止電流的電晶體使用於各像素及共同電極的切換元件，可以延長儲存電容器能夠保持電壓的期間(時間)，該電晶體利用邊將包含鹵素元素的物質以氣體狀態引入到膜形成室中邊形成氧化物半導體層，後續進行加熱處理，使氧化物半導體層高度純化的方法製造。其結果是，可以大幅度地降低影像信號的寫入頻次，這對顯示靜態影像時的低耗電量化及眼疲勞的減少有顯著的效果。
注意，本實施例可以與本說明書所示的其他實施例適當地組合。
1．．．第一狀態
2．．．第二狀態
3．．．第三狀態
4．．．第四狀態
5．．．第五狀態
6．．．第六狀態
7．．．第七狀態
8．．．第八狀態
9．．．第九狀態
10．．．第十狀態
100．．．液晶顯示裝置
110．．．影像處理電路
113．．．顯示控制電路
116．．．電源
120．．．顯示面板
121．．．驅動電路部
121A．．．閘極線側驅動電路
121B．．．源極電極線側驅動電路
122．．．像素部
123．．．像素
124．．．閘極線
125．．．源極電極線
126．．．端子部
126A．．．端子
126B．．．端子
127．．．切換元件
128．．．共同電極
130．．．背光燈部
131．．．背光燈控制電路
132．．．背光燈
200．．．基板
202．．．保護層
204．．．半導體區
206．．．元件分離絕緣層
208．．．閘極絕緣層
210．．．閘極電極
211．．．電容器
214．．．電晶體
215．．．液晶元件
216．．．通道形成區
220．．．雜質區
222．．．金屬層
224．．．金屬化合物區
228．．．絕緣層
230．．．絕緣層
242a．．．電極
242b．．．電極
243a．．．絕緣層
243b．．．絕緣層
244．．．氧化物半導體層
246．．．閘極絕緣層
248a．．．閘極電極
248b．．．電極
250．．．絕緣層
252．．．絕緣層
254．．．電極
256．．．佈線
260．．．電晶體
262．．．電晶體
264．．．電容器
500．．．基板
502．．．閘極絕緣層
507．．．絕緣層
508．．．保護絕緣層
511．．．閘極電極
513a．．．氧化物半導體層
513b．．．氧化物半導體層
515a．．．電極
515b．．．電極
550．．．電晶體
600．．．基板
601．．．殼體
602．．．閘極絕緣層
603．．．顯示部
604．．．鍵盤
605．．．殼體
608．．．保護絕緣層
610．．．主體
611．．．閘極電極
612．．．觸屏筆
613．．．顯示部
613a．．．氧化物半導體層
613b．．．氧化物半導體層
614．．．操作按鈕
615．．．外部介面
615a．．．電極
615b．．．電極
620．．．電子書閱讀器
621．．．殼體
623．．．殼體
625．．．顯示部
627．．．顯示部
631．．．電源
633．．．操作鍵
635．．．揚聲器
637．．．軸部
640．．．殼體
641．．．殼體
642．．．顯示面板
643．．．揚聲器
644．．．麥克風
645．．．操作鍵
646．．．指向裝置
647．．．照相用鏡頭
648．．．外部連接端子
649．．．太陽能電池單元
650．．．電晶體
651．．．外部儲存插槽
661．．．主體
663．．．取景器
664．．．操作開關
665．．．顯示部
666．．．電池
667．．．顯示部
670．．．電視裝置
671．．．殼體
673．．．顯示部
675．．．支架
680．．．遙控器
700‧‧‧電晶體
710‧‧‧電晶體
720‧‧‧電容器
750‧‧‧記憶體單元
1401‧‧‧期間
1402‧‧‧期間
1403‧‧‧期間
1404‧‧‧期間
1601‧‧‧期間
1602‧‧‧期間
1603‧‧‧期間
1604‧‧‧期間
在附圖中：
圖1A和圖1B是說明根據實施例的半導體裝置的結構的圖形；
圖2A至圖2D是說明根據實施例的半導體裝置的製造方法的圖形；
圖3A和圖3B是說明根據實施例的半導體裝置的結構的圖形；
圖4A至圖4D是說明根據實施例的半導體裝置的製造方法的圖；
圖5A和圖5B是說明根據實施例的半導體裝置的結構的圖形；
圖6A至圖6D是說明根據實施例的半導體裝置的製造方法的圖形；
圖7A至圖7C是說明根據實施例的半導體裝置的製造方法的圖形；
圖8A至圖8D是說明根據實施例的半導體裝置的製造方法的圖形；
圖9A至圖9C是說明根據實施例的半導體裝置的製造方法的圖形；
圖10A-1、10A-2和圖10B是根據實施例的半導體裝置的電路圖形；
圖11A和圖11B是根據實施例的半導體裝置的電路圖；
圖12A至圖12C是根據實施例的半導體裝置的電路圖；
圖13A至圖13F是用來說明使用根據實施例的半導體裝置的電子裝置的圖形；
圖14是說明根據實施例的反應途徑和各個步驟的狀態的能量的能量圖；
圖15是說明根據實施例的反應途徑和各個步驟的狀態的能量的能量圖；
圖16是說明根據實施例的液晶顯示裝置的各結構的方塊圖；
圖17是說明根據實施例的液晶顯示裝置的驅動電路和像素的結構的圖形；
圖18是說明根據實施例的液晶顯示裝置的操作的時序圖；
圖19A和圖19B是說明根據實施例的液晶顯示裝置的顯示控制電路的操作的時序圖；
圖20是示出根據實施例的顯示動態影像的期間和顯示靜態影像的期間中的每框週期的影像信號的寫入頻次的示意圖。
513b．．．氧化物半導體層

Claims (9)

  1. 一種半導體裝置的製造方法，包括如下步驟：在將包含鹵素元素的物質以氣體狀態引入於其內的膜形成室中形成用於電晶體之通道形成區的氧化物半導體層，其中，在該氧化物半導體層中的載子濃度低於1×1014/cm3。
  2. 一種半導體裝置的製造方法，包括如下步驟：在基板之上形成閘極電極；在該閘極電極之上形成閘極絕緣層；在將包含鹵素元素的物質以氣體狀態引入於其內的膜形成室中形成氧化物半導體層於該閘極絕緣層之上；以及在該氧化物半導體層之上形成源極電極及汲極電極，其中，在該氧化物半導體層中的載子濃度低於1×1014/cm3。
  3. 根據申請專利範圍第2項之半導體裝置的製造方法，還包括如下步驟：與該氧化物半導體層的通道形成區重疊並與該氧化物半導體層的表面相接觸地形成第一絕緣層。
  4. 一種半導體裝置的製造方法，包括如下步驟：在基板之上形成源極電極和汲極電極；在將包含鹵素元素的物質以氣體狀態引入於其內的膜形成室中形成氧化物半導體層於該源極電極和該汲極電極之上； 在該氧化物半導體層之上形成閘極絕緣層；以及在該閘極絕緣層之上形成閘極電極，其中，在該氧化物半導體層中的載子濃度低於1×1014/cm3。
  5. 根據申請專利範圍第1、2、及4項中任一項之半導體裝置的製造方法，還包括如下步驟：對該氧化物半導體層進行熱處理。
  6. 根據申請專利範圍第5項之半導體裝置的製造方法，其中，對該氧化物半導體層以高於或等於250℃且低於或等於700℃的溫度進行加熱，並且其中，在氫或水的含量為低於或等於10ppm的氮、氧或者氮和氧的混合氣體氛圍中對該氧化物半導體層進行加熱。
  7. 根據申請專利範圍第5項之半導體裝置的製造方法，還包括如下步驟：將經加熱的該氧化物半導體層緩冷卻到低於或等於200℃的溫度。
  8. 根據申請專利範圍第1、2、及4項中任一項之半導體裝置的製造方法，其中，包含鹵素元素的該物質包含氟原子。
  9. 根據申請專利範圍第1、2、及4項中任一項之半導體裝置的製造方法，其中，藉由濺射法來形成該氧化物半導體層。
TW100106422A 2010-03-05 2011-02-25 半導體裝置的製造方法 TWI597782B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010049602 2010-03-05

Publications (2)

Publication Number Publication Date
TW201203381A TW201203381A (en) 2012-01-16
TWI597782B true TWI597782B (zh) 2017-09-01

Family

ID=44530521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106422A TWI597782B (zh) 2010-03-05 2011-02-25 半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20110215325A1 (zh)
JP (3) JP5185404B2 (zh)
KR (1) KR20130008037A (zh)
TW (1) TWI597782B (zh)
WO (1) WO2011108382A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9557915B2 (en) 2008-01-04 2017-01-31 Tactus Technology, Inc. Dynamic tactile interface
US9063627B2 (en) 2008-01-04 2015-06-23 Tactus Technology, Inc. User interface and methods
US9720501B2 (en) 2008-01-04 2017-08-01 Tactus Technology, Inc. Dynamic tactile interface
US9760172B2 (en) 2008-01-04 2017-09-12 Tactus Technology, Inc. Dynamic tactile interface
US9274612B2 (en) 2008-01-04 2016-03-01 Tactus Technology, Inc. User interface system
US9588683B2 (en) 2008-01-04 2017-03-07 Tactus Technology, Inc. Dynamic tactile interface
US9430074B2 (en) 2008-01-04 2016-08-30 Tactus Technology, Inc. Dynamic tactile interface
US9588684B2 (en) 2009-01-05 2017-03-07 Tactus Technology, Inc. Tactile interface for a computing device
KR20120031026A (ko) * 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130141344A (ko) 2010-04-19 2013-12-26 택투스 테크놀로지, 아이엔씨. 촉각 인터페이스층의 구동 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20140043697A (ko) 2010-10-20 2014-04-10 택투스 테크놀로지, 아이엔씨. 사용자 인터페이스 시스템 및 방법
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI613824B (zh) * 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9405417B2 (en) 2012-09-24 2016-08-02 Tactus Technology, Inc. Dynamic tactile interface and methods
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015194175A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
JP6613116B2 (ja) 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2016125052A1 (ja) * 2015-02-06 2016-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2017018271A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
KR102367216B1 (ko) * 2015-09-25 2022-02-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN108418575A (zh) * 2018-06-08 2018-08-17 上海科世达-华阳汽车电器有限公司 一种触控压力传感器及触控压力开关
KR102145387B1 (ko) 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463378B (en) * 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
US20080318368A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based this film transistor
WO2009031423A1 (ja) * 2007-09-03 2009-03-12 Konica Minolta Holdings, Inc. 金属酸化物半導体薄膜の製造方法、これを用いた薄膜トランジスタ
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171710A (en) * 1985-08-02 1992-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for photo annealing non-single crystalline semiconductor films
JP2506961B2 (ja) * 1988-07-25 1996-06-12 松下電器産業株式会社 薄膜トランジスタの製造方法
TW237562B (zh) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5124180A (en) * 1991-03-11 1992-06-23 Btu Engineering Corporation Method for the formation of fluorine doped metal oxide films
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP3168655B2 (ja) * 1992-01-07 2001-05-21 富士通株式会社 多結晶シリコン薄膜の製造方法
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US5316697A (en) * 1993-03-24 1994-05-31 Kerr-Mcgee Corporation Conductive, particulate, fluorine-doped zinc oxide
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6071561A (en) * 1997-08-13 2000-06-06 President And Fellows Of Harvard College Chemical vapor deposition of fluorine-doped zinc oxide
US5983667A (en) * 1997-10-31 1999-11-16 Praxair Technology, Inc. Cryogenic system for producing ultra-high purity nitrogen
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6821616B1 (en) * 1998-12-10 2004-11-23 Mitsubishi Materials Corporation Protective thin film for FPDS, method for producing said thin film and FPDS using said thin film
FR2787940B1 (fr) * 1998-12-24 2001-01-26 Air Liquide Methode de remplissage gazeux de lignes de transport de courant electrique a isolation gazeuse et procede de fabrication de lignes integrant une telle methode de remplissage
JP2001326175A (ja) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6940223B2 (en) * 2000-07-10 2005-09-06 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus and method of manufacturing light emitting device
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6955801B2 (en) * 2001-06-29 2005-10-18 Showa Denka K.K. High-purity fluorine gas, production and use thereof, and method for analyzing trace impurities in high-purity fluorine gas
US20030015220A1 (en) * 2001-07-18 2003-01-23 Pennington Michael A. Gas dilution method and apparatus
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003297753A (ja) * 2003-02-14 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法
JP5176274B2 (ja) * 2003-05-19 2013-04-03 住友電気工業株式会社 光ファイバとその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005093813A1 (en) * 2004-03-25 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) * 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
US8197914B2 (en) * 2005-11-21 2012-06-12 Air Products And Chemicals, Inc. Method for depositing zinc oxide at low temperatures and products formed thereby
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4153961B2 (ja) * 2006-04-25 2008-09-24 積水化学工業株式会社 シリコンのエッチング方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4950673B2 (ja) * 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP2115770B1 (en) * 2007-02-05 2018-10-10 Universidade Nova de Lisboa ELECTRONIC SEMICONDUCTOR DEVICE BASED ON COPPER NICKEL AND GALLIUM-TIN-ZINC-COPPER-TITANIUM p AND n-TYPE OXIDES, THEIR APPLICATIONS AND CORRESPONDING MANUFACTURE PROCESS
WO2008105198A1 (ja) * 2007-02-26 2008-09-04 Murata Manufacturing Co., Ltd. 導電膜および導電膜の製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8381587B2 (en) * 2007-05-08 2013-02-26 Ideal Star Inc. Gas sensor, gas measuring system using the gas sensor, and gas detection module for the gas sensor
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008311385A (ja) * 2007-06-14 2008-12-25 Hitachi High-Technologies Corp 基板処理装置
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
GB0803702D0 (en) * 2008-02-28 2008-04-09 Isis Innovation Transparent conducting oxides
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
EP2302981B1 (en) * 2008-06-17 2013-05-15 Hitachi Ltd. Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
US8822263B2 (en) * 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101791812B1 (ko) * 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011043195A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463378B (en) * 1995-06-01 2001-11-11 Semiconductor Energy Lab Method of manufacturing semiconductor device
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
US20080318368A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based this film transistor
WO2009031423A1 (ja) * 2007-09-03 2009-03-12 Konica Minolta Holdings, Inc. 金属酸化物半導体薄膜の製造方法、これを用いた薄膜トランジスタ
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Matsuda et al., "Crystallinity and resistivity of ZnO thin films with indium implantation and postannealing", Journal of Vacuum Science and Technology A 28 (2010) pp. 135-138 (Published online 30 Dec. 2008 ). *
Yoon et al., "Properties of fluorine doped ZnO thin films deposited by magnetron sputtering", Solar Energy Materials & Solar Cell 92 (2008) pp. 1366-1372. *

Also Published As

Publication number Publication date
JP6007278B2 (ja) 2016-10-12
KR20130008037A (ko) 2013-01-21
JP5185404B2 (ja) 2013-04-17
WO2011108382A1 (en) 2011-09-09
TW201203381A (en) 2012-01-16
JP2011205078A (ja) 2011-10-13
JP2013123064A (ja) 2013-06-20
JP5730337B2 (ja) 2015-06-10
US20110215325A1 (en) 2011-09-08
JP2015156504A (ja) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI597782B (zh) 半導體裝置的製造方法
TWI557805B (zh) 半導體裝置及半導體裝置的製造方法
JP6678637B2 (ja) 半導体装置の作製方法
US10593786B2 (en) Manufacturing method of the semiconductor device
TWI529812B (zh) 半導體裝置之製造方法
KR20120090014A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees