JP3168655B2 - 多結晶シリコン薄膜の製造方法 - Google Patents
多結晶シリコン薄膜の製造方法Info
- Publication number
- JP3168655B2 JP3168655B2 JP00055092A JP55092A JP3168655B2 JP 3168655 B2 JP3168655 B2 JP 3168655B2 JP 00055092 A JP00055092 A JP 00055092A JP 55092 A JP55092 A JP 55092A JP 3168655 B2 JP3168655 B2 JP 3168655B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- thin film
- processed
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶ディスプレイ（略称
LCD)に使用する多結晶シリコン( 以下ポリSi)薄膜の製
造方法に関する。
LCD)に使用する多結晶シリコン( 以下ポリSi)薄膜の製
造方法に関する。
【０００２】液晶ディスプレイは透明電極をパターン形
成してあるガラスなどの透明基板の間に液晶を挟んで構
成されているものであり、表示電極の駆動方式として単
純マトリックス方式をとのものと、透明基板上にマトリ
ックス状に素子形成してある多数の薄膜トランジスタ
（略称TFT)により駆動するアクティブマトリックス方式
をとるものがあり、それぞれ大面積表示用LCD の実用化
が進められている。
成してあるガラスなどの透明基板の間に液晶を挟んで構
成されているものであり、表示電極の駆動方式として単
純マトリックス方式をとのものと、透明基板上にマトリ
ックス状に素子形成してある多数の薄膜トランジスタ
（略称TFT)により駆動するアクティブマトリックス方式
をとるものがあり、それぞれ大面積表示用LCD の実用化
が進められている。
【０００３】本発明はアクティブマトリックス方式をと
るLCD において、ガラス基板上へのポリSi薄膜の製造方
法に関するものである。
るLCD において、ガラス基板上へのポリSi薄膜の製造方
法に関するものである。
【０００４】
【従来の技術】現在、LCD 用の基板としてはプラズマ気
相成長法( 略称PCVD) 法によりガラス基板の上にアモル
ファス（非晶質) Si薄膜を作り、これを用いてマトリッ
クス上に多数のTFT を形成している。
相成長法( 略称PCVD) 法によりガラス基板の上にアモル
ファス（非晶質) Si薄膜を作り、これを用いてマトリッ
クス上に多数のTFT を形成している。
【０００５】然し、アモルファスSi薄膜の代わりにポリ
Si薄膜を使用すれば、基板の周辺に設けるシフトレジス
タなどのTFT 駆動部も同一基板上に形成できることか
ら、LCD の小形化と薄型化が可能になる。
Si薄膜を使用すれば、基板の周辺に設けるシフトレジス
タなどのTFT 駆動部も同一基板上に形成できることか
ら、LCD の小形化と薄型化が可能になる。
【０００６】然し、ポリSi薄膜をCVD 法を用いて形成す
るには高温での処理が必要である。すなわち、シラン(S
iH4)あるいはジシラン(Si2H6) を反応ガスとして低圧気
相成長法( 略称LPCVD)により被処理基板上にポリSi膜を
形成するには基板温度を900 〜1000℃に保持する必要が
あり、そのため被処理基板としては石英基板を使用する
必要があり、高価になっている。
るには高温での処理が必要である。すなわち、シラン(S
iH4)あるいはジシラン(Si2H6) を反応ガスとして低圧気
相成長法( 略称LPCVD)により被処理基板上にポリSi膜を
形成するには基板温度を900 〜1000℃に保持する必要が
あり、そのため被処理基板としては石英基板を使用する
必要があり、高価になっている。
【０００７】そこで、コスト低減のためには石英に代わ
ってガラスの使用が必要であり、そのためポリSi膜を低
温で形成する方法が研究されている。例えば、弗化シリ
コン(SiF4)を反応ガスに使用して400 ℃程度の温度でPC
VDを行う方法や、アモルファスSi薄膜にレーザ照射を行
ってアニール( 焼鈍) し、結晶化する方法などがある。
ってガラスの使用が必要であり、そのためポリSi膜を低
温で形成する方法が研究されている。例えば、弗化シリ
コン(SiF4)を反応ガスに使用して400 ℃程度の温度でPC
VDを行う方法や、アモルファスSi薄膜にレーザ照射を行
ってアニール( 焼鈍) し、結晶化する方法などがある。
【０００８】然し、これらの方法は結晶性,再現性, 生
産性( スループット) などの点で何れも不充分である。
産性( スループット) などの点で何れも不充分である。
【０００９】
【発明が解決しようとする課題】LCD の小形化や薄型化
のためにはTFT の駆動部まで同一基板上に形成が可能な
ポリSi膜の使用が望ましく、そのためには石英基板を使
用する必要があり、材料費低減の目的には沿わない。
のためにはTFT の駆動部まで同一基板上に形成が可能な
ポリSi膜の使用が望ましく、そのためには石英基板を使
用する必要があり、材料費低減の目的には沿わない。
【００１０】そこで、ポリSi膜の低温での形成方法を実
用化してガラス基板を使用できるようにすることが課題
である。
用化してガラス基板を使用できるようにすることが課題
である。
【００１１】
【課題を解決するための手段】上記の課題はガラス基板
を被処理基板とし、この被処理基板を真空装置内に設置
し、シリコン基板をターゲットとし、このターゲットに
直流電圧をバイアスした高周波電力を加えてバイアス電
圧が成膜速度を支配する条件でスパッタを行うに際し、
この被処理基板を３５０℃を越えない温度に保持してこ
の被処理基板上にアモルファスシリコン膜を形成した
後、このアモルファスシリコン膜にエネルギー線を照射
し、引き続いてこの被処理基板上にシリコンをスパッタ
してポリシリコン膜を形成することにより解決すること
ができる。
を被処理基板とし、この被処理基板を真空装置内に設置
し、シリコン基板をターゲットとし、このターゲットに
直流電圧をバイアスした高周波電力を加えてバイアス電
圧が成膜速度を支配する条件でスパッタを行うに際し、
この被処理基板を３５０℃を越えない温度に保持してこ
の被処理基板上にアモルファスシリコン膜を形成した
後、このアモルファスシリコン膜にエネルギー線を照射
し、引き続いてこの被処理基板上にシリコンをスパッタ
してポリシリコン膜を形成することにより解決すること
ができる。
【００１２】
【作用】本発明はガラス基板上にスパッタ法により多結
晶Si薄膜を形成する方法としてアモルファスのSi薄膜を
薄く形成した後、この上に電子線かレーザビームを照射
して照射部を結晶化せしめ、引き続いてSiをスパッタす
ることにより、先に生じた微結晶を核とすることにより
比較的低温でポリSi膜を形成するものである。
晶Si薄膜を形成する方法としてアモルファスのSi薄膜を
薄く形成した後、この上に電子線かレーザビームを照射
して照射部を結晶化せしめ、引き続いてSiをスパッタす
ることにより、先に生じた微結晶を核とすることにより
比較的低温でポリSi膜を形成するものである。
【００１３】なお、本発明においては、スパッタ法を改
良して高周波電源による自己バイアスを低く抑え、直流
バイアスを効き易くしている。図１は本発明を実施する
スパッタ装置における反応室と電源との関係を示してい
る。
良して高周波電源による自己バイアスを低く抑え、直流
バイアスを効き易くしている。図１は本発明を実施する
スパッタ装置における反応室と電源との関係を示してい
る。
【００１４】すなわち、Si基板をターゲット１として直
流電源２の負極に回路接続すると共に、直流電源２の正
極側に接続してあり、ヒータ３を内蔵する対極４の上に
被処理基板５を設置する。
流電源２の負極に回路接続すると共に、直流電源２の正
極側に接続してあり、ヒータ３を内蔵する対極４の上に
被処理基板５を設置する。
【００１５】また、被処理基板５とターゲット１との空
間を囲ってアルゴン(Ar)ガスの吹き出し口を備えたリン
グ状のガス供給管６がある。次に、排気口７の先には図
示を省略した二段のターボポンプがあり、反応室内を１
×10-7 torr 以下にまで排気可能に構成さている。
間を囲ってアルゴン(Ar)ガスの吹き出し口を備えたリン
グ状のガス供給管６がある。次に、排気口７の先には図
示を省略した二段のターボポンプがあり、反応室内を１
×10-7 torr 以下にまで排気可能に構成さている。
【００１６】また、ターゲット１は高周波電源８に接続
されていてターゲット１に高周波電界が加わるように構
成さている。かゝる構成をとるスパッタ装置において、
従来は高周波電源８の周波数として13.56 ＭHzが使用さ
れているが、この周波数では自己バイアス値が大きく、
直流電源２を用いて行うスパッタ膜成長速度の制御が充
分でない。
されていてターゲット１に高周波電界が加わるように構
成さている。かゝる構成をとるスパッタ装置において、
従来は高周波電源８の周波数として13.56 ＭHzが使用さ
れているが、この周波数では自己バイアス値が大きく、
直流電源２を用いて行うスパッタ膜成長速度の制御が充
分でない。
【００１７】そこで、本発明においては高周波電源８の
周波数を100 ＭHzに上げて自己バイアス値を少なく押え
ている。なお、350 ℃以上の処理温度では成膜時に多結
晶Si膜を形成することは可能であるが、本発明において
は被処理基板の加熱温度を低く抑えるために、被処理基
板上に先ず、200 Å以下の厚さにアモルファスSi膜を形
成した後、電子線照射またはレーザビームの照射を行っ
て結晶化させ、次に、再びSiのスパッタを行って結晶核
を中心としてポリSi膜を形成しているが、このような操
作はインライン方式をとり、真空を破らずに連続的に処
理することが好ましい。図２は発明者等がアクティブマ
トリックス型LCD 用基板を製造するのに使用しているロ
ードロックを備えたインライン構造を示すので、図示を
省略してあるが、各部屋はロードロックにより区画され
ていると共に排気系を備えて高真空排気が可能に構成さ
れている。
周波数を100 ＭHzに上げて自己バイアス値を少なく押え
ている。なお、350 ℃以上の処理温度では成膜時に多結
晶Si膜を形成することは可能であるが、本発明において
は被処理基板の加熱温度を低く抑えるために、被処理基
板上に先ず、200 Å以下の厚さにアモルファスSi膜を形
成した後、電子線照射またはレーザビームの照射を行っ
て結晶化させ、次に、再びSiのスパッタを行って結晶核
を中心としてポリSi膜を形成しているが、このような操
作はインライン方式をとり、真空を破らずに連続的に処
理することが好ましい。図２は発明者等がアクティブマ
トリックス型LCD 用基板を製造するのに使用しているロ
ードロックを備えたインライン構造を示すので、図示を
省略してあるが、各部屋はロードロックにより区画され
ていると共に排気系を備えて高真空排気が可能に構成さ
れている。
【００１８】こゝで、処理方法としては、準備室10にガ
ラス基板を搬入し、アモルファスSi成膜室11においてガ
ラス基板上にSiターゲットよりSiをスパッタしてアモル
ファスSiを形成したのち、このガラス基板をエネルギー
照射室12に搬送し、例えば電子線の照射を行って結晶核
を作る。
ラス基板を搬入し、アモルファスSi成膜室11においてガ
ラス基板上にSiターゲットよりSiをスパッタしてアモル
ファスSiを形成したのち、このガラス基板をエネルギー
照射室12に搬送し、例えば電子線の照射を行って結晶核
を作る。
【００１９】次に、このガラス基板をポリSi成膜室13に
搬送してSiのスパッタを行ってガラス基板上にポリSi膜
を形成し、次にこの基板を絶縁膜成膜室14に搬送し、例
えば二酸化硅素（SiO2) のスパッタを行って、絶縁膜を
形成し、次に、基板を金属膜成膜室15に転送して真空蒸
着を行い、例えばアルミニウム（Al) を膜形成する。
搬送してSiのスパッタを行ってガラス基板上にポリSi膜
を形成し、次にこの基板を絶縁膜成膜室14に搬送し、例
えば二酸化硅素（SiO2) のスパッタを行って、絶縁膜を
形成し、次に、基板を金属膜成膜室15に転送して真空蒸
着を行い、例えばアルミニウム（Al) を膜形成する。
【００２０】そして、搬送室16より取り出した後、写真
蝕刻技術( フォトリソグラフィ) を用いてパターン形成
することにより多数のトランジスタと周辺回路を一括し
て製造することができる。
蝕刻技術( フォトリソグラフィ) を用いてパターン形成
することにより多数のトランジスタと周辺回路を一括し
て製造することができる。
【００２１】なお、アモルファスSi膜の結晶化をレーザ
ビームを照射して行う場合は外部より照射を行うために
石英窓をエネルギー照射室に設けることが必要となる。
ビームを照射して行う場合は外部より照射を行うために
石英窓をエネルギー照射室に設けることが必要となる。
【００２２】
【実施例】実施例１：図１の装置を用い、硬質ガラス基
板上にポリSi膜を形成した。
板上にポリSi膜を形成した。
【００２３】先ず、二段のターボポンプによりスパッタ
室を１×10-7 torr 以下の真空度まで排気した後、純化
器を用いて水分を１ppm 以下に抑えたアルゴン(Ar)ガス
をガス供給管から導入してスパッタを行い、ガラス基板
上に厚さが50ÅのアモルファスSi膜を形成した。
室を１×10-7 torr 以下の真空度まで排気した後、純化
器を用いて水分を１ppm 以下に抑えたアルゴン(Ar)ガス
をガス供給管から導入してスパッタを行い、ガラス基板
上に厚さが50ÅのアモルファスSi膜を形成した。
【００２４】次に、この基板を電子ビーム露光装置にセ
ットして全面に電子ビームの走査を行った後、取り出
し、再び、スパッタ装置にセットしてSiのスパッタを行
い、ポリSi膜の成膜を行った。
ットして全面に電子ビームの走査を行った後、取り出
し、再び、スパッタ装置にセットしてSiのスパッタを行
い、ポリSi膜の成膜を行った。
【００２５】こゝで、図３は周波数が100 ＭHzの高周波
出力を100 Ｗ、また直流バイアスを200 Ｖに固定して基
板温度（ＴS ）を300 〜450 ℃に変えて成膜を行った際
のＸ線回折強度と成膜速度の関係を示すもので、基板温
度が350 ℃以下では結晶化が生ぜず、アモルファスのま
ゝであるが、これ以上の温度では基板温度の上昇と共に
結晶化は進行する。
出力を100 Ｗ、また直流バイアスを200 Ｖに固定して基
板温度（ＴS ）を300 〜450 ℃に変えて成膜を行った際
のＸ線回折強度と成膜速度の関係を示すもので、基板温
度が350 ℃以下では結晶化が生ぜず、アモルファスのま
ゝであるが、これ以上の温度では基板温度の上昇と共に
結晶化は進行する。
【００２６】また、この直線の傾斜から結晶化のための
活性化エネルギー( ΔＥ）は1.89 eＶであることが判
る。なお、Ｘ線回折強度は(111) 面と(220) 面と(311)
面からの回折ピークの和の相対値をとって比較してあ
る。
活性化エネルギー( ΔＥ）は1.89 eＶであることが判
る。なお、Ｘ線回折強度は(111) 面と(220) 面と(311)
面からの回折ピークの和の相対値をとって比較してあ
る。
【００２７】一方、成膜速度は×印で示すように基板温
度には依存していない。次に、本発明の特徴は半絶縁性
のターゲットにも拘らず、100 ＭHzの高周波電力の使用
によって自己バイアスをでき得るだけ押え、直流バイア
スにより成膜速度を制御する点にある。
度には依存していない。次に、本発明の特徴は半絶縁性
のターゲットにも拘らず、100 ＭHzの高周波電力の使用
によって自己バイアスをでき得るだけ押え、直流バイア
スにより成膜速度を制御する点にある。
【００２８】すなわち、図４は高周波電力を200 Ｗに固
定しバイアス電圧を変えた場合の成膜速度を、また図５
はバイアス電圧を200 Ｖに固定して高周波電力を変えた
場合の成膜速度の変化を示しており、バイアス電圧を変
えることにより成膜速度を大幅に制御できることが判
る。 実施例２：図２に示すインライン構造を用いてLCD 基板
を製造した。
定しバイアス電圧を変えた場合の成膜速度を、また図５
はバイアス電圧を200 Ｖに固定して高周波電力を変えた
場合の成膜速度の変化を示しており、バイアス電圧を変
えることにより成膜速度を大幅に制御できることが判
る。 実施例２：図２に示すインライン構造を用いてLCD 基板
を製造した。
【００２９】まず、排気系を動作させ、何れの部屋も１
×10-7 torr 以下の真空度まで排気し、準備室より順次
に硬質ガラス基板を搬送して成膜処理を行った。すなわ
ち、アモルファス成膜室でガラス基板上に約250 Åの厚
さにアモルファスSi膜を形成した後、エネルギー照射室
において約３Ｗ／cm2 の電力で電子線を照射して結晶核
を形成させた。
×10-7 torr 以下の真空度まで排気し、準備室より順次
に硬質ガラス基板を搬送して成膜処理を行った。すなわ
ち、アモルファス成膜室でガラス基板上に約250 Åの厚
さにアモルファスSi膜を形成した後、エネルギー照射室
において約３Ｗ／cm2 の電力で電子線を照射して結晶核
を形成させた。
【００３０】次に、この基板をポリSi成膜室に搬送し、
基板温度を450 ℃に保ってスパッタを行い、500Åの厚
さにポリSi膜を形成した。次に、この基板を絶縁膜成膜
室に搬送し、ポリSi膜の上にスパッタ法により厚さが10
00ÅのSiO2層を形成し、次に、この基板を金属成膜室に
搬送してAlの真空蒸着を行い、約5000Åの厚さのAl膜を
形成した後、搬出室に搬送した。
基板温度を450 ℃に保ってスパッタを行い、500Åの厚
さにポリSi膜を形成した。次に、この基板を絶縁膜成膜
室に搬送し、ポリSi膜の上にスパッタ法により厚さが10
00ÅのSiO2層を形成し、次に、この基板を金属成膜室に
搬送してAlの真空蒸着を行い、約5000Åの厚さのAl膜を
形成した後、搬出室に搬送した。
【００３１】そして、かゝる基板を搬出室より取り出し
て後、写真蝕刻技術を用いて選択エッチングを行い、ガ
ラス基板上に一括してトランジスタと周辺回路を形成し
た。
て後、写真蝕刻技術を用いて選択エッチングを行い、ガ
ラス基板上に一括してトランジスタと周辺回路を形成し
た。
【００３２】
【発明の効果】本発明の実施によりガラス基板上にポリ
Si膜を形成することができ、これにより、コストの低減
ができると共にLCD の小形化と薄膜化が可能になる。
Si膜を形成することができ、これにより、コストの低減
ができると共にLCD の小形化と薄膜化が可能になる。
【図１】本発明の実施に使用するスパッタ装置の構成を
示す断面図である。
示す断面図である。
【図２】本発明を実施するインライン構造の説明図であ
る。
る。
【図３】基板温度とＸ線回折強度との関係図である。
【図４】バイアス電圧とSi膜成長速度との関係図であ
る。
る。
【図５】高周波電力とSi膜成長速度との関係図である。
１ ターゲット ２ 直流電源 ３ ヒータ ５ 被処理基板 ８ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−3326（ＪＰ，Ａ) 特開 昭57−96518（ＪＰ，Ａ) 特開 昭62−287071（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (5)
- 【請求項１】 ガラス基板を被処理基板とし、該被処
理基板を真空装置内に設置し、シリコン基板をターゲッ
トとし、該ターゲットに直流電圧をバイアスした高周波
電力を加えて該バイアス電圧が成膜速度を支配する条件
でスパッタを行うに際し、該被処理基板を３５０℃を越
えない温度に保持して該被処理基板上にアモルファスシ
リコン膜を形成した後、該アモルファスシリコン膜にエ
ネルギー線を照射し、引き続いて該被処理基板上にシリ
コンをスパッタして結晶化したシリコン膜を形成するこ
とを特徴とする多結晶シリコン薄膜の製造方法。 - 【請求項２】 前記被処理基板上へのアモルファスシ
リコン膜の形成、エネルギー線の照射および結晶化シリ
コン膜の形成がインライン処理で行うことを特徴とする
請求項１記載の多結晶シリコン薄膜の製造方法。 - 【請求項３】 前記高周波電力の周波数が１００ＭＨ
ｚであり、直流バイアスが１００〜４００Ｖであること
を特徴とする請求項１記載の多結晶シリコン薄膜の製造
方法。 - 【請求項４】 前記スパッタにより結晶化したシリコ
ン膜を形成する工程における被処理基板の温度が３５０
℃以上であることを特徴とする請求項１記載の多結晶シ
リコン薄膜の製造方法。 - 【請求項５】 前記エネルギー線が電子線またはレー
ザビームであることを特徴とする請求項１記載の多結晶
シリコン薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00055092A JP3168655B2 (ja) | 1992-01-07 | 1992-01-07 | 多結晶シリコン薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00055092A JP3168655B2 (ja) | 1992-01-07 | 1992-01-07 | 多結晶シリコン薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182908A JPH05182908A (ja) | 1993-07-23 |
| JP3168655B2 true JP3168655B2 (ja) | 2001-05-21 |
Family
ID=11476834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00055092A Expired - Lifetime JP3168655B2 (ja) | 1992-01-07 | 1992-01-07 | 多結晶シリコン薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168655B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130008037A (ko) * | 2010-03-05 | 2013-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하는 방법 |
-
1992
- 1992-01-07 JP JP00055092A patent/JP3168655B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05182908A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288684A (en) | Photochemical vapor phase reaction apparatus and method of causing a photochemical vapor phase reaction | |
| KR100386202B1 (ko) | 반도체 장치 제조 방법 | |
| KR100734393B1 (ko) | 실리콘 박막의 원자층 증착 방법 | |
| JP2000353666A (ja) | 半導体薄膜およびその製造方法 | |
| JP2002100578A (ja) | 薄膜形成装置 | |
| JP3027968B2 (ja) | 成膜装置 | |
| JPH09156916A (ja) | 多結晶珪素作製装置およびその動作方法 | |
| JPH05136062A (ja) | 多結晶シリコン薄膜およびその低温形成法 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP3168655B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH05326429A (ja) | レーザー処理方法およびレーザー処理装置 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JPH0692280B2 (ja) | 結晶薄膜の製造方法 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JPH05182919A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPS603148A (ja) | 単結晶シリコン半導体装置用基板およびその製造方法 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JP3024543B2 (ja) | 結晶性シリコン膜及びその製造方法 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH10135136A (ja) | 結晶性半導体作製方法 | |
| JPH11145062A (ja) | 結晶性シリコン前段膜及びその形成方法並びに結晶性シリコン膜及びその形成方法 | |
| JPH06216044A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |