TWI595483B - 利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元 - Google Patents

利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元 Download PDF

Info

Publication number
TWI595483B
TWI595483B TW104122122A TW104122122A TWI595483B TW I595483 B TWI595483 B TW I595483B TW 104122122 A TW104122122 A TW 104122122A TW 104122122 A TW104122122 A TW 104122122A TW I595483 B TWI595483 B TW I595483B
Authority
TW
Taiwan
Prior art keywords
voltage
electrode
mos transistor
gate
selector device
Prior art date
Application number
TW104122122A
Other languages
English (en)
Other versions
TW201610991A (zh
Inventor
黑古 納拉瑞恩
周承賢
哈瑞 玉 吉
Original Assignee
橫杆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 橫杆股份有限公司 filed Critical 橫杆股份有限公司
Priority to US15/066,504 priority Critical patent/US9685483B2/en
Publication of TW201610991A publication Critical patent/TW201610991A/zh
Application granted granted Critical
Publication of TWI595483B publication Critical patent/TWI595483B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Description

利用揮發性切換兩端點裝置和MOS電晶體之非揮發性記憶體單元 相關申請案之參照
本專利申請案針對美國臨時專利申請案序號62/022,594(標題為“Non-Volatile Memory Cell Utilizing Volatile Switching Two-Terminal Device and a MOS Transistor”及申請日2014年7月09日)主張優先權之優勢，其揭露以整體性及用於所有目的而在此參照併入。美國非臨時專利申請案序號14/588,185(標題為“Selector Device for Two-Terminal Memory”及申請日為2014年12月31日)、美國非臨時申請案序號11/875,541(申請日為2007年10月19日)及申請案序號12/575,921(申請日為2009年10月8日)之各個以本身個別的整體性及用於所有目的而在此參照併入。
本發明揭露一般係關於非揮發性記憶體，並且如同其中一個說明的例子，利用揮發性電阻式切換裝置及金氧半電晶體之非揮發性記憶體單元。
本發明揭露之發明者已經提出兩端點記憶 體裝置之模型，該發明者預期該裝置可實施做為各種記憶體單元技術之替代方案，諸如使用做為數位資訊之電子式儲存之金屬氧化物半導體(MOS，以下簡稱金氧半)類型記憶體單元。發明者相信，使用諸如在其它裝置中之電阻式切換記憶體裝置的兩端點憶體之記憶體單元之模型可提供超過單純非揮發性快閃金氧半類型電晶體之某些潛在的優點，包含例如，較小的晶粒尺寸、較高的記憶體密度、較快速的切換(例如，從相對傳導狀態至相對非傳導狀態，或者反過來)、良好的資料可靠度、低的製造成本、積體電路代工廠相容的製程及其它優點。
下文呈現本說明書之簡單的概述以提供本說明書之某些態樣之基本的瞭解。本概述並非本說明書之延伸性的概觀。本概述並非意在定義本說明書之重點或關鍵元件，也不是在描繪本說明書之任何特定實施例之範疇或該申請專利範圍之任何範疇。本概述之目的在於呈現本說明書以簡化的形式之某些概念，而作為呈現在本發明揭露中之較詳細的說明之序言。
在此所揭露之各種實施例提供一種方法，用於操作包括電容器結構、選擇器裝置及金氧半電晶體之記憶體電路，其中，該電容器包括第一端點及第二端點，該選擇器裝置包括連接至該第二端點之第一電極及連接至 該金氧半電晶體之閘極之第二電極，而該金氧半電晶體亦包含源極及汲極。該方法可以包括施加低於預定電壓之在第一正電壓範圍內之第一正電壓至該電容器結構之該第一端點，其中，該選擇器裝置是在該第一正電壓範圍內之高電阻狀態下。該方法亦可以包括施加高於該預定電壓之在第二正電壓範圍內之第二正電壓至該電容器結構之該第一端點，其中，該選擇器裝置是在低電阻狀態下，且第一電荷累積在該金氧半電晶體之該閘極上以回應所施加的於該第二正電壓範圍內之該第二正電壓。該方法亦可以包括從該電容器之該第一端點移除該第二正電壓，以及保持該第一電荷的一部分於該金氧半電晶體之該閘極上。在實施例中，施加該第一電壓包括施加第四電壓至該電容器結構的該第一端子，其中，該第四電壓是在大約零伏特至小於大約3伏特的範圍內，而施加該第二電壓包括施加第五電壓至該電容器結構的該第一端子，其中，該第五電壓是在大於大約3伏特至大約4伏特的範圍內。
在另一個實施例中，記憶體裝置可以包括包括第一端點及第二端點之電容器結構，其中，該第一端點經配置成為該記憶體裝置之第一端點及經配置以接收複數個輸入電壓。該記憶體裝置亦可以包括選擇器裝置，該選擇器裝置包括第二電極及連接至該電容器之該第二端點之第一電極，其中，當施加高於負閥值電壓及低於正閥值電壓之第一電壓橫跨在該第一電極及該第二電極時，該選擇器裝置是在高電阻狀態，並且當施加低於該負閥值電壓或高於該正閥值電壓之第二電壓橫跨在該第一電極及該第二電極時，該選擇器裝置是在低電阻狀態。該記憶體裝置亦可以包括連接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括連接至該選擇器裝置之該第二電極之閘極、經配置成為該記憶體裝置之第二端點之源極、以及 經配置成為該記憶體裝置之第三端點之汲極，其中，該金氧半電晶體經配置以在高傳導狀態及低傳導狀態之間做切換，以回應該金氧半電晶體之該閘極上的電荷量大小滿足相對於預定電荷閥值之條件。在實施例中，該選擇器裝置之該高電阻狀態相較於該選擇器裝置之該低電阻狀態之比值是在大約1×109：1至大約1×1011：1之範圍內。在實施例中，該正閥值電壓是在大約0.5伏特至大約1.7伏特之範圍內，該第二電壓大於該正閥值電壓或小於負閥值電壓，而該負閥值電壓是在大約-0.3伏特至大約-1.7伏特之範圍內。在實施例中，該第二電壓是施加橫跨該選擇器裝置之該第一電極及該第二電極以回應施加至該記憶體裝置之該第一端點之電壓，而該電壓是在大約3.5伏特至大約4.5伏特之範圍內。
在另一個其它實施例中，電路可以包括經配置以提供程式化電壓、抹除電壓及讀取電壓之電壓源，及包括第二端點及連接至該電壓源之第一端點之電容器結構。該電路亦可以包括選擇器裝置，該選擇器裝置包括第二電極及連接至該電容器之該第二端點的第一電極，其中，該選擇器裝置經配置以位在低電阻狀態以回應於施加至該電容器結構之該第一端點之該程式化電壓及抹除電壓，及當施加該讀取電壓為至該電容器結構之該第一端點時，該選擇器裝置經配置以位在高電阻狀態。該電路亦可以包括連接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括源極、閘極及汲極，其中，該閘極經由配置以累積第一電荷以回應於施加至電容器結構之該第一端點之該程式化電壓，及其中，該閘極經配置以累積第二電荷以回應於施加至該電容器結構之該第一端點之該抹除電壓，及其中，該閘極經配置以維持該第一電荷或該第二電荷之累積以回應於施加至該電容器結構之該第一端點之該讀取電壓，其中，當該閘極維持該第一電荷之累積時，在該源極及該汲極之間之通道是位在低電阻狀態。在實施例中，該選擇器裝置之該高電阻狀態相較於該選擇器裝置之該低電阻狀態之比值是在大約1×109：1至大約1×1011：1之範圍內。在實施例中，該第一正電壓是在大約3伏特至大約5伏特之範圍內。在實施例中，該高電阻狀態之電阻是大於1G Ω。
依據本發明之其中一項態樣，本發明揭露一種方法，用於操作包括電容器結構、選擇器裝置及金氧 半電晶體之記憶體電路，其中，該電容器結構包括第一端點及第二端點、該選擇器裝置包括連接至該第二端點之第一電極及連接至該金氧半電晶體之閘極之第二電極，其中，該選擇器裝置係關聯於較高閥值電壓及較低閥值電壓，並且該金氧半導體電晶體亦包含源極及汲極。一種技術包含施加大於該較低閥值電壓及小於該較高閥值電壓之第一電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置是位在高電阻狀態以回應於該第一電壓且第一電荷是維持在該金氧半電晶體之該閘極上，及施加大於該較高閥值電壓之第二電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入低電阻狀態以回應於該第二電壓且第二電荷累積在該金氧半電晶體之該閘極上。一種步驟可以包含施加大於該較低閥值電壓及小於該較高閥值電壓之第三電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入該高電阻狀態以回應於該第三電壓且該第二電荷之至少一部分是維持在該金氧半電晶體之該閘極上，其中，該第二電荷之該部分多於該第一電荷。
依據本發明之另一個態樣，本發明揭露一種記憶體裝置。一個裝置可以包含包括第一端點及第二端點之電容器結構，其中，該第一端點經配置成為該記憶體之第一端點及經配置以接收複數個輸入電壓。一種裝置可以包含包括第一電極及第二電極之選擇器裝置，其中，該第一電極耦接至該電容器之該第二端點，其中，當施加第一電壓橫跨該第一電極及該第二電極時，該選擇器裝置具 有高電阻狀態之特徵，其中，該第一電壓大於負閥值電壓及小於正閥值電壓，並且其中，當施加第二電壓橫跨該第一電極及該第二電極時，該選擇器裝置具有低電阻狀態之特徵，其中，該第二電壓大於該正閥值電壓，以及該裝置可以包含耦接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括源極、汲極、及耦接至該選擇器裝置之該第二電極之閘極，其中，該金氧半電晶體具有高傳導狀態或低傳導狀態之特徵以回應儲存在該閘極上之電荷大小。
依據本發明之又另一個態樣，本發明揭露一種電路。一種電路包含經配置以提供程式化電壓、抹除電壓及讀取電壓之電壓來源、及耦接至該電壓來源之電容器結構，其中，該電容器結構包括第二端點及耦接至該電壓來源之第一端點。一種電路可以包含耦接至該電容器結構之選擇器裝置，其中，該選擇器裝置包括第二電極及耦接至該電容器之該第二端點之第一電極，其中，該選擇器裝置經配置以位在低電阻狀態以回應施加至該電容器結構之該第一端點之第一電壓，其中，該第一電壓包括該程式化電壓及該抹除電壓，並且其中，該選擇器裝置經配置以位在高電阻狀態以回應施加至該電容器結構之該第一端點之該讀取電壓。一種電路可以包含連接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括源極、汲極、在該源極及汲極之間的通道、以及耦接至該選擇器裝置之該第二電極之閘極，其中，該閘極經配置以累積第一電荷 以回應施加至電容器結構之該第一端點之該程式化電壓、其中，該閘極經配置以累積第二電荷以回應施加至該電容器結構之該第一端點之該抹除電壓，及其中，該閘極經配置以維持累積在該閘極上之電荷累積以回應施加至該電容器結構之該第一端點之該讀取電壓，其中，當該閘極維持該第一電荷之累積時，在該源極及該汲極之間之該通道是在傳導狀態，並且其中，當該閘極維持該第二電荷之累積時，在該源極及汲極之間之該通道是位在非傳導狀態，其中該第一電荷多於該第二電荷。
下文描述及圖式提出本說明書之特定說明的態樣。然而，這些態樣僅象徵其中本說明書之原理可以使用之各種方式的其中一部分。當結合該圖式而做考量時，本說明書之其它優點及新穎的特徵從下列本說明書之詳細的說明將變得顯而易見。
100‧‧‧非揮發性記憶體單元
102‧‧‧第一端點
104‧‧‧第二端點
106‧‧‧選擇器裝置
108‧‧‧閘極
110‧‧‧源極
112‧‧‧汲極
114‧‧‧閘極
116‧‧‧源極
118‧‧‧汲極
200‧‧‧非揮發性記憶體裝置
202‧‧‧第一端點
204‧‧‧第二端點
206‧‧‧選擇器裝置
208‧‧‧閘極
210‧‧‧源極
212‧‧‧汲極
214‧‧‧閘極
216‧‧‧源極
218‧‧‧汲極
220‧‧‧電壓源
300‧‧‧曲線圖
302‧‧‧I-V響應
304‧‧‧負電壓
306‧‧‧負電壓
308‧‧‧正電壓
310‧‧‧正電壓
400‧‧‧圖式
402‧‧‧粗體線(電壓)
404‧‧‧實體線(電壓)
406‧‧‧虛線(電壓)
408‧‧‧時間週期
410‧‧‧時間週期
412‧‧‧時間週期
414‧‧‧時間週期
416‧‧‧I-V曲線圖
418‧‧‧I-V曲線圖
420‧‧‧I-V曲線圖
422‧‧‧I-V曲線圖
500‧‧‧圖式
502‧‧‧粗體線(電壓)
504‧‧‧實體線(電壓)
506‧‧‧虛線(電壓)
508‧‧‧時間週期
510‧‧‧時間週期
512‧‧‧時間週期(階段)
514‧‧‧時間週期
516‧‧‧時間週期
518‧‧‧I-V曲線圖
520‧‧‧I-V曲線圖
522‧‧‧I-V曲線圖
524‧‧‧I-V曲線圖
600‧‧‧記憶體單元
604‧‧‧正電荷
610‧‧‧記憶體單元
614‧‧‧負電荷
700‧‧‧圖式(十字交錯陣列)
702‧‧‧記憶體單元
704‧‧‧記憶體單元
706‧‧‧記憶體單元
708‧‧‧記憶體單元
710‧‧‧字元線
711‧‧‧字元線
712‧‧‧位元線
713‧‧‧位元線
714‧‧‧位元線
715‧‧‧位元線
716‧‧‧讀取致能線
800‧‧‧記憶體單元陣列
802‧‧‧感測裝置
804‧‧‧感測裝置
812‧‧‧位元線
813‧‧‧位元線
814‧‧‧位元線
815‧‧‧位元線
816‧‧‧讀取致能線
900‧‧‧非揮發性單元
902‧‧‧溝槽裝置
903‧‧‧上方電容器
904‧‧‧揮發性選擇器裝置
905‧‧‧電晶體閘極/下方電容器
908‧‧‧閘極(基板)
910‧‧‧源極
912‧‧‧汲極
914‧‧‧強制電流路徑
916‧‧‧溝槽
918‧‧‧電阻層
1000‧‧‧非揮發性單元
1001‧‧‧基板
1002‧‧‧深溝槽電晶體裝置
1004A‧‧‧隔離氧化物
1004B‧‧‧隔離氧化物
1006‧‧‧P型井
1008A‧‧‧汲極及源極區域
1008B‧‧‧汲極及源極區域
1010A‧‧‧N型接觸
1010B‧‧‧N型接觸
1011‧‧‧閘極
1012A‧‧‧間隔物
1012B‧‧‧間隔物
1018‧‧‧金屬內連接
1020‧‧‧下方電極金屬
1022‧‧‧揮發性電阻式切換選擇器層
1024‧‧‧上方電極金屬
1026‧‧‧絕緣層材料
1028‧‧‧金屬材料
1100‧‧‧非揮發性單元
1102‧‧‧第一電容器
1103‧‧‧閘極氧化物
1104‧‧‧汲極
1105‧‧‧源極
1106‧‧‧閘極
1107‧‧‧接觸
1110‧‧‧揮發性電阻式切換選擇器裝置
1111‧‧‧金屬層
1112‧‧‧下方金屬電極
1113‧‧‧揮發性電阻式切換選擇器層
1114‧‧‧上方金屬電極
1115‧‧‧金屬層
1116‧‧‧第一金屬內連接
1117‧‧‧金屬層
1120‧‧‧第二電容器
1121‧‧‧閘極氧化物
1122‧‧‧閘極
1123‧‧‧第二金屬內連接
1124‧‧‧源極
1125‧‧‧汲極
1126‧‧‧N型井
1200‧‧‧流程圖
1202‧‧‧步驟
1204‧‧‧步驟
1206‧‧‧步驟
1300‧‧‧操作及控制環境
1302‧‧‧記憶體單元陣列
1304‧‧‧列控制器
1306‧‧‧行控制器
1308‧‧‧時脈來源
1310‧‧‧位址暫存器
1312‧‧‧輸入/輸出緩衝
1314‧‧‧指令介面
1316‧‧‧狀態機器
1318‧‧‧類比電壓波形產生器
1400‧‧‧操作環境
1402‧‧‧電腦
1404‧‧‧處理單元
1406‧‧‧系統記憶體
1408‧‧‧系統匯流排
1410‧‧‧揮發性記憶體
1412‧‧‧非揮發性記憶體
1414‧‧‧碟片儲存(儲存裝置)
1416‧‧‧介面
1418‧‧‧作業系統
1420‧‧‧應用程式
1424‧‧‧程式模組
1426‧‧‧程式資料
1428‧‧‧輸入裝置
1430‧‧‧介面埠
1434‧‧‧輸出轉接器
1435‧‧‧轉碼器
1436‧‧‧輸出裝置
1438‧‧‧遠端電腦
1440‧‧‧記憶體儲存裝置
1442‧‧‧網路介面
1444‧‧‧通訊連接
本發明揭露之各種態樣或特徵將參考該圖式而做描述，其中類似的圖式標號於全文中使用於意指類似的元件。在本說明書中，將會提出各種特定的細節以提供本發明揭露之完整的瞭解。然而，應該要瞭解的是本揭露之特定態樣可以在不具有這些細節或具有其它方法、組件、材料等等之下而執行。在其它例子中，眾所周知的結構及裝置，以方塊圖形式而顯示以幫助描述本揭露；第1圖依據在此所描述之各種態樣說明具有揮發性元件之非揮發性記憶體單元的例子之概要圖示； 第2圖依據在此所描述之各種態樣說明具有揮發性元件之非揮發性記憶體單元的例子之概要圖示；第3圖依據在此所描述之各種態樣說明顯示切換裝置之電阻之曲線圖；第4圖依據在此所描述之各種態樣說明非揮發性記憶體單元在程式化階段中之的例子之概要圖示；第5圖依據在此所描述之各種態樣說明非揮發性記憶體單元於抹除階段的例子之概要圖示；第6A圖依據在此所描述之各種態樣說明具有累積電荷之記憶體單元之例子之概要圖示；第6B圖依據在此所描述之各種態樣說明具有累積電荷之記憶體單元之例子之概要圖示；第7圖依據在此所描述之各種態樣說明記憶體單元陣列之例子之概要圖示；第8圖依據在此所描述之各種態樣說明具有感測裝置之記憶體單元陣列之例子之概要圖示；第9圖依據所揭露的實施例描繪提供高密度非揮發性單元之半導體堆疊之例子之橫截面視圖；第10圖在更進一步的實施例中說明提供另一個高密度非揮發性單元之半導體堆疊之例子之橫截面視圖；第11圖描繪在其它實施例中，整合在裝置之後段金屬層中之非揮性單元之橫截面視圖之例子；第12圖依據其它實施例說明用於操作具有 揮發性元件之非揮發性記憶體單元之方法之例子之流程圖；第13圖描繪用於促進在此所揭露之一個或一個以上之態樣之實現之取樣操作環境之方塊圖；第14圖說明可以實現於結合各種實施例之計算環境之例子之方塊圖。
本發明揭露係關於包括一個或一個以上之揮發性元件之非揮發性記憶體裝置。在某些實施例中，該非揮發性記憶體裝置可以包含可位在低電阻狀態或高電阻狀態之電阻式兩端點選擇器裝置，以回應施加至該電阻式兩端點選擇器裝置之個別電壓或個別電壓之範圍。該選擇器裝置可以是具有多重閥值(或窄的閥值範圍)(例如正閥值或負閥值)之揮發性切換裝置。在各種實施例中，該選擇器裝置是電阻式切換裝置或在是本發明之受讓人的開發下之場效誘發超線性閥值(FASTTM,field induced superlinear threshold)切換裝置(或選擇器裝置)。除了該電阻式兩端點選擇器裝置之外，該非揮發性記憶體裝置可以包含電容器結構及金氧半(MOS,“metal-oxide-semiconductor”)電晶體(在至少某些揭露的實施例中，該金氧半電晶體可以作動或操作成為額外的電容器)。在一個或一個以上的實施例中，該電容器可以是P型金氧半電晶體，並且雖然可以使用其它適當的電容器，但在其它實施例中可以是金屬-絕緣層-金屬電容器。該電容器之第一端點可以耦接至電壓源，並 且該電容器之第二端點可以耦接至該選擇器裝置之第一選擇器端點。在一個或一個以上之實施例中，該金氧半電晶體可以是包括連接至該選擇器裝置之第二選擇器端點之浮動閘極之N型金氧半電晶體。在該N型金氧半電晶體之源極及汲極之間的電氣傳導性是藉由儲存在該金氧半電晶體閘極上之電荷大小而調整，該閘極在讀取操作期間是浮動的(例如通常不連接至電源)。在某些實施例中，該N型金氧半電晶體可以是具有低輪廓閘極之深溝槽電晶體，而減少由該非揮發性記憶體裝置所消耗之基板表面面積。在一個或一個以上之額外的實施例中可提供第二N型金氧半電晶體，其具有與該第一N型金氧半電晶體之該源極/汲極串聯連接之源極或汲極。
在各種實施例中，所揭露的揮發性選擇器裝置可以是細絲型(filamentary-based)裝置。細絲型裝置之其中一個例子可以包括：第一傳導層，例如金屬承載層(例如氮化鈦、氮化鉭、銅、鋁、銀或前述之合金等等)、摻雜的P型(或N型)矽(Si)承載層(例如P型或N型多晶矽、P型或N型多晶矽鍺等等)；電阻式切換層(RSL)；以及第二傳導層(例如選自用於該第一傳導層所描述之列表之材料)。在適當的偏壓條件下，傳導離子形成於該第一傳導層內，並且該第一傳導層提供傳導離子至該電阻式切換層。 在各種實施例中，偏壓可以是超過閥值電壓之大小之施加電壓(例如，超過正閥值電壓之施加電壓)。在各種實施例中，該傳導離子在缺乏該偏壓下變成中性金屬粒子及在電 阻式切換層內形成傳導細絲，以透過至少子集合的該電阻式切換層可以促進電氣傳導性。在某些實施例中，該細絲型裝置之電阻值接著可以藉由在該細絲及該第二傳導層之間的穿隧電阻而決定(或者藉由該電阻式切換層中之傳導短路的固有電阻而決定，該傳導短路例如藉由形成該細絲於該電阻式切換層內之該金屬粒子所形成)。
依據更進一步的實施例，該第二傳導層亦可以包括能夠形成離子化之中性金屬粒子。在該實施例中，該第二傳導層可以形成金屬離子及提供該金屬離子至該電阻式切換層，以回應第二適當的偏壓條件。在各種實施例中，偏壓可以是超過閥值電壓之大小的施加電壓(例如小於負閥值電壓之施加電壓)。在適當的條件下，傳導離子形成在該第二傳導層內並且視偏壓情況，該第二傳導層提供傳導離子至該電阻式切換層。在該實施例中，在缺乏該偏壓下，該傳導離子形成中性金屬粒子，並且形成傳導細絲於該電阻式切換層內，以透過至少子集合的該電阻式切換層可以促進電氣傳導性。該細絲型裝置之電阻值接著可以藉由在該細絲及該第一傳導層之間之穿隧電阻而決定(或者藉由該電阻式切換層中之傳導短路的固有電阻而決定，該傳導短路例如藉由形成該細絲於該電阻式切換層內之該離子所形成)。
在各種實施例中，若施加的電壓是大約為零，例如接地，則傳導細絲並未明顯地形成在該電阻式切換層內。因此，該電阻式切換層之電阻為實質上高於當上 述實施例是在上述的該偏壓情況下。該電阻式切換層(該電阻式切換層在習知技術中亦可以稱為電阻式切換媒介(RSM,resistive switching media))可以包括，例如未摻雜的非晶矽層、具有本質特性之半導體層、低氧化物矽(例如SiOx，其中x具有小於2之非零值)及類似的材料。適合用於該電阻式切換層之材料之其它例子可以包含SiXGeYOz(其中X、Y及Z是個別的適當正數字)、二氧化矽(例如SiON，其N中為適當的正數字)、非晶矽(a-Si)、非晶SiGe(a-SiGe)、TaOB(其中B是適當的正數字)、HfOC(其中C是適當的正數字)、TiOD(其中D是適當的正數字)、Al2OE(其中E是適當的正數字)、非化學當量矽承載材料、非化學當量金屬氧化物及類似的材料，或者該材料之適當的組合。 在各種實施例中，該電阻式切換層包含可以捕捉傳導粒子之少量或低數量的材料孔洞或缺陷；因此，在某些實施例中，該傳導粒子在該電阻式切換層內具有相對良好的擴散或漂移遷移性。
用於該第一傳導材料及/或該第二傳導材料之傳導材料可以包含以下等等：銀(Ag)、金(Au)、鈦(Ti)、氮化鈦(TiN)或其它適當的鈦之混合物、鎳(Ni)、銅(Cu)、鋁(Al)、鉻(Cr)、鉭(Ta)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鈷(Co)、鉑(Pt)、鉿(Hf)及鈀(Pd)。在該本揭露之某些態樣中，其他適合的傳導材料，以及混合物、合金或該前述之組合或類似的材料可以使用於活性的金屬層。類似於前述例子之關於該本揭露之實施例之某些細節可以發現於美國 專利申請案序號11/875,541或美國專利申請案序號12/575,921中，參照併入於上文章節之“相關申請案之參考”中。
在各種所揭露的實施中，本發明揭露細絲型切換裝置及其運作。在某些實施例中。細絲型切換裝置可以是揮發性切換裝置，該揮發性切換裝置在缺乏適當的外部刺激(或複數個刺激)下呈現第一可測量地明確狀態，並且呈現第二可測量地明確狀態以回應該適當的外部刺激(或複數個刺激)。該揮發性細絲型切換裝置在此時常稱之為選擇器裝置或選擇裝置、細絲選擇器裝置、細絲型選擇器裝置及類似稱呼；雖然是如此裝置，但該裝置的組成或應用不應該由該術語所限定。在各種實施例中，細絲選擇器裝置是提供於電路中以促使非揮發性記憶體單元之形成，具有非常快速的效能。在某些實施例中，該揮發性記憶體單元在各種實施例中可以具有小於20奈秒(ns)、小於10奈秒或在1奈秒及5奈秒之間之讀取效能。在各種實施例中，將會使用由本發明之受讓人所開發之選擇器裝置(其登記場效輔助超線性閥值(FASTTM,field assisted superlinear threshold)作為商標)。
依據各種揭露的實施例，細絲選擇器裝置在缺乏適當的外部刺激(或複數個刺激)下可以呈現第一狀態(例如第一電氣電阻，或其它適當的可測量特性)。該刺激(或複數個刺激)可以具有閥值數值或數值範圍，而這樣的數值導致當施加該刺激時，該細絲選擇器裝置從該第一 狀態改變至第二狀態。回應於落在該閥值數值以下(或該閥值範圍的數值之外部)之該刺激，該細絲選擇器裝置回到該第一狀態。在某些所揭露的實施例中，細絲型選擇器裝置可以以雙極方式操作，不同地行為以回應不同的極性(或方向、能量流動、能量源方向等等)外部刺激，(例如顯示類似字母“U”之回應曲線圖)。如同說明的例子，回應超過第一臨界電壓(或電壓之集合)之第一極性刺激，該細絲選擇器裝置可以從該第一狀態改變至該第二狀態。再者，回應於超過第二閥值電壓之第二極性刺激，該絲細選擇器裝置可以從該第一狀態改變至第三狀態。在某些實施例中，該第三狀態可以實質上相同於該第一狀態，具有該相同或類似的可測量地明確特性(例如電氣傳導性及類似特性)，或切換以回應該相同或類似大小的閥值刺激或該閥值的範圍(雖然相對的極性或方向)或類似數值。在其它實施例中，該第三狀態可以是明確不同於該第二狀態，不論是該可測量的特性之方面(例如，相較於順向電氣傳導性數值以回應於順向極性，不同的反向電氣傳導性數值以回應於反向極性)，或關聯於轉移出該第一狀態之閥值刺激之方面(例如，相較於轉移至該第三狀態所需之負電壓的大小，不同大小之轉移至該第二狀態所需之正電壓)。
在其它實施例中，該選擇器裝置可以是單極的裝置、具有單一閥值電壓。當施加至少在接地及該閥值電壓之間的施加電壓時，該選擇器裝置具有高特性電阻。再者，當該施加電壓具有大於該閥值電壓的大小時(例 如，比正閥值電壓更正向，或比負閥值電壓更負向)，該選擇器裝置具有低特性電阻。在其中一項實施例中，該選擇器裝置可具有顯示類似反向字母“L”之回應曲線圖。在某些實施例中，兩個單極裝置可以相對極性而並聯放置。 可以期望的是，此類單極裝置之配置將提供上述之類似於該雙極性選擇器裝置之特性回應(例如顯示類似於字母“U”之回應曲線圖)。
如同上文所陳述，所揭露的細絲型選擇器裝置可以形成傳導路徑或細絲穿越相對高電阻的部分，以回應於適當的外部刺激(或複數個刺激之範圍)。該外部刺激(或複數個刺激)可以造成在該選擇器裝置之端點(例如主動金屬層端點、傳導層端點等等)內之金屬粒子在該細絲選擇器裝置之電阻式切換層內遷移(或在內部離子化)。再者，該電阻式切換層可以經選擇具有相對少的實體缺陷位置以用於該揮發性細絲切換裝置，促進該金屬粒子在該電阻式切換層內之相對良好的遷移性。因此，關於順向方向及正極性刺激，當低於一關聯的正閥值刺激(或正閥值數值之狹窄範圍)時，該金屬粒子可以在電阻式切換層內消散，抵抗或避免在該電阻式切換層中形成足夠的傳導路徑，以降低關聯於該第一狀態之高電阻。在該閥值以上，該外部刺激維持該金屬粒子充分形成以提供該傳導路徑，導致該第二狀態之相對低的電阻。類似的機制可以於該雙極的環境中控制該第三狀態之操作(在反向方向及反向極性刺激上)。
應該要瞭解的是在此之各種實施例可以使用各種記憶體單元技術，具有不同的實體性質。例如，不同的電阻式切換記憶體單元技術可以具有不同的分離可程式化電阻、不同的關聯程式化/抹除電壓，以及其它不同的特性。例如，本揭露之各種實施例可以使用雙極性切換裝置，其呈現第一切換回應(例如，程式化至程式化狀態集合中的其中一者)給第一極性之電氣訊號，以及呈現第二切換回應(例如抹除至抹除狀態)給具有第二極性之電性訊號。 該雙極切換裝置與單極裝置形成對照，該單極裝置呈現，例如呈現該第一切換回應(例如程式化)及該第二切換回應(例如抹除)兩者以回應於具有相同極性及不同大小之電氣訊號。
其中本發明在此並非以特定的記憶體單元技術或程式化/抹除電壓用於界定各種態樣及實施例，本發明是意在使此類的態樣及發明結合任何適當的記憶體單元技術並且由適合該技術之程式化/抹除所操作，如同將由熟習該項技藝之人士熟知或藉由在此所提供之文章內容而眾所周知。更應該要瞭解的是其中替換不同的記憶體單元技術將需要由一般熟習該項技藝人士已知的電路修正，針對操作訊號位準之改變對此類技藝之人士將是已知的，包括該替代的記憶體單元技術或訊號位準改變之實施例將考量在本揭露之範疇內。
本申請案之發明者主張，兩端點記憶體裝置(諸如電阻式切換記憶體單元)在該電子記憶體之領域中 具有各種優點。例如，電阻式切換記憶體技術一般可以是很小的，通常佔有矽面積在每個鄰接電阻式切換裝置為4F2之等級，其中F佔有技術節點之最小特徵尺寸(例如，若架構於鄰接矽空間若在4F2之等級時，包括兩個電阻式切換裝置之記憶體單元將因此為接近8F2)。非鄰接電阻式切換裝置，例如堆疊在彼此之上方或下方，對於一組多重非鄰接裝置可以佔有4F2一樣小。再者，每個記憶體單元之具有兩個、三個或多個位元(例如電阻狀態)之多重位元裝置就每矽面積所佔有之位元而言可能造成甚至較大的密度。 這些優點可以導致較大的半導體組件密度及記憶體密度，並且對於給定數量的數位儲存位元低的製造成本。本發明者亦相信電阻式切換記憶體可以呈現快速的程式化速度及低的程式化電流，並且較小的單元尺寸而能夠有較大的組件密度。由本發明者所揭露之其它優點包含非揮發性，具有儲存資料而不會有連續的功率應用之能力，以及建立在金屬內連線層之間之能力，能夠使得電阻式切換型裝置使用於二維以及三維半導體架構上。
本申請之發明者熟悉額外的非揮發性、兩端點記憶體結構。例如，鐵電隨機存取記憶體(RAM)是其中一個例子。某些其它例子包含磁阻式隨機存取記憶體、有機隨機存取記憶體、相位變化隨機存取記憶體及傳導橋接隨機存取記憶體及類似元件。兩端點記憶體技術具有不同的優點及缺點，並且在優點及缺點之間之交換是普遍的。例如，各種子集合的這類裝置可以具有相對快速的切 換次數、良好的耐久性、高記憶體密度、低的製造成本、長的壽命、或類似的特性或該特性之組合。同時，該各種子集合亦可能在製造上具有困難、與很多一般的互補型金氧半製造程序具有相容性問題、不佳的讀取效能、小的開啟/關閉電阻比值、小的開啟/關閉電阻比值(例如導致小的感測區間)或不佳的熱穩性以及其它問題。雖然電阻式切換記憶體技術由本發明者考量為具有最多優點及最少缺點之其中一項最佳的技術，能夠操作具有揮發性特性之其它兩端點記憶體技術以回應外部刺激，可以利用於某些揭露的實施例，其中適合於一般熟習該項技藝之人士。
概觀
所揭露的非揮發性記憶體單元之揮發性元件、依據由該電壓源所施加至該電容器之該第一端點之電壓，該選擇器裝置可以具有低電阻狀態及高電阻狀態。在不致動電壓之範圍(例如，從負閥值電壓至正閥值電壓，或者其它適當的正值範圍、負值範圍、或橫跨正值及負值電壓之範圍)之間，該電阻可以是非常高的，而在不致動電壓的範圍之外，該電阻可以是非常低的，促使電流流動(及電荷移轉)橫跨該選擇器裝置。當橫跨該選擇器裝置之電壓大小(開始於不致動電壓之範圍內)增加時(例如，隨著時間而增加)，電荷首先非常慢地累積在連接至該選擇器裝置之第二端點的該金氧半電晶體之該閘極上。一旦該電壓之大小離開不致動電壓之範圍並且超過第一閥值電壓(例如，正閥值，或正閥值電壓之狹窄範圍)，該選擇器裝置進入該低電 阻狀態並且傳導電流至該金氧半電晶體，使得電荷能更快速地累積於該金氧半電晶體之閘極上。當該電壓減少至低於該正閥值(或正閥值電壓之狹窄範圍)時，該選擇裝置進入該高電阻狀態並且變成非傳導。如同上文所述，該選擇器裝置之非傳導性負責捕捉累積在該金氧半電晶體之該閘極之電荷。當該電壓源回到零值時，在該金氧半電晶體之該閘極處所捕捉之電荷可以仍然存在，造成可測量的電位差大於零值(例如大約0.5伏特、大約0.75伏特、大約1伏特或可測量不為零值之任何其它適當的電壓)。這種捕捉的可測量電荷可以造成該金氧半電晶體位在第二狀態，不同於較少的電荷受捕捉於該金氧半電晶體之閘極處之第一狀態。該金氧半電晶體之兩個狀態提供非揮發性儲存之位元。
在抹除循環中，施加遞減的負值電壓，並且同時該選擇器裝置是位在高電阻狀態，在該金氧半電晶體之閘極處之電荷緩慢減少。一旦該選擇器裝置切換至該低電阻狀態時，該電荷隨著遞減的負值電壓而更加快速地減少。當該遞減的負值電壓再度離開不致動電壓之範圍(例如掉落低於負值閥值電壓或負值閥值電壓之狹窄範圍)時，切換至該低電阻狀態之該選擇器裝置將發生。由該正值電壓(上文所描述)所產生之正電荷快速地減少(例如，在某些實施例中由負值電荷所替代)並且改變該金氧半電晶體之狀態從該第二狀態回到該第一狀態。在某些實施例中，負值電荷隨著該選擇器裝置在該低電阻狀態而快速地累積，並且接著當該施加的電壓回到零值並且該選擇器裝 置回到該高電阻狀態，負值電荷仍然累積在該金氧半電晶體之該閘極上。由於該選擇器裝置之電流洩漏可以是非常的低(例如，在至少某些揭露的實施例中量測在百億億分之一安培內)，因此，在該金氧半電晶體之該閘極上之該電荷可以保持大小適合於維持該金氧半電晶體之充電狀態達長時間週期。在該金氧半電晶體之該閘極上之正電荷及負電荷累積之這兩個不同的穩定狀態，提供了用於本揭露的記憶體單元之非揮發特性。
利用揮發性切換兩端點裝置及金氧半電晶體之非揮發性記憶體單元之非限定的例子
本發明揭露之各種態樣或特徵將參考該圖式而做描述，其中類似的圖式標號於全文中為使用於意指類似的元件。在本說明書中，各種特定的細節將提出以提供本發明揭露之整體的瞭解。然而，應該要瞭解的是本發明揭露之特定的態樣可以實行而不需要這些特定的細節或使用其它方法、組件、材料等等。在其它例子中，已知的結構及裝置以方塊圖形式而顯示以促進描述該主要的揭露。
今參閱該圖式，在第1圖中所說明為依據在此所描述之各種態樣之具有揮發性元件之非揮發性記憶體單元100之例子之概要圖式。非揮發性記憶體單元100可以包含電阻式兩端點選擇器裝置106，該電阻式兩端點選擇器裝置106可視所施加的電壓而位在低電阻狀態或高電值狀態。本發明亦可以提供具有第一端點102及連接至該 選擇器裝置106之第二端點104之電容器。第一金氧半電晶體(例如，N型金氧半電晶體或其它適當的金氧半電晶體)可以包含連接至該選擇器裝置106之閘極108、源極110及汲極112。在一實施例中，該汲極112亦可以與包含閘極114、源極116及汲極118之第二電晶體串聯連接。
選擇器裝置106可為兩端點裝置，該兩端點裝置經由配置而可以操作以回應施加在選擇器裝置106之兩端點的一個或一個以上之適當電氣訊號。在各種所揭露的實施例中，選擇器裝置106可以具有非線性I-V響應，其中選擇器裝置106呈現在第一範圍內之電流以回應於第一範圍的電壓大小，以及呈現在第二範圍(例如，在大小上非常高於該第一範圍)內之電流以回應於第二範圍的電壓大小(例如，以下參見第3圖)。該第一範圍的電壓大小及第二範圍的電壓大小可藉由，如同其中一個例子，閥值電壓、或閥值電壓範圍(例如，具有在該第一範圍的電壓大小及該第二範圍的電壓大小之間之大小)而予以區隔。在各種實施例中，選擇器裝置100可以實施為場效輔助超線性閥值(FASTTM,field assisted superlinear threshold)選擇器裝置，其目前由本專利申請之現在的受讓人所開發中並且揭露於美國非臨時申請案序號14/588,185申請日2014年12月31日，該申請案之全文在此併入用於所有目的。
選擇器裝置106可以包括上方電極及下方電極。選擇器裝置106之該上方電極及下方電極是電氣導體，並且包括適合促使電流傳導之材料。在一個或一個以 上之實施例中，選擇器裝置106之該上方電極及下方電極可以包括提供或促進移動原子或離子的供應之材料以回應適當的刺激。適當的刺激之例子可以包含電場(例如，程式化電壓)、焦耳熱、磁場、或其它用於引導或部分引導粒子運動之適當的刺激。在一項實施例中，該記憶體單元100可以藉由回到半導體晶片之後段(back-end-of-line)金屬層而形成。在另一項實施例中，該記憶體單元100及電路可以縮減尺寸低於20奈米技術尺寸。
用於選擇器裝置106之該上方電極或下方電極之適當的材料之例子可以包含貴重金屬(例如銀、鈀、鉑、金等等)或含有部分貴重金屬之金屬合金(銀-鋁、銀-鈀-銅、銀-鎢、銀-鈦、銀-氮化鈦、銀-氮化鉭及類似者)。 貴重金屬或貴重金屬合金可以使用以促使例如在該上方電極或該下方電極與該選擇器裝置106之位在該上方電極及該下方電極之間的選擇器層之間的減緩交互作用。該減緩的粒子交互作用(例如，減輕或避免該上方電極粒子或該下方電極粒子與選擇器層104之粒子之間的化學鍵結)可以促進選擇器裝置106之改良壽命及可靠度，如同其中一個例子。用於該上方電極或該下方電極之適當的材料之另一個例子可以包含具有相對地快速擴散的粒子之材料。較快速的擴散可以包含，例如，在實體內部的缺陷部位(例如，在分子材料中之孔洞或間隙)之間的移動能力，促使該相對地快速擴散粒子在缺乏適當的聚集力量(例如，大於閥值大小之外部電壓)時之分散。具有相對地快速擴散粒子之材料 可以，在較低的偏壓值處，促進選擇器裝置106之快速狀態切換(例如，從非揮發狀態至傳導狀態)。適當快速擴散材料之例子可以包含銀、銅、金、鈷、鎳、鋁、鐵或類似元素、該元素之適當的合金或該前述元素之適當的組合。
在至少其中一項實施例中，選擇器裝置106之該上方電極可以包括相同於選擇器裝置106之該下方電極之材料或實質上相同的材料。在其它實施例中，該上方電極及下方電極可以是不同的材料。在另一其它實施例中，該上方電極及下方電極可以是至少部分相同的材料及部分不同的材料。例如，該上方電極可以包括適當的傳導材料，而該下方電極可以至少部分包括該適當傳導材料之合金或與任何適當的導體結合之適當的傳導材料，如同說明的例子。
除了前文所述，選擇器裝置106包含配置在選擇器裝置106之該上方電極及該下方電極之間之選擇器層。然而，相較於上方電極或下方電極，該選擇器層可以是電氣絕緣層或離子傳導層。再者，該選擇器層可以是對於該上方電極或下方電極之粒子至少可微弱穿透之材料(例如氧化物)。在某些實施例中，該選擇器層可以是非化學當量(stoichiometric)的材料。用於選擇器層104之適當的材料之例子可以包含非化學當量材料，諸如：SiOx、TiOx、AlOx、WOx、TixNyOz、HfOx、TaOx、NbOx或類似材料，或者該材料之適當的組合，其中x、y及z可為適當的非化學當量數值。在某些實施例中，該選擇器層可以是(摻雜的 或未摻雜的)硫屬元素或含有鍺、銻、硫及碲中一個或一個以上之固態電解質材料。在另一個實施例中，該選擇器材料可以包括複數個上文提及的材料(例如，SiOx/GeTe、TiOx/AlOx及等等材料)之堆疊。在本發明揭露之至少其中一個實施例中，該選擇器層在製造期間可以是摻雜金屬，以促進金屬離子從該上方或下方電極注入。
回應於施加在非揮發性記憶體單元100之適當的訊號，選擇器裝置106可以從具有高電氣電阻及第一電流(或第一範圍的電流)之非傳導狀態，轉移至具有低電氣電阻及第二電流(或第二範圍的電流)之相對傳導狀態。在各種實施例中，該第一電流對該第二電流之電流比值可以是至少大約1,000或以上。例如，在其中一項實施例中，該電流比值可以從電流比值從大約1,000至大約10,000之範圍選擇。在另一項實施例中，該電流比值可以從電流比值從大約10,000至大約100,000之範圍選擇。在又一項實施例中，該電流比值可以從電流比值從大約100,000至大約1,000,000之範圍選擇。在其它實施例中，該電流比值可以從電流比值從大約1,000,000至大約10,000,000或以上之範圍選擇。在更進一步的實施例中，該電流比值可以在電流比值從大約10E9至大約10E11之範圍之內。其它適當的電流比值在各種其它適當的實施例中可以提供給選擇器裝置106。以更進一步的研究可以預期，達到10E15或10E18之電流比值將可以獲得。
今參閱第2圖，該圖依據在此所描述之各種 態樣說明包括揮發性元件之非揮發性記憶體裝置200之例子之概要圖式。非揮發性記憶體裝置200可以包含電阻式兩端點選擇器裝置206，其可視由電壓源220所施加之電壓而位在低電阻狀態或高電阻狀態。該電壓源220可以耦接至電容器之第一端點202，該電容器具有連接至該選擇器裝置206之第一選擇器端點(例如，上方電極)之第二端點204。第一金氧半電晶體(例如N型金氧半電晶體或其它適當的電晶體)可以包含連接至該選擇器裝置206之第二選擇器端點(例如下方電極)之閘極208、源極210及汲極212。在一項實施例中，該汲極212亦可以與包含閘極214、源極216及汲極218之第二金氧半電晶體串聯連接。
下文是說明的例子，雖然應該要瞭解的是該揭露的電壓並非為限定，並且用於選擇器裝置206之其它電壓及電壓之範圍可能是適用的或可替代的。依據該例子，若由電壓源220施加至第一端點202之該電壓使得橫跨選擇器裝置206之所述端點之有效電壓是在大約-1.7V至大約+1.7V(僅僅為舉例的電壓)之負及正電壓閥值之間，則該選擇器裝置206可以是在(或仍然為)高電阻狀態。 在該高電阻狀態中，該電容器、該選擇器裝置206及該第一金氧半電晶體在電氣感測中充當作為串聯電容器(或近似電容器)。因此，橫跨在該電容器、選擇器裝置206及該第一金氧半電晶體之各者的壓降將增加，以回應於由電壓源220依比例於它們個別的電容耦合比值所施加之增加的電壓。
在某些實施例中，若施加橫跨選擇器裝置206之電壓是超過大約-1.7V至大約+1.7V之範圍，則該選擇器裝置206可以進入低電阻狀態並且將傳導非常大的電流(例如，不再充當作為電容器)。相反地，在高電阻狀態下，由電壓源220所施加之增加的電壓造成極為緩慢增加的電荷以累積在該閘極208(例如，因為選擇器裝置206於本身高的電阻狀態之該高的電阻)。當施加橫跨在該選擇器裝置206之電壓是在該上述大約-1.7V至大約+1.7V之範圍之外(例如，電壓源<~-1.7或電壓源>~-1.7)並且選擇器裝置206轉移至低的電阻狀態時，在閘極208之電荷將以類似於横跨在該選擇器裝置206之增加的電位之速率而增加。在各種實施例中，該正及負閥值電壓視特定的配置而定可以是不同的，例如，-1.5V及1.7V；-1V及1.5V；-1.1V及1.2V；或類似的電壓。
在各種實施例中，在由電壓源220所施加之電壓達到峰值及開始在大小上減少之後，在閘極208處之電荷將按横跨選擇器裝置206之減少電位比例而減少。一旦由電壓源220橫跨選擇器裝置206所施加的電壓掉落低於大約1.7V之閥值，該選擇器裝置206再度進入至高電阻狀態內，並且在閘極208處的電荷消散速率大量地減少。 在由電壓源220所施加之電壓回到零值後，部分的累積電荷仍然在閘極208處，適合造成該金氧半電晶體在讀取操作期間位在傳導‘on’狀態。
在類似的方法中，該電壓源220可以施加負 電壓至該電容器之端點202，並且累積在閘極208處之該電荷將基於該電容器、選擇器裝置206及金氧半電晶體之電容比值以非常小的速率而減少。然而，一旦施加橫跨在選擇器裝置206之該負電壓降至低於該負電壓閥值，並且選擇器裝置206移轉至低的電阻狀態，在閘極208處之電荷(上述所儲存的)可以減少(在某些實施例中)或以非常快速的速率累積負電荷(在其它實施例中)。
在某些實施例中，當該負電壓在大小上減少朝向零值伏特時，橫跨選擇器裝置206之該電壓相對於該負值閥值電壓而增加，並且選擇器裝置206重新進入該高的電阻狀態，並且第二電荷(例如，低電荷、負電荷等等)將仍然維持在閘極208處。在源極及汲極之間之讀取操作期間，捕捉的電荷通常適合造成該金氧半電晶體成為非傳導性(一種關閉狀態)。
正及負電壓之這種循環是該記憶體單元之該程式化及抹除循環，並且讀取電壓可以施加以決定是否該金氧半電晶體是傳導的(例如，在該第二狀態中)或非傳導的(例如，在該預充電狀態中)。基於該讀取電壓及金氧半電晶體狀態，可以決定是否該記憶體單元例如是程式化或是抹除的。
第3圖顯示用於正及負電壓之範圍之選擇器裝置之I-V響應302之曲線圖300。該曲線圖之x軸表示電壓，而該曲線圖之y軸顯示電流。在該負及正電壓306及308之間內，非常少的電流是藉由該選擇器裝置所傳 導，並且該選擇器裝置有效地表現像高電阻電阻器或甚至是電容器。在負電壓304及306以及正電壓308及310之該範圍中，該選擇器裝置非常快速地轉移至低電阻狀態。 在該高的電阻狀態及該低的電阻狀態之間之電阻之比值在至少某些揭露的實施例中，可以接近1×107：1至1×1010：1。
在一個實施例中，該選擇器裝置可以開始從高電阻狀態轉移至在大約-1.7V至大約+1.7V(分別地為306及308)之低電阻狀態。該轉移可以是在大約-2V至大約+2V(分別地為304及310)而完成。在其它實施例中，該電壓閥值306/308可以開始於在±1.5V，並且該選擇器裝置藉由±1.8V(304/310)可以完全地轉移成為該低電阻狀態。在其它實施例中，負電壓304/306及正電壓308/310可以具有其它相對的電壓數值之範圍。該閥值之大小不需要是對稱的(例如，-1.3伏特至+1.7伏特)。
今參閱第4圖，該圖所說明為依據在此所描述之各種態樣在程式化階段中之非揮發性記憶體單元之例子之圖示400。該曲線圖顯示施加在該電容器之第一端點處(例如，202)之電壓，粗體線402、施加在該選擇器裝置(例如，206)之第一端點之電壓，實體線404、及施加在金氧半電晶體閘極(例如，208)之電壓，虛線406。在實體線404及虛線406之間之垂直距離為Vs並且表示橫跨該選擇器裝置之電壓。在時間週期408期間，當該施加的電壓402增加並且在每一個元件之電壓以個別的速率而增加時，在電壓上的相對增加是依據三個元件(例如，電容器、選擇器裝 置及金氧半電晶體閘極)之相對電容比值。該電壓在該第一端點402處增加最快，接近等於該增加的供給電壓，同時在該選擇器裝置之該第一端點有較慢的速率及在該金氧半電晶體閘極有甚至更慢的速率，如同在時間週期408期間分別藉由訊號404及406所描繪。再者，在該時間週期408期間，該選擇器裝置是在藉由I-V曲線圖416(具有電流在垂直軸上及電壓在水平軸上)所顯示之高電阻狀態，如同藉由I-V曲線圖416之陰影底部部分所描繪之傳導非常小的電流。在區域408之內，VS<VT，其中VT為關聯該選擇器裝置之正閥值電壓。
然而，在時間週期410期間，該電壓402已經增加使得横跨該選擇器裝置之該電壓VS開始超過VT。在此種情況下，該選擇器裝置轉移成為低電阻狀態，如同顯示於I-V曲線圖418(其中在該右側垂直線上之快速增加的電流是呈現陰影的)之陰影部分中。在各種實施例中，VS大約鉗制在VT。在其中一項實施例中，當在該電壓404及406之間之差異性，例如横跨該選擇器裝置之該電壓，超過正閥值電壓(例如，大約1.5至大約1.7伏特)時，該轉移將發生。在某些實施例中，電壓源402施加超過大約3.2伏特之電壓，使得橫跨該選擇器裝置之電壓VS超過該正閥值電壓VT。應該可以瞭解的是在其它實施例中，藉由電壓源402施加以達到橫跨該選擇器裝置之該閥值電壓之電壓，將視該電容器結構、該選擇器裝置及該金氧半電晶體之設計參數和特性而改變。
在各種實施例中，在時間週期410內，該選擇器裝置本質上變成導體(由於細絲(filament)形成，上文所討論)，並且該電壓406在該金氧半閘極處增加速率較快於在時間週期408內之電壓增加速率。在該時間週期410期間，由於該選擇器是在傳導狀態中並且並未再充當作為電容器，該電壓404之增加速率輕微地減少(因為改變比例之原因而未顯示於第4圖中)，因此改變該電路之電容的比值。在406處電壓增加之速率接著匹配訊號電壓404之增加之速率。因此，對於時間週期410，當VS仍然大約鉗制在VT處時，在該選擇器裝置之該第一端點處之電壓404增加速率相等於或接近等於該金氧半電晶體之該閘極處之電壓406增加速率。在各種實施例中，在時間週期410期間，電荷經傳導橫跨該選擇器裝置並且儲存在該金氧半電體之該閘極上。
在時間週期412期間，由該電壓源所施加之電壓具有峰值且慢慢地減少，並且在該三個元件處之電壓傾斜向下，並且如同在I-V曲線圖420及422中所顯示。在其它實施例中，減少之斜率或速率可以不同於在時間週期408及410內之增加的斜率或速率。在時間週期412中，該選擇器裝置轉移回到該高電阻狀態(例如，在時間週期412內)並且維持該高電阻狀態(例如，在時間週期414內)。尤其，當該施加的電壓420開始減少時，該電壓VS降下大約低於VT，並且因此該選擇器裝置進入高電阻狀態，以及呈現成為與該電容器(平板202及204)及該金氧半電晶體 (具有閘極208)串聯之電容器。在時間週期412內，在該三個元件之各者處之於電壓的相對減少依據該三個裝置之相對的電容耦合比值，接著該選擇器裝置之轉移至該高電阻狀態，並且因此當時間週期412結束時，由該線406所顯示，仍然具有某些電荷累積在該金氧半電晶體之該閘極處，即使該電容器及選擇器裝置兩者皆達到零值電壓。在時間週期414中，大約0.75V之小電壓(及因而累積的電荷)仍然維持在該金氧半電晶體之該閘極處。
參閱第5圖，該圖依據在此所描述之各種態樣說明在抹除階段中之非揮發性記憶體單元之例子之圖式500。該曲線圖顯示施加在該電容器之該第一端點處(例如，202)之電壓，粗體線502、施加在該選擇器裝置(例如，206)之第一端點之電壓，實體線504、及施加在金氧半電晶體閘極(例如，208)之電壓，虛線506。在階段510中，虛線506及實體線504之間之垂直距離為VT並且表示關聯該選擇器裝置之負閥值電壓，而VS為橫跨該選擇器裝置之電壓。在區域508及510內，VS>VT。在時間週期508期間，沒有由該電壓源施加的電壓，並且在該電容器之該第一端點處及該選擇器裝置之該電壓為零，同時該金氧半電晶體之該閘極保持在前一個程式化階段(例如，第4圖)所獲得之電壓。既然該選擇器裝置如同顯示於I-V曲線圖518是位在高電阻狀態，則由於該選擇器裝置之高電阻及缺乏外部電壓刺激，累積在該金氧半電晶體閘極208之電荷將維持。然而，在時間週期510中，當減少的負電壓是藉由該 電壓源而施加時，在該第一端點、選擇器裝置及該閘極處之電壓將以由相對的電容比值所決定之速率而降低。
然而，在512階段中，在該選擇器裝置處之電壓502(VS)已經穿越該負電壓閥值VT，並且該選擇器裝置轉移至低的電阻狀態如同在I-V曲線圖520中所顯示。 在其中一項實施例中，VS大約鉗制在VT。在其中一項實施例中，當在該電壓504及506之間之差異性，例如横跨在該選擇器裝置之電壓超過負閥值電壓(例如，大約-1.5至大約-1.7伏特)時，該轉移將發生。在某些實施例中，電壓源502施加電壓超過大約-3.2伏特，使得橫跨該選擇器裝置之電壓VS超過該負閥值電壓VT。應該要瞭解的是在其它實施例中，藉由電壓源502所施加以達到橫跨該選擇器裝置之該閥值電壓之電壓，將視該電容器結構、該選擇器裝置及該金氧半電晶體之設計參數及特性而改變。
在512階段中，由於該電路之電容比值因為該選擇器裝置之轉移(由於細絲形成，上文所討論)而改變，由於該選擇器是在傳導狀態並且並未再充當作為電容器，訊號504之改變速率輕微地減少，因此改變該電路之該電容比值。(因為該改變之比例而未顯示於第5圖中)。 在該閘極處之電壓506開始以相同/類似於在該選擇器裝置之電壓504之速率而降低直到時間週期514為止，當該負電壓取消時，並且該選擇器裝置轉移至高的電阻狀態如同顯示於I-V曲線圖522中。尤其，當該施加的電壓502開始減少時，該電壓VS降下大約低於VT，且因此該選擇器 裝置進入高電阻狀態，並且呈現為與該電容器及該金氧半電晶體串聯之電容器。該供給電壓502及在該選擇器裝置之第一端點處之電壓504持續降低至零值。最終，在時間週期516時，負電壓仍然在該金氧半電晶體之閘極處，而電壓502及504已經回到零值。由於該選擇器裝置是位在低電阻狀態(例如，I-V曲線圖524)並且沒有施加外部電壓刺激，該負電荷及大約-0.75V之電壓仍然在該金氧半電晶體之閘極處。
今參閱第6A及6B圖，該等圖式依據在此所描述之各種態樣說明具有累積電荷604及614之例示性的記憶體單元600及610之概要圖式。在第6A圖中，該圖式顯示在程式化循環之後之該記憶體單元600，其中正電荷604已經累積在該金氧半電晶體(例如，N型金氧半電晶體)之該閘極上以回應於來自電壓源之正的施加電壓。在第6B圖中，該圖式顯示在抹除循環後之該記憶體單元610，其中負電荷614已經累積在該金氧半電晶體之閘極上以回應於來自電壓源之負的施加電壓。
今參閱第7圖，該圖式依據在此所描述之各種態樣說明記憶體單元陣列700之例子之概要圖式。
圖式700可以是十字交錯陣列，在至少其中一項實施例中，以具有相對的記憶體單元702、704、706、708在十字交錯陣列之個別的交叉點(或該交叉點之子集合)之複數個字元線(例如，710、711)及複數個位元線(例如，712、713、714、715)。在每一個記憶體單元702、704、706 及708中之個別的電容器之個別的第一端點可以連接至其中一個字元線，並且在每一個單元中之第一金氧半電晶體之該源極可以連結至第一子集合的該位元線712、713，並且在每一個單元中之第二金氧半電晶體之汲極可以連結至第二子集合的該位元線714、715。該十字交錯陣列亦可以包含複數個各自連接至在記憶體單元陣列700之特定列(row)上之第二金氧半電晶體之閘極之讀取致能線(例如，716)。
為了抑制記憶體單元704之程式化及選擇性地程式化記憶體單元702，位元線713及715是脈衝高電位(例如，3伏特)，與施加至字元線710的程式化訊號同步(或接近同步)。記憶體單元702經由程式化以回應於在字元線710處之程式化訊號，藉由維持位元線712、714在零值電壓(或接地)處。同樣地，為了選擇性抹除記憶體單元702，位元線713及715是脈衝低電位(例如，負的3伏特，未描繪)，與施加在字元線710的負電壓(未描繪)同步或接近同步，藉以抑制記憶體單元704。位元線712、714是接地的並且因此記憶體單元702將抹除以回應於施加在字元線710處之該負電壓。
今參閱第8圖，該圖式依據在此所描述之各種態樣說明具有感測裝置802及804之記憶體單元陣列800之例子之概要圖示。在一項實施例中，該單元陣列800為2X2陣列，但是在其它實施例中，較大或較小的陣列是可能的。該感測裝置802及804可以提供讀取電壓(例如，在 某些實施例中大約0.7V)在第一子集合位元線812、813之各者上，而第二子集合位元線814、815之各者是接地並且讀取致能線816是設定為讀取致能電壓(例如，12伏特)。 例如，關於連接至該讀取致能線816之記憶體單元，若該第一金氧半電晶體(連接至該選擇器裝置)是導通(例如，程式化)，則電流將穿越每一個單元之金氧半電晶體的個別串聯組合的。該記憶體單元連接施加有0.7V讀取電壓之該第一子集合位元線812及813至其中施加0V之該第二集合位元線814及815，而降低該讀取電壓。感測放大器將偵測到該降低的位元線讀取電壓以回應降下低於參考電壓(例如，0.5V)之位元線讀取電壓。相反地，電流將不會在個別的第一子集合位元線(812、813)及個別的第二子集合位元線(814、815)之間傳導以回應於該第一金氧半電晶體是非傳導的(例如，程式化)。在該第一子集合位元線之該讀取電壓將不會放電並且該感測放大器輸出將顯示該單元是抹除的。
第9圖依據更進一步揭露的實施例說明非揮性單元900之例子之橫截面圖示。藉由顯著地消耗較少的半導體面積(每個單元)，非揮發性單元900可促進非揮發性單元900在陣列中較高的密度。這可以例如藉由使用具有使用小的表面積之閘極908之深溝槽電晶體裝置902而完成，藉以在每個非揮發性單元900消耗較少的半導體基板表面面積。在各種實施例中，電晶體溝槽裝置902之寬度W可以小於大約0.100微米。在至少某些實施例中， W可以是0.055微米、大約0.055微米或更小。在習知的電晶體中，在源極910及汲極912之間之小的寬度造成在源極910及汲極912之間之電流洩漏，該電流洩漏不利於記憶體之陣列之操作。電流洩漏可以減緩或避免，藉由非揮發性單元900，藉由延伸溝槽裝置902更深進入基板908、選擇性加入高電氣電阻層918以排列至該溝槽916、強制電流路徑914(虛線)在源極910及汲極912之間以流動圍繞著該溝槽916的相對地長深度(而非直接從源極910至汲極912而流動，即左至右橫跨第9圖之頁面)。這種深的溝槽裝置902配置建立了適當長的電流路徑914以減輕或避免在源極910及汲極912之間的電流洩漏，同時消耗較少的半導體基板表面面積，以及促進用於非揮發性單元900之較高密度記憶體陣列。
如同描繪，非揮發性單元900包括上方電容器903、揮發性選擇器裝置904及電晶體閘極/下方的電容器905。上方電容器903、揮發性選擇器裝置904及電晶體閘極/下方的電容器905可以實質上操作做為非揮發性單元，如同在此所描述。此外，非揮發性單元900對於給定數量的半導體基板表面面積可以具有較高的記憶體密度。
第10圖依據本發明揭露之替代或額外的實施例說明非揮發性單元1000之例子之橫截面圖示。非揮發性單元1000包括具有P型井1006深入地形成在非揮發性單元1000之基板1001內之深溝槽電晶體裝置1002。在某些實施例中，P型井1006可以達到(大約)0.2微米。隔離氧 化物1004A、1004B可以提供在深溝槽電晶體裝置1002之周圍處。如同所描繪，設置有N+源極1008A及N+汲極1008B，與輕摻雜N型接觸1010A、1010B。源極及汲極區域1008A、1008B及輕摻雜N型接觸可以藉由具有砷或磷(對於N型金氧半類型電晶體)或硼(對於P型金氧半類型電晶體)之離子植入而形成。在某些實施例中，絕緣(例如，非傳導的)間隔物1012A、1012B可以提供在深溝槽電晶體裝置1002之閘極1011之兩側。
覆蓋及電氣接觸於閘極1011者為金屬內連接1018。覆蓋金屬內連接1018之選擇器層堆疊包括下方電極金屬1020、揮發性電阻式切換選擇器層1022及上方電極金屬1024。該選擇器層堆疊可以操作作為揮發性電阻式切換選擇器裝置，如同在此所描述。覆蓋上方電極金屬1024者是絕緣層材料1026(例如，氧化物)及金屬材料1028(例如，記憶體裝置之金屬線，諸如位元線、字元線、資料線、來源線等等)。金屬材料1028、絕緣層材料1026及上方電極金屬1024可以形成M-I-M電容器(例如，以下，用於第9圖之上方電容器903)。上方電極金屬1024更負責作為在該M-I-M電容器及該揮發性電阻式切換選擇器層1022之間的金屬內連接，並且金屬內連接1018負責作為在該揮發性電阻式切換選擇器層1022及閘極1011之間的金屬內連接。該金屬內連接1018、深溝槽電晶體裝置1002之閘極1011(例如，多晶矽材料或類似的材料)及源極或汲極負責作為額外的電容器(例如，以下，第9圖之下方電容器 905)。
第11圖說明在記憶體裝置之後段金屬層內所形成之非揮發性單元1100之樣品之横截面圖式。該非揮發性單元1100包括第一電容器1102(例如，P型井電晶體)、揮發性電阻式切換選擇器裝置1110及第二電容器1120(例如，N型井電晶體)。在一個或一個以上之實施例中，第一電容器1102可以包括N型摻雜源極1105及汲極1104區域、閘極氧化物1103及多晶矽閘極1106。接觸1107可以電氣連接閘極1106至該記憶體裝置之後段金屬層1111。該金屬層1111圖式作為MX層，其中X可以是任何的正整數。揮發性電阻式切換選擇器裝置1110是位在金屬層1111及額外的後段金屬層1115之間、包含下方金屬電極1112、揮發性電阻式切換選擇器層1113及上方金屬電極1114。第一金屬內連接1116將上方金屬電極1112電氣連接額外的MX-1金屬層1117，第二金屬內連接1123電氣連接MX-1金屬層1117(及上方金屬電極1112)至第二電容器1120之閘極1122。依據更進一步的實施例，第二電容器1120可以包括具有源極1124及汲極1125之N型井1126及在閘極1122下方之閘極氧化物1121。
該前文提及的圖式已經對於在記憶體單元或包括此類記憶體單元之記憶體架構的數個組件之間的交互作用做描述。應該要瞭解的是在本揭露之某些適當的替代態樣中，此類圖式可以包含在其中所定義之那些組件及架構、某些特定的組件/架構或額外的組件/架構。次組件 亦可以實現作為電氣連接至其它次組件而非在主架構內所包含。此外，應該注意的是一個或一個以上之揭露的程序可以組合至提供整體的功能性之單一程序內。例如，讀取程序或寫入程序可以包括禁止程序或類似程序或反之亦然，以促進選擇性讀取或寫入至在共同線路上之子集合的記憶體單元。揭露的架構之組件亦可以與未在此特別描述但為熟習該項技藝之人士所熟知之一個或一個以上之其它組件產生交互作用。
依據上文所描述之例示性的圖式，可以依據本發明揭露的主要目的而實現之程序方法在參閱第9圖之流程圖將更容易瞭解。雖然為了簡化解釋之目的，第9圖之方法是以串列方塊而顯示及描述，應該要理解及瞭解的是所請求之標的並非藉由該方塊之順序所限定，如同某些方塊可以以不同的順序或同時以由在此所描繪及描述之其它區塊而發生。再者，並非所有說明的方塊可能需要實現在此所描述之方法。此外，更應該瞭解的是本說明書全文所揭露之方法可以儲存在製造商之文件上以促使傳輸及轉移此類的方法至電子裝置。製造商所使用之名稱文件是意在含括可從任何適當的電腦可讀取的裝置所存取之電腦程式、結合傳輸之裝置、儲存媒介或類似裝置或該裝置之適當的組合。
今參閱第12圖，該圖說明依據在此所揭露一個或一個以上之實施例之用於操作具有揮發性元件之非揮發性記憶體單元之方法之例子之流程圖。流程圖1200 可以開始於步驟1202，其中該方法包含施加大於較低閥值電壓及小於較高閥值電壓之第一電壓至選擇器裝置之第一電極，其中，該選擇器裝置是在高電阻狀態以回應該第一電壓並且第一電荷是維持在金氧半電晶體之閘極上。
在步驟1204，該方法可以包含施加大於該較高閥值電壓之第二電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入低電阻狀態以回應於該第二電壓並且第二電荷累積在該金氧半電晶體之該閘極上。
在步驟1206，該方法可以包含施加大於該較低閥值電壓及小於該較高閥值電壓之第三電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入該高電阻狀態以回應於該第三電壓並且該第二電荷的至少一部分是維持在該金氧半電晶體之該閘極上，其中，該第二電荷之該部分大於該第一電荷。
在一個或一個以上之更進一步的實施例中，移除該第二正電壓更可以包括從該電容器結構之該第一端點移除施加的電壓。在另一個實施例中，高電阻狀態至該低電阻狀態之比值是在接近10E7：1至接近10E10：1之範圍；或接近10E9：1至接近10E11：1之範圍內。依據替代或額外的實施例，該第一正閥值可以是在大約1.25至大約1.5伏特之範圍內，並且該第二正閥值可以在大約1.5伏特至大約1.8伏特之範圍內。在一個或一個以上之更進一步的實施例中，在該第一正閥值電壓及該第二正閥值電壓之間之差異可以在大約0.1伏特之範圍內。在其它實施 例中，接續從該電容器之該第一端點移除該第二正電壓方法1200更可以包括：施加正讀取電壓至該金氧半電晶體之該源極，其中該正讀取電壓是小於該第二正閥值電壓；連結接地至該金氧半電晶體之該汲極；以及從該源極至該汲極感測讀取電流以回應於該正讀取電壓，其中該讀取電流為關聯於該記憶體電路之狀態。
依據一個或一個以上之其它的實施例，方法1200可以額外地包括施加第一負電壓至該電容器結構之該第一端點，其中，當該第一負電壓小於第一負閥值電壓時，該選擇器裝置是在低電阻狀態，至少某些第一電荷累積在該金氧半電晶體之該閘極上是消散的，並且第二電荷是累積在該金氧半電晶體之該閘極上。再者，方法1200可以包括從該電容器結構之該第一端點移除該第一負電壓，以造成該選擇器裝置是在該高電阻狀態並且造成該第二電荷是維持累積在該金氧半電晶體之該閘極上。在一個或一個以上之其它實施例中，該第一負閥值電壓是在大約-1.5伏特至大約-1.8伏特之範圍內。在其它實施例中，在從該電容器之該第一端點移除該第一負電壓後，方法1200可以額外地包括：施加讀取電壓至該金氧半電晶體之源極；連接接地至該金氧半電晶體之汲極；以及從該源極至該汲極感測讀取電流以回應於該讀取電壓，其中，該讀取電流為關聯該記憶體電路之狀態。
操作環境之例子
在本揭露之各種實施例中，所揭露之記憶 體架構可以使用作為獨立的或與CPU或微電腦整合的內嵌式記憶體裝置。某些實施例可以實現例如作為部分電腦記憶體(例如，隨機存取記憶體、快取記憶體、唯讀記憶體、儲存記憶體或類似記憶體)。其它實施例可以實現例如作為可攜式記憶體裝置。適當的可攜式記憶體裝置之例子可以包含可移除記憶體，諸如安全數位(SD,secure digital)卡、通用序列匯流排(USB,universal serial bus)隨身碟(memory stick)、CF(compact flash)卡或類似記憶體或該前述記憶體之適當組合。(參見例如，在下文中之第13圖及第14圖)。
NAND閘快閃是使用於CF裝置、通用序列匯流排裝置、安全數位卡、固態硬碟(SSD,solid state drive)及儲存級記憶體以及其它形式的因子。雖然NAND閘在供給該裝置以縮減至較小的裝置及較高的晶片密度在過去十年來已經證明是成功的技術，如同技術縮減超過25奈米(nm)記憶體單元技術，發明者已經確認幾個變得明確之結構、性能及可靠度問題。這些或類似的考量可以藉由某些或所有該揭露的目的而強調。
為了提供前後文用於該所揭露之標的之各種態樣，第13圖以及該下列的討論，是意在提供其中該揭露之標的之各種態樣可以實現或處理之適當的環境之主要、一般的描述。雖然該標的已經在上文中用於製造或操作該電子記憶體之電子記憶體及程序方法之一般前後文中作描述，熟習該項技藝之人士將會瞭解該主要的揭露亦可以實現於記憶體之其它組件/層、記憶體架構或程序方法之 組合。再者，熟習該項技藝之人士將會瞭解該揭露的程序可以實現在處理系統或電腦處理器之內，不論是獨立的或結合主電腦，該方法可以包含單一處理器或多重處理器電腦系統、迷你計算裝置、大型計算機以及個人電腦、手持式計算裝置(例如，PDA、智慧手機、手錶)、微處理器型或可程式化消費性或工業電子及類似裝置。該說明的目的亦可以實施於分散式計算環境，其中任務是藉由透過通訊網路所連結之遠端處理裝置而執行。然而，某些若並非所請求的創新之所有態樣可以實施於獨立的電子裝置上，諸如記憶卡、快閃記憶體模組、可移除記憶體或類似裝置。 在分散式計算環境中，程式模組可以位在局部及遠端記憶體儲存模組或裝置兩者內。
第13圖依據本揭露之態樣說明用於記憶體單元陣列1302之操作及控制環境1300之例子之方塊圖。 在本揭露之至少其中一項態樣中，記憶體單元陣列1302可包括各種記憶體單元技術。尤其，記憶體單元陣列1302可以包括兩端點的記憶體，諸如具有經離子植入至傳導多晶矽材料形成電阻式切換媒介之電阻式記憶體單元，如同本文所描述。
行控制器1306可以鄰接記憶體單元陣列1302而形成。再者，行控制器1306可以與記憶體單元陣列1302之位元線電性耦接。行控制器1306可以控制個別的位元線、施加適當的程式、抹除或讀取電壓至選擇的位元線。
此外，操作及控制環境1300可以包括列控制器1304。可以鄰接至行控制器1306而形成，並且與記憶體單元陣列1302之字元線電氣連接。列控制器1304可以選擇記憶體單元中具有適當選擇電壓之特定列。再者，列控制器1304藉由施加適當的電壓在選擇的字元線以促進程式化、抹除或讀取操作。
時脈來源1308可以提供個別的時脈脈衝以促進用於列控制1304及行控制1306之讀取、寫入及程式化操作之時序。時脈來源1308更可以促進字元線或位元線之選擇以回應於由操作及控制環境1300所接收之外部或內部指令。輸入/輸出緩衝1312可以連接至外部主要裝置，諸如藉由輸入/輸出緩衝器或其它輸入/輸出通訊介面之電腦或其它處理裝置(未描繪)。輸入/輸出緩衝1312可以經由配置以接收寫入資料、接收抹除指令、輸出讀取資料及接收位址資料及指令資料、以及用於個別指令之位址資料。 位址資料可以藉由位址暫存器1310傳送至列控制器1304及行控制器1306。此外，輸入資料經由訊號輸入線傳送至記憶體單元陣列1302，並且輸出資料經由訊號輸出線從記憶體單元陣列1302而接收。輸入資料可以由該主要裝置接收，並且輸出資料可以經由該輸入/輸出緩衝器傳送至該主要裝置。
從該主要裝置所接收之指令可以提供至指令介面1314。指令介面1314可經配置以從該主要裝置接收控制訊號，並且決定輸入至該輸入/輸出緩衝1312的資 料是否是寫入資料、指令或位址。輸入指令可以轉移至狀態機器1316。
狀態機器1316可經配置以管理記憶體單元陣列1302之程式化及再程式化。狀態機器1316經由輸入/輸出介面1312及指令介面1314從該主要裝置接收指令，並且管理讀取、寫入、抹除、資料輸入、資料輸出及關聯記憶體單元陣列1302之類似功能。在某些態樣中，狀態機器1316可以發送及接收關於成功的接收或各種指令之執行之認知及負值認知。
在一項實施例中，狀態機器1316可以控制類比電壓波形產生器1318，該類比電壓波形產生器1318提供讀取/寫入及程式化/抹除訊號至列控制1304及行控制1306。
為了實現讀取、寫入、抹除、輸入、輸出等等，功能性、狀態機器1316可以控制時脈來源1308。 時脈來源1308之控制可以造成經由配置以促使列控制器1304及行控制器1306實現該特定的功能性之輸出時脈。 輸出時脈可以藉由例如行控制器1306轉移至選擇的位元線或藉由例如列控制器1304轉移至選擇的位元線。
揭露之說明的態樣亦可以實行於分散式計算環境，其中特定的任務是藉由透過通訊網路所連結之遠端處理裝置所執行。在分散式計算環境中，程式模組或儲存資訊、指令或類似資訊可以位在局部或遠端記憶體儲存裝置中。
再者，應該瞭解的是本文所描述之各種組件可以包含電氣電路，該電氣電路可以包含適當價值之組件及電路元件以實現該主要創新之實施例。再者，可以瞭解的是很多該各種組件可以實現於一個或一以上之IC晶片上。例如，在其中一項實施例中，一組組件可以實現於單一IC晶片內。在其它實施例中，一個或一個以上之個別的組件是製造或實現在個別的IC晶片上。
接續第14圖，在下文所描述之系統及程序可以在硬體內實施，諸如單一積體電路(IC)晶片、多重IC、特殊應用積體電路(ASIC,application specific integrated circuit)或類似硬體。再者，其中某些或所有呈現在每一個程序中之程序方塊之順序不應視為限定。而是應該瞭解到某些程序方塊可以以各種不同的順序而執行，並非所有順序可以明確地在此作說明。
參閱第14圖，用於實現所請求之標的之各種態樣的合適環境1400包含電腦1402。該電腦1402包含處理單元1404、系統記憶體1406、轉碼器1435及系統匯流排1408。該系統匯流排1408耦接包含(但不限定於)該系統記憶體1406之系統組件至該處理單元1404。該處理單元1404可以是任何各種可獲得的處理器。雙微處理器及其它多重處理器架構亦可以使用作為該處理單元1404。
該系統匯流排1408可以是包含記憶體匯流排或記憶體控制器、周邊匯流排或外部匯流排之任何數種類型的匯流排結構，或者使用任何各種可獲得的匯流排架 構之區域匯流排，包含(但不限定於)工業標準架構(ISA,Industrial Standard Architecture)、微通道架構(MSA,Micro-Channel Architecture)、延伸工業標準架構(EISA,Extended Industrial Standard Architecture)、智能驅動電子(IDE,Intelligent Drive Electronics)、視訊電子標準協會區域匯流排(VLB,Video Electronic Standards Association Local Bus)，週邊元件互連(PCI,Peripheral Component Interconnect)、匯流排網卡(Card Bus)、通用序列匯流排(USB,Universal Serial Bus)、繪圖加速埠(AGP,Advanced Graphics Port)、個人電腦儲存卡國際聯盟匯流排(PCMCIA,Personal Computer Memory Card International Association bus)、火線(IEEE 1394)及小型電腦系統介面(SCSI,Small Computer Systems Interface)。
該系統記憶體1406包含揮發性記憶體1410及非揮發性記憶體1412，該系統記憶體1406在各種實施例中可以使用一個或一個以上之該揭露的記憶體架構。基本輸入/輸出系統(BIOS,basic input/output system)，含有基本例行事務以在該電腦1402內之元件之間轉移資訊，諸如在啟動期間，是儲存於非揮發性記憶體1412內。此外，依據本發明，轉碼器1435可以包含編碼器或解碼器之至少其中一個，其中編碼器或解碼器之該至少其中一個可以組成硬體、軟體或硬體及軟體之組合。雖然，轉碼器1435是描繪為分離的組件，轉碼器1435可以包含在非揮發性記憶體1412內。藉由說明，且非限定，非揮發性記憶體1412可 以包含唯讀記憶體(ROM,read only memory)、可程式唯讀記憶體(PROM,programmable ROM)、電子可程式唯讀記憶體(EPROM,electrically programmable ROM)、電子可抹除可程式唯讀記憶體(EEPROM,electrically erasable programmable ROM)或外閃記憶體。非揮發性記憶體1412在至少某些實施例中可以使用一個或一個以上之該揭露的記憶體裝置。 再者，非揮發性記憶體1412可以是電腦記憶體(例如，實體整合於電腦1402或該電腦之主機板)或可移除記憶體。 所揭露的實施例可以實現所具有之適當的可移除記憶體之例子可以包含安全數位(SD,secure digital)卡、CF(compact flash)卡、通用序列匯流排(USB,universal serial bus)、隨身碟(memory stick)、或該類似記憶體。揮發性記憶體1410包含隨機存取記憶體(RAM,random access memory)，該隨機存取記憶體負責作為外部快取記憶體，並且在各種實施例中，亦可以使用一個或一個以上之揭露的記憶體裝置。藉由說明及並非限定，隨機存取記憶體可以很多形式而獲得諸如靜態隨機存取記憶體(SRAM,static RAM)、動態隨機存取記憶體(DRAM,dynamic RAM)、同步動態隨機存取記憶體(SDRAM,synchronous DRAM)、雙倍資料率同步動態隨機存取記憶體(DDR SDRAM,double data rate SDRAM)及增強型同步動態隨機存取記憶體(ESDRAM,enhanced SDRAM)等等。
電腦1402亦可包含可移除/非可移除、揮發性/非揮發性電腦儲存媒體。第14圖說明，例如，碟片儲 存1414。碟片儲存1414包含(但並非限定於)類似磁碟機之裝置、固態硬碟(SSD,solid state disk)、軟式磁碟機、磁帶磁碟機、Jaz磁碟機、Zip磁碟機、LS-100磁碟機、快閃記憶卡或隨身碟。此外，碟片儲存1414可以包含個別儲存媒體或與其它儲存媒體組合，該其它儲存媒體包含(但不限於)諸如唯讀記憶光碟裝置(CD-ROM)、可記錄式光碟機(CD-R Drive)、可重覆寫入式光碟機(CD-RW Drive)或數位多功能唯讀記憶光碟機(DVD-ROM)。為了促進該光碟儲存裝置1414至該系統匯流排1408之連接，通常使用可移除或非可移除介面，諸如介面1416。應該要瞭解的是儲存裝置1414可以儲存關於使用者之資訊。此類資訊可以儲存在或提供給伺服器或在使用者裝置上執行之應用程式。在其中一項實施例中，使用者可被通知(例如，藉由輸出裝置1436)儲存至碟片儲存1414或傳輸至該伺服器或應用程式之資訊的類型。使用者可以經提供而有機會選擇加入或選擇退出具有以該伺服器或應用程式所收集或分享之此類資訊(例如，藉由來自輸入裝置1428之輸入)。
應該要瞭解的是，第14圖描述負責作為在使用者及在適當的操作環境1400中所描述之基本電腦資源之間之媒介的軟體。此類軟體包含作業系統1418。可以儲存在碟片儲存1414上之作業系統1418負責控制及分配該電腦系統1402之資源。應用程式1420透過程式模組1424及程式資料1426善用該作業系統1418之資源的管理，諸如儲存在系統記憶體1406內或在碟片儲存1414上之開機/ 關機執行表及類似程序。應該要瞭解的是所請求之標的可以以各種作業系統或作業系統之組合而實現。
使用者透過輸入裝置1428輸入指令或資訊進入該電腦1402。輸入裝置1428包含，但不限於，諸如滑鼠之指標裝置、軌跡球、針筆、觸控板、鍵盤、麥克風、搖桿、遊戲手把、衛星天線、掃描器、電視卡、數位相機、數位攝影機、網路攝影機及類似裝置。這些及其它輸入裝置經由介面埠1430透過該系統匯流排1408連接至該處理單元1404。介面埠1430包含，例如序列埠、並列埠、遊戲埠及通用序列匯流排。輸出裝置1436使用某些與輸入裝置1428所使用之相同類型的埠。因此，例如，通用序列匯流排可用以將資訊輸入至電腦1402及從電腦1402輸出至輸出裝置1436。輸出轉接器1434經由提供以說明某些輸出裝置1436類似螢幕、揚聲器及印表機、以及其他輸出裝置1346，這些輸出裝置需要特殊的轉接器。藉由說明及並非限定，該輸出轉接器1434包含提供在該輸出裝置1436及該系統匯流排1408之間的連接手段之影音卡。應該注意的是，其它裝置或裝置之系統提供輸入及輸出兩者的能力，諸如遠端電腦1438。
電腦1402可以使用邏輯連線至一個或一個以上之遠端電腦，諸如遠端電腦1438，而操作於網路環境中。該遠端電腦1438可以是個人電腦、伺服器、路由器、網路個人電腦、工作站、微處理器型應用、同等級的裝置、智慧手機、平板或其它網路結點，並且通常包含很多關於 電腦1402所描述之元件。為了簡潔之目的，僅記憶體儲存裝置1440是與遠端電腦1438一起說明。遠端電腦1438是邏輯上透過網路介面1442並且接著經由通訊連接1444之連接而連接至電腦1402。網路介面1442包含有線或無線通訊網路，諸如區域網路(LAN,local-area networks)及廣域網路(WAN,wide-area networks)以及蜂巢式網路。區域網路技術包含光纖分散式資料介面(FDDI,Fiber Distributed Data Interface)、銅線分散式資料介面(CDDI,Copper Distributed Data Interface)、乙太網路(Ethernet)、記號環(Token Ring)及類似技術。廣域網路技術包含，但不限定於，點對點連結、類似整合服務數位網路(ISDN,Integrated Services Digital Networks)之電路交換式網路及在該技術上之變化、封包交換式網路及數位用戶線路(DSL,Digital Subscriber Lines)。
通訊連接1444意指經由使用以連接該網路介面1442至該匯流排1408之硬體/軟體。雖然通訊連接1444是顯示用於在電腦1402內部之說明明確性，該通訊連接1444亦可以連接外部的電腦1402。必須用於連線至該網路介面1442之該硬體/軟體包含，僅用於例示性之目的，內部及外部技術，諸如包含一般電話等級數據機之數據機、纜線數據機及數位用戶線路數據機、整合服務數位網路轉接器及有線與無線乙太網路卡、集線器及路由器。
如同本文所使用的，名詞“組件”、“系統”、“架構”及類似名詞是意在意指電腦或電子相關的 實體，不論硬體、硬體及軟體之組合、軟體(例如，執行檔)或靭體。例如，組件可以是電晶體、記憶體單元、電晶體或記憶體單元之配置、閘極陣列、可程式閘極陣列、特殊應用積體電路、控制器、處理器、在該處理器上執行之程序、物件、可執行檔、程式或具有半導體記憶體之存取或介面化之應用程式、電腦或類似者之一個或一個以上，或前述之適當組合。該組件可以包含可抹除程式(例如，至少部分儲存於可抹除記體內之程序指令)或硬體程式(例如，在製造上燒錄於非可抹除記憶體內部之程序指令)。
藉由說明，由記憶體及處理器兩者所執行之程序可以是組件。如同另一個例子，架構可以包含電子硬體(例如、並列或序列電晶體)、處理指令及處理器之配置，該配置以適合電子硬體之配置方式而實現該處理指令。此外，架構可以包含單一組件(例如，電晶體、閘極陣列，…)或組件之配置(電晶體的串聯或並聯、與程式電路、電源導線、電氣接地、輸入訊號線路及輸出訊號線路連接之閘極陣列等等)。系統可以包含一個或一個以上之組件以及一個或一個以上之架構。系統的其中一個例子可以包含包括交錯輸入/輸出線路及傳遞閘極電晶體之切換式方塊架構，以及電源、訊號產生器、通訊匯流排、控制器、輸出/輸入介面、位址暫存器等等。應該要瞭解在定義上之某些重疊是可以預期的，並且架構或系統可以是獨立的組件或另一個架構、系統等等之組件。
除了前述，所揭露之標的可以實現作為一 種方法、裝置或使用典型的製造、程式化或工程技術以生產硬體、靭體、軟體或該技術之任何適當的組合以控制電子裝置實現所揭露之標的之製造品。其中本文所使用之名詞“裝置”或“製造品”是意在包含電子裝置、半導體裝置、電腦或從任何電腦可讀取裝置可存取之電腦程式、載體或媒體。電腦可讀取媒體可以包含硬體媒體或軟體媒體。此外，該媒體可以包含非暫態的媒體或傳輸媒體。在其中一個例子中，非暫態媒體可以包含電腦可讀取硬體媒體。電腦可讀取硬體媒體之特殊的例子可以包含但不限定於磁式儲存裝置(例如，硬碟、軟碟、磁帶…)、光學碟片(例如，光碟(CD,compact disk)、數位多功能光碟(DVD,digital versatile disk)、智慧卡及快閃記憶體裝置(例如，記憶卡、隨身碟、驅動金鑰…)。電腦可讀取傳輸媒體可以包含載波或類似媒體。當然，熟習該項技藝之人士將會瞭解很多修正可以達成該配置而不會脫離該揭露之標的之範疇及精神。
上文已經完成之描述包含該目的創新之例子。當然，不可能描述用於描述該目的創新之目的之組件或方法之每一個可想像到的組合，但是一般熟習該項技藝之人士可以瞭解該主要創新之很多更進一步的組合及變更是可能的。因此，該揭露之標的是意在含括所有落在該揭露之精神及範疇內之此類的變更、修正及變化。再者，在某種程度上名詞“包含(includes)”、“包含(including)”、“具有(has)”或“具有(having)”及該名詞 之變化是用於不論在該詳細說明中或該申請專利範圍中，此類名詞是意在以類似於該名詞“包括(comprising)”之方式而全部包含在內如同“包括(comprising)”是意在解釋當使用作為在申請專利範圍中之轉換的字詞。
在各種實施例中，施加至該記憶體裝置之電壓說明是線性的。在其它實施例中，該電壓可以是非線性的、步階類型功能或類似線型。
再者，字詞“例示性”本文使用以意指提供作為例子、範例或說明。任何本文作為“例示性”所描述之目的或設計並非必須理解為較佳的或優於超過其它目的或設計。當然，該字詞例示性之使用是意在以具體的方式呈現概念。如同在該應用中所使用的，該名詞“或”是意在意指包含的“或”而非排除的“或”。意即，除非特別提及或由文章中明確看出，“X使用A或B”是意在意指任何該自然的包含變更。意即，若X使用A；X使用B；或X使用A及B兩者，則“X使用A或B”在任何該前述的例子中是滿足的。此外，如同使用於該應用及該附加的申請專利範圍所使用之冠詞“a”及“an”，除非特別提及或由文章中明確看出以導向單一形式，通常應該理解意指“一個或一個以上”。
此外，詳細描述之某些部分已經依據在電子記憶體內之資料位元上之演算法或程序操作而呈現。這些程序描述或代表是由熟習該項之人士所使用之機制以有效地傳遞本身工作的本質至具等同技藝之其他人士。程序 在此通常想像為是導致所需結果之動作之自我一致的順序。該動作是需要實體數量之實體處理之動作。通常，雖然並非必要，該數量採取能夠儲存、轉移、組合、比較及/或其它處理之電氣或磁性訊號之形式。
訊號已經輕易可證明為，主要用於一般使用之理由，指稱該訊號為位元、數值、元素、符號、字元、項目、數字或類似名稱。然而，應該瞭解的是所有這些及類似的名詞是在結合該適當的實體數量並且僅是施加至該數量之方便的標示。除非特別陳述否則或由該前述的討論顯而易見的，可以瞭解於整個該揭露之標的，使用諸如處理、計算、複製、模擬、決定或傳輸及類似描述之名詞，意指處理系統之動作及程序及/或類似的消費者或工業電子裝置或機器，該名詞處理或轉換表示作為在該電路內之實體(電氣或電子)數量、該電子裝置之暫存器或記憶體之資料或訊號，成為類似地呈現作為在該機器或電腦系統記憶體或暫存器或其它此類的資訊儲存、轉移及/或顯示裝置之內部之實體數量之其它資料或訊號。
關於由上文描述的組件、架構、電路、程序及類似名稱所執行之各種功能，經使用以描述此類的組件之名詞(包含對於“手段(means)”之參考)是意在符合，除非另有其它指示，執行該描述組件(例如，功能上等同)之標示功能之任何組件，即使並非結構上等同於該揭露的結構，該結構執行在此說明的該實施例之例示性目的中之該功能。此外，雖然特定的特徵已經依據數個實現之僅其 中一項做揭露，當可能需要及有益於任何給定或特定的應用時，此類特徵可以與該其它實現之一個或一個以上之其它特徵做結合。亦將瞭解到該實施例包含系統以及具有電腦可執行的指令之電腦可讀取媒體而用於執行該各種程序之動作及/或事件。
200‧‧‧非揮發性記憶體裝置
202‧‧‧第一端點
204‧‧‧第二端點
206‧‧‧選擇器裝置
208、214‧‧‧閘極
210、216‧‧‧源極
212、218‧‧‧汲極
220‧‧‧電壓源

Claims (25)

  1. 一種用於操作記憶體電路之方法，該記憶體電路包括電容器結構、選擇器裝置及金氧半電晶體，其中，該電容器結構包括第一端點及第二端點，該選擇器裝置包括連接至該第二端點之第一電極及連接至該金氧半電晶體之閘極之第二電極，其中，該選擇器裝置係關聯於較高閥值電壓及較低閥值電壓，且該金氧半電晶體亦包含源極及汲極，該方法包括：施加大於該較低閥值電壓及小於該較高閥值電壓之第一電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置是位在高電阻狀態以回應於該第一電壓，且第一電荷維持在該金氧半電晶體之該閘極上；施加大於該較高閥值電壓之第二電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入低電阻狀態以回應於該第二電壓，且第二電荷累積在該金氧半電晶體之該閘極上；以及在該步驟之後施加大於該較低閥值電壓及小於該較高閥值電壓之第三電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入該高電阻狀態以回應於該第三電壓，且該第二電荷之至少一部分維持在該金氧半電晶體之該閘極上，其中，該第二電荷之該部分多於該第一電荷。
  2. 如申請專利範圍第1項所述之方法，其中，施加該第三電壓包括將施加至該選擇器裝置之該第一電極之電 壓降低至接地。
  3. 如申請專利範圍第1項所述之方法，其中，施加該第一電壓包括施加第四電壓至該電容器結構之該第一端點，其中，該第四電壓是在大約零伏特至小於大約3伏特之範圍內；以及其中，施加該第二電壓包括施加第五電壓至該電容器結構之該第一端點，其中，該第五電壓是在大於大約3伏特至大約4伏特之範圍內。
  4. 如申請專利範圍第1項所述之方法，更包括：施加讀取電壓至該金氧半電晶體之該源極；耦接接地至該金氧半電晶體之該汲極；以及感測從該源極至該汲極之第一讀取電流以回應於該讀取電壓，其中，該第一讀取電流係關聯於維持在該金氧半電晶體之該閘極上之電荷的數量。
  5. 如申請專利範圍第4項所述之方法，其中，該記憶體電路之第一狀態係關聯於維持在該金氧半電晶體之該閘極上之該第一電荷；以及其中，該記憶體電路之第二狀態係關聯於維持在該金氧半電晶體之該閘極上之該第二電荷之該部分。
  6. 如申請專利範圍第1項所述之方法，更包括：施加低於該較低閥值電壓之第四電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入該低電阻狀態，其中，該第二電荷之該部分的一些從該金氧半電晶體之該閘極消散，並且其中，第三電荷維持在 該金氧半電晶體之該閘極上以回應於該第四電壓；以及施加大於該較低閥值電壓及小於該較高閥值電壓之第五電壓至該選擇器裝置之該第一電極，其中，該選擇器裝置進入該高電阻狀態以回應於該第五電壓，並且該第三電荷之至少一部分維持在該金氧半電晶體之該閘極上，其中，該第三電荷之該部分少於該第二電荷之該部分。
  7. 如申請專利範圍第1項所述之方法，其中，該第一電壓及該第三電壓為接地；其中，施加該第二電壓包括將施加至該選擇器裝置之該第一電極之電壓從接地線性地增加至該第二電壓。
  8. 一種記憶體裝置包括：包括第一端點及第二端點之電容器結構，其中，該第一端點經配置成為該記憶體裝置之第一端點及經配置以接收複數個輸入電壓；包括第一電極及第二電極之選擇器裝置，其中，該第一電極耦接至該電容器之該第二端點，其中，當施加第一電壓橫跨該第一電極及該第二電極時，該選擇器裝置具有高電阻狀態之特徵，其中，該第一電壓大於負閥值電壓及小於正閥值電壓，並且其中，當施加第二電壓橫跨該第一電極及該第二電極時，該選擇器裝置具有低電阻狀態之特徵，其中，該第二電壓大 於該正閥值電壓；以及耦接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括源極、汲極、及耦接至該選擇器裝置之該第二電極之閘極，其中，該金氧半電晶體具有高傳導狀態或低傳導狀態之特徵以回應儲存在該閘極上之電荷大小。
  9. 如申請專利範圍第8項所述之記憶體裝置，其中，該選擇器裝置之該高電阻狀態相較於該選擇器裝置之該低電阻狀態之比值是在大約1×109：1至大約1×1011：1之範圍內。
  10. 如申請專利範圍第8項所述之記憶體裝置，更包括耦接至該金氧半電晶體之該源極或該汲極之至少一個額外金氧半電晶體，其中，該至少一個額外金氧半電晶體係經配置以從在記憶體陣列中之其它記憶體裝置電性耦接或電性不耦接該記憶體裝置。
  11. 如申請專利範圍第8項所述之記憶體裝置，其中，該正閥值電壓是在大約0.5伏特至大約1.7伏特之範圍內。
  12. 如申請專利範圍第8項所述之記憶體裝置，其中，該第二電壓大於該正閥值電壓或小於負閥值電壓；以及其中，該負閥值電壓是在大約-0.3伏特至大約-1.7伏特之範圍內。
  13. 如申請專利範圍第11項所述之記憶體裝置， 其中，該第二電壓是施加橫跨該選擇器裝置之該第一電極及該第二電極以回應施加至該記憶體裝置之該第一端點之電壓；以及其中，該電壓是在大約3.5伏特至大約4.5伏特之範圍內。
  14. 如申請專利範圍第8項所述之記憶體裝置，其中，該選擇器裝置包括：包括第一金屬材料之該第一電極；接觸於該第一電極之選擇器材料的層；接觸於該選擇器材料的該層及包括第二金屬材料之該第二電極；其中，該第一金屬材料係經配置以提供傳導離子至該選擇器材料，以回應施加在橫跨該第一電極及該第二電極之大於該正閥值電壓之電壓，其中，該選擇器材料係經配置以允許該傳導離子滲入該選擇器材料的該層內，以回應施加在橫跨該第一電極及該第二電極之大於該正閥值電壓之該電壓。
  15. 一種非揮發性記憶體裝置，包括：經配置以提供程式化電壓、抹除電壓及讀取電壓之電壓源；耦接至該電壓源之電容器結構，其中，該需容器結構包括第二端點及耦接至該電壓源之第一端點；耦接至該電容器結構之選擇器裝置，其中，該選擇器裝置包括第二電極及耦接至該電容器之該第二端 點之第一電極，其中，該選擇器裝置經配置以位在低電阻狀態以回應施加至該電容器結構之該第一端點之第一電壓，其中，該第一電壓包括該程式化電壓及該抹除電壓，並且其中，該選擇器裝置經配置以位在高電阻狀態以回應施加至該電容器結構之該第一端點之該讀取電壓；以及耦接至該選擇器裝置之金氧半電晶體，其中，該金氧半電晶體包括源極、汲極、在該源極及汲極之間的通道、及耦接至該選擇器裝置之該第二電極之閘極，其中，該閘極經配置以累積第一電荷以回應施加至該電容器結構之該第一端點之該程式化電壓，其中，該閘極經配置以累積第二電荷以回應施加至該電容器結構之該第一端點之該抹除電壓，並且其中，該閘極經配置以維持累積在該閘極上之電荷的至少一部分以回應施加至該電容器結構之該第一端點之該讀取電壓，其中，當該閘極維持該第一電荷之第一部分之累積時，在該源極及該汲極之間的該通道是在傳導狀態，並且其中，當該閘極維持該第二電荷之第二部分之累積時，在該源極及汲極之間的該通道是位在非傳導狀態，其中，該第一電荷多於該第二電荷，並且其中，該通道具有大約0.200微米之深度，而該閘極具有小於大約0.100微米之寬度。
  16. 如申請專利範圍第15項所述之非揮發性記憶體裝置，其中，該高電阻狀態及該低電阻狀態之電阻具有比值 在大約1×109：1及1×1011：1之範圍內。
  17. 如申請專利範圍第15項所述之非揮發性記憶體裝置，更包括耦接至該金氧半電晶體之該源極之電流感測器，其中，該電流感測器經配置以決定在該源極及該汲極之間的該通道是否在該傳導狀態或該非傳導狀態內。
  18. 如申請專利範圍第15項所述之非揮發性記憶體裝置，其中，該程式化電壓包括大於第一正電壓之第一電壓，以及其中，該抹除電壓包括低於第一負電壓之第二電壓。
  19. 如申請專利範圍第18項所述之非揮發性記憶體裝置，其中，該讀取電壓大於該第一負電壓及低於該第一正電壓。
  20. 如申請專利範圍第18項所述之非揮發性記憶體裝置，其中，該第一正電壓是在大約3伏特至大約5伏特之範圍內。
  21. 如申請專利範圍第15項所述之非揮發性記憶體裝置，其中，該高電阻狀態之電阻是大於1G Ω。
  22. 如申請專利範圍第15項所述之非揮發性記憶體裝置，更包括：連接至該金氧半電晶體之第二金氧半電晶體，其中，該第二金氧半電晶體包括第二源極、第二汲極及第二閘極，其中，該第二金氧半電晶體之該第二源極 或該第二汲極分別耦接至該金氧半電晶體之該汲極或該源極；包括複數個位元線、複數個字元線及複數個致能線之十字交錯陣列，其中，該電容器結構之該第一端點係經由該複數個字元線的字元線耦接至該電壓源，其中，該第二金氧半電晶體之該閘極耦接至複數個致能線的致能線，並且其中，該第二金氧半電晶體之汲極耦接至該複數個位元線的位元線；以及耦接至該十字交錯陣列之感測電路，其中，該金氧半電晶體之該源極耦接至該感測電路之輸入。
  23. 如申請專利範圍第15項所述之非揮發性記憶體裝置，具有低於20奈米技術的最小特徵尺寸。
  24. 如申請專利範圍第15項所述之非揮發性記憶體裝置，其中，該選擇器裝置的該第一電極和該第二電極是藉由回到半導體晶片之後段金屬層而形成。
  25. 如申請專利範圍第15項所述之非揮發性記憶體裝置，其中，該選擇器裝置包括：包括第一金屬材料之該第一電極；接觸於該第一電極之選擇器材料的層；接觸於該選擇器材料的該層及包括第二金屬材料之該第二電極；其中，該第一金屬材料係經配置以提供傳導離子至該選擇器材料，其中，該選擇器材料係經配置以允許該傳導離子 形成通過選擇器材料的該層的電氣連續細絲以回應於施加在橫跨該第一電極及該第二電極之大於該正閥值電壓之該電壓。
TW104122122A 2014-07-09 2015-07-08 利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元 TWI595483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/066,504 US9685483B2 (en) 2014-07-09 2016-03-10 Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462022594P 2014-07-09 2014-07-09
US14/717,185 US9460788B2 (en) 2014-07-09 2015-05-20 Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor

Publications (2)

Publication Number Publication Date
TW201610991A TW201610991A (zh) 2016-03-16
TWI595483B true TWI595483B (zh) 2017-08-11

Family

ID=55068049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122122A TWI595483B (zh) 2014-07-09 2015-07-08 利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元

Country Status (5)

Country Link
US (3) US9460788B2 (zh)
JP (1) JP6120911B2 (zh)
KR (1) KR101834426B1 (zh)
CN (1) CN105304132B (zh)
TW (1) TWI595483B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
CN105118528B (zh) * 2015-07-14 2017-11-24 江苏时代全芯存储科技有限公司 非挥发性记忆装置、可编程电路以及内容可定址记忆体
CN105097023B (zh) * 2015-07-22 2017-12-12 江苏时代全芯存储科技有限公司 非挥发性存储单元以及非挥发性存储装置
US9508399B1 (en) * 2016-05-03 2016-11-29 HGST Netherlands B.V. Residual capacitance performance booster
DE102016110384A1 (de) * 2016-06-06 2017-12-07 Infineon Technologies Ag Verfahren zum Halbleiterbauelementdesign und zur Halbleiterbauelementherstellung sowie entsprechende Halbleiterbauelemente
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
FR3056011B1 (fr) * 2016-09-09 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de selection d’une cellule memoire
US10580978B2 (en) 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10297316B2 (en) 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena
US10991435B2 (en) 2017-09-29 2021-04-27 Intel Corporation Vertical flash memory cell with selector for fast read
WO2019066964A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DRAM 1S-1C WITH NON-VOLATILE CBRAM ELEMENT
US10748594B2 (en) * 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation
CN111223868A (zh) * 2018-11-27 2020-06-02 钰成投资股份有限公司 半导体非挥发性存储元件结构
US11114448B2 (en) 2019-07-09 2021-09-07 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11227654B2 (en) * 2019-07-30 2022-01-18 Crossbar, Inc. Resistive random-access memory and architecture with select and control transistors
US11183236B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with built-in amplifying function, memory device and method using the same
JP2021047937A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US11043497B1 (en) * 2019-12-19 2021-06-22 Micron Technology, Inc. Integrated memory having non-ohmic devices and capacitors
US11423981B2 (en) 2020-12-10 2022-08-23 Micron Technology, Inc. Decoding for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100124093A1 (en) * 2008-11-14 2010-05-20 Kabushiki Kaisha Toshiba Ferroelectric memory
US20120236650A1 (en) * 2011-03-18 2012-09-20 Crossbar, Inc. Nand archtecture including resitive memory cells

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123645A (ja) 1987-11-05 1989-05-16 Fuji Electric Co Ltd 電気集じん装置
JP2000058681A (ja) * 1998-08-05 2000-02-25 Matsushita Electron Corp 不揮発性半導体メモリ装置及びその駆動方法
JP4212079B2 (ja) 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
US8218350B2 (en) 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
JP2001249324A (ja) 2000-03-03 2001-09-14 Hitachi Ltd 液晶表示装置
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6917078B2 (en) 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6795338B2 (en) 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
DE10320239B4 (de) 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
US7274064B2 (en) 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7176530B1 (en) 2004-03-17 2007-02-13 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having n-channel channel-junction field-effect transistor
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US6990017B1 (en) 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7382028B2 (en) 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
WO2007046145A1 (ja) 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
US7187577B1 (en) 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US8014199B2 (en) * 2006-05-22 2011-09-06 Spansion Llc Memory system with switch element
US7824943B2 (en) 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP4869006B2 (ja) 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
WO2008047530A1 (en) 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2008160031A (ja) 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
CN101501851B (zh) 2006-12-28 2010-11-17 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
JP4221031B2 (ja) 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7755941B2 (en) * 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR101054321B1 (ko) 2007-03-01 2011-08-05 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7579612B2 (en) 2007-04-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory device having enhanced resist ratio and method of manufacturing same
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US7577024B2 (en) 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
US7995371B2 (en) 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
JP2009117003A (ja) 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
US7786464B2 (en) 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
JP2009267185A (ja) * 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2010003916A (ja) 2008-06-20 2010-01-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP2010087007A (ja) 2008-09-29 2010-04-15 Elpida Memory Inc 相変化メモリ装置及びその製造方法
WO2010038581A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7933136B2 (en) 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
US8067815B2 (en) 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
JP2010146665A (ja) 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
JP5367400B2 (ja) 2009-02-12 2013-12-11 株式会社東芝 半導体記憶装置、及びその製造方法
US7978510B2 (en) 2009-03-01 2011-07-12 International Businesss Machines Corporation Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR20100111165A (ko) 2009-04-06 2010-10-14 삼성전자주식회사 3차원 메모리 소자
KR101530118B1 (ko) 2009-07-10 2015-06-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 진성 정류기를 갖는 멤리스티브 접합
JP2011023645A (ja) 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
KR20110020533A (ko) 2009-08-24 2011-03-03 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
US8274130B2 (en) 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
JP2013510438A (ja) 2009-11-06 2013-03-21 ラムバス・インコーポレーテッド 三次元メモリアレイ積層構造体
WO2011062067A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011097592A1 (en) 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US8395926B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers and lateral arrangement
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US20120007035A1 (en) 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
JP5566217B2 (ja) 2010-07-30 2014-08-06 株式会社東芝 不揮発性記憶装置
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
KR101755234B1 (ko) 2010-08-26 2017-07-07 삼성전자 주식회사 비휘발성 메모리 장치
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
JP2012134439A (ja) 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012174766A (ja) 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5584155B2 (ja) 2011-03-16 2014-09-03 株式会社東芝 半導体メモリ
FR2973554B1 (fr) 2011-04-04 2013-04-12 Commissariat Energie Atomique "dispositif electronique de type selecteur"
US9305644B2 (en) 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
US8598562B2 (en) 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
JP5548170B2 (ja) 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
WO2013052324A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
CN103238214B (zh) 2011-12-02 2015-10-21 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置
KR101338360B1 (ko) 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
JP5996324B2 (ja) 2012-08-07 2016-09-21 シャープ株式会社 不揮発性半導体記憶装置とその製造方法
US8987796B2 (en) 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar
TWI489461B (zh) 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
KR101357847B1 (ko) * 2012-09-07 2014-02-05 창원대학교 산학협력단 싱글 폴리 이이피롬 메모리
JP2014075424A (ja) 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US8969843B2 (en) 2013-02-21 2015-03-03 Kabushiki Kaisha Toshiba Memory device
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9099645B2 (en) 2013-03-22 2015-08-04 Kabushiki Kaisha Toshiba Resistance random access memory device
US9128119B2 (en) 2013-03-29 2015-09-08 Hamilton Sundstrand Corporation Electrical circuit testing
US9570631B2 (en) 2013-08-19 2017-02-14 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US8995169B1 (en) 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
JP2015056642A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体記憶装置
US9460931B2 (en) 2013-09-17 2016-10-04 Sandisk Technologies Llc High aspect ratio memory hole channel contact formation
EP2887396B1 (en) 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
US9275730B2 (en) 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9425390B2 (en) 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US9356074B1 (en) 2014-11-17 2016-05-31 Sandisk Technologies Inc. Memory array having divided apart bit lines and partially divided bit line selector switches
US20170104031A1 (en) 2015-10-07 2017-04-13 Intermolecular, Inc. Selector Elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100124093A1 (en) * 2008-11-14 2010-05-20 Kabushiki Kaisha Toshiba Ferroelectric memory
US20120236650A1 (en) * 2011-03-18 2012-09-20 Crossbar, Inc. Nand archtecture including resitive memory cells

Also Published As

Publication number Publication date
US10210929B1 (en) 2019-02-19
CN105304132A (zh) 2016-02-03
JP2016033847A (ja) 2016-03-10
US10658033B2 (en) 2020-05-19
US20160012886A1 (en) 2016-01-14
KR101834426B1 (ko) 2018-03-06
US9460788B2 (en) 2016-10-04
JP6120911B2 (ja) 2017-04-26
US20200051630A1 (en) 2020-02-13
KR20160008466A (ko) 2016-01-22
TW201610991A (zh) 2016-03-16
CN105304132B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
TWI595483B (zh) 利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元
US9698201B2 (en) High density selector-based non volatile memory cell and fabrication
US10964388B2 (en) Selector device for two-terminal memory
US9685483B2 (en) Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10608180B2 (en) Resistive memory cell with intrinsic current control
US9768234B2 (en) Resistive memory architecture and devices
US9520561B1 (en) Controlling on-state current for two-terminal memory
US9406379B2 (en) Resistive random access memory with non-linear current-voltage relationship
US10541025B2 (en) Switching block configuration bit comprising a non-volatile memory cell
TW201539731A (zh) 可縮放尺寸的矽基電阻性記憶體裝置
US10115819B2 (en) Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US10211397B1 (en) Threshold voltage tuning for a volatile selection device
CN107403866B (zh) 非化学计量电阻式切换内存装置和制造方法