TWI575706B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI575706B
TWI575706B TW105116108A TW105116108A TWI575706B TW I575706 B TWI575706 B TW I575706B TW 105116108 A TW105116108 A TW 105116108A TW 105116108 A TW105116108 A TW 105116108A TW I575706 B TWI575706 B TW I575706B
Authority
TW
Taiwan
Prior art keywords
conductive film
film
circuit
insulator
antenna
Prior art date
Application number
TW105116108A
Other languages
English (en)
Other versions
TW201631738A (zh
Inventor
及川欣聰
江口晉吾
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201631738A publication Critical patent/TW201631738A/zh
Application granted granted Critical
Publication of TWI575706B publication Critical patent/TWI575706B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體裝置
技術領域有關包含天線的半導體裝置。
為了要實現無所不在的計算，已發展出用以透過天線來執行無線通訊的半導體裝置(亦稱為RFID標籤、無線標籤、IC晶片、無線晶片、無接點信號處理裝置、或半導體積體電路晶片)(例如，請參閱參考文獻1)。
[參考文獻]
參考文獻1：日本公開專利申請案第2007-005778號
在用以透過天線來執行無線通訊的半導體裝置中，為了要保護天線及包含薄膜電晶體的電路，該天線及包含薄膜電晶體的電路係插入於環氧樹脂或其類似物之間。
然而，諸如環氧樹脂之絕緣物容易累積電荷。
因此，由於累積於絕緣物中之電荷的放電，所以存在 有其中天線或包含薄膜電晶體的電路會損壞的問題(靜電放電之問題)。
鑑於上述的問題，揭示用以解決靜電放電之問題的發明。
在具有其中天線及包含薄膜電晶體的電路係插入於一對絕緣物之間的組構之半導體裝置中，至少一導電膜係形成於該對絕緣物之外側或內側，以致使靜電耐壓增加；因而，可抑制靜電放電。
注意的是，天線係設置有層間絕緣膜，該層間絕緣膜係插入於天線與包含薄膜電晶體的電路之間，且覆蓋包含薄膜電晶體的該電路。
依據由本發明人所執行之實驗的結果，所發現到的是，當與其中電壓係由天線側所施加的情況相比較時，靜電放電會更容易產生於其中電壓係由薄膜電晶體側所施加的情況之中。
因此，導電膜係較佳地設置於薄膜電晶體側。
進一步地，依據由本發明人所執行之實驗的結果，所發現到的是，在天線側之靜電耐壓會由於提供導電膜於該天線側而增加。
因此，導電膜係較佳地設置於天線側。
也就是說，藉由提供導電膜於薄膜電晶體側及天線側二側，相對於在該二側之電壓施加的靜電耐壓會增加。
因此，導電膜係較佳地設置於薄膜電晶體側及天線側二側。
尤其，在用於諸如無線IC卡之由不分正面及背面的表面來傳送及接收無線電波之半導體裝置的情況中，導電膜係較佳地設置於薄膜電晶體側及天線側二側，其中該無線IC卡係使用於車站的自動驗票口且在近年來被廣泛地使用。
注意的是，在其中將導電膜設置於該對絕緣物之外側的情況中，會使導電膜暴露。
然後，在多次地使用該半導體裝置之後，所暴露的導電膜會由於摩擦或其類似者而剝離，以致使靜電放電的預防功效大大地降低。
因此，藉由提供導電膜於該對絕緣物的內側，該導電膜可由該對絕緣物所保護。不用多說地，導電膜可設置於該對絕緣物的外側，或導電膜可設置於該對絕緣物的外側及內側二側。
注意的是，由於摩擦或其類似者之導電膜剝離的問題係由於導體之膜形狀所引起的問題；此一問題並不會發生於其中使用具有足夠厚度之導體(例如，導電基板)於該處的情況中。
進一步地，當導電膜係設置於比天線更外側之上時，在諧振頻率中由於導電膜而以非小部分降低之問題會發生；當諧振頻率之降低變大時，將引起通訊距離減少之問題。
因此，藉由提供導電膜於天線與包含薄膜電晶體的電路之間，可使天線暴露；從而，可解決由於導電膜之諧振 頻率降低的問題。
此外，在其中導電膜係設置於天線側及薄膜電晶體側二側的情況中，該等導電膜二者係相互電性連接；因此，可降低由於電介質偏極化之靜電放電的不利效應，此係較佳的。
也就是說，如下所形成之半導體裝置係較佳的，亦即，提供第一絕緣物、設置在該第一絕緣物上之包含薄膜電晶體的電路、設置在該電路之上且電性連接至該電路的天線、以及設置在該天線上之第二絕緣物；第一導電膜係設置於第一絕緣物與該電路之間；第二導電膜係設置於第二絕緣物與天線之間。
此外，如下所形成之半導體裝置係較佳的，亦即，提供第一絕緣物，設置在該第一絕緣物上之包含薄膜電晶體的電路，設置在該電路之上且電性連接至該電路的天線，以及設置在該天線上之第二絕緣物；第一導電膜係設置於第一絕緣物與該電路之間；第二導電膜係設置於該電路與天線之間。
注意的是，較佳地，第一絕緣物及第二絕緣物各具有其中纖維體係以有機樹脂浸漬於該處的結構；此外，較佳地，第一導電膜及第二導電膜係彼此相互地電性連接。
在具有其中天線及包含薄膜電晶體的電路係插入於一對絕緣物之間的結構之半導體裝置中，至少一導電膜係形成於該對絕緣物之外側或內側，使得可增加靜電耐壓。
此外，藉由提供導電膜於該對絕緣物的內側，該導電 膜可由該對絕緣物所保護。因此，可防止膜形狀之導體(導電膜)由於摩擦或類似者而剝離。
此外，在其中導電膜係設置於天線側及薄膜電晶體側二側的情況中，該等導電膜二者係相互電性連接；因此，可降低由於電介質偏極化之靜電放電的不利效應。
11，201‧‧‧第一絕緣物
12‧‧‧包含薄膜電晶體之電路
13，311a，890‧‧‧天線
14，204‧‧‧保護膜
15，205‧‧‧第二絕緣物
16~23，206~212‧‧‧導電膜
101，109，314，316，401‧‧‧有機樹脂
102，110，313，315，400‧‧‧纖維體
103，501‧‧‧第一導電膜
104，304‧‧‧第一絕緣膜
105‧‧‧包含具有薄膜電晶體之電路的層
106，203，311‧‧‧包含天線的層
107，312‧‧‧第二絕緣膜
108，502‧‧‧第二導電膜
111，112，317‧‧‧導體
202‧‧‧包含在基底絕緣膜上之電路的層
300‧‧‧基板
301，303‧‧‧絕緣膜
302‧‧‧金屬膜
305，306‧‧‧薄膜電晶體
305a，306a‧‧‧半導體層
305b，306b‧‧‧閘極絕緣膜
305c，306c‧‧‧閘極電極
305d，305e，306d，306e‧‧‧側壁
307‧‧‧第一層間絕緣膜
308‧‧‧第二層間絕緣膜
309a~309d‧‧‧導線
310‧‧‧第三層間絕緣膜
311b‧‧‧導線部分
318‧‧‧第四層間絕緣膜
503‧‧‧第三導電膜
504‧‧‧第四導電膜
505‧‧‧第五導電膜
506‧‧‧第六導電膜
507‧‧‧第七導電膜
508‧‧‧第八導電膜
800‧‧‧半導體裝置
810‧‧‧高頻電路
820‧‧‧電源供應電路
830‧‧‧重設電路
840‧‧‧時脈產生電路
850‧‧‧資料解調電路
860‧‧‧資料調變電路
870‧‧‧控制電路
880‧‧‧記憶體電路
在附圖中：第1圖描繪半導體裝置的實例；第2圖描繪半導體裝置的實例；第3A至3F圖描繪半導體裝置的實例；第4A及4B圖描繪半導體裝置之製造方法的實例；第5A及5B圖描繪半導體裝置之製造方法的實例；第6圖描繪半導體裝置之製造方法的實例；第7圖描繪半導體裝置之製造方法的實例；第8A及8B圖描繪半導體裝置之製造方法的實例；第9圖描繪半導體裝置之製造方法的實例；第10圖描繪半導體裝置之製造方法的實例；第11圖描繪半導體裝置的實例；第12圖描繪半導體裝置的實例；第13圖描繪半導體裝置的實例；第14圖描繪半導體裝置的實例；第15圖描繪半導體裝置的實例；第16圖係預浸物的頂視圖； 第17A至17G圖描繪在實例1中所製造出的結構之間的比較；第18圖描繪電路圖的實例；以及第19圖描繪實例1中之測量結果。
將參照圖式以詳細敍述實施例及實例。
注意的是，將由熟習於本項技藝之該等人士所立即理解的是，所揭示之發明並未受限於以下的說明，且所揭示之發明的模式及細節可以以各式各樣的方式加以改變，而不會背離所揭示之發明的精神及範疇。
因此，所揭示之發明不應被解讀成為受限於該等實施例及實例的以下說明。
注意的是，在下文所述之本發明的結構中，相同的部分或具有相似功能的部分係藉由相同的參考符號以表示於不同的圖式之中，且該等部分之說明將不再重複。
(實施例1)
在此實施例中，將敍述半導體裝置的結構。
此實施例之半導體裝置包含其中使用浸漬以有機樹脂101之纖維體102所形成的第一絕緣物，第一導電膜103，第一絕緣膜104，包含具有薄膜電晶體之電路的層105，包含天線的層106，第二絕緣膜107，第二導電膜108，及使用浸漬以有機樹脂109之纖維體110所形成的 第二絕緣物係依序堆疊於該處的結構(請參閱第1圖)。
注意的是，天線係以層間絕緣膜插入於該處之間而電性連接至具有薄膜電晶體之電路。
做為有機樹脂101及有機樹脂109之各者，可使用熱硬化樹脂、熱塑性樹脂、或其類似物。
做為熱硬化樹脂，可使用環氧樹脂、未飽和多元酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺-三氮雜苯樹脂、氰酸酯樹脂、或其類似物。
做為熱塑性樹脂，可使用聚苯氧基樹脂、聚醚醯亞胺樹脂、含氟聚合物、或其類似物。
藉由使用熱硬化樹脂或熱塑性樹脂，熱壓縮接合係可行的；因此，可使製造步驟簡單化，此係有利的。
此外，纖維體102及纖維體110各係梭織布或不織布。
梭織布係由編織複數個纖維所獲得之布形狀的材料。
不織布係由執行熔合接合、膠合接合、扭轉法、或其類似方法於複數個纖維上，而無需編織該複數個纖維，所獲得之布形狀的材料。
做為纖維，可使用聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚苯撐苯并噁唑纖維、玻璃纖維、碳纖維、或其類似物。
做為玻璃纖維，可使用利用E玻璃、S玻璃、D玻璃、Q玻璃、或其類似物所形成之玻璃纖維或類似物。
注意的是，該纖維體可使用該複數個纖維之該等材料 的僅一種類以形成，或可使用該複數個纖維之該等材料的複數個種類以形成。
第一絕緣物及第二絕緣物具有其中纖維體400(對應於纖維體102及纖維體110)係以有機樹脂401(對應於有機樹脂101及有機樹脂109)浸漬於該處的結構(請參閱第16圖)。
使用以有機樹脂浸漬之纖維體所形成的絕緣物亦稱為預浸物。
典型地，預浸物係形成如下：在纖維體係以其中樹脂基體係以有機溶劑稀釋的清漆予以浸漬之後，執行乾燥，使得有機溶劑揮發明樹脂基體半硬化。
當預浸物的厚度大於或等於10微米(μm)且小於或等於100微米(μm)時，可製造出薄且撓性之半導體裝置，此係較佳的。
注意的是，第一絕緣物及第二絕緣物可僅使用有機樹脂以形成，而不包含纖維體。
做為此情況中之有機樹脂，可使用環氧樹脂、未飽和多元酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺-三氮雜苯樹脂、氰酸酯樹脂、聚苯氧基樹脂、聚醚醯亞胺樹脂、含氟聚合物、或其類似物。
注意的是，因為預浸物包含纖維體，所以該預浸物具有高的拉引及撓曲耐久性以及擴散局部壓力的功能。
因此，包含纖維體之預浸物係較佳地使用於第一絕緣物及第二絕緣物之各者。
進一步地，當設置第一導電膜103及第二導電膜108時，可將局部累積於第一絕緣物及第二絕緣物中的靜電擴散；因此，可防止大量的靜電被局部地累積及放電。
針對第一導電膜103及第二導電膜108，可使用鈦、鉬、鎢、鋁、氮化鈦、氮化鉭、氮化鎢、氧化銦、包含氧化矽之氧化銦錫、或其類似物。注意的是，用於第一導電膜103及第二導電膜108的材料並未受限於上述材料，且任何導電材料可予以使用，只要其具有增加靜電耐壓之功效即可。注意的是，藉由形成諸如複數個島形的導電膜或網狀的導電膜之具有狹縫的導電膜，電磁波將易於透過該等狹縫以傳送，此係較佳的。此外，在其中導電膜係設置於二側的情況中，導電膜的其中之一者係較佳地形成為光透射導電膜(使用氧化銦、包含氧化矽之氧化銦錫、或其類似物以形成)，以及導電膜的另一者係較佳地形成為光阻隔導電膜(使用鈦、鉬、鎢、鋁、或其類似物以形成)，因為易於瞭解正面與背面之間的不同。用以瞭解正面與背面之間的不同之理由在於，當信號輸入至半導體裝置時，信號之讀取易於執行於其中信號係自其上設置天線的正面側輸入於該處的情況中。
在包含具有薄膜電晶體之電路的層105之中，該薄膜電晶體可具有任一結構，只要其可作用成為開關元件即可。例如，可使用頂部閘極薄膜電晶體或底部閘極薄膜電晶體。
注意的是，因為僅需作用成為開關元件，所以可使用 諸如MIM元件之開關元件以取代薄膜電晶體。選擇性地，可使用利用矽晶圓所形成的開關元件。
第一絕緣膜104係基底絕緣膜，其係設置於包含具有薄膜電晶體之電路的層105之下面。
藉由提供基底絕緣膜於第一導電膜103與包含具有薄膜電晶體之電路的層105之間，可防止該電路由於薄膜電晶體之間的電性連接而由第一導電膜103所短路。
做為第一絕緣膜104(基底絕緣膜)，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物。
針對包含天線之層106的天線，可使用鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵或其類似物。
天線的形狀可係直線形狀、彎曲形狀、彎折形狀、線圈形狀、帶狀形狀、其中該等形狀係相互結合的形狀、或其類似形狀。
注意的是，可使用包含兩種天線的天線以供電磁感應之用。
例如，其係電性連接至該電路的第一天線具有線圈形狀，且第二天線係設置於第一天線之上，而絕緣膜被插入於該處之間。做為絕緣膜，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物。
做為第二天線的形狀，至少可提供具有線圈形狀的第一區及具有直線形狀的第二區、彎曲形狀、彎折形狀、帶狀形狀、其中該等形狀係相互結合的形狀、或其類似形 狀。
因為第一區係設置於與第一天線重疊的位置之中，所以在第二區之中所接收的信號係藉由電磁感應以供應至第一天線。
藉由使用兩種天線，而以此方式由電磁感應來傳送信號的方法稱為電磁感應法。
此外，第二絕緣膜107係天線的保護膜。
具有該保護膜，天線可在當熱壓縮預浸物或其類似物時受到保護。
藉由提供第二絕緣膜107於第二導電膜108與包含天線的層106之間，可防止第二導電膜108與天線短路。
做為第二絕緣膜107，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物。
注意的是，第一導電膜103、第一絕緣膜104、天線、第二絕緣膜107、及第二導電膜108各可具有單層的結構或層列的結構。
進一步地，藉由設置包含芳族聚醯胺或其類似物之緩衝層於第一絕緣物及第二絕緣物之各者的單一表面或二表面之上，可改善對壓力的抵抗力，此係較佳的。
尤其，藉由設置緩衝層於第一絕緣物及第二絕緣物之外側，可直接減輕來自外部的壓力，此係較佳的。
藉由設置如上述之第一導電膜103及第二導電膜108，可增加靜電耐壓。
尤其，在其中使用纖維體於該處的情況中，可藉由設 置至少一膜形的導體(第一導電膜103，第二導電膜108，或其類似物)而同時改善對諸如壓力及應力之物理力的抵抗力以及對諸如靜電之電力的電阻。
因為其中設置至少一膜形的導體於該處之結構係極端地簡單，所以可將該結構應用至任一絕緣物。
因此，該結構的應用範圍非常廣泛。
注意的是，可使用將複數個導電粒子包含在使用於預浸物之有機樹脂中的方法(將導電性給予至預浸物之內部的方法)，以做為轉換實例。
注意的是，因為幾乎無法以複數個導電性粒子來相互電性連接所有糾纏扭轉的纖維，所以會難以防止局部所累積之靜電。
進一步地，因為該等粒子與有機樹脂係相互地混合，所以絕緣部分將不可避免地維持著；因而，靜電會局部地累積於該絕緣部分之中。
因此，在其中設置至少一膜形的導體於該處之結構中可更確實地防止靜電累積，此係較佳的。
此係因為膜形的導體係設置以便覆蓋整個的表面，以致使局部所累積之靜電的防止功效變高。
此實施例可以與所有其他的實施例結合。
(實施例2)
在此實施例中，將敍述實施例1的轉換實例。
如在實施例1中似地，此實施例之半導體裝置包含其 中使用浸漬以有機樹脂101之纖維體102所形成的第一絕緣物，第一導電膜103、第一絕緣膜104，包含具有薄膜電晶體之電路的層105，包含天線的層106，第二絕緣膜107，第二導電膜108，及使用浸漬以有機樹脂109之纖維體110所形成的第二絕緣物係依序堆疊於該處的結構(請參閱第2圖)。
此實施例之結構係與實施例1之結構不同，其中係設置用以使第一導電膜103及第二導電膜108成為導通的導體111及導體112(請參閱第2圖)。
雖然在此實施例中係設置二導體111及112，但導體的數目可係一或三或更多個，只要能使第一導電膜103及第二導電膜108成為導通即可。
藉由設置用以使第一導電膜103及第二導電膜108成為導通的導體，第一導電膜103的電位及第二導電膜108的電位會保持於相同的位準。
然後，可防止電流流過插入於第一導電膜103與第二導電膜108之間的路徑。
因而，可防止電路由於垂直於該電路之方向中的電流而損壞。
此實施例可以與所有其他的實施例結合。
(實施例3)
在此實施例中，將敍述實施例1或2的轉換實例。
任何結構均具有增加靜電耐壓的功效，只要其包含至 少一膜形的導體；因此，可使用第3A至3F圖中所描繪的結構。
在第3A至3F圖之中，第一絕緣物201、包含在基底絕緣膜上之電路的層202、包含天線的層203、保護膜204、及第二絕緣物205係依序地堆疊。
此外，在第3A至3F圖之中，其中形成導電膜206至212於該處的位置係不同。
注意的是，做為第一絕緣物201、基底絕緣膜、該電路、天線、保護膜204、及第二絕緣物205的材料，可使用實施例1中所描述之第一絕緣物、基底絕緣膜、該電路、天線、保護膜、及第二絕緣物的材料。
在第3A圖中，導電膜206係形成於第一絕緣物201及第二絕緣物205之外側，且係形成於天線側。
在第3B圖中，導電膜207係形成於第一絕緣物201及第二絕緣物205之外側，且係形成於薄膜電晶體側。
在第3C圖中，導電膜208係形成於第一絕緣物201及第二絕緣物205之外側且係形成於天線側，以及導電膜209係形成於第一絕緣物201及第二絕緣物205之外側且係形成於薄膜電晶體側。注意的是，導電膜208及導電膜209並未相互電性連接。
在第3D圖中，第一絕緣物201及第二絕緣物205的整個外部表面係由導電膜210所包圍。
在第3E圖中，導電膜211係形成於第一絕緣物201及第二絕緣物205之內側，且係形成於天線側。
在第3F圖中，導電膜212係形成於第一絕緣物201及第二絕緣物205之內側，且係形成於薄膜電晶體側。
此實施例可以與所有其他的實施例結合。
(實施例4)
在此實施例中，將敍述實施例1至3中所描述的半導體裝置之製造方法的實例。
首先，在基板300(基底基板或用於電路之製造的基板)上依序地形成絕緣膜301、金屬膜302、絕緣膜303、及第一導電膜501(請參閱第4A圖)。
做為基板300(基底基板或用於電路之製造的基板)，可使用玻璃基板、石英基板、金屬基板、塑膠基板、或其類似物。
做為絕緣膜301，可使用氧化矽膜、氮化矽膜、包含氮之氧化矽膜、包含氧之氮化矽膜、氮化鋁膜、氧化鋁膜、或其類似物。絕緣膜301可藉由CVD、濺鍍法、或其類似方法以形成；較佳地，絕緣膜301的厚度係10至500奈米(nm)。注意的是，絕緣膜301的形成可予以省略。
做為金屬膜302，可使用鎢膜、鉬膜、鈦膜、鉭膜、或其類似物。金屬膜302可藉由CVD、濺鍍法、或其類似方法以形成；較佳地，金屬膜302的厚度係100至1000奈米(nm)。
做為絕緣膜303，可使用氧化矽膜、氮化矽膜、或其 類似物。絕緣膜303可藉由CVD、濺鍍法、或其類似方法以形成；較佳地，絕緣膜303的厚度係10至100奈米(nm)。
第一導電膜501係用於防備靜電放電之對策的導電膜。針對第一導電膜501，可使用鈦、鉬、鎢、鋁、氮化鈦、氮化鉭、氮化鎢、氧化銦、包含氧化矽之氧化銦錫、或其類似物。注意的是，用於第一導電膜501的材料並未受限於上述的材料，且任何導電材料可予以使用，只要其具有增加靜電耐壓的功效即可。第一導電膜501可藉由CVD蒸鍍法、濺鍍法、或其類似方法以形成；較佳地，第一導電膜501的厚度係5至200奈米(nm)(或10至100奈米)。注意的是，藉由形成諸如複數個島形的導電膜或網狀的導電膜之具有狹縫的導電膜，電磁波將易於透過該等狹縫以傳送，此係較佳的。
注意的是，為了要有效地防止半導體裝置由於靜電而損壞，第一導電膜501的片電阻應低於或等於1.0×107歐姆/平方，較佳地低於或等於1.0×104歐姆/平方，更佳地低於1.0×102歐姆/平方。
在此，藉由以包含氧之氬氣來濺鍍矽靶極，可形成包含氧化矽的絕緣膜303。
在此情況中，金屬膜302的表面係以氧而氧化，以致使分離層形成；因此，分離可在稍後的分離步驟中由物理力所執行。
注意的是，藉由以包含氮之氬氣來濺鍍矽靶極，可使 金屬膜302的表面氮化，以致使分離層形成且絕緣膜303可使用氮化矽膜而形成。
選擇性地，分離層可在形成絕緣膜303之前，藉由執行氧電漿處理或氮電漿處理於金屬膜302的表面而形成。
在其中氧電漿處理或氮電漿處理係在該處執行於金屬膜302之表面上的情況中，可使用其中將第一導電膜501形成於金屬膜302上的結構，而無需絕緣膜303之形成。
選擇性地，可將使用矽所形成的分離層形成於絕緣膜301與絕緣膜303之間，以取代形成金屬膜302。
在其中使用利用矽所形成之分離層於該處的情況中，矽係藉由使用鹵素氟化物(例如：氟化氯(ClF)，三氟化氯(ClF3)，氟化溴(BrF)，三氟化溴(BrF3)，氟化碘(IF)，三氟化碘(IF3))而蝕刻，以致可執行分離。
注意的是，因為鹵素氟化物具有蝕刻矽、金屬(例如，鋁)、或其類似物之操作，所以在其中在該處將矽使用於分離層的情況中，絕緣膜303具有保護第一導電膜501之功效。
因此，可使用其中將金屬(例如，鋁)使用於分離層的結構，以取代矽，且使用鹵素氟化物以做為分離層的蝕刻材料。
注意的是，在其中在該處將並非由鹵素氟化物所蝕刻的材料(例如，氧化物導體(氧化銦錫，包含氧化矽之氧化銦，或氧化鋅))使用於第一導電膜的情況中，絕緣膜303無需一定要予以設置。
藉由使用如上述之其中分離層係設置於至少該基板300與第一導電膜501之間的結構，基板300可在稍後的分離步驟中與第一導電膜501、設置在第一導電膜之上的電路、或其類似物分離。
其次，形成第一絕緣膜304(基底絕緣膜)，以及將薄膜電晶體305及薄膜電晶體306形成於第一絕緣膜304之上(請參閱第4B圖)。
薄膜電晶體305包含：半導體層305a；閘極絕緣膜305b，其係形成於半導體層305a之上；閘極電極305c，其係形成於閘極絕緣膜305b之上；以及側壁305d及側壁305e，其係形成於閘極絕緣膜305b之上，且係形成為與閘極電極305c的側壁接觸(請參閱第4B圖)。
薄膜電晶體306包含：半導體層306a；閘極絕緣膜306b，其係形成於半導體層306a之上；閘極電極306c，其係形成於閘極絕緣膜306b之上；以及側壁306d及側壁306e，其係形成於閘極絕緣膜306b之上，且係形成為與閘極電極306c的側壁接觸(請參閱第4B圖)。
注意的是，複數個薄膜電晶體係僅視需要地形成於電路中。
此外，雖然在此實施例中係描繪頂部閘極之薄膜電晶體，但亦可使用底部閘極之薄膜電晶體。
進一步地，雖然所描繪的是具有LDD結構之薄膜電晶體，但該等薄膜電晶體無需一定要具有LDD結構。
再者，因為僅需做為開關元件之功能，所以可使用 MIM元件或其類似物以取代薄膜電晶體。
注意的是，針對薄膜電晶體的半導體層，可使用矽、矽鍺、氧化物半導體、有機半導體、或其類似物。
此外，針對薄膜電晶體的閘極絕緣膜及側壁，可使用氧化矽、氮化矽、或其類似物。
進一步地，針對薄膜電晶體的閘極電極，可使用鎢、鉬、鋁、鈦、矽、或其類似物。
接著，形成覆蓋薄膜電晶體305及薄膜電晶體306的第一層間絕緣膜307；第二層間絕緣膜308係形成於第一層間絕緣膜307之上；到達薄膜電晶體305及薄膜電晶體306的接觸孔係形成於第一層間絕緣膜307及第二層間絕緣膜308之中；以及電性連接至薄膜電晶體305及薄膜電晶體306的導線309a至309d係形成於第二層間絕緣膜308之上(請參閱第5A圖)。
藉由以該等導線來電性連接該等薄膜電晶體，可形成該電路。
做為第一層間絕緣膜307，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物；較佳地，第一層間絕緣膜307的厚度係50至200奈米(nm)。
做為第二層間絕緣膜308，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物；較佳地，第二層間絕緣膜308的厚度係300至5000奈米(nm)。
注意的是，雖然在此實施例中係使用二層間絕緣膜以做為該等層間絕緣膜，但亦可使用單一的層間絕緣膜，或 可使用三或更多個層間絕緣膜。
針對導線309a至309d，可使用鋁、鈦、鉬、鎢、金、銀、銅、或其類似物；較佳地，該等導線309a至309d之厚度各係1000至5000奈米(nm)。注意的是，該等導線309a至309d各可具有單層之結構或層列之結構。
接著，形成覆蓋導線309a至309d的第三層間絕緣膜310；到達導線309a的接觸孔係形成於第三層間絕緣膜310之中；包含天線的層311係形成於第三層間絕緣膜310之上；第二絕緣膜312(保護膜)係形成於包含天線的層311之上；以及第二導電膜502係形成於第二絕緣膜312(保護膜)之上(請參閱第5B圖)。
做為第三層間絕緣膜310，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物；較佳地，第三層間絕緣膜310的厚度係300至5000奈米(nm)。
針對包含天線的層311，可使用鋁、鈦、鉬、鎢、金、銀、銅、或其類似物；較佳地，包含天線的層311之厚度係1000至5000奈米(nm)。注意的是，包含天線的層311可具有單層之結構或層列之結構。
注意的是，包含天線的層311具有天線311a及導線部分311b。
做為第二絕緣膜312(保護膜)，可使用氧化矽膜、氮化矽膜、或其類似物；較佳地，第二絕緣膜312(保護膜)的厚度係100至1000奈米(nm)。
當熱壓縮預浸物或其類似物時，第二絕緣膜312(保護 膜)可保護天線；此外，第二絕緣膜312(保護膜)可防止第二導電膜502與包含天線的層311短路。
注意的是，第二導電膜502與包含天線的層311並沒有相互電性連接。
第二導電膜502係用於防備靜電放電之對策的導電膜。針對第二導電膜502。可使用鈦、鉬、鎢、鋁、氮化鈦、氮化鎢、氧化銦、包含氧化矽之氧化銦錫、或其類似物；注意的是，用於第二導電膜502的材料並未受限於上述之材料，且任何導電材料可予以使用，只要其具有增加靜電耐壓的功效即可。第二導電膜502可藉由CVD、蒸鍍法、濺鍍法、或其類似方法以形成；較佳地，第二導電膜502的厚度係5至200奈米(nm)(或10至100奈米)。注意的是，藉由形成諸如複數個島形的導電膜或網狀的導電膜之具有狹縫的導電膜，電磁波將易於透過該等狹縫以傳送，此係較佳的。
注意的是，為了要有效地防止半導體裝置由於靜電而損壞，第二導電膜502的片電阻應低於或等於1.0×107歐姆/平方，較佳地低於或等於1.0×104歐姆/平方，更佳地低於1.0×102歐姆/平方。
接著，將其中纖維體313係以有機樹脂314浸漬之第一絕緣物熱壓縮於第二導電膜502之上；然而，在該熱壓縮之後，藉由物理力(拉引，推擠，或其類似者)之施加，可執行用以分離基板300、絕緣膜301、及金屬膜302之分離步驟(請參閱第6圖)。
因為使金屬膜302的表面氧化或氮化，所以在金屬膜302與絕緣膜303之間的附著力係脆弱的。
因此，藉由物理力之施加，可選擇性地分離基板300、絕緣膜301、及金屬膜302。
基板300，絕緣膜301，及金屬膜302可藉由來自側表面之水的引入，而選擇性地分離。
因為水由於水的引入而進入分離介面，所以電路側與基板側以水而相互電性連接。
雖然靜電會在分離之中產生，但當電路側和基板側係以水而相互電性連接時，將更可防止在分離中之靜電放電的問題。
注意的是，為了要改善水的導電性，可使用諸如含鹽溶液或碳酸鹽水之水溶液。注意的是，因為鹽會不利地影響到電路，所以碳酸鹽水係較佳的。
注意的是，在其中形成使用矽所形成之分離層以取代金屬膜302於該處的情況中，使用矽所形成之分離層係藉由鹵素氟化物以選擇性地蝕刻，以致使基板300及絕緣膜301被選擇性地分離。
藉由使用分離層以選擇性地分離至少基板300之步驟係稱為分離步驟。此外，在分離步驟中將基板選擇性地分離開之電路係稱為分離電路；選擇性地，此一電路可稱為剝離電路，因為在將基板分離之後僅以皮膚之薄的電路維持著。注意的是，該剝離電路可藉由不同的方法以形成，例如藉由以蝕刻劑來去除基板而形成剝離電路的方法，或 藉由形成電路於撓性基板之上以形成剝離電路的方法。
包含薄膜電晶體之分離電路(剝離電路)係非常地薄；因此，在拉引、來自外部的壓力、或類似者之中，該電路係極端地脆弱。
另一方面，關於其中纖維體係以有機樹脂浸漬的絕緣物，該絕緣物具有纖維體，使得其具有對拉引的高抵抗力，且可擴散來自外面的壓力。
因此，藉由將包含薄膜電晶體之分離電路(剝離電路)插入於其中纖維體係以有機樹脂浸漬的絕緣物之間，可防備拉引及來自外面之壓力而保護包含薄膜電晶體之分離電路(剝離電路)。
然後，在分離步驟之後，將其中纖維體315係以有機樹脂316浸漬的第二絕緣物熱壓縮於絕緣膜303之下面(請參閱第7圖)。
注意的是，雖然使用實施例1中所描繪之預浸物於第一絕緣物及第二絕緣物，但可將不包含纖維體之絕緣物使用於其中並不使用分離電路(剝離電路)於該處的情況中，或其中並不考慮對拉引、來自外面之壓力、或其類似者之抵抗力的情況中。
注意的是，藉由使用預浸物於其中使用分離電路(剝離電路)於該處的情況中，可使用具有對拉引、來自外面之壓力、或其類似者之抵抗力的撓性半導體裝置，其係較佳的。
此外，藉由設置第一導電膜501及第二導電膜502， 可提供具有高的靜電耐壓之半導體裝置。
尤其，在其中使用具有與纖維體相似之複雜形狀的預浸物於該處的情況中，當與其中在該處使用導電粒子於預浸物內部的情況相比較時，靜電耐壓會進一步增加於其中似膜之導體係如此實施例中似地設置於該處的情況中。
進一步地，因為僅需在製造步驟中形成一膜，所以可使製造步驟簡單化，此係較佳的。
此實施例可以與所有其他的實施例結合。
(實施例5)
在此實施例中，將敍述實施例4的轉換實例。
在第5A圖的步驟之後，形成覆蓋導線309a至309d的第三層間絕緣膜310；到達導線309a的接觸孔係形成於第三層間絕緣膜310之中；包含天線的層311係形成於第三層間絕緣膜310之上；第二絕緣膜312(保護膜)係形成於包含天線的層311之上；到達第一導電膜501的接觸孔係形成於其中在該處並未形成包含天線的層311及薄膜電晶體的位置中；以及導體317係嵌入於該接觸孔之中(請參閱第8A圖)。
針對導體317，可使用鋁、鈦、鉬、鎢、金、銀、銅、或其類似物。做為嵌入方法，可使用在將導電膜形成為比接觸孔之深度更大的厚度之後，藉由回蝕、化學機械研磨法(CMP)、或其類似方法以執行蝕刻，使得保護膜的表面暴露的方法。
注意的是，雖然其中第一導電膜501及第二導電膜502在該處相互接觸之部分的數目在第8A及8B圖中係僅一個，但其中第一導電膜501與第二導電膜502在該處相互接觸之部分的數目可係複數個。
注意的是，其中第一導電膜501及第二導電膜502在該處相互接觸之部分係位於其中在該處並未形成包含天線的層311及薄膜電晶體的位置中。
接著，將電性連接至導體317的第二導電膜502形成於第二絕緣膜312之上。
其次，將其中纖維體313係以有機樹脂314浸漬之第一絕緣物熱壓縮於第二導電膜502之上；然後，在該熱壓縮之後，藉由物理力(拉引，推擠，或其類似者)之施加，可執行用以分離基板300、絕緣膜301、及金屬膜302之分離步驟(請參閱第9圖)。
然後，在分離步驟之後，將其中纖維體315係以有機樹脂316浸漬的第二絕緣物熱壓縮於絕緣膜303之下面(請參閱第10圖)。
藉由使用如上述之其中第一導電膜501及第二導電膜502係相互電性連接的結構，第一導電膜501之電位及第二導電膜502之電位會保持在相同的位準，以致可提升靜電耐壓。
注意的是，第一導電膜501及第二導電膜502可藉由使用第二導電膜502以相互接觸，而無需導體317的形成；選擇性地，在形成第二導電膜502之後，第一導電膜 501及第二導電膜502可以以雷射光照射，以便熔化且相互接觸。
此實施例可以與所有其他的實施例結合。
(實施例6)
雖然在實施例4及5中之第二導電膜係設置於天線之上，但第二導電膜可設置於天線與包含薄膜電晶體的電路之間。
特定地，具有開口部分之第三導電膜503係設置於第三層間絕緣膜310之上；第四層間絕緣膜318係設置於第三導電膜503之上，使得天線與第三導電膜503不會短路(請參閱第11圖)。
注意的是，在第三導電膜503中之開口部分係比設置在第四層間絕緣膜318中的接觸孔更大，以致使天線與第三導電膜503並不會短路。
做為第四層間絕緣膜318之材料，可使用氧化矽膜、氮化矽膜、有機樹脂膜、或其類似物。
具有上述之結構，並不會提供阻擋天線的導電膜；因此，可防止由於導電膜之諧振頻率偏差的問題。
注意的是，在與實施例5之方式相似的方式中，第一導電膜501與第三導電膜503可透過接觸孔以相互電性連接。
進一步地，第三導電膜503的材料係與第一導電膜501及第二導電膜502的該等材料相似。
此實施例可以與所有其他的實施例結合。
(實施例7)
雖然在實施例4至6中之用於防備靜電放電之對策的導電膜係設置於第一絕緣物及第二絕緣物的內側，但用於防備靜電放電之對策的導電膜可設置於第一絕緣物及第二絕緣物的外側。
特定地，第四導電膜504係形成於其中纖維體315係以有機樹脂316浸漬之第二絕緣物的底部表面上，以及第五導電膜505係形成於其中纖維體313係以有機樹脂314浸漬之第一絕緣物的頂部表面上(請參閱第12圖)。
關於形成方法，熱壓縮可在將導電膜形成於第一絕緣物及第二絕緣物的表面上之後執行，或導電膜可在執行熱壓縮之後形成。
此外，第四導電膜504及第五導電膜505可相互電性連接，以便成為第六導電膜506(請參閱第13圖)。
關於用以相互電性連接第四導電膜504及第五導電膜505的方法，可將導電膜形成於側表面之上，或者可以以雷射光來照射第四導電膜504及第五導電膜505，以便使熔化且相互接觸。
進一步地，第四至第六導電膜的材料係與第一導電膜501及第二導電膜502相似。
此實施例可以與所有其他的實施例結合。
(實施例8)
為了要改善用以增加靜電耐壓之功效，降低導電膜的電阻值係有效的。
為了要降低導電膜的電阻值，可單純地使導電膜的厚度變大。
然而，若使天線之導電膜的厚度變大時，諧振頻率會偏離，以致使通訊距離減少。
因而，做為第13圖之轉換實例，第七導電膜507係形成於並未與天線311a重疊的位置中。注意的是，第七導電膜507及導線部分311b可設置於其中它們係相互重疊於該處的位置中，或可設置於其中它們並不相互重疊於該處的位置中(請參閱第14圖)。
具有第14圖之結構，在天線區域中之諧振頻率的偏差可保持為最小值，且增加靜電耐壓的功效可予以改善。
注意的是，第七導電膜507的厚度係較佳地比第六導電膜506的厚度更大。
此外，可提供第八導電膜508，該第八導電膜508具有其中在該處去除所設置於與天線311a重疊之位置中的導電膜之形狀(請參閱第15圖)。
做為第七及第八導電膜的形成方法，可使用圖案係利用金屬罩幕以形成於沈積中之方法；在將導電膜形成於整個表面上之後，藉由光微影術或其類似技術以形成罩幕，且然後，將部分的導電膜選擇性地蝕刻之方法；或其類似方法。
進一步地，第七及第八導電膜之材料係與第一導電膜501及第二導電膜502之該等材料相似。注意的是，雖然在此實施例中係描繪其中導電膜係設置於絕緣物之外側的實例，但此實施例的結構可使用將導電膜設置於絕緣物之內側。再者，藉由形成複數個島形之導電膜、網狀之導電膜、或其類似物以做為設置在與天線重疊之區域中的導電膜，則電磁波可易於透過狹縫而傳送，且導電膜可設置於其他區域中之整個表面上。
此實施例可以與所有其他的實施例結合。
(實施例9)
將描繪其中將衝擊擴散層設置於實施例1至8之中的實例。
針對衝擊擴散層，可使用芳族聚醯胺樹脂、聚乙烯萘二甲酸酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂、或其類似物。
該衝擊擴散層係較佳地設置，以便與第一絕緣物及第二絕緣物之外側的表面接觸。
也就是說，具有該結構，衝擊擴散層會暴露出，以致可改善外部壓制力的持久性。
注意的是，在如第12或13圖中之結構的情況中，衝擊擴散層可設置於導電膜與絕緣物之間，或可設置於導電膜之外側的表面上。
尤其，當衝擊擴散層係設置於導電膜之外側的表面上 時，衝擊擴散層會暴露出，以及導電膜並不會暴露出。
然後，因為導電膜係以衝擊擴散層來加以保護，以預防摩擦或其類似者，所以可防止導電層由於摩擦而剝離，此係較佳的。
關於形成方法，熱壓縮可在將衝擊擴散層形成於第一絕緣物及第二絕緣物的表面上之後執行，或該衝擊擴散層可在執行熱壓縮之後形成。
注意的是，在其中在該處將衝擊擴散層設置於導電膜之表面上的情況中，該衝擊擴散層可在形成導電膜之後被設置。
衝擊擴散層可藉由熱壓縮或其類似方法以設置，膜形之衝擊擴散層可藉由使用黏著劑以附著。
此實施例可以與所有其他的實施例結合。
(實施例10)
在此實施例中，將敍述半導體裝置之電路及其操作的實例。
具有無需接點以通訊資料之功能的半導體裝置800包含高頻電路810，電源供應電路820，重設電路830，時脈產生電路840，資料解調電路850，資料調變電路860，控制另一電路的控制電路870，記憶體電路880，及天線890(請參閱第18圖)。
高頻電路810係接收來自天線890之信號，且自天線890輸出所接收自資料調變電路860之信號的電路。
電源供應電路820係由所接收之信號以產生電源供應電位的電路。
重設電路830係產生重設信號831的電路。
時脈產生電路840係依據由天線890所輸入之接收的信號以產生各式各樣之時脈信號841的電路。
資料解調電路850係解調變所接收的信號，且輸出解調的信號851至控制電路870的電路。
資料調變電路860係調變接收自控制電路870之信號的電路。
此外，該控制電路870包含例如，碼提取電路910，碼決定電路920，CRC決定電路930，及輸出單元電路940。
注意的是，碼提取電路910係提取所傳送至控制電路870之指令中所包含的複數個碼之各者的電路。
碼決定電路920係藉由比較所提取的碼與對應於參考值的碼，以決定指令之內容的電路。
CRC決定電路930係依據所決定的碼以偵測傳送誤差或其類似物之存在或缺席的電路。
接著，將敍述上述之半導體裝置的操作之實例。
首先，無線電信號係由天線890所接收。
無線電信號係透過高頻電路810以傳送至電源供應電路820，且產生高電源供應電位(下文中稱為VDD821)。
VDD821係施加至半導體裝置800中所包含的各個電路。
此外，將透過高頻電路810以傳送至資料解調電路850的信號解調變，而稱為解調的信號。
進一步地，透過高頻電路810以通過重設電路830和時脈產生電路840的信號，及解調的信號係傳送至控制電路870。
傳送至控制電路870的信號係由碼提取電路910、碼決定電路920、CRC決定電路930、及其類似電路所分析。
然後，根據所分析的信號，將儲存於記憶體電路880中之半導體裝置中的資訊輸出。
所輸出之半導體裝置中的資訊係透過輸出單元電路940以編碼。
進一步地，所編碼之半導體裝置800中的資訊通過資料調變電路860，且然後，由天線890所傳送，以成為無線信號。
注意的是，低電源供應電位(下文中稱為VSS)係共用於該半導體裝置800中所包含的複數個電路之中，且該VSS可予以設定為GND。
此實施例可以與所有其他的實施例結合。
(實施例11)
例如，可將用以在實施例1至10中透過天線以執行無線通訊之半導體裝置(亦稱為RFID標籤，無線標籤，IC晶片，無線晶片，無接點信號處理裝置，或半導體積體電 路晶片)附著至產品或生物(例如，人類、動物、或植物)的表面，或嵌入於產品或生物(例如，人類、動、或植物)的內部。
藉由使用用以透過天線以執行無線通訊之半導體裝置，無接點之資訊管理變成可行。
無接點之資料的通訊通向其中使用者可隨時且隨處地使用資訊通訊技術於該處的環境(無所不在的計算)。
此實施例可以與所有其他的實施例結合。
[實例1]
為了要證明防備靜電放電之對策的功效，執行ESD(靜電放電)的測量。
ESD的測量係執行如下。
首先，將鋁板放置於玻璃基板(0.5奈米厚)之上；然後，將導電片放置於該鋁板之上，且將取樣放置於該導電片之上。
接著，從該取樣(晶片)的上面，藉由使用ESD測試器(由TAKAYA公司所製造，用以估算簡單的回應)以施加預定的電壓。
其次，將施加預定電壓之取樣(晶片)的電力移開一分鐘。
之後，決定所移開電力之取樣(晶片)是否操作。
然後，藉由自1kV至15kV來增加該預定的電壓，測量取樣(晶片)無法操作時之電壓。
此外，該測量係執行於二情況中：其中自取樣(晶片)的正面(天線側)來施加電壓於該處的情況，以及其中自取樣(晶片)的背面(薄膜電晶體側)來施加電壓於該處的情況。
注意的是，所決定的是，在施加15kV的電壓之後所操作的取樣(晶片)至少具有15kV或更高的靜電耐壓。
在此，將敍述其上執行測量的取樣。
(比較結構：其中並未設置用於防備靜電放電之對策的導電膜於該處之結構)
做為比較結構，係使用其中設置第一絕緣物11；包含薄膜電晶體之電路12，係設置於第一絕緣物11之上；天線13，係設置於包含薄膜電晶體之電路12上，且電性連接至包含薄膜電晶體之電路12；保護膜14(氮化矽膜)，係設置於天線13之上；以及第二絕緣物15，係設置於保護膜14之上的結構(請參閱第17A圖)。
在該比較結構中，並未設置用於防備靜電放電之對策的導電膜。
注意的是，做為第一絕緣物及第二絕緣物之各者，係使用其係其中纖維體(玻璃纖維)以有機樹脂(溴化之環氧樹脂)浸漬之結構體的預浸物(20微米厚)。
將敍述所製造出之取樣如下。
(第一結構：其中用於防備靜電放電之對策的導電膜係僅設置於正面側(天線側)之結構)
做為第一結構，係使用其中用於防備靜電放電之對策的導電膜16僅設置於比較結構之正面側(天線側)的結構(請參閱第17B圖)。
第一結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，及其類似者係與比較結構之該等者相同。
形成其中將10奈米厚之鈦(Ti)膜形成為導電膜的取樣。
(第二結構：其中用於防備靜電放電之對策的導電膜係僅設置於背面側(薄膜電晶體側)之結構)
做為第二結構，係使用其中用於防備靜電放電之對策的導電膜17僅設置於比較結構之背面側(薄膜電晶體側)的結構(請參閱第17C圖)。
第二結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，或其類似者係與比較結構之該等者相同。
形成其中將10奈米厚之鈦(Ti)膜形成為導電膜的取樣。
(第三結構：其中用於防備靜電放電之對策的導電膜係設置於正面側(天線側)及背面側(薄膜電晶體側)的結構(並不提供頂部與底部之間的導通))
做為第三結構，係使用其中用於防備靜電放電之對策的導電膜18及導電膜19係設置於比較結構之正面側(天線側)及背面側(薄膜電晶體側)之結構(請參閱第17D圖)。
第三結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，及其類似者係與比較結構之該等者相同。
注意的是，在正面側(天線側)之導電膜與在背面側(薄膜電晶體側)之導電膜係相互電性隔離。
形成其中將10奈米厚之鈦(Ti)膜形成為導電膜的取樣，以及形成其中將包含氧化矽之10奈米厚的銦錫氧化物(ITO(包含SiO2))膜形成為導電膜的取樣。
(第四結構：其中用於防備靜電放電之對策的導電膜係設置於正面側(天線側)及背面側(薄膜電晶體側)的結構(提供頂部與底部之間的導通))
做為第四結構，藉由設置用於防備靜電放電之對策的導電膜於比較結構之正面側(天線側)及背面側(薄膜電晶體側)，且相互電性連接該等導電膜，而使用其中第一絕緣物11、包含薄膜電晶體之電路12、天線13、保護膜14、及第二絕緣物15係由導電膜20所包圍的結構(請參閱第17E圖)。
第四結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，及其類似者係與比較結構之該等者相同。
注意的是，在正面側(天線側)之導電膜與在背面側(薄膜電晶體側)之導電膜係相互電性連接。
形成其中將10奈米厚之鈦(Ti)膜形成為導電膜的取樣，形成其中將包含氧化矽之10奈米厚的銦錫氧化物 (ITO(包含SiO2))膜形成為導電膜的取樣，以及形成其中將包含氧化矽之100奈米厚的銦錫氧化物(ITO(包含SiO2))膜形成為導電膜的取樣。
(第五結構：其中用於防備靜電放電之對策的導電膜係設置於絕緣物之內側的正面側(天線側)及背面側(薄膜電晶體側)的結構)
做為第五結構，係使用其中用於防備靜電放電之對策的導電膜21及22係設置於比較結構之絕緣物的內側之結構。特定地，導電膜21係設置於第一絕緣物與包含薄膜電晶體的電路之間，以及導電膜22係設置於第二絕緣物與保護膜之間(請參閱第17F圖)。
第五結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，或其類似者係與比較結構之該等者相同。
注意的是，在正面側(天線側)之導電膜與在背面側(薄膜電晶體側)之導電膜係相互電性連接。
形成其中將包含氧化矽之10奈米厚的銦錫氧化物(ITO)(包含SiO2))膜形成為導電膜的取樣。
(第六結構：其中用於防備靜電放電之對策的導電膜僅設置於絕緣物之內側的正面側(天線側))
做為第六結構，係使用其中用於防備靜電放電之對策的導電膜23係設置於比較結構之絕緣物的內側之結構。特定地，導電膜23係設置於第二絕緣物與保護膜之間(請參閱第17G圖)。
第六結構之薄膜電晶體的結構，電路的結構，天線的形狀，製造材料，及其類似者係與比較結構之該等者相同。
形成其中將包含氧化矽之10奈米厚之銦錫氧化物(ITO(包含SiO2))膜形成為導電膜的取樣。
(測量結果及考慮)
比較結構及第一至第六結構的測量結果係描繪於第19圖之中。
注意的是，比較結構的結果係四個取樣之平均值，第一至第六結構的結果各係五個取樣之平均值。
當將比較結構的結果與第一至第六結構之各者的結果相互比較時，所發現到的是，靜電耐壓係相對於自其上設置用於防備靜電放電之導電膜的表面之電壓施加而增加。
因此，呈現明顯的是，靜電耐壓會由於設置導電膜而增加。
所以，在可傳送無線電波至諸如IC卡的相對表面及自諸如IC卡的相對表面接收無線電波之半導體裝置的情況中，較佳地，導電膜係設置於正面及背面二者之上。
不用多說地，因為即使在其中導電膜係僅設置於單一表面上的情況中亦具有增加靜電耐壓的功效，所以本發明並未受限於其中導電膜係設置於正面及背面二者之上的情況。
此外，從比較結構(第17A圖)、第一結構(第17B 圖)、及第六結構(第17G圖)可瞭解的是，各個晶片具有較低的靜電耐壓於背面側(薄膜電晶體側)。
針對此之理由在於，晶片會因為使用於電路之薄膜電晶體或導線受到靜電所損壞而無法操作之緣故。
因此，在其中導電膜係僅設置於單一表面上的情況中，較佳地，將該導電膜設置於背面側(薄膜電晶體側)。
此外，從比較結構(第17A圖)、第五結構(第17F圖)、及第六結構(第17G圖)可瞭解的是，即使在其中導電膜係設置於絕緣物之內側的情況中亦具有增加靜電耐壓的功效。
進一步地，因為包含氧化矽之銦錫氧化物膜及鈦膜各具有增加靜電耐壓的功效，所以可瞭解的是，任何導電膜均具有增加靜電耐壓的功效，而不拘於材料。
再者，在第四結構(第17E圖)中，增加靜電耐壓之功效係進一步改善於其中使在該處之導電膜的厚度變大的情況中(在其中使在該處之導電膜的電阻值變低的情況中)。
因此，可瞭解的是，增加靜電耐壓之功效係進一步改善於其中在該處之導電膜的電阻值變低的情況中。
此外，第四結構(第17E圖)及第五結構(第17F圖)之靜電耐壓係比其他的結構之靜電耐壓更高。其他的結構之靜電耐壓的平均值係在一位數之中(低於10kV)；然而，該等結構(第四及第五)之靜電耐壓的平均值係在二位數之中(高於10kV)。
此點可藉由電介質偏極化之考慮以解說。
也就是說，此實例之各個取樣包含第一絕緣物及第二絕緣物。
所以，由於電介質偏極化係產生於當第一絕緣物或第二絕緣物的表面之一者被充電時，該等表面之另一者會被充電至與該等表面之該一者的極性相反之極性。
然後，因為當產生電介質偏極化時，電流會流至第一絕緣物與第二絕緣物之間所設置的電路，所以在某些情況中，該電路會由靜電所損壞。
相反地，具有如第四結構(第17E圖)及第五結構(第17F圖)之其中在正面上的導電膜與在背面上的導電膜係相互電性連接之結構，則在正面上的導電膜之電位及在背面上的導電膜之電位會保持在相同的位準。
因而，在其中在正面上的導電膜與在背面上的導電膜係相互電性連接之結構中，即使當第一絕緣物或第二絕緣物的表面之一者被充電時，該等表面之另一者會被充電至該等表面之該一者相同的電位。
因此，因為在第四結構(第17E圖)及第五結構(第17F圖)中可降低由於電介質偏極化所造成之靜電放電的不利效應，所以當與其他的結構相比較時，可進一步增加靜電耐壓。
注意的是，不用多說地，本發明並未受限於此實例之該等結構。
注意的是，在第四結構中，所有週邊的表面係由導電膜所包圍，如第17E圖中所描繪地；然而，此實例之結果 呈現明顯的是，任何結構均可降低電介質偏極化之不利效應，只要其係其中在正面上的導電膜與在背面上的導電膜係相互電性連接的結構即可。
如上述，本發明人能自此實例之實驗結構獲得新穎的發現。
[實例2]
在實例1之中，所敍述的是，靜電耐壓之增加功效係藉由使導電膜的厚度變大而改善。
另一方面，由於導電膜之厚度增加所導致之電路諧振頻率的改變會是問題。
也就是說，無線晶片係藉由來自外面之具有某一頻率的無線電波之輸入而操作。
此外，當電路的諧振頻率係與自外面所輸入之無線電波的頻率相似時，無線晶片易於操作。
相反地，當電路的諧振頻率與自外面所輸入之無線電波的頻率並不相似時，則無線晶片不易操作。
進一步地，諧振頻率可由設計者依據天線之繞組的數目或電路設計而予以設定。
因而，若實際的諧振頻率由於設置導電膜而自設計者所設定之諧振頻率偏差時，無線晶片之性能會減低。
所以，在此實施例中，將檢驗由於導電膜的厚度不同之諧振頻率上的不利效應。
做為實例，係形成實例1中之比較結構的取樣，實例 1中的第四結構(第17E圖)中之其中形成包含氧化矽的10奈米厚之銦錫氧化物(ITO(包含SiO2))膜的取樣，以及實例1中的第四結構中之其中形成包含氧化矽的100奈米厚之銦錫氧化物(ITO(包含SiO2))膜的取樣。
注意的是，該等取樣係形成使得除了導電膜的結構及厚度之外的結構均相同。
測量結果如下。
在其中並未設置導電膜於該處之比較結構(第17A圖)的實例中，諧振頻率係15.5MHz。
在其中導電膜之厚度係10奈米於第四結構(第17E圖)中的實例之中，諧振頻率係14.3MHz。
在其中導電膜之厚度係100奈米於第四結構(第17E圖)中的實例之中，諧振頻率係13.0MHz。
從上述結果所發現的是，當導電膜的厚度變大時，諧振頻率的偏差會變大。
為了要改善靜電放電之防止功效且降低諧振頻率的不利效應，可自此實例之結果提出其中，在與天線重疊的區域中之導電膜的厚度係製成比其他區域中之導電膜的厚度更小的結構(請參閱第14圖)。
選擇性地，可將與天線重疊的區域中之導電膜去除(請參閱第15圖)。
注意的是，在其中將導電膜去除於該處的情況中，電荷會更可能地局部累積於該區域中；因此，如第14圖中所描繪地，較佳地，將薄的導電膜設置於與天線重疊的區 域中。
選擇性地，可將導電膜設置於天線與包含薄膜電晶體的電路之間(請參閱第11圖)。
此申請案係根據2008年9月18日在日本專利局所申請之日本專利申請案序號2008-239078，及2008年9月18日在日本專利局所申請之日本專利申請案序號2008-239075，該等申請案的全部內容係結合於本文，以供參考之用。
101，109‧‧‧有機樹脂
102，110‧‧‧纖維體
103‧‧‧第一導電膜
104‧‧‧第一絕緣膜
105‧‧‧包含具有薄膜電晶體之電路的層
106‧‧‧包含天線的層
107‧‧‧第二絕緣物
108‧‧‧第二導電膜

Claims (7)

  1. 一種半導體裝置，包括：第一絕緣物；在該第一絕緣物上方的電晶體；在該電晶體上方的第一導電層；在該第一導電層上方且可作為天線的功能的第二導電層；及在該第二導電層上方的第二絕緣物。
  2. 一種半導體裝置，包括：第一絕緣物；在該第一絕緣物上方的電晶體；在該電晶體上方的第一導電層；在該第一導電層上方的具有特定形狀的第二導電層；及在該第二導電層上方的第二絕緣物，其中，該特定形狀具有直線形狀、彎曲形狀、彎折形狀、線圈形狀及帶狀形狀中的至少之任一形狀。
  3. 如申請專利範圍第1或2項之半導體裝置，還包括：在該電晶體與該第一絕緣物之間的第三導電層。
  4. 如申請專利範圍第3項之半導體裝置，其中，該第一導電層與該第三導電層電連接。
  5. 如申請專利範圍第1或2項之半導體裝置，其中，該電晶體為剝離電路所具有的電晶體。
  6. 如申請專利範圍第1或2項之半導體裝置，其中，該第一絕緣物具有第一有機樹脂及第一纖維體，及其中，該第二絕緣物具有第二有機樹脂及第二纖維體。
  7. 如申請專利範圍第6項之半導體裝置，其中，該第一有機樹脂中有複數第一導電粒子，及其中，該第二有機樹脂中有複數第二導電粒子。
TW105116108A 2008-09-18 2009-09-16 半導體裝置 TWI575706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008239075 2008-09-18
JP2008239078 2008-09-18

Publications (2)

Publication Number Publication Date
TW201631738A TW201631738A (zh) 2016-09-01
TWI575706B true TWI575706B (zh) 2017-03-21

Family

ID=42006465

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105116108A TWI575706B (zh) 2008-09-18 2009-09-16 半導體裝置
TW103120159A TWI545727B (zh) 2008-09-18 2009-09-16 半導體裝置
TW098131226A TWI450381B (zh) 2008-09-18 2009-09-16 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW103120159A TWI545727B (zh) 2008-09-18 2009-09-16 半導體裝置
TW098131226A TWI450381B (zh) 2008-09-18 2009-09-16 半導體裝置

Country Status (4)

Country Link
US (3) US9177978B2 (zh)
JP (7) JP5303409B2 (zh)
TW (3) TWI575706B (zh)
WO (1) WO2010032602A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2012070483A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 フレキシブルデバイス、その製造方法、および表示装置
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5906923B2 (ja) * 2012-04-26 2016-04-20 株式会社デンソー 誘電膜の製造方法
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP6431278B2 (ja) * 2014-04-18 2018-11-28 株式会社ジャパンディスプレイ 表示装置用基板
WO2016208401A1 (ja) * 2015-06-25 2016-12-29 株式会社村田製作所 樹脂基板および電子機器
US9935165B2 (en) 2015-08-31 2018-04-03 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
KR102385771B1 (ko) * 2016-07-01 2022-04-11 닛산 가가쿠 가부시키가이샤 연면 방전의 발생을 억제하는 방법
KR102573853B1 (ko) * 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
US11658222B2 (en) * 2017-09-27 2023-05-23 Intel Corporation Thin film transistor with charge trap layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059925A (ja) * 2005-01-28 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
TW200802806A (en) * 2006-02-23 2008-01-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
TW200816053A (en) * 2006-07-28 2008-04-01 Semiconductor Energy Lab Semiconductor device

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633141B1 (fr) 1988-06-17 1992-02-14 Sgs Thomson Microelectronics Carte a puce avec ecran de protection
KR930003894B1 (ko) 1989-01-25 1993-05-15 아사히가세이고오교가부시끼가이샤 신규한 프리프레그와 복합 성형체, 및 복합 성형체의 제조방법
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JP3141389B2 (ja) 1990-08-31 2001-03-05 ソニー株式会社 非接触型ｉｃカード
JPH05201183A (ja) 1992-01-29 1993-08-10 Sumitomo Bakelite Co Ltd Ｉｃメモリカード
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JPH09286188A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 非接触型ｉｃカード
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JP2998690B2 (ja) 1997-04-30 2000-01-11 日本電気株式会社 半導体集積回路装置及びクロック信号供給方法
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP3894688B2 (ja) 1999-10-13 2007-03-22 ローム株式会社 通信装置
JP4683770B2 (ja) 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP4802398B2 (ja) * 2001-06-08 2011-10-26 凸版印刷株式会社 非接触ｉｃカード
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003124474A (ja) 2001-10-19 2003-04-25 National Institute Of Advanced Industrial & Technology 半導体デバイス
JP2004015160A (ja) * 2002-06-04 2004-01-15 Tdk Corp アンテナ付モジュール
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
CN1910596B (zh) 2004-01-16 2011-03-09 株式会社半导体能源研究所 半导体装置
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005284352A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 携帯可能電子装置
KR100970194B1 (ko) 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP4914002B2 (ja) * 2004-11-29 2012-04-11 富士フイルム株式会社 液晶表示装置
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7758956B2 (en) * 2005-02-16 2010-07-20 Fujifilm Corporation Antireflection film and polarizing plate and image display device using same
US7982953B2 (en) * 2005-03-07 2011-07-19 Fujifilm Corporation Antireflection film, and polarizing plate and image display device using the same
JP4755003B2 (ja) 2005-03-25 2011-08-24 株式会社半導体エネルギー研究所 半導体装置
US8010045B2 (en) 2005-03-25 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7923796B2 (en) 2005-05-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including resonance circuit
JP2007005778A (ja) 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007080130A (ja) 2005-09-16 2007-03-29 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュール
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4796469B2 (ja) * 2005-09-30 2011-10-19 ニッタ株式会社 シート体、アンテナ装置および電子情報伝達装置
WO2007043285A1 (en) 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1952312B1 (en) 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
JP4907292B2 (ja) 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007193396A (ja) 2006-01-17 2007-08-02 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナシートの製法
DE602007013478D1 (de) 2006-02-08 2011-05-12 Semiconductor Energy Lab RFID-Vorrichtung
JP2007241999A (ja) * 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
CN101395617B (zh) 2006-03-10 2012-05-30 株式会社半导体能源研究所 半导体器件及其操作方法
WO2007108371A1 (en) 2006-03-15 2007-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5469799B2 (ja) 2006-03-15 2014-04-16 株式会社半導体エネルギー研究所 無線通信によりデータの交信を行う半導体装置
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102156901B (zh) 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
US20080018473A1 (en) 2006-07-18 2008-01-24 3M Innovative Properties Company Electrostatic discharge protection for components of an rfid tag
US7714535B2 (en) * 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP2008076963A (ja) 2006-09-25 2008-04-03 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2008091631A (ja) 2006-10-02 2008-04-17 Fujikura Ltd 半導体装置
SG175569A1 (en) * 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059925A (ja) * 2005-01-28 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
TW200802806A (en) * 2006-02-23 2008-01-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
TW200816053A (en) * 2006-07-28 2008-04-01 Semiconductor Energy Lab Semiconductor device

Also Published As

Publication number Publication date
JP2014103410A (ja) 2014-06-05
US20100065952A1 (en) 2010-03-18
US11127732B2 (en) 2021-09-21
US20180315745A1 (en) 2018-11-01
JP6246283B2 (ja) 2017-12-13
JP5985678B2 (ja) 2016-09-06
JP2018037099A (ja) 2018-03-08
JP5461733B2 (ja) 2014-04-02
WO2010032602A1 (en) 2010-03-25
TWI450381B (zh) 2014-08-21
US20160056140A1 (en) 2016-02-25
TW201631738A (zh) 2016-09-01
US9177978B2 (en) 2015-11-03
JP5706549B2 (ja) 2015-04-22
JP5303409B2 (ja) 2013-10-02
JP2013235598A (ja) 2013-11-21
TW201438194A (zh) 2014-10-01
JP2010097601A (ja) 2010-04-30
US10020296B2 (en) 2018-07-10
TW201029150A (en) 2010-08-01
JP2017005257A (ja) 2017-01-05
JP2019175473A (ja) 2019-10-10
TWI545727B (zh) 2016-08-11
JP2015144292A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
TWI575706B (zh) 半導體裝置
US8105873B2 (en) Flexible semiconductor device and identification label
TWI475748B (zh) 半導體裝置及其製造方法
TWI442513B (zh) 半導體裝置的製造方法
CN104102902B (zh) 一种半导体指纹识别传感器及其制造方法
US8409890B2 (en) Semiconductor device and manufacturing method thereof
TWI452675B (zh) 半導體裝置和其製造方法
TW201013894A (en) Semiconductor device and method for manufacturing the same
EP1668694A1 (en) Semiconductor device, method of manufacturing same, identification label and information carrier
JP5501174B2 (ja) 半導体装置
CN101409258B (zh) 一种光传感器及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees