JP2998690B2 - 半導体集積回路装置及びクロック信号供給方法 - Google Patents
半導体集積回路装置及びクロック信号供給方法Info
- Publication number
- JP2998690B2 JP2998690B2 JP11250197A JP11250197A JP2998690B2 JP 2998690 B2 JP2998690 B2 JP 2998690B2 JP 11250197 A JP11250197 A JP 11250197A JP 11250197 A JP11250197 A JP 11250197A JP 2998690 B2 JP2998690 B2 JP 2998690B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- receiving
- semiconductor chip
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置及び半導体チップ上の回路にクロック信号を供給する
クロック信号供給方法に関するものである。
置及び半導体チップ上の回路にクロック信号を供給する
クロック信号供給方法に関するものである。
【０００２】
【従来の技術】図６は従来例の半導体チップの構成を示
した図である。図６の例においては、半導体チップ１０
０上に４つの回路ブロック１０１が設けられ、また、半
導体チップ１００の一端部にはボンディングパット１０
７、入力バッファ１０８が設けられている。各々の回路
ブロック１０１の入力には、クロックバッファ１０２が
設けられ、更にクロックバッファ１０２の出力に４つの
クロックバッファ１０３〜１０６が接続されている。
した図である。図６の例においては、半導体チップ１０
０上に４つの回路ブロック１０１が設けられ、また、半
導体チップ１００の一端部にはボンディングパット１０
７、入力バッファ１０８が設けられている。各々の回路
ブロック１０１の入力には、クロックバッファ１０２が
設けられ、更にクロックバッファ１０２の出力に４つの
クロックバッファ１０３〜１０６が接続されている。
【０００３】外部から供給されたクロックは、ボンディ
ングパット１０７から入力バッファ１０８に入力し、入
力バッファ１０８からツリー状に分岐された配線を通っ
て各々の回路ブロック１０１に供給される。また、各々
の回路ブロック１０１に供給されたクロックは、入力バ
ッファ１０２からツリー状に分配された配線を通って複
数のクロックバッファ１０３〜１０６に供給される。こ
のように各回路ブロックにクロックを供給することで、
４つの回路ブロック１０１は各々供給されたクロックに
同期して動作する。
ングパット１０７から入力バッファ１０８に入力し、入
力バッファ１０８からツリー状に分岐された配線を通っ
て各々の回路ブロック１０１に供給される。また、各々
の回路ブロック１０１に供給されたクロックは、入力バ
ッファ１０２からツリー状に分配された配線を通って複
数のクロックバッファ１０３〜１０６に供給される。こ
のように各回路ブロックにクロックを供給することで、
４つの回路ブロック１０１は各々供給されたクロックに
同期して動作する。
【０００４】図６の半導体集積回路装置では、外部から
供給されたクロックは、入力バッファ１０８から各々の
回路ブロック１０１にツリー状の配線を通って分配さ
れ、また、各々の回路ブロック１０１のクロックバッフ
ァ１０２からツリー状の配線を通って複数のクロックバ
ッファ１０３〜１０６に供給されるため、入力バッファ
１０８から各々の回路ブロック１０１に至る配線長が異
なってしまい、供給されたクロック信号に時間差（クロ
ックスキュー）を生じる。このクロックスキューは、半
導体集積回路装置の最高動作クロック周波数を制限する
一因となる。従って、大規模半導体集積回路装置を更に
高速クロック信号に同期して動作させるためには、クロ
ックスキューを低減することが重要である。
供給されたクロックは、入力バッファ１０８から各々の
回路ブロック１０１にツリー状の配線を通って分配さ
れ、また、各々の回路ブロック１０１のクロックバッフ
ァ１０２からツリー状の配線を通って複数のクロックバ
ッファ１０３〜１０６に供給されるため、入力バッファ
１０８から各々の回路ブロック１０１に至る配線長が異
なってしまい、供給されたクロック信号に時間差（クロ
ックスキュー）を生じる。このクロックスキューは、半
導体集積回路装置の最高動作クロック周波数を制限する
一因となる。従って、大規模半導体集積回路装置を更に
高速クロック信号に同期して動作させるためには、クロ
ックスキューを低減することが重要である。
【０００５】そこで、図７に示すように半導体チップ１
００のほぼ中央部にメインクロックバッファ１０９を設
け、メインクロックバッファ１０９から長さの等しい配
線を通って各々の回路ブロック１０１にクロックを供給
するものがある。また、図７では、各々の回路ブロック
１０１内のクロックバッファ１０２から長さの等しい配
線を通って複数のクロックバッファ１０３〜１０６にク
ロックを供給するように構成されている。
００のほぼ中央部にメインクロックバッファ１０９を設
け、メインクロックバッファ１０９から長さの等しい配
線を通って各々の回路ブロック１０１にクロックを供給
するものがある。また、図７では、各々の回路ブロック
１０１内のクロックバッファ１０２から長さの等しい配
線を通って複数のクロックバッファ１０３〜１０６にク
ロックを供給するように構成されている。
【０００６】図７の半導体集積回路装置では、メインク
ロックバッファ１０９から各々の回路ブロック１０１ま
での配線長はほぼ等しいため、図６のものに比べて大幅
にクロックスキューを低減することが可能である。しか
しながら、図７の構成では、すべての配線長を最も長い
配線長に揃えなければならず、この冗長配線のためにク
ロック分配に要する総配線長の増加を招いてしまう。
ロックバッファ１０９から各々の回路ブロック１０１ま
での配線長はほぼ等しいため、図６のものに比べて大幅
にクロックスキューを低減することが可能である。しか
しながら、図７の構成では、すべての配線長を最も長い
配線長に揃えなければならず、この冗長配線のためにク
ロック分配に要する総配線長の増加を招いてしまう。
【０００７】このことは、特に、消費電力がクロック周
波数と負荷容量値の積に比例して増加するＣＭＯＳ回路
においては、消費電力の増大を招くという問題があっ
た。また、すべての配線長を揃えるためには、特別な配
線層や配線チャネル領域を必要とし、製造コスト面でも
不利であった。
波数と負荷容量値の積に比例して増加するＣＭＯＳ回路
においては、消費電力の増大を招くという問題があっ
た。また、すべての配線長を揃えるためには、特別な配
線層や配線チャネル領域を必要とし、製造コスト面でも
不利であった。
【０００８】また、クロックスキューを低減する方法と
して、特開平４−３１３２６９号公報で提案されている
ように、クロック信号を発光素子の点滅による光信号で
供給する方法が知られている。図８は同公報に記載され
たクロック供給方法を示している。図中１１０はクロッ
ク供給源の発光素子、１１１はプリント基板である。プ
リント基板１１１上には、複数の半導体チップ１１２が
設けられていて、各々の半導体チップ１１２上には発光
素子１１０からの光信号を受光するための受光素子が設
けられている。受光素子で受光された光信号はクロック
信号として半導体チップ１１２の内部回路に供給され
る。
して、特開平４−３１３２６９号公報で提案されている
ように、クロック信号を発光素子の点滅による光信号で
供給する方法が知られている。図８は同公報に記載され
たクロック供給方法を示している。図中１１０はクロッ
ク供給源の発光素子、１１１はプリント基板である。プ
リント基板１１１上には、複数の半導体チップ１１２が
設けられていて、各々の半導体チップ１１２上には発光
素子１１０からの光信号を受光するための受光素子が設
けられている。受光素子で受光された光信号はクロック
信号として半導体チップ１１２の内部回路に供給され
る。
【０００９】
【発明が解決しようとする課題】特開平４−３１３２６
９号公報で提案されたクロック供給方法では、光信号に
よって各半導体チップ上の内部回路にクロックを供給し
ているので、半導体チップ間のクロックスキューを小さ
くすることが可能である。しかし、同公報に記載された
方法においては、クロック信号源から送信された光信号
を受光し、電気信号に変換するための受光素子を必要と
する。
９号公報で提案されたクロック供給方法では、光信号に
よって各半導体チップ上の内部回路にクロックを供給し
ているので、半導体チップ間のクロックスキューを小さ
くすることが可能である。しかし、同公報に記載された
方法においては、クロック信号源から送信された光信号
を受光し、電気信号に変換するための受光素子を必要と
する。
【００１０】一般に、化合物半導体基板に受光素子をモ
ノリシックで形成することは可能であるが、そのために
は特別の工程を追加しなければならない。また、シリコ
ン基板上に効率の良い受光素子を形成することは、一般
に困難である。従って、この場合は、シリコン基板上に
化合物半導体技術による受光素子を何らかの方法で混載
しなければならず、いずれにしても半導体チップ上に受
光素子を形成するためには、製造工程が複雑となるばか
りでなく、製造コストも増加するという問題がっあっ
た。
ノリシックで形成することは可能であるが、そのために
は特別の工程を追加しなければならない。また、シリコ
ン基板上に効率の良い受光素子を形成することは、一般
に困難である。従って、この場合は、シリコン基板上に
化合物半導体技術による受光素子を何らかの方法で混載
しなければならず、いずれにしても半導体チップ上に受
光素子を形成するためには、製造工程が複雑となるばか
りでなく、製造コストも増加するという問題がっあっ
た。
【００１１】本発明は、上記問題点に鑑み、何ら複雑な
製造工程を要することなく、簡単にクロックスキューを
低減することが可能な半導体集積回路装置及びクロック
信号供給方法を提供することを目的とする。
製造工程を要することなく、簡単にクロックスキューを
低減することが可能な半導体集積回路装置及びクロック
信号供給方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、以上のような
目的を達成するために、半導体チップ上に、前記半導体
チップ上の回路で使用されるクロック信号のＮ倍の周波
数のクロック信号を送信するクロック信号源から電波に
よって送信されたクロック信号を受信する受信アンテ
ナ、前記受信アンテナで受信された信号を増幅し、クロ
ック信号に再生する受信回路、前記受信回路で再生され
たクロック信号をＮ分周する分周回路をそれぞれ複数配
置したことを特徴としている。また、本発明は、半導体
チップ上に、クロック信号源から電波によって送信され
たクロック信号を受信する受信アンテナ、前記受信アン
テナで受信された信号を増幅し、クロック信号に再生す
る受信回路をそれぞれ複数配置し、且つ、前記半導体チ
ップ上の受信アンテナ以外の領域をシールド部材によっ
てシールドしたことを特徴としている。また、本発明
は、半導体チップの上空に設けられたクロック信号源か
ら、前記半導体チップ上の回路で使用されるクロック信
号のＮ倍の周波数のクロック信号を電波によって送信
し、前記半導体チップ上には受信アンテナ、受信回路、
分周回路がそれぞれ複数配置されており、前記クロック
信号源から送信されたクロック信号を前記半導体チップ
上の複数の受信アンテナでそれぞれ受信し、受信された
信号を前記複数の受信回路によりそれぞれクロック信号
に再生し、再生されたクロック信号を前記複数の分周回
路によりそれぞれＮ分周し、Ｎ分周されたクロック信号
を各々前記半導体チップの内部回路に供給することを特
徴としている。
目的を達成するために、半導体チップ上に、前記半導体
チップ上の回路で使用されるクロック信号のＮ倍の周波
数のクロック信号を送信するクロック信号源から電波に
よって送信されたクロック信号を受信する受信アンテ
ナ、前記受信アンテナで受信された信号を増幅し、クロ
ック信号に再生する受信回路、前記受信回路で再生され
たクロック信号をＮ分周する分周回路をそれぞれ複数配
置したことを特徴としている。また、本発明は、半導体
チップ上に、クロック信号源から電波によって送信され
たクロック信号を受信する受信アンテナ、前記受信アン
テナで受信された信号を増幅し、クロック信号に再生す
る受信回路をそれぞれ複数配置し、且つ、前記半導体チ
ップ上の受信アンテナ以外の領域をシールド部材によっ
てシールドしたことを特徴としている。また、本発明
は、半導体チップの上空に設けられたクロック信号源か
ら、前記半導体チップ上の回路で使用されるクロック信
号のＮ倍の周波数のクロック信号を電波によって送信
し、前記半導体チップ上には受信アンテナ、受信回路、
分周回路がそれぞれ複数配置されており、前記クロック
信号源から送信されたクロック信号を前記半導体チップ
上の複数の受信アンテナでそれぞれ受信し、受信された
信号を前記複数の受信回路によりそれぞれクロック信号
に再生し、再生されたクロック信号を前記複数の分周回
路によりそれぞれＮ分周し、Ｎ分周されたクロック信号
を各々前記半導体チップの内部回路に供給することを特
徴としている。
【００１３】
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の第１
の実施形態を示した図である。なお、図１では図６及び
図７の従来装置と同一部分は同一符号を付している。図
１において、まず、半導体チップ１００上には、４つの
回路ブロック１０１が設けられている。各々の回路ブロ
ック１０１の中央部付近には、それぞれ受信アンテナ１
２０が設けられていて、詳しく後述するように半導体チ
ップ１００の上空に設けられたクロック信号源から電波
によって送信されたクロック信号を受信するように構成
されている。
て図面を参照して詳細に説明する。図１は本発明の第１
の実施形態を示した図である。なお、図１では図６及び
図７の従来装置と同一部分は同一符号を付している。図
１において、まず、半導体チップ１００上には、４つの
回路ブロック１０１が設けられている。各々の回路ブロ
ック１０１の中央部付近には、それぞれ受信アンテナ１
２０が設けられていて、詳しく後述するように半導体チ
ップ１００の上空に設けられたクロック信号源から電波
によって送信されたクロック信号を受信するように構成
されている。
【００１５】また、各々の受信アンテナ１２０で受信し
た微弱な信号（アナログ信号）は、それぞれ受信アンテ
ナ１２０に近接して設けられた受信回路１２１で増幅さ
れ、デジタル波形のクロック信号として再生される。各
々の受信回路１２１で再生されたクロック信号は、クロ
ックバッファ１０３〜１０６を介して各々の回路ブロッ
クに供給される。
た微弱な信号（アナログ信号）は、それぞれ受信アンテ
ナ１２０に近接して設けられた受信回路１２１で増幅さ
れ、デジタル波形のクロック信号として再生される。各
々の受信回路１２１で再生されたクロック信号は、クロ
ックバッファ１０３〜１０６を介して各々の回路ブロッ
クに供給される。
【００１６】図２はクロック信号源から各回路ブロック
にクロック信号を送信する様子を示している。図２にお
いて、クロック信号源１２３は半導体チップ１００の上
空（例えば、パッケージ・リッドの裏面）に設けられ、
クロック信号を電波によって送信する。この場合、クロ
ック信号源１２３と各々の回路ブロック１０１の受信ア
ンテナ１２０との直線距離が等しくなるように、クロッ
ク信号源１２３を配置することにより、各々の回路ブロ
ック１０１間のクロックスキューを極めて小さくするこ
とが可能である。
にクロック信号を送信する様子を示している。図２にお
いて、クロック信号源１２３は半導体チップ１００の上
空（例えば、パッケージ・リッドの裏面）に設けられ、
クロック信号を電波によって送信する。この場合、クロ
ック信号源１２３と各々の回路ブロック１０１の受信ア
ンテナ１２０との直線距離が等しくなるように、クロッ
ク信号源１２３を配置することにより、各々の回路ブロ
ック１０１間のクロックスキューを極めて小さくするこ
とが可能である。
【００１７】図３は受信回路１２１の具体例を示してい
る。図３の例においては、多段のリミッタアンプ１２４
ａ〜１２４ｄが用いられている。このように多段のリミ
ッタアンプを用いることによって、簡単な構成で、しか
も低消費電力で、容易に受信アンテナで捉えられた信号
を増幅し、デジタル波形のクロック信号に再生すること
ができる。なお、リミッタアンプとしては、多段である
必要はなく、１段のものであってもよい。
る。図３の例においては、多段のリミッタアンプ１２４
ａ〜１２４ｄが用いられている。このように多段のリミ
ッタアンプを用いることによって、簡単な構成で、しか
も低消費電力で、容易に受信アンテナで捉えられた信号
を増幅し、デジタル波形のクロック信号に再生すること
ができる。なお、リミッタアンプとしては、多段である
必要はなく、１段のものであってもよい。
【００１８】本実施形態では、クロック信号源１２３か
ら電波によって各々の回路ブロックにクロック信号を供
給しているので、半導体チップ上に受光素子を必要とし
ないばかりか、前述のようなクロックスキューを低減す
るための冗長配線による等長配線も不要とすることがで
きる。特に、このことはＣＭＯＳ回路において消費電力
を低減できるという効果をもたらす。また、等長配線の
ための特別な配線層や配線チャネルが不要であるので、
半導体集積回路装置を安価に作製することも可能であ
る。
ら電波によって各々の回路ブロックにクロック信号を供
給しているので、半導体チップ上に受光素子を必要とし
ないばかりか、前述のようなクロックスキューを低減す
るための冗長配線による等長配線も不要とすることがで
きる。特に、このことはＣＭＯＳ回路において消費電力
を低減できるという効果をもたらす。また、等長配線の
ための特別な配線層や配線チャネルが不要であるので、
半導体集積回路装置を安価に作製することも可能であ
る。
【００１９】図４は本発明の第２の実施形態を示した図
である。図４において、各々の回路ブロック１０１の受
信回路１２１の出力には分周回路（Ｎ分周）１２５が設
けられている。各々の受信回路１２１で得られたクロッ
ク信号は、分周回路１２５でＮ分周された後、クロック
バッファ１０３〜１０６を介して各々の回路ブロック１
０１に供給される。
である。図４において、各々の回路ブロック１０１の受
信回路１２１の出力には分周回路（Ｎ分周）１２５が設
けられている。各々の受信回路１２１で得られたクロッ
ク信号は、分周回路１２５でＮ分周された後、クロック
バッファ１０３〜１０６を介して各々の回路ブロック１
０１に供給される。
【００２０】本実施形態においては、クロック信号源１
２３から電波によって送信するクロック信号の周波数を
各々の回路ブロック１０１で使用するクロック信号の周
波数の整数倍（Ｎ倍）とし、分周回路１２５を用いて受
信回路１２１で受信されたクロック信号をＮ分周してい
るので、クロック信号源１２３から送信する電波の波長
は１／Ｎとなり、受信アンテナ１２０を小型化すること
ができる。但し、本実施形態では、複数の分周回路１２
５間で同期をとる必要性を生じるが、図４に示すように
各々の分周回路１２５にリセット端子１２６を設け、シ
ステムの起動時に一度共通のリセット信号をリセット端
子１２６に供給することによって、半導体チップ１００
全体の同期をとることができる。
２３から電波によって送信するクロック信号の周波数を
各々の回路ブロック１０１で使用するクロック信号の周
波数の整数倍（Ｎ倍）とし、分周回路１２５を用いて受
信回路１２１で受信されたクロック信号をＮ分周してい
るので、クロック信号源１２３から送信する電波の波長
は１／Ｎとなり、受信アンテナ１２０を小型化すること
ができる。但し、本実施形態では、複数の分周回路１２
５間で同期をとる必要性を生じるが、図４に示すように
各々の分周回路１２５にリセット端子１２６を設け、シ
ステムの起動時に一度共通のリセット信号をリセット端
子１２６に供給することによって、半導体チップ１００
全体の同期をとることができる。
【００２１】図５は本発明の第３の実施形態の構成を示
した図である。第１、第２の実施形態では、半導体チッ
プ１００の上空のクロック信号源１２３から電波によっ
てクロック信号を送信しているので、半導体チップ１０
０の回路動作にこの電波が電磁的な干渉を及ぼす可能性
が考えられる。
した図である。第１、第２の実施形態では、半導体チッ
プ１００の上空のクロック信号源１２３から電波によっ
てクロック信号を送信しているので、半導体チップ１０
０の回路動作にこの電波が電磁的な干渉を及ぼす可能性
が考えられる。
【００２２】そこで、本実施形態では、図５に示すよう
に半導体チップ１００上の受信アンテナ１２０の領域を
除くほぼ全面にわたってシールド１２７を形成してい
る。シールド１２７としては、半導体チップ１００の最
上位配線層が用いられ、この最上位配線層の固定電位に
接続されたクランドパターンをシールド部材として用い
ることで、前述のような電波による干渉を回避すること
ができる。なお、この場合、シールド部材としては、最
上位配線層でなくてもよく、他の配線層を用いてもよ
い。
に半導体チップ１００上の受信アンテナ１２０の領域を
除くほぼ全面にわたってシールド１２７を形成してい
る。シールド１２７としては、半導体チップ１００の最
上位配線層が用いられ、この最上位配線層の固定電位に
接続されたクランドパターンをシールド部材として用い
ることで、前述のような電波による干渉を回避すること
ができる。なお、この場合、シールド部材としては、最
上位配線層でなくてもよく、他の配線層を用いてもよ
い。
【００２３】
【発明の効果】以上説明したように本発明は、次の効果
がある。 （１）電波によって送信されたクロック信号を受信アン
テナで受信し、この受信信号をリミッタアンプから成る
受信回路でクロック信号に再生しているので、クロック
スキューを低減できるばかりでなく、簡単な構成で、し
かも低消費電力で、容易に受信アンテナで捉えられた信
号を増幅し、デジタル波形のクロック信号に再生するこ
とができる。 （２）クロック信号源から電波によって送信するクロッ
ク信号の周波数を半導体チップ上の回路で使用するクロ
ック信号の周波数のＮ倍とし、半導体チップ上の分周回
路により受信されたクロック信号をＮ分周しているの
で、受信アンテナを小型化することができる。 （３）半導体チップ上の受信アンテナ以外の領域をシー
ルド部材でシールドすることにより、電波によってクロ
ック信号を送信することによる電磁的な干渉を半導体チ
ップの回路動作に及ぼすことがないため、半導体チップ
の回路動作を安定させることができる。
がある。 （１）電波によって送信されたクロック信号を受信アン
テナで受信し、この受信信号をリミッタアンプから成る
受信回路でクロック信号に再生しているので、クロック
スキューを低減できるばかりでなく、簡単な構成で、し
かも低消費電力で、容易に受信アンテナで捉えられた信
号を増幅し、デジタル波形のクロック信号に再生するこ
とができる。 （２）クロック信号源から電波によって送信するクロッ
ク信号の周波数を半導体チップ上の回路で使用するクロ
ック信号の周波数のＮ倍とし、半導体チップ上の分周回
路により受信されたクロック信号をＮ分周しているの
で、受信アンテナを小型化することができる。 （３）半導体チップ上の受信アンテナ以外の領域をシー
ルド部材でシールドすることにより、電波によってクロ
ック信号を送信することによる電磁的な干渉を半導体チ
ップの回路動作に及ぼすことがないため、半導体チップ
の回路動作を安定させることができる。
【図１】本発明の第１の実施形態の構成を示した平面図
である。
である。
【図２】図１の実施形態のクロック信号源から半導体チ
ップ上の回路ブロックに電波によるクロック信号を送信
する様子を示した斜視図である。
ップ上の回路ブロックに電波によるクロック信号を送信
する様子を示した斜視図である。
【図３】図１の実施形態に用いられる受信回路の具体例
を示した図である。
を示した図である。
【図４】本発明の第２の実施形態を示した図である。
【図５】本発明の第３の実施形態を示した図である。
【図６】従来の半導体集積回路装置の例を示した図であ
る。
る。
【図７】従来の半導体集積回路装置の他の例を示した図
である。
である。
【図８】従来の半導体集積回路装置の更に他の例を示し
た図である。
た図である。
１００ 半導体チップ １０１ 回路ブロック １０２〜１０６ クロックバッファ １２０ 受信アンテナ １２１ 受信回路 １２３ クロック信号源 １２４ａ〜１２４ｄ リミッタアンプ １２５ 分周回路 １２６ リセット端子 １２７ シールド
Claims (9)
- 【請求項１】 半導体チップ上に、前記半導体チップ上
の回路で使用されるクロック信号のＮ倍の周波数のクロ
ック信号を送信するクロック信号源から電波によって送
信されたクロック信号を受信する受信アンテナ、前記受
信アンテナで受信された信号を増幅し、クロック信号に
再生する受信回路、前記受信回路で再生されたクロック
信号をＮ分周する分周回路をそれぞれ複数配置したこと
を特徴とする半導体集積回路装置。 - 【請求項２】 半導体チップ上に、クロック信号源から
電波によって送信されたクロック信号を受信する受信ア
ンテナ、前記受信アンテナで受信された信号を増幅し、
クロック信号に再生する受信回路をそれぞれ複数配置
し、且つ、前記半導体チップ上の受信アンテナ以外の領
域をシールド部材によってシールドしたことを特徴とす
る半導体集積回路装置。 - 【請求項３】 前記シールド部材は、前記半導体チップ
の最上位配線層であることを特徴とする請求項２に記載
の半導体集積回路装置。 - 【請求項４】 前記受信回路は、リミッタアンプからな
ることを特徴とする請求項１、請求項２、請求項３のい
ずれかに記載の半導体集積回路装置。 - 【請求項５】 前記受信回路及び受信アンテナは、前記
半導体チップ上の回路ブロック毎に配置されていること
を特徴とする請求項１、請求項２、請求項３、請求項４
のいずれかに記載の半導体集積回路装置。 - 【請求項６】 前記受信アンテナは、前記半導体チップ
上の回路ブロックの略中央に設けられていることを特徴
とする請求項５に記載の半導体集積回路装置。 - 【請求項７】 半導体チップの上空に設けられたクロッ
ク信号源から、前記半導体チップ上の回路で使用される
クロック信号のＮ倍の周波数のクロック信号を電波によ
って送信し、前記半導体チップ上には受信アンテナ、受
信回路、分周回路がそれぞれ複数配置されており、前記
クロック信号源から送信されたクロック信号を前記半導
体チップ上の複数の受信アンテナでそれぞれ受信し、受
信された信号を前記複数の受信回路によりそれぞれクロ
ック信号に再生し、再生されたクロック信号を前記複数
の分周回路によりそれぞれＮ分周し、Ｎ分周されたクロ
ック信号を各々前記半導体チップの内部回路に供給する
ことを特徴とするクロック信号供給方法。 - 【請求項８】 前記受信回路は、リミッタアンプからな
ることを特徴とする請求項７に記載のクロック信号供給
方法。 - 【請求項９】 前記クロック信号源と前記複数の受信ア
ンテナとの間の直線距離は、略同じ距離に設定されてい
ることを特徴とする請求項７または請求項８のいずれか
に記載のクロック信号供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11250197A JP2998690B2 (ja) | 1997-04-30 | 1997-04-30 | 半導体集積回路装置及びクロック信号供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11250197A JP2998690B2 (ja) | 1997-04-30 | 1997-04-30 | 半導体集積回路装置及びクロック信号供給方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303367A JPH10303367A (ja) | 1998-11-13 |
| JP2998690B2 true JP2998690B2 (ja) | 2000-01-11 |
Family
ID=14588241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11250197A Expired - Fee Related JP2998690B2 (ja) | 1997-04-30 | 1997-04-30 | 半導体集積回路装置及びクロック信号供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998690B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4704543B2 (ja) * | 2000-05-16 | 2011-06-15 | 新日本無線株式会社 | 半導体装置 |
| JPWO2009113373A1 (ja) | 2008-03-13 | 2011-07-21 | 日本電気株式会社 | 半導体装置 |
| WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1997
- 1997-04-30 JP JP11250197A patent/JP2998690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303367A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281590B1 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| US7323789B2 (en) | Multiple chip package and IC chips | |
| US20080285375A1 (en) | Semiconductor device, module including the semiconductor device, and system including the module | |
| JP2998690B2 (ja) | 半導体集積回路装置及びクロック信号供給方法 | |
| US6215192B1 (en) | Integrated circuit package and integrated circuit package control system | |
| US6133750A (en) | Combination of global clock and localized clocks | |
| KR100296452B1 (ko) | 데이터 입력 버퍼들을 구비한 동기식 반도체 메모리 장치 | |
| US20010040475A1 (en) | Integrated circuit | |
| JP2000068904A (ja) | Ｌｓｉチップ及びｌｓｉチップ間の伝送方法 | |
| US7750748B2 (en) | Method and apparatus for distributing clock signal using standing waves | |
| JPS61139139A (ja) | 半導体装置の同期化方法およびこれに用いる半導体装置 | |
| KR100370845B1 (ko) | 반도체패키지용 리드프레임의 구조 및 그 제조 방법 | |
| JP3214447B2 (ja) | クロックスキュー補償機能付きｉｏバッファ回路及びそれを用いた半導体集積回路 | |
| JP2806166B2 (ja) | 半導体集積回路 | |
| JP2955564B2 (ja) | 集積回路パッケージおよびシステム | |
| JPH06310656A (ja) | 半導体集積回路 | |
| JP2003324326A (ja) | 高周波増幅装置 | |
| JPH06216312A (ja) | マルチ・チップ・モジュール | |
| TW479348B (en) | Semiconductor integrated circuit | |
| JPH04241610A (ja) | 半導体集積回路装置および情報処理装置 | |
| JP2863659B2 (ja) | 高周波増幅装置 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| WO2000079369A1 (en) | Clock distribution by radio waves | |
| JPH10135407A (ja) | 半導体集積回路装置 | |
| JPH0568010A (ja) | 光配線システム及び光バスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |