JP2008076963A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

Abstract

【課題】製造工程が増加せず製品コストの高騰を抑制すると共に、製造工程中に蓄積された電荷による静電気破壊から配線膜を保護する。
【解決手段】ＴＦＴ基板１０上の画素領域の周辺に設けられている周辺領域に、信号線膜２００と、この信号線膜２００の上層であって信号線膜２００に対して交差する方向に配設されている配線膜２０１と、この信号線膜２００と配線膜２０１との間に絶縁膜４１'，４２'を介して介装されると共に平面視において少なくとも信号線膜２００と配線膜２０１との交差する領域に配設されているシールド膜２０３とを備え、このシールド膜２０３が、画素領域において形成される蓄積容量７０の下部電極７１と同一の層であって、この下部電極７１をパターンニングする際に同時に形成される。
【選択図】図７

Description

本発明は、製造過程及び製造後において基板上に絶縁膜を介して配設した導電膜を静電気破壊から保護する電気光学装置、電気光学装置の製造方法、及び電子機器に関する。

従来、例えば電気光学装置として多く採用されている液晶装置は、基板をベースとして、この基板上に導電膜と絶縁膜とを交互に形成する多層構造を有している。この導電膜や絶縁膜等の薄膜は、スパッタリングや、フォトリソグラフィー、ドライエッチング等により順に成膜されるが、各成膜過程では基板が電界にさらされるため、電荷が蓄積しやすい。

特に、液晶装置の画素領域の周辺に配設されている周辺回路に電気的に接続される導電膜は、配線距離が長いため、アンテナ効果が高く、当該導電膜形成後、その上層に絶縁膜を形成する際に、当該導電膜に多量の電荷が蓄積しやすい。同様に、製造過程において基板を搬送する際においても、空気やステージとの摩擦や接触・剥離に伴い静電気が発生するため、周辺回路に電気的に接続される導電膜に、上述したアンテナ効果により電荷が蓄積され易い。そして、この導電膜に蓄積される電荷量が多くなると、隣接する導電膜間で静電気破壊が誘発される。

最近の液晶装置を代表とする電気光学装置は、小型化の要請が強く、この要請に対応すべく周辺回路に電気的に接続される上層導電膜と下層導電膜間の距離が狭小化する傾向にある。上層導電膜と下層導電膜間の距離の狭小化は、両導電膜間に介装されている絶縁膜の膜厚を薄くすることで対応できるが、この絶縁膜の膜厚を薄くすると、静電気耐圧が低下するため、静電気破壊がより一層誘発され易くなる。

図１０（ａ）に従来の液晶装置の配線交差部の平面図、（ｂ）にそのB-B断面図を示す。同図に示す符号２００は信号線膜であり、例えば同図（ａ）の下側がＴＦＴ基板１０に形成された外部回路接続端子のうちの検査端子に電気的に接続され、図面左側に屈曲されている側が周辺回路を構成する走査線駆動回路に設けられているＹシフトレジスタの最終段に電気的に接続されて、走査線駆動回路から出力される電気特性検査のためのＹエンドパルス（ＹＥＰ）を検査端子へ通電する。

又、この信号線膜２００は、ＴＦＴ基板１０上に下地絶縁膜１２０を介して形成されており、その上層に、各外部回路接続端子と周辺回路である走査線駆動回路及びデータ線駆動回路とを各々電気的に接続する配線膜２０１が、絶縁膜２０２ａを介して配設されている。尚、図１０（ｂ）に示すように、配線膜２０１は複層に形成されており、各層の配線膜２０１間には絶縁膜２０２ｂが各々介装されている。

信号線膜２００は上層の配線膜２０１を交差して配線されている。更に、この信号線膜２００は配線距離が比較的長いため、絶縁膜２０２ａを成膜する際に、アンテナ効果により電荷が蓄積しやすい。その結果、信号線膜２００の屈曲形成されたエッジ部２００ａ、及び各配線膜２０１と交差する部位のエッジ部２０１ａに電界集中が発生して、このエッジ部２００ａ，２０１ａ周辺に静電気破壊が誘発されやすくなる。

尚、図１０（ａ）には、信号線膜２００の屈曲により形成されたエッジ部２００ａ、及び配線膜２０１との交差部に形成されたエッジ部２０１ａの周辺に静電気破壊が発生した状態が示されているが、この静電気破壊に起因して信号線膜２００と配線膜２０１とがショートした場合は、製品の不良となってしまい、製品の歩留まり率が悪くなってしまう。

この対策として、例えば特許文献１（特開平７−９９２４４号公報）には、互いに交差した状態で配設されている下層導電膜（ポリシリコン膜）と上層導電膜（Ａｌ膜）との間に絶縁膜を介してシールド膜（ポリシリコン膜）を配設し、このシールド膜により導電膜のエッジ部における電界集中を分散させる技術が開示されている。

この文献によれば、両導電膜間に発生しようとする局所的な高電圧は、両導電膜間に配設したシールド膜にて空間的に分散させることができるので、両導電膜間の静電気耐圧を上昇させることができる。
特開平７−９９２４４号公報

しかし、上述した文献に開示されている技術では、通常の電気光学装置の製造工程中に、下層導電膜と上層導電膜との間にシールド膜を形成する工程を別途追加しなければならず、当然ポリシリコン膜の上層には上層導電膜との間を絶縁する絶縁膜を形成する工程も必要となる。その結果、製造工数が嵩み、製品コストが高くなる不都合がある。

本発明は、上記事情に鑑み、製造工程が増加せず製品コストの高騰を抑制すると共に、製造工程中に蓄積された電荷による静電気破壊から導電膜を保護して、製品の歩留まり率の向上を実現することのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。

上記目的を達成するため本発明による第１の電気光学装置は、基板上の複数の画素が配列されている画素領域の周辺に設けられている周辺領域に、第１の導電膜と、該第１の導電膜の上層であって該第１の導電膜に対して交差する方向に配設されている第２の導電膜と、該第２の導電膜と前記第１の導電膜との間に絶縁膜を介して介装されると共に平面視において少なくとも前記第２の導電膜と前記第１の導電膜との交差する領域に配設されている第３の導電膜とを備える電気光学装置において、前記第３の導電膜が前記画素領域において形成される画素側導電膜と同一の層であって該画素側導電膜をパターンニングする際に同時に形成されることを特徴とする。

このような構成では、第２の導電膜と第１の導電膜との交差する領域に配設される第３の導電膜を、画素領域において形成される画素側導電膜と同一の層であって画素側導電膜をパターンニングする際に同時に形成するようにしたので、製造工程が増加せず、製品コストの高騰を抑制することができる。又、第１の導電膜と第２の導電膜との間に第３の導電膜を介装したので、製造工程中に第１の導電膜と第２の導電膜との一方の導電膜に蓄積された電荷による静電気破壊から、他方の導電膜を保護することができ、製品の歩留まり率の向上を実現することができる。

第２の電気光学装置は、第１の電気光学装置において、前記画素側導電膜は、画素電極に印加される電圧を保持する蓄積容量の一方の電極あることを特徴とする。

このような構成では、画素側導電膜を、画素電極に印加される電圧を保持する蓄積容量に設けられている電極の内の１つとすることで、当該電極と同時にパターンニングされる第３の導電膜は導電性に優れた特性を得ることができる。

第３の電気光学装置は、第１或いは第２の電気光学装置において、前記第３の導電膜が、前記第１の導電膜と前記第２の導電膜とが交差する領域の全域であって、前記第１の導電膜と第２の導電膜とにおいて電荷が蓄積しやすい側の導電膜に沿って配設されていることを特徴とする。

このような構成では、第３の導電膜を、第１の導電膜と第２の導電膜とが交差する領域の全域であって、第１の導電膜と第２の導電膜とにおいて電荷が蓄積しやすい側の導電膜に沿って配設したので、当該導電膜に蓄積された電荷が第３の導電膜により分散され、導電膜を静電気破壊から保護することができる。

第４の電気光学装置は、第１或いは第２の電気光学装置において、前記第３の導電膜が、前記第１の導電膜と前記第２の導電膜とが交差する領域に対して個別に配設されていると共に、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成されていることを特徴とする。

このような構成では、第３の導電膜を、第１の導電膜と第２の導電膜とが交差する領域に対して個別に配設すると共に、第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成したので、電荷が蓄積しやすい導電膜に蓄積された電荷による静電気破壊で一つの第３導電膜との間がショートした場合であっても、他の第３導電膜との間でのショートを回避することができる。

第１の電気光学装置の製造方法は、基板上の複数の画素が配列されている画素領域の周辺に設けられている周辺領域に第１の導電膜を形成する工程と、前記第１の導電膜上に絶縁膜を介して第２の導電膜を、該第１の導電膜に対して交差する方向に形成する工程と、前記第２の導電膜上に他の絶縁膜を介して第３の導電膜を平面視において少なくとも前記第１の導電膜と後記する第２の導電膜との交差する領域に形成する工程と、前記第３の導電膜上に別の絶縁膜を介して第２の導電膜を形成する工程とを備える電気光学装置の製造方法において、前記第３の導電膜が、前記画素領域に画素側導電膜を形成する工程と同一の工程で形成されることを特徴とする。

このような構成では、第３の導電膜を、画素領域に画素側導電膜を形成する工程と同一の工程で形成するようにしたので、製造工程が増加せず製品コストの高騰を抑制することができる。

第２の電気光学装置の製造方法は、第１の電気光学装置の製造方法において、前記画素側導電膜を形成する工程では、画素電極に印加される電圧を保持する蓄積容量の一方の電極を形成することを特徴とする。

このような構成では、画素側導電膜を形成する工程では、画素電極に印加される電圧を保持する蓄積容量に設けられている電極の内の１つを形成するようにしたので、当該電極と同時にパターンニングされる第３の導電膜は導電性に優れた特性を得ることができる。

第３の電気光学装置の製造方法は、第１或いは第２の電気光学装置の製造方法において、前記第３の導電膜を形成する工程では、該第３の導電膜を、前記第１の導電膜と前記第２の導電膜とが交差する領域の全域であって、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜に沿って形成することを特徴とする。

このような構成では、第３の導電膜を形成する工程では、第３の導電膜を、第１の導電膜と第２の導電膜とが交差する領域の全域であって、第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜に沿って形成するようにしたので、当該導電膜に蓄積された電荷は第３の導電膜により分散され、これらの導電膜を静電気破壊から保護することができる。

第４の電気光学装置の製造方法は、第１或いは第２の電気光学装置の製造方法において、前記第３の導電膜を形成する工程では、該第３の導電膜を、前記第１の導電膜と前記第２の導電膜とが交差する領域に対して個別に形成すると共に、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成することを特徴とする。

このような構成では、第３の導電膜を形成する工程では、第３の導電膜を、第１の導電膜と第２の導電膜とが交差する領域に対して個別に配設すると共に、第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成したので、電荷が蓄積しやすい導電膜に蓄積された電荷による静電気破壊で一つの第３導電膜との間がショートした場合であっても、他の第３導電膜との間でのショートを回避することができる。

又、本発明による第１の電子機器は、第１〜第４の電気光学装置を備えて構成されていることを特徴とする。このような構成では、本発明による電子機器が第１〜第４の電気光学装置の何れか１つを備えているので、製造工程が増加せず製品コストの高騰を抑制すると共に、製造工程中に蓄積された電荷による静電気破壊から導電膜を保護して、製品の歩留まり率の向上を実現することができる。

以下、図面に基づいて本発明の一実施形態を説明する。

［第１実施形態］
図１〜図７に本発明の第１実施形態を示す。図１は電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図、図２はＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置であって、図１のH-H'断面図、図３は一つの画素に着目した液晶装置の模式的断面図である。尚、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

先ず、本実施形態で採用する液晶装置の全体構成について説明する。図１、図２に示すように、液晶装置は、ＴＦＴ基板１０と、これに対向配置される対向基板２０とを有し、両基板１０，２０の対向面間の画像表示領域１０ａの周囲に設けたシール領域がシール材５２を介して貼り合わされている。更に、この両基板１０，２０の対向面間とシール材５２とで囲まれた領域内に液晶５０が封入されている。対向基板２０の４隅には、上下導通材１０６が設けられており、ＴＦＴ基板１０に設けられた上下導通端子１０７と対向基板２０に設けられた対向電極２１との間で電気的に導通されている。

又、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の周辺遮光膜５３が対向基板２０側に設けられている。又、画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更に、ＴＦＴ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間を電気的に接続するための複数の配線１０５が設けられている。尚、走査線駆動回路１０４、及び配線１０５は、シール材５２の内側の周辺遮光膜５３に対向する位置に配設されている。

更に、ＴＦＴ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜２２が形成されており、これら一対の配向膜１６，２２間で、所定の配向状態が設定される。

次に、図３を参照して画素領域における１つのＴＦＴ３０を中心とする液晶装置の断面構造について説明する。ＴＦＴ基板１０には、下地絶縁膜１２、第１〜第４の層間絶縁膜４１〜４４が積層されている。

ＴＦＴ基板１０と下地絶縁膜１２との間に走査線１１ａが形成されている。走査線１１ａは、平面視では、画素電極９ａの周囲を略埋めるような格子状に形成されており、走査線１１ａと後述するデータ線６ａとの交差する位置にゲート電極３ａが対向配設される。走査線１１ａはゲート電極３ａと電気的に接続されており、従って、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御することになる。

又、下地絶縁膜１２と第１の層間絶縁膜４１との間に、半導体層１ａ〜１ｅ、導電性のポリシリコン膜等からなるゲート電極３ａ、及びゲート絶縁膜２を含むＬＤＤ(Lightly Doped Drain)構造のＴＦＴ３０が形成されている。

更に、第１層間絶縁膜４１と第２層間絶縁膜４２との間に、画素電極９ａに印加する電圧を所定時間保持する蓄積容量７０が形成されている。蓄積容量７０は、画素側導電膜としての下部電極７１と上部電極である容量電極３００との間に、誘電体膜７５を介装した層構造を有している。下部電極７１は、例えばポリシリコン膜からなりコンタクトホール８３を介して半導体層（高濃度ドレイン領域）１ｅに電気的に接続されている。又、容量電極３００は蓄積容量７０の固定電位側容量電極として機能する。又、誘電体膜７５は、下層の酸化シリコン膜７５ａと上層の窒化シリコン膜７５ｂとの二層構造となっている。尚、図中、符号８１，８３はコンタクトホールである。

又、第２層間絶縁膜４２と第３層間絶縁膜４３との間にデータ線６ａが形成されている。このデータ線６ａは、半導体層１ａ〜１ｅの延在する方向に一致するように、ストライプ状に形成されており、半導体層（高濃度ソース領域）１ａとコンタクトホール８１を介して電気的に接続されている。このデータ線６ａは、下層のアルミニウム膜４１Ａ、中間層の窒化チタン膜４１ＴＮ、上層の窒化シリコン膜４０１の三層構造を有している。データ線６ａは、下層を比較的低抵抗なアルミニウム膜４１Ａとしたので画素電極９ａに対する画像信号の供給を滞りなく実現することができる。又、上層を窒化シリコン膜４０１としたのでデータ線６ａに侵入する水分を堰き止めることができる。

又、第３層間絶縁膜４３と第４層間絶縁膜４４との間に、下層膜４００ａと上層膜４００ｂとで、二層構造を有する固定電位のシールド層４００が形成されている。このシールド層４００は、平面視において格子状に形成されており、容量電極３００と電気的に接続されて、この容量電極３００を固定電位としている。又、このシールド層４００は平面視においてデータ線６ａ（或いは、半導体層１ａ〜１ｅ）を覆うように形成されており、これによりＴＦＴ３０に対する遮光膜としての機能も有している。

又、図４は図１に示すIV部の配線交差部の拡大図、図５（ａ）は図４のV部拡大図、同（ｂ）は（ａ）のB-B断面図、同（ｃ）は（ａ）のC-C断面図である。

同図に示すように、外部回路接続端子１０２のうちの検査端子１０２ａに一端を電気的に接続する、第１の導電膜としての信号線膜２００がＴＦＴ基板１０上に形成されている。又、この信号線膜２００の上層に絶縁膜４１'を介して、第３の導電膜としてのシールド膜２０３が形成され、更に、このシールド膜２０３の上層に絶縁膜４２'を介して、第２の導電膜である複数の配線膜２０１が形成されている。更に、１つの配線膜２０１の上層に絶縁膜４３'を介して他の配線膜２０４が形成されている。

信号線膜２００は、その上層の各配線膜２０１と交差して、図の上方へ延出され、途中クランク状に屈曲されて、走査線駆動回路１０４（図１参照）に設けられているＹシフトレジスタの最終段に、バッファ回路２０７を介して電気的に接続されている。尚、各配線膜２０１により、各外部回路接続端子１０２とデータ線駆動回路１０１、及び走査線駆動回路１０４とが電気的に接続されている。

一方、シールド膜２０３は、信号線膜２００上に沿って形成されている。このシールド膜２０３は、図５（ａ）に示すように、最も外側の配線膜２０１に対して長さＬだけ広く形成されており、更に、図５（ｃ）に示すように信号線膜２００の線幅Ｗｐよりもやや広い線幅Ｗｓで、少なくとも配線膜２０１と信号線膜２００とが交差されている領域において連続的に形成されている。従って、図４、及び図５（ａ）に示すように、シールド膜２０３は、平面視において、信号線膜２００と配線膜２０１との交差する部位に介装されており、しかも、信号線膜２００を、それよりも若干広い領域で覆っている。

信号線膜２００がシールド膜２０３に覆われているので、この信号線膜２００での電界集中による放電は、信号線膜２００とシールド膜２０３との間で発生するに過ぎず、上層の配線膜２０１に波及することはない。その結果、配線膜２０１を静電気破壊から有効に保護することができ、高い信頼性を得ることができる。

又、周辺領域に形成される信号線膜２００、配線膜２０１、各絶縁膜１２'，４１'〜４３'、シールド膜２０３は、上述したＴＦＴ基板１０の画素領域に形成される各導電膜、及び絶縁膜と同一の層で形成される。すなわち、本実施形態では、絶縁膜１２'が下地絶縁膜１２と同一層で形成され、信号線膜２００がゲート電極３ａと同一層で形成されており、絶縁膜４１'が第１層間絶縁膜４１と同一層で形成され、シールド膜２０３が蓄積容量７０の下部電極７１と同一層で形成される。更に、絶縁膜４２'が第２層間絶縁膜４２と同一層で形成され、配線膜２０１がデータ線６ａと同一層で形成され、絶縁膜４３'が第３層間絶縁膜４３と同一層で形成され、更に、他の配線膜２０４がシールド層４００と同一層で形成されている。尚、シールド層４００を構成する下層膜４００ａはアルミニウム等の低抵抗な材料で形成されている。

（製造プロセス）
次に、図６、図７を参照してＴＦＴ基板１０の基板工程（Front End of Line工程）について説明する。ここで、（ａ）〜（ｇ）は１つの画素領域におけるシールド層４００が形成されるまでの工程が示されており、（ａ'）〜（ｇ'）は、（ａ）〜（ｇ）の製造工程において、同時に形成される周辺領域における配線の製造工程が示されている。尚、ＴＦＴ基板１０は、このＴＦＴ基板１０を多数配列する大型基板(「マザー基板」とも称する)の状態で製造される。

先ず、ＴＦＴ基板１０上に走査線１１ａ、下地絶縁膜１２、ＴＦＴ３０を所定に形成した後、（ａ）に示すように、ゲート絶縁膜２上にゲート電極３ａを形成する。このゲート電極３ａの形成に際しては、先ず、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、導電性を有するポリシリコン膜を成膜する。次いで、このポリシリコン膜をフォトリソグラフィ及びエッチングによりパターンニングしてゲート電極３ａを形成する。この下地絶縁膜１２'、ポリシンコン膜はＴＦＴ基板１０全体に成膜されているため、（ａ'）に示すように、この下地絶縁膜１２は周辺回路にも絶縁膜１２'として形成される。又、ポリシンコン膜のパターンニングに際し、周辺回路に電気的に接続される信号線膜２００が同時に形成される。尚、この信号線膜２００は、図４に示すように、後工程で形成される配線膜２０１に交差する方向に延在している。

次いで、（ｂ）に示すように、ゲート電極３ａ上に、例えばHDP-CVD(高密度プラズマCVD)装置を使用して第１層間絶縁膜４１を成膜する。尚、（ｂ'）に示すように、この第１層間絶縁膜４１は周辺領域側にも絶縁膜４１'として成膜される。

その後、（ｃ）に示すように、第１層間絶縁膜４１上に、減圧ＣＶＤやスパッタリングにより、Ｐｔ等の金属膜を成膜する。そして、この金属膜を所定にパターンニングして蓄積容量７０の下部電極７１を形成する。一方、（ｃ'）に示すように、周辺領域には、この下部電極７１のパターンニングにて、シールド膜２０３が同時に形成される。

尚、蓄積容量７０は、この下部電極７１上に誘電体膜７５と容量電極３００とが形成される。容量電極３００は、ポリシリコン膜やアルミニウム（Ａｌ）等の金属膜を、減圧ＣＶＤ、又はスパッタリングにより成膜し、所定にパターンニングして形成する。上述したように、本実施形態はシールド膜２０３を下部電極７１と同一層で形成しているが、このシールド膜２０３を容量電極３００と同一層で形成しても良い。この場合、容量電極３００が画素側導電膜となる。

ところで、上述した信号線膜２００は、その配線距離が比較的長いため、信号線膜２００上に絶縁膜４１'を成膜するに際し、信号線膜２００にアンテナ効果により、多量の電荷が蓄積しやすい。しかし、本実施形態では、信号線膜２００と配線膜２０１との間に、この信号線膜２００に沿ってシールド膜２０３を介装したので、信号線膜２００と配線膜２０１とが平面視において交差していても、信号線膜２００と配線膜２０１との交差によって生じるエッジ部２０１ａに電界集中が発生し難くなり、信号線膜２００に蓄積された電荷は分散される。その結果、相対的に信号線膜２００と配線膜２０１との間の静電気耐圧が向上し、配線膜２０１を静電気破壊から有効に保護することができるため、製品の歩留まり率を向上させることができる。

次いで、（ｄ）に示すように、蓄積容量７０上に第２層間絶縁膜４２を形成する。この第２層間絶縁膜４２は、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法、或いはプラズマＣＶＤ法を用いて成膜された、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜を所定にパターンニングして形成される。その際、（ｄ'）に示すように、この第２層間絶縁膜４２にて、周辺領域の絶縁膜４２'が同時に形成される。

その後、（ｅ）に示すように、第２層間絶縁膜４２上に、下層からアルミニウム膜４１Ａ、窒化チタン膜４１ＴＮ、窒化シリコン膜４０１を順に成膜し、これらを個々にパターンニングしてデータ線６ａを形成する。一方、(ｅ')に示すように、周辺領域では、このデータ線６ａのパターンニングにて、このデータ線６ａと同じ三層構造の配線膜２０１が同時に形成される。上述したように、信号線膜２００に帯電した電荷は、シールド膜２０３との間で放電されるため、配線膜２０１が静電気破壊を受けることがない。

次いで、(ｆ)に示すように、データ線６ａ上に、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法やプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。その際、(ｆ')に示すように、この第３層間絶縁膜４３にて、周辺領域の絶縁膜４３'が同時に形成される。

そして、(ｇ)に示すように、第３層間絶縁膜４３上に、スパッタリング法、或いはプラズマＣＶＤ法等により、例えばアルミニウム等の低抵抗な材料を用いて成膜し、所定にパターンニングしてシールド層４００の下層膜４００ａを形成し、次いで、この下層膜４００ａ上に、例えば窒化チタン等、画素電極９ａを構成するＩＴＯと電蝕を生じない材料を成膜し、この成膜された層を所定にパターンニングして上層膜４００ｂを形成する。その結果、下層膜４００ａと上層膜４００ｂとで二層構造を有するシールド層４００が形成される。一方、(ｇ')に示すように、シールド層４００のパターンニングに際し、このシールド層４００と同じ二層構造の配線膜２０４が周辺領域に同時に形成される。

その後、シールド層４００上に第４層間絶縁膜４４、画素電極９ａ、配向膜１６が形成されて基板工程が終了する。次いで、各ＴＦＴ基板１０にデータ線駆動回路１０１、及び走査線駆動回路１０４が実装される。

このように、本実施形態では、周辺領域のシールド膜２０３を、蓄積容量７０の下部電極７１を形成する層と同一の層で、しかも、当該下部電極７１と同じパターンニングにて形成するようにしたので、材料、及び製造工程が増加せず、製品コストの高騰を抑制することができる。

又、信号線膜２００の上層にシールド膜２０３を、信号線膜２００に沿って配設したので、平面視において配線膜２０１との交差により生じるエッジ部２０１ａに電界集中が発生し難くなり、配線膜２０１に蓄積されている電荷を分散させることができる。その結果、配線膜２０４を静電気破壊から有効に保護することができる。

ところで、信号線膜２００が電気的に接続されている外部回路接続端子１０２の検査端子１０２ａからは、Ｙエンドパルス（ＹＥＰ）が出力される。このＹエンドパルス（ＹＥＰ）は、Ｙシフトレジスタの電気特性検査のために用いられる。電気特性検査では、先ず、ＴＦＴ基板１０に実装されている走査線駆動回路１０４のＹシフトレジスタにＹスタートパルス（ＤＹ）を供給する。すると、Ｙシフトレジスタは、Ｙクロック信号、及び反転Ｙクロック信号に同期して、Ｙスタートパルス（ＤＹ）を順次転送し、その信号を順次出力する。

そして、Ｙシフトレジスタの動作が正常な場合は、Ｙシフトレジスタの最終段からＹスタートパルス（ＤＹ）がＹエンドパルス（ＹＥＰ）として出力される。従って、検査端子１０２ａからＹエンドパルス（ＹＥＰ）が検出されない場合は、Ｙシフトレジスタの動作不良と判定する。

［第２実施形態］
図８に本発明の第２実施形態を示す。図８（ａ）は図４のV部相当の拡大図、同（ｂ）は（ａ）のB-B断面図、同（ｃ）は（ａ）のC-C断面図である。尚、第１実施形態と同一の構成部分については同一の符号を付して説明を省略する。

上述した第１実施形態では信号線膜２００と各配線膜２０１とが交差する部位の全域にわたってシールド膜２０３を配設したが、本実施形態では、シールド膜２０３を配線膜２０１毎に分割して、複数の島状にしたものである。

すなわち、同図に示すように、シールド膜２０３は、信号線膜２００と各配線膜２０１が交差される領域毎に個別に配設されており、且つ各シールド膜２０３は各配線膜２０１の線幅Ｗｓよりも広い線幅Ｗｐで形成されており、且つエッジ部２０１ａよりも長さＬだけ広い島状に形成されている。

本実施形態によれば、上述した第１実施形態の効果に加え、シールド膜２０３を各配線膜２０１毎に分断して島状に形成したので、信号線膜２００と１つのシールド膜２０３との間が静電気破壊によりショートした場合であっても、他のシールド膜２０３とのショートを回避することができる。

［電子機器の実施形態］
次に、図９に示す投射型カラー表示装置の図式的断面図を参照して、上述した液晶装置をライトバルブとして用いた電子機器の一例である投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。

本実施形態における投射型カラー表示装置の一例である液晶プロジェクタ１１００は、駆動回路がＴＦＴ基板１０上に搭載された液晶装置を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ，１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。

液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ，１００Ｇ及び１００Ｂに夫々導かれる。その際、特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ，１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

尚、本発明は上述した各実施形態に限るものではなく、例えば、配線膜２０１側が電荷を蓄積しやすい場合は、この配線膜２０１に沿ってシールド膜２０３を配設する。又、電界集中は、電荷の蓄積しやすい導電膜である信号線膜２００のエッジ部２０１ａに発生するため、最小限エッジ部２０１ａを覆うようにすれば、配線膜２０１を静電気破壊から有効に保護することができる。尚、信号線膜２００自体が屈曲されて配線されている場合、当該屈曲部（図１０のエッジ部２０１ａに相当する部分）もシールド膜２０３で覆うようにすれば、この屈曲部に発生する電界集中を分散させることができる。

本発明による電気光学装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置以外に、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置であっても良く、更に、液晶装置に限らず、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display、及びSurface-Conductin Electron-Emitter Display）、更には、ＤＬＰ（Digital Light Processing）やＤＭＤ（Digital Micromirror Device）等の各種の電気光学装置に適用することが可能である。

又、電子機器は、本発明による電気光学装置を備えて実現できるものであれば、上述した液晶プロジェクタ１１００に限らず、テレビジョン受像機、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器に適用することができる。

第１実施形態による電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図 同、ＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置であって、図１のH-H'断面図 同、一つの画素に着目した液晶装置の模式的断面図 同、図１のIV部に示す配線交差部の拡大図 同、（ａ）は図４のV部拡大図、（ｂ）は（ａ）のB-B断面図、（ｃ）は（ａ）のC-C断面図 同、ＴＦＴ基板の製造工程を示す工程図（その１） 同、ＴＦＴ基板の製造工程を示す工程図（その２） 第２実施形態を示し、（ａ）は図４のV部相当の拡大図、（ｂ）は（ａ）のB-B断面図、（ｃ）は（ａ）のC-C断面図 投射型カラー表示装置の図式的断面図 従来例を示し、（ａ）は液晶装置の配線交差部の平面図、（ｂ）は（ａ）のB-B断面図

符号の説明

１０…ＴＦＴ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、４１…第１層間絶縁膜、４１'，４２'，４３'…絶縁膜、４２…第２層間絶縁膜、４３…第３層間絶縁膜、４４…第４層間絶縁膜、５０…液晶、７０…蓄積容量、７１…下部電極、１０１…データ線駆動回路、１０２…外部回路接続端子、１０２ａ…検査端子、１０４…走査線駆動回路、１０５…配線、１１００…液晶プロジェクタ、２００…信号線膜、２００ａ，２０１ａ…エッジ部、２０１，２０４…配線膜、２０３…シールド膜、２０７…バッファ回路、３００…容量電極、４００ａ…下層膜、Ｗｐ，Ｗｓ…線幅、Ｌ…長さ

Claims (9)

1. 基板上の複数の画素が配列されている画素領域の周辺に設けられている周辺領域に、第１の導電膜と、該第１の導電膜の上層であって該第１の導電膜に対して交差する方向に配設されている第２の導電膜と、該第２の導電膜と前記第１の導電膜との間に絶縁膜を介して介装されると共に平面視において少なくとも前記第２の導電膜と前記第１の導電膜との交差する領域に配設されている第３の導電膜とを備える電気光学装置において、
   前記第３の導電膜が前記画素領域において形成される画素側導電膜と同一の層であって該画素側導電膜をパターンニングする際に同時に形成される
   ことを特徴とする電気光学装置。
2. 前記画素側導電膜は、画素電極に印加される電圧を保持する蓄積容量の一方の電極である
   ことを特徴とする請求項１記載の電気光学装置。
3. 前記第３の導電膜が、前記第１の導電膜と前記第２の導電膜とが交差する領域の全域であって、前記第１の導電膜と第２の導電膜とにおいて電荷が蓄積しやすい側の導電膜に沿って配設されている
   ことを特徴とする請求項１或いは２記載の電気光学装置。
4. 前記第３の導電膜が、前記第１の導電膜と前記第２の導電膜とが交差する領域に対して個別に配設されていると共に、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成されている
   ことを特徴とする請求項１或いは２記載の電気光学装置。
5. 基板上の複数の画素が配列されている画素領域の周辺に設けられている周辺領域に第１の導電膜を形成する工程と、前記第１の導電膜上に絶縁膜を介して第２の導電膜を、該第１の導電膜に対して交差する方向に形成する工程と、前記第２の導電膜上に他の絶縁膜を介して第３の導電膜を平面視において少なくとも前記第１の導電膜と後記する第２の導電膜との交差する領域に形成する工程と、前記第３の導電膜上に別の絶縁膜を介して第２の導電膜を形成する工程とを備える電気光学装置の製造方法において、
   前記第３の導電膜が、前記画素領域に画素側導電膜を形成する工程と同一の工程で形成される
   ことを特徴とする電気光学装置の製造方法。
6. 前記画素側導電膜を形成する工程では、画素電極に印加される電圧を保持する蓄積容量の一方の電極を形成する
   ことを特徴とする請求項５記載の電気光学装置の製造方法。
7. 前記第３の導電膜を形成する工程では、該第３の導電膜を、前記第１の導電膜と前記第２の導電膜とが交差する領域の全域であって、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜に沿って形成する
   ことを特徴とする請求項５或いは６記載の電気光学装置の製造方法。
8. 前記第３の導電膜を形成する工程では、該第３の導電膜を、前記第１の導電膜と前記第２の導電膜とが交差する領域に対して個別に形成すると共に、前記第１の導電膜と第２の導電膜との内の電荷が蓄積しやすい側の導電膜よりも広い島状に形成する
   ことを特徴とする請求項５或いは６記載の電気光学装置の製造方法。
9. 請求項１〜４の何れか１項に記載の電気光学装置を備えて構成されている
   ことを特徴とする電子機器。

Images