JP4876798B2 - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP4876798B2
JP4876798B2 JP2006235147A JP2006235147A JP4876798B2 JP 4876798 B2 JP4876798 B2 JP 4876798B2 JP 2006235147 A JP2006235147 A JP 2006235147A JP 2006235147 A JP2006235147 A JP 2006235147A JP 4876798 B2 JP4876798 B2 JP 4876798B2
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
gate electrode
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006235147A
Other languages
English (en)
Other versions
JP2008058578A5 (ja
JP2008058578A (ja
Inventor
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006235147A priority Critical patent/JP4876798B2/ja
Publication of JP2008058578A publication Critical patent/JP2008058578A/ja
Publication of JP2008058578A5 publication Critical patent/JP2008058578A5/ja
Application granted granted Critical
Publication of JP4876798B2 publication Critical patent/JP4876798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、絶縁膜を介して配設されている第1配線膜と第2配線膜とを電気的に直接接続させるようにした電気光学装置の製造方法、電気光学装置、及び電子機器に関する。
従来、この種の電気光学装置では、高集積化を実現するために基板上に形成する配線の多層化が行なわれている。多層構造を有する電気光学装置の基板では、層間絶縁膜を介して配設される上下の配線パターンを電気的に接続する場合、通常は層間絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して上下の配線パターンを電気的に接続するようにしている。
例えば、一方の基板に形成された画素電極と他方の基板に形成された対向電極とが、液晶層を挟んで対向配置されている液晶装置では、一方の基板に形成されている複数の画素電極の下層にデータ線と走査線がマトリックス状に配列されており、これらの交差する領域に対応して薄膜トランジスタ(TFT:Thin Film Transistor)が形成されている。このTFTを構成する半導体層はゲート絶縁膜に覆われている。更に、このゲート絶縁膜上にゲート電極が形成され、このゲート電極を覆うように層間絶縁膜が形成されている。又、半導体層の下側に下地絶縁膜を介して走査線が配設されている。そして、この走査線とゲート電極とが下地絶縁膜、ゲート絶縁膜に形成されたコンタクトホールを介して電気的に接続されている。
この各絶縁膜は、例えば特許文献1(特開2005−236063号公報)に開示されているようなプラズマCVD装置等を用いて成膜される。そして、所定に成膜された各絶縁膜にフォトリソグラフィ及びエッチング処理によりコンタクトホールを形成し、ゲート絶縁膜上に成膜するゲート電極用の薄膜を、コンタクトホール内に成膜させることで、走査線とゲート電極とを電気的に接続させる。
特開2005−236063号公報
しかし、上述したように、基板上に多層構造の配線を形成する場合、層間絶縁膜を介して上下に配線パターンを形成する必要があるため、層間絶縁膜を成膜した後、コンタクトホールを形成して上下の配線パターンを電気的に接続する必要があった。
従って、層間絶縁膜を成膜した後にコンタクトホールを形成する工程が必要となり、その分、製造工数が多くなり、生産効率の向上を実現する上で支障をきたしてしまう。
本発明は、上記事情に鑑み、コンタクトホールの形成工程を省略し、製造プロセスの簡素化を実現して生産効率の向上を図ることのできる電気光学装置の製造方法、電気光学装置、及び電子機器を提供することを目的とする。
上記目的を達成するため本発明電気光学装置の製造方法は、基板上に第1配線膜を形成する第1配線膜形成工程と、前記第1配線膜上に絶縁膜を成膜する絶縁膜成膜工程と、前記絶縁膜上に第2配線膜を形成する第2配線膜形成工程とを備え、前記絶縁膜成膜工程において、前記第1配線膜の上面及び側面の一部からなる稜部が露呈するように、該第1配線膜の上面及び側面の他部に、前記絶縁膜を前記第1配線膜の膜厚よりも薄く成膜し、前記第2配線膜形成工程において、前記第1配線膜の稜部と接するように前記第2配線膜を形成することを特徴とする。
また、前記第1配線膜形成工程において、薄膜トランジスタのゲート電極を形成し、前記第2配線膜形成工程において、前記ゲート電極と電気的に接続されるように走査線を形成することを特徴とする。
このような構成では、第1配線膜と第2配線膜との間に形成される絶縁膜を成膜するに際し、この絶縁膜に非成膜領域を設けるようにしたので、この絶縁膜上に第2配線膜を成膜するだけで、当該第1配線膜と第2配線膜とを電気的に接続させることができ、その分、製造工程を省略することができる。その結果、製造プロセスの簡素化が実現され、生産効率を向上させることができる。
また、前記絶縁膜成膜工程では、前記絶縁膜をプラズマCVD装置を用いて成膜することを特徴とする。
このような構成では、絶縁膜をプラズマCVD装置を用いて成膜することで、絶縁膜に非成膜領域を容易に設定することが出来る。
また、前記絶縁膜成膜工程では、前記絶縁膜の膜厚を少なくとも前記第1配線膜の膜厚よりも薄く成膜してもよい。

このような構成では、絶縁膜成膜工程において、絶縁膜の膜厚を少なくとも第1配線膜の膜厚よりも薄く成膜することで、第1の絶縁膜の膜厚との間で段差が生じ、この段差により、絶縁膜に対して非成膜領域を容易に設定することが出来る。
以下、図面に基づいて本発明の一実施形態を説明する。
[第1実施形態]
図1は本発明の電気光学装置の一実施形態である液晶装置を各構成要素とともに対向基板側から見た平面図、図2は図1のH−H’断面図、図3は液晶装置における半導体層、ゲート電極、データ線、画素電極等が形成されたTFT基板の相隣接する複数の画素群を示す要部拡大平面図、図4は図3のA−A’断面に相当する液晶装置の断面図である。尚、以下においては、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例示して説明する。
図1、図2に示すように、液晶装置は、TFT基板10と、これに対向配置される対向基板20とを有し、両基板10,20の対向面間の画像表示領域10aの周囲に設けたシール領域がシール材52を介して貼り合わされている。更に、この両基板10,20の対向面間とシール材52とで囲まれた領域内に液晶50が封入されている。対向基板20の4隅には、上下導通材106が設けられており、TFT基板10に設けられた上下導通端子107と対向基板20に設けられた対向電極21との間で電気的に導通されている。
又、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の周辺遮光膜53が対向基板20側に設けられている。尚、周辺遮光膜53はTFT基板10側に設けても良いことは云うまでもない。又、画像表示領域の周辺に広がる周辺領域のうち、シール材52が配置されたシール領域の外側部分には、データ線駆動回路101及び外部回路接続端子102がTFT基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。更に、TFT基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間を電気的に接続するための複数の配線105が設けられている。尚、走査線駆動回路104、及び配線105は、シール材52の内側の周辺遮光膜53に対向する位置に配設されている。
更に、TFT基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に配向膜16が形成されている。他方、対向基板20上には、対向電極21の他、最上層部分に配向膜22が形成されており、これら一対の配向膜16,22間で、所定の配向状態が設定される。
図3、図4に示すように、TFT基板10には、下地絶縁膜12,第1〜第4の層間絶縁膜41〜44が積層されている。又、下地絶縁膜12と第1の層間絶縁膜41との間に、半導体層1a〜1e、第1配線膜としてのゲート電極3a及びゲート絶縁膜2を含むLDD(Lightly Doped Drain)構造のTFT30が形成されている。
更に、第1の層間絶縁膜41と第2の層間絶縁膜42との間に、蓄積容量70が形成されている。蓄積容量70は、下部電極71と上部電極である容量電極300との間に、誘電体75a,75bからなる二層構造の誘電体膜75を挟んで形成されている。尚、図中、符号81,83はコンタクトホール、6aはデータ線である。
又、TFT基板10と下地絶縁膜12との間に下側遮光層110aが形成されている。下側遮光層110aは、画素電極9aの周囲を略埋めるような格子状に形成されており、この下側遮光層110aにより下側からTFT30に入射しようとする光が遮られて、TFT30の半導体層1a〜1eにおける光リーク電流の発生が抑制される。
又、第1層間絶縁膜41は、下層絶縁膜41aと上層絶縁膜41bとの二層構造を有しており、この両絶縁膜41a,41b間に、第2配線膜としての走査線11aが形成されている。この走査線11aは、平面的には、図3のX方向に沿うように、ストライプ状にパターニングされていると共に、データ線6aに沿って図3のY方向に延びる突出部を有しており、走査線11aとデータ線6aとの交差する位置にゲート電極3aが対向配設されている。尚、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、各走査線11aは1本1本分断されている。
走査線11aは、それに対向配設されているゲート電極3aに対して電気的に接続されており、従って、同一行に存在するTFT30のON・OFFを一斉に制御することになる。
本形態では、走査線11aが下層絶縁膜41aを介してゲート電極3aの上層に配設されている。このゲート電極3aと走査線11aとはコンタクトホールを介することなく、直接電気的に接続されている。以下、ゲート電極3aと走査線11aとの接続関係について説明する。
図5に示すように、ゲート電極3aを覆う下層絶縁膜41aは、成膜の際にゲート電極3aの、走査線11aに対する接続部位としての稜部3bに対応する位置に非成膜領域41aaが設けられている。この下層絶縁膜41aは、HDP-CVD(高密度プラズマCVD)装置を用いて成膜され、非成膜領域41aaは成膜時に膜形成されなかった部位で形成される。尚、このHDP-CVD装置については、上述した特許文献1(特開2005−236063号公報)に詳述されているため、ここでの説明は省略する。
実験によれば、HDP-CVD装置を用いて下層絶縁膜41aとなる絶縁層を成膜するに際し、その膜厚を少なくともゲート電極3aの膜厚よりも薄く設定した場合、ゲート電極3aの稜部3bとの段差tにより当該稜部3bに対する下層絶縁膜41aの付き回り性が低下し、稜部3bに対する下層絶縁膜41aの成膜が不完全となる現象が確認された。この現象によれば、下層絶縁膜41aはゲート電極3aの稜部3bに対応する部位付近に非成膜領域41aaが形成され、この非成膜領域41aaから稜部3bが露呈される。稜部3bを下層絶縁膜41aからどの程度露呈させるか、換言すれば、非成膜領域41aaをどの範囲まで形成するかは、下層絶縁膜41aの膜厚、すなわち段差tを調整することで設定することが出来る。
従って、成膜時において下層絶縁膜41aの膜厚を調整するだけで、この下層絶縁膜41aに非成膜領域41aaを形成させることができ、その後のコンタクトホールを形成するためのエッチングプロセスを省略することが出来る。
本形態では、下層絶縁膜41aの上層に走査線11aを形成するようにしたので、下層絶縁膜41a上に走査線11aとなる導電層を成膜するだけで、非成膜領域41aaを介して走査線11aとゲート電極3aとを電気的に接続させることができる。その結果、下層絶縁膜41aにゲート電極3aと走査線11aとを電気的に接続させるためのコンタクトホールの形成工程が不要となり、その分、製造プロセスを簡略化することが出来る。尚、上層絶縁膜41bはHDP-CVD装置に限らず、成膜時の膜厚を調整することで非成膜領域41aaが形成されるものであれば、他の成膜装置を用いて成膜しても良い。
(製造プロセス)
次に、上述したような構成を有する液晶装置の、特に、TFT基板10上に形成する下層絶縁膜41a〜第1の層間絶縁膜41の製造プロセスについて、図6に示す工程断面図に従って説明する。図6には下地絶縁膜12から第1の層間絶縁膜41までの拡大断面が示されている。尚、図6に示す部位以外の製造プロセスは公知であるため説明を省略する。
図6において、先ず工程(a)に示すように、TFT基板10(図3参照)上に下地絶縁膜12、TFT30、及びこのTFT30を覆うゲート絶縁膜2を所定に形成した後、このゲート絶縁膜2上に、第1配線膜形成工程としてゲート電極3aをフォトリソグラフィ及びエッチングにより形成する。
次いで、工程(b)に示すように、絶縁膜成膜工程として、ゲート絶縁膜2及びゲート電極3a上に、二層化されている第1の層間絶縁膜41のうちの下層絶縁膜41aとなる絶縁層を、HDP-CVD装置を用いて成膜する。その際、下層絶縁膜41aとなる絶縁層の膜厚を、ゲート電極3aの膜厚よりも薄く形成する。すると、下層絶縁膜41aとなる絶縁層の膜厚とゲート電極3aの膜厚との段差tにより、ゲート電極3aの稜部3bに成膜される下層絶縁膜41aとなる絶縁層の付き回り性が低下する。従って、当該部位の成膜が不完全となり、同図に一点鎖線で示すような、本来成膜されるべき絶縁層が不完全となり非成膜領域41aaが形成され、この非成膜領域41aaからゲート電極3aの稜部3bが露呈される。
この非成膜領域41aaをどの程度の範囲にするか、換言すれば、ゲート電極3aの稜部3bを下層絶縁膜41aからどの程度露呈させるかは、下層絶縁膜41aとなる絶縁層の膜厚、すなわち段差tを調整することで適宜設定することができる。そして、HDP-CVD装置を用いて成膜された絶縁層をフォトリソグラフィ及びエッチングすることで下層絶縁膜41aを形成する。
次いで、工程(c)に示すように、第2配線膜形成工程として、下層絶縁膜41a上に走査線11aとなる導電層を成膜する。すると、下層絶縁膜41aの非成膜領域41aaから露呈するゲート電極3aの稜部3bに走査線11aとなる導電層が成膜されるため、この走査線11aとなる導電層の成膜工程において、当該走査線11aとなる導電層とゲート電極3aとが電気的に接続される。従って、走査線11aとゲート電極3aとを接続するためのコンタクトホールを下層絶縁膜41aに形成しておく必要がなく、その分、製造プロセスの簡略化が実現できる。
次いで、成膜された走査線11aとなる導電層を、フォトリソグラフィ及びエッチング処理することで走査線11aを形成する。
その後、工程(d)に示すように、下層絶縁膜41a及び走査線11a上に、第1の層間絶縁膜41を構成する上層絶縁膜41bとなる絶縁層を成膜し、フォトリソグラフィ及びエッチング処理することで上層絶縁膜41bを形成する。
尚、その後の蓄積容量70や第2〜第4の層間絶縁膜42〜44等、最上層の配向膜16の形成に至るまでの製造プロセスは、従来と同じであるため説明を省略する。
このように、本形態では、走査線11aをゲート電極3aの上層側に下層絶縁膜41aを介して形成すると共に、下層絶縁膜41aとなる絶縁層を、HDP-CVD装置を用いて成膜するに際し、この下層絶縁膜41aとなる絶縁層の膜厚を調整することで、ゲート電極3aの稜部3bとの間に段差tを生じさせ、この段差tにより絶縁層の付き回り性を低下させることで、非成膜領域41aaを形成させるようにしたので、下層絶縁膜41aにコンタクトホールを形成することなく、走査線11aとゲート電極3aとを電気的に直接接続させることができる。その結果、製造プロセスの簡素化を実現することができ、生産効率の向上を図ることが出来る。
尚、本発明は上述した実施形態に限るものではなく、層間絶縁膜を介して配設する配線は、上述したゲート電極3aと走査線11aとに限らず、1つの層間絶縁膜を介して上層と下層とに配設されている配線どうしであれば、本発明を適用して、両配線を直接接続させることができる。すなわち、TFT30の下層に1つの層間絶縁膜を介してデータ線6aを配設する構造とし、この層間絶縁膜をHDP-CVD装置を用い、膜厚を所定に調整して成膜することで、層間絶縁膜に非成膜領域を形成し、この非成膜領域からデータ線6aの稜部を露呈させ、この稜部をTFT30に接続させることでコンタクトホールの形成が不要となる。同様に、蓄積容量70或いはデータ線6aを1つの層間絶縁膜を介してTFT30の下層に配設した場合も、この層間絶縁膜にコンタクトホールを形成することなく、TFT30と蓄積容量70或いはデータ線6aを直接接続させることが出来る。
(電子機器の実施形態)
次に、図7に示す投射型カラー表示装置の図式的断面図を参照して、上述した液晶装置をライトバルブとして用いた電子機器の一例である投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。
本実施形態における投射型カラー表示装置の一例である液晶プロジェクタ1100は、駆動回路がTFT基板10上に搭載された液晶装置を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。
液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。その際、特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
本発明における電気光学装置は、TFTアクティブマトリクス駆動方式の液晶装置以外に、パッシブマトリックス型の液晶装置、TFD(薄型ダイオード)をスイッチング素子として備えた液晶装置であっても良い。
液晶装置を各構成要素とともに対向基板側から見た平面図 図1のH−H’断面図 液晶装置における半導体層、ゲート電極、データ線、画素電極等が形成されたTFT基板の相隣接する複数の画素群を示す要部拡大平面図 図3のA−A’断面に相当する液晶装置の断面図 TFTとゲート電極と走査線との位置関係を示す部分斜視図 TFT基板の製造プロセスを示す要部工程断面図 投射型カラー表示装置の図式的断面図
符号の説明
1a〜1e…半導体層、2…ゲート絶縁膜、3a…ゲート電極、3b…稜部、9a…画素電極、10…TFT基板、11a…走査線、20…対向基板、30…TFT、41…第1の層間絶縁膜、41a…下層絶縁膜、41aa…非成膜領域、41b…上層絶縁膜、50…液晶、70…蓄積容量、t…段差

Claims (3)

  1. 基板上に第1配線膜を形成する第1配線膜形成工程と、
    前記第1配線膜上に絶縁膜を成膜する絶縁膜成膜工程と、
    前記絶縁膜上に第2配線膜を形成する第2配線膜形成工程とを備え、
    前記絶縁膜成膜工程において、前記第1配線膜の上面及び側面の一部からなる稜部が露呈するように、該第1配線膜の上面及び側面の他部に、前記絶縁膜を前記第1配線膜の膜厚よりも薄く成膜し、
    前記第2配線膜形成工程において、前記第1配線膜の稜部と接するように前記第2配線膜を形成することを特徴とする電気光学装置の製造方法。
  2. 前記第1配線膜形成工程において、薄膜トランジスタのゲート電極を形成し、
    前記第2配線膜形成工程において、前記ゲート電極と電気的に接続されるように走査線を形成することを特徴とする請求項1記載の電気光学装置の製造方法。
  3. 前記絶縁膜成膜工程では、前記絶縁膜をプラズマCVD装置を用いて成膜することを特徴とする請求項1記載の電気光学装置の製造方法。
JP2006235147A 2006-08-31 2006-08-31 電気光学装置の製造方法 Expired - Fee Related JP4876798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006235147A JP4876798B2 (ja) 2006-08-31 2006-08-31 電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006235147A JP4876798B2 (ja) 2006-08-31 2006-08-31 電気光学装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008058578A JP2008058578A (ja) 2008-03-13
JP2008058578A5 JP2008058578A5 (ja) 2009-09-10
JP4876798B2 true JP4876798B2 (ja) 2012-02-15

Family

ID=39241391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006235147A Expired - Fee Related JP4876798B2 (ja) 2006-08-31 2006-08-31 電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP4876798B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103140A (ja) 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
JP2015194511A (ja) * 2014-03-31 2015-11-05 ホヤ レンズ タイランド リミテッドHOYA Lens Thailand Ltd 眼鏡レンズを製造するための装置、方法及びプログラム並びに眼鏡レンズの製造方法及びレンズ供給システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473514B2 (ja) * 1999-07-28 2003-12-08 日本電気株式会社 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法
JP2002333845A (ja) * 2000-04-21 2002-11-22 Matsushita Electric Ind Co Ltd 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置

Also Published As

Publication number Publication date
JP2008058578A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4306737B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
US20060215068A1 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
US7335913B2 (en) Electro-optical device and electronic apparatus
TW200424661A (en) Electro-optic device and electronic equipment
JP4055764B2 (ja) 電気光学装置及び電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4876798B2 (ja) 電気光学装置の製造方法
JP2005327813A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
US11703731B2 (en) Electro-optical device and electronic apparatus
JP4941505B2 (ja) 電気光学装置、電子機器
JP2007057847A (ja) 電気光学装置及びその製造方法、並びに電子機器及び接続構造
US7652293B2 (en) Electro-optical device and electronic apparatus
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP4978012B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP7484632B2 (ja) 電気光学装置、および電子機器
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP7447724B2 (ja) 電気光学装置、および電子機器
JP2005157220A (ja) 電気光学装置および電子機器
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2022055921A (ja) 電気光学装置、および電子機器
JP2005086005A (ja) 基板及びその製造方法並びに電気光学装置
JP2022024476A (ja) 電気光学装置、および電子機器
JP2022057172A (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees