JP2013235598A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013235598A
JP2013235598A JP2013130150A JP2013130150A JP2013235598A JP 2013235598 A JP2013235598 A JP 2013235598A JP 2013130150 A JP2013130150 A JP 2013130150A JP 2013130150 A JP2013130150 A JP 2013130150A JP 2013235598 A JP2013235598 A JP 2013235598A
Authority
JP
Japan
Prior art keywords
conductive film
film
antenna
insulator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013130150A
Other languages
English (en)
Other versions
JP2013235598A5 (ja
JP5461733B2 (ja
Inventor
Yoshiaki Oikawa
欣聡 及川
Shingo Eguchi
晋吾 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013130150A priority Critical patent/JP5461733B2/ja
Publication of JP2013235598A publication Critical patent/JP2013235598A/ja
Publication of JP2013235598A5 publication Critical patent/JP2013235598A5/ja
Application granted granted Critical
Publication of JP5461733B2 publication Critical patent/JP5461733B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】絶縁体に蓄積した電荷が放電を起こすことにより、アンテナ又は薄膜トランジス
タを有する回路を破壊してしまう問題（静電気破壊の問題）を解決することを目的とする
。
【解決手段】第１の絶縁体と、前記第１の絶縁体上に設けられた薄膜トランジスタを有す
る回路と、前記回路上に設けられ、前記回路と電気的に接続されたアンテナと、前記アン
テナ上に設けられた第２の絶縁体と、を有し、前記第１の絶縁体と前記回路との間に第１
の導電膜が設けられ、前記第２の絶縁体と前記アンテナとの間に第２の導電膜が設けられ
る。
【選択図】図１

Description

技術分野はアンテナを有する半導体装置に関する。
ユビキタスコンピューティングの実現を目指して、アンテナを介して無線通信を行う半
導体装置（ＲＦＩＤタグ、無線タグ、ＩＣチップ、無線チップ、非接触信号処理装置、半
導体集積回路チップともいう）の開発が進められている。（例えば特許文献１参照）
特開２００７−５７７８号公報
アンテナを介して無線通信を行う半導体装置は、アンテナ及び薄膜トランジスタを有す
る回路を保護するために、アンテナ及び薄膜トランジスタを有する回路をエポキシ樹脂等
で挟み込んでいる。
ところが、エポキシ樹脂等の絶縁体は電荷を蓄積しやすい性質を有する。
したがって、絶縁体に蓄積した電荷が放電を起こすことにより、アンテナ又は薄膜トラ
ンジスタを有する回路を破壊してしまう問題（静電気破壊の問題）が生じていた。
そこで、このような静電気破壊の問題を解決する発明を開示する。
アンテナ及び薄膜トランジスタを有する回路が一対の絶縁体に挟まれた構造を有する半
導体装置であって、一対の絶縁体の外側又は内側に少なくとも一層の導電膜を形成するこ
とにより静電耐圧を向上させることによって、静電気破壊を低減させることができる。
なお、アンテナは薄膜トランジスタを有する回路を覆う層間絶縁膜を介して設けられて
いる。
本発明者らの実験結果によると、アンテナ側から電圧が印加されるよりも、薄膜トラン
ジスタ側から電圧が印加される方が静電気破壊が生じやすいことがわかっている。
そこで、導電膜は薄膜トランジスタ側に設けると好ましい。
また、本発明者らの実験結果によると、アンテナ側にも導電膜を設けることによって、
アンテナ側の静電耐圧が向上することがわかっている。
そこで、導電膜をアンテナ側に設けると好ましい。
即ち、導電膜を薄膜トランジスタ側及びアンテナ側の両方に設けることによって、両方
の電圧印加に対する静電耐圧が向上する。
よって、導電膜を薄膜トランジスタ側及びアンテナ側の両方に設けると好ましい。
特に、近年普及している駅の自動改札で用いられる非接触型ＩＣカードのように、表も
裏も関係なく、両面から電波を送受信し得る半導体装置の場合は、薄膜トランジスタ側と
アンテナ側の両方に導電膜を設けると好ましい。
なお、一対の絶縁体の外側に導電膜を設けた場合、導電膜が露出した状態となる。
すると、使用を重ねるうちに、露出した導電膜が摩擦等により剥がれてしまい静電気破
壊防止効果が著しく減少してしまうことがある。
そこで、一対の絶縁体の内側に導電膜を設けることにより、導電膜を一対の絶縁体によ
り保護することができる。もちろん一対の絶縁体の外側に導電膜を設けても良いし、外側
と内側の両方に導電膜を設けても良い。
なお、摩擦等により導電膜が剥がれてしまう問題は、導電物が膜状であるゆえに生じる
問題である。厚さを充分に有する導電物（例えば導電性の基板等）を用いるときはこのよ
うな問題は生じない。
また、アンテナより外側に導電膜が存在すると、導電膜により少なからず共振周波数が
減少するという問題が生じる。そして、共振周波数の減少が大きいと通信距離が低下する
問題が生じる。
そこで、アンテナと薄膜トランジスタを有する回路の間に導電膜を形成することによっ
て、アンテナが露出するので、導電膜により共振周波数が減少する問題を解決することが
できる。
また、アンテナ側と薄膜トランジスタ側の両方に導電膜を設ける場合、両方の導電膜同
士を電気的に接続することにより、誘電分極による静電気破壊の影響を低減することがで
きるので好ましい。
つまり、第１の絶縁体と、前記第１の絶縁体上に設けられた薄膜トランジスタを有する
回路と、前記回路上に設けられ、前記回路と電気的に接続されたアンテナと、前記アンテ
ナ上に設けられた第２の絶縁体と、を有し、前記第１の絶縁体と前記回路との間に第１の
導電膜が設けられており、前記第２の絶縁体と前記アンテナとの間に第２の導電膜が設け
られていることを特徴とする半導体装置が好ましい。
また、第１の絶縁体と、前記第１の絶縁体上に設けられた薄膜トランジスタを有する回
路と、前記回路上に設けられ、前記回路と電気的に接続されたアンテナと、前記アンテナ
上に設けられた第２の絶縁体と、を有し、前記第１の絶縁体と前記回路との間に第１の導
電膜が設けられており、前記回路と前記アンテナとの間に第２の導電膜が設けられている
ことを特徴とする半導体装置が好ましい。
なお、前記第１の絶縁体及び前記第２の絶縁体は、繊維体に有機樹脂が含浸した構造で
あると好ましい。また、前記第１の導電膜と前記第２の導電膜とが電気的に接続されてい
ると好ましい。
アンテナ及び薄膜トランジスタを有する回路が一対の絶縁体に挟まれた構造を有する半
導体装置であって、一対の絶縁体の外側又は内側に少なくとも一層の導電膜を形成するこ
とにより静電耐圧を向上させることができる。
また、一対の絶縁体の内側に導電膜を設けることによって、導電膜を一対の絶縁体によ
り保護することができるので、摩擦等により膜状の導電物（導電膜）が剥がれてしまうこ
とを防止することができる。
また、アンテナ側と薄膜トランジスタ側の両方に導電膜を設ける場合、両方の導電膜同
士を電気的に接続することにより、誘電分極による静電気破壊の影響を低減することがで
きる。
半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 プリプレグ上面図 実施例１で作製した構造の比較 回路図の一例 実施例１の測定結果
実施の形態及び実施例について、図面を用いて詳細に説明する。
但し、開示する発明は以下の説明に限定されないこと、並びに、開示する発明の趣旨及
びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者で
あれば容易に理解される。
従って、開示する発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈さ
れるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の構造について説明する。
本実施形態の半導体装置は、有機樹脂１０１が含浸された繊維体１０２からなる第１の
絶縁体と、第１の導電膜１０３と、第１の絶縁膜１０４と、薄膜トランジスタを有する回
路が設けられた層１０５と、アンテナが設けられた層１０６と、第２の絶縁膜１０７と、
第２の導電膜１０８と、有機樹脂１０９が含浸された繊維体１１０からなる第２の絶縁体
と、が順次積層された構造を有する。（図１参照）
なお、アンテナは層間絶縁膜を介して薄膜トランジスタを有する回路と電気的に接続さ
れている。
有機樹脂１０１及び有機樹脂１０９は、熱硬化性樹脂又は熱可塑性樹脂等を用いること
ができる。
熱硬化性樹脂としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビ
スマレイミドトリアジン樹脂、またはシアネート樹脂等がある。
熱可塑性樹脂としては、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、また
はフッ素樹脂等がある。
熱硬化性樹脂又は熱可塑性樹脂を用いることによって、熱圧着が可能となるので製造工
程が簡便になるので有利である。
また、繊維体１０２及び繊維体１１０は、織布または不織布である。
織布は、複数の繊維を織って布状にしたものである。
不織布は、複数の繊維を織らずに融着、接着、絡ませる等の方法で布状にしたものであ
る。
繊維としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維
、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊
維、ガラス繊維、または炭素繊維等を用いることができる。
ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維
等がある。
なお、複数の繊維の材料を一種類だけ用いて繊維体を形成しても良いし、複数の繊維の
材料を複数種類用いて繊維体を形成しても良い。
第１の絶縁体及び第２の絶縁体は、繊維体４００（繊維体１０２、繊維体１１０に対応
）に有機樹脂４０１（有機樹脂１０１及び有機樹脂１０９に対応）が含浸された構造を有
する。（図１６参照）
有機樹脂が含浸された繊維体からなる絶縁体はプリプレグとも呼ばれる。
プリプレグとして、代表的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニス
を含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものが
ある。
プリプレグの厚さが１０μｍ以上１００μｍ以下であると、薄型で湾曲することが可能
な半導体装置を作製することができるので好ましい。
なお、第１の絶縁体及び第２の絶縁体は、繊維体を有さない有機樹脂のみからなるもの
を用いても良い。
この場合の有機樹脂は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビ
スマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンオキシド樹脂、ポリエー
テルイミド樹脂、またはフッ素樹脂等を用いることができる。
但し、プリプレグは、繊維体を有しているため、引っ張り及び曲げへの高い耐久性と、
局所的な圧力を拡散する機能と、を有する。
よって、繊維体を有するプリプレグを第１の絶縁体及び第２の絶縁体に用いた方が好ま
しい。
また、第１の導電膜１０３及び第２の導電膜１０８を有することによって、第１の絶縁
体及び第２の絶縁体に局所的に蓄積した静電気を拡散することができるようになるので、
局所的に静電気が大量に蓄積して放電することを防止することができるようになる。
第１の導電膜１０３及び第２の導電膜１０８としては、チタン、モリブデン、タングス
テン、アルミニウム、窒化チタン、窒化タンタル、窒化タングステン、インジウム酸化物
、酸化珪素を含有したインジウム錫酸化物等を用いることができる。なお、導電性を有し
ていれば静電耐圧向上効果を有することができるので、列挙した材料に限定されることは
ない。なお、複数の島状導電膜、網目状の導電膜等のように隙間を有する導電膜を形成す
ると、隙間から電磁波が透過しやすくなるので好ましい。また、両側に導電膜を設ける場
合、一方を透光性導電膜（インジウム酸化物、酸化珪素を含有したインジウム錫酸化物等
）、他方を遮光性導電膜（チタン、モリブデン、タングステン、アルミニウム等）にして
おくことにより、表裏の区別が付きやすくなるので好ましい。表裏の区別をつける理由は
、半導体装置に信号を入力する際、アンテナが配置されている表側から信号を入力する方
が読み取りがしやすくなるからである。
薄膜トランジスタを有する回路が設けられた層１０５について、薄膜トランジスタはス
イッチング素子として機能すればどのような構造を有していても良い。例えば、トップゲ
ート型薄膜トランジスタでも良いし、ボトムゲート型薄膜トランジスタでも良い。
なお、スイッチング素子として機能すれば良いので、薄膜トランジスタに替えてＭＩＭ
素子等のスイッチング素子を用いても良い。また、シリコンウェハを用いて形成したスイ
ッチング素子を用いても良い。
第１の絶縁膜１０４は、薄膜トランジスタを有する回路が設けられた層１０５の下に設
けられる下地絶縁膜である。
第１の導電膜１０３と薄膜トランジスタを有する回路が設けられた層１０５との間に、
下地絶縁膜が存在することによって、第１の導電膜１０３により薄膜トランジスタ同士が
電気的に接続されてしまうことによる回路のショートを防止することができる。
第１の絶縁膜１０４（下地絶縁膜）としては、酸化珪素膜、窒化珪素膜、有機樹脂膜等
を用いることができる。
アンテナが設けられた層１０６のアンテナとしては、チタン、モリブデン、タングステ
ン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、
タンタル、カドミウム、亜鉛、鉄等を用いることができる。
アンテナの形状は、直線状、曲線状、蛇行形状、コイル状、リボン状又はこれらを組み
合わせた形状等を用いることができる。
なお、２種類のアンテナを用いる電磁誘導方式のアンテナとしても良い。
例えば、回路と電気的に接続される第１のアンテナをコイル状とし、絶縁膜を介して前
記第１のアンテナ上に第２のアンテナを設ける。絶縁膜は、酸化珪素膜、窒化珪素膜、有
機樹脂膜等を用いることができる。
第２のアンテナの形状は、少なくともコイル状の第１の領域と、直線状、曲線状、蛇行
形状、リボン状又はこれらを組み合わせた形状等を有する第２の領域とを有する。
第１の領域は第１のアンテナと重なる位置に配置されているので、第２の領域で受信し
た信号が電磁誘導により第１のアンテナに供給される。
このように２種類のアンテナを用いて電磁誘導により信号を伝える方式を電磁誘導方式
という。
また、第２の絶縁膜１０７はアンテナの保護膜である。
保護膜を有することによって、プリプレグ等の熱圧着時にアンテナを保護することがで
きる。
さらに、第２の導電膜１０８とアンテナが設けられた層１０６との間に第２の絶縁膜１
０７が設けられていることによって、第２の導電膜１０８とアンテナとのショートを防止
できる。
第２の絶縁膜１０７としては、酸化珪素膜、窒化珪素膜、有機樹脂膜等を用いることが
できる。
なお、第１の導電膜１０３、第１の絶縁膜１０４、アンテナ、第２の絶縁膜１０７、及
び第２の導電膜１０８は、単層構造及び積層構造のいずれを用いても良い。
また、第１の絶縁体及び第２の絶縁体は、片面又は両面にアラミド等の緩衝体を設ける
ことにより圧力に対する耐性を向上させることができるので好ましい。
特に、第１の絶縁体及び第２の絶縁体の外側に設けると外部からの圧力を直接的に緩和
できるので好ましい。
以上のように、第１の導電膜１０３及び第２の導電膜１０８を設けることによって、静
電耐圧を向上させることができる。
特に、繊維体を用いる場合、膜状の導電物（第１の導電膜１０３、第２の導電膜１０８
等）を少なくとも一層設けることによって、圧力及び応力という力学的な力に対する耐性
向上と、静電気という電気的な力に対する耐性向上と、の双方を同時に達成できる。
膜状の導電物を少なくとも一層設けるという構成は非常にシンプルであるので、どのよ
うな絶縁体にも適用できる。
よって、適用の幅が非常に広い構成であるといえる。
なお、変形例としてプリプレグを構成する有機樹脂の中に複数の導電性粒子を含有させ
る方法（プリプレグの内部に導電性を持たせる方法）も適用可能である。
ただし、複雑な形状で絡み合った繊維の全てを複数の導電性粒子で電気的に接続させる
ことは不可能に近いので局所的な静電気の蓄積を避けることは難しいかもしれない。
また、粒子と有機樹脂の混合物である以上、絶縁性の部分が必然的に残ってしまい、当
該絶縁性の部分に静電気が局所的に蓄積する可能性がある。
よって、膜状の導電物を少なくとも一層設ける構成の方がより確実に静電気の蓄積が避
けられるので好ましい。
膜状の導電物を全面を覆うように設けるので局所的な電荷の蓄積の防止効果が高くなる
からである。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１の変形例について説明する。
本実施の形態の半導体装置も実施の形態１と同様に、有機樹脂１０１が含浸された繊維
体１０２からなる第１の絶縁体と、第１の導電膜１０３と、第１の絶縁膜１０４と、薄膜
トランジスタを有する回路が設けられた層１０５と、アンテナが設けられた層１０６と、
第２の絶縁膜１０７と、第２の導電膜１０８と、有機樹脂１０９が含浸された繊維体１１
０からなる第２の絶縁体と、が順次積層された構造を有する。（図２参照）
実施の形態１と異なる点は、第１の導電膜１０３と第２の導電膜１０８との導通を取る
ための導電体１１１と導電体１１２とを有する点である。（図２参照）
本実施の形態においては、導電体１１１と導電体１１２との２つの導電体を設けたが、
第１の導電膜１０３と第２の導電膜１０８との導通を取ることができれば良いので、導電
体の数は１つでも３つ以上でも良い。
第１の導電膜１０３と第２の導電膜１０８との導通を取る導電体を有することによって
、第１の導電膜１０３と第２の導電膜１０８とが同電位に保たれる。
すると、第１の導電膜１０３と第２の導電膜１０８に挟まれた領域を通る経路に電流が
流れることを防止することができる。
したがって、回路と垂直方向の電流により回路が破壊されてしまうことを防止すること
ができるようになるのである。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
本実施形態では、実施の形態１又は実施の形態２の変形例について説明する。
膜状の導電物を少なくとも一層設ける構成であれば、如何なる構成でも静電耐圧向上効
果を奏するので、図３（Ａ）〜（Ｆ）に示すような構成も適用可能である。
図３（Ａ）〜（Ｆ）において、第１の絶縁体２０１、下地絶縁膜上に回路が設けられた
層２０２、アンテナが設けられた層２０３、保護膜２０４、第２の絶縁体２０５が順次積
層された構造を有する。
そして、導電膜２０６〜２１２の形成位置がそれぞれ異なる。
なお、第１の絶縁体２０１、下地絶縁膜、回路、アンテナ、保護膜２０４、第２の絶縁
体２０５の材料はそれぞれ、実施の形態１で説明した第１の絶縁体、下地絶縁膜、回路、
アンテナ、保護膜、第２の絶縁体の材料を用いることができる。
図３（Ａ）は、導電膜２０６を、第１の絶縁体２０１及び第２の絶縁体２０５の外側で
あって、アンテナ側に形成したものである。
図３（Ｂ）は、導電膜２０７を、第１の絶縁体２０１及び第２の絶縁体２０５の外側で
あって、薄膜トランジスタ側に形成したものである。
図３（Ｃ）は、導電膜２０８を、第１の絶縁体２０１及び第２の絶縁体２０５の外側で
あって、アンテナ側に形成し、導電膜２０９を、第１の絶縁体２０１及び第２の絶縁体２
０５の外側であって、薄膜トランジスタ側に形成したものである。なお、導電膜２０８と
導電膜２０９とは電気的に接続されていない。
図３（Ｄ）は、第１の絶縁体２０１及び第２の絶縁体２０５の外側全面を導電膜２１０
で囲ったものである。
図３（Ｅ）は、導電膜２１１を、第１の絶縁体２０１及び第２の絶縁体２０５の内側で
あって、アンテナ側に形成したものである。
図３（Ｆ）は、導電膜２１２を、第１の絶縁体２０１及び第２の絶縁体２０５の内側で
あって、薄膜トランジスタ側に形成したものである。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１乃至３で説明した半導体装置の作製方法の一例につい
て説明する。
まず、基板３００（支持基板、回路作製用基板）上に、絶縁膜３０１、金属膜３０２、
絶縁膜３０３、第１の導電膜５０１を順次形成する。（図４（Ａ）参照）
基板３００（支持基板、回路作製用基板）は、ガラス基板、石英基板、金属基板、プラ
スチック基板等を用いることができる。
絶縁膜３０１は、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪
素膜、窒化アルミニウム膜、酸化アルミニウム膜等を用いることができる。絶縁膜３０１
は、ＣＶＤ法、スパッタ法等で形成することができる。絶縁膜３０１の膜厚は１０ｎｍ〜
５００ｎｍが好ましい。なお、絶縁膜３０１の形成を省略しても良い。
金属膜３０２は、タングステン膜、モリブデン膜、チタン膜、タンタル膜等を用いるこ
とができる。金属膜３０２は、ＣＶＤ法、スパッタ法等で形成することができる。金属膜
３０２の膜厚は、１００ｎｍ〜１０００ｎｍが好ましい。
絶縁膜３０３は、酸化珪素膜、窒化珪素膜等を用いることができる。絶縁膜３０３は、
ＣＶＤ法、スパッタ法等で形成することができる。絶縁膜３０３の膜厚は１０ｎｍ〜１０
０ｎｍが好ましい。
第１の導電膜５０１は、静電気破壊対策用の導電膜である。第１の導電膜５０１として
は、チタン、モリブデン、タングステン、アルミニウム、窒化チタン、窒化タンタル、窒
化タングステン、インジウム酸化物、酸化珪素を含有したインジウム錫酸化物等を用いる
ことができる。なお、導電性を有していれば静電耐圧向上効果を有することができるので
、列挙した材料に限定されることはない。第１の導電膜５０１は、ＣＶＤ法、蒸着法、ス
パッタ法等で形成することができる。第１の導電膜５０１の膜厚は、５ｎｍ〜２００ｎｍ
（若しくは、１０ｎｍ〜１００ｎｍ）が好ましい。なお、複数の島状導電膜、網目状の導
電膜等のように隙間を有する導電膜を形成すると、隙間から電磁波が透過しやすくなるの
で好ましい。
なお、静電気による半導体装置の破壊を効果的に防止するためには、第１の導電膜５０
１のシート抵抗が１．０×１０７Ω／□以下、好ましくは１．０×１０４Ω／□以下、よ
り好ましくは１．０×１０２Ω／□以下となるように膜厚とすることが好ましい。
ここで、シリコンターゲットを酸素を含むアルゴンガスでスパッタリングすることによ
って、酸化珪素からなる絶縁膜３０３を形成することができる。
このとき、金属膜３０２の表面は酸素によって酸化されて剥離層が形成されるので、後
の剥離工程において力学的な力による剥離が可能になる。
なお、シリコンターゲットを窒素を含むアルゴンガスでスパッタリングすることによっ
て、金属膜３０２の表面を窒化させて剥離層を形成するとともに、窒化珪素膜からなる絶
縁膜３０３を形成しても良い。
また、絶縁膜３０３形成前に、金属膜３０２表面に酸素プラズマ処理又は窒素プラズマ
処理を行うことにより、剥離層を形成しても良い。
金属膜３０２表面に酸素プラズマ処理又は窒素プラズマ処理を行う場合は、絶縁膜３０
３を形成せず金属膜３０２上に第１の導電膜５０１が形成された構造としても良い。
また、金属膜３０２を形成するかわりに、シリコンからなる剥離層を絶縁膜３０１と絶
縁膜３０３の間に形成しても良い。
シリコンからなる剥離層を用いる場合は、後の剥離工程において、フッ化ハロゲン（例
えば、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ３）、一フッ化臭素（ＢｒＦ）、
三フッ化臭素（ＢｒＦ３）、一フッ化沃素（ＩＦ）、三フッ化沃素（ＩＦ３））を用いる
ことによって、シリコンがエッチングされて剥離を行うことができる。
なお、フッ化ハロゲンはシリコン、金属（例えば、アルミニウム等）等をエッチングす
る作用を有するので、シリコンを剥離層として用いる際、絶縁膜３０３が第１の導電膜５
０１を保護する効果を奏することになる。
よって、シリコンのかわりに金属（例えば、アルミニウム等）を剥離層として用い、剥
離層のエッチング材料としてフッ化ハロゲンを用いる構成としても良い。
なお、第１の導電膜がフッ化ハロゲンによってエッチングされない材料（例えば、酸化
物導電体（インジウム錫酸化物、酸化珪素を含むインジウム酸化物、酸化亜鉛等））の場
合は、絶縁膜３０３を設けなくても良い。
以上のように、少なくとも基板３００と第１の導電膜５０１との間に剥離層が設けられ
る構造を形成することによって、後の剥離工程において、基板３００と、第１の導電膜５
０１及び第１の導電膜上に設けられる回路等と、を分離することができる。
次に、第１の絶縁膜３０４（下地絶縁膜）を形成し、第１の絶縁膜３０４上に薄膜トラ
ンジスタ３０５及び薄膜トランジスタ３０６を形成する。（図４（Ｂ）参照）
薄膜トランジスタ３０５は、半導体層３０５ａと、半導体層３０５ａ上に形成されたゲ
ート絶縁膜３０５ｂと、ゲート絶縁膜３０５ｂ上に形成されたゲート電極３０５ｃと、ゲ
ート絶縁膜３０５ｂ上に形成され、ゲート電極３０５ｃの側壁と接するサイドウォール３
０５ｄ及びサイドウォール３０５ｅと、を有する。（図４（Ｂ）参照）
薄膜トランジスタ３０６は、半導体層３０６ａと、半導体層３０６ａ上に形成されたゲ
ート絶縁膜３０６ｂと、ゲート絶縁膜３０６ｂ上に形成されたゲート電極３０６ｃと、ゲ
ート絶縁膜３０６ｂ上に形成され、ゲート電極３０６ｃの側壁と接するサイドウォール３
０６ｄ及びサイドウォール３０６ｅと、を有する。（図４（Ｂ）参照）
なお、薄膜トランジスタは回路に必要な数だけ複数形成される。
また、本実施の形態においては、トップゲート型薄膜トランジスタを例示したが、ボト
ムゲート型薄膜トランジスタも適用可能である。
また、ＬＤＤ構造を有する薄膜トランジスタを例示したが、ＬＤＤ構造を有さなくても
良い。
さらに、スイッチング素子として機能すれば良いので、薄膜トランジスタに替えて、Ｍ
ＩＭ素子等を形成しても良い。
なお、薄膜トランジスタに用いる半導体層は、シリコン、シリコンゲルマニウム、酸化
物半導体、有機物半導体等を用いることができる。
また、薄膜トランジスタに用いるゲート絶縁膜及びサイドウォールは、酸化珪素、窒化
珪素等を用いることができる。
また、薄膜トランジスタに用いるゲート電極は、タングステン、モリブデン、アルミニ
ウム、チタン、シリコン等を用いることができる。
次に、薄膜トランジスタ３０５及び薄膜トランジスタ３０６を覆う第１の層間絶縁膜３
０７を形成し、第１の層間絶縁膜３０７上に第２の層間絶縁膜３０８を形成し、第１の層
間絶縁膜３０７及び第２の層間絶縁膜３０８に薄膜トランジスタ３０５及び薄膜トランジ
スタ３０６に達するコンタクトホールを形成し、第２の層間絶縁膜３０８上に薄膜トラン
ジスタ３０５及び薄膜トランジスタ３０６と電気的に接続される配線３０９ａ〜３０９ｄ
を形成する。（図５（Ａ）参照）
そして、薄膜トランジスタを配線で電気的に接続することによって回路が形成される。
第１の層間絶縁膜３０７は、酸化珪素膜、窒化珪素膜、有機樹脂膜等を用いることがで
きる。第１の層間絶縁膜３０７の膜厚は５０ｎｍ〜２００ｎｍが好ましい。
第２の層間絶縁膜３０８は、酸化珪素膜、窒化珪素膜、有機樹脂膜等を用いることがで
きる。第２の層間絶縁膜３０８の膜厚は３００ｎｍ〜５０００ｎｍが好ましい。
なお、本実施の形態では２層の層間絶縁膜を層間絶縁膜として用いたが、１層の層間絶
縁膜を用いても良いし、３層以上の層間絶縁膜を用いても良い。
配線３０９ａ〜３０９ｄは、アルミ、チタン、モリブデン、タングステン、金、銀、銅
等を用いることができる。配線３０９ａ〜３０９ｄの膜厚は、１０００ｎｍ〜５０００ｎ
ｍが好ましい。なお、配線３０９ａ〜３０９ｄは、単層構造でも積層構造でも良い。
次に、配線３０９ａ〜３０９ｄを覆う第３の層間絶縁膜３１０を形成し、第３の層間絶
縁膜３１０に配線３０９ａに達するコンタクトホールを形成し、第３の層間絶縁膜３１０
上にアンテナを有する層３１１を形成し、アンテナを有する層３１１上に第２の絶縁膜３
１２（保護膜）を形成し、第２の絶縁膜３１２（保護膜）上に第２の導電膜５０２を形成
する。（図５（Ｂ）参照）
第３の層間絶縁膜３１０は、酸化珪素膜、窒化珪素膜、有機樹脂膜等を用いることがで
きる。第３の層間絶縁膜３１０の膜厚は３００ｎｍ〜５０００ｎｍが好ましい。
アンテナを有する層３１１は、アルミ、チタン、モリブデン、タングステン、金、銀、
銅等を用いることができる。アンテナを有する層３１１の膜厚は、１０００ｎｍ〜５００
０ｎｍが好ましい。なお、アンテナを有する層３１１は、単層構造でも積層構造でも良い
。
なお、アンテナを有する層３１１は、アンテナ３１１ａと配線部３１１ｂを有する。
第２の絶縁膜３１２（保護膜）は、酸化珪素膜、窒化珪素膜等を用いることができる。
第２の絶縁膜３１２（保護膜）の膜厚は、１００ｎｍ〜１０００ｎｍが好ましい。
第２の絶縁膜３１２（保護膜）は、プリプレグ等の熱圧着時にアンテナを保護する。ま
た、第２の導電膜５０２とアンテナを有する層３１１とがショートすることを防止するこ
とができる。
なお、第２の導電膜５０２とアンテナを有する層３１１とは電気的に接続されていない
。
第２の導電膜５０２は、静電気破壊対策用の導電膜である。第２の導電膜５０２として
は、チタン、モリブデン、タングステン、アルミニウム、窒化チタン、窒化タンタル、窒
化タングステン、インジウム酸化物、酸化珪素を含有したインジウム錫酸化物等を用いる
ことができる。なお、導電性を有していれば静電耐圧向上効果を有することができるので
、列挙した材料に限定されることはない。第２の導電膜５０２は、ＣＶＤ法、蒸着法、ス
パッタ法等で形成することができる。第２の導電膜５０２の膜厚は、５ｎｍ〜２００ｎｍ
（若しくは、１０ｎｍ〜１００ｎｍ）が好ましい。なお、複数の島状導電膜、網目状の導
電膜等のように隙間を有する導電膜を形成すると、隙間から電磁波が透過しやすくなるの
で好ましい。
なお、静電気による半導体装置の破壊を効果的に防止するためには、第２の導電膜５０
２のシート抵抗が１．０×１０７Ω／□以下、好ましくは１．０×１０４Ω／□以下、よ
り好ましくは１．０×１０２Ω／□以下となるように膜厚とすることが好ましい。
次に、第２の導電膜５０２上に繊維体３１３に有機樹脂３１４を含浸させた第１の絶縁
体を熱圧着する。そして、熱圧着後、力学的な力を加える（引っ張る、押す等）ことによ
り基板３００、絶縁膜３０１、金属膜３０２を分離する剥離工程を行う。（図６参照）
金属膜３０２表面は酸化又は窒化されているので、金属膜３０２と絶縁膜３０３との密
着性が弱くなっている。
よって、力学的な力を加えることによって、基板３００、絶縁膜３０１、金属膜３０２
が選択的に分離されることになる。
側面から水を注入して基板３００、絶縁膜３０１、金属膜３０２を選択的に分離しても
良い。
水を注入すると剥離界面に水が侵入するので、回路側と基板側が水によって電気的に接
続された状態となる。
剥離時には静電気が生ずるが、水で電気的な接続をとることによって、剥離時の静電気
破壊の問題を防止しやすくなる。
なお、水の導電性を向上させるために、食塩水、炭酸水等の水溶液を用いても良い。た
だし、食塩は回路に悪影響を与えるので、炭酸水が好適であると言える。
なお、金属膜３０２の代わりにシリコンからなる剥離層を形成した場合は、フッ化ハロ
ゲンでシリコンからなる剥離層が選択的にエッチングされ、基板３００、絶縁膜３０１が
選択的に分離されることになる。
このように、剥離層を用いて少なくとも基板３００を選択的に分離する工程を剥離工程
という。また、剥離工程により基板が選択的に分離された回路を剥離回路と呼ぶことにす
る。また、基板が分離されて皮のように薄い回路だけが残ることからピール回路と呼んで
も良い。なお、基板をエッチング液によって除去してピール回路を作製する方法、可撓性
基板に回路を形成してピール回路を作製する方法等の他の方法を用いてピール回路を形成
しても良い。
薄膜トランジスタを有する剥離回路（ピール回路）は非常に薄い。よって、引っ張り、
外部からの圧力等に対して非常に脆い。
一方、繊維体に有機樹脂を含浸させた絶縁体は、繊維体を有するため、引っ張り耐性が
強く、外部からの圧力を拡散することができる。
したがって、薄膜トランジスタを有する剥離回路（ピール回路）を、繊維体に有機樹脂
を含浸させた絶縁体で挟み込むことによって、引っ張り及び外部からの圧力から保護する
ことができるようになる。
そこで、剥離工程の後、絶縁膜３０３の下に繊維体３１５に有機樹脂３１６を含浸させ
た第２の絶縁体を熱圧着する。（図７参照）
なお、第１の絶縁体及び第２の絶縁体は、実施の形態１で説明したプリプレグを用いた
が、剥離回路（ピール回路）を用いない場合、引っ張り及び外部からの圧力等の耐性を考
慮しない場合は、繊維体を有しない絶縁体を用いても良い。
ただし、剥離回路（ピール回路）を用いる際にプリプレグを適用することによって、引
っ張り及び外部からの圧力等に対して耐性を有するフレキシブルな半導体装置を適用する
ことができるので好ましい。
また、第１の導電膜５０１及び第２の導電膜５０２を有することによって、静電耐圧の
高い半導体装置を提供することができる。
特に、繊維体という複雑な形状を有するプリプレグを適用した場合、プリプレグ内部に
導電性の粒子を用いるよりも、本実施形態のように膜状の導電物を設けた方が静電耐圧が
上昇する。
また、製造工程において膜を形成するだけで済むので、簡便な製造工程とすることがで
きるので好ましい。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、実施の形態４の変形例について説明する。
図５（Ａ）の工程の後、配線３０９ａ〜３０９ｄを覆う第３の層間絶縁膜３１０を形成
し、第３の層間絶縁膜３１０に配線３０９ａに達するコンタクトホールを形成し、第３の
層間絶縁膜３１０上にアンテナを有する層３１１を形成し、アンテナを有する層３１１上
に第２の絶縁膜３１２（保護膜）を形成し、アンテナを有する層３１１及び薄膜トランジ
スタの形成されていない位置に第１の導電膜５０１まで達するコンタクトホールを形成し
、前記コンタクトホールに導電物３１７を埋め込む。（図８（Ａ）参照）
導電物３１７は、アルミ、チタン、モリブデン、タングステン、金、銀、銅等を用いる
ことができる。埋め込む方法は、導電膜をコンタクトホールの深さよりも厚い膜厚で形成
した後、エッチバック又はＣＭＰ（ケミカルメカニカルポリッシング）等で保護膜表面が
露出するまでエッチングを行う方法を採用できる。
なお、図８では第１の導電膜５０１と第２の導電膜５０２とのコンタクト箇所を一箇所
だけとしたが、複数箇所としても良い。
ただし、コンタクト箇所はアンテナを有する層３１１及び薄膜トランジスタの形成され
ていない位置に形成する。
次に、第２の絶縁膜３１２上に導電物３１７と電気的に接続する第２の導電膜５０２を
形成する。（図８（Ｂ）参照）
次に、第２の導電膜５０２上に繊維体３１３に有機樹脂３１４を含浸させた第１の絶縁
体を熱圧着する。そして、熱圧着後、力学的な力を加える（引っ張る、押す等）ことによ
り基板３００、絶縁膜３０１、金属膜３０２を分離する剥離工程を行う。（図９参照）
次に、剥離工程の後、絶縁膜３０３の下に繊維体３１５に有機樹脂３１６を含浸させた
第２の絶縁体を熱圧着する。（図１０参照）
以上のように、第１の導電膜５０１と第２の導電膜５０２とが電気的に接続された構造
を有することによって、第１の導電膜５０１と第２の導電膜５０２とが同電位に保たれる
ので、静電耐圧を上昇させることができる。
なお、導電物３１７を形成せずに第２の導電膜５０２を用いて第１の導電膜５０１と第
２の導電膜５０２とのコンタクトをとっても良い。また、第２の導電膜５０２を形成した
後、レーザー光を照射して第１の導電膜５０１と第２の導電膜５０２とを溶融させて接触
させても良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
実施の形態４、５では、第２の導電膜をアンテナの上側に設ける構成としたが、第２の
導電膜をアンテナと薄膜トランジスタを有する回路との間に配置しても良い。
具体的には、第３の層間絶縁膜３１０上に開口部を有する第３の導電膜５０３を配置す
る。第３の導電膜５０３の上にはアンテナとショートがおきないように第４の層間絶縁膜
３１８が形成されている。（図１１参照）
なお、第３の導電膜５０３の開口部は、アンテナとショートがおこらないように第４の
層間絶縁膜３１８に設けられるコンタクトホールよりも大きく形成されている。
第４の層間絶縁膜３１８の材料は、酸化珪素膜、窒化珪素膜、有機樹脂膜等が適用でき
る。
以上のような構成とすることによって、アンテナを遮る導電膜が無くなるので、導電膜
による共振周波数のずれの問題を防止することができる。
なお、実施の形態５と同様、第１の導電膜５０１と第３の導電膜５０３とをコンタクト
ホールを介して電気的に接続しても良い。
また、第３の導電膜５０３の材料は、第１の導電膜５０１及び第２の導電膜５０２と同
様である。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態７）
実施の形態４乃至６では、第１の絶縁体及び第２の絶縁体の内側に静電気破壊対策用の
導電膜を設ける構成としたが、第１の絶縁体及び第２の絶縁体の外側に静電気破壊対策用
の導電膜を設ける構成としても良い。
具体的には、繊維体３１５に有機樹脂３１６を含浸させた第２の絶縁体の下側表面に第
４の導電膜５０４を形成し、繊維体３１３に有機樹脂３１４を含浸させた第１の絶縁体の
上側表面に第５の導電膜５０５を形成する。（図１２参照）
作製方法としては、第１の絶縁体及び第２の絶縁体の表面に導電膜を形成した後、熱圧
着を行っても良いし、熱圧着を行った後に導電膜を形成しても良い。
また、第４の導電膜５０４と第５の導電膜５０５と電気的に接続して第６の導電膜５０
６とする構成としても良い。（図１３参照）
第４の導電膜５０４と第５の導電膜５０５と電気的に接続させる方法としては、側面に
導電膜を形成しても良いし、レーザー光を照射して第４の導電膜５０４と第５の導電膜５
０５を溶融させて接触させても良い。
また、第４乃至６の導電膜の材料は、第１の導電膜５０１及び第２の導電膜５０２と同
様である。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態８）
静電耐圧上昇効果を上昇させるためには導電膜の抵抗値を下げることが効果的である。
導電膜の抵抗値を下げるためには、単純には導電膜の膜厚を厚くすれば良い。
しかし、アンテナ導電膜の膜厚を厚くすると、共振周波数がずれてしまい通信距離が減
少してしまう。
そこで、図１３の変形例として、アンテナ３１１ａと重ならない位置に第７の導電膜５
０７を形成する。なお、第７の導電膜５０７と配線部３１１ｂとは重なる位置に配置され
ていても良いし、重ならない位置に配置されていても良い。（図１４参照）
図１４の構成によって、アンテナ領域の共振周波数のずれを最小限にとどめつつ、静電
耐圧上昇効果を上昇させることが可能となる。
なお、第７の導電膜５０７は、第６の導電膜５０６よりも厚い方が好ましい。
また、アンテナ３１１ａと重なる位置の導電膜を除去した形状を有する第８の導電膜５
０８を設ける構成としても良い。（図１５参照）
第７及び８の導電膜の形成方法は、成膜時にメタルマスクを用いてパターンを形成する
方法、全面に導電膜を成膜したあとフォトリソグラフィ法等を用いてマスクを形成した後
、選択的に導電膜の一部を除去する方法等を用いることができる。
また、第７及び８の導電膜の材料は、第１の導電膜５０１及び第２の導電膜５０２と同
様である。なお、本実施の形態では導電膜を絶縁体の外側に設けた例を示したが、導電膜
を絶縁体の内側に設けた上で本実施の形態の構造を採用しても良い。また、アンテナと重
なる領域に配置された導電膜の形状を、複数の島状導電膜、網目状の導電膜等のように隙
間から電磁波が透過しやすい形状にするとともに、他の領域は全面に導電膜を設けた構成
としても良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態９）
実施の形態１乃至８において、衝撃拡散層を設ける例を示す。
衝撃拡散層としては、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリ
エーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリ
イミド（ＰＩ）樹脂などを用いることができる。
衝撃拡散層は、第１の絶縁体及び第２の絶縁体の外側表面に接して設けると良い。
即ち、当該構成によって、衝撃拡散層が露出するので、外部からの押圧に対しての耐久
性が向上することになる。
なお、図１２又は図１３のような構造の場合、衝撃拡散層は導電膜と絶縁体の間に設け
ても良いし、導電膜の外側表面に設けても良い。
特に、導電膜の外側表面に設けると衝撃拡散層が露出し且つ導電膜が露出しない構造と
なる。
すると、導電膜が衝撃拡散層によって摩擦等から保護されるので、摩擦により導電膜が
剥がれてしまうことを防止できるので好ましい。
なお、作製方法としては、第１の絶縁体及び第２の絶縁体の表面に衝撃拡散層を形成し
た後、熱圧着を行っても良いし、熱圧着を行った後に衝撃拡散層を形成しても良い。
なお、導電膜表面に設ける場合は、導電膜形成後に衝撃拡散層を形成すれば良い。
衝撃拡散層は熱圧着等により設けることができる。接着剤を用いてフィルム状の衝撃拡
散層を貼り付けても良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態では、半導体装置の回路の一例及び動作の一例について説明する。
非接触でデータを交信する機能を有する半導体装置８００は、高周波回路８１０、電源
回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、デ
ータ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアン
テナ８９０を有している。（図１８参照）
高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受
信した信号をアンテナ８９０から出力する回路である。
電源回路８２０は受信信号から電源電位を生成する回路である。
リセット回路８３０はリセット信号を生成する回路である。
クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック
信号を生成する回路である。
データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路である。
データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。
また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０
、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。
なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコ
ードをそれぞれ抽出する回路である。
コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較し
て命令の内容を判定する回路である。
ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回
路である。
次に、上述した半導体装置の動作の一例について説明する。
まず、アンテナ８９０により無線信号が受信される。
無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、Ｖ
ＤＤと記す）が生成される。
ＶＤＤは半導体装置８００が有する各回路に供給される。
また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調されて復
調信号となる。
さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０
を通った信号及び復調信号は制御回路８７０に送られる。
制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およ
びＣＲＣ判定回路９３０等によって解析される。
そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置
の情報が出力される。
出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。
さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アン
テナ８９０により無線信号に載せて送信される。
なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ
）は共通であり、ＶＳＳはＧＮＤとすることができる。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態１１）
実施の形態１乃至１０のアンテナを介して無線通信を行う半導体装置（ＲＦＩＤタグ、
無線タグ、ＩＣチップ、無線チップ、非接触信号処理装置、半導体集積回路チップ）は、
物品又は生物（ヒト、動物、植物等）の表面に貼る、又は物品又は生物（ヒト、動物、植
物等）の内部に埋め込む等の利用形態を取ることができる。
アンテナを介して無線通信を行う半導体装置を用いることによって、非接触での情報管
理が可能になる。
非接触であるため、いつでもどこでも利用者が意識せずに情報通信技術を活用できる環
境（ユビキタスコンピューティング）につながっていく。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
静電気破壊対策の効果を実証するため、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉ
ｓｃｈａｒｇｅ：静電気放電）測定を行った。
ＥＳＤ測定は以下のように行う。
まず、ガラス基板（厚さ０．５ｎｍ）の上にアルミ板を載せ、前記アルミ板の上に導電
性シートを載せ、前記導電シートの上に試料を載せる。
そして、試料（チップ）の上方からＥＳＤ試験機（簡易応答評価 Ｔａｋａｙａ株式会
社製））を用いて所定の電圧を印加する。
次に、所定の電圧を印加した試料（チップ）の除電を一分間行う。
その後、除電を行った試料（チップ）が動作するか否かの判定を行う。
そして、所定の電圧を１ｋＶから１５ｋＶまで増加させていって試料（チップ）が動作
不能になる電圧を測定した。
また、試料（チップ）の表面（アンテナ側）から電圧を印加する場合と、試料（チップ
）の裏面（薄膜トランジスタ側）から電圧を印加する場合と、の２パターンの測定を行っ
た。
なお、１５ｋＶの電圧を印加した後に動作した試料（チップ）は、少なくとも１５ｋＶ
以上の静電耐圧を有すると判断した。
ここで、測定を行った試料の説明を行う。
（比較構造：静電気破壊対策用の導電膜を有さない構造）
比較構造として、第１の絶縁体１１と、第１の絶縁体１１上に設けられた薄膜トランジ
スタを有する回路１２と、薄膜トランジスタを有する回路１２の上に設けられ且つ薄膜ト
ランジスタを有する回路１２と電気的に接続されたアンテナ１３と、アンテナ１３上に設
けられた保護膜１４（窒化珪素膜）と、保護膜１４上に設けられた第２の絶縁体１５とを
有する構造を作製した。（図１７（Ａ）参照）
比較構造には、静電気破壊対策用の導電膜は設けていない。
なお、前記第１の絶縁体及び第２の絶縁体は、繊維体（ガラス繊維）に有機樹脂（臭素
化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用いた。
以下作製した試料について説明する。
（構造１：表側（アンテナ側）のみに静電気破壊対策用の導電膜を設けた構造）
構造１として、比較構造の表側（アンテナ側）のみに静電気破壊対策用の導電膜１６を
設けた構造を作製した。（図１７（Ｂ）参照）
構造１の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
導電膜としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料を作製した。
（構造２：裏側（薄膜トランジスタ側）のみに静電気破壊対策用の導電膜を設けた構造）
構造２として、比較構造の裏側（薄膜トランジスタ側）のみに静電気破壊対策用の導電
膜１７を設けた構造を作製した。（図１７（Ｃ）参照）
構造２の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
導電膜としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料を作製した。
（構造３：表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導
電膜を設けた構造（上下導通無し））
構造３として、比較構造の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電
気破壊対策用の導電膜１８、導電膜１９を設けた構造を作製した。（図１７（Ｄ）参照）
構造３の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
なお、表側（アンテナ側）の導電膜と、裏側（薄膜トランジスタ側）の導電膜と、は電
気的に分離されている。
導電膜としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料と、１０ｎｍの膜
厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試
料と、を作製した。
（構造４：表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導
電膜を設けた構造（上下導通あり））
構造４として、比較構造の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電
気破壊対策用の導電膜を設け且つ双方の導電膜を電気的に接続させることにより、第１の
絶縁体１１、薄膜トランジスタを有する回路１２、アンテナ１３、保護膜１４、及び第２
の絶縁体１５を導電膜２０で囲んだ構造を作製した。（図１７（Ｅ）参照）
構造４の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
なお、表側（アンテナ側）の導電膜と、裏側（薄膜トランジスタ側）の導電膜と、は電
気的に接続されている。
導電膜としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料と、１０ｎｍの膜
厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試
料と、１００ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含
有））膜を形成した試料と、を作製した。
（構造５：絶縁体の内側の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気
破壊対策用の導電膜を設けた構造）
構造５として、比較構造の絶縁体の内側に静電気破壊対策用の導電膜２１、２２を設け
た構造を作製した。具体的には、第１の絶縁体と薄膜トランジスタを有する回路の間に導
電膜２１を設け、第２の絶縁体と保護膜の間に導電膜２２を設けた構造とした。（図１７
（Ｆ）参照）
構造５の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
なお、表側（アンテナ側）の導電膜と、裏側（薄膜トランジスタ側）の導電膜と、は電
気的に接続されている。
導電膜としては、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（
ＳｉＯ２含有））膜を形成した試料を作製した。
（構造６：絶縁体の内側の表側（アンテナ側）のみに静電気破壊対策用の導電膜を設けた
構造）
構造６として、比較構造の絶縁体の内側に静電気破壊対策用の導電膜２３を設けた構造
を作製した。具体的には、第２の絶縁体と保護膜の間に導電膜２３を設けた構造とした。
（図１７（Ｇ）参照）
構造６の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較
構造と同じである。
導電膜としては、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（
ＳｉＯ２含有））膜を形成した試料を作製した。
（測定結果と考察）
比較構造、並びに構造１〜６の測定結果を図１９に示す。
なお、比較構造は４個の試料の平均値であり、構造１〜６は５個の試料の平均値である
。
比較構造の結果と構造１〜６の結果とを比較すると、静電気破壊対策のための導電膜を
設けた面からの電圧印加に対して、静電耐圧が上昇していることがわかる。
したがって、導電膜を設けることによって静電耐圧が向上することは明らかである。
よって、ＩＣカードのように両面から電波を送受信し得る半導体装置の場合は、表面と
裏面の両方に導電膜を設けると好ましい。
もちろん、片面だけに導電膜を設けても静電耐圧向上効果があるので、本願発明は表面
と裏面の両方に導電膜を設けることに限定されるものではない。
また、比較構造（図１７（Ａ））、構造１（図１７（Ｂ））、構造６（図１７（Ｇ））
の測定結果から、チップは裏面側（薄膜トランジスタ側）の方が静電耐圧が弱いことが理
解できる。
裏面側（薄膜トランジスタ側）の方が静電耐圧が弱い理由は、薄膜トランジスタ又は回
路を構成する配線が静電気破壊されることによってチップが動作不能になるからである。
したがって、片面だけ導電膜を設ける場合は、裏面側（薄膜トランジスタ側）に導電膜
を設けることが好ましい。
また、比較構造（図１７（Ａ））、構造５（図１７（Ｆ））、構造６（図１７（Ｇ））
の測定結果から、導電膜は絶縁体の内部に配置されていても静電耐圧向上効果があること
が理解できる。
また、酸化珪素を含有したインジウム錫酸化物膜及びチタン膜のいずれも静電耐圧向上
効果があったため、導電膜であれば材料を問わずに静電耐圧向上効果があることが理解で
きる。
また、構造４（図１７（Ｅ））において、膜厚を厚くした方（導電膜の抵抗値を下げた
方）が静電耐圧向上効果が上昇した。
したがって、導電膜の抵抗値が低い方が静電耐圧向上効果があることが理解できる。
さらに、構造４（図１７（Ｅ））、構造５（図１７（Ｆ））の静電耐圧は、他の構造と
比較すると非常に高かった。他の構造の平均が一桁（１０ｋＶ未満）なのに対して、構造
４、５はいずれも平均が二桁（１０ｋＶ以上）であった。
この点は、誘電分極を考慮すると説明がつく。
即ち、本実施例の試料は第１の絶縁体と第２の絶縁体を有している。
すると、第１の絶縁体又は第２の絶縁体のいずれか一方の面が帯電すると、誘電分極が
生ずることになるので、他方の面は一方の面と逆極性の電荷が帯電することになる。
そして、誘電分極が生ずると、第１の絶縁体と第２の絶縁体の間に挟まれた回路に電流
が流れてしまうことになるので、回路が静電気破壊されてしまうことがある。
一方、構造４（図１７（Ｅ））、構造５（図１７（Ｆ））のように表面の導電膜と裏面
の導電膜とが電気的に接続された構造とすることによって、表面の導電膜と裏面の導電膜
が同電位に保たれることになる。
よって、表面の導電膜と裏面の導電膜とが電気的に接続された構造においては、第１の
絶縁体又は第２の絶縁体のいずれか一方の面が帯電しても、他方の面も同電位に帯電する
ことになる。
したがって、構造４（図１７（Ｅ））、構造５（図１７（Ｆ））では誘電分極による静
電気破壊の影響を低減できるので、静電耐圧が他の構造と比較して向上したのである。
なお、本発明が本実施例の形状に限定されることはないことはいうまでもない。
なお、構造４では図１７（Ｅ）のように導電膜で周囲全面を囲う構造としたが、表面の
導電膜と裏面の導電膜とを電気的に接続された構造とすればどのような構造であっても誘
電分極の影響を低減できることは本実施例の結果から明らかである。
以上のように、本発明者らは本実施例における実験結果から多くの新規な知見を得るこ
とができた。
実施例１において、導電膜を厚くすれば静電耐圧向上効果が上昇することを述べた。
一方、導電膜の膜厚を厚くすることによる回路の共振周波数の変化が懸念点としてあっ
た。
即ち、無線チップは外部から一定の周波数の電波を入力して動作させるものである。
そして、回路の共振周波数が外部から入力される電波の周波数と近い値であれば、無線
チップが動作しやすくなる。
一方、回路の共振周波数が外部から入力される電波の周波数と近い値でなければ、無線
チップが動作しにくくなる。
また、共振周波数はアンテナの巻き数又は回路設計によって、設計者が設定できるもの
である。
したがって、導電膜を設けることにより、設計者が設定した共振周波数よりも、実際の
共振周波数がずれてしまうと無線チップの性能が低下してしまうのである。
そこで、本実施例では、導電膜の膜厚の違いによる共振周波数の影響を調べた。
試料は、実施例１の比較構造の試料と、実施例１の構造４（図１７（Ｅ））において１
０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物膜（ＩＴＯ（ＳｉＯ２含有））を
形成した試料と、実施例１の構造４において１００ｎｍの膜厚の酸化珪素を含有したイン
ジウム錫酸化物膜（ＩＴＯ（ＳｉＯ２含有））を形成した試料と、を作製した。
なお、構造及び導電膜の膜厚以外の他の構成は全て同一となるように試料を作製した。
測定結果は以下のようになった。
導電膜を設けていない比較構造（図１７（Ａ））の試料では、共振周波数は１５．５Ｍ
Ｈｚであった。
構造４（図１７（Ｅ））で膜厚を１０ｎｍとした試料では、共振周波数は１４．３ＭＨ
ｚであった。
構造４（図１７（Ｅ））で膜厚を１００ｎｍとした試料では、共振周波数は１３．０Ｍ
Ｈｚであった。
以上のことから、膜厚を厚くすればするほど、共振周波数のずれが大きくなることがわ
かった。
本実施例の結果から、静電気破壊防止効果を向上させ、且つ、共振周波数の影響を下げ
るために、アンテナと重なる領域の導電膜の膜厚を他の領域の導電膜の膜厚よりも薄くす
るという構成を考え出した。（図１４参照）
若しくは、アンテナと重なる領域の導電膜を除去しても良い。（図１５参照）
但し、導電膜を除去した場合はその領域に局部的に電荷が蓄積されやすくなるので、図
１４のようにアンテナと重なる領域には薄い導電膜を設けておく方が好ましい形態である
。
若しくは、アンテナと薄膜トランジスタを有する回路の間に導電膜を設ける構成として
も良い。（図１１参照）
１１ 第１の絶縁体
１２ 薄膜トランジスタを有する回路
１３ アンテナ
１４ 保護膜
１５ 第２の絶縁体
１６ 導電膜
１７ 導電膜
１８ 導電膜
１９ 導電膜
２０ 導電膜
２１ 導電膜
２２ 導電膜
２３ 導電膜
１０１ 有機樹脂
１０２ 繊維体
１０３ 第１の導電膜
１０４ 第１の絶縁膜
１０５ 薄膜トランジスタを有する回路が設けられた層
１０６ アンテナが設けられた層
１０７ 第２の絶縁膜
１０８ 第２の導電膜
１０９ 有機樹脂
１１０ 繊維体
１１１ 導電体
１１２ 導電体
２０１ 第１の絶縁体
２０２ 下地絶縁膜上に回路が設けられた層
２０３ アンテナが設けられた層
２０４ 保護膜
２０５ 第２の絶縁体
２０６ 導電膜
２０７ 導電膜
２０８ 導電膜
２０９ 導電膜
２１０ 導電膜
２１１ 導電膜
２１２ 導電膜
３００ 基板
３０１ 絶縁膜
３０２ 金属膜
３０３ 絶縁膜
３０４ 第１の絶縁膜
３０５ 薄膜トランジスタ
３０５ａ 半導体層
３０５ｂ ゲート絶縁膜
３０５ｃ ゲート電極
３０５ｄ サイドウォール
３０５ｅ サイドウォール
３０６ 薄膜トランジスタ
３０６ａ 半導体層
３０６ｂ ゲート絶縁膜
３０６ｃ ゲート電極
３０６ｄ サイドウォール
３０６ｅ サイドウォール
３０７ 第１の層間絶縁膜
３０８ 第２の層間絶縁膜
３０９ａ 配線
３０９ｂ 配線
３０９ｃ 配線
３０９ｄ 配線
３１０ 第３の層間絶縁膜
３１１ アンテナを有する層
３１１ａ アンテナ
３１１ｂ 配線部
３１２ 第２の絶縁膜
３１３ 繊維体
３１４ 有機樹脂
３１５ 繊維体
３１６ 有機樹脂
３１７ 導電物
３１８ 第４の層間絶縁膜
４００ 繊維体
４０１ 有機樹脂
５０１ 第１の導電膜
５０２ 第２の導電膜
５０３ 第３の導電膜
５０４ 第４の導電膜
５０５ 第５の導電膜
５０６ 第６の導電膜
５０７ 第７の導電膜
５０８ 第８の導電膜
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶回路
８９０ アンテナ

Claims (2)

  1. 第１の絶縁体を有し、
    前記第１の絶縁体よりも上方にトランジスタを有し、
    前記トランジスタよりも上方に絶縁層を有し、
    前記絶縁層よりも上方にアンテナを有し、
    前記アンテナよりも上方に第２の絶縁体を有し、
    前記第２の絶縁体よりも上方に第１の導電層を有し、
    前記第１の導電層よりも上方に第２の導電層を有し、
    前記第１の導電層は、前記アンテナと重なる第１の領域を有し、
    前記アンテナは、前記第２の導電層と重ならない第２の領域を有することを特徴とする半導体装置。
  2. 第１の絶縁体を有し、
    前記第１の絶縁体よりも上方にトランジスタを有し、
    前記トランジスタよりも上方に絶縁層を有し、
    前記絶縁層よりも上方にアンテナを有し、
    前記アンテナよりも上方に第２の絶縁体を有し、
    第１の導電層を有し、
    第２の導電層を有し、
    前記第１の導電層は、前記第１の絶縁体よりも下方に第１の部分を有し、
    前記第１の導電層は、前記第２の絶縁体よりも上方に第２の部分を有し、
    前記第２の導電層は、前記第１の絶縁体よりも下方に第３の部分を有し、
    前記第２の導電層は、前記第２の絶縁体よりも上方に第４の部分を有し、
    前記第１の部分は、前記アンテナと重なる第１の領域を有し、
    前記アンテナは、前記第２の部分と重ならない第２の領域を有し、
    前記第３の部分は、前記アンテナと重なる第３の領域を有し、
    前記アンテナは、前記第４の部分と重ならない第４の領域を有することを特徴とする半導体装置。
JP2013130150A 2008-09-18 2013-06-21 半導体装置 Expired - Fee Related JP5461733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013130150A JP5461733B2 (ja) 2008-09-18 2013-06-21 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008239078 2008-09-18
JP2008239078 2008-09-18
JP2008239075 2008-09-18
JP2008239075 2008-09-18
JP2013130150A JP5461733B2 (ja) 2008-09-18 2013-06-21 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009211223A Division JP5303409B2 (ja) 2008-09-18 2009-09-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014004772A Division JP5706549B2 (ja) 2008-09-18 2014-01-15 半導体装置

Publications (3)

Publication Number Publication Date
JP2013235598A true JP2013235598A (ja) 2013-11-21
JP2013235598A5 JP2013235598A5 (ja) 2014-01-30
JP5461733B2 JP5461733B2 (ja) 2014-04-02

Family

ID=42006465

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2009211223A Active JP5303409B2 (ja) 2008-09-18 2009-09-14 半導体装置
JP2013130150A Expired - Fee Related JP5461733B2 (ja) 2008-09-18 2013-06-21 半導体装置
JP2014004772A Active JP5706549B2 (ja) 2008-09-18 2014-01-15 半導体装置
JP2015036152A Expired - Fee Related JP5985678B2 (ja) 2008-09-18 2015-02-26 半導体装置
JP2016152491A Expired - Fee Related JP6246283B2 (ja) 2008-09-18 2016-08-03 半導体装置
JP2017218869A Withdrawn JP2018037099A (ja) 2008-09-18 2017-11-14 半導体装置
JP2019087001A Withdrawn JP2019175473A (ja) 2008-09-18 2019-04-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009211223A Active JP5303409B2 (ja) 2008-09-18 2009-09-14 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2014004772A Active JP5706549B2 (ja) 2008-09-18 2014-01-15 半導体装置
JP2015036152A Expired - Fee Related JP5985678B2 (ja) 2008-09-18 2015-02-26 半導体装置
JP2016152491A Expired - Fee Related JP6246283B2 (ja) 2008-09-18 2016-08-03 半導体装置
JP2017218869A Withdrawn JP2018037099A (ja) 2008-09-18 2017-11-14 半導体装置
JP2019087001A Withdrawn JP2019175473A (ja) 2008-09-18 2019-04-29 半導体装置

Country Status (4)

Country Link
US (3) US9177978B2 (ja)
JP (7) JP5303409B2 (ja)
TW (3) TWI575706B (ja)
WO (1) WO2010032602A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935165B2 (en) 2015-08-31 2018-04-03 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2012070483A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 フレキシブルデバイス、その製造方法、および表示装置
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5906923B2 (ja) * 2012-04-26 2016-04-20 株式会社デンソー 誘電膜の製造方法
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP6431278B2 (ja) * 2014-04-18 2018-11-28 株式会社ジャパンディスプレイ 表示装置用基板
JP6191805B2 (ja) * 2015-06-25 2017-09-06 株式会社村田製作所 樹脂基板および電子機器
CN109496341B (zh) * 2016-07-01 2022-04-19 日产化学株式会社 抑制沿面放电发生的方法
KR102573853B1 (ko) 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
US11658222B2 (en) * 2017-09-27 2023-05-23 Intel Corporation Thin film transistor with charge trap layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005284352A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 携帯可能電子装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633141B1 (fr) 1988-06-17 1992-02-14 Sgs Thomson Microelectronics Carte a puce avec ecran de protection
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JP3141389B2 (ja) 1990-08-31 2001-03-05 ソニー株式会社 非接触型ｉｃカード
JPH05201183A (ja) 1992-01-29 1993-08-10 Sumitomo Bakelite Co Ltd Ｉｃメモリカード
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JPH09286188A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 非接触型ｉｃカード
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JP2998690B2 (ja) 1997-04-30 2000-01-11 日本電気株式会社 半導体集積回路装置及びクロック信号供給方法
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP3894688B2 (ja) 1999-10-13 2007-03-22 ローム株式会社 通信装置
JP4683770B2 (ja) 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP4802398B2 (ja) * 2001-06-08 2011-10-26 凸版印刷株式会社 非接触ｉｃカード
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003124474A (ja) 2001-10-19 2003-04-25 National Institute Of Advanced Industrial & Technology 半導体デバイス
JP2004015160A (ja) * 2002-06-04 2004-01-15 Tdk Corp アンテナ付モジュール
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
CN1910596B (zh) 2004-01-16 2011-03-09 株式会社半导体能源研究所 半导体装置
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
JP4914002B2 (ja) * 2004-11-29 2012-04-11 富士フイルム株式会社 液晶表示装置
JP5171003B2 (ja) * 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7758956B2 (en) * 2005-02-16 2010-07-20 Fujifilm Corporation Antireflection film and polarizing plate and image display device using same
US7982953B2 (en) * 2005-03-07 2011-07-19 Fujifilm Corporation Antireflection film, and polarizing plate and image display device using the same
JP4755003B2 (ja) 2005-03-25 2011-08-24 株式会社半導体エネルギー研究所 半導体装置
WO2006103997A1 (en) 2005-03-25 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007005778A (ja) 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置
US7923796B2 (en) 2005-05-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including resonance circuit
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007080130A (ja) 2005-09-16 2007-03-29 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュール
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4796469B2 (ja) * 2005-09-30 2011-10-19 ニッタ株式会社 シート体、アンテナ装置および電子情報伝達装置
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
EP1952312B1 (en) 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
JP4907292B2 (ja) 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007193396A (ja) 2006-01-17 2007-08-02 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナシートの製法
DE602007013478D1 (de) 2006-02-08 2011-05-12 Semiconductor Energy Lab RFID-Vorrichtung
JP2007241999A (ja) * 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
US7605410B2 (en) 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101395617B (zh) 2006-03-10 2012-05-30 株式会社半导体能源研究所 半导体器件及其操作方法
JP5469799B2 (ja) 2006-03-15 2014-04-16 株式会社半導体エネルギー研究所 無線通信によりデータの交信を行う半導体装置
CN101385039B (zh) 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP5204959B2 (ja) 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101350207B1 (ko) 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
US20080018473A1 (en) 2006-07-18 2008-01-24 3M Innovative Properties Company Electrostatic discharge protection for components of an rfid tag
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5377839B2 (ja) * 2006-07-28 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101478810B1 (ko) * 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
JP2008076963A (ja) 2006-09-25 2008-04-03 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2008091631A (ja) 2006-10-02 2008-04-17 Fujikura Ltd 半導体装置
SG175569A1 (en) * 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
CN102037556B (zh) * 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005284352A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 携帯可能電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935165B2 (en) 2015-08-31 2018-04-03 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus
US10283579B2 (en) 2015-08-31 2019-05-07 Joled, Inc. Semiconductor device, display unit, method of manufacturing display unit, and electronic apparatus

Also Published As

Publication number Publication date
TW201438194A (zh) 2014-10-01
JP2015144292A (ja) 2015-08-06
US20180315745A1 (en) 2018-11-01
JP6246283B2 (ja) 2017-12-13
TWI575706B (zh) 2017-03-21
TW201029150A (en) 2010-08-01
TWI545727B (zh) 2016-08-11
WO2010032602A1 (en) 2010-03-25
US20160056140A1 (en) 2016-02-25
TW201631738A (zh) 2016-09-01
JP5706549B2 (ja) 2015-04-22
JP2019175473A (ja) 2019-10-10
JP2018037099A (ja) 2018-03-08
US20100065952A1 (en) 2010-03-18
US9177978B2 (en) 2015-11-03
US11127732B2 (en) 2021-09-21
JP2017005257A (ja) 2017-01-05
JP2014103410A (ja) 2014-06-05
JP5985678B2 (ja) 2016-09-06
TWI450381B (zh) 2014-08-21
JP5303409B2 (ja) 2013-10-02
US10020296B2 (en) 2018-07-10
JP5461733B2 (ja) 2014-04-02
JP2010097601A (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
JP6246283B2 (ja) 半導体装置
US8105873B2 (en) Flexible semiconductor device and identification label
US20160247009A1 (en) Semiconductor fingerprint identification sensor and manufacturing method thereof
US8409890B2 (en) Semiconductor device and manufacturing method thereof
TWI452675B (zh) 半導體裝置和其製造方法
TW201003894A (en) Semiconductor device
TW201013894A (en) Semiconductor device and method for manufacturing the same
JP5501174B2 (ja) 半導体装置
US10928938B2 (en) Touch module, method for manufacturing the same, and electronic device using the same
JP5877814B2 (ja) 半導体装置
JP5268459B2 (ja) 半導体装置
KR20110105530A (ko) 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법
CN107946669B (zh) 逻辑电池

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131206

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20131217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Ref document number: 5461733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees