KR20110105530A - 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법 - Google Patents

전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법 Download PDF

Info

Publication number
KR20110105530A
KR20110105530A KR1020100024716A KR20100024716A KR20110105530A KR 20110105530 A KR20110105530 A KR 20110105530A KR 1020100024716 A KR1020100024716 A KR 1020100024716A KR 20100024716 A KR20100024716 A KR 20100024716A KR 20110105530 A KR20110105530 A KR 20110105530A
Authority
KR
South Korea
Prior art keywords
substrate
passivation layer
conductive pattern
curvature
thickness
Prior art date
Application number
KR1020100024716A
Other languages
English (en)
Inventor
김보성
김진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100024716A priority Critical patent/KR20110105530A/ko
Priority to US13/051,023 priority patent/US20110227215A1/en
Publication of KR20110105530A publication Critical patent/KR20110105530A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

패키지 및 이를 제조하는 방법을 제공한다. 패키지는 동작 구조물이 형성된 기판, 기판의 일 면에 구비되는 제1 보호막, 기판의 타 면에 배치되며 동작 구조물과 전기적으로 연결되는 제1 도전 패턴, 그리고, 제1 도전 패턴과 전기적으로 연결되는 제2 도전 패턴이 형성된 회로 기판을 포함한다. 이때, 제1 보호막의 곡률이 기판의 곡률보다 클 수 있다.

Description

전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법{Electronic device, Package including the same and Method of fabricating the package}
본 발명은 전자 소자, 이를 포함하는 패키지 및 패키지를 제조하는 방법에 관련된 것으로서, 더욱 상세하게는 의류와 같은 유연한 기판에 적용되는 전자 소자, 이를 포함하는 패키지 및 패키지를 제조하는 방법에 관련된 것이다.
전기 전자 분야의 발전으로, 전기 전자 기기가 의류에 부착된 구조의 패키지가 연구되고 있다. 의류용 전기 전자 기기의 구현을 위해서는 곡률(curvature) 및 수분 저항성이 높은 패키지가 요구되어 지고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 곡률 및 수분 저항성이 높은 전자 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 일 기술적 과제는 상기 전자 소자를 포함하는 패키지를 제공하는 데 있다.
본 발명의 이루고자 하는 일 기술적 과제는 상기 패키지를 제조하는 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 전자 소자를 제공한다. 상기 전자 소자는, 동작 구조물이 형성된 기판, 상기 기판의 일 면에 구비되는 제1 보호막, 그리고, 상기 기판의 타 면에 배치되며, 상기 동작 구조물과 전기적으로 연결되는 제1 도전 패턴을 포함한다. 이때, 상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률이 상기 기판의 곡률보다 클 수 있다.
일 실시예에 따르면, 상기 제1 보호막의 두께가 상기 기판의 두께보다 클 수 있다.
다른 실시예에 따르면, 상기 제1 보호막의 두께는 50 내지 250㎛이며, 상기 기판의 두께는 5 내지 30㎛ 범위일 수 있다.
또 다른 실시예에 따르면, 상기 제1 보호막은 폴리이미드와 같은 고분자 물질을 포함할 수 있다.
또 다른 실시예에 따르면, 상기 전자 소자는, 상기 기판의 타 면에 형성되며, 상기 제1 도전 패턴 사이를 매립하는 제2 보호막을 더 포함할 수 있다.
또 다른 실시예에 따르면, 상기 제2 보호막은 고분자 수지를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 기판, 제1 및 제2 보호막의 전체 두께는 200㎛ 내지 500㎛ 범위일 수 있다.
또 다른 실시예에 따르면, 상기 동작 구조물은 메모리 칩, 비메모리 칩, 태양전지 셀 또는 표시 장치를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 동작 구조물이 태양 전지 셀 또는 표시 장치를 포함하는 경우, 상기 제1 보호막은 투명한 물질로 이루어지면, 상기 동작 구조물은 상기 제1 보호막이 부착되는 상기 기판의 일 면에 인접하게 형성될 수 있다.
또 다른 실시예에 따르면, 상기 전자 소자는, 상기 기판에 형성되며, 상기 동작 구조물 및 제1 도전 패턴을 전기적으로 연결하는 비아 콘택을 더 포함할 수 있다.
또 다른 실시예에 따르면, 상기 동작 구조물이 메모리 칩 또는 비메모리 칩을 포함하는 경우, 상기 동작 구조물은 상기 제1 도전 패턴이 형성된 상기 기판의 타 면에 인접하게 형성될 수 있다.
또 다른 실시예에 따르면, 상기 동작 구조물 및 제1 도전 패턴은 전기적으로 직접 연결될 수 있다.
본 발명의 개념에 따른 다른 실시예는 패키지를 제공한다. 상기 패키지는, 동작 구조물이 형성된 기판, 상기 기판의 일 면에 구비되는 제1 보호막 및 상기 기판의 타 면에 배치되며 상기 동작 구조물과 전기적으로 연결되는 제1 도전 패턴을 포함하는 반도체 소자, 그리고, 상기 제1 도전 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함하는 제2 기판을 포함한다. 이때, 상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률이 상기 기판의 곡률보다 클 수 있다.
본 발명의 개념에 따른 또 다른 실시예는 패키지 제조 방법을 제공한다. 상기 패키지 제조 방법은, 동작 구조물을 포함하는 기판을 마련하고, 상기 기판의 일 면에 제1 보호막을 형성하고, 상기 기판의 타 면에 제1 도전 패턴 및 제2 보호막을 형성하고, 제2 도전 패턴을 포함하는 회로 기판을 마련하고, 그리고, 상기 제1 및 제2 도전 패턴을 전기적으로 연결하는 것을 포함한다. 이때, 상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률이 상기 기판의 곡률보다 클 수 있다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 패키지 제조 방법을 설명하기 위한 공정 단면도들이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 패키지 제조 방법을 설명하기 위한 공정 단면도들이다.
도 3a 및 도 3b는 기판의 두께에 따라 변화되는 곡률 반경을 나타내는 그래프 및 표이다.
도 4는 본 발명의 일 실시예에 따른 패키지를 구비한 의류를 도시한 개략도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
(제1 실시예)
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 패키지 제조 방법을 설명하기 위한 공정 단면도들이다.
도 1a를 참조하면, 동작 구조물(101)을 포함하는 초기 기판(100)을 마련할 수 있다.
초기 기판(100)은 실리콘 또는 세라믹을 포함할 수 있다. 실리콘 또는 세라믹을 포함하는 초기 기판(100)을 외력에 의해 휘는 경우, 통상적으로 초기 기판(100)은 곡률이 작아 부러지거나 깨질 수 있다.
그러나, 초기 기판(100)은 그 두께에 따라 곡률이 변화될 수 있다. 더욱 상세하게 설명하면, 초기 기판(100)의 두께가 작을수록 상기 초기 기판(100)의 곡률이 커질 수 있다. 이는 초기 기판(100)의 두께가 작아질수록 초기 기판(100)은 부러지거나 깨짐 없이 잘 휠 수 있다.
초기 기판(100)에는 동작 구조물(101)이 형성될 수 있다. 동작 구조물(101)은 메모리 칩, 비메모리 칩, 태양전기 셀, 표시 장치 또는 이들의 조합 중 하나를 포함할 수 있다.
도 1b를 참조하면, 초기 기판(100)의 일 면에 제1 보호막(102)을 형성할 수 있다.
제1 보호막(102)은 고분자와 같은 유기물을 포함할 수 있다. 본 발명의 몇몇 실시예들에 따르면, 제1 보호막(102)은 폴리이미드(polyimide)를 포함할 수 있다. 폴리이미드는 이미드 고리를 가진 고분자로써, 화학적으로 매우 안정하다. 따라서, 폴리이미드를 포함하는 제1 보호막(102)은 우수한 내열성, 내화학성, 내마모성 및 내후성을 가질 수 있다. 또한, 제1 보호막(102)은 수분 등의 주위 환경에 안정할 수 있다.
제1 보호막(102)은 약 50㎛ 내지 약 250㎛의 두께로 형성될 수 있다. 제1 보호막(102)은 후속 공정에서 형성되는 얇은 기판의 부서짐이나 깨짐을 억제할 수 있도록 충분한 두께를 가지며 형성될 수 있다.
본 발명의 일 실시예들에 따르면, 동작 구조물(101)이 태양전지 셀 또는 표시 장치를 포함하는 경우, 제1 보호막(102)은 투명할 수 있다. 이 경우, 동작 구조물(101)은 제1 보호막(102)이 형성되는 기판의 일 면에 인접하게 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 동작 구조물(101)이 메모리 칩 또는 비메모리 칩을 포함하는 경우, 제1 보호막(102)의 투명 여부 및 동작 구조물(101)의 위치는 무관할 수 있다. 예컨대, 동작 구조물(101)은 후속 공정에서 형성되는 제1 도전 패턴(107, 도 1f 참조)과 인접하게 형성될 수 있다.
도 1c를 참조하면, 초기 기판(100)의 타 면을 연마하여 기판(104)을 형성할 수 있다.
초기 기판(100)의 타 면은 화학 기계적 연마(chemical physical polishing) 공정 또는 에치 백(etch back) 공정 등을 이용하여 연마될 수 있다.
초기 기판(100)을 연마하여 형성된 기판(104)의 두께(Ts)는 초기 기판(100)의 두께보다 작을 수 있다. 기판(104)은 약 5㎛ 내지 약 30㎛의 두께를 가질 수 있다.
초기 기판(100)보다 작은 두께를 갖는 기판(104)은, 초기 기판(100)의 곡률보다 큰 곡률을 가질 수 있다. 기판(104)의 두께가 작을수록 큰 곡률을 가질 수 있으며, 이는 기판(104)의 두께가 작을수록 기판(104)이 더욱 잘 휠 수 있다는 의미일 수 있다.
기판(104)이 작은 두께를 가질 경우, 외력에 의해 용이하게 부서지거나 깨질 수 있다. 따라서, 제1 보호막(102)이 기판(104)의 일 면에 형성되어, 기판(104)의 외력에 의한 부서짐 또는 깨짐을 방지할 수 있다.
또한, 제1 보호막(102)은 기판(104)에 비해 큰 곡률을 가질 수 있다. 예컨대, 기판(104)의 두께가 약 5㎛ 내지 약 30㎛을 가지며, 제1 보호막(102)이 약 50㎛ 내지 약 250㎛의 두께를 가지는 경우, 제1 보호막(102)이 기판(104)보다 두꺼운 두께(Tp1)를 가지나 제1 보호막(102)이 기판(104)보다 큰 곡률을 가지는 물질을 포함할 수 있다. 따라서, 기판(104)보다 두꺼운 제1 보호막(102)이 기판(104)에 부착되더라도, 패키지의 곡률이 작아지는 것을 방지할 수 있다.
한편, 초기 기판(100)의 연마 공정이 수행되는 동안, 연마 부산물이 발생할 수 있다. 초기 기판(100)의 일 면에 제1 보호막(102)을 형성한 후, 초기 기판(100)의 타 면에 대한 연마 공정을 수행함으로써, 연마 부산물이 기판(104)의 일 면에 부착되는 것을 방지할 수 있다.
도 1d를 참조하면, 기판(104)의 타 면에 예비 제1 도전 패턴(106)을 형성할 수 있다.
예비 제1 도전 패턴(106)은 솔더 볼(solder ball)일 수 있다. 예컨대, 예비 제1 도전 패턴(106)은 제1 보호막(102)이 형성된 기판(104)의 일 면과 마주보는 타 면에 형성될 수 있다.
예비 제1 도전 패턴(106)은 기판(104)에 형성된 동작 구조물(101)과 전기적으로 연결될 수 있다. 본 발명의 일 실시예에 따르면, 동작 구조물(101)이 태양전지 셀 또는 표시 장치를 포함하는 경우, 효율적인 구동을 위하여 동작 구조물(101)은 기판(104)의 일 면에 형성되고, 예비 제1 도전 패턴(106)은 기판(104)의 타 면에 형성될 수 있다. 따라서, 동작 구조물(101)은 비아 콘택(도시되지 않음)에 의해 예비 제1 도전 패턴(106)과 전기적으로 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 동작 구조물(101)이 메모리 칩 또는 비메모리 칩을 포함하는 경우, 예비 제1 도전 패턴(106)과 인접한 위치에 동작 구조물(101)이 형성될 수 있다. 예비 제1 도전 패턴(106) 및 동작 구조물(101)은 기판(104)의 동일한 면에 형성될 수 있다. 따라서, 비아 콘택 등과 같은 연결 패턴이 필요하지 않을 수 있다.
도 1e를 참조하면, 기판(104)의 타 면에 예비 제1 도전 패턴(106) 사이를 매립하는 제2 보호막(108)을 형성할 수 있다.
제2 보호막(108)은 수분 등의 주위 환경에 안정한 물질을 포함할 수 있다. 본 발명의 몇몇 실시예에 따르면, 제2 보호막(108)은 수지를 포함할 수 있다. 또한, 제2 보호막(108)은 반경화 상태의 물질을 포함할 수 있다. 후속 공정에서 제2 보호막(108)은 경화 상태로 변환될 수 있다. 이에 대한 설명은 이후에 상세하게 하기로 한다.
제2 보호막(108)은 제1 보호막(102)과 함께 얇은 기판(104)의 부서짐 또는 깨짐을 억제할 수 있도록 충분한 두께(Tp2)를 가지며 형성될 수 있다. 예컨대, 제2 보호막(108)은 약 50㎛ 내지 약 250㎛의 두께로 형성될 수 있다.
또한, 제2 보호막(108)은 기판(104)에 비해 큰 곡률을 가질 수 있다. 예컨대, 기판(104)의 두께가 약 5㎛ 내지 약 30㎛을 가지며, 제2 보호막(108)이 약 50㎛ 내지 약 250㎛의 두께를 가지는 경우, 제2 보호막(108)이 기판(104)보다 두꺼운 두께를 가지나 제1 보호막(102)이 기판(104)보다 큰 곡률을 가지는 물질을 포함할 수 있다. 따라서, 기판(104)보다 두꺼운 제2 보호막(108)이 기판(104)에 부착되더라도, 패키지의 곡률이 작아지는 것을 방지할 수 있다.
제2 보호막(108)은 예비 제1 도전 패턴(106)보다 낮은 레벨로 형성될 수 있다. 따라서, 제2 보호막(108)에 의해 예비 제1 도전 패턴(106)의 일부가 외부로 노출될 수 있다.
도 1f를 참조하면, 예비 제1 도전 패턴(106)을 식각하여 제1 도전 패턴(107)을 형성할 수 있다.
본 발명의 몇몇 실시예에 따르면, 제2 보호막(108)에 의해 노출된 예비 제1 도전 패턴(106)을 식각할 수 있다. 예비 제1 도전 패턴(106)은 화학 기계적 연마 공정, 에치 백 공정 또는 습식 식각 공정 등에 의해 식각될 수 있다.
식각 공정의 결과, 제1 도전 패턴(107)은 제2 보호막(108)의 저면과 실질적으로 동일한 레벨(level)의 저면을 가질 수 있다.
기판(104), 제1 도전 패턴(107), 제1 및 제2 보호막(102, 108)의 전체 두께(Tt)는 약 300㎛ 내지 500㎛일 수 있다.
도 1g를 참조하면, 제2 도전 패턴(112)이 형성된 회로 기판(110)을 마련할 수 있다.
회로 기판(110)은 기판(104)과 데이터를 주고 받기 위한 전기 신호의 경로를 제공하는 패턴, 기판(104)에 파워를 전달하거나 접지시키는 패턴 및 외부 단자와 접촉되는 패턴 등을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 회로 기판(110)은 직물에 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 회로 기판(110)은 강화섬유유리 또는 에폭시수지로 된 코어(core)의 일면이나 양면에 동박의 회로 패턴이 형성된 인쇄회로기판(Printed Circuit Board; PCB)일 수 있다.
회로 기판(110)의 일 면에는 제2 도전 패턴(112)이 형성될 수 있다. 제2 도전 패턴(112)은 구리, 알루미늄, 니켈 또는 금을 포함할 수 있다.
도 1h를 참조하면, 제1 도전 패턴(107) 및 제2 도전 패턴(112)을 전기적으로 연결시킬 수 있다.
본 발명의 몇몇 실시예에 따르면, 제1 및 제2 도전 패턴(107, 112)을 접합시킨 후, 고온으로 제1 및 제2 도전 패턴(107, 112)을 가열할 수 있다. 가열 공정은 제1 도전 패턴(107)의 도전물이 용융되는 온도에서 수행될 수 있다. 예컨대, 제1 도전 패턴(107)이 솔더 볼을 포함하는 경우, 가열 공정은 솔더 볼이 용융되는 온도에서 수행될 수 있다. 용융된 제1 도전 패턴(107)은 제2 도전 패턴(112)과 전기적으로 접하게 될 수 있다.
제1 및 제2 도전 패턴(107, 112)을 전기적으로 연결시키는 가열 공정 중에, 제2 보호막(108)은 반경화 상태에서 경화 상태로 변환될 수 있다. 반경화 상태는 물질 내 원자들이 불안정하고 불규칙한 구조를 가질 수 있다. 상기 반경화 상태의 물질을 고온 상태에서 구조가 안정되고 규칙적인 원자 구조를 가지는 경화 상태로 변환시킬 수 있다.
이로써, 기판(104), 제1 및 제2 보호막(102, 108), 제1 및 제2 도전 패턴(107, 112) 및 회로 기판(110)을 포함하는 패키지를 완성할 수 있다. 얇은 두께를 갖는 기판(104)의 양면에 제1 및 제2 보호막(102, 108)이 형성됨으로써, 곡률이 우수하고 수분에 저항성을 갖는 패키지를 형성할 수 있다.
(제2 실시예)
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 패키지의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 2a를 참조하면, 일 면에 제1 보호막(202)이 형성된 기판(200)의 타 면에 예비 제1 도전 패턴(도시되지 않음)을 형성할 수 있다. 일 면 및 타 면은 서로 마주할 수 있다. 본 발명의 몇몇 실시예에 따르면, 제1 보호막(202)이 형성된 기판(200)을 마련하는 것은 제1 실시예의 도 1a 내지 1d에서 설명한 것과 실질적으로 동일하여 그 설명을 생략하기로 한다.
예비 제1 도전 패턴을 부분적으로 식각하여, 제1 도전 패턴(204)을 형성할 수 있다.
도 2b를 참조하면, 제1 도전 패턴(204)이 형성된 기판(200)의 타 면에 제2 보호막(206)을 형성할 수 있다. 제2 보호막(206)의 저면은 제1 도전 패턴(204)의 저면과 동일한 레벨을 가질 수 있다.
제2 도전 패턴(112)이 형성된 회로 기판(110)을 마련할 수 있다. 제1 및 제2 도전 패턴(204, 112)을 전기적으로 연결시켜 패키지를 완성할 수 있다. 제2 도전 패턴(112)이 형성된 회로 기판(110)을 마련하는 것과, 제1 및 제2 도전 패턴(204, 112)을 전기적으로 연결시키는 것은 제1 실시예의 도 1g 및 도 1h에서 설명한 것과 실질적으로 동일하여 그 설명을 생략하기로 한다.
(실험예)
도 3a 및 도 3b는 기판의 두께에 따라 변화하는 곡률 반경을 나타내는 그래프 및 표이다.
도 3a 및 도 3b를 참조하면, 실리콘을 포함하는 기판(104)을 마련한다. 또한, 기판(104)은 도 1c에 따라 연마 공정을 통해 두께(Ts)를 약 150㎛에서부터 약 30㎛로 감소시킨다. 두께(Ts)를 감소시키면서, 각각의 두께(Ts)에서의 기판(104)의 곡률 반경을 알아본다.
여기에서, 곡률 반경은 곡선이나 곡면의 각 점에서의 구부러진 정도를 표시하는 값으로서, 평면에서는 무한대이고, 구나 원에서는 그 반지름과 같다. 이는 곡률 반경이 작을수록 기판(104)이 잘 휘는 것을 의미한다.
도 3a의 그래프에서, 기판(104)의 두께(Ts)가 약 30㎛보다 작은 경우, 곡률 반경은 0에 수렴한다. 곡률 반경이 0인 경우, 기판(104)을 휘었을 때 기판(104)이 부서지거나 깨지는 것을 의미한다.
본 발명의 실시예들에 따라 초기 기판(100)을 연마하여 기판(104)을 형성함에 있어서, 기판(104)은 약 5㎛ 내지 30㎛의 두께(Ts)를 갖는다. 이때, 30㎛ 이하로 두께가 작아지는 경우, 기판(104)은 휘지 않고 부러지거나 깨질 수 있다. 따라서, 본 발명의 실시예들에서는, 기판(104)에 제1 및 제2 보호막(102, 108)을 더 형성하여, 기판(104)의 부러짐 또는 깨짐을 방지할 수 있다.
(응용예)
도 4는 본 발명의 일 실시예에 따른 패키지를 구비한 의류를 도시한 개략도이다.
도 4를 참조하면, 의류(300)는 직물(302), 본 발명의 실시예들에 따른 패키지(310, 312), 외부 소자(306) 및 회로를 포함할 수 있다. 직물(302)은 인조 또는 천연 직물을 포함할 수 있다. 본 발명의 실시예들에 따른 패키지(310, 312)의 제2 기판(312)은 직물형 회로기판일 수 있다. 직물형 회로기판(312)은 직물 내에 구비될 수 있다. 예컨대, 직물형 회로기판(312)은 전도성 섬유 트랙(304)에 연결되도록 의류에 짜여 형성될 수 있다. 전도성 섬유 트랙(304)은 일 패키지로부터 다른 패키지, 외부 소자(306) 또는 회로 등으로 신호를 제공할 수 있다. 여기에서, 도면 번호 310은 제1 기판, 제1 및 제2 보호막을 포함하는 구조물일 수 있다.
본 응용예에서 응용되는 패키지(310, 312)의 동작 소자는 메모리칩, 비 메모리칩, 태양전지 셀 및 표시 장치를 포함할 수 있다. 특히, 동작 소자가 표시 장치를 포함하는 경우, 의류 표면에 로고(logo) 또는 메시지(message)를 나타낼 수 있다.
본 발명의 실시예들에 따른 패키지(310, 312)는 곡률이 크고 수분에 대한 저항성이 큰 제1 및 제2 보호막을 기판의 양면에 구비하여, 곡률 및 수분 저항성이 우수한 패키지(310, 312)를 구현할 수 있다. 따라서, 본 응용예에서 살펴본 바와 같이 의류(300) 등의 유연한 물질에 본 발명의 실시예들에 따른 패키지(310, 312)가 매우 적합하게 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100; 초기 기판 102; 제1 보호막
104; 기판 107; 제1 도전 패턴
108; 제2 보호막 110; 회로 기판
112; 제2 도전 패턴

Claims (10)

  1. 동작 구조물이 형성된 기판;
    상기 기판의 일 면에 구비되는 제1 보호막; 그리고,
    상기 기판의 타 면에 배치되며, 상기 동작 구조물과 전기적으로 연결되는 제1 도전 패턴을 포함하되,
    상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률(curvature)이 상기 기판의 곡률보다 큰 것을 특징으로 하는 전자 소자.
  2. 제1항에 있어서,
    상기 제1 보호막의 두께가 상기 기판의 두께보다 큰 것을 특징으로 하는 전자 소자.
  3. 제2항에 있어서,
    상기 제1 보호막의 두께는 50 내지 250㎛이며, 상기 기판의 두께는 5 내지 30㎛인 것을 특징으로 하는 전자 소자.
  4. 제1항에 있어서,
    상기 제1 보호막은 폴리이미드(polyimide)와 같은 고분자 물질을 포함하는 것을 특징으로 하는 전자 소자.
  5. 제1항에 있어서,
    상기 기판의 타 면에 형성되며, 상기 제1 도전 패턴 사이를 매립하는 제2 보호막을 더 포함하는 것을 특징으로 하는 전자 소자.
  6. 제5항에 있어서,
    상기 제2 보호막은 고분자 수지(polymer resin)을 포함하는 것을 특징으로 하는 전자 소자.
  7. 제5항에 있어서,
    상기 기판, 제1 및 제2 보호막의 전체 두께는 200㎛ 내지 500㎛인 것을 특징으로 하는 전자 소자.
  8. 제1항에 있어서,
    상기 동작 구조물은 메모리 칩, 비메모리 칩, 태양전지 셀 또는 표시 장치를 포함하는 것을 특징으로 하는 전자 소자.
  9. 동작 구조물이 형성된 기판, 상기 기판의 일 면에 구비되는 제1 보호막 및 상기 기판의 타 면에 배치되며 상기 동작 구조물과 전기적으로 연결되는 제1 도전 패턴을 포함하는 반도체 소자; 그리고,
    상기 제1 도전 패턴과 전기적으로 연결되는 제2 도전 패턴을 포함하는 제2 기판을 포함하되,
    상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률이 상기 기판의 곡률보다 큰 것을 특징으로 하는 패키지.
  10. 동작 구조물을 포함하는 기판을 마련하고;
    상기 기판의 일 면에 제1 보호막을 형성하고;
    상기 기판의 타 면에 제1 도전 패턴 및 제2 보호막을 형성하고;
    제2 도전 패턴을 포함하는 회로 기판을 마련하고; 그리고,
    상기 제1 및 제2 도전 패턴을 전기적으로 연결하는 것을 포함하되,
    상기 기판 및 제1 보호막을 휘게 하는 경우, 상기 제1 보호막의 곡률이 상기 기판의 곡률보다 큰 것을 특징으로 하는 패키지 제조 방법.
KR1020100024716A 2010-03-19 2010-03-19 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법 KR20110105530A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100024716A KR20110105530A (ko) 2010-03-19 2010-03-19 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법
US13/051,023 US20110227215A1 (en) 2010-03-19 2011-03-18 Electronic device, package including the same and method of fabricating the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100024716A KR20110105530A (ko) 2010-03-19 2010-03-19 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20110105530A true KR20110105530A (ko) 2011-09-27

Family

ID=44646574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024716A KR20110105530A (ko) 2010-03-19 2010-03-19 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법

Country Status (2)

Country Link
US (1) US20110227215A1 (ko)
KR (1) KR20110105530A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245360B1 (ko) * 2014-11-28 2021-04-28 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 그 제조방법
EP4135027A1 (en) * 2021-08-11 2023-02-15 Murata Manufacturing Co., Ltd. Surface-mount components, methods of manufacture thereof, and mounting methods employing the components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP4198566B2 (ja) * 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
US20050236684A1 (en) * 2004-04-27 2005-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor packaging structure and method

Also Published As

Publication number Publication date
US20110227215A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
US20080257589A1 (en) Method for the production of expandable circuit carrier and expandable circuit carrier
US8178957B2 (en) Electronic component device, and method of manufacturing the same
WO2012090901A1 (ja) 光モジュールおよび光配線基板
TWI385736B (zh) 形成層疊封裝互連之裝置及方法
WO2007119608A1 (ja) 配線基板、実装基板及び電子装置
EP2957154B1 (en) Textile integration of electronic circuits
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20110105530A (ko) 전자 소자, 이를 포함하는 패키지 및 패키지 제조 방법
KR101532618B1 (ko) 전자 부품의 제조 방법
KR102119760B1 (ko) Ic 모듈용 인쇄회로기판 및 그 제조방법
KR101886340B1 (ko) 스마트 ic모듈 및 그 제조방법
JP4635836B2 (ja) シート状電子回路モジュール
KR101669535B1 (ko) 보강 패턴부를 가지는 반도체 기판
CN101990791B (zh) 印刷电路板及其制造方法
KR20070083021A (ko) 휨 방지용 인쇄회로기판
KR101956103B1 (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
JP2015070175A (ja) 配線層の接続構造体
JP3753984B2 (ja) 非接触通信機器用モジュール及びその製造方法
KR101381644B1 (ko) 반도체소자의 범프 전극 구조 및 그 제조방법
JP2005354110A (ja) 非接触通信機器用モジュール、ｉｃカード、非接触通信機器用モジュールの製造方法
US20130146343A1 (en) Printed circuit board and method of manufacturing the same
US8945993B2 (en) Method of manufacturing a ball grid array substrate or a semiconductor chip package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid