JP5906923B2 - 誘電膜の製造方法 - Google Patents

誘電膜の製造方法 Download PDF

Info

Publication number
JP5906923B2
JP5906923B2 JP2012101025A JP2012101025A JP5906923B2 JP 5906923 B2 JP5906923 B2 JP 5906923B2 JP 2012101025 A JP2012101025 A JP 2012101025A JP 2012101025 A JP2012101025 A JP 2012101025A JP 5906923 B2 JP5906923 B2 JP 5906923B2
Authority
JP
Japan
Prior art keywords
film
thin film
layer
dielectric
dielectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012101025A
Other languages
English (en)
Other versions
JP2013229471A (ja
Inventor
拓 小林
拓 小林
北村 康宏
康宏 北村
淳士 大原
淳士 大原
山田 英雄
英雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012101025A priority Critical patent/JP5906923B2/ja
Publication of JP2013229471A publication Critical patent/JP2013229471A/ja
Application granted granted Critical
Publication of JP5906923B2 publication Critical patent/JP5906923B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多成分系誘電体と分割層とを複数積層した誘電膜の製造方法に関するものである。
従来、多成分系誘電体と分割層とを複数積層して成膜する方法として、例えば原子層蒸着法(Atomic layer deposition、以下ALD法という)が知られている。ALD法による成膜は、膜厚制御性が高く数nmレベルの積層化が可能となり、従来の単層の性能を著しく高めた薄膜を形成できるという利点がある。その代表例としてATO膜と呼ばれるAl23とTiO2の積層膜がある(特許文献1参照)。
この積層膜では、キャパシタとして機能するAl23を水平方向に抵抗として作用するTiO2を挟む事により分割することによって耐圧を著しく向上させることに成功している。この技術はAl23に限らず、別の誘電体膜にも応用が可能である。例えばHfO2とTiO2の積層膜でも同様の効果が得られている(特許文献2参照)。
また、近年はALD法を用いた成膜において後熱処理を組み合わせることにより、多成分系の薄膜も成膜可能になり、例えばSrTiO3では誘電率が200を超えるような高誘電率な成膜事例の報告もある(非特許文献1参照)。
特公昭64−5440号公報 特許第4470831号公報
「ジャーナル・オブ・アプライド・フィジックス(J o u r n a l o f A p p l i e d P h y s i c s)」、アメリカ合衆国、2009年、第106巻、p.094101)
しかしながら、特許文献1に示されるようなALD法にて積層膜にて構成されるATO膜を形成する技術と、非特許文献1に示されるような後熱処理を行う技術を用いて、多成分系の薄膜をTiO2のような分割層で挟む構造を作成する場合、次のような問題が生じる。すなわち、ALD法で3元系のSrTiO3をぺロブスカイト構造に結晶制御するには、高温での後熱処理が必須となるが、その温度ではTiO2の多成分系の薄膜中への拡散が起こる。このため、隣り合う分割層同士が繋がってしまって、上記のような耐圧向上のメカニズムが作用しなくなるという問題を発生させる。
本発明は上記点に鑑みて、隣り合う分割層同士が繋がってしまうことを防止し、耐圧向上を図ることができる誘電膜の製造方法を提供することを目的とする。
上記目的を達成するため、多成分系誘電体にて構成される多成分系誘電体薄膜(11)と、多成分系誘電体薄膜の一面側に配置され、結晶方向によって導電率の異なる物質によって構成された分割層(13)と、を有してなる積層構造(15)が複数積層され、複数積層された積層構造それぞれにおいて、分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)が備えられていることを第1の特徴としている。また、バリア層は、多成分系誘電体薄膜の表面に対する水平方向において抵抗として作用する金属膜、もしくは、絶縁膜によって構成されていることを第2の特徴としている。
このように、多成分系誘電体薄膜と分割層とが順に繰り返し積層された積層構造において、分割層の少なくとも一面側にバリア層を備えた構造として積層構造を構成している。これにより、誘電膜を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系誘電体薄膜と分割層とを有して構成された積層構造は機能を保ち、多成分系誘電体薄膜は分割層によって水平方向に分割された状態のままにできる。このため、隣り合う分割層同士が繋がってしまうことを防止でき、耐圧向上を図ることが可能となる。また、金属膜もしくは絶縁膜によるバリア層を備えることで、分割層を構成する材料は多成分系高誘電体薄膜にまでは届かず、分割層と多成分系高誘電体薄膜とが分離された状態となるようにできる。
このようなバリア層は、例えば分割層の両面を挟み込むようにして配置しても良いし、分割層の一面側にのみ配置した構造としても良い。
そして、上記した第1の特徴を有する誘電膜は、請求項に記載した製造方法により製造することができる。すなわち、多成分系誘電体にて構成される多成分系誘電体薄膜(11)を成膜すると共に、多成分系誘電体薄膜の一面側に、結晶方向によって導電率の異なる物質によって構成される分割層(13)を成膜することで積層構造(15)を形成する工程を有し、積層構造を形成する工程を複数回繰り返し行うことにより、積層構造が複数積層された誘電膜を製造する誘電膜の製造方法において、複数回行われる積層構造を形成する工程それぞれにおいて、分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)を形成する工程を行うようにすれば良い。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第1実施形態にかかる誘電膜1の断面構成を示す図である。 図1に示す誘電膜1の製造工程を示した断面図である。 本発明の第2実施形態にかかる誘電膜1の断面構成を示す図である。 図3に示す誘電膜1の製造工程を示した断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。図1に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、多成分系高誘電体薄膜11と分割層13とが順に繰り返し積層された構造において、分割層13を2層のバリア層12、14で挟み込んだ構造により積層構造15を構成している。繰り返し形成された多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14の積層構造は、例えば10〜15回繰り返し形成されている。そして、繰り返し形成された各層は同じ膜厚、同じ材料で構成され、例えばナノオーダの膜厚で構成されることでナノラミネート構造とされている。
基板10は、例えばシリコン基板などで構成されている。多成分系高誘電体薄膜11は、酸化膜、窒化膜またはホウ化膜などの多成分系誘電体、好ましくは高誘電率となる多成分系高誘電体により構成されており、例えば、STO膜、PZT膜、BST膜、YBCO膜、SBTO膜、HfSiON膜、ZrSiO膜、ZrHfO膜、LaCoO膜、TiSiN膜等のいずれか1つもしくは複数により構成される。
バリア層12、14は、基板10や多成分系高誘電体薄膜11の表面に対する水平方向において抵抗として作用する金属薄膜や絶縁膜により構成され、分割層13の構成材料の熱拡散を抑制する材料で構成される。例えば、バリア層12、14は、TiやNiなどの金属膜、TiNやSrOなどの絶縁膜により構成される。分割層13の構成材料の熱拡散を抑制する材料とは、分割層13の構成材料を熱拡散させない材料、もしくは熱拡散させても多成分系高誘電体薄膜11までは届かないようにする材料であることを意味している。このバリア層12、14が形成されていることにより、分割層13を構成する材料は多成分系高誘電体薄膜11にまでは届いておらず、分割層13と多成分系高誘電体薄膜11とが分離された状態になっている。なお、これらバリア層12、14の膜厚については任意に設定できるが、分割層13の膜厚よりも薄くすると、製造コストの削減に繋がることから好ましい。
分割層13は、高耐圧化を実現できる膜であって、結晶方向によって導電率の異なる物質によって構成される。例えば、分割層13は、金属酸化物、金属窒化物、金属ホウ化物などのいずれか1つもしくは複数で構成され、酸化チタン(TiO2)を含んだ膜によって構成される。酸化チタンを用いる場合、基板10の表面に対する水平方向は導電率が低く、法線方向では導電率を高くできることから、ナノラミネート構造として大きな特性向上効果を得ることができる。
このような構造により、本実施形態にかかる誘電膜1が構成されている。このような構造によれば、各多成分系高誘電体薄膜11が各分割層13によって挟まれることでキャパシタを構成し、かつ、各分割層13が抵抗を構成することになる。このため、図1中に示した等価回路図のように、キャパシタを構成する多成分系高誘電体薄膜11を水平方向に抵抗として作用する分割層13で挟んだ構造にできる。このため、耐圧を著しく向上させることが可能となる。
そして、このような構造において、バリア層12、14を備えることで分割層13の構成材料の熱拡散を抑制でき、多成分系高誘電体薄膜11に届かないようにしていることから、隣り合う分割層13同士が繋がってしまうことを防止できる。このため、誘電膜1を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを積層構造は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、高耐圧の維持が可能となる。
なお、隣り合う分割層13同士が繋がらない限りは、ある程度は分割層13の結晶が乱れた構造の方が特性が向上するため、バリア層12、14の膜種や膜厚を調整することで、より最適な構造に制御することも可能である。
続いて、上記のように構成された本実施形態にかかる誘電膜1の製造方法について、図2を参照して説明する。
まず、図2(a)に示すように、基板10を用意し、この基板10を図示しないALD装置のチャンバー内に設置する。そして、ALD法により、構成成分が二成分以下となる膜を積層することにより、酸化膜、窒化膜またはホウ化膜などにより構成される多成分系高誘電体薄膜11を成膜する。このように、二成分以下となる膜を積層すること、つまり工程を分けて行うようにすることで、ALD法のような多成分系誘電体からなる膜の成膜が困難な成膜手法においても、容易に成膜を行うことが可能となる。
例えば、多成分系高誘電体薄膜11をSTO膜にて構成する場合には、チャンバー内を真空引きしたのち、N2雰囲気とし、多成分系高誘電体薄膜11の結晶構造転位温度以下の温度、例えば700℃の温度下において5分間の成膜を行うことで多成分系高誘電体薄膜11を成膜する。このような温度で成膜を行っているため、成膜時においては結晶構造転位温度に耐えられない材料であっても用いることが可能となる。なお、この段階では、多成分系高誘電体薄膜11は結晶制御されていないため、誘電率は低い状態となっている。
続いて、図2(b)に示すように、同じチャンバー内において多成分系高誘電体薄膜11の表面に金属膜や絶縁膜により構成されるバリア層12を成膜する。さらに、同じチャンバー内において、図2(c)に示すようにバリア層12の表面に金属酸化物、金属窒化物、金属ホウ化物などによって構成される分割層13を成膜したのち、図2(d)に示すように分割層13の表面に金属膜や絶縁膜により構成されるバリア層14を成膜する。これにより、基板10上に、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14を有する積層構造15が構成される。
なお、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14の各膜厚については、これらの構成材料として何を用いるか等に基づいて適宜決定される。ただし、バリア層12、14については、この後実施する後熱処理時に分割層13の構成材料が熱拡散する場合には、その熱拡散による拡散距離よりもバリア層12、14の膜厚が厚くなるようにしている。
この後、上記図2(a)〜(d)に示した一連の工程を所望回数(例えば10〜15回)繰り返し実施することで、図2(e)に示すように、所望の積層数の積層構造15を形成し、ナノラミネート構造を得る。そして、多成分系高誘電体薄膜11の結晶構造転位温度以上で後熱処理を実施し、多成分系高誘電体薄膜11の結晶制御を行うことで、多成分系高誘電体薄膜11を非常に高誘電率な膜にすることが可能となる。その結果、非常に高誘電率となった多成分系高誘電体薄膜11を分割層13で挟んだ構造を構成でき、高耐圧化を実現することができる。
そして、このような後熱処理を実施したときに、分割層13の構成材料が熱拡散する可能性があるが、分割層13の両面をバリア層12、14で挟み込んでいることから、熱拡散を抑制することができる。すなわち、バリア層12、14により、分割層13の構成材料を熱拡散させない、もしくは熱拡散する場合でも多成分系高誘電体薄膜11までは届かないようにすることができる。このため、分割層13を構成する材料は多成分系高誘電体薄膜11にまでは届かず、バリア層12、14により分割層13と多成分系高誘電体薄膜11とが分離された状態となるようにできる。
したがって、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを有する積層構造15は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、高耐圧の維持が可能となる。
また、バリア層12、14の構成材料に選択により、後熱処理時に積層の効果を高める分割層13の構成材料の動きを乱れさせることができるという効果も得られる。バリア層12、14の構成材料として、このような効果が得られる材料を選択することにより、バリア層12、14を貫通しない程度に図2(f)中に示したような凹凸を構成することができる。分割層13は、隣り合うもの同士が繋がらない限りにおいては、ある程度乱れた構造の方が特性が向上するため、バリア層12、14によって分割層13の構成材料の動きを乱れさせることで、特性向上を図ることが可能となる。
以上説明したように、本実施形態では、多成分系高誘電体薄膜11と分割層13とが順に繰り返し積層された積層構造15において、分割層13を2層のバリア層12、14で挟み込んだ構造により積層構造15を構成している。これにより、誘電膜1を製造する際に、たとえ高温での後熱処理を行ったとしても、多成分系高誘電体薄膜11と分割層13とを有して構成された積層構造15は機能を保ち、多成分系高誘電体薄膜11は分割層13によって水平方向に分割された状態のままにできる。このため、隣り合う分割層13同士が繋がってしまうことを防止でき、耐圧向上を図ることが可能となる。
そして、バリア層12、14が分割層13の構成材料を拡散させないものである場合には、後熱処理の温度をどのように設定しても隣り合う分割層13同士が繋がってしまうことを防止できる。このため、後熱処理の温度範囲を様々に設定することが可能となり、温度選択の自由度を向上させることができる。また、バリア層12、14が分割層13の構成材料の拡散をある程度許容しつつ、隣り合う分割層13同士が繋がってしまうことを防止できるようにできる材料とする場合、材料選択の候補を増やすことができる。
また、本実施形態では、多成分系高誘電体薄膜11、バリア層12、14および分割層13をすべて同じ成膜方法、具体的にはALD法によって形成している。これらを異なる成膜方法、例えばALD法とALD法以外の方法との組み合わせや、ALD法以外の異なる成膜方法の組み合わせによって成膜することもできる。しかし、同じ成膜方法によって形成することで、同じチャンバー内で形成することができるため、チャンバー内の真空引き工程を共通化させられるなど、製造工程の簡略化を図ることが可能となり、スループット向上を図ることができる。
勿論、多成分系高誘電体薄膜11、バリア層12、14、分割層13のうちの連続して行われる2つ以上の膜の成膜工程を同じ成膜方法で行うようにしても、製造工程の簡略化を図ることが可能となる。この場合、必ずしも同じ積層構造15を形成する工程中に2つ以上の膜の成膜工程が連続している必要はなく、隣り合う積層構造15を形成する工程中において2つ以上の膜の成膜工程が連続している場合に、同じ成膜方法とすればよい。
また、同じ成膜方法でなくても、同じチャンバー内で成膜工程が行えれば、製造工程の簡略化を図ることができる。例えば、多成分系高誘電体薄膜11や分割層13についてはALD法、バリア層12、14については、ALD法ではないスパッタ法で成膜する可能性があるが、ALDとスパッタの両方を同じチャンバー内で行える装置も存在する。その場合には、多成分系高誘電体薄膜11や分割層13を同じ成膜方法によって成膜するようにすれば、製造工程の簡略化を図ることが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。図3に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12および分割層13を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、第1実施形態に対して分割層13の一面側にのみバリア層12を配置し、他面側にはバリア層14を配置していない構造としている。このように、分割層13の一面側にのみバリア層12を配置した構造の場合、後熱処理時に分割層13が他面側において多成分系高誘電体薄膜11に熱拡散してしまうことになる。しかしながら、分割層13の一面側にはバリア層12が備えられていることから、少なくとも隣り合う分割層13同士が繋がってしまうことは無く、キャパシタとしての機能は失わない。
このように、バリア層12を分割層13の一面側にのみ配置した構造としても、第1実施形態と同様の効果を得ることができる。また、この場合、第1実施形態と比較してバリア層12の成膜数を少なくすることができるため、誘電膜1の簡素化を図ることも可能となる。
続いて、上記のように構成された本実施形態にかかる誘電膜1の製造方法について、図4を参照して説明する。なお、この誘電膜1の製造方法についても、ほぼ第1実施形態と同様であるため、同様の部分については第1実施形態を参照する。
まず、図4(a)〜(c)に示す工程では、第1実施形態で説明した図2(a)〜(c)と同様の工程を行う。これにより、基板10の表面に、多成分系高誘電体薄膜11、バリア層12および分割層13を順に成膜した積層構造15が形成される。
この後、上記図4(a)〜(c)に示した一連の工程を所望回数(例えば10〜15回)繰り返し実施することで、図4(d)に示すように、積層したい数分の積層構造15を形成し、ナノラミネート構造を得る。そして、多成分系高誘電体薄膜11の結晶構造転位温度以上で後熱処理を実施し、多成分系高誘電体薄膜11の結晶制御を行うことで、多成分系高誘電体薄膜11を非常に高誘電率な膜にすることが可能となる。その結果、非常に高誘電率となった多成分系高誘電体薄膜11を分割層13で挟んだ構造を構成でき、高耐圧化を実現することができる。
このときにも、図4(e)に示すように、バリア層12の構成材料に選択により、後熱処理時に積層の効果を高める分割層13の構成材料の動きを乱れさせることができるため、バリア層12を貫通しない程度に凹凸を構成することができる。
以上説明したように、本実施形態では、バリア層12を分割層13の一面側にのみ配置した構造としている。このような構造としても、第1実施形態と同様の効果を得ることができる。そして、このような構造とすることで、第1実施形態と比較して、バリア層14を製造する工程を無くせることから、工程削減によるコスト低減を図ることも可能となる。
(他の実施形態)
上記実施形態では、所望の積層数の積層構造15を形成する場合について説明したが、その積層数は任意であり、少なくとも2層以上、つまり隣り合う分割層13同士が繋がる可能性のある構造について、本発明を適用することができる。
上記第2実施形態では、多成分系高誘電体薄膜11の表面にバリア層12を成膜してから分割層13を成膜する構造とし、分割層13の表面のバリア層14を成膜しない構造とした。しかしながら、分割層13の両面のうちの少なくとも一方にバリア層が形成されていればよいため、第1実施形態で説明した分割層13の表面側のバリア層14を形成し、多成分系高誘電体薄膜11と分割層13との間のバリア層12を無くすようにしても良い。
また、上記各実施形態では、基板10の表面に多成分系高誘電体薄膜11を形成し、その後にバリア層12を成膜するようにしたが、多成分系高誘電体薄膜11を形成する前に、基板10の表面にもバリア層を成膜するようにしても良い。すなわち、多成分系高誘電体薄膜11のうちの一面側がバリア層12で他面側が基板10となる場合、多成分系高誘電体薄膜11がバリア層12と基板10によって挟まれた構造となる。このため、それよりも上層に配置された積層構造15に含まれる多成分系高誘電体薄膜11と比較して、多成分系高誘電体薄膜11を挟んでいる膜が異なったものとなる。この場合、多成分系高誘電体薄膜11の特性が他のものと異なってくる可能性がある。したがって、基盤10と多成分系高誘電体薄膜11との間にもバリア層を配置することで、多成分系高誘電体薄膜11の特性が確実に揃うようにすると好ましい。
1 誘電膜
10 基板
11 多成分系高誘電体薄膜
12 バリア層
13 分割層
14 バリア層
15 積層構造

Claims (5)

  1. 多成分系誘電体にて構成される多成分系誘電体薄膜(11)を成膜すると共に、前記多成分系誘電体薄膜の一面側に、結晶方向によって導電率の異なる物質によって構成される分割層(13)を成膜することで積層構造(15)を形成する工程を有し、
    前記積層構造を形成する工程を複数回繰り返し行うことにより、前記積層構造が複数積層された誘電膜を製造する誘電膜の製造方法であって、
    複数回行われる前記積層構造を形成する工程それぞれにおいて、前記分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が前記多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)を形成する工程を行い、
    前記多成分系誘電体薄膜を成膜する際には、前記多成分系誘電体の結晶構造転位温度以下で該多成分系誘電体薄膜を成膜し、その後、前記結晶構造転位温度以上の後熱処理を行うことを特徴とする誘電膜の製造方法。
  2. 複数回行われる前記積層構造を形成する工程それぞれにおいて、前記多成分系誘電体薄膜を成膜したのち、前記バリア層を形成する工程を行い、その後、前記分割層を成膜することを特徴とする請求項に記載の誘電膜の製造方法。
  3. 基板(10)を用意し、該基板の表面に、バリア層を形成してから、該バリア層の上に、前記多成分系誘電体薄膜と前記分割層に加えて前記バリア層を含む前記積層構造を形成することを特徴とする請求項またはに記載の誘電膜の製造方法。
  4. 前記多成分系誘電体薄膜を成膜する際には、構成成分が二成分以下の膜を積層することによって、該多成分系誘電体薄膜を成膜することを特徴とする請求項ないしのいずれか1つに記載の誘電膜の製造方法。
  5. 前記多成分系誘電体薄膜と前記分割層を同じチャンバー内において同じ製造方法により成膜することを特徴とする請求項ないしのいずれか1つに記載の誘電膜の製造方法。
JP2012101025A 2012-04-26 2012-04-26 誘電膜の製造方法 Expired - Fee Related JP5906923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101025A JP5906923B2 (ja) 2012-04-26 2012-04-26 誘電膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101025A JP5906923B2 (ja) 2012-04-26 2012-04-26 誘電膜の製造方法

Publications (2)

Publication Number Publication Date
JP2013229471A JP2013229471A (ja) 2013-11-07
JP5906923B2 true JP5906923B2 (ja) 2016-04-20

Family

ID=49676816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101025A Expired - Fee Related JP5906923B2 (ja) 2012-04-26 2012-04-26 誘電膜の製造方法

Country Status (1)

Country Link
JP (1) JP5906923B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042577B1 (ja) 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI64878C (fi) * 1982-05-10 1984-01-10 Lohja Ab Oy Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer
JP2755174B2 (ja) * 1994-06-21 1998-05-20 日本電気株式会社 強誘電体容量及びメモリセル構造
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
JP2005330519A (ja) * 2004-05-19 2005-12-02 Sony Corp 蒸着装置および蒸着方法
EP1866963A4 (en) * 2005-04-07 2009-07-08 Aviza Tech Inc MULTICOMPOSING FILMS, MULTICOMPONENTS WITH A HIGH DIELECTRIC CONSTANT, AND METHODS OF DEPOSITING THESE FILMS
JP2009059889A (ja) * 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2013229471A (ja) 2013-11-07

Similar Documents

Publication Publication Date Title
KR101133707B1 (ko) 저항성 메모리 장치 및 그 제조방법
KR101055748B1 (ko) 저항 변화 장치 및 그 제조방법
KR102038758B1 (ko) 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법
JP2020004985A5 (ja)
US9224947B1 (en) Resistive RAM and method of manufacturing the same
JP5327772B2 (ja) サファイア基板上超電導酸化物多層薄膜及びその作製方法
JP5906923B2 (ja) 誘電膜の製造方法
KR101925448B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR100687760B1 (ko) 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자
US10943738B2 (en) Thin film capacitor, and method of producing thin film capacitor
KR20180058042A (ko) 박막 커패시터
KR101783742B1 (ko) 열전 소자 및 그 제조 방법
US20070081297A1 (en) Method of manufacturing thin film capacitor and printed circuit board having thin film capacitor embedded therein
US20140151710A1 (en) Stacked Gate Structure, Metal-Oxide-Semiconductor Including the Same, and Method for Manufacturing the Stacked Gate Structure
KR20120004827A (ko) 반도체 장치 및 그 제조방법
JP2018050009A (ja) 半導体装置およびその製造方法
US10103308B2 (en) Thermoelectric conversion element and method for producing the same
KR20140003189A (ko) 다성분계 유전막 및 이를 구비한 캐패시터
US20180138263A1 (en) Semiconductor structure and method for forming the same
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
US20210098596A1 (en) Thin film structure and electronic device including the same
KR100368792B1 (ko) 다층박막법을 이용한 적외선감지층 제조방법
JP7197053B2 (ja) 半導体装置および半導体装置の製造方法
KR102614968B1 (ko) 이종 접합을 포함하는 유전체 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160118

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R151 Written notification of patent or utility model registration

Ref document number: 5906923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees