JP5906923B2 - 誘電膜の製造方法 - Google Patents
誘電膜の製造方法 Download PDFInfo
- Publication number
- JP5906923B2 JP5906923B2 JP2012101025A JP2012101025A JP5906923B2 JP 5906923 B2 JP5906923 B2 JP 5906923B2 JP 2012101025 A JP2012101025 A JP 2012101025A JP 2012101025 A JP2012101025 A JP 2012101025A JP 5906923 B2 JP5906923 B2 JP 5906923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- layer
- dielectric
- dielectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明の第1実施形態について説明する。図1に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、多成分系高誘電体薄膜11と分割層13とが順に繰り返し積層された構造において、分割層13を2層のバリア層12、14で挟み込んだ構造により積層構造15を構成している。繰り返し形成された多成分系高誘電体薄膜11、バリア層12、分割層13およびバリア層14の積層構造は、例えば10〜15回繰り返し形成されている。そして、繰り返し形成された各層は同じ膜厚、同じ材料で構成され、例えばナノオーダの膜厚で構成されることでナノラミネート構造とされている。
本発明の第2実施形態について説明する。図3に示すように、本実施形態にかかる誘電膜1は、基板10の上に、多成分系高誘電体薄膜11、バリア層12および分割層13を順に形成した積層構造15を複数回繰り返して形成した構造とされている。すなわち、第1実施形態に対して分割層13の一面側にのみバリア層12を配置し、他面側にはバリア層14を配置していない構造としている。このように、分割層13の一面側にのみバリア層12を配置した構造の場合、後熱処理時に分割層13が他面側において多成分系高誘電体薄膜11に熱拡散してしまうことになる。しかしながら、分割層13の一面側にはバリア層12が備えられていることから、少なくとも隣り合う分割層13同士が繋がってしまうことは無く、キャパシタとしての機能は失わない。
上記実施形態では、所望の積層数の積層構造15を形成する場合について説明したが、その積層数は任意であり、少なくとも2層以上、つまり隣り合う分割層13同士が繋がる可能性のある構造について、本発明を適用することができる。
10 基板
11 多成分系高誘電体薄膜
12 バリア層
13 分割層
14 バリア層
15 積層構造
Claims (5)
- 多成分系誘電体にて構成される多成分系誘電体薄膜(11)を成膜すると共に、前記多成分系誘電体薄膜の一面側に、結晶方向によって導電率の異なる物質によって構成される分割層(13)を成膜することで積層構造(15)を形成する工程を有し、
前記積層構造を形成する工程を複数回繰り返し行うことにより、前記積層構造が複数積層された誘電膜を製造する誘電膜の製造方法であって、
複数回行われる前記積層構造を形成する工程それぞれにおいて、前記分割層の両面のうちの少なくとも一方の面に、該分割層の構成材料が前記多成分系誘電体薄膜内に拡散することを抑制するバリア層(12、14)を形成する工程を行い、
前記多成分系誘電体薄膜を成膜する際には、前記多成分系誘電体の結晶構造転位温度以下で該多成分系誘電体薄膜を成膜し、その後、前記結晶構造転位温度以上の後熱処理を行うことを特徴とする誘電膜の製造方法。 - 複数回行われる前記積層構造を形成する工程それぞれにおいて、前記多成分系誘電体薄膜を成膜したのち、前記バリア層を形成する工程を行い、その後、前記分割層を成膜することを特徴とする請求項1に記載の誘電膜の製造方法。
- 基板(10)を用意し、該基板の表面に、バリア層を形成してから、該バリア層の上に、前記多成分系誘電体薄膜と前記分割層に加えて前記バリア層を含む前記積層構造を形成することを特徴とする請求項1または2に記載の誘電膜の製造方法。
- 前記多成分系誘電体薄膜を成膜する際には、構成成分が二成分以下の膜を積層することによって、該多成分系誘電体薄膜を成膜することを特徴とする請求項1ないし3のいずれか1つに記載の誘電膜の製造方法。
- 前記多成分系誘電体薄膜と前記分割層を同じチャンバー内において同じ製造方法により成膜することを特徴とする請求項1ないし4のいずれか1つに記載の誘電膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101025A JP5906923B2 (ja) | 2012-04-26 | 2012-04-26 | 誘電膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101025A JP5906923B2 (ja) | 2012-04-26 | 2012-04-26 | 誘電膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229471A JP2013229471A (ja) | 2013-11-07 |
JP5906923B2 true JP5906923B2 (ja) | 2016-04-20 |
Family
ID=49676816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012101025A Expired - Fee Related JP5906923B2 (ja) | 2012-04-26 | 2012-04-26 | 誘電膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5906923B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6042577B1 (ja) | 2016-07-05 | 2016-12-14 | 有限会社 ナプラ | 多層プリフォームシート |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI64878C (fi) * | 1982-05-10 | 1984-01-10 | Lohja Ab Oy | Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer |
JP2755174B2 (ja) * | 1994-06-21 | 1998-05-20 | 日本電気株式会社 | 強誘電体容量及びメモリセル構造 |
EP1256638B1 (en) * | 2001-05-07 | 2008-03-26 | Samsung Electronics Co., Ltd. | Method of forming a multi-components thin film |
JP2005330519A (ja) * | 2004-05-19 | 2005-12-02 | Sony Corp | 蒸着装置および蒸着方法 |
EP1866963A4 (en) * | 2005-04-07 | 2009-07-08 | Aviza Tech Inc | MULTICOMPOSING FILMS, MULTICOMPONENTS WITH A HIGH DIELECTRIC CONSTANT, AND METHODS OF DEPOSITING THESE FILMS |
JP2009059889A (ja) * | 2007-08-31 | 2009-03-19 | Elpida Memory Inc | キャパシタ及びその製造方法 |
WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2012
- 2012-04-26 JP JP2012101025A patent/JP5906923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013229471A (ja) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101133707B1 (ko) | 저항성 메모리 장치 및 그 제조방법 | |
KR101055748B1 (ko) | 저항 변화 장치 및 그 제조방법 | |
KR102038758B1 (ko) | 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법 | |
JP2020004985A5 (ja) | ||
US9224947B1 (en) | Resistive RAM and method of manufacturing the same | |
JP5327772B2 (ja) | サファイア基板上超電導酸化物多層薄膜及びその作製方法 | |
JP5906923B2 (ja) | 誘電膜の製造方法 | |
KR101925448B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
KR20130118095A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
KR100687760B1 (ko) | 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자 | |
US10943738B2 (en) | Thin film capacitor, and method of producing thin film capacitor | |
KR20180058042A (ko) | 박막 커패시터 | |
KR101783742B1 (ko) | 열전 소자 및 그 제조 방법 | |
US20070081297A1 (en) | Method of manufacturing thin film capacitor and printed circuit board having thin film capacitor embedded therein | |
US20140151710A1 (en) | Stacked Gate Structure, Metal-Oxide-Semiconductor Including the Same, and Method for Manufacturing the Stacked Gate Structure | |
KR20120004827A (ko) | 반도체 장치 및 그 제조방법 | |
JP2018050009A (ja) | 半導体装置およびその製造方法 | |
US10103308B2 (en) | Thermoelectric conversion element and method for producing the same | |
KR20140003189A (ko) | 다성분계 유전막 및 이를 구비한 캐패시터 | |
US20180138263A1 (en) | Semiconductor structure and method for forming the same | |
KR102314131B1 (ko) | 강유전체 커패시터 소자 및 그 제조 방법 | |
US20210098596A1 (en) | Thin film structure and electronic device including the same | |
KR100368792B1 (ko) | 다층박막법을 이용한 적외선감지층 제조방법 | |
JP7197053B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102614968B1 (ko) | 이종 접합을 포함하는 유전체 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5906923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |