TWI566275B - 在圖案化基材上藉由氫化物氣相磊晶法（ｈｖｐｅ）形成三族氮化物結晶膜的方法 - Google Patents

在圖案化基材上藉由氫化物氣相磊晶法（ｈｖｐｅ）形成三族氮化物結晶膜的方法 Download PDF

Info

Publication number
TWI566275B
TWI566275B TW099123525A TW99123525A TWI566275B TW I566275 B TWI566275 B TW I566275B TW 099123525 A TW099123525 A TW 099123525A TW 99123525 A TW99123525 A TW 99123525A TW I566275 B TWI566275 B TW I566275B
Authority
TW
Taiwan
Prior art keywords
group iii
nitride film
substrate
iii nitride
crystal orientation
Prior art date
Application number
TW099123525A
Other languages
English (en)
Other versions
TW201115630A (en
Inventor
克瑞勞可歐嘉
美林克尤瑞
小尻英博
石川哲也
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201115630A publication Critical patent/TW201115630A/zh
Application granted granted Critical
Publication of TWI566275B publication Critical patent/TWI566275B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

在圖案化基材上藉由氫化物氣相磊晶法(HVPE)形成三族氮化物結晶膜的方法
【與本發明相關之對應案】
本發明主張受益於美國臨時申請案61/226,440並主張其優先權，該案於2009年7月17日提出申請，在此併入全文作為參考。
本發明之實施例描述一種透過HVPE在圖案化基材上以高生長速率製造高品質低差排密度的三族氮化物層的方法。
逐漸發現到三族氮化物半導體在各種半導體元件(諸如發光二極體、雷射二極體(LD)及例如高電子移動率電晶體(HEMT)、異質接面雙極電晶體(HBT)等電子元件)的發展與製造中具有與日俱增的重要性。在形成該等半導體元件中一項重要的需求是製造適合厚度且具有平滑表面及低差排密度的三族氮化物層，諸如氮化鎵層(GaN)。
目前三族氮化物層是透過金屬有機化學氣相沉積(MOCVD)技術形成。在許多應用中三族氮化物的使用因非常高的差排密度(通常是在109-1011cm-2的範圍)而受限。由於使用晶格不匹配的基材(諸如藍寶石)而形成該等差排。磊晶側向過度生長(ELOG)已被用於減少由MOCVD技術生長的氮化鎵(GaN)層的差排密度。然而， 此技術最佳只提供範圍在108-109cm-2的差排密度。只有在狹窄的視窗區域上能利用約106cm-2的較低差排密度。亦已建議使用圖案化藍寶石基材(PSS)與ELOG以改善MOCVD生長的氮化鎵層之品質。此結合儘管是一項改善，但仍尚未提供高度結晶品質的膜。此結合已提供個別在(002)結晶面中210arcsec(角秒)與(102)結晶面中240arcsec的雙晶X光繞射(DCXRD)之半高全寬(FWHM)的所報導的值。FWHM為已知的用於監控結晶品質的技術。
一種沉積高品質低缺陷的單晶三族氮化物膜之方法。在此提供具有複數特徵之圖案化基材，其具有以間隔空間隔開的傾斜側壁。三族氮化物膜是透過氫化物氣相磊晶(HVPE)製程沉積而覆於圖案化基材上。HVPE沉積製程形成三族氮化物膜，其在特徵結構之間的間隔空間中具有第一晶體方位，而在傾斜側壁上具有不同的第二晶體方位。間隔空間中的第一晶體方位接著蔓延蓋過側壁上的第二晶體方位，並且在製程中調轉且終結形成於第一晶體方位中的貫穿式差排。
本發明之實施例包括在圖案化基材上形成高品質低缺陷密度三族氮化物膜的方法。本發明針對特定細節加以描述，以提供公眾透徹瞭解本發明。技術領域中具一般 技藝者將瞭解到無須該等特定細節即可操作本發明。在其他範例中，不詳細描述已知的半導體製程與設備，以不至於非必要性地混淆本發明。
本發明是一種形成高品質低缺陷密度的三族氮化物結晶膜之方法。根據本發明之實施例，三族氮化物結晶半導體膜是在圖案化基材上透過氫化物氣相磊晶(HVPE)沉積製程而形成。本發明的實施例利用期望形狀、間距、高度及節距的基材特徵，以使高品質三族氮化物膜得以生長於其上。該特徵結構的形狀、尺寸與節距伴隨高生長速率以及控制HVPE生長的側向與垂直分量之能力引發沿(0002)生長方向上的貫穿式差排(TD)終結，且因而防止其增長進入三族氮化物膜塊體。
在特定實施例中，提供具有傾斜側壁的特徵結構，其在與特定HVPE沉積參數結合的時候，引發三族氮化物膜在特徵結構之間的平坦表面上以第一晶體方位及快速的生長速率生長，且在傾斜側壁上以第二晶體方位與緩慢生長速率生長。當快速生長速率下的晶體方位從特徵結構間的間隔空間生長時，其側向上的生長與側壁上緩慢生長的晶體方位重疊，並且開始形成傾斜的生長晶面(facet)。由於基材與三族氮化物間大規模的晶格不匹配而在特徵結構間的間隔空間起始之貫穿式差排向上增長，但之後在抵達晶面時側向轉彎朝向傾斜側壁，而造成終結。故，這就是特徵結構尺寸、形狀與間距和HVPE沉積參數的特定結合，能致使此終結貫穿式差排的獨特 方法，並且能形成高品質低缺陷密度的單晶三族氮化物膜。
第1A圖繪示根據本發明實施例之圖案化基材102上以氫化物氣相磊晶(HVPE)沉積法形成的三族氮化物磊晶或單晶膜108。圖案化基材102包括複數個間隔開的特徵結構104，其助於形成低差排密度的塊體膜108。緩衝層106可在三族氮化物膜108與圖案化基材102之間形成。特徵結構104含有呈一角度的側壁，其如第1A圖所示。HVPE沉積製程形成三族氮化物膜108與三族氮化物膜120，該三族氮化物膜108在特徵結構104之間的間隔空間中具有第一晶體方位，而三族氮化物膜120具有有別於第一晶體方位的第二晶體方位。在一實施例中，三族氮化物膜120形成為具有介於0.1-1.0微米之間的厚度。在本發明的一實施例中，側壁上的三族氮化物膜120具有(11-00)晶體方位，而在間隔空間中的三族氮化物具有(0002)晶體方位。在本發明的一實施例中，側壁上的三族氮化物膜120為圓柱狀奈米結晶膜，其具有複數個對齊的奈米晶體，實質上垂直於傾斜側壁延伸。或者，三族氮化物膜120可為具有相當高度結合貫穿式差排的三族氮化物膜。形成在特徵結構間的間隔空間中的三族氮化物膜107側向蔓延蓋過側壁108上的三族氮化物膜120，如第1A圖所示。
圖案化基材102可為任何適合的圖案化單晶基材，三族氮化物磊晶膜108可形成於其上。圖案化基材102可 由以下所述之基材所形成(但不以此為限)：藍寶石(Al2O3)基材、矽(Si)基材、碳化矽(SiC)基材、鑽石上覆矽(SOD)基材、石英(SiO2)基材、玻璃基材、氧化鋅(ZnO)基材、氧化鎂(MgO)基材、氧化鋰鋁(LiAlO2)基材以及單晶矽基材。此外，該基材可為複合式基材，諸如包括兩種以上不同結晶膜的基材。可透過例如將一個基材上的磊晶層傳送到具有第二磊晶結構之第二基材而形成此類基材。亦能透過例如提供單晶矽基材，然後生長一個以上具中間晶格常數的不同結晶膜之緩衝層成為最終期望的結晶膜(例如藍寶石(Al2O3))，而形成複合式基材。會將頂膜形成得夠厚，以致特徵結構能夠形成於其上。任何已知方法(諸如遮罩與蝕刻法)可用於從平面基材形成特徵結構104而創造圖案化基材102。
在特定實施例中，圖案化基材102是(0001)圖案化藍寶石基材(PSS)，其具有離c平面(c-plane)為0.20的切角(off cut angle)。在一較佳實施例中，基材是圖案化(0001)藍寶石基材，其具有大於0.35°的切角，且大體上在0.35°至0.8°之間，理想上是離c平面約0.5°以使待形成的三族氮化物膜具有平滑如鏡的表面。在製造LED時使用圖案化藍寶石基材是理想的，因為他們增加了光萃取效率，其完全實用於製造新一代的固態發光元件。
三族氮化物膜108可為任何三族氮化物磊晶膜，其能夠適於透過氫化物氣相磊晶沉積法沉積。三族氮化物膜108可為由一或多種三族元素(或選自鎵、銦及鋁之元 素)與氮形成的二元、三元或四元化合物半導體膜。意即，三族氮化物結晶膜108可為一種以上三族元素與氮的任何固態溶液或合金，諸如(但不限於)GaN、AlN、InN、AlGaN、InGaN、InAlN與InGaAlN。在特定實施例中，三族氮化物膜為氮化鎵(GaN)膜。三族氮化物膜可具有2微米至500微米之間的厚度，且一般形成於2微米至5微米之間。亦可能具有大於500微米的厚度，因HVPE之高度生長速度之故。在本發明之實施例中，三族氮化物膜具有至少3.0微米的厚度，以充分抑制貫穿式差排。
此外，三族氮化物膜108可受摻雜或不受摻雜。三族氮化物膜108可使用任何p型摻質受p型摻雜，諸如(但不限於)使用Mg、Be、Ca、Sr或任何具有一個或兩個價電子的一族或二族元素。三族氮化物膜108可受p型摻雜至介於1×1016至1×1020atom/cm3(原子/立方公分)之間的導電層級。可使用任何n型摻質使三族氮化物108受n型摻雜，該等n形摻質是諸如(但不限於)Si、Ge、Sn、Pb或任何適合的四族、五族或六族元素。三族氮化物膜108可受n型摻雜至介於1×1016至1×1020atom/cm3(原子/立方公分)之間的導電層級。
緩衝層106可為任何適當的三族氮化物結晶層。緩衝層106可為包含一種以上三族元素與氮的固態溶液之二元、三元或四元膜。緩衝層106可為任何結晶膜，其與待形成的三族氮化物結晶膜晶格匹配(即，具有相同的 立方結構)。緩衝層106之晶格常數大體上介於圖案化基材102之晶格常數與三族氮化物膜108之晶格常數之間，以更佳地匹配基材102並且提供熱穩定性。緩衝層106理想上是透過HVPE且與三族氮化物膜108一併原位形成(即在相同的腔室中且不破真空)。緩衝層106不限於本體的氮化物材料，而可使用其他對GaN層晶格匹配的膜層：諸如(但不限於)ZnO、LiAlO2及SiC。或者，緩衝層106可形成於個別腔室及/或透過不同製程形成，諸如MOCVD、PVD或電漿處理。在本發明之實施例中，緩衝層106形成為介於10nm至100nm之間的厚度，但厚度可改變且在某些案例中厚度高達0.5-1.0μm。
一個或數個額外的元件層110可形成於三族氮化物磊晶膜108頂部上，其可為製造期望的半導體元件所需者，諸如發光二極體(LED)、雷射二極體(LD)或諸如高電子移動率電晶體(HEMT)、異質接面雙極電晶體(HBT)及量子井元件等電子元件。舉例而言，在製造發光二極體(LED)上，額外元件層110可包括形成在三族氮化物膜108上的LED元件層112。
第1B圖繪示LED元件層112的範例，其可包括n型接觸層114、主動區域116、電子阻障層118、與p型接觸層1119。主動區域116可包含單一或多重量子井130(諸如InGaN)，其形成於單一或多重阻擋層134(諸如GaN)上。形成LED元件層112於平滑、低缺陷密度的三族氮化物膜118上造成LED元件的內部量子效率(IQE) 與光萃取增強。
圖案化基材102可含有任何特徵結構104之圖案。圖案化基材102可含有特徵結構104之圖案，其與HVPE沉積製程結合，導致形成平滑度與缺陷密度有所變化的塊體單晶三族氮化物膜。在一個實施例中，圖案化基材102可含有任何特徵結構104的圖案，其與HVPE沉積製程結合，導致形成平滑的塊體單晶三族氮化物膜。第2A圖至第2C圖繪示特徵結構圖案200的範例，其造成由HVPE形成的平滑、低缺陷密度的三族氮化物磊晶結晶層。第2A圖是特徵結構圖案200的頂視圖，而第2B圖為剖面圖。第2C圖是特徵結構圖案頂視的掃描式電子顯微鏡(SEM)的影像，該特徵結構可用於形成根據本發明實施例之高品質無缺陷的三族氮化物膜。
本發明之實施例中，圖案化基材102含有複數個具有錐形的特徵結構104。在特殊的實施例，特徵結構104具有錐形部份202以及基底部份204。在本發明之實施例中，特徵結構104具有尖頂部份206，其具有尖銳的一點以防止過度生長。在一實施例中，尖頂206具有少於145度的角度(θ)，且其理想上少於110度。此外，在實施例中，特徵結構104具有相對於基材102之x-y平面形成實質上90度角的基底部份204。在實施例中，基底部份204僅呈現一小部份，諸如少於特徵結構104之總高度的5%。在一些實施例中，不存在基底部份，而特徵結構僅由錐形部份202構成。在本發明實施例中，特徵結構104具有傾斜側壁或表面107，該表面以介於30度至60度之間的角度α從基材平面(x-y平面)延伸，如第2B圖所示。
在本發明之實施例中，特徵結構104具有介於0.7至1.5微米之間的高度208，且理想上為約1.0微米。在本發明之實施例中，特徵結構104具有介於1.0至4.0微米之間的直徑210，且理想上為約2.0-3.0微米。在本發明之實施例中，特徵結構104之直徑對高度比為大約少於3:1，且理想上少於2:1。在一實施例中，特徵結構104由間隔212隔開，該間隔212介於0.5至1.5微米之間，理想上為約1.0微米。此外，如第2A圖中所示，每一特徵結構104理想上與每一相鄰特徵結構為以相等距離隔開。在一實施例中，特徵結構104具有介於1.5至5.0微米之間的節距，理想上為約3.0微米，其中該節距定義為相鄰尖頂206之間的距離。在本發明之實施例中，圖案200之特徵結構間距212對高度208比率為約1:1。
針對特定特徵結構以及圖案描述本發明，該等結構與圖案可用於形成根據本發明實施例之高品質低缺陷三族氮化物膜，只要特徵結構在與適合的HVPE沉積製程結合時能形成三族氮化物膜且該三族氮化物膜在特徵結構之間的間隔空間中具有第一晶體方位而在特徵結構的傾斜側壁上具有不同的第二晶體方位，則在不背離本發明之範疇的情況下，可使用其他特徵結構與圖案。舉例而言，儘管特徵結構104理想上具有尖銳點，以防止貫穿式差排從(0002)生長方向起始，然而該特徵結構可包括圓形的頂部。此外，儘管特徵結構104理想上具有小型基底部份204(諸如少於總特徵結構高度的5%)，特徵結構104可形成為具有大型基底部份204(諸如大於50%的總特徵結構高度)。在此類案例中，可在基底部份之垂直側壁上形成具有第三晶體方位的三族氮化物膜。進一步言之，儘管特徵結構104理想上為具有錐形部份與圓形側壁107的錐狀特徵結構，然而特徵結構104可具有晶面之側壁，諸如金字塔形，且具有複數個由不同平面形成的具角度之側壁。
第3A至第3F圖繪示根據本發明實施例之形成高品質低缺陷密度單晶三族氮化物膜的方法。儘管針對較佳的形成單晶氮化鎵(GaN)之方法描述本發明，然在此描述的教示可相等地應用至其他三族氮化物，包括(但不限於)氮化銦(InN)及氮化鋁(AlN)，乃至於三元三族氮化物，諸如AlGaN、InGaN與InAlN，以及四元三族氮化物，諸如InGaAlN。氮化鎵(GaN)單晶膜形成於圖案化藍寶石基材(PSS)300上。在本發明之實施例中，藍寶石基材是具有複數個特徵結構302形成於其中的(0001)藍寶石基材。圖案化藍寶石基材300可透過沿c平面以離(0001)或c平面0.1度至1.50度切角切鋸藍寶石(Al2O3)晶體或熔塊而形成。在本發明之實施例中，藍寶石晶體是以大於0.35度的偏移角度切割，且大體上是離c平面介於0.35度至0.65度之間，理想上是離c平面以約0.5度的切角切割。此舉產生具有平坦表面(x-y平面)的基材或晶圓(如第12B圖所示)，其具有在z方向延伸的(0001)晶體方位，但稍微以該切角偏移。離c平面大於0.35度的大切角(大體上介於0.35度至0.65度間)使具有非常平滑表面的塊體單晶三族氮化物膜(特別是具有平滑表面的單晶氮化鎵(GaN)膜)得以形成。
當GaN膜生長於藍寶石晶體的c平面上時，GaN膜會依循藍寶石基材的晶體方位並且生成在z方向上具有(0002)晶體方位的極性氮化鎵(GaN)膜。
在本發明的實施例中，當期望非極性氮化鎵(GaN)單晶膜時，可從藍寶石晶體沿m平面切割基材。形成在藍寶石基材之m平面上的氮化鎵膜會仿似基材晶體方位並且形成非極性單晶氮化鎵膜。本發明的另一實施例中，當期望半極性氮化鎵(GaN)膜時，可從藍寶石晶體沿a平面或r平面切割基材。形成於在藍寶石基材之a平面或r平面上的氮化鎵膜將會是半極性單晶膜。
特徵結構302隨後可形成至平面藍寶石基材中，以生成具有適當特徵結構圖案的圖案化基材，該等圖案諸如顯示於第2A圖至第2C圖及針對該三圖描述者。可透過任何適合的技術形成特徵結構302，諸如透過遮罩平面藍寶石基材的幾個部份，隨後用例如濕式蝕刻劑或電漿蝕刻劑蝕刻藍寶石基材。應注意到，因為透過蝕刻平面藍寶石(Al2O3)基材以形成特徵結構302，故特徵結構302為藍寶石(Al2O3)特徵結構。
諸如特徵結構302之尺寸、形狀、間隔的特徵結構圖案特質是經過挑選，使其在結合特定HVPE沉積製程使用時，形成低缺陷、平滑、高品質塊體單晶氮化鎵膜。在本發明之實施例中，特徵結構302為均等間隔的錐狀特徵結構，其具有由呈一角度的多個側壁306所產生的尖銳點304，例如關於第2A圖至第2C圖所描述與繪示。在本發明之實施例中，側壁是以離基材表面呈30度至60度的角度傾斜。在本發明之一實施例中，特徵結構302之高度介於0.7微米至1.5微米之間，並且理想上為約1微米。在本發明之實施例中，特徵結構302之直徑介於1.0微米至4.0微米之間，且理想上介於約2.0微米至3.0微米之間。在本發明之實施例中，特徵結構302與另一者彼此之間以約0.5至1.5微米的距離均等地間隔開來，此距離理想上為約1.0微米。在本發明之實施例中，特徵結構之直徑/間隔比率為2:1至3:1之間。在本發明之特定實施例中，圖案化基材300是(0001)基材，具有離c平面約0.5度的切角，且具有均等間隔的錐狀特徵結構，該特徵結構高度為約1微米，直徑為約2微米，且間隔為約1微米。
在本發明之實施例中，單晶氮化鎵(GaN)膜是透過原位製程形成，其中在氮化製程中，氮化鋁(AlN)緩衝層以及塊體氮化鎵層全部形成在氫化物氣相磊晶反應器之單一腔室中而無須破真空。第13圖繪示源氣體時間圖表1302以及溫度時間圖表1304，該二圖表繪示何時氮源氣體(例如NH3)、鎵源氣體(例如GaCl及/或GaCl3)以及鋁源氣體(例如AlCl3)饋送進入腔室以及在氮化步驟、AlN緩衝層形成步驟及氮化鎵(GaN)形成步驟期間基材的溫度。適合的HVPE反應器與其使用方法是針對第4至11圖加以說明與描述。
本發明之實施例中，形成氮化鎵膜是開始於視情況任選的氮化製程，其中該圖案化藍寶石基材(PSS)暴露於氮化製程。該氮化製程形成一些氮化鋁(AlN)及/或氮氧化鋁(AlON)單層(圖中未示)覆於包括特徵結構302的基材表面上。可透過將基材300放進氫化物氣相磊晶(HVPE)反應器之腔室中而執行氮化製程，該腔室隨後可用於形成氮化鎵單晶膜。在本發明之一實施例中，基材放置在HVPE反應器中並且加熱至介於約980℃至1100℃的溫度(此溫度理想上為約1040℃)達5至10分鐘，其壓力為介於100至500 torr之間且理想為450 torr，同時將介於約3-6 slm之NH3與3 slm的N2流進腔室。
接著，薄的緩衝層形成於圖案化基材300上。在本發明之實施例中，形成低溫氮化鋁(AlN)單晶緩衝層。可藉由將基材溫度減少至介於640℃至680℃的溫度(此溫度理想上為約660℃)同時將腔室壓力維持在介於100至500 torr之間(理想上為450 torr)而形成AlN/AlON緩衝層。以3-6 slm之流率將氨氣(NH3)饋送進入腔室以提供氮源。在本發明的一實施例中，與具有流率為3-6 slm的N2載氣將氨源氣體饋送進入腔室。此外，三氯化鋁(AlCl3)饋送進入腔室做為鋁源。在本發明之實施例中，透過流入10-100 sccm的Cl2氣體於含有固態鋁(Al)且加熱至約550℃溫度的載舟上而形成AlCl3源氣體。在本發明之實施例中，AlCl3源氣體與具有流率為3-6 slm的N2載氣饋送進入腔室。將N2載氣饋送至AlCl3氣體線路的後方載舟或者是含鋁的載舟之下游處。AlCl3氣體饋送至腔室達介於30秒至150秒之間的時間。HVPE沉積製程形成單晶氮化鋁(AlN)層310，其在特徵結構302之間的平坦表面308上具有約10-100 nm的厚度，在錐狀特徵結構302的側壁306上具有厚度介於10-100埃的氮氧化鋁(AlON)之極薄層312。據此，在本發明實施例中，可將緩衝層視為AlN/AlON緩衝層310/312。應考慮到，因為在特徵結構之間的間隔空間318中AlN晶體方位的生長速率遠比錐體側壁312上的AlN晶體方位生長速率大，故基本上氮化鋁(AlN)沒有機會或僅有極微的機會在短暫沉積時間內形成在側壁306上。
接著如第3C圖所繪示，氮化鎵(GaN)單晶膜形成覆於AlN/AlON緩衝層310/312上。氮化鎵單晶膜是透過HVPE形成，且理想上是與低溫AlN/AlON緩衝層原位形成(即，在相同腔室中而不破真空)。在本發明之實施例中，氮化鎵單晶膜與AlN/AlON層原位磊晶沉積，這是透過將沉積溫度增加到介於1050℃-1120℃的溫度並且產生介於100至500 torr之間的腔室壓力(理想上為介於250-450 torr之間)而達成。以15-25 slm之流率將氨氣(NH3)饋送進入腔室，以提供氮源。在本發明之實施例中，NH3源氣體與具有流率為3-6slm的N2載氣一併饋送進入腔室。將氯化鎵(GaCl)饋送進入反應腔室以提供鎵源。在本發明實施例中，GaCl/GaCl3源氣體是透過以10-250sccm的速率將氯氣流過含有液態鎵的載舟(加熱至約800℃的溫度)上方而形成。儘管GaCl與GaCl3二者氯化物在該等條件(大於550℃之溫度)下生成，然而GaCl仍較佔優勢。在一實施例中，GaCl源氣體以具有流率為5-20slm的N2載氣一併饋送進入腔室。將N2載氣饋送至GaCl氣體線路的後方載舟或者是含鎵的載舟之下游處。
第3C圖繪示約一分鐘沉積時間後氮化鎵膜的形成。如第3C圖所示，氮化鎵(GaN)膜314形成於在特徵結構之間的間隔空間或谷地308中的氮化鋁膜上，且氮化鎵膜316形成在特徵結構302之側壁306上所形成的AlON膜上。生長在間隔空間308中的單晶氮化鋁膜314匹配藍寶石基材的晶體方位，而因此具有(0002)晶體方位且在(0002)晶體方向上垂直生長。第12A圖繪示氮化鎵晶體，圖中顯示其各種平面以及(0002)方位的晶體之垂直(0002)與側向(112-0)之生長方向。生長於特徵結構302之側壁306上的氮化鎵膜316之晶體方位有別於生長於間隔空間308中的GaN 314之(0002)晶體方位。在本發明實施例中，形成於傾斜側壁306上的GaN膜316具有(11-00)晶體方位，其生長實質垂直於傾斜側壁306，如第3C圖 所示。因為對HVPE所形成的氮化鎵膜而言，(0002)生長方向具有最高的生長速率，故形成於間隔空間中的氮化鎵膜314以高出許多的速率生長(比側向生長速率高5至10倍)，造成間隔空間308中的氮化鎵膜314比形成於錐體側壁上的(11-00)氮化鎵膜316厚得多。在大約沉積一分鐘後，約770nm的(0002)晶體方位之單晶氮化鎵(GaN)形成於錐體之間的間隔空間308中，同時只有約160nm的(11-00)晶體方位之氮化鎵形成於錐體302的側壁306上。
此外，應注意到因為特徵結構之間的平坦區域308及錐體的側壁306上成核及生長的化學物質不同，故平坦區域308上的氮化鎵膜314形成為單晶膜，而側壁306上的氮化鎵膜316形成為奈米晶形或微晶膜，或者是具有相當高貫穿式差排(TDD)的氮化鎵膜。在一實施例中微米晶形/奈米晶形的氮化鎵(GaN)膜316具有複數個對齊的奈米晶體，其座落於實質上垂直於錐形特徵結構302的側壁306處，因而形成圓柱狀奈米晶形或微米晶形膜316。圓柱狀奈米晶體大約與(0002)生長方向呈20度傾斜，並且具有(11-00)晶體方位，如第3C圖所示。圓柱狀奈米晶形氮化鎵膜316趨於在朝向錐體基座處長得比在側壁中心處稍薄。此外，儘管圓柱狀奈米晶形膜316顯示為在錐體的雙側上對稱生長，然在有時其能夠以非對稱方式生長，使得一側長得比另一側快速。應想得到導致較厚側壁生長的更高生長速率是由於生長膜與下伏藍寶石基材之間的較佳磊晶關係。此外，因為特徵結構具有充分尖銳的點304(角度諸如少於145度，理想上為少於110度)，且非圓形或平坦頂部，故僅有圓柱狀奈米晶形氮化鎵316生長於其上，且沒有在(0002)生長方向中的貫穿式差排起始於其中。
因為間隔空間308中的單晶GaN膜314比側壁上的圓柱狀奈米晶形GaN膜316長得快許多，單晶GaN膜314的側向生長開始蔓延蓋至側壁306上的圓柱狀奈米晶形膜316，並且開始形成傾斜生長晶面318。需注意到(0002)方位的氮化鍺膜314的側向生長分量是在(112-0)方向，如第12A圖所繪。此外，如第3C圖所繪示，由於藍寶石基材與形成在間隔空間308中的單晶GaN膜314之間有巨大的晶格不匹配，因此大量的貫穿式差排320形成於(0002)生長方向上的氮化鎵膜314中。當形成於側壁上的較薄的氮化晶膜316被谷地的氮化鎵膜314所蔓延覆蓋而產生晶面318，貫穿式差排快速地反轉(即做90度轉彎)朝向錐體，如第3C圖所繪示。需注意到，螺旋及邊緣部份之型式的差排皆朝錐體反轉。此外從錐體成核的a型側向差排與從特徵結構間的間隔空間成核的貫穿式差排一起湮滅。
此外，當沉積發生時，小型空洞322在圓柱狀奈米晶形氮化鎵膜316與單晶氮化鎵層314之間發展，如第3C圖所示。在介面處形成的小型空洞能夠幫助消除後續形成的塊體無裂隙單晶氮化鎵(GaN)膜中的應力。
第3D圖繪示大約沉積五分鐘後的氮化鎵膜之形成。在此時，氮化鎵膜314已幾乎全然蔓延蓋住圓柱狀奈米晶形膜316，但該層尚未完全聚結於錐體尖頂304上。大型膜孔(pit)324直接在錐體尖頂304上置中。因為谷地中單晶氮化鎵膜314垂直的(0002)生長速率比單晶氮化物膜314的側向(112-0)生長速率大得多，故錐體的蔓延狀況是緩慢的，且會發展大型晶面320。注意到在錐體之間的間隔空間中(0002)生長方向中的貫穿式差排繼續在生長期間晶面320發展處反轉。這是因為谷地區域中單晶GaN膜314蔓延至錐體上的圓柱狀奈米晶形氮化鎵(GaN)316，而傾斜生長的晶面320形成，轉而朝錐體302傾斜差排。此獨特的現象造成貫穿式差排終結且湮滅，因而防止他們增長進入膜塊體。此外，在此時，錐體302完全由厚度為約0.1-1.0微米的圓柱狀奈米晶形GaN膜316覆蓋。
第3E圖繪示大約沉積10分鐘後的氮化鎵(GaN)膜的形成。單晶氮化鎵(GaN)膜314現在幾乎聚結而在錐體302上無膜孔存在。沈積十分鐘後，單晶氮化鎵膜314之厚度約5.0微米。複數空洞322已形成於單晶氮化鎵膜314與形成於錐體側壁306上被蔓延蓋住的圓柱狀奈米晶形氮化鎵(GaN)316之間的介面處。空洞320助於消除單晶氮化鎵(GaN)膜中的應力。此外，GaN膜316之奈米晶形圓柱狀結構本身透過如應力吸收物般作用而釋放應力。空洞320與圓柱狀奈米晶形氮化鎵層316能夠產生待沉積的塊體無裂隙單晶氮化鎵膜314。此外，因為錐體306具有尖銳點，故沒有貫穿式差排從錐體尖頂以(0002)生長方向起始並且延伸進入塊體單晶GaN膜314。再者，如第3E圖所示，貫穿式差排320朝錐體傾斜，且不會延伸超過錐體高度上方。據此，為了確保所有貫穿式差排充分受到抑制，單晶氮化鎵膜314理想上形成達到至少3.0微米之厚度。以此方法形成高品質低缺陷密度單晶氮化鎵(GaN)膜314。
沉積單晶氮化鎵(GaN)314可持續到達成期望的厚度為止。在沉積約20分鐘後，形成大約9.1微米的塊體單晶氮化鎵(GaN)膜314。一旦單晶氮化鎵膜形成至期望厚度，則關掉鎵源氣體(例如GaCl)流，且降低基材溫度，如第13圖所示。在本發明之實施例中，在鎵源氣體停止後持續流入氨氣(如第13圖所示)，且同時基材充分冷卻至諸如少於500℃之溫度，以防止已生長的氮化鎵膜熱解。亦注意，本發明之實施例中，在整個沉積製程期間(包括氮化、緩衝層形成、氮化鎵沉積與後沉積冷卻)持續地提供氨氣(NH3)進入反應腔室。第14A圖是根據本發明之實施例形成的單晶GaN膜穿透式電子顯微鏡(TEM)影像，其顯示只有一個遠離圖案化基材的貫穿式差排，且在頂部4.3微米中無貫穿式差排存在。此外，於第14A圖的TEM影像中的特徵結構302之側壁上清楚可見(11-00)晶體方位GaN膜316。第14B圖是TEM影像，顯示特徵結構302之側壁上圓柱狀奈米晶形氮化鎵膜316的形成，以及顯示形成於單晶氮化鎵層314之(0002)生長方向中的貫穿式差排320朝錐形特徵結構302側壁轉90度。
高解析度的XRD確認相當高結晶性品質的氮化鎵膜，對PSS上14微米的氮化鎵膜而言，得到FWHM(002)為239 arcsec而FWHM(102)為172 arcsec。其他樣本昭示更佳的結晶品質，對生長於PSS上之7微米厚的氮化鎵膜而言，FWHM(002)為182 arcsec而FWHM(102)為166 arcsec；對生長於PSS上之9.5微米厚的氮化鎵膜而言，FWHM(002)為190 arcsec而FWHM(102)為131 arcsec，亦存在各為181 arcsec與125.3 arcsec；對生長於PSS上之10微米厚的氮化鎵膜而言，FWHM(002)為166.4 arcsec而FWHM(102)為126 arcsec。基於文獻，該等資料應對應至蝕刻間距密度，其範圍為103至104 cm-2，或低於前述數值。
此外，使用離c平面具大切角(大於0.35度，大體上介於0.35度至0.8度之間，理想上為0.5度)的藍寶石基材能產生厚度大於7微米的三族氮化物膜以非常平滑如鏡表面生長。使用高切角的圖案化基材以及所揭露的HVPE沉積條件已達成具有0.35 nm之表面粗糙度層級RMS(1×1 μm)之單晶氮化鎵，較佳為諸如0.35 nm之RMS(1×1 μm)，該等數值均是對具有直徑/間隔比率2:1及0.5度切角的圖案化藍寶石基材而言。該膜亦顯現0.24 nm的Ra，以及3.87 nm的Rmax。
在本發明實施例中，氮化鎵膜314是以至少兩個不同的HVPE沉積條件形成，其中第一組條件訂製為增加或最適化特徵結構之間垂直或(0002)生長方向的單晶氮化鎵膜之生長，而第二組條件訂製為增加或最適化單晶氮化鎵膜314的側向或(1120)生長。
第15圖繪示沉積溫度、沉積壓力及三族元素源(例如鎵源)上方的Cl2流率之沉積參數，每一者影響(0001)晶體方位膜的垂直與側向HVPE生長速率。舉例而言，如第15圖中所繪，在較低的HVPE沉積溫度(即基材溫度)，(0002)方位的三族氮化物膜具有高度的垂直或(0002)生長速率以及低的側向或(112-0)生長速率。在高沉積溫度下，(0002)方位的三族氮化物膜具有減少的垂直或(0002)生長速率以及相對於低沉積溫度之較高的側向或(112-0)生長速率。類似地，第15圖繪示在較高的沉積壓力(即沉積期間的反應腔室壓力)下，(0002)方位的三族氮化物膜如何具有高的垂直或(0002)生長速率以及低的側向或(112-0)生長速率。在較低的沉積壓力下，(0002)方位的三族氮化物膜具有減少的垂直或(0002)生長速率以及相對於高沉積壓力之較高的側向或(112-0)生長速率。進一步言之，第15圖繪示在更高的Cl2流率(即Cl2流過三族源上方)下，(0002)方位的三族氮化物膜具有高的垂直或(0002)生長速率以及低的側向或(112-0)生長速率。在低的Cl2流率下，(0002)方位的三族氮化物膜具有減少的垂直或(0002)生長速率以及相對於高Cl2流率之較高的側向或(112-0)生長速率。
本發明實施例中，沉積溫度、沉積壓力與Cl2流率之沉積參數的一者或多者在三族氮化物膜沉積製程中的成核、聚結及/或蔓延部份之期間調動。在特定實施例中，沉積條件從第一沉積步驟調動至第二沉積步驟，以針對相對於第二沉積步驟的第一沉積步驟增加相對於垂直生長速率的側向生長速率。在替代性實施例中，沉積溫度、沉積壓力與Cl2流速之沉積參數的一者或多者從第一沉積步驟改變至第二沉積步驟以針對相對於第二沉積步驟的第一沉積步驟增加相對於側向生長速率的垂直生長速率。
本發明實施例中，第一GaN HVPE沉積製程利用第一沉積溫度，而第二GaN HVPE沉積製程利用較高的第二沉積溫度。在本發明實施例中，第二沉積溫度至少比第一沉積溫度高5℃且理想上至少高10℃。在本發明另一實施例中，第一GaN HVPE沉積製程利用第一沉積壓力，而第二GaN HVPE沉積製程利用較低的第二沉積壓力。在本發明實施例中，第二沉積壓力至少比第一沉積壓力低50 torr且理想上至少低150 torr。本發明尚有一實施例，其中第一GaN HVPE沉積製程利用鎵源上方第一Cl2流率，而第二GaN HVPE沉積製程利用較低的鎵源上方之第二Cl2流率。在本發明實施例中，在鎵源上方，第二Cl2流率至少比第一Cl2流率少10 sccm且理想上至少少50 sccm。
尚有另一實施例，其中第一GaN HVPE沉積製程在第一沉積溫度、第一沉積壓力與鎵源上方第一Cl2流率下執行，而第二GaN HVPE沉積製程使用第二沉積溫度、第二沉積壓力與鎵源上方第二Cl2流率，且其中於下文提出的至少兩個製程條件被改變：i)增加第二沉積溫度超過第一沉積溫度；ii)第二沉積壓力少於第一沉積壓力；以及iii)鎵源上方的第二Cl2流率大於第一Cl2流率。在一實施例中，溫度、壓力及Cl2流率每一者如上文所提出般改變，以增加相對於第一沉積步驟之第二沉積步驟的側向生長速率。
在本發明實施例中，一旦氮化鎵膜314已經幾乎完全蔓延覆蓋於側壁306上的氮化鎵膜316但尚未聚結(如第3D圖所顯示)，則改變沉積參數，以增加氮化鎵膜314的側向生長速率(112-0)並且助於填充膜孔324。本發明實施例中，一旦膜孔324已被充分填充，修改沉積溫度、沉積壓力及Cl2流率之一者或多者以用於第三沉積步驟，而增加垂直生長速率(0002)並且能夠快速形成厚的塊體膜314。
本發明實施例中，在足夠厚的單晶氮化鎵層314形成後，元件層350隨後如第3F圖所繪示般形成。在特定元件中，在元件層下方需要厚的n型氮化鎵層。據此，在本發明實施例中，將單晶氮化鎵(GaN)膜314摻雜至具有1×1016至1×1020 atom/cm3之間的n型導電率，以提供n型氮化鎵層(n-GaN)340。透過在沉積氮化鎵膜期間提供諸如矽的n型摻質，可將氮化鎵層314原位摻雜至具有n型導電性。可使用諸如(但不限於)矽烷(SiH4)、二矽烷(SiH6)及二氯矽烷(SiH2Cl2)之類的矽源氣體原位摻雜氮化鎵膜。在本發明實施例中，以100-200 sccm之速率將矽烷(SiH4)饋送進入反應腔室，以原位摻雜氮化鎵層314而形成n型氮化鎵層340。本發明實施例中，額外將5-50 sccm的Cl2氣流饋送進入腔室，同時將矽烷饋送進入腔室，以形成四氯矽烷(SiCl4)。可直接將n型氮化鎵層340沉積在緩衝層/藍寶石基材上，或者未摻雜的單晶氮化鎵層330可在n型氮化鎵層之前形成。在特定實施例中，將未摻雜的單晶氮化鎵層330形成至約2.5微米的厚度，且隨後具有高達約24微米的n型單晶氮化鎵膜340形成於未摻雜的單晶氮化鎵層330上，如第3F圖所示。
本發明之實施例中，元件層350含有用於形成發光二極體(LED)之層。在特定實施例中，元件層包括n型接觸層(其能由n型氮化鎵層形成)、主動區域、電子阻障層以及p型接觸層。主動區域可包括單一或多重的量子井(諸如InGaN)，其形成於諸如GaN之類的單一或多重阻擋層上。本發明實施例中，元件層是透過HVPE形成，並且是與塊體氮化鎵層330/340原位形成。另一實施例中，元件層在不同腔室中形成，並且是透過不同的沉積技術形成，例如MOCVD。在本發明實施例中，塊體單晶氮化鎵(GaN)層在HVPE腔室中形成，而元件層在MOCVD腔室中形成，且其中MOCVD腔室與HVPE腔室透過群集工具的傳送腔室耦接在一起，以能夠傳送基材以及沉積薄膜而無須在沉積步驟之間將基材暴露外界環境。在特定實施例中，群集工具含有一個HVPE腔室以及2個MOCVD腔室以平衡處理量。
如上文所提，儘管已針對形成塊體氮化鎵膜之特定實施例描述本發明實施例，然而本發明可同樣應用於其他三族氮化物，且特別是氮化鋁(AlN)及氮化銦(InN)。塊體單晶氮化鋁膜可透過HVPE形成，形成方法為將基材加熱至介於1100℃至1300℃之間的溫度，並且產生100-500 torr的腔室壓力，以及提供鋁源(諸如三氯化鋁(AlCl3))及氮源(諸如氨氣(NH3))至腔室。AlCl3前驅物能透過將50-500 sccm的Cl2於含有加熱至約550℃之溫度的載舟上方而形成。可以5-25 slm之流率提供N2載氣至後載舟，以將AlCl3前驅物搭載送進腔室。可以15-30 slm之流率提供NH3。亦可用3-6 slm的流率提供N2載氣將NH3載入胺室。塊體單晶氮化銦(InN)膜可透過HVPE形成，形成方法為將基材加熱至介於550至700°C之間的溫度，並且產生100-500 torr的腔室壓力，以及提供銦源(諸如三氯化銦(InCl3))及氮源(諸如氨氣(NH3))至腔室。能透過將10-200 sccm的Cl2於含有加熱至約550℃之溫度的載舟上方而形成InCl3前驅物。可以5-25 slm之流率提供N2載氣至後載舟，以將InCl3前驅物載入腔室。可以15-30 slm之流率提供NH3。亦可提供N2載氣將NH3載入腔室。
儘管已在上文提出特定的製程參數以用於形成單晶GaN、AlN及InN膜及其任何三元與四元形式之化合物，然而可利用任何適合的HVPE沉積技術形成三族氮化物結晶膜108，只要能夠形成三族氮化物膜且該三族氮化物膜在特徵結構之間的間隔空間中具有第一晶體方位而在特徵結構的呈一角度側壁上具有不同的第二晶體方位。一個實施例中，透過將含三族金屬之前驅物氣體與含氮前驅物氣體(諸如NH3)在靠近基材表面處反應，而形成三族氮化物膜。在一個實施例中，含三族金屬之前驅物氣體是透過提供具特定金屬或基於特定應用而選擇的金屬之金屬源(包括任何適合的三族金屬源，諸如鎵、鋁或銦)而形成。隨後在金屬源上方饋送鹵化物或鹵素氣體並且使之與金屬源反應而形成氣態含三族金屬前驅物。在一個實施例中，HCl與液態鎵反應而形成氣態氯化鎵(GaCl)。在另一實施例中，Cl2與液態鎵反應而形成GaCl與GaCl3。在一些案例中，諸如GaCl3、AlCl3及InCl3的氯化物可用做為前驅物而非使用金屬源。本發明之額外的實施例利用其他鹵化物或鹵素以達到含三族金屬的氣相前驅物。適合的氫化物包括具有成份HX(例如，X=Cl、Br或I)的物質，而適合的鹵素包括Cl2、Br與I2。對於鹵化物而言，不平衡的反應式為：
HX(氣體)+M(液態金屬)->MX(氣體)+H(氣體)
其中X=Cl、Br或I而M=Ga、Al或In。對於鹵素而言，該反應式為：
Z(氣體)+M(液態金屬)->MZ(氣體)
其中Z=Cl2、Br、I2，而M=Ga、Al或In。此後氣態含金屬之物料將指「含三族金屬前驅物」，例如金屬氯化物。
含三族金屬前驅物氣體與含氮氣體(諸如氨氣)隨後饋送進入腔室並且一起在靠近基材表面處反應，以沉積三族金屬氮化物膜於基材上。本發明之實施例中，腔室維持在介於10 torr至760 torr之間的壓力。一實施例中，腔室維持在約450 torr至約760 torr之壓力。此外，沉積三族金屬氮化物膜期間，基材加熱至約500℃到約1200℃的溫度。三族金屬氮化物膜以1 μm/hr(微米/小時)至100 μm/hr之速率沉積在基材上，但可達到更高的生長速率。在一實施例中，沉積速率為約15μm/hr至約25μm/hr。可透過提供含n型摻質之前驅物(諸如矽烷(SiH4)及二矽烷(Si2H6)，但不以此為限)形成n型摻雜膜。類似地，可透過提供含p型摻質之前驅物(諸如雙環戊二烯鎂(Cp2Mg)，但不以此為限)形成p型摻雜膜。
針對第4圖至第11圖說明及描述可用於沉積根據本發明之實施例之三族氮化物膜的HVPE沉積腔室之範例。
第4圖是根據一個實施例之HVPE設備400之概略圖。設備包括腔室402，該腔室由蓋404封閉。來自第一氣體源410的處理氣體透過氣體分配噴頭406傳遞至腔室402。在一實施例中，氣體源410可包含含氮化合物。另一實施例中，氣體源410可包含氨氣。一個實施例中，諸如氦及雙原子氮之類的惰氣可透過氣體分配噴頭406或腔室402之腔室壁408導入。能量源412可配置在氣體源410與氣體分配噴頭406之間。在一個實施例中，能量源412可包含加熱器。能量源412可打斷來自氣體源410的氣體(諸如氨氣)，如此，來自含氮氣體的氮會更具反應性。
為了與來自第一氣體源410的氣體反應，可從一個以上的第二氣體源418傳遞前驅物材料。一個以上的第二氣體源418可包含諸如鎵及鋁之類的前驅物。應瞭解到雖本文中提及兩個前驅物，然而可如上文所述傳遞更多個或更少個前驅物。一個實施例中，前驅物包含以液態形式存在於前驅物源418的鎵。另一實施例中，前驅物包含以固態形式存在於前驅物源418的鋁。一個實施例中，鋁前驅物可為固體的粉末型式。可透過在前驅物源418的前驅物上方流過反應性氣體，或使反應性氣體流經該前驅物，而將前驅物傳遞至腔室402。在一個實施例中，反應性氣體可包含含氯氣體，諸如雙原子氯。含氯氣體可與前驅物源(諸如鎵或鋁)反應，以形成氯化物。
為了增加含氯氣體與前驅物反應的效能，含氯氣體可蛇行通過腔室中的載舟區域，並且以電阻式加熱器420加熱。透過增加含氯氣體蛇行通過腔室432的滯留時間，可控制含氯氣體的溫度。透過增加含氯氣體的溫度，氯氣可與前驅物更快反應。換句話說，溫度是氯氣與前驅物之間反應的催化條件。
為了增加前驅物之反應性，可在載舟中用第二腔室432內的電阻式加熱器420加熱前驅物。例如在一個實施例中，可將鎵前驅物加熱至介於約750℃與約850℃之間的溫度。氯化反應產物隨後可傳遞至腔室402。反應性氯化物產物首先進入管路422，該產物均勻地分佈在管路422內。管路422連接至另一管路424。在氯化反應產物於第一管路422內均勻分佈後，進入第二管路424。氯化反應產物隨後進入腔室402，在該處，與含氮氣體混合以形成氮化層於配置在感受器414的基材416上。一個實施例中，感受器414可包含碳化矽。氮化層可包含例如氮化鎵或氮化鋁。其他諸如氮氣與氯氣之反應產物透過排放器426排放。
腔室402可具有熱梯度，可導致浮力效應。舉例而言，透過氣體分配噴頭406於介於450℃至約550℃之間的溫度導入氮類氣體。腔室壁408之溫度可為約600℃至約800℃，但較佳為700℃。感受器414可具有約600℃至約1150℃的溫度。因此，腔室402內的溫度差異可使氣體得以在氣體受熱時於腔室402內上升而在冷卻時下降。氣體的上升與下降可能引發氮氣與氯氣混合。此外，浮力效應會減少沉積在腔室壁408上的氮化鎵或氮化鋁的量，這是因為混合之故。
透過以配置在感受器414下方的燈模組428加熱感受器414而完成加熱處理腔室402。沉積期間，燈模組428是處理腔室402的主要熱源。儘管顯示及描述燈模組428，但應瞭解可使用其他加熱源。可透過使用嵌在腔室402之壁408內的加熱器430完成額外加熱處理腔室402。嵌在腔室壁408中的加熱器430可在沉積製程期間提供極少熱。熱偶可用於測量處理腔室內側的溫度。來自熱偶的輸出可反饋至控制器，該控制器基於讀取熱偶而控制加熱器430的加熱。舉例而言，倘若腔室太冷，則開啟加熱器430。倘若腔室太熱，則關閉加熱器430。此外，來自加熱器430的加熱量可受到控制，以致低量的熱從加熱器提供。
在沉積製程後，加熱器416一般從處理腔室402取出。關閉燈模組428。在來自燈模組428的熱內，腔室402可快速冷卻。已經沉積在腔室壁408上的氮化鎵或氮化鋁可具有別於腔室壁408本身的熱膨脹係數。因此，氮化鎵或氮化鋁可能由於熱膨脹而剝落。為了防止非期望的剝落，可開啟嵌在腔室壁408內的加熱器430以控制熱膨脹並且將腔室402維持在期望的腔室溫度。控制加熱器430可再度基於來自熱偶的即時反饋。一旦燈模組428關閉，可開啟加熱器430以將腔室402的溫度維持在期望溫度，以致氮化鎵或氮化鋁不會剝落並且污染基材或著陸在感受器414上而造成不均勻的感受器414表面。透過將腔室壁408維持在高溫，氯氣將會更有效從腔室壁408清潔沉積物。
一般而言，沉積製程將會如下文所述般進行。基材416最初可插置在處理腔室402並且配置在感受器414上。在一個實施例中，基材416可包含藍寶石。可開啟燈模組428以加熱基材416並且相對應地加熱腔室402。含氮反應性氣體可從第一氣體源410導入處理腔室。含氮氣體可通過能量源412，使得氣體加熱器將含氮氣體帶至更具反應性的狀態。含氮氣體隨後通過腔室蓋404以及氣體分配噴頭406。在一個實施例中，腔室蓋404可為水冷式。
亦可將前驅物傳遞至腔室402。含氯氣體可通過前驅物源418的前驅物及/或於前驅物上方通過。含氯氣體隨後與前驅物反應而形成氯化物。氯化物在源模組432中以電阻式加熱器420加熱，並且隨後傳遞進入上方管路422，在此處，氯氣均勻地分配於管路422內。氯氣隨後向下流進另一管路424，之後導進腔室402之內部。應瞭解到，雖然論述含氯氣體，本發明不限於含氯氣體。相反地，可於HVPE製程中使用其他化合物。腔室壁418可具有微量從嵌於腔室壁418內的加熱器生成的熱量。腔室420內的主要熱量是由感受器414下方的燈模組428所生成。
由於腔室402內具有熱梯度，氯氣以及含氮氣體在處理腔室402內上升及下降，因而交互混合以形成氮化物化合物沉積於基材416上。除了沉積於基材416上之外，氮化物層也可沉積在腔室402的其他暴露區域上。氯化物化合物與含氮氣體的氣態反應產物可包括氯及氮，該二氣體透過排放器426從腔室抽除。
一旦完成沉積製程，可關閉燈模組428，且可增加加熱器430的輸出。可移出基材416。加熱器430輸出減少或消除熱膨脹，因而任何沉積的氮化物材料可殘留在該處直到期望的清潔時間為止，並且不會從腔室壁408剝落而著陸於進入與離開的基材416之感受器414上。一旦沉積製程完成，任何已經沉積在腔室壁408上的氮化物可透過導入蝕刻劑而移除，該蝕刻劑會從腔室壁408蝕刻移除氮化物。清潔期間可關閉燈模組428，而主要的熱量可由嵌在腔室壁408內的加熱器430提供。一旦新的基材放置進入腔室402，製程可重複。
雖含氮氣體被描述成是透過氣體分配噴頭406導入以及前驅物在對應腔室402中間的區域傳遞，應瞭解到，氣體導入的位置可以反轉。然而，倘若透過噴頭406導入前驅物，則噴頭406可受熱以增加氯化反應產物的反應性。
因為氯化反應產物與氨氣是在不同溫度傳遞，故透過共同饋送傳遞氨氣與氯化反應產物可能會有許多問題。舉例而言，若石英噴頭用於饋送氨氣與氯化反應產物二者，石英噴頭可能會由於氨氣與氯化反應產物的溫度不同而裂開。
此外，沉積製程可涉及在沉積氮化鎵層前，於藍寶石基材上沉積薄的氮化鋁層作為種晶層。氮化鎵與氮化鋁二者可在相同處理腔室內沉積。之後，藍寶石基材可移出並且放進MOCVD處理腔室，在該處可沉積另一層。在一些實施例中，可消除氮化鋁層。在氮化鋁層與氮化鎵層二者沉積在相同腔室內之處，雙原子氮的回流可用於防止任何其他前驅物免於和氯氣反應並且形成氯化反應產物。雙原子氮可流進不反應的前驅物之腔室，同時氯氣可流入與其他前驅物接觸。因此，一次僅有一種前驅物反應。
第5圖為根據另一實施例的設備500之概略等角視圖。設備500包括前驅物源502或載舟，其耦接至腔室504。腔室504由蓋512封閉，並且由夾箝506、底部510與外殼508在適合的位置固持。含氯氣體透過通道514導入前驅物源502。含氯氣體在與前驅物接觸前透過通道514蛇行，使得含氯氣體的溫度可升高到適合極佳地與前驅物反應的預定溫度。
第6A圖是根據另一實施例之處理腔室600的概略等角視圖。處理腔室600包括第一前驅物源602、第二前驅物源604、使氯氣通過的通道606、上部環608、下部環610與側壁612。第6B圖是第6A圖的概略剖面視圖。氯化反應產物可透過第一上部管路614進入腔室，然後均勻地分佈於其中，之後透過連接器618流入第二管路616，連接器618分佈在第一管路614與第二管路616之間。在一個實施例中，上部環608與下部環610包含不透明石英。在一個實施例中，側壁612可包含透明的石英。在另一個實施例中，管路614、616可包含透明的石英。下部襯墊620可包含不透明石英。環608、610可具有從壁612延伸出去的唇部622。O環可配置在唇部622的邊緣外，以確保O環盡可能遠離受熱的腔室壁612與燈模組。一般可使用O環直到250℃。因此，移動O環遠離腔室主體是有利的。
第7圖是根據本發明另一實施例之處理腔室700的概略剖面視圖。處理腔室700包括腔室壁702，具有第一管路704耦接之。第一管路704是氯化反應產物在釋放到腔室之前最初所流入的管路。管路704透過一個以上的連接器708耦接第二管路706。管路710具有複數個穿透之的開口710，使氯化反應產物得以進入處理空間。透過最初將含氯氣體導進前驅物源或載舟且流於通道716內而形成氯化物氣體。含氯氣體在管路714內的通道中蛇行。通道716是由上文所述的電阻式加熱器所加熱。因此，含氯氣體與前驅物接觸前溫度增加。一旦氯氣接觸前驅物，反應發生以形成氯化反應產物，該氯化反應產物流過耦接管路714的氣體饋送管712中的通道716。隨後，氯化反應產物均勻地分佈並且隨後配置進入處理腔室700。
第8圖是根據一個實施例之前驅物源800的概略剖面視圖。在此述的實施例中，前驅物是鎵，然而，應瞭解到該敘述可應用到任何液態前驅物。前驅物源800包括前驅物802本身以及其所位在的浮筒(float)804。浮筒804是氯氣所流過而與前驅物802接觸的物體。當氯氣與前驅物接觸，會使用一些前驅物。因此，液面會隨時間降下。如此，浮筒將會往下移動並且浮於前驅物802上，以致即使前驅物802的液面下降時，氯氣對於前驅物802的暴露仍會相同。在浮筒804上方的區域在前驅物802減少時會增加。用於浮筒804的材料可包含PbN，以消除石英對鎵的暴露。
第9圖是根據另一實施例之前驅物源900的概略剖面視圖。雖然是參考固體粉末鋁前驅物而描述，但應瞭解到該前驅物可為任何固體前驅物。前驅物902位於迂迴通道(labyrinth)904下方，氯氣流過迂迴通道其中並且與前驅物902接觸。迂迴通道增加了氯氣暴露於前驅物902的滯留時間，使得前驅物902可以最適量傳遞至處理腔室。因為迂迴通道904並非浮筒，故不期望迂迴通道904上方的區域906會隨時間增加。
第10圖是根據本發明之實施例之處理腔室內的浮力概略示意圖。如線段所示，腔室內的氣流是週期性的，使得氣體從腔室底部上升、混合，然後當溫度冷卻時朝腔室底部沉沒。第8圖是根據一個實施例的處理腔室內的熱量分佈概略示意圖。如第11圖所示，溫度分佈實1上對軸線對稱，但從腔室底部到腔室頂部仍有溫度梯度。
在此論及的實施例是關於熱壁式HVPE CVD反應器設計，其減少壁的沉積，同時附著至腔室壁的沉積膜附著良好，足以管控產品基材上的缺陷。腔室經裝設以致兩種反應氣體可個別在期望的預熱溫度導入。氣體注入方式也經過設計，使得該二氣體主要遠離腔室壁混合，但提供足夠的擴散長度、空間以及浮力以確保理想的預混合以及產生高品質薄膜。
腔室設計包括具有複數加熱區段的熱壁式HVPE反應器以管控腔室壁溫度與梯度，尚包括用於快速晶圓溫度線性升溫與下降的底部燈、直接與腔室內部介面相接具有視情況任選的稀釋能力的HVPE載舟結構、以及促進浮力流動的腔室結構。腔室設計容許一方法使得注入反應氣體成為流動的主要流。腔室設計亦包括一氣體注入方法，使得主要氣體混合發生在遠離腔室壁、基材加熱器、頂部加熱器與氣體注入器的氣體空間中，該基材加熱器能快速使溫度線性上升與下降，該頂部加熱器能做溫度梯度的控制，該氣體注入器分隔以致混合與浮力效應能夠達成。該設備亦包括由獨立加熱器加熱的多重金屬源以及控制與噴頭特徵結合的石英或陶瓷腔室壁。可使用氦氣而不用氮氣作為稀釋氣體，以使氣體維持在較高溫度。可使用設計具有多重板的受熱迂迴通道或氣體加熱器加熱頂部氨氣/氮氣，或氨氣/氦氣，以使氨氣更具反應性。頂部氮源以及稀釋物能夠透過諸如氣體加熱器之類的能量源活化。反應性氣體可流於以能量源預熱或活化的金屬源載舟之上。感受器可旋轉以獲得較佳的氣體分佈。可用平板以將氣體混合物導引至基材邊緣。亦然，排放器可置於基材周邊或者受熱氣體排放的腔室之上部。
因此，已描述一種形成高品質低缺陷密度的三族氮化晶膜。
102．．．基材
104．．．特徵結構
106．．．緩衝層
107．．．側壁
108、120．．．三族氮化物膜
110．．．元件層
112．．．LED元件層
114．．．n型接觸層
116．．．主動層
118．．．電子阻障層
120．．．p型接觸層
130．．．量子井
134．．．阻擋層
200．．．特徵結構圖案
202．．．錐形部份
204．．．基底部份
206．．．尖頂部份
210．．．直徑
212．．．間隔
214．．．節距
300．．．基材
302．．．特徵結構
304．．．尖頂
306．．．側壁
308．．．間隔空間
310．．．氮化鋁層
312．．．氮氧化鋁層
314、316．．．氮化鎵膜
318．．．傾斜晶面
320．．．貫穿式差排
322．．．空洞
324．．．膜孔
330．．．未摻雜的氮化鎵層
340．．．n型氮化鎵層
350．．．元件層
400．．．HVPE設備
402．．．腔室
404．．．蓋
406．．．氣體分配噴頭
410、418．．．氣體源
414．．．感受器
416．．．基材
412．．．能量源
420．．．加熱器
422、424．．．管路
426．．．排放器
428．．．燈模組
430．．．加熱器
432．．．腔室
500．．．設備
502．．．前驅物源
504．．．腔室
506．．．夾箝
508．．．包殼
510．．．底部
512．．．蓋
514．．．通道
600．．．處理腔室
602、604．．．前驅物源
606．．．通道
608、610．．．環
612．．．側壁
614、616．．．管路
620．．．襯墊
622．．．唇部
700．．．設備
702．．．腔室壁
704、706．．．管路
708．．．連接器
710．．．開口
712．．．氣體饋送管
714．．．管路
716．．．通道
800．．．前驅物源
802．．．前驅物
804．．．浮筒
806．．．區域
900．．．前驅物源
902．．．前驅物
904．．．迂迴通道
906．．．區域
1302．．．源氣體時間圖表
1304．．．溫度時間圖表
第1A圖繪示圖案化基材上以HVPE形成的三族金屬氮化物磊晶膜的形成之剖面視圖。
第1B圖繪示形成在三族氮化物膜上的示範性LED元件層。
第2A圖繪示根據本發明之實施例之基材上所生長的特徵結構圖案的頂視圖。
第2B圖是繪示於第2A圖中的圖案之剖面視圖。
第2C圖是繪示根據本發明之實施例之基材上所生長的特徵結構圖案的頂視SEM圖。
第3A圖至第3F圖繪示在圖案化藍寶石基材上形成單晶氮化鎵(GaN)膜的方法。
第4圖是根據一個實施例之HVPE設備400之概略圖。
第5圖是根據另一實施例之設備500的概略等角視圖。
第6A圖是根據另一實施例的處理腔室600的概略等角視圖。
第6B圖是第6A圖的概略剖面視圖。
第7圖是根據另一實施例之處理腔室700的概略剖面視圖。
第8圖是根據一個實施例之前驅物源800的概略剖面視圖。
第9圖是根據另一實施例的前驅物源900的概略剖面.視圖。
第10圖概略繪示根據一個實施例的處理腔室內的浮力。
第11圖概略繪示根據一個實施例的處理腔室內之熱分佈。
第12A圖繪示氮化鎵晶體的晶體方位。
第12B圖繪示根據本發明之實施例的可用於形成圖案化藍寶石基材的平面藍寶石基材。
第13圖繪示根據本發明之實施例的氣體流動時間圖表以及基材溫度曲線圖，其可用於形成單晶氮化鎵膜。
第14A圖與第14B圖是根據本發明的實施例之形成在圖案化藍寶石基材上的氮化鎵膜之穿透式電子顯微鏡(TEM)影像。
第15圖繪示三族元素源上方的Cl2流率及沉積溫度、沉積壓力等沉積參數如何影響(0001)晶體走向的膜層之垂直與側向HVPE生長速率。
102．．．基材
104．．．特徵結構
106．．．緩衝層
107．．．側壁
108、120．．．三族氮化物膜
110．．．元件層

Claims (43)

  1. 一種沉積三族氮化物膜的方法，其包含以下步驟：提供一圖案化基材，該圖案化基材具有複數個隔開的特徵結構，該等特徵結構是由一間隔空間所分隔，其中該複數個特徵結構具有傾斜的側壁；透過氫化物氣相磊晶(HVPE)法在該圖案化基材上生長一三族氮化物膜，使得一部份的該三族氮化物膜在該等特徵結構之間的該間隔空間中以具有一第一生長速率的一第一晶體方位生長，並且使得一部份的該三族氮化物膜在該等傾斜側壁上以具有一第二生長速率的一第二晶體方位生長；以及生長該三族氮化物膜，使得具有該第一晶體方位的該部份的該三族氮化物膜自該等特徵結構之間之該間隔空間側向生長蓋過具有該第二晶體方位的該部份的該三族氮化物膜。
  2. 如請求項1所述之方法，其中該第一生長速率大於該第二生長速率。
  3. 如請求項1所述之方法，其中在該等傾斜側壁上具有該第二晶體方位的該部份的該三族氮化物膜是一微晶膜/奈米晶形膜。
  4. 如請求項3所述之方法，其中該微晶膜/奈米晶形膜是一具有複數個對齊的奈米結晶的圓柱狀微晶膜/奈米晶形膜，該等奈米結晶位於實質上垂直於該等特徵結構之該等傾斜側壁處。
  5. 如請求項1所述之方法，其中複數個空洞形成於具有該第一晶體方位的該部份的該三族氮化物膜與具有該第二晶體方位的該部份的該三族氮化物膜之間。
  6. 如請求項1所述之方法，其中具有該第二晶體方位的該部份的該三族氮化物膜形成介於0.1微米至1.0微米之間的厚度。
  7. 如請求項1所述之方法，其中該三族氮化物膜是透過利用至少兩個生長步驟的HVPE而形成，使得一第一生長步驟使用形成具有一第一側向生長速率之該第一晶體方位的該部份的該三族氮化物膜之第一組製程條件，且其中一第二生長步驟使用形成具有一第二側向生長速率之該第一晶體方位的該部份的該三族氮化物膜之第二組製程條件，其中該第二側向生長速率大於該第一側向生長速率。
  8. 如請求項7所述之方法，其中沉積壓力、沉積溫度與三族源上方的Cl2流率中之至少一者從該第一生長步 驟改變至該第二生長步驟，因此該第二側向生長速率大於該第一側向生長速率。
  9. 如請求項1所述之方法，其中該等特徵結構之該等傾斜側壁是與該基材呈一介於30度至60度之間的角度傾斜。
  10. 如請求項9所述之方法，其中該等特徵結構包含錐形特徵結構。
  11. 如請求項1所述之方法，其中該圖案化基材是選自由一矽基材、一藍寶石基材、一碳化矽基材、一鑽石上覆矽基材、一石英基材、一玻璃基材、一氧化鋅基材、一氧化鎂基材及一氧化鋰鋁基材所構成之群組。
  12. 如請求項11所述之方法，其中該圖案化基材是一藍寶石基材。
  13. 如請求項12所述之方法，其中該藍寶石基材是具有與c平面呈一切角的一藍寶石基材，該切角介於0.35度至0.8度之間。
  14. 如請求項1所述之方法，進一步包含以下步驟：在該三族氮化物膜與該圖案化基材之間形成一 低溫氮化鋁緩衝層。
  15. 一種半導體元件，其包含：一圖案化基材，該圖案化基材具有複數個隔開的特徵結構，該等特徵結構是由一間隔空間所分隔，其中該複數個特徵結構具有傾斜的側壁，其中該複數個特徵結構在該間隔空間中位於該基材的一表面上方；以及一三族氮化物膜，該三族氮化物膜形成於該圖案化基材上，其中一部份的該三族氮化物膜在該複數個特徵結構之間的該間隔空間中具有一第一晶體方位，且其中一部份的該三族氮化物膜在該等特徵結構的該等傾斜側壁上具有一第二晶體方位，且其中具有該第一晶體方位且形成於該間隔空間中的該部份的該三族氮化物膜形成在具有該第二晶體方位且形成在該等特徵結構的該等傾斜側壁上的該部份的該三族氮化物膜上且覆蓋。
  16. 如請求項15所述之半導體元件，其中複數個空洞形成於具有該第一晶體方位的該部份的該三族氮化物膜與具有該第二晶體方位的該部份的該三族氮化物膜之間。
  17. 如請求項15所述之半導體元件，其中具有該第二晶 體方位的該部份的該三族氮化物膜具有在0.1微米至1.0微米之間的厚度。
  18. 如請求項15所述之半導體元件，其中該等特徵結構之該等傾斜側壁是與該基材呈一介於30度至60度之間的角度傾斜。
  19. 如請求項15所述之半導體元件，其中該圖案化基材是一圖案化藍寶石基材。
  20. 如請求項19所述之半導體元件，其中該藍寶石基材是具有與c平面呈一切角的一藍寶石基材，該切角介於0.35度至0.8度之間。
  21. 如請求項15所述之半導體元件，進一步包含：一緩衝層，形成於該圖案化基材與該三族氮化物膜之間。
  22. 如請求項21所述之半導體元件，其中該基材是一藍寶石基材，其中該緩衝層包含氮化鋁，且其中該三族氮化物是氮化鎵。
  23. 一種沉積三族氮化物膜的方法，其包含以下步驟：提供一圖案化基材，該圖案化基材具有複數個隔 開的特徵結構，該等特徵結構是由一間隔空間所分隔，其中該複數個特徵結構具有傾斜的側壁；透過氫化物氣相磊晶(HVPE)法在該圖案化基材上生長一三族氮化物膜，使得一部份的該三族氮化物膜在該等特徵結構之間的該間隔空間中以具有一第一生長速率的一第一晶體方位生長，並且使得一部份的該三族氮化物膜是一微晶膜/奈米晶形膜且在該等傾斜側壁上以具有一第二生長速率的一第二晶體方位生長；以及生長該三族氮化物膜，使得具有該第一晶體方位的該部份的該三族氮化物膜側向生長蓋過具有該第二晶體方位的該部份的該三族氮化物膜。
  24. 如請求項23所述之方法，其中該第一生長速率大於該第二生長速率。
  25. 如請求項23所述之方法，其中該微晶膜/奈米晶形膜是一具有複數個對齊的奈米結晶的圓柱狀微晶膜/奈米晶形膜，該等奈米結晶位於實質上垂直於該等特徵結構之該等傾斜側壁處。
  26. 如請求項23所述之方法，其中複數個空洞形成於具有該第一晶體方位的該部份的該三族氮化物膜與具 有該第二晶體方位的該部份的該三族氮化物膜之間。
  27. 如請求項23所述之方法，其中具有該第二晶體方位的該部份的該三族氮化物膜形成介於0.1微米至1.0微米之間的厚度。
  28. 如請求項23所述之方法，其中該三族氮化物膜是透過利用至少兩個生長步驟的HVPE而形成，使得一第一生長步驟使用形成具有一第一側向生長速率之該第一晶體方位的該部份的該三族氮化物膜之第一組製程條件，且其中一第二生長步驟使用形成具有一第二側向生長速率之該第一晶體方位的該部份的該三族氮化物膜之第二組製程條件，其中該第二側向生長速率大於該第一側向生長速率。
  29. 如請求項28所述之方法，其中沉積壓力、沉積溫度與三族源上方的Cl2流率中之至少一者從該第一生長步驟改變至該第二生長步驟，因此該第二側向生長速率大於該第一側向生長速率。
  30. 如請求項23所述之方法，其中該等特徵結構之該等傾斜側壁是與該基材呈一介於30度至60度之間的角度傾斜。
  31. 如請求項30所述之方法，其中該等特徵結構包含錐形特徵結構。
  32. 如請求項23所述之方法，其中該圖案化基材是選自由一矽基材、一藍寶石基材、一碳化矽基材、一鑽石上覆矽基材、一石英基材、一玻璃基材、一氧化鋅基材、一氧化鎂基材及一氧化鋰鋁基材所構成之群組。
  33. 如請求項32所述之方法，其中該圖案化基材是一藍寶石基材。
  34. 如請求項33所述之方法，其中該藍寶石基材是具有與c平面呈一切角的一藍寶石基材，該切角介於0.35度至0.8度之間。
  35. 如請求項23所述之方法，進一步包含以下步驟：在該三族氮化物膜與該圖案化基材之間形成一低溫化鋁緩衝層。
  36. 一種半導體元件，其包含：一圖案化基材，該圖案化基材具有複數個隔開的特徵結構，該等特徵結構是由一間隔空間所分隔，其中該複數個特徵結構具有傾斜的側壁；以及一三族氮化物膜，該三族氮化物膜形成於該圖案 化基材上，其中一部份的該三族氮化物膜在該複數個特徵結構之間的該間隔空間中具有一第一晶體方位，且其中一部份的該三族氮化物膜在該等特徵結構的該等傾斜側壁上具有一第二晶體方位，其中在該等傾斜側壁上具有該第二晶體方位的該部份的該三族氮化物膜是一微晶膜/奈米晶形膜，且其中具有該第一晶體方位的該部份的該三族氮化物膜形成在具有該第二晶體方位的該部份的該三族氮化物膜上且覆蓋。
  37. 如請求項36所述之半導體元件，其中複數個空洞形成於具有該第一晶體方位的該部份的該三族氮化物膜與具有該第二晶體方位的該部份的該三族氮化物膜之間。
  38. 如請求項36所述之半導體元件，其中具有該第二晶體方位的該部份的該三族氮化物膜具有在0.1微米至1.0微米之間的厚度。
  39. 如請求項36所述之半導體元件，其中該等特徵結構之該等傾斜側壁是與該基材呈一介於30度至60度之間的角度傾斜。
  40. 如請求項36所述之半導體元件，其中該圖案化基材是一圖案化藍寶石基材。
  41. 如請求項40所述之半導體元件，其中該藍寶石基材是具有與c平面呈一切角的一藍寶石基材，該切角介於0.35度至0.8度之間。
  42. 如請求項36所述之半導體元件，進一步包含：一緩衝層，形成於該圖案化基材與該三族氮化物膜之間。
  43. 如請求項42所述之半導體元件，其中該基材是一藍寶石基材，其中該緩衝層包含氮化鋁，且其中該三族氮化物是氮化鎵。
TW099123525A 2009-07-17 2010-07-16 在圖案化基材上藉由氫化物氣相磊晶法（ｈｖｐｅ）形成三族氮化物結晶膜的方法 TWI566275B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22644009P 2009-07-17 2009-07-17
US12/837,390 US8507304B2 (en) 2009-07-17 2010-07-15 Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)

Publications (2)

Publication Number Publication Date
TW201115630A TW201115630A (en) 2011-05-01
TWI566275B true TWI566275B (zh) 2017-01-11

Family

ID=43450254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123525A TWI566275B (zh) 2009-07-17 2010-07-16 在圖案化基材上藉由氫化物氣相磊晶法（ｈｖｐｅ）形成三族氮化物結晶膜的方法

Country Status (4)

Country Link
US (2) US8507304B2 (zh)
CN (1) CN102576663B (zh)
TW (1) TWI566275B (zh)
WO (1) WO2011009093A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725418B (zh) * 2019-04-24 2021-04-21 行政院原子能委員會核能研究所 磊晶於異質基板之結構及其製備方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
US20110171758A1 (en) * 2010-01-08 2011-07-14 Applied Materials, Inc. Reclamation of scrap materials for led manufacturing
KR100976819B1 (ko) * 2010-02-10 2010-08-20 (주)더리즈 반도체 기판 및 이를 이용한 발광소자
US8765501B2 (en) * 2010-03-01 2014-07-01 Applied Materials, Inc. Formation of group III-V material layers on patterned substrates
US20130200391A1 (en) * 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US9145621B2 (en) * 2010-12-15 2015-09-29 Tokuyama Corporation Production method of an aluminum based group III nitride single crystal
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
TWI495158B (zh) * 2011-08-31 2015-08-01 Asahi Kasei E Materials Corp An optical substrate, a semiconductor light-emitting element, an embossing mold, and an exposure apparatus
CA2883101A1 (en) * 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US9324560B2 (en) * 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
TWI487006B (zh) * 2011-09-15 2015-06-01 Nat Univ Tsing Hua 半導體結構與製作方法
FI20116111L (fi) * 2011-11-10 2013-05-11 Sensapex Oy Mikromanipulaattorijärjestely
CN103187495B (zh) * 2011-12-27 2015-09-02 展晶科技(深圳)有限公司 发光二极管芯片及其制造方法
TWI455304B (zh) * 2012-01-30 2014-10-01 Lextar Electronics Corp 圖案化基板及堆疊發光二極體結構
JP6024533B2 (ja) 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
CN104246990A (zh) * 2012-04-26 2014-12-24 东丽株式会社 具有凹凸结构的晶体衬底的制造方法
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
WO2014015458A1 (zh) * 2012-07-23 2014-01-30 东莞市中镓半导体科技有限公司 一种带有防止金属扩散保护层的复合衬底
WO2014047113A1 (en) * 2012-09-18 2014-03-27 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
DE102014101966A1 (de) * 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
JP6714320B2 (ja) * 2014-03-18 2020-06-24 株式会社サイオクス １３族窒化物結晶の製造方法及び１３族窒化物結晶を有する積層体
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法
KR20170018802A (ko) * 2014-06-17 2017-02-20 엘시드 가부시끼가이샤 발광 소자의 제조 방법 및 발광 소자
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
JP2017533574A (ja) * 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
WO2016080961A1 (en) 2014-11-18 2016-05-26 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
US9837281B2 (en) * 2014-11-26 2017-12-05 Asm Ip Holding B.V. Cyclic doped aluminum nitride deposition
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
CN105355739A (zh) * 2015-10-23 2016-02-24 安徽三安光电有限公司 图形化衬底、制备方法及发光二极管
TWI577043B (zh) 2015-12-08 2017-04-01 光磊科技股份有限公司 白光二極體
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
CN107180884B (zh) * 2016-03-11 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
JP2017178769A (ja) * 2016-03-22 2017-10-05 インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
WO2017191943A1 (ko) 2016-05-02 2017-11-09 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
CN106328775B (zh) * 2016-08-31 2018-05-22 厦门乾照光电股份有限公司 一种提高发光二极管外延良率的生长方法
JP6306677B1 (ja) * 2016-12-19 2018-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN108258042A (zh) * 2016-12-28 2018-07-06 财团法人工业技术研究院 半导体结构及其制造方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
CN106887495B (zh) * 2017-03-22 2019-05-10 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6824112B2 (ja) * 2017-05-15 2021-02-03 株式会社東芝 導波素子、発光装置及び導波素子の製造方法
CN107452839B (zh) * 2017-07-11 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
WO2019066908A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
CN107731978B (zh) * 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
WO2019113814A1 (zh) * 2017-12-13 2019-06-20 深圳前海小有技术有限公司 衬底及衬底结构以及制作工艺
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
CN108615798A (zh) * 2018-04-27 2018-10-02 福建兆元光电有限公司 氮化物led外延层结构及制造方法
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
CN110112266B (zh) * 2019-05-22 2020-04-28 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
US11211527B2 (en) * 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
CN112086545B (zh) * 2020-08-25 2022-05-13 华灿光电(苏州）有限公司 氮化镓衬底、氮化镓基发光二极管外延片及其制备方法
TWI746321B (zh) * 2020-12-18 2021-11-11 天虹科技股份有限公司 具有氮化鋁氧化物薄膜的發光二極體的製作方法
CN112670380B (zh) * 2021-01-04 2022-07-15 鑫天虹(厦门)科技有限公司 具有氮化铝氧化物薄膜的发光二极管及其制作方法
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
CN114023851B (zh) * 2021-09-09 2023-10-13 华灿光电（浙江）有限公司 深紫外发光二极管的外延片及其制备方法
WO2023114508A1 (en) * 2021-12-17 2023-06-22 University Of Houston System Hybrid chemical and physical vapor deposition of transition-metal-alloyed piezoelectric semiconductor films
CN114864774B (zh) * 2022-06-07 2023-10-20 淮安澳洋顺昌光电技术有限公司 图形化衬底的制备方法及具有空气隙的led外延结构
CN115012039A (zh) * 2022-06-16 2022-09-06 国镓芯科(深圳)半导体科技有限公司 一种通过氢化物气相外延法制备高质量单晶GaN的方法
CN114990692B (zh) * 2022-07-18 2023-01-10 广州沃泰芯电子技术有限公司 一种纳米图案化硅衬底、半导体薄膜及其制备方法
CN115692570A (zh) * 2022-08-24 2023-02-03 聚灿光电科技股份有限公司 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法
WO2024047995A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 半導体デバイス及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929466A (en) * 1994-03-09 1999-07-27 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20060258027A1 (en) * 2005-05-16 2006-11-16 Akira Ohmae Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, and light-emitting diode display and electronic device
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
US20090001394A1 (en) * 2007-06-29 2009-01-01 Huga Optotech Inc. Semiconductor structure combination for epitaxy of semiconductor optoelectronic device

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034342A (en) * 1989-03-06 1991-07-23 Delco Electronics Corporation Method of forming semiconductor stalk structure by epitaxial growth in trench
US5208821A (en) * 1992-01-24 1993-05-04 At&T Bell Laboratories Buried heterostructure lasers using MOCVD growth over patterned substrates
JP2849008B2 (ja) * 1992-11-02 1999-01-20 三容真空工業株式会社 カラー液晶表示装置
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6274890B1 (en) * 1997-01-15 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and its manufacturing method
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
KR100530296B1 (ko) * 2000-03-07 2005-11-22 마이크론 테크놀로지, 인크. 집적 회로 내에 거의 평탄한 유전체막을 제조하는 방법
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6706119B2 (en) * 2001-03-30 2004-03-16 Technologies And Devices International, Inc. Apparatus for epitaxially growing semiconductor device structures with submicron group III nitride layer utilizing HVPE
US6632725B2 (en) * 2001-06-29 2003-10-14 Centre National De La Recherche Scientifique (Cnrs) Process for producing an epitaxial layer of gallium nitride by the HVPE method
US7473315B2 (en) * 2001-10-09 2009-01-06 Sumitomo Electric Industries, Ltd. AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP4116387B2 (ja) * 2002-09-30 2008-07-09 株式会社東芝 半導体発光素子
AU2003259125A1 (en) * 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US6936851B2 (en) * 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
CN1234154C (zh) * 2003-04-17 2005-12-28 中国科学院半导体研究所 硅基可协变衬底上生长三族氮化物的方法
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
US7348600B2 (en) * 2003-10-20 2008-03-25 Nichia Corporation Nitride semiconductor device, and its fabrication process
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US7527742B2 (en) * 2005-06-27 2009-05-05 Momentive Performance Materials Inc. Etchant, method of etching, laminate formed thereby, and device
US7221000B2 (en) * 2005-02-18 2007-05-22 Philips Lumileds Lighting Company, Llc Reverse polarization light emitting region for a semiconductor light emitting device
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP2009167053A (ja) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
CN101369530A (zh) * 2008-10-21 2009-02-18 中国电子科技集团公司第四十六研究所 氮化物半导体自支撑衬底生长方法及专用设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929466A (en) * 1994-03-09 1999-07-27 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20060258027A1 (en) * 2005-05-16 2006-11-16 Akira Ohmae Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, and light-emitting diode display and electronic device
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
US20090001394A1 (en) * 2007-06-29 2009-01-01 Huga Optotech Inc. Semiconductor structure combination for epitaxy of semiconductor optoelectronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725418B (zh) * 2019-04-24 2021-04-21 行政院原子能委員會核能研究所 磊晶於異質基板之結構及其製備方法

Also Published As

Publication number Publication date
WO2011009093A3 (en) 2011-04-28
WO2011009093A2 (en) 2011-01-20
CN102576663A (zh) 2012-07-11
TW201115630A (en) 2011-05-01
US20130320353A1 (en) 2013-12-05
US20110012109A1 (en) 2011-01-20
CN102576663B (zh) 2014-12-10
US9431477B2 (en) 2016-08-30
US8507304B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
TWI566275B (zh) 在圖案化基材上藉由氫化物氣相磊晶法（ｈｖｐｅ）形成三族氮化物結晶膜的方法
JP4879614B2 (ja) ３−５族窒化物半導体基板の製造方法
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US8709921B2 (en) Method for forming a semiconductor device using selective epitaxy of group III-nitride
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
US9196795B2 (en) Formation of group III-V material layers on patterned substrates
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
WO2006003381A1 (en) Deposition technique for producing high quality compound semiconductor materials
US8148241B2 (en) Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US6936490B2 (en) Semiconductor wafer and its manufacturing method
CN111218643A (zh) 自支撑氮化镓层及其制作方法
CA1337170C (en) Method for forming crystalline deposited film
TWI776533B (zh) 於非單晶基板上成長垂直排列的氮化鎵單晶微米柱陣列的方法
CN111172509A (zh) 半导体结构、自支撑掺杂氮化镓层及其制备方法
US20110140071A1 (en) Nano-spherical group iii-nitride materials
KR100949212B1 (ko) 질화물 기판 제조 방법
KR20190097585A (ko) Hvpe반응기