TWI499085B - 藉由空間侷限磊晶法生長iii-v族材料層 - Google Patents

藉由空間侷限磊晶法生長iii-v族材料層 Download PDF

Info

Publication number
TWI499085B
TWI499085B TW100106026A TW100106026A TWI499085B TW I499085 B TWI499085 B TW I499085B TW 100106026 A TW100106026 A TW 100106026A TW 100106026 A TW100106026 A TW 100106026A TW I499085 B TWI499085 B TW I499085B
Authority
TW
Taiwan
Prior art keywords
substrate
iii
pillars
patterned
gan
Prior art date
Application number
TW100106026A
Other languages
English (en)
Other versions
TW201145582A (en
Inventor
Jie Su
Olga Kryliouk
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201145582A publication Critical patent/TW201145582A/zh
Application granted granted Critical
Publication of TWI499085B publication Critical patent/TWI499085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

藉由空間侷限磊晶法生長III-V族材料層
【交互參照之相關申請案】
本申請案主張2010年2月23日所申請之美國專利臨時申請案61/307,314號之所有權益，且該案全文內容係採引用方式納入本案中以供參考。
本發明之實施例係有關發光二極體之製造，特別是有關於利用空間侷限磊晶法生長III-V族材料層。
III-V族材料在半導體及相關工業(例如發光二極體，LED)中扮演逐漸吃重的角色。通常，在生長或沉積III-V族材料時很難不形成缺陷或龜裂。例如，在許多應用中無法簡單地做到使所選膜層(例如，氮化鎵膜)保持高品質表面。在基板與元件層之間置入一或多個緩衝層曾經是備受矚目的一種方法。然而III-V族材料通常對周遭環境條件很敏感，而需細心照料以避免材料在製程的特定期間內接觸到此種環境。然而，在許多應用中不容易避免敏感性III-V族材料受到潛在有害性環境條件的影響。
一種於基板上製造III-V族材料的方法，該方法包括：提供一已圖案化基板，且該已圖案化基板上具有複數個柱體的不連續區塊；以及在該已圖案化基板上形成一III-V族材料，且該III-V材料在每個不連續區塊的該些柱體之間與該些柱體上是連續的，但在該些不連續區塊之間是不連續的，以形成該III-V族材料的空間侷限磊晶區域。
一種設備，其包含：一已圖案化基板，該基板上具有複數個柱體的不連續區塊；以及一III-V族材料，其沉積於該已圖案化基板上，且該III-V族材料在每個不連續區塊的該些柱體之間與該些柱體上為連續，但在該些不連續區塊之間為不連續，以提供該III-V族材料的空間侷限磊晶區域。
一種上方配置有III-V族材料的基板，該基板包括：一直徑為3英吋(inches)或大於3英吋之已圖案化基板；以及設置於該已圖案化基板上的一無龜裂氮化鎵(GaN)膜。
本案描述一種用以形成氮化鎵及其他此類相關膜層的無龜裂生長技術。以下說明內容中，舉出例如製造條件與材料性狀等諸多具體細節，以供透徹瞭解本發明實施例。熟悉該項技藝者將明白本發明實施例在無需這些具體細節的情況下亦可實施。其它實例中，諸如設備佈局或特定工具配置結構等已知特徵未做詳細描述，以避免不必要地混淆本發明實施例。再者，可理解，圖式中所顯示的各種實施例係例示性範例，且不必要按比例繪製。此外，其它設置與配置可能未明確地揭示於本文實施例中，但仍落入本發明之精神與範圍中。
習知用於在晶格不匹配基板(例如，藍寶石、SiC或甚至Si基板)上以異質磊晶方式形成GaN及相關合金的生長方法可能導致III-V族膜層具有高的差排密度(dislocation density)並且甚至龜裂。這種錯位與龜裂可能大幅限制諸如GaN系光電及電子元件的性能與壽命。例如，習知方法中，在藍寶石上直接成長GaN的典型貫穿透差排(threading dislocation，TD)密度約109 ~1011 cm-2 。可能藉著使用緩衝層、小心選擇鄰接之基板或使生長條件最佳化而令TD密度降至108 cm-2 以下。亦可採用標準磊晶側向生長法(epitaxial lateral overgrowth，ELO)、雙步驟式或多步驟式ELO，甚至是標準或無遮罩式懸空磊晶法(pendeoepitaxy)進一步使TD密度降至107 cm-2 以下。然而，在GaN異質磊晶法中因溫度循環期間會產生大量熱應力，這種熱應力通常導致沿著GaN{101-0}平面產生密集龜裂，而上述方法卻不一定能解決這種可能產生龜裂的問題。例如，已證明龜裂問題對於直徑大於3或4英吋之基板而言特別嚴重。
因此，本案揭示藉由空間侷限磊晶法在大型基板上無龜裂地生長GaN及相關膜層的技術。一實施例中，藉由空間侷限磊晶法於直徑為3英吋或大於3英吋的基板上形成一無龜裂GaN膜。本案亦描述將無龜裂GaN膜設置在直徑3英吋或大於3英吋之基板上。一實施例中，該基板為藍寶石基板。
發光二極體(LED)及相關元件可由諸如III-V族材料膜等膜層製成。本發明實施例係有關於在已圖案化之晶格不匹配基板上異質磊晶生長出具有低的差排密度(<107 cm-2 )的無龜裂氮化鎵(GaN)膜層，且該基板可例如是直徑大於3或4英吋以及高達8~12英吋的藍寶石基板、矽(Si)基板及碳化矽(SiC)基板。以下，將至少一部份之本發明實施例中的方法稱為「空間侷限磊晶法(SCE)」，該方法係引導磊晶生長作用(例如，GaN生長)沿著一已預先圖案化且具有空間排列柱體的基板進行。一實施例中，此方法提供無龜裂的蜂巢狀GaN台面(mesa)。
根據本發明實施例，於一已預圖案化基板上執行GaN的空間侷限磊晶法。在一些實施例中，文中所述方法可能未能完全避免形成龜裂。但至少引導任何生成的龜裂是沿著某些晶體方向進行。另一實施例中，藉由空間侷限生長達成GaN的無龜裂生長，且所形成之結晶尺寸小於平均龜裂距離，例如約100至數百微米。舉例而言，一特定實施例中，由於氮化鎵獨特的纖鋅礦式(Wurtzite)六角形結構之故，因此密集排列的蜂巢狀圖案可用於自我限制側向生長作用。此外，在一實施例中，以這種高排列密度接續生長的InGaN系發光二極體，可提供最小的接面區域浪費、容易分割且增進額外光萃取途徑的光萃取作用。
可藉著使生長在較小尺寸(例如，直徑約1至20微米)之基板柱體上的台面(mesa)結構聯合在一起而提供完整的台面結構。例如，第1圖顯示根據本發明實施例，形成於藍寶石基板上之複數個六角形藍寶石柱體的角視圖。
參照第1圖，在一實施例中係使用Cl2 或BCl3 系的化學藥劑以乾蝕刻技術來形成藍寶石基板102上的六角形柱體104。在一實施例中，就藍寶石基板而言，該些柱體的側壁是由六個相等的{101-0}平面或傾斜平面所組成，例如平面{101-n}且n=1、2、3...。該些柱體的間距可約為1~10微米。
可將該些柱體分組，以形成具有期望尺寸的GaN膜區塊。例如，第2圖顯示根據本發明實施例之複數個磊晶GaN區塊的平面圖，且每個區塊形成在藍寶石基板的複數個柱體上。
參閱第2圖，係提供複數個磊晶GaN區塊206，且每個區塊206形成在例如藍寶石基板的複數個柱體204上。如第2圖所示，在一實施例中，該些柱體204係配置在一個六角形區塊內，且區塊尺寸為100至數百微米。且亦如第2圖中所繪示，該些區塊206之間的距離約介於10~20微米之間，以避免相鄰區塊的GaN生長作用聯合在一起。即是，在一指定區塊206內，該些柱體204彼此之間具有一第一間距。但來自相鄰柱體區塊的柱體204之間提供一第二間距，且該第二間距大於該第一間距。此種配置能形成不連續的GaN單元，且每個單元被侷限在該柱體的各別區塊內。
根據本發明實施例，由於磊晶GaN與下方藍寶石之間的晶體關係為GaN{112-0}//藍寶石{101-0}，且具有{112-0}側壁的GaN台面形成在具有{101-0}側壁之藍寶石柱體的頂部上。因此，由於異向性生長是沿著側向的{112-0}或{101-0}方向及垂直的{0001}方向進行，故在藍寶石柱體上的GaN初始磊晶作用可採用不同形狀，其藉著改變生長條件來調整形狀。在此一實施例中，可改變諸如溫度、壓力及V/III族前驅物之比例等參數。一實施例中，可改變載氣(例如，H2 ：N2 )之組成。一實施例中，可將鎂(Mg)引入該氣相(vapor phase)中。
第3A~3C圖顯示根據本發明實施例，藉由空間侷限磊晶法在大型基板上成長無龜裂GaN之方法中逐漸變化的結構剖面圖。第4圖係一流程圖400，其顯示根據本發明實施例於基板上製造III-V族材料之方法中的步驟。
參閱流程圖400之步驟402，提供一已圖案化基板，且該已圖案化基板上具有複數個柱體的不連續區塊。例如參閱第3A圖之結構302，該已圖案化藍寶石基板306上形成有多個柱體307。
參閱流程圖400之步驟404，將III-V族材料形成於該已圖案化基板上，且該III-V族材料在該些柱體之間及該些柱體上是連續的。例如，再次參閱第3A圖的結構302，在偏好沿著{0001}方向上具有高垂直生長速率的生長條件下，在一已圖案化藍寶石基板306上形成金字塔形GaN幾何結構(由六個{112-2}平面所圍成)的氮化鎵(GaN)304。
參閱第3B圖之結構308，接著藉由使該些生長條件改變成偏好側向生長的生長條件來增進沿著{112-0}方向的側向生長作用，以提供具有梯形幾何結構的GaN 304’。一實施例中，此種方法能夠使用差排彎曲現象(dislocation bending phenomena)來消除任何貫穿式差排，且其已在2S ELO或懸空磊晶製程中獲得證實。接著參閱第3B圖之結構310，GaN材料的生長持續進行。因此根據本發明實施例，優先垂直生長與優先側向生長係交替進行。以下配合第5及6圖進一步詳細說明繼上述生長之後的接續生長。
一實施例中，在已圖案化基板上之每個不連續區塊的該些柱體上形成該III-V族材料的步驟包括形成該III-V族材料以使得在每個不連續區塊的所有柱體之間的該III-V族材料聯合在一起。例如，第5圖顯示根據本發明實施例之小的GaN台面的平面圖，每個小台面形成在一區塊內的一各別柱體504上且每個小台面最終在該些各別柱體之間沿著六個[112-0]方向與相鄰的GaN台面聯合在一起。參閱第5圖，靠近區塊邊緣的GaN台面502是由多個{101-1}平面所圍成，而在該些不同區塊之間形成天然邊界，請注意第5圖中僅繪示形成一個此種區塊。
再次參閱流程圖400之步驟404，將III-V族材料形成在該已圖案化基板上，且該III-V族材料在每個不連續區塊的該些柱體之間和柱體上是連續的，但在該些不連續區塊之間則是不連續的，以形成該III-V族材料的空間侷限磊晶區域。例如，第6圖顯示根據本發明實施例之複數個GaN區塊的平面圖，每個區塊是由複數個聯合在一起的GaN台面所形成，且每個台面是形成在一已圖案化基板的一各別柱體上。一實施例中，第6圖的每一個GaN區塊602是由形成在藍寶石基板之多個柱體上的高品質、無龜裂且具有低差排密度的GaN台面所形成。
另一實施例中，使用矽(Si)基板，且該矽基板的直徑範圍可從3至4英吋，且可高達8~12英吋。在該實施例中，矽基板方位係選自{111}、{110}、{100}或諸如{11n}(n=2、3、等等)之高指數表面，且具有從0.1度以下到數度的切割角。在一特定實施例中，將矽基板蝕刻與圖案化以具有多個六角形區塊或其他形狀的區塊，該些區塊係由多個獨立柱體所組成且該些柱體的尺寸係小於由多個台地聯合成的所欲GaN膜或類似膜各別區塊的尺寸。
將可理解，在本發明的一些實施例中，GaN或相關材料的多個區塊是間隔開的，以避免與相鄰區塊聯合在一起，且可引導任何龜裂遠離氮化鎵(GaN)材料的主動表面(active surface)。可思及的其他實施例包括使用除了藍寶石或矽(Si)以外的基板，例如鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、氧化鋅(ZnO)、氧化鋰鋁((γ-LiAlO2 )。然而在一具體實施例中，該已圖案化基板是一(0001)已圖案化藍寶石基板(PSS)。由於藍寶石基板可提高光萃取效率，這對於製造新世代的固態發光元件而言極為有用，因此已圖案化藍寶石基板是製造LED的理想基板。
在一些實施例中，係沿著一(0001)之Ga-極性、N-極性或非極性的a-平面{112-0}或m-平面{101-0}或半極性-平面執行生長。在一些實施例中，形成於該生長基板上的柱體可為圓形、三角形、六角形、菱形或有效用於區塊式生長的其它形狀。一實施例中，該些柱體的側壁為垂直的筆直側壁，例如第3A~3C圖中所繪者。可利用任何已知方法(例如遮罩與蝕刻)由平面基板形成諸如上述柱體等特徵結構，以創造出圖案化基板。
然而，在其他實施例中，該已圖案化基板含有複數個圓錐形的特徵結構(例如，柱體)。一特定實施例中，該特徵結構具有一圓錐形部位及一基底部位。本發明一實施例中，該特徵結構具有一尖端部位(tip portion)，且該尖端部位具有一銳端點以避免過度生長。一實施例中，該尖端所具有之角度(Θ)小於145°且理想為小於100°。此外，一實施例中，該特徵結構具有一基底部位，且該基底部位相對於基板的xy平面形成一實質90°角。在本發明一實施例中，該特徵結構具有大於1微米之高度且理想上大於1.5微米。一實施例中，該特徵結構之直徑約3.0微米。一實施例中，該特徵結構之直徑與高度的比值約小於3且理想為小於2。一實施例中，在該些特徵結構之不連續區塊內(例如在該柱體之區塊內)的該些特徵結構(例如該些柱體)是以小於1微米且通常介於0.7至0.8微米間的間距隔開。
根據本發明實施例，於第7圖中說明並繪示一MOCVD沉積腔室之範例，其藉由空間侷限磊晶法在大型基板上無龜裂生長GaN或相關膜層係。第7圖為根據本發明實施例之MOCVD腔室的概要剖面圖。在2006年4月14日申請之美國專利申請案第11/404,516號及2006年5月5日申請之美國專利申請案第11/429,022號中描述適於實施本發明的例示性系統與腔室，並以引用的方式納入兩案之全文內容中。
第7圖中顯示之設備700包含一腔室702、一氣體輸送系統725、一遠端電漿源726及一真空系統712。該腔室702包含一腔室主體703，該腔室主體703包圍一處理體積708。一噴頭組件704設置在該處理體積708的一端處，且一基板載件714設置在該處理體積708的另一端處。一下方圓頂719設置於該下方體積710的一端處，且該基板載件714設置於該下方體積710的另一端處。該基板載件714顯示位於處理位置，但亦可移動至一較下方位置，例如可在該較下方位置處裝載或卸載該些基板740。排氣環720可設置成環繞該基板載件714之周圍，以助於防止沉積作用發生在該下方體積710內且亦助於直接且助於將氣體從該腔室702排放至排氣口709。該下方圓頂719可由透明材料(例如，高純度石英)製成，以容許光線通過而用於輻射加熱該些基板740。可利用設置於該下方圓頂719下方的複數個內側燈721A及外側燈721B提供輻射加熱，且可使用反射器766以助於控制該腔室702暴露於由該些內側與外側燈721A、721B所提供的輻射能量。亦可使用多個燈的額外燈環以用於基板740更細微的溫度控制。
基板載件714可包含一或多個凹槽716，處理過程中一或多個基板740可置於該些凹槽716內。基板載件714可承載六個或更多的基板740。一實施例中，該基板載件714承載八個基板740。將可理解，該基板載件714上可承載更多或更少基板740。典型的基板740可包括藍寶石、碳化矽(SiC)、矽或氮化鎵(GaN)。將可理解，可處理諸如玻璃基板740等其它類型的基板740。基板740的直徑尺寸範圍可從50毫米(mm)至100毫米或更大。基板載件714的尺寸範圍可從200毫米至750毫米。基板載件714可由各種材料形成，包括SiC或經SiC塗覆的石墨。將可理解到可在腔室702中且根據本文中所述製程來處理其它尺寸的基板740。噴頭組件704可容許在比傳統MOCVD腔室更多數目及/或更大的基板740上進行更一致的沉積，從而提高產量且減少每片基板740的處理成本。
基板載件714可於處理過程中繞著一軸旋轉。一實施例中，該基板載件714可以約2RPM至約100RPM的轉速旋轉。另一實施例中，該基板載件714可以約30RPM的轉速旋轉。旋轉該基板載件714有助於均勻一致地加熱該基板740以及使每個基板740均勻一致地暴露於處理氣體下。
複數個內側與外側燈721A、721B可採用同心圓方式或分區方式(zones，未示出)來設置，且每個燈區(lamp zone)可各別供電。一實施例中，可於該噴頭組件704內設至一或多個溫度感測器，例如高溫計(未示出)，以測量基板740與基板載件714的溫度，且該溫度數據可傳送至一控制器(未示出)，該控制器可調整各別燈區的功率以維持整個基板載件714的預定溫度分佈(temperature profile)。另一實施例中，供應至各別燈區的功率可經調整，以補償前驅物流或前驅物濃度的不均勻性。例如，若靠近一外側燈區的基板載件714區域中的前驅物濃度較低，可調整供應至該外側燈區的功率，以助於補償此區域內的前驅物耗竭情況(precursor depletion)。
該些內側與外側燈721A、721B可加熱該些基板740至約400℃至約1200℃的溫度。將可理解，本發明並不僅限於使用由內側與外側燈721A、721B所組成之陣列。任何適當的加熱源皆可使用，以確保適當地施加適宜溫度至該腔室702及腔室內的基板740。例如，在另一實施例中，該加熱源可包括電阻加熱元件(未示出)，該些電阻加熱元件與該基板載件714熱接觸(thermal contact)。
一氣體輸送系統725可包含多個氣體源，或根據欲執行之製程，某些來源可為液體源而非氣體源，在此情況下，該氣體輸送系統可包含一液體注入系統或其他裝置(例如，起泡器)以蒸發該液體。接著，在輸送至該腔室702之前，該蒸汽可與一載氣混合。可從氣體輸送系統725供應不同氣體(例如前驅物氣體、載氣、淨化氣體、清潔/蝕刻氣體或其他氣體)至個別供應管線731、732與733而供應至噴頭組件704。該些供應管線731、732與733可包含節流閥及質量流量控制器或其它種類的控制器，以監控與調節或關閉各管線中的氣流。
導管729可接收來自一遠端電漿源726的清潔/蝕刻氣體。該遠端電漿源726可經由供應管線724接收來自該氣體輸送系統725的氣體，並且將閥730設置於該噴頭組件704與遠端電漿源726之間。該閥730可開啟以容許清潔及/或蝕刻氣體或電漿經由供應管線733流入該噴頭組件704中，該供應管線733可經調適以作為用於電漿之導管。另一實施例中，設備700可能不包含遠端電漿源726，且可使用替代的供應管線配置從氣體輸送系統725輸送清潔/蝕刻氣體至該噴頭組件704以用於非電漿式清潔及/或蝕刻。
該遠端電漿源726可為適用於腔室702之清潔及/或基板740之蝕刻的射頻或微波電漿源。清潔及/或蝕刻氣體可經由供應管線724供應至該遠端電漿源726以產生電漿物種，可經由導管729及供應管線733輸送該些電漿物種以透過噴頭組件704分配至腔室702內。用於清潔應用的氣體可包括氟、氯、或其他反應性元素。
另一實施例中，氣體輸送系統725及遠端電漿源726可經適當調適，使得前驅物氣體可供應至該遠端電漿源726以產生電漿物種，該些電漿物種可經由噴頭組件704輸送，用以在例如基板740上沉積CVD層(例如III-V族膜層)。
可從噴頭組件704及/或從設置在該基板載件714下方且靠近該腔室主體703底部處的入口或管(未示出)來輸送淨化氣體(例如，氮氣)至該腔室702中。淨化氣體進入該腔室702的下方體積710，且向上流經該基板載件714與排氣環720，並進入環繞著一環形排氣通道705而設置的多個排氣口709。一排氣導管706將該環形排氣通道705連接至真空系統712，該真空系統712包含真空幫浦(未示出)。可利用閥系統707控制從該環形排氣通道705中抽出該些排放氣體的速率，而可控制該腔室702之壓力。
根據本發明實施例，於第8圖中說明及繪示HVPE沉積腔室之範例，其藉由空間侷限磊晶法在大型基板上無龜裂生長GaN及相關膜層係。第8圖為根據本發明實施例之HVPE設備800的概要圖。
設備800包含腔室802，且藉由蓋804包圍該腔室802。來自第一氣體源810的處理氣體經由氣體分配噴頭806輸送至該腔室802。一實施例中，該氣體源810含有含氮化合物。另一實施例中，該氣體源810含氨。一實施例中，亦可經由該氣體分配噴頭806或經由該腔室802之室壁808任一者來引入惰性氣體(例如，氦氣或雙原子之氮氣)。將能量源812設置於該氣體源810與該氣體分配噴頭806之間。一實施例中，該能量源812包含一加熱器。該能量源812可分裂來自氣體源810的氣體(例如，氨)，使得來自含氮氣體的氮更具反應性。
為了與來自該第一氣體源810的氣體反應，可由一或多個第二來源818輸送前驅物材料。可藉著使反應性氣體流過該前驅物源818中的前驅物上方或通過該前驅物而將該前驅物輸送到腔室802中。一實施例中，該反應性氣體包含一含氯氣體，例如雙原子的氯氣。該含氯氣體可與該前驅物源反應以形成氯化物。為提高該含氯氣體與該前驅物反應的效率，該含氯氣體可蜿蜒流過該腔室832內的晶舟區域(boat area)且可使用電阻加熱器820加熱該含氯氣體。藉著增加該含氯氣體蜿蜒流經該腔室832的滯留時間，可控制該含氯氣體的溫度。藉著提高該含氯氣體的溫度，可使氯更快速地與該前驅物反應。換言之，溫度對於氯與前驅物之間的反應而言是一種催化劑。
為了提高該前驅物的反應性，可利用位於該第二腔室832之晶舟內的電阻加熱器820加熱該前驅物。隨後可將該氯化物反應產物輸送至該腔室802中。該反應性的氯化物產物先進入管822中且平均地分佈在該管822內。該管822連接至另一個管824。當該氯化物反應產物已平均地分佈於該第一管822內之後，該氯化物反應產物進入該第二管824中。隨後該氯化物反應產物進入該腔室802，並且在該腔室802中與該含氮氣體混合以在放置於基座814上的一基板816上形成氮化物層。一實施例中，該基座814包含碳化矽。該氮化物層可包含例如n型氮化鎵。可經由排氣口826排放諸如氮氣及氯氣之其它反應產物。
藉由空間侷限磊晶法製成的III族氮化物層可用來製造發光二極體元件。例如，第9圖顯示根據本發明實施例之氮化鎵(GaN)系發光二極體(LED)的剖面圖。
參閱第9圖，GaN系LED900包含位於基板902上的n型GaN模板904，該n型GaN模板904例如為n型GaN、n型氮化銦鎵(InGaN)、n型氮化鋁鎵(AlGaN)、n型氮化銦鋁鎵(InAlGaN)，該基板902則例如為平面藍寶石基板、已圖案化藍寶石基板(PSS)、矽基板、碳化矽基板。該GaN系LED 900亦包含一多重量子井(MOW)或主動區，其是位於該n型GaN模板904上或上方的結構或膜層堆疊906(例如第9圖中所繪示，由一或複數個InGaN井/GaN阻障材料層908之場對(field pair)所組成的MQW)。該GaN系LED900亦包含位於該MQW906上或上方的p型GaN(p-GaN)層或膜堆疊910，以及位於該p-GaN層上的金屬接點或ITO層912。
LED及其相關元件可由諸如III-V族膜(特別是III族氮化物膜)組成的層所製成。本發明之部份實施例係關於在一製造工具的專用腔室中(例如在專用的MOCVD腔室)形成氮化鎵(GaN)層。在本發明的一些實施例中，GaN是二元素GaN膜，但在其他實施例中，GaN是三元素膜(例如，InGaN、AlGaN)或是四元素膜(例如，InAlGaN)。在至少一些實施例中，磊晶形成該些III族氮化物材料層。該些III族氮化物材料層可直接形成於一基板上，或是形成在設置於基板上的一緩衝層上。
將明白，本發明實施例不侷限於使用GaN作為形成於一已圖案化基板上之III-V族材料層。例如，其他實施例可包含任何能藉由氫化物氣相磊晶法(HVPE)或MOCVD或類似沉積法而適當沉積的III族氮化物磊晶膜。該III族氮化物膜可以是由III族元素或選自鎵、銦、鋁及氮中之元素所形成的二元素、三元素或四元素化合物半導體膜。即，該III族氮化物結晶膜可以是一或多種III族元素與氮之任何固態溶解物(solid solution)或合金，例如，但不限於，GaN、AlN、InN、AlGaN、InGaN、InAlN與InGaAlN。在一具體實施例中，該III族氮化物膜是氮化鎵(GaN)膜。該III族氮化物膜之厚度可介於2~500微米，且通常形成的厚度係介於2~15微米。由於例如HVPE法的高生長速率，厚度可能大於500微米。在本發明一實施例中，該III族氮化物膜具有至少3.0微米的厚度，方足以壓制貫穿式差排。此外，該III族氮化物膜可經摻雜或未經摻雜。可使用任何p型摻雜劑對該III族氮化物膜進行p型摻雜，p型摻雜劑係例如，但不限於，Mg、Be、Ca、Sr或任何具有二價電子的I族或II族元素。該III族氮化物膜可經p型摻雜，而達到介於1x1016 至1x1020 原子/立方公分(atoms/cm3 )之間的導電度。可使用任何n型摻雜劑對該III族氮化物膜進行n型摻雜，n型摻雜劑係例如，但不限於，Si、Ge、Sn、Pb或任何適合的IV、V或VI族元素。該III族氮化物膜可經n型摻雜，而達到介於1x1016 至1x1020 原子/立方公分之間的導電度。
應能理解可在一群集工具或具有一個以上之腔室的其它工具中的一專用腔室內執行上述製程，該其它工具可例如設有專用於製造LED膜層之腔室的生產線式工具。亦可瞭解到，本發明實施例不僅限於用以製造LED。舉利而言，在另一實施例中可利用文中所述方法來製造除LED以外的元件，例如，但不限於，場效電晶體(FET)元件。在此類實施例中，可能無不需要結構層頂面上的p型材料。或者，可使用n型或未經摻雜的材料來取代p型層。
因此，本案已揭示藉由空間侷限磊晶法於大型基板上無龜裂地生長GaN及其相關膜層的技術。根據本發明一實施例，藉由空間侷限磊晶法在直徑3英吋或大於3英吋的基板上形成一無龜裂GaN膜。根據本發明一實施例，無龜裂GaN膜係設置在直徑3英吋或大於3英吋的基板上。一實施例中，該基板為藍寶石基板。
102．．．藍寶石基板
104．．．六角形柱體
204．．．柱體
206．．．區塊
302．．．結構
304、304’．．．氮化鎵
306．．．已圖案化藍寶石基板
307．．．柱體
308．．．結構
310．．．結構
400．．．流程圖
402、404．．．步驟
502．．．GaN台面
504．．．柱體
602．．．GaN區塊
700．．．設備
702．．．腔室
703．．．腔室主體
704．．．噴頭組件
705．．．環形排氣通道
706．．．排氣導管
707．．．閥系統
708．．．處理體積
709．．．排氣口
710．．．下方體積
712．．．真空系統
714．．．基板載件
716．．．凹槽
719．．．下方圓頂
720．．．排氣環
721A．．．內側燈
721B．．．外側燈
724．．．供應管線
725．．．氣體輸送系統
726．．．遠端電漿源
729．．．導管
730．．．閥
731、732、733．．．供應管線
740．．．基板
766．．．反射器
800．．．HVPE設備
802．．．腔室
804．．．蓋
806．．．氣體分配噴頭
808．．．室壁
810．．．氣體源
812．．．能量源
814．．．基座
816．．．基板
818．．．第二來源/前驅物源
820．．．電阻加熱器
822．．．管
824．．．管/第二管
832．．．腔室
900．．．GaN系LED
902．．．基板
904．．．GaN模板
906．．．多重量子井/膜層堆疊
908．．．InGaN井/GaN阻障材料層之場對
910．．．p型GaN膜堆疊
912．．．金屬接觸/ITO層
第1圖顯示根據本發明實施例，形成於藍寶石基板上的複數個六角形藍寶石柱體之角度視圖。
第2圖顯示根據本發明實施例之複數個磊晶GaN區塊的平面圖，且每一個磊晶GaN區塊係形成在藍寶石基板的複數個柱體上。
第3A~3C圖顯示根據本發明實施例，藉由空間侷限磊晶法在大型基板上成長無龜裂GaN之方法中逐漸變化的結構剖面圖。
第4圖係一流程圖，以顯示根據本發明實施例於基板上製造III-V族材料之方法中的步驟。
第5圖顯示根據本發明實施例之小的GaN台面的平面圖，每個台面係形成在一區塊內的各別柱體上且最終沿著六個[112-0]方向與鄰近的GaN台面聯合在一起。
第6圖顯示根據本發明實施例之複數個GaN區塊的平面圖，每個區塊是由複數個聯合在一起的GaN台面所形成，且每個台面形成在一已圖案化基板的一各別柱體上。
第7圖為根據本發明實施例之MOCVD腔室的概要剖面圖。
第8圖為根據本發明實施例之HVPE設備的概要圖。
第9圖顯示根據本發明實施例之氮化鎵(GaN)系發光二極體(LED)的剖面圖。
502．．．GaN台面
504．．．柱體

Claims (18)

  1. 一種於一基板上製造一III-V族材料的方法，該方法包括：提供一已圖案化基板，該已圖案化基板上具有複數個柱體的不連續區塊；以及在該已圖案化基板上形成一III-V族材料，且該III-V族材料在每個不連續區塊的該些柱體之間與該些柱體上為連續，但在該些不連續區塊之間為不連續，以形成該III-V族材料的空間侷限磊晶區域。
  2. 如申請專利範圍第1項所述之方法，其中在該已圖案化基板上之每個不連續區塊的該些柱體上形成該III-V族材料的步驟包括：形成該III-V族材料，以使得在每個不連續區塊內之所有柱體之間的該III-V族材料聯合在一起。
  3. 如申請專利範圍第1項所述之方法，其中一無龜裂GaN膜形成於該已圖案化基板上，且該已圖案化基板具有3英吋或大於3英吋之直徑。
  4. 如申請專利範圍第3項所述之方法，其中該已圖案化基板係一已圖案化藍寶石基板。
  5. 如申請專利範圍第3項所述之方法，其中該已圖案化基板係一已圖案化矽基板。
  6. 如申請專利範圍第1項所述之方法，其中一區塊內之該些柱體的間距係小於相鄰區塊中之最外圍柱體之間的距離。
  7. 如申請專利範圍第6項所述之方法，其中該區塊的該些柱體形成一六角形圖案。
  8. 如申請專利範圍第7項所述之方法，其中每一個該區塊的該些柱體具有多個垂直側壁。
  9. 一種上方配置有一III-V族材料的基板，包括：一已圖案化基板，該已圖案化基板上具有複數個柱體的不連續區塊；以及一III-V族材料，位於該已圖案化基板上，該III-V族材料在每個該不連續區塊的該些柱體之間與該些柱體上為連續，但在該些不連續區塊之間為不連續，以提供多個該III-V族材料的空間侷限磊晶區域。
  10. 如申請專利範圍第9項所述之基板，其中一區塊內之該些柱體的間距係小於相鄰區塊中之最外圍柱體之間的距離。
  11. 如申請專利範圍第10項所述之基板，其中該區塊的該些柱體形成一六角形圖案。
  12. 如申請專利範圍第9項所述之基板，其中該已圖案化基板係一已圖案化藍寶石基板。
  13. 一種上方配置有一III-V族材料的基板，包括：一已圖案化基板，直徑為3英吋或大於3英吋，且該已圖案化基板上具有複數個柱體的不連續區塊；以及一無龜裂氮化鎵(GaN)膜，設置於該已圖案化基板上，該無龜裂氮化鎵(GaN)膜在每個該不連續區塊的該些柱體之間與該些柱體上為連續，但在該些不連續區塊之間為不連續，以提供多個該無龜裂氮化鎵(GaN)膜的空間侷限磊晶區域。
  14. 如申請專利範圍第13項所述之上方配置有III-V族材料的該基板，其中該已圖案化基板係一已圖案化藍寶石基板。
  15. 如申請專利範圍第13項所述之上方配置有III-V族材料的該基板，其中該已圖案化基板係一已圖案化矽基板。
  16. 如申請專利範圍第13項所述之上方配置有III-V族材料的該基板，其中一區塊內之該些柱體的間距係小於相鄰區塊中之最外圍柱體之間的距離。
  17. 如申請專利範圍第16項所述之上方配置有III-V族材料的該基板，其中該區塊之該些柱體形成一六角形圖案。
  18. 如申請專利範圍第17項所述之上方配置有III-V族材料的該基板，其中每一個該區塊之該些柱體具有多個垂直側壁。
TW100106026A 2010-02-23 2011-02-23 藉由空間侷限磊晶法生長iii-v族材料層 TWI499085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30731410P 2010-02-23 2010-02-23
US13/025,971 US8716049B2 (en) 2010-02-23 2011-02-11 Growth of group III-V material layers by spatially confined epitaxy

Publications (2)

Publication Number Publication Date
TW201145582A TW201145582A (en) 2011-12-16
TWI499085B true TWI499085B (zh) 2015-09-01

Family

ID=44475762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106026A TWI499085B (zh) 2010-02-23 2011-02-23 藉由空間侷限磊晶法生長iii-v族材料層

Country Status (3)

Country Link
US (1) US8716049B2 (zh)
TW (1) TWI499085B (zh)
WO (1) WO2011106215A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2011124323A (ja) * 2009-12-09 2011-06-23 Disco Abrasive Syst Ltd 発光デバイス、発光デバイスの製造方法および発光デバイス素材の加工装置
US9450143B2 (en) * 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
CN104885234A (zh) * 2013-01-08 2015-09-02 皇家飞利浦有限公司 用于增强的光提取效率的成形led
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
GB201415119D0 (en) 2014-08-27 2014-10-08 Ibm Method for fabricating a semiconductor structure
JP6156402B2 (ja) * 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
TWI569464B (zh) * 2015-10-22 2017-02-01 隆達電子股份有限公司 化合物半導體薄膜結構
US9735010B1 (en) 2016-05-27 2017-08-15 International Business Machines Corporation Fabrication of semiconductor fin structures
US10249492B2 (en) 2016-05-27 2019-04-02 International Business Machines Corporation Fabrication of compound semiconductor structures
PL3460858T3 (pl) * 2017-09-20 2020-11-16 Instytut Technologii Materialów Elektronicznych Sposób wytwarzania kolumnowych struktur elektroluminescencyjnych UV i struktury wytworzone tym sposobem
US10840093B2 (en) 2018-09-11 2020-11-17 International Business Machines Corporation Fabrication of semiconductor substrates
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160232A1 (en) * 2000-06-19 2003-08-28 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US20040048471A1 (en) * 2000-09-18 2004-03-11 Hiroaki Okagawa Semiconductor base material and method of manufacturing the material
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
US20050164418A1 (en) * 2001-04-24 2005-07-28 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0659911A1 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
US20110163323A1 (en) * 1997-10-30 2011-07-07 Sumitomo Electric Industires, Ltd. GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
WO2000055893A1 (fr) 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
ATE528421T1 (de) 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
KR100632760B1 (ko) 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
US6818465B2 (en) * 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP3997827B2 (ja) 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US7261775B2 (en) * 2003-01-29 2007-08-28 Ricoh Company, Ltd. Methods of growing a group III nitride crystal
JP4588380B2 (ja) 2003-08-18 2010-12-01 ローム株式会社 半導体発光素子
KR100624449B1 (ko) 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US7928447B2 (en) * 2006-07-17 2011-04-19 Sumitomo Electric Industries, Ltd. GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US9515218B2 (en) * 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160232A1 (en) * 2000-06-19 2003-08-28 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US20040048471A1 (en) * 2000-09-18 2004-03-11 Hiroaki Okagawa Semiconductor base material and method of manufacturing the material
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
US20050164418A1 (en) * 2001-04-24 2005-07-28 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
TW201145582A (en) 2011-12-16
WO2011106215A3 (en) 2011-11-24
US8716049B2 (en) 2014-05-06
US20110204378A1 (en) 2011-08-25
WO2011106215A2 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
US9196795B2 (en) Formation of group III-V material layers on patterned substrates
US9431477B2 (en) Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8110889B2 (en) MOCVD single chamber split process for LED manufacturing
US20130023079A1 (en) Fabrication of light emitting diodes (leds) using a degas process
US20110244663A1 (en) Forming a compound-nitride structure that includes a nucleation layer
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
US20110227037A1 (en) Enhancement of led light extraction with in-situ surface roughening
WO2010129292A4 (en) Cluster tool for leds
CN102449743A (zh) 用于后续高温第三族沉积的基材预处理
US20120315741A1 (en) Enhanced magnesium incorporation into gallium nitride films through high pressure or ald-type processing
US20110207256A1 (en) In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US20120227667A1 (en) Substrate carrier with multiple emissivity coefficients for thin film processing
US20120258580A1 (en) Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
US20120258581A1 (en) Mocvd fabrication of group iii-nitride materials using in-situ generated hydrazine or fragments there from
US20120015502A1 (en) p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
US20110263111A1 (en) Group iii-nitride n-type doping
US20120083060A1 (en) Integration of cluster mocvd and hvpe reactors with other process chambers
US8318522B2 (en) Surface passivation techniques for chamber-split processing
US20110140071A1 (en) Nano-spherical group iii-nitride materials
KR101481540B1 (ko) 화학기상 증착장치
KR20190097585A (ko) Hvpe반응기