CN102576663A - 在图案化基材上藉由氢化物气相外延法(hvpe)形成三族氮化物结晶膜的方法 - Google Patents

在图案化基材上藉由氢化物气相外延法(hvpe)形成三族氮化物结晶膜的方法 Download PDF

Info

Publication number
CN102576663A
CN102576663A CN2010800419231A CN201080041923A CN102576663A CN 102576663 A CN102576663 A CN 102576663A CN 2010800419231 A CN2010800419231 A CN 2010800419231A CN 201080041923 A CN201080041923 A CN 201080041923A CN 102576663 A CN102576663 A CN 102576663A
Authority
CN
China
Prior art keywords
iii
nitride film
film
crystal orientation
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800419231A
Other languages
English (en)
Other versions
CN102576663B (zh
Inventor
O·克利里欧科
Y·梅尔尼克
小尻英博
石川哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102576663A publication Critical patent/CN102576663A/zh
Application granted granted Critical
Publication of CN102576663B publication Critical patent/CN102576663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种沉积高品质低缺陷的单晶三族氮化物膜的方法。在此提供具有多个特征结构的图案化基材，该基材具有以间隔空间隔开的倾斜侧壁。三族氮化物膜是通过氢化物气相外延(HVPE)制程而沉积在图案化基材上。HVPE沉积制程形成三族氮化物膜，该三族氮化物膜在特征结构之间的间隔空间中具有第一晶体取向，而在倾斜侧壁上具有不同的第二晶体取向。间隔空间中的第一晶体取向接着蔓延盖过侧壁上的第二晶体取向，并且在制程中调转且终结形成于第一晶体取向中的贯穿式位错。

Description

在图案化基材上藉由氢化物气相外延法(HVPE)形成三族氮化物结晶膜的方法
本申请主张受益于美国临时申请案61/226,440并主张其优先权，该案于2009年7月17日提出申请，在此并入全文作为参考。
背景
1.领域
本发明的实施例描述一种通过HVPE在图案化基材上以高生长速率制造高品质低位错密度的三族氮化物层的方法。
现有技术的讨论
逐渐发现到三族氮化物半导体在各种半导体器件(诸如发光二极管(LED)、激光二极管(LD)及例如高电子迁移率晶体管(HEMT)、异质结双极晶体管(HBT)等电子器件)的发展与制造中具有与日俱增的重要性。在形成该些半导体器件中一项重要的需求是制造适合厚度且具有平滑表面及低位错密度的三族氮化物层，诸如氮化镓层(GaN)。
目前三族氮化物层是通过金属有机化学气相沉积(MOCVD)技术形成。在许多应用中三族氮化物的使用因非常高的位错密度(通常是在109-1011cm-2的范围)而受限。由于使用晶格不匹配的基材(诸如蓝宝石)而形成该些位错。外延侧向过度生长(ELOG)已被用于减少由MOCVD技术生长的氮化镓(GaN)层的位错密度。然而，此技术最佳只提供范围在108-109cm-2的位错密度。只有在狭窄的视窗区域上能利用约106cm-2的较低位错密度。亦已建议使用图案化蓝宝石基材(PSS)与ELOG以改善MOCVD生长的氮化镓层的品质。此结合尽管是一项改善，但仍尚未提供高度结晶品质的膜。此结合已提供分别在(002)结晶面中210arcsec(弧秒)与(102)结晶面中240arcsec的双晶X光衍射(DCXRD)的半高全宽(FWHM)报告值。FWHM为已知的用于监控结晶品质的技术。
发明内容
一种沉积高品质低缺陷的单晶三族氮化物膜的方法。在此提供具有多个特征结构的图案化基材，该多个特征结构具有以间隔空间隔开的倾斜侧壁。三族氮化物膜是通过氢化物气相外延(HVPE)制程而沉积在图案化基材上。HVPE沉积制程形成三族氮化物膜，该三族氮化物膜在特征结构之间的间隔空间中具有第一晶体取向，而在倾斜侧壁上具有不同的第二晶体取向。间隔空间中的第一晶体取向接着蔓延盖过侧壁上的第二晶体取向，并且在制程中调转且终结形成于第一晶体取向中的贯穿式位错。
附图说明
图1A绘示图案化基材上以HVPE形成的三族金属氮化物外延膜的形成的剖面视图。
图1B绘示可形成在三族氮化物膜上的示范性LED器件层。
图2A绘示根据本发明的实施例的在基材上形成的特征结构图案的顶视图。
图2B是绘示图2A中的图案的剖面视图。
图2C是绘示根据本发明的实施例的在基材上形成的特征结构图案的顶视SEM图。
图3A至图3F绘示在图案化蓝宝石基材上形成单晶氮化镓(GaN)膜的方法。
图4是根据一个实施例的HVPE设备400的概略图。
图5是根据另一实施例的设备500的概略等角视图。
图6A是根据另一实施例的处理腔室600的概略等角视图。
图6B是图6A的概略剖面视图。
图7是根据另一实施例的处理腔室700的概略剖面视图。
图8是根据一个实施例的前驱物源800的概略剖面视图。
图9是根据另一实施例的前驱物源900的概略剖面视图。
图10概略绘示根据一个实施例的处理腔室内的浮力。
图11概略绘示根据一个实施例的处理腔室内的热分布。
图12A绘示氮化镓晶体的晶体取向。
图12B绘示根据本发明的实施例的可用于形成图案化蓝宝石基材的平面蓝宝石基材。
图13绘示根据本发明的实施例的气体流动时序图表以及基材温度曲线图，该些图可用于形成单晶氮化镓膜。
图14A与图14B是根据本发明的实施例的形成在图案化蓝宝石基材上的氮化镓膜的透射电子显微镜(TEM)图像。
图15绘示沉积温度、沉积压力以及三族元素源上方的Cl2流速等沉积参数如何影响(0001)晶体取向膜的垂直与侧向HVPE生长速率。
实施方式
本发明的实施例包括在图案化基材上形成高品质低缺陷密度三族氮化物膜的方法。本发明针对特定细节加以描述，以提供公众透彻了解本发明。本领域的技术人员将了解到无须该些特定细节即可操作本发明。在其他范例中，不详细描述公知半导体制程与设备，以不至于非必要性地混淆本发明。
本发明是一种形成高品质低缺陷密度的三族氮化物结晶膜的方法。根据本发明的实施例，三族氮化物结晶半导体膜在图案化基材上通过氢化物气相外延(HVPE)沉积制程而形成。本发明的实施例利用期望形状、间距、高度及节距的基材特征结构，以使高品质三族氮化物膜得以生长于其上。该特征结构的形状、尺寸与节距伴随高生长速率以及控制HVPE生长的侧向与垂直分量的能力致使沿(0002)生长方向上的贯穿式位错(TD)终结，且因而防止该贯穿式位错增长进入三族氮化物膜块体。
在特定实施例中，提供具有倾斜侧壁的特征结构，其在与特定HVPE沉积参数结合的时候，致使三族氮化物膜在特征结构之间的平坦表面上以第一晶体取向及快速的生长速率生长，并且在倾斜侧壁上以第二晶体取向与缓慢生长速率生长。当快速生长速率下的晶体取向从特征结构间的间隔空间生长时，其侧向上的生长与侧壁上缓慢生长的晶体取向重迭，并且开始形成倾斜的生长晶面(facet)。由于基材与三族氮化物间大规模的晶格不匹配而在特征结构间的间隔空间起始的贯穿式位错向上增长，但之后在抵达晶面时侧向转弯朝向倾斜侧壁，而造成终结。故，这就是特征结构尺寸、形状与间距和HVPE沉积参数的特定结合，能实现此终结贯穿式位错的独特方法，并且能实现高品质低缺陷密度的单晶三族氮化物膜。
图1A绘示根据本发明实施例的在图案化基材102上以氢化物气相外延(HVPE)沉积法形成的三族氮化物外延或单晶膜108。图案化基材102包括多个间隔开的特征结构104，该些特征结构有助于形成低位错密度的块体膜108。缓冲层106可在三族氮化物膜108与图案化基材102之间形成。特征结构104含有呈角度的侧壁，如图1A所示。HVPE沉积制程形成三族氮化物膜108与三族氮化物膜120，该三族氮化物膜108在特征结构104之间的间隔空间中具有第一晶体取向，而三族氮化物膜120具有有别于第一晶体取向的第二晶体取向。在实施例中，三族氮化物120形成为具有介于0.1-1.0微米之间的厚度。在本发明的实施例中，侧壁上的三族氮化物120具有(11-00)晶体取向，而在间隔空间中的三族氮化物具有(0002)晶体取向。在本发明的实施例中，侧壁上的三族氮化物膜120为圆柱状纳米晶膜，该纳米晶膜具有多个对齐的纳米晶体，实质上垂直于倾斜侧壁延伸。或者，三族氮化物膜120可为具有相当高度结合贯穿式位错(TDD)的三族氮化物膜。形成在特征结构间的间隔空间中的三族氮化物膜108侧向蔓延盖过侧壁107上的三族氮化物膜120，如图1A所示。
图案化基材102可为任何适合的图案化单晶基材，三族氮化物外延膜108可形成于该基材上。图案化基材102可由以下所述的基材所形成(但不以此为限)：蓝宝石(Al2O3)基材、硅(Si)基材、碳化硅(SiC)基材、金刚石上覆硅(SOD)基材、石英(SiO2)基材、玻璃基材、氧化锌(ZnO)基材、氧化镁(MgO)基材、氧化锂铝(LiAlO2)基材以及单晶硅基材。此外，该基材可为复合式基材，诸如包括两种以上不同结晶膜的基材。可通过例如将一个基材上的外延层传送到具有第二外延结构的第二基材而形成此类基材。亦能通过例如提供单晶硅基材，然后生长一个或多个具有中间晶格常数的不同结晶膜的缓冲层成为最终期望的结晶膜(例如蓝宝石(Al2O3))，而形成复合式基材。会将顶膜形成得够厚，以致特征结构能够形成在顶膜中。任何已知的方法(诸如遮罩与蚀刻法)可用于从平面基材形成特征结构104而创造图案化基材102。
在特定实施例中，图案化基材102是(0001)图案化蓝宝石基材(PSS)，具有离c平面(c-plane)为0.20的切角(off cut angle)。在较佳实施例中，基材是图案化(0001)蓝宝石基材，具有离c平面大于0.35°的切角，且大体上在0.35°至0.8°之间，理想上是约0.5°从而形成具有平滑如镜的表面的三族氮化物膜。在制造LED时使用图案化蓝宝石基材是理想的，因为他们增加了光提取效率，其完全实用于制造新一代的固态发光器件。
三族氮化物膜108可为任何三族氮化物外延膜，能够适于通过氢化物气相外延沉积法沉积。三族氮化物膜108可为由一种或多种三族元素(选自镓、铟和铝)与氮形成的二元、三元或四元化合物半导体膜。意即，三族氮化物结晶膜108可为一种或多种三族元素与氮的任何固态溶液或合金，诸如(但不限于)GaN、AlN、InN、AlGaN、InGaN、InAlN与InGaAlN。在特定实施例中，三族氮化物膜为氮化镓(GaN)膜。三族氮化物膜可具有2微米至500微米之间的厚度，且一般形成于2微米至5微米之间。亦可能具有大于500微米的厚度，因HVPE的高生长速率之故。在本发明的实施例中，三族氮化物膜具有至少3.0微米的厚度，以充分抑制贯穿式位错。
此外，三族氮化物膜108可以是掺杂的或不掺杂的。三族氮化物膜108可使用任何p型掺杂剂进行p型掺杂，诸如(但不限于)使用Mg、Be、Ca、Sr或任何具有一个或两个价电子的一族或二族元素。三族氮化物膜108可被p型掺杂至介于1×1016至1×1020atom/cm3(原子/立方厘米)之间的导电层级。可使用任何n型掺杂剂使三族氮化物108进行n型掺杂，该些n形掺杂剂是诸如(但不限于)Si、Ge、Sn、Pb或任何适合的四族、五族或六族元素。三族氮化物膜108可被n型掺杂至介于1×1016至1×1020atom/cm3(原子/立方厘米)之间的导电层级。
缓冲层106可为任何适当的三族氮化物结晶层。缓冲层106可为包含一种或多种三族元素与氮的固态溶液的二元、三元或四元膜。缓冲层106可为任何结晶膜，其与待形成的三族氮化物结晶膜晶格匹配(即，具有相同的立方结构)。缓冲层106的晶格常数大体上介于图案化基材102的晶格常数与三族氮化物膜108的晶格常数之间，以更佳地匹配基材102并且提供热稳定性。缓冲层106理想上是通过HVPE且与三族氮化物膜108一并原位形成(即在相同的腔室中且不破真空)。缓冲层106不限于本体的氮化物材料，而可使用其他对GaN层晶格匹配的膜层：诸如(但不限于)ZnO、LiAlO2及SiC。或者，缓冲层106可形成于个别腔室及/或通过不同制程形成，诸如MOCVD、PVD或等离子体处理。在本发明的实施例中，缓冲层106形成为介于10nm至100nm之间的厚度，但厚度可改变且在某些情况中厚度高达0.5-1.0μm。
一个或数个额外的器件层110可形成于三族氮化物外延膜108顶部上，该器件层110可为制造期望的半导体器件所需者，诸如发光二极管(LED)、激光二极管(LD)或诸如高电子迁移率晶体管(HEMT)、异质结双极晶体管(HBT)及量子阱器件等电子器件。举例而言，在制造发光二极管(LED)中，额外器件层110可包括形成在三族氮化物膜108上的LED器件层112。
图1B绘示LED器件层112的范例，该LED器件层112可包括n型接触层114、有源区116、电子阻挡层118、与p型接触层120。有源区116可包含单一或多重量子阱130(诸如InGaN)，该量子阱形成于单一或多重势垒层134(诸如GaN)上。形成LED器件层112于平滑、低缺陷密度的三族氮化物膜118上使得LED器件的内部量子效率(IQE)与光提取增强。
图案化基材102可含有任何特征结构104的图案。图案化基材102可含有特征结构104的图案，该图案与HVPE沉积制程结合，导致形成平滑度与缺陷密度有所变化的块体单晶三族氮化物膜。在一个实施例中，图案化基材102可含有任何特征结构104的图案，该图案与HVPE沉积制程结合，导致形成平滑的块体单晶三族氮化物膜。图2A至图2C绘示特征结构图案200的范例，该图案造成由HVPE形成的平滑、低缺陷密度的三族氮化物外延结晶层。图2A是特征结构图案200的顶视图，而图2B为剖面图。图2C是特征结构图案的顶视图的扫描式电子显微镜(SEM)的图像，该特征结构图案可用于形成根据本发明实施例的高品质无缺陷的三族氮化物膜。
本发明的实施例中，图案化基材102含有多个具有锥形的特征结构104。在特殊的实施例，特征结构104具有锥形部分202以及基底部分204。在本发明的实施例中，特征结构104具有尖顶部分206，该尖顶部分具有尖锐点以防止过度生长。在实施例中，尖顶206具有小于145度的角度(θ)，且理想上小于110度。此外，在实施例中，特征结构104具有相对于基材102的x-y平面形成实质上90度角的基底部分204。在实施例中，基底部分204仅呈现一小部分，诸如少于特征结构104的总高度的5％。在一些实施例中，不存在基底部分，而特征结构仅由锥形部分202构成。在本发明实施例中，特征结构104具有倾斜侧壁或表面107，该表面以介于30度至60度之间的角度α从基材平而(x-y平面)延伸，如图2B所示。
在本发明的实施例中，特征结构104具有介于0.7至1.5微米之间的高度208，且理想上为约1.0微米。在本发明的实施例中，特征结构104具有介于1.0至4.0微米之间的直径210，且理想上为约2.0-3.0微米。在本发明的实施例中，特征结构104的直径对高度比为大约小于3∶1，且理想上小于2∶1。在实施例中，特征结构104由间隔212隔开，该间隔212介于0.5至1.5微米之间，理想上为约1.0微米。此外，如图2A中所示，每一特征结构104理想上与每一相邻特征结构为以相等距离隔开。在实施例中，特征结构104具有介于1.5至5.0微米之间的节距214，理想上为约3.0微米，其中该节距定义为相邻尖顶206之间的距离。在本发明的实施例中，图案200的特征结构间距212对高度208比率为约1∶1。
针对特定特征结构以及图案描述本发明，该些特征结构与图案可用于形成根据本发明实施例的高品质低缺陷三族氮化物膜，只要特征结构在与适合的HVPE沉积制程结合时能形成三族氮化物膜且该三族氮化物膜在特征结构之间的间隔空间中具有第一晶体取向而在特征结构的倾斜侧壁上具有不同的第二晶体取向，则在不背离本发明的范畴的情况下，可使用其他特征结构与图案。举例而言，尽管特征结构104理想上具有尖锐点，以防止贯穿式位错从(0002)生长方向起始，然而该特征结构可包括圆形的顶部。此外，尽管特征结构104理想上具有小型基底部分204(诸如少于总特征结构高度的5％)，但是特征结构104可形成为具有大型基底部分204(诸如大于50％的总特征结构高度)。在此类情况中，可在基底部分的垂直侧壁上形成具有第三晶体取向的三族氮化物膜。进一步言之，尽管特征结构104理想上为具有锥形部分与圆形侧壁107的锥状特征结构，然而特征结构104可具有刻面侧壁，诸如金字塔形，且具有多个由不同平面形成的具角度的侧壁。
图3A至图3F绘示根据本发明实施例的形成高品质低缺陷密度单晶三族氮化物膜的方法。尽管针对较佳的形成单晶氮化镓(GaN)的方法描述本发明，然在此描述的教示可相等地应用至其他三族氮化物，包括(但不限于)氮化铟(InN)及氮化铝(AlN)，乃至于三元三族氮化物，诸如AlGaN、InGaN与InAlN，以及四元三族氮化物，诸如InGaAlN。氮化镓(GaN)单晶膜形成于图案化蓝宝石基材(PSS)300上。在本发明的实施例中，蓝宝石基材是具有多个特征结构302形成于其中的(0001)蓝宝石基材。图案化蓝宝石基材300可通过沿c平面以离(0001)或c平面0.1度至1.50度切角切锯蓝宝石(Al2O3)晶体或熔块而形成。在本发明的实施例中，蓝宝石晶体是以离c平面大于0.35度的偏移角度切割，且大体上是介于0.35度至0.65度之间，理想上是离c平面以约0.5度的切角切割。此举产生具有平坦表面(x-y平面)的基材或晶圆(如图12B所示)，具有在z方向延伸但稍微以该切角偏移的(0001)晶体取向。离c平面大于0.35度且大体上介于0.35度至0.65度之间的大切角使具有非常平滑表面的块体单晶三族氮化物膜(特别是具有平滑表面的单晶氮化镓(GaN)膜)得以形成。
当GaN膜生长于蓝宝石晶体的c平面上时，GaN膜会依循蓝宝石基材的晶体取向并且生成在z方向上具有(0002)晶体取向的极性氮化镓(GaN)膜。
在本发明的实施例中，当期望非极性氮化镓(GaN)单晶膜时，可从蓝宝石晶体沿m平面切割基材。形成在蓝宝石基材的m平面上的氮化镓膜会模仿基材晶体取向并且形成非极性单晶氮化镓膜。本发明的另一实施例中，当期望半极性氮化镓(GaN)膜时，可从蓝宝石晶体沿a平面或r平面切割基材。形成于在蓝宝石基材的a平面或r平面上的氮化镓膜将会是半极性单晶膜。
特征结构302随后可形成至平面蓝宝石基材中，以生成具有任何适当特征结构图案的图案化基材，该些图案诸如显示于图2A至图2C及针对该三图描述的图案。可通过任何适合的技术形成特征结构302，诸如通过遮罩平面蓝宝石基材的几个部分，随后用例如湿式蚀刻剂或电浆蚀刻剂蚀刻蓝宝石基材。应注意到，因为通过蚀刻平面蓝宝石(Al2O3)基材以形成特征结构302，故特征结构302为蓝宝石(Al2O3)特征结构。
诸如特征结构302的尺寸、形状、间隔的特征结构图案特质是经过挑选，使得在结合特定HVPE沉积制程使用时，形成低缺陷、平滑、高品质块体单晶氮化镓膜。在本发明的实施例中，特征结构302为均等间隔的锥状特征结构，具有由呈角度的多个侧壁306所产生的尖锐点304，例如关于图2A至图2C所描述与绘示。在本发明的实施例中，侧壁以离基材表面呈30度至60度的角度倾斜。在本发明的一实施例中，特征结构302的高度介于0.7微米至1.5微米之间，并且理想上为约1微米。在本发明的实施例中，特征结构302的直径介于1.0微米至4.0微米之间，且理想上介于约2.0微米至3.0微米之间。在本发明的实施例中，特征结构302彼此之间以约0.5至1.5微米的距离均等地间隔开来，此距离理想上为约1.0微米。在本发明的实施例中，特征结构的直径/间隔比率为2∶1至3∶1之间。在本发明的特定实施例中，图案化基材300是(0001)基材，具有离c平面约0.5度的切角，且具有均等间隔的锥状特征结构，该特征结构高度为约1微米，直径为约2微米，且间隔为约1微米。
在本发明的实施例中，单晶氮化镓(GaN)膜是通过原位制程形成，其中在氮化制程中，氮化铝(AlN)缓冲层以及块体氮化镓层全部形成在氢化物气相外延反应器的单一腔室中而无须破真空。图13绘示源气体时序图表1302以及温度时序图表1304，该二图表绘示何时氮源气体(例如NH3)、镓源气体(例如GaCl及/或GaCl3)以及铝源气体(例如AlCl3)馈送进入腔室以及在氮化步骤、AlN缓冲层形成步骤及氮化镓(GaN)形成步骤期间基材的温度。适合的HVPE反应器与其使用方法是针对图4至图11加以说明与描述。
本发明的实施例中，形成氮化镓膜是开始于可任选的氮化制程，其中该图案化蓝宝石基材(PSS)暴露于氮化制程。该氮化制程形成一些氮化铝(AlN)及/或氧氮化铝(AlON)单层(图中未示)覆于包括特征结构302的基材表面上。可通过将基材300放进氢化物气相外延(HVPE)反应器的腔室中而执行氮化制程，该腔室随后可用于形成氮化镓单晶膜。在本发明的一实施例中，基材放置在HVPE反应器中并且加热至介于约980℃至1100℃的温度(此温度理想上为约1040℃)达5至10分钟，压力为介于100至500torr之间且理想为450torr，同时将介于约3-6slm的NH3与3slm的N2流进腔室。
接着，薄的缓冲层形成于图案化基材300上。在本发明的实施例中，形成低温氮化铝(AlN)单晶缓冲层。可通过将基材温度降低至介于640℃至680℃的温度(此温度理想上为约660℃)同时将腔室压力维持在介于100至500torr之间(理想上为450torr)而形成AlN/AlON缓冲层。以3-6slm的流速将氨气(NH3)馈送进入腔室以提供氮源。在本发明的实施例中，与具有流速为3-6slm的N2载气一起将氨源气体馈送进入腔室。此外，三氯化铝(AlCl3)馈送进入腔室做为铝源。在本发明的实施例中，通过流入10-100sccm的Cl2气体于含有固态铝(Al)且加热至约550℃温度的舟皿上而形成AlCl3源气体。在本发明的实施例中，AlCl3源气体与具有流速为3-6slm的N2载气一起馈送进入腔室。将N2载气馈送至AlCl3气体线路的后方舟皿或者是含铝的舟皿的下游处。AlCl3气体馈送至腔室达介于30秒至150秒之间的时间。HVPE沉积制程在特征结构302之间的平坦表面308上形成具有约10-100nm的厚度的单晶氮化铝(AlN)层310，并且在锥状特征结构302的侧壁306上形成具有厚度介于10-100埃的氮氧化铝(AlON)的极薄层312。据此，在本发明实施例中，可将缓冲层视为AlN/AlON缓冲层310/312。应考虑到，因为在特征结构之间的间隔空间318中AlN晶体取向的生长速率远比锥体侧壁312上的AlN晶体取向生长速率大，故基本上氮化铝(AlN)没有机会或仅有极微的机会在短暂沉积时间内形成在侧壁306上。
接着如图3C所绘示，氮化镓(GaN)单晶膜形成覆于AlN/AlON缓冲层310/312上。氮化镓单晶膜是通过HVPE形成，且理想上是与低温AlN/AlON缓冲层原位形成(即，在相同腔室中而不破真空)。在本发明的实施例中，氮化镓单晶膜与AlN/AlON层原位外延沉积，这是通过将沉积温度增加到介于1050℃-1120℃的温度并且产生介于100至500torr之间的腔室压力(理想上为介于250-450torr之间)而达成。以15-25slm的流速将氨气(NH3)馈送进入腔室，以提供氮源。在本发明的实施例中，NH3源气体与具有流速为3-6slm的N2载气一并馈送进入腔室。将氯化镓(GaCl)馈送进入反应腔室以提供镓源。在本发明实施例中，GaCl/GaCl3源气体是通过以10-250sccm的速率将氯气流过含有液态镓的舟皿(加热至约800℃的温度)上方而形成。尽管GaCl与GaCl3二者氯化物在该些条件(大于550℃的温度)下生成，然而GaCl仍较占优势。在实施例中，GaCl源气体与具有流速为5-20slm的N2载气一并馈送进入腔室。将N2载气馈送至GaCl气体线路的后方舟皿或者是含镓的舟皿的下游处。
图3C绘示约一分钟沉积时间后氮化镓膜的形成。如图3C所示，氮化镓(GaN)膜314形成于在特征结构之间的间隔空间或谷地310中的氮化铝膜上，且氮化镓膜316形成在特征结构302的侧壁306上所形成的AlON膜上。生长在间隔空间308中的单晶氮化铝膜314匹配蓝宝石基材的晶体取向，而因此具有(0002)晶体取向且在(0002)晶体方向上垂直生长。图12A绘示氮化镓晶体，图中显示其各种平面以及(0002)取向的晶体的垂直(0002)与侧向(112-0)的生长方向。生长于特征结构302的侧壁306上的氮化镓膜316的晶体取向有别于生长于间隔空间308中的GaN 314的(0002)晶体取向。在本发明实施例中，形成于倾斜侧壁306上的GaN膜316具有实质垂直于倾斜侧壁306生长的(11-00)晶体取向，如图3C所示。因为对HVPE所形成的氮化镓膜而言，(0002)生长方向具有最高的生长速率，故形成于间隔空间中的氮化镓膜314以高出许多的速率生长(比侧向生长速率高5至10倍)，造成间隔空间308中的氮化镓膜314比形成于锥体侧壁上的(11-00)氮化镓膜316厚得多。在大约沉积一分钟后，约770nm的(0002)晶体取向的单晶氮化镓(GaN)形成于锥体之间的间隔空间308中，同时只有约160nm的(11-00)晶体取向的氮化镓形成于锥体302的侧壁306上。
此外，应注意到因为特征结构之间的平坦区域308及锥体的侧壁306上成核及生长的化学物质不同，故平坦区域308上的氮化镓膜314形成为单晶膜，而侧壁306上的氮化镓膜316形成为纳米晶膜或微晶膜，或者是具有相当高贯穿式位错(TDD)的氮化镓膜。在实施例中，微米晶/纳米晶的氮化镓(GaN)膜316具有多个对齐的纳米晶体，该些晶体实质上垂直于锥形特征结构302的侧壁306，因而形成圆柱状纳米晶膜或微米晶膜316。圆柱状纳米晶体大约与(0002)生长方向呈20度倾斜，并且具有(11-00)晶体取向，如图3C所示。圆柱状纳米晶氮化镓膜316趋于在朝向锥体基座处长得比在侧壁中心处稍薄。此外，尽管圆柱状纳米晶膜316显示为在锥体的双侧上对称生长，然在有时其能够以非对称方式生长，使得一侧长得比另一侧快速。应想得到导致较厚侧壁生长的更高生长速率是由于生长膜与下方蓝宝石基材之间的较佳外延关系。此外，因为特征结构具有充分尖锐的点304(角度诸如小于145度，理想上为小于110度)，且非圆形或平坦顶部，故仅有圆柱状纳米晶氮化镓316生长于该特征结构上，且没有在(0002)生长方向中的贯穿式位错起始于该特征结构中。
因为间隔空间308中的单晶GaN膜314比侧壁上的圆柱状纳米晶GaN膜316长得快许多，所以单晶GaN膜314的侧向生长开始蔓延盖至侧壁306上的圆柱状纳米晶膜316，并且开始形成倾斜生长晶面318。需注意到(0002)取向的氮化锗膜314的侧向生长分量是在(112-0)方向，如图12A所绘。此外，如图3C所绘示，由于蓝宝石基材与形成在间隔空间308中的单晶GaN膜314之间有巨大的晶格不匹配，因此大量的贯穿式位错320形成于(0002)生长方向上的氮化镓膜314中。当形成于侧壁上的较薄的氮化晶膜316被谷地的氮化镓膜314所蔓延覆盖而产生晶面318，贯穿式位错快速地反转(即做90度转弯)朝向锥体，如图3C所绘示。需注意到，螺旋及边缘部分的型式的位错皆朝锥体反转。此外从锥体成核的a型侧向位错与从特征结构间的间隔空间成核的贯穿式位错一起湮灭。
此外，当沉积发生时，小型空洞322在圆柱状纳米晶氮化镓膜316与单晶氮化镓层314之间的界面处发展，如图3C所示。在界面处形成的小型空洞能够帮助消除后续形成的块体无裂隙单晶氮化镓(GaN)膜中的应力。
图3D绘示大约沉积五分钟后的氮化镓膜的形成。在此时，氮化镓膜314已几乎全然蔓延盖住圆柱状纳米晶膜316，但该层尚未完全聚结于锥体尖顶304上。大型膜孔(pit)324直接在锥体尖顶304上置中。因为谷地中单晶氮化镓膜314垂直的(0002)生长速率比单晶氮化物膜314的侧向(112-0)生长速率大得多，故锥体的蔓延状况是缓慢的，且会发展大型晶面320。注意到在锥体之间的间隔空间中(0002)生长方向中的贯穿式位错继续在生长期间晶面320发展处反转。这是因为谷地区域中单晶GaN膜314蔓延至锥体上的圆柱状纳米晶氮化镓(GaN)316，而倾斜生长的晶面320形成，转而朝锥体302倾斜位错。此独特的现象造成贯穿式位错终结且湮灭，因而防止他们增长进入膜块体。此外，在此时，锥体302完全由厚度为约0.1-1.0微米的圆柱状纳米晶GaN膜316覆盖。
图3E绘示大约沉积10分钟后的氮化镓(GaN)膜的形成。单晶氮化镓(GaN)膜314现在几乎聚结而在锥体302上无膜孔存在。沉积十分钟后，单晶氮化镓膜314的厚度约5.0微米。多个空洞322已形成于单晶氮化镓膜314与形成于锥体侧壁306上被蔓延盖住的圆柱状纳米晶氮化镓(GaN)316之间的界面处。空洞320有助于消除单晶氮化镓(GaN)膜中的应力。此外，GaN膜316的纳米晶圆柱状结构本身通过用作应力吸收物而释放应力。空洞320与圆柱状纳米晶氮化镓层316能够产生待沉积的块体无裂隙单晶氮化镓膜314。此外，因为锥体306具有尖锐点，故没有贯穿式位错从锥体尖顶以(0002)生长方向起始并且延伸进入块体单晶GaN膜314。再者，如图3E所示，贯穿式位错320朝锥体倾斜，且不会延伸超过锥体高度上方很多。据此，为了确保所有贯穿式位错充分受到抑制，单晶氮化镓膜314理想上形成达到至少3.0微米的厚度。以此方法形成高品质低缺陷密度单晶氮化镓(GaN)膜314。
沉积单晶氮化镓(GaN)314可持续到达成期望的厚度为止。在沉积约20分钟后，形成大约9.1微米的块体单晶氮化镓(GaN)膜314。一旦单晶氮化镓膜形成至期望厚度，则关掉镓源气体(例如GaCl)流，且降低基材温度，如图13所示。在本发明的实施例中，在镓源气体停止后持续流入氨气(如图13所示)，且同时基材充分冷却至诸如小于500℃的温度，以防止已生长的氮化镓膜热解。亦注意，本发明的实施例中，在整个沉积制程期间(包括氮化、缓冲层形成、氮化镓沉积与后沉积冷却)持续地提供氨气(NH3)进入反应腔室。图14A是根据本发明的实施例形成的单晶GaN膜透射电子显微镜(TEM)图像，该图像显示只有一个远离图案化基材的贯穿式位错，且在顶部4.3微米中无贯穿式位错存在。此外，于图14A的TEM图像中的特征结构302的侧壁上清楚可见(11-00)晶体取向GaN膜316。图14B是TEM图像，显示特征结构302的侧壁上圆柱状纳米晶氮化镓膜316的形成，以及显示形成于单晶氮化镓层314的(0002)生长方向中的贯穿式位错320朝锥形特征结构302的侧壁转90度。
高分辨率的XRD确认相当高结晶性品质的氮化镓膜，对PSS上14微米的氮化镓膜而言，得到FWHM(002)为239arcsec而FWHM(102)为172arcsec。其他样本昭示更佳的结晶品质，对生长于PSS上的7微米厚的氮化镓膜而言，FWHM(002)为182arcsec而FWHM(102)为166arcsec；对生长于PSS上的9.5微米厚的氮化镓膜而言，FWHM(002)为190arcsec而FWHM(102)为131arcsec，亦存在各为181arcsec与125.3arcsec；对生长于PSS上的10微米厚的氮化镓膜而言，FWHM(002)为166.4arcsec而FWHM(102)为126arcsec。基于文献，该些数据应对应于范围为103至104cm-2或更低的蚀刻间距密度。
此外，使用离c平面具大切角(大于0.35度，大体上介于0.35度至0.8度之间，理想上为0.5度)的蓝宝石基材能使厚度大于7微米的三族氮化物膜以非常平滑如镜表面生长。使用高切角的图案化基材以及所揭露的HVPE沉积条件已达成具有0.35nm的表面粗糙度层级RMS(1×1μm)的单晶氮化镓，较佳为诸如0.31nm的RMS(1×1μm)，该些数值均是对具有直径/间隔比率2∶1及0.5度切角的图案化蓝宝石基材而言。该膜亦显现0.24nm的Ra，以及3.87nm的Rmax。
在本发明实施例中，氮化镓膜314是以至少两个不同的HVPE沉积条件形成，其中第一组条件订制为增加或优化特征结构之间垂直或(0002)生长方向的单晶氮化镓膜的生长，而第二组条件订制为增加或优化单晶氮化镓膜314的侧向或(1120)生长。
图15绘示沉积温度、沉积压力及三族元素源(例如镓源)上方的Cl2流速的沉积参数，每一者如何影响(0001)晶体取向膜的垂直与侧向HVPE生长速率。举例而言，如图15中所绘，在较低的HVPE沉积温度(即基材温度)，(0002)取向的三族氮化物膜具有高的垂直或(0002)生长速率以及低的侧向或(112-0)生长速率。在高沉积温度下，(0002)取向的三族氮化物膜具有减少的垂直或(0002)生长速率以及相对于低沉积温度的较高的侧向或(112-0)生长速率。类似地，图15绘示在较高的沉积压力(即沉积期间的反应腔室压力)下，(0002)取向的三族氮化物膜如何具有高的垂直或(0002)生长速率以及低的侧向或(112-0)生长速率。在较低的沉积压力下，(0002)取向的三族氮化物膜具有减少的垂直或(0002)生长速率以及相对于高沉积压力的较高的侧向或(112-0)生长速率。进一步言之，图15绘示在较高的Cl2流速(即三族源上方的Cl2流速)下，(0002)取向的三族氮化物膜具有高的垂直或(0002)生长速率以及低的侧向或(112-0)生长速率。在低的Cl2流速下，(0002)取向的三族氮化物膜具有减少的垂直或(0002)生长速率以及相对于高Cl2流速的较高的侧向或(112-0)生长速率。
本发明实施例中，沉积温度、沉积压力与Cl2流速的沉积参数的一者或多者在三族氮化物膜沉积制程中的成核、聚结及/或蔓延部分的期间或之后调动。在特定实施例中，沉积条件从第一沉积步骤调动至第二沉积步骤，以针对相对于第二沉积步骤的第一沉积步骤增加相对于垂直生长速率的侧向生长速率。在替代性实施例中，沉积温度、沉积压力与Cl2流速的沉积参数的一者或多者从第一沉积步骤改变至第二沉积步骤以针对相对于第二沉积步骤的第一沉积步骤提供相对于侧向生长速率的增加的垂直生长速率。
本发明实施例中，第一GaN HVPE沉积制程利用第一沉积温度，而第二GaNHVPE沉积制程利用较高的第二沉积温度。在本发明实施例中，第二沉积温度至少比第一沉积温度高5℃且理想上至少高10℃。在本发明另一实施例中，第一GaN HVPE沉积制程利用第一沉积压力，而第二GaN HVPE沉积制程利用较低的第二沉积压力。在本发明实施例中，第二沉积压力至少比第一沉积压力低50torr且理想上至少低150torr。在本发明又一实施例中，第一GaN HVPE沉积制程利用镓源上方第一Cl2流速，而第二GaN HVPE沉积制程利用较低的镓源上方的第二Cl2流速。在本发明实施例中，在镓源上方，第二Cl2流速至少比第一Cl2流速少10sccm且理想上至少少50sccm。
在又一实施例中，第一GaN HVPE沉积制程在第一沉积温度、第一沉积压力与镓源上方第一Cl2流速下执行，而第二GaN HVPE沉积制程使用第二沉积温度、第二沉积压力与镓源上方第二Cl2流速，且其中下文提出的至少两个制程条件被改变：i)增加第二沉积温度超过第一沉积温度；ii)第二沉积压力少于第一沉积压力；以及iii)镓源上方的第二Cl2流速大于第一Cl2流速。在又一实施例中，温度、压力及Cl2流速每一者如上文所提出般改变，以增加相对于第一沉积步骤的第二沉积步骤的侧向生长速率。
在本发明实施例中，一旦氮化镓膜314已经几乎完全蔓延覆盖于侧壁306上的氮化镓膜316但尚未聚结(如图3D所显示)，则改变沉积参数，以增加氮化镓膜314的侧向生长速率(112-0)并且有助于填充膜孔324。本发明实施例中，一旦膜孔324已被充分填充，修改沉积温度、沉积压力及Cl2流速的一者或多者以用于第三沉积步骤，而增加垂直生长速率(0002)并且能够快速形成厚的块体膜314。
本发明实施例中，在足够厚的单晶氮化镓层314形成后，器件层350随后如图3F所绘示般形成。在特定器件中，在器件层下方需要厚的n型氮化镓层。据此，在本发明实施例中，将单晶氮化镓(GaN)膜314掺杂至具有1×1016至1×1020atom/cm3之间的n型导电率，以提供n型氮化镓层(n-GaN)340。通过在沉积氮化镓膜期间提供诸如硅的n型掺杂剂，可将氮化镓层314原位掺杂至具有n型导电性。可使用诸如(但不限于)硅烷(SiH4)、二硅烷(SiH6)及二氯硅烷(SiH2Cl2)之类的硅源气体原位掺杂氮化镓膜。在本发明实施例中，以100-200sccm的速率将硅烷(SiH4)馈送进入反应腔室，以原位掺杂氮化镓层314而形成n型氮化镓层340。本发明实施例中，额外将5-50sccm的Cl2气流馈送进入腔室，同时将硅烷馈送进入腔室，以形成四氯硅烷(SiCl4)。可直接将n型氮化镓层340沉积在缓冲层/蓝宝石基材上，或者未掺杂的单晶氮化镓层330可在n型氮化镓层之前形成。在特定实施例中，将未掺杂的单晶氮化镓层330形成至约2.5微米的厚度，且随后具有高达约24微米的n型单晶氮化镓膜340形成于未掺杂的单晶氮化镓层330上，如图3F所示。
本发明的实施例中，器件层350含有用于形成发光二极管(LED)的层。在特定实施例中，器件层包括n型接触层(其能由n型氮化镓层形成)、有源区、电子阻挡层以及p型接触层。有源区可包括单一或多重的量子阱(诸如InGaN)，其形成于诸如GaN之类的单一或多重势垒层上。本发明实施例中，器件层是通过HVPE形成，并且是与块体氮化镓层330/340原位形成。另一实施例中，器件层在不同腔室中形成，并且是通过不同的沉积技术形成，例如MOCVD。在本发明实施例中，块体单晶氮化镓(GaN)层在HVPE腔室中形成，而器件层在MOCVD腔室中形成，且其中MOCVD腔室与HVPE腔室通过群集工具的传送腔室耦接在一起，以能够传送晶圆以及沉积薄膜而无须在沉积步骤之间将基材暴露外界环境。在特定实施例中，群集工具含有一个HVPE腔室以及2个MOCVD腔室以平衡处理量。
如上文所提，尽管已针对形成块体氮化镓膜的特定实施例描述本发明实施例，然而本发明可同样应用于其他三族氮化物，且特别是氮化铝(AlN)及氮化铟(InN)。块体单晶氮化铝膜可通过HVPE形成，形成方法为将基材加热至介于1100℃至1300℃之间的温度，并且产生100-500torr的腔室压力，以及提供铝源(诸如三氯化铝(AlCl3))及氮源(诸如氨气(NH3))至腔室。AlCl3前驱物能通过将50-500sccm的Cl2于含有加热至约550℃的温度的舟皿上方而形成。可以5-25slm的流速提供N2载气至后舟皿，以将AlCl3前驱物搭载送进腔室。可以15-30slm的流速提供NH3。亦可用3-6slm的流速提供N2载气将NH3载入腔室。块体单晶氮化铟(InN)膜可通过HVPE形成，形成方法为将基材加热至介于550至700℃之间的温度，并且产生100-500torr的腔室压力，以及提供铟源(诸如三氯化铟(InCl3))及氮源(诸如氨气(NH3))至腔室。能通过将10-200sccm的Cl2于含有加热至约550℃的温度的舟皿上方而形成InCl3前驱物。可以525slm的流速提供N2载气至后舟皿，以将InCl3前驱物载入腔室。可以15-30slm的流速提供NH3气体。亦可提供N2载气将NH3载入腔室。
尽管已在上文提出特定的制程参数以用于形成单晶GaN、AlN及InN膜及其任何三元与四元形式的化合物，然而可利用任何适合的HVPE沉积技术形成三族氮化物结晶膜108，只要能够形成三族氮化物膜且该三族氮化物膜在特征结构之间的间隔空间中具有第一晶体取向而在特征结构的呈一角度侧壁上具有不同的第二晶体取向。一个实施例中，通过将含三族金属的前驱物气体与含氮前驱物气体(诸如NH3)在靠近基材表面处反应，而形成三族氮化物膜。在一个实施例中，含三族金属的前驱物气体是通过提供包括任何适合的三族金属源(诸如镓、铝或铟)以及基于特定应用而选择的一种或多种特定金属的金属源而形成。随后在金属源上方馈送卤化物或卤素气体并且使之与金属源反应而形成气态含三族金属前驱物。在一个实施例中，HCl与液态镓反应而形成气态氯化镓(GaCl)。在另一实施例中，Cl2与液态镓反应而形成GaCl与GaCl3。在一些情况中，诸如GaCl3、AlCl3及InCl3的氯化物可用做为前驱物而非使用金属源。本发明的额外的实施例利用其他卤化物或卤素以获得含三族金属的气相前驱物。适合的氢化物包括具有成份HX(例如，X＝Cl、Br或I)的物质，而适合的卤素包括Cl2、Br与I2。对于卤化物而言，不平衡的反应式为：
HX(气体)+M(液态金属)->MX(气体)+H(气体)
其中X＝Cl、Br或I而M＝Ga、Al或In。对于卤素而言，该反应式为：
Z(气体)+M(液态金属)->MZ(气体)
其中Z＝Cl2、Br、I2，而M＝Ga、Al或In。此后气态含金属的物料将指“含三族金属前驱物”，例如金属氯化物。
含三族金属前驱物气体与含氮气体(诸如氨气)随后馈送进入腔室并且一起在靠近基材表面处反应，以沉积三族金属氮化物膜于基材上。本发明的实施例中，腔室维持在介于10torr至760torr之间的压力。在一个实施例中，腔室维持在约450torr至约760torr的压力。此外，沉积三族金属氮化物膜期间，基材加热至约500℃到约1200℃的温度。三族金属氮化物膜以1μm/hr(微米/小时)至100μm/hr的速率沉积在基材上，但可达到更高的生长速率。在一个实施例中，沉积速率为约15μm/hr至约25μm/hr。可通过提供含n型掺杂剂的前驱物(诸如但不限于硅烷(SiH4)及二硅烷(Si2H6))形成n型掺杂膜。类似地，可通过提供含p型掺杂剂的前驱物(诸如但不限于双环戊二烯镁(Cp2Mg))形成p型掺杂膜。
针对图4至图11说明及描述可用于沉积根据本发明的实施例的三族氮化物膜的HVPE沉积腔室的范例。
图4是根据一个实施例的HVPE设备400的概略图。设备包括腔室402，该腔室由盖404封闭。来自第一气体源410的处理气体通过气体分配喷头406传递至腔室402。在一个实施例中，气体源410可包含含氮化合物。另一实施例中，气体源410可包含氨气。一个实施例中，诸如氦及双原子氮之类的惰性气体可通过气体分配喷头406或腔室402的腔室壁408导入。能量源412可配置在气体源410与气体分配喷头406之间。在一个实施例中，能量源412可包含加热器。能量源412可打断来自气体源410的气体(诸如氨气)，如此，来自含氮气体的氮会更具反应性。
为了与来自第一气体源410的气体反应，可从一个以上的第二气体源418传递前驱物材料。一个以上的第二气体源418可包含诸如镓及铝之类的前驱物。应了解到虽本文中提及两个前驱物，然而可如上文所述传递更多个或更少个前驱物。一个实施例中，前驱物包含以液态形式存在于前驱物源418的镓。另一实施例中，前驱物包含以固态形式存在于前驱物源418的铝。一个实施例中，铝前驱物可为固体的粉末型式。可通过在前驱物源418的前驱物上方流过反应性气体，或使反应性气体流经该前驱物，而将前驱物传递至腔室402。在一个实施例中，反应性气体可包含含氯气体，诸如双原子氯。含氯气体可与前驱物源(诸如镓或铝)反应，以形成氯化物。
为了增加含氯气体与前驱物反应的效能，含氯气体可蛇行通过腔室中的舟皿区域，并且以电阻式加热器420加热。通过增加含氯气体蛇行通过腔室432的滞留时间，可控制含氯气体的温度。通过增加含氯气体的温度，氯气可与前驱物更快反应。换句话说，温度是氯气与前驱物之间反应的催化条件。
为了增加前驱物的反应性，可在舟皿中用第二腔室432内的电阻式加热器420加热前驱物。例如在一个实施例中，可将镓前驱物加热至介于约750℃与约850℃之间的温度。氯化反应产物随后可传递至腔室402。反应性氯化物产物首先进入管路422，该产物均匀地分布在管路422内。管路422连接至另一管路424。在氯化反应产物于第一管路422内均匀分布后，进入第二管路424。氯化反应产物随后进入腔室402，在该处，与含氮气体混合以形成氮化层于配置在基座414的基材416上。一个实施例中，基座414可包含碳化硅。氮化层可包含例如氮化镓或氮化铝。其他诸如氮气与氯气的反应产物通过排放器426排放。
腔室402可具有热梯度，可导致浮力效应。举例而言，通过气体分配喷头406以介于450℃至约550℃之间的温度导入氮基气体。腔室壁408的温度可为约600℃至约800℃，但较佳为700℃。基座414可具有约600℃至约1150℃的温度。因此，腔室402内的温度差异可使气体得以在气体受热时于腔室402内上升而在冷却时下降。气体的上升与下降可能引发氮气与氯气混合。此外，浮力效应会减少沉积在腔室壁408上的氮化镓或氮化铝的量，这是因为混合之故。
通过以配置在基座414下方的灯模组428加热基座414而完成加热处理腔室402。沉积期间，灯模组428是处理腔室402的主要热源。尽管显示及描述灯模组428，但应了解可使用其他加热源。可通过使用嵌在腔室402的壁408内的加热器430完成额外加热处理腔室402。嵌在腔室壁408中的加热器430可在沉积制程期间提供极少热。热偶可用于测量处理腔室内侧的温度。来自热偶的输出可反馈至控制器，该控制器基于读取热偶而控制加热器430的加热。举例而言，倘若腔室太冷，则开启加热器430。倘若腔室太热，则关闭加热器430。此外，来自加热器430的加热量可受到控制，以致低量的热从加热器提供。
在沉积制程后，加热器416一般从处理腔室402取出。关闭灯模组428。在来自灯模组428的热内，腔室402可快速冷却。已经沉积在腔室壁408上的氮化镓或氮化铝可具有别于腔室壁408本身的热膨胀系数。因此，氮化镓或氮化铝可能由于热膨胀而剥落。为了防止非期望的剥落，可开启嵌在腔室壁408内的加热器430以控制热膨胀并且将腔室402维持在期望的腔室温度。控制加热器430可再度基于来自热偶的实时反馈。一旦灯模组428关闭，可开启加热器430以将腔室402的温度维持在期望温度，以致氮化镓或氮化铝不会剥落并且污染基材或着陆在基座414上而造成不均匀的基座414表面。通过将腔室壁408维持在高温，氯气将会更有效从腔室壁408清洁沉积物。
一般而言，沉积制程将会如下文所述般进行。基材416最初可插置在处理腔室402并且配置在基座414上。在一个实施例中，基材416可包含蓝宝石。可开启灯模组428以加热基材416并且相对应地加热腔室402。含氮反应性气体可从第一气体源410导入处理腔室。含氮气体可通过能量源412，使得气体加热器将含氮气体带至更具反应性的状态。含氮气体随后通过腔室盖404以及气体分配喷头406。在一个实施例中，腔室盖404可为水冷式。
亦可将前驱物传递至腔室402。含氯气体可通过前驱物源418的前驱物及/或于前驱物上方通过。含氯气体随后与前驱物反应而形成氯化物。氯化物在源模组432中以电阻式加热器420加热，并且随后传递进入上方管路422，在此处，氯气均匀地分配于管路422内。氯气随后向下流进另一管路424，之后导进腔室402的内部。应了解到，虽然论述含氯气体，本发明不限于含氯气体。相反地，可在HVPE制程中使用其他化合物。腔室壁418可具有微量从嵌于腔室壁418内的加热器生成的热量。腔室420内的主要热量是由基座414下方的灯模组428所生成。
由于腔室402内具有热梯度，氯气以及含氮气体在处理腔室402内上升及下降，因而交互混合以形成氮化物化合物沉积于基材416上。除了沉积于基材416上之外，氮化物层也可沉积在腔室402的其他暴露区域上。氯化物化合物与含氮气体的气态反应产物可包括氯及氮，该二气体通过排放器426从腔室抽除。
一旦完成沉积制程，可关闭灯模组428，且可增加加热器430的输出。可移出基材416。加热器430输出减少或消除热膨胀，因而任何沉积的氮化物材料可残留在该处直到期望的清洁时间为止，并且不会从腔室壁408剥落而着陆在进入与离开的基材416的基座414上。一旦沉积制程完成，任何已经沉积在腔室壁408上的氮化物可通过导入蚀刻剂而移除，该蚀刻剂会从腔室壁408蚀刻移除氮化物。清洁期间可关闭灯模组428，而主要的热量可由嵌在腔室壁408内的加热器430提供。一旦新的基材放置进入腔室402，制程可重复。
虽然含氮气体被描述成是通过气体分配喷头406导入以及前驱物在对应腔室402中间的区域传递，但是应了解到，气体导入的位置可以反转。然而，倘若通过喷头406导入前驱物，则喷头406可受热以增加氯化反应产物的反应性。
因为氯化反应产物与氨气是在不同温度传递，故通过共同馈送传递氨气与氯化反应产物可能会有许多问题。举例而言，若石英喷头用于馈送氨气与氯化反应产物二者，石英喷头可能会由于氨气与氯化反应产物的温度不同而裂开。
此外，沉积制程可涉及在沉积氮化镓层前，在蓝宝石基材上沉积薄的氮化铝层作为种晶层。氮化镓与氮化铝二者可在相同处理腔室内沉积。之后，蓝宝石基材可移出并且放进MOCVD处理腔室，在该处可沉积另一层。在一些实施例中，可消除氮化铝层。在氮化铝层与氮化镓层二者沉积在相同腔室内之处，双原子氮的回流可用于防止任何其他前驱物与氯气反应并且形成氯化反应产物。双原子氮可流进不反应的前驱物的腔室，同时氯气可流入与其他前驱物接触。因此，一次仅有一种前驱物反应。
图5为根据另一实施例的设备500的概略等角视图。设备500包括，耦接至腔室504的前驱物源502或舟皿。腔室504由盖512封闭，并且由夹箝506、底部510与外壳508在适合的位置固持。含氯气体通过通道514导入前驱物源502。含氯气体在与前驱物接触前通过通道514蛇行，使得含氯气体的温度可升高到适合极佳地与前驱物反应的预定温度。
图6A是根据另一实施例的处理腔室600的概略等角视图。处理腔室600包括第一前驱物源602、第二前驱物源604、使氯气通过的通道606、上部环608、下部环610与侧壁612。图6B图是图6A的概略剖面视图。氯化反应产物可通过第一上部管路614进入腔室，然后均匀地分布于其中，之后通过连接器618流入第二管路616，连接器618分布在第一管路614与第二管路616之间。在一个实施例中，上部环608与下部环610包含不透明石英。在一个实施例中，侧壁612可包含透明的石英。在另一个实施例中，管路614、616可包含透明的石英。下部衬垫620可包含不透明石英。环608、610可具有从壁612延伸出去的唇部622。O形环可配置在唇部622的边缘外，以确保O形环尽可能远离受热的腔室壁612与灯模组。一般可使用O形环直到约250℃。因此，移动O形环远离腔室主体是有利的。
图7是根据本发明另一实施例的处理腔室700的概略剖面视图。处理腔室700包括与第一管路704耦接的腔室壁702。第一管路704是氯化反应产物在释放到腔室之前最初所流入的管路。管路704通过一个以上的连接器708耦接第二管路706。管路710具有多个穿透该管路的开口710，使氯化反应产物得以进入处理空间。通过最初将含氯气体导进前驱物源或舟皿且流于通道716内而形成氯化物气体。含氯气体在管路714内的通道中蛇行。通道716是由上文所述的电阻式加热器所加热。因此，含氯气体与前驱物接触前温度增加。一旦氯气接触前驱物，反应发生以形成氯化反应产物，该氯化反应产物流过耦接管路714的气体馈送管712中的通道716。随后，氯化反应产物均匀地分布并且随后配置进入处理腔室700。
图8是根据一个实施例的前驱物源800的概略剖面视图。在此述的实施例中，前驱物是镓，然而，应了解到该叙述可应用到任何液态前驱物。前驱物源800包括前驱物802本身以及其所位在的浮筒(float)804。浮筒804是氯气所流过而与前驱物802接触的物体。当氯气与前驱物接触，会使用一些前驱物。因此，液面会随时间降下。如此，浮筒将会往下移动并且浮于前驱物802上，以致即使前驱物802的液面下降时，氯气对于前驱物802的暴露仍会相同。在浮筒804上方的区域在前驱物802减少时会增加。用于浮筒804的材料可包含PbN，以消除石英对镓的暴露。
图9是根据另一实施例的前驱物源900的概略剖面视图。虽然是参考固体粉末铝前驱物而描述，但应了解到该前驱物可为任何固体前驱物。前驱物902位于迂回通道(labyrinth)904下方，氯气流过迂回通道其中并且与前驱物902接触。迂回通道增加了氯气暴露于前驱物902的滞留时间，使得最佳量的前驱物902可以传递至处理腔室。因为迂回通道904并非浮筒，故不期望迂回通道904上方的区域906会随时间增加。
图10是根据本发明的实施例的处理腔室内的浮力概略示意图。如线条所示，腔室内的气流是周期性的，使得气体从腔室底部上升、混合，然后当温度冷却时朝腔室底部沉没。图8是根据一个实施例的处理腔室内的热量分布概略示意图。如图11所示，温度分布实质上绕线对称，但从腔室底部到腔室顶部仍有温度梯度。
在此论及的实施例是关于热壁式HVPE CVD反应器设计，其减少壁的沉积，同时附着至腔室壁的沉积膜附着良好，足以管控产品基材上的缺陷。腔室被配置成使两种反应气体可个别在期望的预热温度导入。气体注入方式也经过设计，使得该两种气体主要远离腔室壁混合，但提供足够的扩散长度、空间以及浮力以确保理想的预混合以及产生高品质薄膜。
腔室设计包括具有多个加热区段的热壁式HVPE反应器以管控腔室壁温度与梯度，还包括用于快速晶圆温度线性升温与下降的底部灯、直接与腔室内部界面相接具有可任选的稀释能力的HVPE舟皿结构、以及促进浮力流动的腔室结构。腔室设计容许一种方法使得注入反应气体成为流动的主要流。腔室设计亦包括一种气体注入方法，使得主要气体混合发生在远离腔室壁、基材加热器、顶部加热器与气体注入器的气体空间中，该基材加热器能快速使温度线性上升与下降，该顶部加热器能做温度梯度的控制，该气体注入器分隔以致混合与浮力效应能够达成。该设备亦包括由独立加热器加热的多重金属源以及控制与喷头特征结合的石英或陶瓷腔室壁。可使用氦气而不用氮气作为稀释气体，以使气体维持在较高温度。可使用设计具有多重板的受热迂回通道或气体加热器加热顶部氨气/氮气，或氨气/氦气，以使氨气更具反应性。顶部氮源以及稀释物能够通过诸如气体加热器之类的能量源活化。反应性气体可流于以能量源预热或活化的金属源舟皿之上。基座可旋转以获得较佳的气体分布。可用平板以将气体混合物导引至基材边缘。亦然，排放器可置于基材周边或者受热气体排放的腔室的上部。
因此，已描述一种形成高品质低缺陷密度的三族氮化物外延膜的方法。

Claims (23)

1.一种沉积三族氮化物膜的方法，包含以下步骤：
提供图案化基材，所述图案化基材具有多个隔开的特征结构，所述特征结构是由间隔空间所分隔，其中所述多个特征结构具有倾斜的侧壁；
通过氢化物气相外延(HVPE)法在所述图案化基材上生长三族氮化物膜，使得所述三族氮化物膜在所述特征结构之间的所述间隔空间中以具有第一生长速率的第一晶体取向生长，并且使得所述三族氮化物膜在所述倾斜侧壁上以具有第二生长速率的第二晶体取向生长；以及
生长所述三族氮化物膜，使得具有所述第一晶体取向的所述三族氮化物膜侧向生长盖过具有所述第二晶体取向的所述三族氮化物膜。
2.如权利要求1所述的方法，其特征在于，所述第一生长速率大于所述第二生长速率。
3.如权利要求1所述的方法，其特征在于，在所述倾斜侧壁上具有所述第二晶体取向的所述三族氮化物膜是微晶膜/纳米晶膜。
4.如权利要求3所述的方法，其特征在于，所述微晶膜/纳米晶膜是圆柱状微晶膜/纳米晶膜，具有多个对齐的纳米晶体，所述纳米晶体基本上垂直于所述特征结构的所述倾斜侧壁。
5.如权利要求1所述的方法，其特征在于，多个空洞形成于具有所述第一晶体取向的所述三族氮化物膜与具有所述第二晶体取向的所述三族氮化物膜之间。
6.如权利要求1所述的方法，其特征在于，具有所述第二晶体取向的所述三族氮化物膜形成介于0.1微米至1.0微米之间的厚度。
7.如权利要求1所述的方法，其特征在于，所述三族氮化物膜是通过利用至少两个生长步骤的HVPE而形成，使得所述第一生长步骤使用形成具有第一侧向生长速率及所述第一晶体取向的所述三族氮化物膜的制程条件，并且所述第二生长步骤使用形成具有第二侧向生长速率及所述第一晶体取向的所述三族氮化物膜的第二组制程条件，其中所述第二侧向生长速率大于所述第一侧向生长速率。
8.如权利要求7所述的方法，其特征在于，沉积压力、沉积温度与三族源上方的Cl2流速中的至少一个从所述第一沉积步骤改变至所述第二沉积步骤，以在所述第二生长步骤期间增加所述第一晶体取向膜的所述侧向生长速率。
9.如权利要求1所述的方法，其特征在于，所述特征结构的所述倾斜侧壁以与所述基材呈介于30度至60度之间的角度倾斜。
10.如权利要求9所述的方法，其特征在于，所述特征结构包含锥形特征结构。
11.如权利要求1所述的方法，其特征在于，所述图案化基材选自由硅基材、蓝宝石基材、碳化硅基材、金刚石上覆硅基材、石英基材、玻璃基材、氧化锌基材、氧化镁基材及氧化锂铝基材所构成的群组。
12.如权利要求11所述的方法，其特征在于，所述图案化基材是蓝宝石基材。
13.如权利要求12所述的方法，其特征在于，所述蓝宝石基材是具有与c平面呈切角的蓝宝石基材，所述切角介于0.35度至0.8度之间。
14.如权利要求1所述的方法，其特征在于，进一步包含以下步骤：
在所述三族氮化物与所述图案化基材之间形成低温氮化铝缓冲层。
15.一种半导体器件，包含：
图案化基材，具有多个隔开的特征结构，所述特征结构是由间隔空间所分隔，其中所述多个特征结构具有倾斜的侧壁；以及
三族氮化物膜，形成于所述图案化基材上，其中所述三族氮化物膜在所述多个特征结构之间的所述间隔空间中具有第一晶体取向，且其中所述三族氮化物膜在所述特征结构的所述倾斜侧壁上具有第二晶体取向，且其中所述第一晶体取向形成在所述第二晶体取向上。
16.如权利要求15所述的半导体器件，其特征在于，多个空洞形成于所述第一晶体取向与所述第二晶体取向之间。
17.如权利要求15所述的半导体器件，其特征在于，具有所述第二晶体取向的所述三族氮化物膜具有在0.1微米至1.0微米之间的厚度。
18.如权利要求15所述的半导体器件，其特征在于，所述特征结构的所述倾斜侧壁以与所述基材呈介于30度至60度之间的角度倾斜。
19.如权利要求15所述的半导体器件，其特征在于，所述图案化基材是图案化蓝宝石基材。
20.如权利要求19所述的半导体器件，其特征在于，所述蓝宝石基材是具有与c平面呈切角的蓝宝石基材，所述切角大于0.35度。
21.如权利要求15所述的半导体器件，其特征在于，在所述侧壁上具有所述第二晶体取向的所述三族氮化物膜是微晶膜/纳米晶膜。
22.如权利要求15所述的半导体器件，其特征在于，进一步包含：
缓冲层，形成于所述图案化基材与所述三族氮化物膜之间。
23.如权利要求22所述的半导体器件，其特征在于，所述基材是蓝宝石基材，其中所述缓冲层包含氮化铝，且其中所述三族氮化物是氮化镓。
CN201080041923.1A 2009-07-17 2010-07-16 在图案化基材上藉由氢化物气相外延法(hvpe)形成三族氮化物结晶膜的方法 Active CN102576663B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22644009P 2009-07-17 2009-07-17
US61/226,440 2009-07-17
US12/837,390 2010-07-15
US12/837,390 US8507304B2 (en) 2009-07-17 2010-07-15 Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
PCT/US2010/042351 WO2011009093A2 (en) 2009-07-17 2010-07-16 A method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)

Publications (2)

Publication Number Publication Date
CN102576663A true CN102576663A (zh) 2012-07-11
CN102576663B CN102576663B (zh) 2014-12-10

Family

ID=43450254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080041923.1A Active CN102576663B (zh) 2009-07-17 2010-07-16 在图案化基材上藉由氢化物气相外延法(hvpe)形成三族氮化物结晶膜的方法

Country Status (4)

Country Link
US (2) US8507304B2 (zh)
CN (1) CN102576663B (zh)
TW (1) TWI566275B (zh)
WO (1) WO2011009093A2 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法
CN106463577A (zh) * 2014-06-17 2017-02-22 崇高种子公司 发光元件的制造方法及发光元件
CN106575670A (zh) * 2014-09-18 2017-04-19 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
WO2017067333A1 (zh) * 2015-10-23 2017-04-27 厦门市三安光电科技有限公司 图形化衬底、制备方法及发光二极管
CN107180884A (zh) * 2016-03-11 2017-09-19 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
CN107731978A (zh) * 2017-09-30 2018-02-23 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
CN106328775B (zh) * 2016-08-31 2018-05-22 厦门乾照光电股份有限公司 一种提高发光二极管外延良率的生长方法
CN108258042A (zh) * 2016-12-28 2018-07-06 财团法人工业技术研究院 半导体结构及其制造方法
CN108615798A (zh) * 2018-04-27 2018-10-02 福建兆元光电有限公司 氮化物led外延层结构及制造方法
WO2019113814A1 (zh) * 2017-12-13 2019-06-20 深圳前海小有技术有限公司 衬底及衬底结构以及制作工艺
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
US10756183B2 (en) 2014-12-18 2020-08-25 Intel Corporation N-channel gallium nitride transistors
CN112670380A (zh) * 2021-01-04 2021-04-16 鑫天虹(厦门)科技有限公司 具有氮化铝氧化物薄膜的发光二极管及其制作方法
CN112992653A (zh) * 2021-02-04 2021-06-18 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
US11177376B2 (en) 2014-09-25 2021-11-16 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN114788022A (zh) * 2019-12-19 2022-07-22 亮锐有限责任公司 具有高密度纹理的发光二极管器件
WO2024040958A1 (zh) * 2022-08-24 2024-02-29 聚灿光电科技股份有限公司 基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
US20110171758A1 (en) * 2010-01-08 2011-07-14 Applied Materials, Inc. Reclamation of scrap materials for led manufacturing
KR100976819B1 (ko) * 2010-02-10 2010-08-20 (주)더리즈 반도체 기판 및 이를 이용한 발광소자
US8765501B2 (en) * 2010-03-01 2014-07-01 Applied Materials, Inc. Formation of group III-V material layers on patterned substrates
US20130200391A1 (en) * 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US9145621B2 (en) * 2010-12-15 2015-09-29 Tokuyama Corporation Production method of an aluminum based group III nitride single crystal
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
TWI495158B (zh) * 2011-08-31 2015-08-01 Asahi Kasei E Materials Corp An optical substrate, a semiconductor light-emitting element, an embossing mold, and an exposure apparatus
CA2883101A1 (en) * 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US9324560B2 (en) * 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
TWI487006B (zh) * 2011-09-15 2015-06-01 Nat Univ Tsing Hua 半導體結構與製作方法
FI20116111L (fi) * 2011-11-10 2013-05-11 Sensapex Oy Mikromanipulaattorijärjestely
CN103187495B (zh) * 2011-12-27 2015-09-02 展晶科技(深圳)有限公司 发光二极管芯片及其制造方法
TWI455304B (zh) * 2012-01-30 2014-10-01 Lextar Electronics Corp 圖案化基板及堆疊發光二極體結構
JP6024533B2 (ja) 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
CN104246990A (zh) * 2012-04-26 2014-12-24 东丽株式会社 具有凹凸结构的晶体衬底的制造方法
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
WO2014015458A1 (zh) * 2012-07-23 2014-01-30 东莞市中镓半导体科技有限公司 一种带有防止金属扩散保护层的复合衬底
WO2014047113A1 (en) * 2012-09-18 2014-03-27 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
DE102014101966A1 (de) * 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
JP6714320B2 (ja) * 2014-03-18 2020-06-24 株式会社サイオクス １３族窒化物結晶の製造方法及び１３族窒化物結晶を有する積層体
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
WO2016080961A1 (en) 2014-11-18 2016-05-26 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
US9837281B2 (en) * 2014-11-26 2017-12-05 Asm Ip Holding B.V. Cyclic doped aluminum nitride deposition
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
TWI577043B (zh) 2015-12-08 2017-04-01 光磊科技股份有限公司 白光二極體
JP2017178769A (ja) * 2016-03-22 2017-10-05 インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
WO2017191943A1 (ko) 2016-05-02 2017-11-09 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
JP6306677B1 (ja) * 2016-12-19 2018-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
CN106887495B (zh) * 2017-03-22 2019-05-10 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6824112B2 (ja) * 2017-05-15 2021-02-03 株式会社東芝 導波素子、発光装置及び導波素子の製造方法
CN107452839B (zh) * 2017-07-11 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
WO2019066908A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
TWI725418B (zh) * 2019-04-24 2021-04-21 行政院原子能委員會核能研究所 磊晶於異質基板之結構及其製備方法
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
CN112086545B (zh) * 2020-08-25 2022-05-13 华灿光电(苏州）有限公司 氮化镓衬底、氮化镓基发光二极管外延片及其制备方法
TWI746321B (zh) * 2020-12-18 2021-11-11 天虹科技股份有限公司 具有氮化鋁氧化物薄膜的發光二極體的製作方法
CN114023851B (zh) * 2021-09-09 2023-10-13 华灿光电（浙江）有限公司 深紫外发光二极管的外延片及其制备方法
WO2023114508A1 (en) * 2021-12-17 2023-06-22 University Of Houston System Hybrid chemical and physical vapor deposition of transition-metal-alloyed piezoelectric semiconductor films
CN114864774B (zh) * 2022-06-07 2023-10-20 淮安澳洋顺昌光电技术有限公司 图形化衬底的制备方法及具有空气隙的led外延结构
CN115012039A (zh) * 2022-06-16 2022-09-06 国镓芯科(深圳)半导体科技有限公司 一种通过氢化物气相外延法制备高质量单晶GaN的方法
CN114990692B (zh) * 2022-07-18 2023-01-10 广州沃泰芯电子技术有限公司 一种纳米图案化硅衬底、半导体薄膜及其制备方法
WO2024047995A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 半導体デバイス及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086608A (zh) * 1992-11-02 1994-05-11 夏普公司 彩色液晶显示装置
CN1538498A (zh) * 2003-04-17 2004-10-20 中国科学院半导体研究所 硅基可协变衬底上生长三族氮化物的方法
CN101369530A (zh) * 2008-10-21 2009-02-18 中国电子科技集团公司第四十六研究所 氮化物半导体自支撑衬底生长方法及专用设备

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034342A (en) * 1989-03-06 1991-07-23 Delco Electronics Corporation Method of forming semiconductor stalk structure by epitaxial growth in trench
US5208821A (en) * 1992-01-24 1993-05-04 At&T Bell Laboratories Buried heterostructure lasers using MOCVD growth over patterned substrates
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6274890B1 (en) * 1997-01-15 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and its manufacturing method
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
KR100530296B1 (ko) * 2000-03-07 2005-11-22 마이크론 테크놀로지, 인크. 집적 회로 내에 거의 평탄한 유전체막을 제조하는 방법
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
US6706119B2 (en) * 2001-03-30 2004-03-16 Technologies And Devices International, Inc. Apparatus for epitaxially growing semiconductor device structures with submicron group III nitride layer utilizing HVPE
US6632725B2 (en) * 2001-06-29 2003-10-14 Centre National De La Recherche Scientifique (Cnrs) Process for producing an epitaxial layer of gallium nitride by the HVPE method
US7473315B2 (en) * 2001-10-09 2009-01-06 Sumitomo Electric Industries, Ltd. AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP4116387B2 (ja) * 2002-09-30 2008-07-09 株式会社東芝 半導体発光素子
AU2003259125A1 (en) * 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US6936851B2 (en) * 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
US7348600B2 (en) * 2003-10-20 2008-03-25 Nichia Corporation Nitride semiconductor device, and its fabrication process
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US7527742B2 (en) * 2005-06-27 2009-05-05 Momentive Performance Materials Inc. Etchant, method of etching, laminate formed thereby, and device
US7221000B2 (en) * 2005-02-18 2007-05-22 Philips Lumileds Lighting Company, Llc Reverse polarization light emitting region for a semiconductor light emitting device
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US7501299B2 (en) * 2005-11-14 2009-03-10 Palo Alto Research Center Incorporated Method for controlling the structure and surface qualities of a thin film and product produced thereby
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
TWI364118B (en) * 2007-06-29 2012-05-11 Huga Optotech Inc Semiconductor structure combination for epitaxy of semiconductor optoelectronic device and manufactur thereof
JP2009167053A (ja) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086608A (zh) * 1992-11-02 1994-05-11 夏普公司 彩色液晶显示装置
CN1538498A (zh) * 2003-04-17 2004-10-20 中国科学院半导体研究所 硅基可协变衬底上生长三族氮化物的方法
CN101369530A (zh) * 2008-10-21 2009-02-18 中国电子科技集团公司第四十六研究所 氮化物半导体自支撑衬底生长方法及专用设备

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法
CN106463577A (zh) * 2014-06-17 2017-02-22 崇高种子公司 发光元件的制造方法及发光元件
CN106575670A (zh) * 2014-09-18 2017-04-19 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
US10930500B2 (en) 2014-09-18 2021-02-23 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
US11177376B2 (en) 2014-09-25 2021-11-16 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US10756183B2 (en) 2014-12-18 2020-08-25 Intel Corporation N-channel gallium nitride transistors
WO2017067333A1 (zh) * 2015-10-23 2017-04-27 厦门市三安光电科技有限公司 图形化衬底、制备方法及发光二极管
TWI706513B (zh) * 2015-12-24 2020-10-01 美商英特爾股份有限公司 在ｉｉｉ族氮化物異質磊晶層上的過渡金屬二硫屬化物
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
CN107180884A (zh) * 2016-03-11 2017-09-19 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
CN107180884B (zh) * 2016-03-11 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种半极性AlN模板
CN106328775B (zh) * 2016-08-31 2018-05-22 厦门乾照光电股份有限公司 一种提高发光二极管外延良率的生长方法
CN108258042A (zh) * 2016-12-28 2018-07-06 财团法人工业技术研究院 半导体结构及其制造方法
US11728346B2 (en) 2017-09-29 2023-08-15 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN107731978A (zh) * 2017-09-30 2018-02-23 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
WO2019113814A1 (zh) * 2017-12-13 2019-06-20 深圳前海小有技术有限公司 衬底及衬底结构以及制作工艺
CN108615798A (zh) * 2018-04-27 2018-10-02 福建兆元光电有限公司 氮化物led外延层结构及制造方法
CN110112266B (zh) * 2019-05-22 2020-04-28 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN114788022A (zh) * 2019-12-19 2022-07-22 亮锐有限责任公司 具有高密度纹理的发光二极管器件
CN114788022B (zh) * 2019-12-19 2024-04-02 亮锐有限责任公司 具有高密度纹理的发光二极管器件
CN112670380A (zh) * 2021-01-04 2021-04-16 鑫天虹(厦门)科技有限公司 具有氮化铝氧化物薄膜的发光二极管及其制作方法
CN112992653A (zh) * 2021-02-04 2021-06-18 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
WO2024040958A1 (zh) * 2022-08-24 2024-02-29 聚灿光电科技股份有限公司 基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Also Published As

Publication number Publication date
WO2011009093A3 (en) 2011-04-28
WO2011009093A2 (en) 2011-01-20
TW201115630A (en) 2011-05-01
US20130320353A1 (en) 2013-12-05
US20110012109A1 (en) 2011-01-20
CN102576663B (zh) 2014-12-10
US9431477B2 (en) 2016-08-30
US8507304B2 (en) 2013-08-13
TWI566275B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN102576663B (zh) 在图案化基材上藉由氢化物气相外延法(hvpe)形成三族氮化物结晶膜的方法
KR101086155B1 (ko) 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US8450192B2 (en) Growth of planar, non-polar, group-III nitride films
US9196795B2 (en) Formation of group III-V material layers on patterned substrates
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
CN103548124B (zh) 改善的iii族氮化物半导体生长的方法
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
CN102414845A (zh) 用于制造led的mocvd单一腔室分割工艺
CN102414797A (zh) 在HVPE中形成原位预GaN沉积层的方法
US8148241B2 (en) Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
WO2004019390A2 (en) Mbe growth of an algan layer or algan multilayer structure
JP2003212694A (ja) 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
KR101137909B1 (ko) 질화갈륨 기판 및 그 제조 방법
CN103346071A (zh) 含有SiNx插入层的InN半导体器件的制备方法
KR100809243B1 (ko) 질화물막 제조방법 및 질화물 구조
KR100764427B1 (ko) 질화물 단결정 후막 제조방법
CN111172509A (zh) 半导体结构、自支撑掺杂氮化镓层及其制备方法
KR20190097585A (ko) Hvpe반응기
KR20040005391A (ko) 질화갈륨 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant