TWI521527B - 移位暫存器及顯示裝置 - Google Patents

移位暫存器及顯示裝置 Download PDF

Info

Publication number
TWI521527B
TWI521527B TW099134228A TW99134228A TWI521527B TW I521527 B TWI521527 B TW I521527B TW 099134228 A TW099134228 A TW 099134228A TW 99134228 A TW99134228 A TW 99134228A TW I521527 B TWI521527 B TW I521527B
Authority
TW
Taiwan
Prior art keywords
transistor
source
gate
flip
clock signal
Prior art date
Application number
TW099134228A
Other languages
English (en)
Other versions
TW201128651A (en
Inventor
三宅博之
天野聖子
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201128651A publication Critical patent/TW201128651A/zh
Application granted granted Critical
Publication of TWI521527B publication Critical patent/TWI521527B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

移位暫存器及顯示裝置
本發明係有關移位暫存器及包含該移位暫存器之顯示裝置。
形成於諸如玻璃基板等通常用在液晶顯示裝置之平板上之薄膜電晶體(TFT)一般使用諸如非晶矽或多晶矽之半導體材料來形成。雖然使用非晶矽形成之TFT具有低場效遷移率，卻有可用更大玻璃基板的優點。另一方面，使用多晶矽形成之TFT具有高場效遷移率，惟此一TFT需要諸如雷射退火之結晶步驟，且不恆適用來增大玻璃基板的尺寸。
有鑑於以上，使用氧化物半導體作為半導體材料形成之TFT受到矚目。例如，專利文獻1及2各揭露一種技術，其中TFT使用氧化鋅或In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體作為半導體材料形成，並用於影像顯示裝置中的開關元件。
於氧化物半導體中形成有通道形成區之TFT可具有較使用非晶矽形成之TFT具有更高之電場遷移率。又，氧化物半導體膜可藉由濺鍍方法等在300℃或更低的溫度下形成，且使用氧化物半導體形成TFT之製程較使用聚晶矽形成TFT之製程簡單。
使用氧化物半導體形成之TFTs期望應用於像素部中所含開關元件、諸如液晶顯示、電致發光顯示(亦稱為EL顯示)之顯示裝置之驅動器電路、以及電子紙。例如，非專利文獻1揭示一種技術，藉此，像素部及顯示裝置之驅動器電路包含使用以上氧化物半導體形成之TFTs。
須知，使用氧化物半導體形成之TFT均非n通道電晶體。因此，於驅動器電路包含使用以氧化物半導體形成之薄膜電晶體情況下，驅動器電路僅包含非n通道TFTs(後文稱為單極電晶體)。
[專利文獻1]日本公開專利申請案2007-123861
[專利文獻2]日本公開專利申請案2007-096055
[非專利文獻1] T.Osada等人，SID 09文摘184-187頁(2009)
驅動器包含移位暫存器、緩衝器等。例如，在移位暫存器僅包含單極電晶體情況下，有各正反器之輸出信號之電壓減少或增加與電晶體之臨限電壓等量的問題。因此，自舉操作經常在發生此問題之部分中進行。又，在進行自舉操作之驅動器電路之負荷變得很重情況下，驅動器電路中所產生的寄生電容變得很大。結果有驅動器電路中所用移位暫存器之耗電因寄生電容而增加的問題。
本發明之一實施例之目的在於減少移位暫存器之耗電。
根據本發明之實施例，對移位暫存器中之正反器供應儘可能多種之時脈信號，藉此，使正反器之每一者在各操作期間可更有選擇性地操作，這導致耗電之減少。
本發明之一實施例係一種移位暫存器，其包括：第一正反器，在第一期間處於第一電壓狀態及在第二至第四期間處於第二電壓狀態之第一時脈信號輸入該第一正反器；第二正反器，在該第二期間的至少一部分處於該第一電壓狀態及在第三期間的至少一部分及該第四期間處於該第二電壓狀態之第二時脈信號輸入該第二正反器；第三正反器，在該等第一、二及四期間處於該第二電壓狀態及在該第三期間處於該第一電壓狀態之第三時脈信號輸入該第三正反器；以及第四正反器，在該第一期間的至少一部分及該第二期間處於該第二電壓狀態及在該第四期間的至少一部分處於該第一電壓狀態之第四時脈信號輸入該第四正反器。
本發明之一實施例可為一種移位暫存器，其包括：第一時脈信號線，對其輸入第一時脈信號；第二時脈信號線，對其輸入第二時脈信號；第三時脈信號線，對其輸入第三時脈信號；第四時脈信號線，對其輸入第四時脈信號；第一電源線，對其施加高電源電壓；以及第二電源線，對其施加低電源電壓。第一至第四正反器之每一者包括：第一電晶體，包括閘極、源極以及汲極，第二電晶體，包括閘極，源極以及汲極，以及第三電晶體，包括閘極、源極以及汲極。於第一電晶體中，起動信號輸入至該閘極，以及該源極及該汲極之一電連接至該第一電源線。於第二電晶體中，閘極電連接至該第一電晶體之該源極及該汲極之另一者，且該源極及該汲極之一電連接至該第一至第四時脈信號線之一，以及輸出信號從該源極及該汲極之另一者輸出。於第三電晶體中，源極及該汲極之一電連接至該第二電晶體之閘極，且源極及該汲極之另一者電連接至該第二電源線。
本發明之一實施例可為一種移位暫存器，其中第一至第三電晶體具有相同導電性。
本發明之一實施例可為一種移位暫存器，其中第一至第三電晶體之每一者包含用來作為通道形成層之氧化物半導體層。
本發明之一實施例係一種顯示裝置，包含：驅動器電路，其具有上述移位暫存器之任一者；以及像素部，其具有顯示狀態藉驅動器電路控制之像素。
本發明之一實施例係一種驅動包括第一至第四正反器之移位暫存器之方法，該方法包括：輸入第一時脈信號，其係在第一期間處於第一電壓狀態及在第二至第四期間處於第二電壓狀態下，輸入該第一正反器；輸入第二時脈信號，其係在第二期間的至少一部分處於第一電壓狀態及在第三期間的至少一部分及第四期間處於第二電壓狀態下，輸入該第二正反器；輸入第三時脈信號，其係在第一、第二及第四期間處於第二電壓狀態及在第三期間處於第一電壓狀態下，輸入該第三正反器；以及輸入第四時脈信號，其係在第一期間的至少一部分及第二期間處於第二電壓狀態及在第四期間的至少一部分處於第一電壓狀態下，輸入該第四正反器。
根據本發明之一實施例，正反器可更有選擇性地操作，藉此可減少移位暫存器之耗電。
 [發明之實施形態]
此後將參考圖式說明本發明之實施例。須知，本發明不限於以下說明，且熟於本技藝人士容易瞭解，在不悖離本發明之精神及範疇下，可作各種不同變化及修改。因此，本發明不得被解釋為限於以下實施例之說明。
(實施例1)
於本實施例中將說明本發明之一實施例之移位暫存器。
參考第1圖說明本實施例中移位暫存器之構造。第1圖係顯示本實施例中移位暫存器之構造例之電路圖。
第1圖中的移位暫存器包含複數條時脈信號線以及複數階段之正反器，該等複數階段之正反器包含電連接至複數條時脈信號線之至少一者之複數個正反器。輸入複數條時脈信號線之時脈信號之每一者在彼此不同之時序中變成高位準及低位準。須知，第1圖係一移位暫存器例子，其包含：電連接至條時脈信號線101之第一階段正反器(亦稱為正反器105_1或FF1)、電連接至條時脈信號線102之第二階段正反器(亦稱為正反器105_2或FF2)、電連接至條時脈信號線101之第三階段正反器(亦稱為正反器105_3或FF3)、電連接至條時脈信號線104之第四階段正反器(亦稱為正反器105_4或FF4)、第n-2(n係4或更大之自然數)階段正反器(亦稱為正反器105_n-2或FF n-2)、第n-1階段正反器(亦稱為正反器105_n-1或FF n-1)以及第n階段正反器(亦稱為正反器105_n或FF n)。然而，沒有限制，且移位暫存器可包含至少第一正反器、第二正反器、第三正反器及第四正反器。又，第一至第四正反器無須鄰近次一階段之正反器。例如，每複數階段之正反器可依序稱為第一正反器、第二正反器、第三正反器及第四正反器。
時脈信號線101係輸入時脈信號CK1之配線。時脈信號CK1較佳地具有25%或更小的占空比。在此假設時脈信號CK1較佳地具有25%的占空比來說明。
時脈信號線102係輸入時脈信號CK2之配線。時脈信號CK2較佳地具有25%或更小的占空比。在此假設時脈信號CK2較佳地具有25%的占空比來說明。
時脈信號線103係輸入時脈信號CK3之配線。時脈信號CK3較佳地具有25%或更小的占空比。在此假設時脈信號CK3較佳地具有25%的占空比來說明。
時脈信號線104係輸入時脈信號CK4之配線。時脈信號CK4較佳地具有25%或更小的占空比。在此假設時脈信號CK4較佳地具有25%的占空比來說明。
時脈信號CK1至CK4之每一者例如可藉AND電路產生。例如，將具有不同脈幅之二時脈信號CK1輸入AND電路作為輸入信號，藉此，於AND電路中，根據二輸入時脈信號設定電壓狀態，且輸出時脈信號CK1至CK4之任一者作為輸出信號。此時，輸出時脈信號之占控比可根據二輸入時脈信號之脈幅，適當設定。
當作為起動信號(亦稱為設定信號)之信號SP及作為時脈信號之時脈信號CK1被輸入至正反器105_1時，正反器105_1具有輸出信號FF1out作為輸出信號之功能，其狀態根據輸入信號SP及時脈信號CK1設定。
須知，於本說明書中，信號之狀態例如係指信號之電壓、電流或頻率。
須知，一般而言，電壓係指兩點之電位間的差(亦稱為電位差)。然而，電壓之位準與電位之位準兩者在電路圖中均以伏特(V)表示；因此，難以區別電壓與電位。因此，於本申請案之文件(說明書及申請專利範圍)中，除非另外明定，否則，“一點之電壓”一詞係指一點與一參考點間之電位差。
須知，例如能以使用電壓、電流、電阻、頻率等之類比信號或數位信號等作為本說明書中之信號。例如，較佳係使用具有至少第一電壓狀態及第二電壓狀態之信號作為具有電壓之信號(亦稱為電壓信號)。例如，可使用具有高位準電壓狀態作為第一電壓狀態及低位準電壓狀態作為第二電壓狀態之二位元數位信號。須知，於二位元數位信號中，高位準電壓稱為VH，低位準電壓稱為VL。而且，較佳地，第一電壓狀態之電壓及第二電壓狀態之電壓之每一者具有固定值。然而，由於例如雜訊等對電子電路有影響，因此，第一電壓狀態之電壓及第二電壓狀態之電壓之每一者不必具有固定值，並可為固定範圍內的值。
又，於本說明書中，諸如“第一”及“第二”之序號用來防止組件間之混淆，且此等用詞不在數字上限制組件。當屬於正反器105_1之輸出信號，作為起動信號之信號FF1out及作為時脈信號之時脈信號CK1被輸入至正反器105-2時，正反器105-2具有輸出信號FF2out作為輸出信號之功能，其狀態根據輸出信號FF1out及時脈信號CK2設定。
當屬於正反器105_2之輸出信號，作為起動信號之信號FF2out及作為時脈信號之時脈信號CK3被輸入至正反器105-3時，正反器105-3具有輸出信號FF3out作為輸出信號之功能，其狀態根據輸出信號FF2out及時脈信號CK3設定。
當屬於正反器105_3之輸出信號，作為起動信號之信號FF3out及作為時脈信號之時脈信號CK4被輸入至正反器105-4時，正反器105-4具有輸出信號FF3out作為輸出信號之功能，其狀態根據輸出信號FF3out及時脈信號CK4設定。
其次，參考第2圖說明正反器105-14至正反器105-4之操作，作為本實施例之移位暫存器之操作(亦稱為驅動方法)例。第2圖係顯示第1圖中移位暫存器之操作例之時序圖，其顯示信號SP、時脈信號CK1、時脈信號CK2、時脈信號CK3、時脈信號CK4、信號FF1out、信號FF2out、信號FF3out及信號FF4out之波形。須知，於參考第2圖所說明之第1圖中移位暫存器之操作例中，信號SP、時脈信號CK1、時脈信號CK2、時脈信號CK3、時脈信號CK4、信號FF1out、信號FF2out、信號FF3out及信號FF4out之每一者均為二位元數位信號。又，於該實施例之操作中，即使當信號SP、時脈信號CK1、時脈信號CK2、時脈信號CK3、時脈信號CK4、信號FF1out、信號FF2out、信號FF3out及信號FF4out之電壓狀態均反相時，仍可進行相同操作。
如第2圖所示，於第1圖的移位暫存器中，期間可分成期間111、期間112、期間113、期間114及期間115。須知，於本說明書中，各期間之長度可例如根據各時脈信號適當設定。於此舉各期間之長度相同為例，在以下說明各期間之操作。
首先，於時間A1，設定信號SP為高位準，設定時脈信號CK1為低位準，設定時脈信號CK2為低位準，設定時脈信號CK3為低位準，設定時脈信號CK4為高位準。於期間111，信號SP處於高位準，時脈信號CK1處於低位準，時脈信號CK2處於低位準，時脈信號CK3處於低位準，時脈信號CK4處於高位準。
此時，正反器105-1設定為設定狀態。而且，信號FF1out根據信號SP及時脈信號CK1之電壓狀態設定為低位準。信號FF2out根據信號FF1out及及時脈信號CK2之電壓狀態設定為低位準。信號FF3out根據信號FF2out及及時脈信號CK3之電壓狀態設定為低位準。信號FF4out根據信號FF3out及及時脈信號CK4之電壓狀態設定為低位準。
接著，於時間A2，設定信號SP為低位準，設定時脈信號CK1為高位準，時脈信號CK2保持於低位準，時脈信號CK3保持於低位準，且設定時脈信號CK4為低位準。於期間112，信號SP處於低位準，時脈信號CK1處於高位準，時脈信號CK2處於低位準，時脈信號CK3處於低位準，時脈信號CK4處於低位準。
此時，信號FF1out根據信號SP及時脈信號CK1之電壓狀態設定為高位準。信號FF2out根據信號FF1out及及時脈信號CK2之電壓狀態設定為低位準。信號FF3out根據信號FF2out及及時脈信號CK3之電壓狀態設定為低位準。信號FF4out根據信號FF3out及時脈信號CK4之電壓狀態設定為低位準。
其次，於時間A3，設定信號SP為低位準，設定時脈信號CK1為低位準，設定時脈信號CK2為高位準，時脈信號CK3保持於低位準，且時脈信號CK4保持於高位準。於期間113，信號SP處於低位準，時脈信號CK1處於低位準，時脈信號CK2處於高位準，時脈信號CK3處於低位準，時脈信號CK4處於低位準。
此時，信號FF1out根據信號SP及時脈信號CK1之電壓狀態設定為低位準。信號FF2out根據信號FF1out及及時脈信號CK2之電壓狀態設定為高位準。信號FF3out根據信號FF2out及及時脈信號CK3之電壓狀態保持於低位準。信號FF4out根據信號FF3out及時脈信號CK4之電壓狀態保持於低位準。
其次，於時間A4，信號SP保持於低位準，時脈信號CK1保持於低位準，設定時脈信號CK2為低位準，時脈信號CK3保持於高位準，且時脈信號CK4保持於低位準。於期間114，信號SP處於低位準，時脈信號CK1處於低位準，時脈信號CK2處於低位準，時脈信號CK3處於高位準，時脈信號CK4處於低位準。
此時，信號FF1out根據信號SP及時脈信號CK1之電壓狀態保持於低位準。信號FF2out根據信號FF1out及及時脈信號CK2之電壓狀態設定為低位準。信號FF3out根據信號FF2out及及時脈信號CK3之電壓狀態保持於高位準。信號FF4out根據信號FF3out及時脈信號CK4之電壓狀態保持於低位準。
其次，於時間A5，信號SP保持於低位準，時脈信號CK1保持於低位準，時脈信號CK2保持於低位準，時脈信號CK3設定為低位準，且時脈信號CK4設定為高位準。於期間115，信號SP處於低位準，時脈信號CK1處於低位準，時脈信號CK2處於低位準，時脈信號CK3處於低位準，時脈信號CK4處於低位準。
此時，信號FF1out根據信號SP及時脈信號CK1之電壓狀態保持於低位準。信號FF2out根據信號FF1out及及時脈信號CK2之電壓狀態保持於低位準。信號FF3out根據信號FF2out及及時脈信號CK3之電壓狀態設定為低位準。信號FF4out根據信號FF3out及及時脈信號CK4之電壓狀態設定為高位準。
如以上所述，本實施例之移位暫存器具有使用至少第一時脈信號(例如時脈信號CK1)、第二時脈信號(例如時脈信號CK2)、第三時脈信號(例如時脈信號CK3)、第四時脈信號(例如時脈信號CK4)，其每一者之電壓狀態於不同時刻改變。因此，當輸入時脈信號之正反器處於操作狀態(例如處於輸入高位準信號之狀態)，輸入其他信號之正反器之每一者處於非操作狀態(例如處於輸入低位準信號之狀態)。因此，可減少耗電。
(實施例2)
於本實施例中將說明屬於本發明之一實施例之移位暫存器中正反器之電路構造例。
參考第3圖說明本實施例之正反器之電路構造例。第3圖係顯示本實施例之正反器之電路構造例之電路圖。
第3圖中之正反器包含電晶體311、電晶體312、電晶體313、電晶體314、電晶體315及電晶體316。須知，作為例子，本實施例之正反器中之所有電晶體具有閘極、源極和汲極，且為相同導電型的場效電晶體。當所有電晶體具有相同導電型時，相較於使用具有不同導電型之電晶體之情形，製造步驟數可減少。於第3圖中顯示正反器中所有電晶體均為n通道電晶體之例子；然而，並無限制，且正反器中所有電晶體可為p通道電晶體。
閘極係指所有閘極電極及閘極配線或其一部分。閘極配線係用來電連接至少一電晶體之閘極電極至其他配線之其他電極之配線。例如，顯示裝置中之掃描線係閘極配線。
源極係指所有源極區、源極電極及源極配線或其一部分。源極區係半導體層中之區域，在此電阻低於通道形成區(通道形成層)之電阻。源極電極係導電層之一部分，其連接至源極區。源極配線係用來電連接至至少一電晶體之源極電極至其他配線之其他電極之配線。例如，在顯示裝置中之信號線電連接至源極電極情況下，信號線亦係源極配線。
汲極係指所有源極區、汲極電極及汲極配線或其一部分。汲極區係半導體層中之區域，在此電阻低於通道形成區(通道形成層)之電阻。汲極電極係導電層之一部分，其連接至汲極區。汲極配線係用來電連接至至少一電晶體之汲極電極至其他配線之其他電極之配線。例如，在顯示裝置中之信號線電連接至汲極電極情況下，信號線亦係汲極配線。
此外，於本文件(說明書、申請專利範圍、圖式等)中，依電晶體之構造、操作條件等而定，電晶體之源極與汲極可互換；因此，難以界定何者是源極或汲極。因此，於本文件(說明書、申請專利範圍、圖式等)中，自源極和汲極隨機選擇之一端子稱為源極和汲極之一，而另一端子則稱為源極和汲極之另一者。
於電晶體311中，信號S31輸入至閘極，且高電源電壓VDD供至源極和汲極之一。
於電晶體312中，信號S32輸入至閘極，源極和汲極之一電連接至電晶體311之源極和汲極之另一者源極和汲極之另一者，且低電源電壓VSS供至源極和汲極之另一者。
於電晶體313中，信號S32輸入至閘極，且高電源電壓VDD供至源極和汲極之另一者。
於電晶體314中，閘極電連接至電晶體311之源極和汲極之另一者，源極和汲極之一電連接至電晶體313之源極和汲極之另一者，且低電源電壓VSS供至源極和汲極之另一者。須知，電晶體314之閘極連接至電晶體311之源極和汲極之另一者之部分亦稱為節點317。
於電晶體315中，閘極電連接至電晶體313之源極和汲極之另一者，且信號S33輸入至源極和汲極之一。須知，電晶體315之閘極連接至電晶體313之源極和汲極之另一者之部分亦稱為節點318。
於電晶體316中，閘極電連接至電晶體311之源極和汲極之另一者，源極和汲極之一電連接至電晶體315之源極和汲極之另一者，且低電源電壓VSS供至源極和汲極之另一者。
第3圖中之正反器於電晶體315之源極和汲極之另一者輸出電壓作為信號。
須知，信號S31可用來作為正反器之起動信號SPFF，且例如對應實施例1中之信號SP。
信號S32可用來作為正反器的重設信號REFF。例如，在包含有跟隨後繼階段之正反器的正反器情況下，輸入跟隨後繼階段之正反器之正反器的輸出信號。
信號S33可例如用來作為正反器的重設信號CKFF，且對應實施例1中信號CK1至CK3之任一者。
信號S34可例如用來作為正反器的重設信號CKFF，且對應實施例1中信號FF1out至FFnout之任一者。
如於第3圖中所示，本實施例之一正反器例包含：至少第一電晶體(例如電晶體313)，其中，起動信號輸入至閘極和電連接至第一電源線之源極和汲極之一；第二電晶體(例如電晶體315)，其中，閘極電連接至第一電晶體之源極和汲極之另一者，源極和汲極之一電連接至第一至第三時脈信號線之一，且輸出信號自源極和汲極之另一者輸出；以及第三電晶體(例如電晶體314)，其中，源極和汲極之一電連接至第二電晶體之閘極，且源極和汲極之另一者電連接至第二電源線。於此構造中，在某些情況下，寄生電容可在電晶體之每一者中產生。例如，在某些情況下，第二電晶體設計成具有較正反器中所含其他電晶體更大的頻幅，這造成產生大寄生電容。然而，藉屬於本發明之一實施例之移位暫存器之構造，第一電壓狀態中之時脈信號可選擇性輸出至正反器，藉此可減低耗電。
其次，將參考第4圖說明本實施例中正反器的操作例。第4圖係顯示第3圖中正反器操作例的時序圖。須知，於參考第4圖所說明第3圖的正反器操作例中，信號S31至S34之每一者係二位元數位信號，高電源電壓VDD具有等於高位準信號電壓VH之值，且低電源電壓VSS具有等於高位準信號電壓VL之值。又，在本實施例中正反器的操作中，第4圖中所示各信號之電壓狀態可反轉。
如第4圖所示，於第3圖之正反器之操作例中，期間可分成期間351、期間352及期間353。以下說明各期間之操作。
首先，於期間351，在時間E1，信號S31設定於高位準，信號S32設定於低位準，信號S33設定於高位準。
此時，第3圖之正反器105-1設定為設定狀態。又，電晶體312導通，且節點317之電壓變成VL。而且，電晶體313導通，且節點317之電壓開始增高。節點318之電壓(亦稱為V318)增高至“VH-VtH313”(電晶體313之臨限電壓)。當節點318之電壓達到“VH-VtH313”時，電晶體313斷開，且節點318設定為浮起狀態。而且，當節點318之電壓之絕對值變得較電晶體313之絕對值VtH313高時，電晶體315導通，且信號S33設定於低位準。
其次，於期間352，在時間E2，信號S31設定於低位準，信號S32設定於高位準，信號S33設定於低位準。
由於此時電晶體313保持斷開，因此，節點318之電壓維持於“VH-VtH313”。
當節點318之電壓維持於“VH-VtH313”時，電晶體315保持導通。當電晶體315之源極和汲極之一的電壓處於VH時，電晶體315之源極和汲極之另一者的電壓增高。由於節點318處於浮起狀態，節點318之電壓乃因閘極與電晶體315之源極和汲極之另一者間所產生之電容之電容耦合(例如，寄生電容)而根據輸出信號之電壓，開始增高。這亦稱為自舉操作。
節點318之電壓增至較期間351節點318之電壓與電晶體315之臨限電壓的總和，亦即，“VH+VtH315+Va”(Va係既定正值)。此時，電晶體315保持導通，且信號S34設定於高位準。
其次，於期間353，在時間E3，信號S31設定於低位準，信號S32設定於低位準，信號S33設定於高位準。
此時，電晶體311導通，且節點317之電壓變成VH。而且，電晶體314導通，節點318之電壓變成VL，正反器設定為重設狀態。於重設狀態下，電晶體315保持斷開，且信號S34保持於低位準。
如於第3及4圖中舉例顯示，本實施例中的正反器例如可用相同導電型之電晶體形成。藉由使用相同導電型之電晶體，相較於使用具有不同導電型之電晶體之情形，製造步驟數可減少。又，甚至於正反器包含相同導電型之電晶體情形下，仍可減低本發明之一實施例之移位暫存器的耗電。
須知，本實施例可適當地和其他實施例之任一者組合或以其替代。
(實施例3)
於本實施例中，將說明可適用於本發明之一實施例之移位暫存器的電晶體例。
將參考第5A至5C圖說明本實施例中電晶體之構造例。第5A至5C圖顯示本實施例中電晶體之構造例。第5A圖係俯視圖，且第5B圖係沿第5A圖中Z1-Z2線所取剖視圖。
第5A及5B圖包含閘極電極211、閘極絕緣層202、氧化物半導體層213、導電層215a及導電層215b。
如第5B圖所示，例如，閘極電極211設在基板201上方。
閘極絕緣層202設在閘極電極211上方。
氧化物半導體層213設在閘極電極211上方，其間閘極絕緣層202。氧化物半導體層213包含通道形成區。而且，氧化物半導體層213接受脫水或脫氫處理。
導電層215a及導電層215b之每一者設在氧化物半導體層213之一部分上方。導電層215a及導電層215b之每一者用來作為電晶體之源極電極或汲極電極。
又，如第5A及5B圖中之電晶體，氧化物半導體層213接受脫水或脫氫處理，而且，氧化物絕緣層218形成與氧化物半導體層213之一部分接觸。於包含氧化物半導體層213作為通道形成區且係在進行脫水或脫氫處理後形成氧化物絕緣層218之電晶體中，長期使用及大負荷所造成之臨限電壓Vth位移幾乎不會發生，並因此很可靠。
須知，氮化物絕緣層可在氧化物絕緣層218上方。較佳係氮化物絕緣層與設在氧化物絕緣層218下方之閘極絕緣層202或用來作為基底之絕緣層接觸，以免諸如濕氣、氫離子及OH-從基板之側面附近進入。特別是，使用氮化矽於閘極絕緣層202以與氧化物絕緣層218或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層以圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，可於氧化物絕緣層218上方設置平面化絕緣層(在設有氮化物絕緣層情況下，於氮化物絕緣層上方)。
替代地，如於第8C圖中所示，電晶體可具有氮化物導電層214a及氮化物導電層214b設在氧化物半導體層213之一部分上方，設置導電層215a來與氮化物導電層214a接觸並設置氮化物導電層214b來與氮化物導電層214b接觸之構造。
氮化物導電層214a及氮化物導電層214b具有較氧化物半導體層213更高之導電性，且用來作為電晶體251之源極區(亦稱為低電阻源極區)和汲極區(亦稱為低電阻汲極區)。
可使用相對於可見光具有光通過特性，諸如In-Sn-Zn-O(銦-錫-鋅-氧)系金屬氧化物、In-Al-Zn-O(銦-鋁-鋅-氧)系金屬氧化物、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系金屬氧化物、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系金屬氧化物、Sn-Al-Zn-O(錫-鋁-鋅-氧)系金屬氧化物、In-Zn-O(銦-鋅-氧)系金屬氧化物、Sn-Zn-O(錫-鋅-氧)系金屬氧化物、Al-Zn-O(鋁-鋅-氧)系金屬氧化物、In-Sn-O(銦-錫-氧)系金屬氧化物、In-O(銦-氧)系金屬氧化物、Sn-O(錫-氧)系金屬氧化物或Zn-O(鋅-氧)系金屬氧化物之導電材料，作為用來形成氮化物導電層214a及氮化物導電層214b之氧化物導電膜之材料。在大於或等於1 nm及小於或等於300 nm之範圍內適當選擇氧化物導電膜之厚度。在使用濺鍍方法情況下，使用含大於或等於2 wt%及小於或等於10 wt%之SiO2之靶材，進行膜沉積，俾在光傳輸導電膜含有阻止結晶化之SiOx(x>0)。因此，氧化物半導體層213可避免在稍後進行用以脫水或脫氫之熱處理中結晶化。
例如，在使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物於氧化物半導體層情況下，用來形成作為通道形成區之氧化物半導體層213及氮化物導電層214a及氮化物導電層214b可於不同沉積條件下個別形成。
例如，在藉由濺鍍方法進行沉積情況下，使用於氬氣中形成之氧化物半導體膜所形成之氮化物導電層214a及氮化物導電層214b各具有n型導電性及大於或等於0.01eV及小於或等於0.1eV之起動能量(ΔE)。
須知，於本實施例中，氮化物導電層214a及214b為In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物且包含至少非晶矽成份。而且，氮化物導電層214a及214b可包含晶粒(奈米晶體)。氮化物導電層214a及214b中之晶粒具有約1 nm至10nm，通常約2 nm至4 nm之直徑。
無須設置氮化物導電層214a及214b，不過，當氮化物導電層214a及214b設在用來形成作為通道形成區之氧化物半導體層213及用來作為源極端子和汲極端子之導電層215a至215d間時，可獲得良好電連結，且電晶體可穩定操作。
替代地，第5A及5B圖中之電晶體可具第6A及6B圖中之構造，其中導電層217設在氧化物半導體層213的上方，氧化物絕緣層207置於其間(在設置氮化物絕緣層情況下，氧化物絕緣層207及氮化物絕緣層置於其間)。第6A及6B圖顯示本實施例之電晶體之構造。第6A圖係俯視圖，且第6B圖係沿第6A圖之Z1-Z2線所取橫剖視圖。導電層217用來作為第二閘極端子。第二閘極電壓施加於導電層217，俾可控制電晶體251之臨限電壓。於設有平面化絕緣層情況下，導電層217可設在平面化絕緣層上方。
例如，當等於或高於源極電極之電壓施加於導電層217時，電晶體之臨限電壓位移至負側；當低於源極電極之電壓施加於導電層217時，電晶體之臨限電壓位移至正側。
如於第5A至5C圖及第6A及6B圖中舉例所示，本實施例之電晶體係各包含氧化物半導體層之電晶體，該氧化物半導體層用來作為通道形成區。因此，本實施例之電晶體具有較在通道形成區包含有非晶矽之習知電晶體更高之遷移率，從而，可高速操作。又，甚至當使用本實施例之電晶體時，可減低本發明之一實施例之移位暫存器之耗電。
將參考第7A及7B圖說明於第5A至5C圖中使用複數個電晶體之情形。第7A及7B圖舉例顯示複數個電晶體之構造，其可適用於本發明之一實施例之移位暫存器。第7A圖係二電晶體之俯視圖，且第7B圖係沿第7A圖之X1-X2線所取橫剖視圖。
於第7A及7B圖中舉例顯示電晶體251及電晶體252。須知，舉例顯示一構造，其中，氧化物導電層設在氧化物半導體層與源極和汲極之每一者間。
如於第5A至5C圖中，電晶體251包含閘極電極211、閘極絕緣層202、氧化物半導體層213、氧化物導電層214a、氧化物導電層214b、導電層215a及導電層215b。
如第7B圖所示，例如，閘極電極211設在基板201上方。
閘極絕緣層202設在閘極電極211上方。
氧化物半導體層213設在閘極電極211上方，其間有閘極絕緣層202。氧化物半導體層213接受脫水或脫氫處理。
氧化物導電層214a及氧化物導電層214b具有較氧化物半導體層213更高的導電性，並用來作為電晶體251之源極區(亦稱為低電阻源極區)及汲極區(亦稱為低電阻汲極區)。
導電層215a設在氧化物半導體層213上方，其間有氧化物導電層214a，且導電層215b設在氧化物半導體層213上方，其間有氧化物導電層214b。
電晶體252包含閘極電極2112、閘極絕緣層202、氧化物半導體層2132、氧化物導電層2142a、氧化物導電層2142b、導電層215b及導電層215c。
閘極電極2112使用相同層形成，作為閘極電極211，且設在基板201上方，於基板201上方亦設有閘極電極211。
氧化物半導體層2132使用相同層形成，作為氧化物半導體層213，並在形成時，類似於氧化物半導體層213，接受脫水或脫氫處理。
氧化物導電層2142a及氧化物導電層2142b具有較氧化物半導體層2132更高的導電性，並用來作為電晶體252之源極區(亦稱為低電阻源極區)及汲極區(亦稱為低電阻汲極區)。
第7A及7B圖中的電晶體251及252設有氧化物絕緣層218，以除了氧化物半導體層上進行脫水或脫氫處理外，分別與氧化物半導體層213之一部分，以及與氧化物半導體層2132之一部分接觸。
又，電晶體251之導電層211與形成於絕緣層202之開口部中的導電層215b接觸。因此，獲得有利的接觸，這導致接觸阻力的減少。因此，可減少開口數，這造成開口所佔面積的減少。因此，例如可使用二電晶體，形成具有該構造之邏輯電路(例如，反相器)。
如於第7A及7B圖中所示，本發明之一實施例移位暫存器包含複數個電晶體，且電晶體之閘極電極可電連接至形成在閘極絕緣層之開口部中另一電晶體的源極電極或汲極電極。
其次，參考第8A至8D圖說明用以製造第5A及5B圖中所示電晶體之製造方法例。第8A至87D圖係顯示第5A及5B圖中所示電晶體之製造方法例之剖視圖。
首先，製備基板201。導電膜形成於基板201上方，且接著藉由第一光微刻步驟(參閱第8A圖)形成導電層211。須知，導電層211以漸尖細較佳。當導電層211漸尖細時，可增加導電層211與形成於導電層211上之膜之附著。
基板201須具有絕緣表面以及高到足以耐至少是稍後待進行之熱處理之熱阻。例如，可使用玻璃基板等作為基板201。
於稍後待進行之熱處理之溫度高情況下，較佳係使用應變點為730℃或更高者作為玻璃基板。使用矽化鋁玻璃、硼化鋁玻璃或硼化鋇玻璃作為玻璃基板。須知，藉由氧化鋇(BaO)含量較硼酸(B2O3)大，可獲得更實際之熱阻玻璃。因此，較佳係使用含有BaO及B2O3而BaO含量大於B2O3之玻璃基板。
須知，可使用絕緣體形成之基板，像是陶瓷基板、石英基板或藍寶石基板，以取代玻璃基板。替代地，可使用結晶化之玻璃基板等。
可設置用來作為基底膜之絕緣層於基板201與導電層211之間。基底膜具有防止雜質自基板201擴散之功能，並可形成具有單一層構造或氮化矽層、氧化矽層、氮化氧化矽層、及氮化氧矽層之一或更多者之堆疊構造。
可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮及鈧之金屬材料或含有此等元素之任一者作為主成份之合金，作為用以形成導電層211之導電膜材料例子。用以形成導電層211之導電膜可藉含有此等元素之任一或更多者之單一膜或其堆疊膜形成。
較佳係使用依序堆疊鈦層、鋁層及鈦層之三層堆疊膜或依序堆疊鉬層、鋁層及鉬層之三層堆疊膜，作為用以形成導電層211之導電膜。無庸贅言，亦可使用單層膜、二層堆疊膜或四或更多層堆疊膜，作為導電膜。當使用鈦層、鋁層及鈦層之堆導電膜作為導電膜時，可藉由使用氯氣之乾蝕方法進行蝕刻。
其次，閘極絕緣層202形成於導電層211上方。
閘極絕緣層202可藉由CVD方法、濺鍍方法等形成單層之氧化矽層、氮化矽層或氧氮化矽層或其堆疊層。例如，可藉由電漿CVD方法，使用SiH4、氧及氮作為沉積氣體，形成氧氮化矽層。閘極絕緣層202之厚度大於或等於100 nm及小於或等於500 nm；於使用堆疊層形成閘極絕緣層202情況下，堆疊具有大於或等於50 nm及小於或等於200 nm之厚度之第一絕緣層與具有大於或等於5nm及小於或等於300 nm之厚度之第二絕緣層。當使用以掺有磷或硼之矽靶材形成之氧化矽膜於閘極絕緣層202時，可抑制雜質進入(諸如濕氣、氫離子及OH-)。
於本實施例中，例如藉由電漿CVD方法，使用具有200 nm厚度之氮化矽膜，形成閘極絕緣層202。
其次，氧化物半導體膜形成於閘極絕緣層202上方。氧化物半導體膜之厚度以大於或等於2 nm及小於或等於200 nm較佳。例如，當氧化物半導體膜之厚度小至50 nm或更小時，即使於氧化物半導體膜形成後進行用以脫水或脫氫之熱處理，氧化物半導體膜仍可處於非晶狀態。藉由使氧化物半導體膜之厚度很小，可在氧化物半導體膜形成後進行熱處理時，抑制氧化物半導體膜之結晶化。
須知，在藉由濺鍍方法形成氧化物半導體膜之前，可藉由導入氬氣及電漿之逆濺鍍，移除附著於絕緣層202表面上之粒子。逆濺鍍係指不施加電壓於靶材側，於氬氛圍下，使用RF電源，施加電壓於基板側，俾電漿產生於基板附近以修改表面。須知，可使用氮氛圍、氦氛圍、氧氛圍等替代氬氛圍。
可使用以下任一者作為氧化物半導體膜：In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體膜、In-Sn-Zn-O(銦-錫-鋅-氧)系氧化物半導體膜、In-Al-Zn-O(銦-鋁-鋅-氧)系氧化物半導體膜、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系氧化物半導體膜、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系氧化物半導體膜、Sn-Al-Zn-O(錫-鋁-鋅-氧)系氧化物半導體膜、In-Zn-O(銦-鋅-氧)系氧化物半導體膜、Sn-Zn-O(錫-鋅-氧)系氧化物半導體膜、Al-Zn-O(鋁-鋅-氧)系氧化物半導體膜、In-Sn-O(銦-錫-氧)系氧化物半導體膜、In-O(銦-氧)系氧化物半導體膜、Sn-O(錫-氧)系氧化物半導體膜及Zn-O(鋅-氧)系氧化物半導體膜。於本實施例中，藉由濺鍍方法，使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物半導體靶材，形成氧化物半導體膜。替代地，可藉由濺鍍方法，在稀有氣體(通常為氬)氛圍、氧氛圍或稀有氣體(通常為氬)與氧之混合氛圍下形成氧化物半導體膜。在使用濺鍍方法情況下，可使用含大於或等於2 wt%及小於或等於10 wt%之SiO2之靶材，進行膜沉積，且在光傳輸導電膜中含有阻止結晶化之SiOx(x>0)。因此，氧化物半導體層可避免在稍後進行用以脫水或脫氫之熱處理中結晶化。
在此，於以下條件下，使用供沉積之含In、Ga及Zn(銦、鎵及鋅)(In2O3：Ga2O3：ZnO之化合比例=1:1:1[莫耳] In: Ga:Zn=1:1:0.5[原子])之金屬氧化物半導體靶材，形成氧化物半導體膜：基板與靶材之距離為100 mm，壓力為0.6帕，直流(DC)電源為0.5kw且氛圍為氧(氧氣流之比例為100%)。須知，脈衝直流(DC)電源較佳，此乃因為在膜沉積時產生之粉末物質(亦稱為粒子)可減少，且膜厚可均勻。於本實施例中，藉由濺鍍方法，使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物半導體靶材於膜沉積，形成In-Ga-Zn-O(銦-鎵-鋅-氧)系膜，作為氧化物半導體膜。
濺鍍方法例包含使用高頻電源作為濺鍍電源之RF濺鍍方法、使用直流電源於濺鍍電源之DC濺鍍方法以及以脈波方式施加偏壓之脈波DC濺鍍方法。RF濺鍍方法主要用於形成絕緣膜情況下，且DC濺鍍方法主要用於形成金屬導電膜情況下。
又，亦有多源濺鍍設備，於其中可定有複數個不同材料之標靶。藉多源濺鍍設備，可在相同室中形成不同材料膜供堆疊，或可藉由同時放電，在相同室中形成不同材料種類的膜。
而且，有一種濺鍍設備，其在室內部設有磁系統，且用於磁控濺鍍方法，以及一種濺鍍設備，其用於ECR濺鍍方法，其中使用微波而不使用輝光放電來產生電漿。
就使用濺鍍方法之膜沉積方法而言，有一種反應濺鍍方法，其中於膜形成期間，標靶物質與濺鍍氣體成份相互化學反應，以形成化合物薄膜，以及一種偏壓濺鍍方法，其中在膜沉積期間，亦施加電壓於基板。
較佳係使用冷凍泵作為進行濺鍍之沉積室之排出機構。當使用冷凍泵於排出時，可移除沉積室中諸如濕氣之雜質。
其次，藉由第二光微刻步驟將氧化物半導體膜加工成島形，以形成氧化物半導體層213(參閱第8B圖)。須知，在第二光微刻步驟後，氧化物半導體層213可在惰性氣體氛圍(例如氮、氦或氬)中接受熱處理(在高於或等於400℃及低於700℃下)，以移除層中所含諸如氫及水之雜質。
其次，氧化物半導體層213脫水或脫氫。在高於或等於400℃及低於750℃下，較佳在高於或等於425℃及低於750℃下進行用於脫水或脫氫之第一熱處理。須知，於溫度為425℃或更高情況下，熱處理可能1小時或更短，惟在溫度低於425℃情況下，熱處理則在1小時以上。於本實施例中，將基板導入屬於熱處理設備之一的電爐內，於氮氛圍下，在氧化物半導體層213上進行熱處理。接著，使氧化物半導體層213不暴露於空氣，這可避免水及氫進入氧化物半導體層213內。於本實施例中，在一爐中進行緩慢冷卻，從氧化物半導體層213接受脫水或脫氫之加熱溫度T降至低到足以防止水再度進入之溫度，具體而言，降至低於加熱溫度T達100℃或高多之溫度。氛圍不限於氮氛圍，且可使用任何氛圍，只要其係諸如氮、氦或氬之惰性氣體氛圍即可。
須知，熱處理設備不限於電爐，可具有一加熱裝置，藉由來自諸如電阻加熱元件之加熱元件之熱導或熱輻射將一物品加熱。例如，可使用諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備之快速熱退火(RTA)設備。LRTA設備係藉發自諸如鹵素燈、金屬鹵素燈、氙電弧燈、碳電弧燈、高壓鈉燈或高壓水銀燈之光輻射(電磁波)，對待加工物品加熱之設備。GRTA設備係用來藉高溫氣體進行熱處理之設備。使用不會與待藉由熱處理加工之物品反應之惰性氣體作為氣體。例如，使用氮或諸如氬之稀有氣體。
當氧化物半導體層213接受高於或等於400℃及低於750℃之熱處理時，可達成氧化物半導體層之脫水或脫氫；因此，可避免稍後氧化物半導體層中再度含有水(H2O)。
於第一加熱處理中，較佳係於氮或諸如氦、氖或氬氬之稀有氣體中不含水、氫等。又，導入熱處理設備之氮或諸如氦、氖或氬氬之稀有氣體之純度大於或等於6N(99.9999%)，尤佳為大於或等於7N(99.99999%)(亦即雜質濃度較佳為低於或等於1 ppm，尤佳為低於或等於0.1 ppm)。
氧化物半導體層213包含微晶粒及非晶區，或依第一熱處理之條件或導電層211之材料而定，僅包含微晶粒。例如，氧化物半導體層213可變成具有90%或更大，或80%或更大之微晶半導體層。又，依第一熱處理之條件或氧化物半導體層之材料而定，氧化物半導體層可變成不含微晶粒之非晶氧化物半導體層。
在第一熱處理後，氧化物半導體層變成缺氧型，俾達到低光阻。第一熱處理後之氧化物半導體膜具有較形成後不久之氧化物絕緣層更高之載子濃度，且較佳地，具有1×1018/cm3或更高之載子濃度。
可在未加工成島形氧化物絕緣層之氧化物半導體層213上進行第一熱處理。於此情況下，在第一熱處理後，自熱處理設備取出基板，接著進行光微刻步驟。
其次，用以形成電晶體之源極電極和汲極電極之導電膜形成於閘極絕緣層202及氧化物半導體層213上方。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素，含有此等元素之任一者作為成份之合金，或含有此等元素組合之任一者之化合物等於導電膜。導電膜不限於含以上元素之單一層，並可形成為二或更多層之堆疊層。於本實施例中，形成三層導電膜，其中堆疊鈦膜(具有100 nm之厚度)、鋁膜(具有200 nm之厚度)及鈦膜(具有100 nm之厚度)。可使用氮化鈦膜來替代鈦膜。
於稍後在200℃至600℃下進行熱處理情況下，較佳地，導電膜具有高到足以耐熱處理之熱阻。例如，較佳係使用添加避免形成小丘之元素的鋁合金，或堆疊熱阻導電膜之導電膜。使用濺鍍方法、真空蒸發方法(例如電子束蒸發方法)、弧放電離子電鍍方法或噴灑方法作為導電膜之形成方法。替代地，導電膜可藉由以網版印刷、噴墨方法等，將導電之銀、金、銅等之奈米糊放電以及烘烤奈米糊形成。
其次，進行第三光微刻步驟。形成光阻掩模233a及光阻掩模233b於用以形成源極電極和汲極電極之導電膜上方，且使用光阻掩模233a及光阻掩模233b選擇性蝕刻導電膜之一部分，以形成導電層215a及導電層215b。
於第三光微刻步驟中，僅選擇性移除位於氧化物半導體層213上之部分。例如，當使用過氧化氨混合物(於重量比中，過氧化氫：氨：水=5：2：2)作為鹼蝕刻劑，俾僅選擇性移除位於In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體層上之金屬導電膜之部分，金屬導電膜可選擇性移除，且可留下氧化物半導體形成之氧化物半導體層。
於第三光微刻步驟中，在依蝕刻條件而定情況下，蝕刻氧化物半導體層213之曝光區。於此情況下，夾在氧化物半導體層間之氧化物半導體層之區域(夾在導電層215a與導電層215b間之區域)較與導電層211上方之源極電極或汲極電極重疊之區域更薄。
其次，氧化物絕緣層218形成於閘極絕緣層202及氧化物半導體層213。於此階段，氧化物半導體層213之一部分與氧化物絕緣層218接觸。須知，與閘極電極重疊而閘極絕緣層置於其間之氧化物半導體層之區域係通道形成區。
氧化物絕緣層218可適當地藉由使諸如水及氫之雜質不混入氧化物絕緣層之方法，像是濺鍍方法，形成具有至少1 nm之厚度。於本實施例中，藉由濺鍍方法，形成氧化矽膜作為氧化物絕緣層。沉積中之基板溫度可高於或等於室溫以及低於或等於300℃。於本實施例中，基板溫度為100℃。氧化矽膜可藉由濺鍍方法，於稀有氣體(通常為氬)氛圍、氧氛圍或含稀有氣體(通常為氬)及氧之氛圍下形成。而且，可使用氧化矽靶材或矽靶材作為靶材。例如，藉由使用矽靶材，氧化矽膜可用濺鍍方法，於含氧及稀有氣體之混合氛圍中形成。形成來與光阻減低之氧化物半導體層213接觸之氧化物絕緣層使用不含諸如濕氣、氫離子及OH-及阻止此等雜質從外側進入之無機絕緣膜形成；通常使用氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮氧化鋁膜等。須知，藉由濺鍍方法形成之氧化物絕緣層特別厚，甚至可使用單一層作為保護層以抑制雜質擴散入與其接觸之層的現象。亦可使用掺有磷(P)或硼(B)之靶材，俾添加磷(P)或硼(B)於氧化物絕緣層。
於本實施例中，藉由脈波DC濺鍍方法，使用柱形聚晶、具有6N純度(電阻為0.01Ω‧cm)之掺硼矽靶材，進行膜沉積，其中基板與靶材間之距離(T-S距離)為89 mm，壓力為0.4帕，直流(DC)電流6kw，且氛圍為氧(氧氣流之比例為100%)。膜厚為300 nm。
氧化物絕緣層218設在氧化物半導體層213之通道形成區上，其亦用來作為通道保護層。
其次，可於惰性氣體氛圍或氮氛圍中進行第二熱處理(例如在高於或等於200℃以及低於或等於400℃下，較佳地，在高於或等於250℃以及低於或等於350℃下)。例如，於氮氛圍中，在250℃下進行第二熱處理1小時。當進行第二熱處理時，氧化物半導體層213被加熱，其一部分與氧化物絕緣層218接觸，其他部分與導電層215a及215b接觸。
當進行第二熱處理，而在第一熱處理中光阻減少之氧化物半導體層213與氧化物絕緣層218接觸時，與氧化物絕緣層218接觸之區域變成氧過多狀態。因此，與氧化物絕緣層218接觸之氧化物半導體層213之區域沿氧化物半導體層213之深度方向變成i型(增加光阻)(參閱第8D圖)。
進行第二熱處理之時序不限於光微刻步驟後不久之時序，只要其在第三光微刻步驟之後即可。
因此，可製造本實施例之電晶體。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例4)
於本實施例中，將說明適用於本發明之一實施例之移位暫存器之另一電晶體例。
將參考第9A及9B圖說明本實施例之電晶體構造例。第9A及9B圖顯示本實施例之電晶體構造例。第9A圖係電晶體之俯視圖，且第9B圖係沿第9A圖之Z1-Z2線所取橫剖視圖。
如第5A至5C圖中之電晶體，第9A及9B圖之電晶體包含閘極電極211、閘極絕緣層202、氧化物半導體層213、導電層215a及導電層215b。
如第9B圖所示，例如，閘極電極211設在基板201上方。
閘極絕緣層202設在閘極電極211上方。
導電層215a及導電層215b各設在閘極絕緣層202之一部分上方。
氧化物半導體層213設在閘極電極211上方，其間閘極絕緣層202、導電層215a及導電層215b上方，其間有閘極絕緣層202。氧化物半導體層213接受脫水或脫氫處理。
又，就第9A及9B圖之電晶體而言，氧化物半導體層接受脫水或脫氫處理，而且，氧化物絕緣層218形成與氧化物半導體層213之一部分接觸。
須知，氮絕緣層可設在氧化物絕緣層218上方。較佳係氮絕緣層與設於氧化物絕緣層218下方之絕緣層202或用來作為基底之絕緣層接觸，以避免諸如濕氣、氫離子及OH-之雜質從基板之側表面進入。特別是，使用氮化矽層於絕緣層202來與氧化物絕緣層218或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層來圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，平面化絕緣層可設在氧化物絕緣層218上方(於設置氮絕緣層情況下，在氮絕緣層上方)。
如於第6A及6B圖中，第9A及9B圖中的電晶體251具有導電層設在與氧化物絕緣層218上方(於設置平面化絕緣層情況下，在平面化絕緣層上方)之氧化物半導體層213重疊之區域中的構造。導電層用來作為第二閘極端子。第二閘極電壓施加於導電層，俾可控制電晶體之臨限電壓。
須知，無須設置平面化絕緣層。當不設置平面化絕緣層時，可在氧化物絕緣層218上方設置用來作為第二閘極端子之導電層(於設置氮絕緣層情況下，在氮絕緣層上方)。
例如，當高於或等於源極電極之電壓的電壓施加於用來作為第二閘極電極之導電層時，電晶體之臨限電壓朝負方向位移。當低於或等於源極電極之電壓的電壓施加於用來作為第二閘極電極之導電層時，電晶體之臨限電壓朝正方向位移。
替代地，本實施例之電晶體可如第5C圖中之電晶體251，具有氧化物導電層214a設在氧化物半導體層213與導電層215a間以及氧化物導電層214b設在氧化物半導體層213與導電層215b間之構造。
如於第9A及9B圖中所示，本實施例中之電晶體係所謂的底部接觸電晶體，其中氧化物半導體層設在用來作為源極端子或汲極端子之導電層上方。因此，可進行高速操作，此乃由於本實施例之電晶體具有較在通道形成區包含有非晶矽之習知電晶體者更高的遷移率。又，應用底部接觸電晶體，俾可增加氧化物半導體層與用來作為源極端子或汲極端子之導電層接觸之面積，這導致避免剝離等。
(實施例5)
於本實施例中將說明適用於本發明之一實施例之移位暫存器之其他電晶體例子。
將參考第10A及10B圖說明本實施例之電晶體構造例。第10A及10B圖顯示本實施例之電晶體構造例。第10A圖係俯視圖，且第10B圖係沿第10A圖之Z1-Z2線所取橫剖視圖。
如於第5A至5C圖、第6A及6B圖以及第9A及9B圖所示電晶體中，第10A及10B圖中的電晶體包含閘極電極211、閘極絕緣層202、氧化物半導體層213、導電層215a及導電層215b。
如第10B圖所示，例如，閘極電極211設在基板201上方。
閘極絕緣層202設在閘極電極211上方。
氧化物半導體層213設在閘極電極211上方，其間有閘極絕緣層202。又，氧化物半導體層213接受脫水或脫氫處理。
又，就第10A及10B圖中的電晶體而言，氧化物半導體層接受脫水或脫氫處理，而且，氧化物絕緣層218設成與氧化物半導體層213之一部分接觸。第10A及10B圖中之氧化物絕緣層218用來作為具有通道保護層。
導電層215a及導電層215b各設在氧化物半導體層213之一部分及氧化物絕緣層218上方。導電層215a及導電層215b之每一者用來作為源極電極或汲極電極。
須知，氮絕緣層可設在氧化物絕緣層218上方。較佳係氮絕緣層與設於氧化物絕緣層218下方之閘極絕緣層202或用來作為基底之絕緣層接觸，以避免諸如濕氣、氫離子及OH-之雜質從基板之側表面進入。特別是，使用氮化矽層於閘極絕緣層202來與氧化物絕緣層218或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層來圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，平面化絕緣層可設在氧化物絕緣層218(於設置氮絕緣層情況下，在氮絕緣層上方)。
又，導電層可設在氧化物絕緣層218上方(於設置平面化絕緣層情況下，在平面化絕緣層上方)，俾氧化物絕緣層218夾在導電層與氧化物半導體層213間。導電層用來作為第二閘極端子。第二閘極電壓施加於導電層，俾可控制電晶體251之臨限電壓。
須知，無須設置平面化絕緣層。當不設置平面化絕緣層時，可在氧化物絕緣層218上方設置用來作為第二閘極端子之導電層(於設置氮絕緣層情況下，在氮絕緣層上方)。
例如，當第二閘極端子之電位高於源極端子之電位時，電晶體之臨限電壓朝負方向位移。當第二閘極端子之電位低於源極端子之電位時，電晶體之臨限電壓朝正方向位移。
又，如於第5C圖中的電晶體251，本實施例中之電晶體可具有用來作為緩衝層之一對氧化物半導體層設在氧化物半導體層213上方，且用來作為一對電極之導電層215a及215b設成與該對氧化物半導體層接觸。
如以上說明，本實施例之電晶體係所謂的通道保護電晶體，其各在氧化物半導體層的一部分上方包含有用來作為通道形成層之絕緣層。由於電晶體具有較在通道形成區包含有非晶矽之習知電晶體更高的遷移率，因此，可作更高速之操作。又，甚至當使用本實施例之電晶體時，可減低本發明之一實施例之移位暫存器之耗電。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例6)
於本實施例中將說明屬於本發明之一實施例，移位暫存器用於驅動器電路之顯示裝置。須知，於本實施例中，將舉例說明於一基板上方包含驅動器電路之至少一部分及像素部的顯示裝置，該包含顯示狀態藉驅動器電路控制之像素。
第11A圖顯示主動矩陣顯示裝置之方塊圖例子。顯示裝置於基板5300上方包含像素部5301，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303及信號線驅動器電路5304。於像素部5301中設置：複數條信號線，自信號線驅動器電路5304延伸；複數條掃描線，自第一掃描線驅動器電路5302及第一掃描線驅動器電路5302延伸。須知，包含顯示元件之像素成矩陣配置在掃描線與信號線相交的區域。此外，顯示裝置之基板5300透過諸如撓性印刷電路(FPC)之連接部連接至時序控制電路5305(亦稱為控制器或控制IC)。
於第11A圖中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303及信號線驅動器電路5304形成於相同基板5300上方，作為像素部5301。因此，減少設在外部之驅動器電路之組件數。又，在驅動器電路設於基板5300之外側情況下，須延長配線，並增加連接配線數。另一方面，在驅動器電路設於基板5300上方情況下，可減少連接配線數，這導致可靠度的改進或產能的改進。
時序控制電路5305例如將第一掃描線驅動器電路起動信號(GSP1)及第一掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。時序控制電路5305例如將第二掃描線驅動器電路起動信號(GSP2)及第二掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。時序控制電路5305例如將信號線驅動器電路起動信號(SSP)及信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦稱為視頻信號)及閂鎖信號(LAT)至信號線驅動器電路5304。須知，各時脈信號可為複數個時脈信號，其相移，或可與藉由反轉時脈信號獲得之反相時脈信號(CKB)一起供應。須知，可消除第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之一。
第11B顯示第一掃描線驅動器電路5302及第二掃描線驅動器電路5303形成於作為像素部5301之相同基板5300上方，且信號線驅動器電路5304形成在異於像素部5301之基板上方。藉此構造，可達成顯示裝置之尺寸之增加，製造步驟數之減少、成本之減低、產能之改進等。
第12A及12B圖顯示使用n通道TFTs形成之信號線驅動器電路之構造及操作例。
信號線驅動器電路包含移位暫存器5601及開關電路5602。開關電路5602包含複數開關電路5602_1至5602_N(N係大於或等於2之自然數)。開關電路5602_1至5602_N各包含複數個薄膜電晶體5603_1至5603_k(k係大於或等於2之自然數)。茲說明薄膜電晶體5603_1至5603_k係n通道TFTs之例子。
舉開關電路5602_1為例說明信號線驅動器電路中的連接關係。薄膜電晶體5603_1至5603_k之每一者之源極和汲極之一電連接至配線5604_1至5604_k之一。薄膜電晶體5603_1至5603_k之每一者之源極和汲極之另一者電連接至配線5605_1。薄膜電晶體5603_1至5603_k之閘極電連接至配線5605_1。
移位暫存器5601具有依序輸出高位準信號至配線5605_1至5605_N以及依序選擇開關電路5602_1至5602_N之功能。
開關電路5602_1具有控制配線5604_1至5604_k與信號線S1至Sk間之導電狀態之功能，亦即，控制配線5604_1至5604_k之電壓是否供至信號線S1至Sk之功能。依此方式，開關電路5602_1用來作為選擇器。又，薄膜電晶體5603_1至5603_k之每一者具有控制配線5604_1至5604_k與信號線S1至Sk間之導電狀態之功能，亦即，供應配線5604_1至5604_k之電壓至信號線S1至Sk之功能。以此方式，薄膜電晶體5603_1至5603_k之每一者用來作為開關。
須知，視頻信號資料(DATA)輸入至配線5604_1至5604_k之每一者。在很多情況下，視頻信號資料(DATA)係對應於影像信號或影像資料之類比信號。
其次，參靠第12B圖中之時序圖說明第12A圖中信號線驅動器電路之操作。第12B圖顯示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k。信號Sout_1至Sout_N係自移位暫存器5601輸出之信號例，且信號Vdata_1至Vdata_k係輸入至配線5604_1至5604_k之信號例。須知，信號線驅動器電路之一操作期間對應顯示裝置中之一閘極選擇期間。例如，一閘極選擇期間分成期間T1至TN。期間T1至TN之每一者係視頻信號資料(DATA)寫至選擇列中之像素之期間。
於期間T1至TN中，移位暫存器5601依序輸出H位準信號至配線5605_1至5605_N。例如，於期間T1中，移位暫存器5601將高位準信號至配線5605_1。接著，薄膜電晶體5603_1至5603_k導通，使配線5604_1至5604_k與信號線S_1至S_k導通。於此情況下，DATA(S1)至DATA(Sk)分別輸入至配線5604_1至5604_k。DATA(S1)至DATA(Sk)分別透過薄膜電晶體5603_1至5603_k輸入至第一至第k行中之選擇列的像素。因此，於期間T1至TN中，視頻信號資料(DATA)寫至k行選擇列中之像素。
藉由如上述將視頻信號資料(DATA)寫至複數列的像素，可減少視頻信號資料(DATA)數或寫入數。因此，可減少對外部電路之連接數。藉由將視頻信號寫至複數列的像素，可延長寫入時間，並可防止視頻信號之不充份寫入。
須知，可使用本發明之一實施例之移位暫存器作為移位暫存器5601，並可使用包含實施例3至實施例5之任一者中所述薄膜電晶體的電路作為開關電路5602。於此情況下，移位暫存器5601可僅由n通道電晶體或僅由p通道電晶體構成。
又，將說明用於掃描線驅動器電路之一部分或信號線驅動器電路之一部分之移位暫存器例，或用於掃描線驅動器電路之一部分或信號線驅動器電路之一部分之移位暫存器。
掃描線驅動器電路包含移位暫存器。於某些情況下，掃描線驅動器電路亦可包含位準移位器、緩衝器等。於掃描線驅動器電路中，時脈信號(CLK)及起動信號(SP)輸入至移位暫存器，且接著產生選擇信號。於緩衝器中緩衝及放大所產生選擇信號，並將獲得之信號供至對應之掃描線。將一線之像素中電晶體之閘極電連接至掃描線。由於一線之像素中的電晶體必須一次全部導通，因此，使用可供應大量電流之緩衝器。
又，將參考第13A至13C圖以及第14A和14B圖說明用於掃描線驅動器電路之一部分或信號線驅動器電路之一部分之移位暫存器例，或用於掃描線驅動器電路之一部分或信號線驅動器電路之一部分之移位暫存器。
移位暫存器包含第一至第N正反器10_1至10_N(N為大於或等於3之自然數)(參閱第13A圖)。於第13A圖之移位暫存器中，分別自配線11、配線12、配線13、配線14、配線15、配線16、配線17及配線18，將時脈信號CK61、時脈信號CK62、時脈信號CK63、時脈信號CK64、時脈信號CK65、時脈信號CK66、時脈信號CK67及時脈信號CK68供至第一至第N正反器10_1至10_N。自配線91，將起動信號SP1(第一起動信號)輸入至第一正反器10_1。又將來自前一階段之正反器之信號(前一階段信號OUT(n-1))輸入至其後續階段之第二或之一的第n正反器10_n(n為大於或等於2或小於或等於N之自然數)。又將來自第一正反器10_1後二階段中之第三正反器10_3之信號輸入至第一正反器10_1，並將來自第n正反器10_n後二階段中之第(n+2)正反器10_(n+2)之信號(此一信號稱為後階段信號OUT(n+2))輸入至其後續階段之第二或之一的第n正反器10_n。因此，個別階段之正反器將待輸入至後續階段或先前階段之二階段中之正反器之第一輸出信號OUT(1)(SR)至OUT(N)(SR)以及待輸入至其他電路等之第二輸出信號OUT(1)至OUT(N)輸出。由於後階段信號OUT(n+2)不輸入至移位暫存器之最後二階段，因此，可例如依第13A圖所示，使用分別自配線19及配線20輸入之第二起動信號SP2及第三起動信號SP3。替代地，可使用移位暫存器所產生之另一信號。例如，可提供無助於對像素部之脈波輸出之第(n+1)正反器10_(n+1)及第(n+2)正反器10_(n+2)，且虛擬階段可產生對應第二起動信號(SP2)及第三起動信號(SP3)之信號。
須知，時脈信號CK61、時脈信號CK62、時脈信號CK63、時脈信號CK64、時脈信號CK65、時脈信號CK66、時脈信號CK67及時脈信號CK68係占空比為25%之時脈信號以及依序延遲1/4周期之八相時脈信號。相較於實施例1中之四相時脈信號，時脈信號CK61、時脈信號CK63、時脈信號CK65及時脈信號CK67分別對應實施例1中之時脈信號CK61、時脈信號CK62、時脈信號CK63及時脈信號CK64。因此，信號處於高位準之期間之一部分與至於另一信號處於高位準之期間之一部分，俾移位暫存器能以更高的速度操作。於此情況下，可使用至少時脈信號CK61輸入至第一正反器10_1、至少時脈信號CK62輸入至第一正反器10_2、至少時脈信號CK63輸入至第一正反器10_3、至少時脈信號CK64輸入至第一正反器10_4、至少時脈信號CK65輸入至第一正反器10_5、至少時脈信號CK66輸入至第一正反器10_6、至少時脈信號CK67輸入至第一正反器10_7以及至少時脈信號CK68輸入至第一正反器10_8之構造。於本實施例中，使用時脈信號CK61至CK68進行正反器等之操作控制。須知，時脈信號亦稱為GCK或SCK於某些情形下，依輸入時脈信號之驅動器電路而定；在以下說明中，時脈信號稱為CK。
此外，第一至第N正反器10_1至10_N之每一者包含第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26及第一輸出端子27(參閱第13B圖)。第一輸入端子21、第二輸入端子22及第三輸入端子23電連接至配線11至18之任一者。例如於第13A圖中，第一正反器10_1之第一輸入端子21電連接至配線11，第一正反器10_1之第二輸入端子22電連接至配線12，且第一正反器10_1之第三輸入端子23電連接至配線13。第二正反器10_2之第一輸入端子21電連接至配線12，第二正反器10_2之第二輸入端子22電連接至配線13，且第二正反器10_2之第三輸入端子23電連接至配線14。第三正反器10_3之第一輸入端子21電連接至配線13，第三正反器10_3之第二輸入端子22電連接至配線14，且第三正反器10_3之第三輸入端子23電連接至配線15。第四正反器10_4之第一輸入端子21電連接至配線14，第四正反器10_4之第二輸入端子22電連接至配線15，且第四正反器10_4之第三輸入端子23電連接至配線16。第五正反器10_5之第一輸入端子21電連接至配線15，第五正反器10_5之第二輸入端子22電連接至配線16，且第五正反器10_5之第三輸入端子23電連接至配線17。第六正反器10_6之第一輸入端子21電連接至配線16，第六正反器10_6之第二輸入端子22電連接至配線17，且第六正反器10_6之第三輸入端子23電連接至配線18。第七正反器10_7之第一輸入端子21電連接至配線17，第七正反器10_7之第二輸入端子22電連接至配線18，且第七正反器10_7之第三輸入端子23電連接至配線11。第八正反器10_8之第一輸入端子21電連接至配線18，第八正反器10_8之第二輸入端子22電連接至配線11，且第八正反器10_8之第三輸入端子23電連接至配線12。
於第一正反器10_1中，時脈信號CK61輸入至第一輸入端子21；時脈信號CK62輸入至第二輸入端子22；時脈信號CK63輸入至第三輸入端子23；起動信號輸入至第四輸入端子24；輸出信號OUT(3)輸入至第五輸入端子25；輸出信號OUT(1)(SR)自第一輸出端子26輸出；以及輸出信號OUT(1)自第一輸出端子27輸出。
其次，將參考第13C及14A圖說明正反器之特定。電路構造例。
第13C及14A圖中之正反器包含第一至第十一電晶體31至41。除了上述第一至第五輸入端子21至25外，信號或電源電壓自供有高電源電壓VDD之電源線51、供有高電源電壓VCC之電源線52及供有低電源電壓VSS之電源線53，供至第一至第十一電晶體31至41。又，第13C及14A圖說明正反器透過第一輸出端子26及第一輸出端子27輸出信號。在此，高電源電壓VDD高於或等於高電源電位VCC，且高電源電位VCC高於或等於低電源電壓VSS。須知，時脈信號CK61至CK68之每一者交錯在高位準與低位準之間；高位準時脈信號之電壓係高電源電壓VDD，且低位準時脈信號係低電源電壓VSS。施加至電源線51之高電源電壓VDD設定成較施加至電源線52之高電源電位VCC高，藉此，可降低施加至電晶體之閘極之電壓，可減少電晶體之臨限電壓的移位，可抑制電晶體之劣化，對電晶體之操作無反作用。
於第13C及14A圖中，第一電晶體31之源極和汲極之一電連接至電源線51，第一電晶體31之源極和汲極之另一者電連接至第九電晶體39之源極和汲極之一，且第一電晶體31之閘極電連接至第四輸入端子24。第二電晶體32之源極和汲極之一電連接至電源線53，第二電晶體32之源極和汲極之另一者電連接至第九電晶體39之源極和汲極之一，且第二電晶體32之閘極電連接至第四電晶體34之閘極。第三電晶體33之源極和汲極之一電連接至第一輸入端子21，第三電晶體33之源極和汲極之另一者電連接至第一輸出端子26。第四電晶體34之源極和汲極之一電連接至電源線53，第四電晶體34之源極和汲極之另一者電連接至第一輸出端子26。第五電晶體35之源極和汲極之一電連接至電源線53，第五電晶體35之源極和汲極之另一者電連接至第二電晶體32之閘極及第四電晶體34之閘極，且第五電晶體35之閘極電連接至第四輸入端子24。第六電晶體36之源極和汲極之一電連接至電源線52，第六電晶體36之源極和汲極之另一者電連接至第二電晶體32之閘極及第四電晶體34之閘極，且第六電晶體36之閘極電連接至第五輸入端子25。第七電晶體37之源極和汲極之一電連接至電源線52，第七電晶體37之源極和汲極之另一者電連接至第八電晶體38之源極和汲極之一，且第七電晶體37之閘極電連接至第三輸入端子23。第八電晶體38之源極和汲極之一電連接至第二電晶體32之閘極及第四電晶體34之閘極，且第八電晶體38之閘極電連接至第二輸入端子24。第九電晶體39之源極和汲極之一電連接至第一電晶體31之源極和汲極之另一者及第二電晶體32之源極和汲極之另一者電源線51，第九電晶體39之源極和汲極之另一者電連接至第三電晶體33之閘極及第十電晶體10之閘極，且第九電晶體39之閘極電連接至電源線52。第十電晶體40之源極和汲極之一電連接至第一輸入端子21，第十電晶體40之源極和汲極之另一者電連接至第二輸出端子27，且第十電晶體40之閘極電連接至第九電晶體39之源極和汲極之另一者。第十一電晶體41之源極和汲極之一電連接至電源線53，第十一電晶體41之源極和汲極之另一者電連接至第二輸出端子27，且第十一電晶體41之閘極電連接至第二電晶體32之閘極及第四電晶體34之閘極。
於第13C圖中，第三電晶體33之閘極、第十電晶體40之閘極與第九電晶體39之源極和汲極之另一者相互連接之部分稱為節點A。此外，第二電晶體32之閘極、第四電晶體34之閘極、第五電晶體35之源極和汲極之另一者、第六電晶體36之源極和汲極之另一者、第八電晶體38之源極和汲極之另一者與第十一電晶體41之閘極相互連接之部分稱為節點B。
在此，第14B圖顯示包含第14A圖所示複數個正反器之移位暫存器之時序圖。
如於第14B圖中所示，在透過輸入端子21輸入之時脈信號處於高位準時，自正反器輸出之信號處於高位準，時脈信號輸入至該正反器。又，正反器之輸出信號處於高位準之時刻依序延遲1/4周期。
須知，如第14A圖所示，藉由設置第九電晶體39，其閘極供有高電源電位VCC，在自舉操作之前及之後獲得下述優點。
在無供有高電源電位VCC之閘極之第九電晶體39下，若節點B之電壓藉由自舉操作昇高，第一電晶體31之源極和汲極之另一者之電壓即昇高至大於高電源電壓VDD之值。接著，第一電晶體31之源極切至源極線51側。因此，於第一電晶體31中，施加高偏壓於閘極與源極間以及閘極與汲極間。因此，造成可觀的應力及耗電的增加，這可能導致電晶體之劣化。另一方面，藉供有高電源電位VCC之閘極之第九電晶體39，可防止第一電晶體31之源極和汲極之另一者之電壓之昇高，同時，藉由自舉操作，昇高節點B之電壓。換言之，藉由設置第九電晶體39，可減少施加於第一電晶體31之閘極與源極間之負偏壓。因此，藉本實施例中的電路構造，可減少施加於第一電晶體31之閘極與源極間之負偏壓，俾可抑制因應力而發生之第一電晶體31之劣化。
須知，第九電晶體39可設在任何位置，只要第九電晶體39之汲極和源極連接至第一電晶體31之源極和汲極之另一者及第三電晶體33之閘極即可。須知，當在較掃描線驅動器電路具有更多階段數之信好線驅動器電路中含有本實施例中含複數個正反器之移位暫存器時，可消除第九電晶體39，其優點在於，減少電晶體數。
當氧化物半導體用於第一至第十一電晶體31至41之半導體層時，可減少薄膜電晶體之斷電流，可增加通電流及場效遷移率，減低劣化度；從而，可減少電路中的故障。而且，當施加高電壓於閘極時，包含氧化物半導體之電晶體之劣化度小於包含非晶矽之電晶體之劣化度。因此，甚至當高電源電壓VDD例如供至供有高電源電位VCC之電源線時，可獲得類似操作，且可減少置於電路間之電源線數；從而，可減少電路數。
須知，甚至當連接關係改變，俾時脈信號CK62自第二輸入端子22供至第七電晶體37之閘極以及時脈信號CK63自第二輸入端子23供至第八電晶體38之閘極，仍獲得類似效果。於第14A圖所示移位暫存器中，改變第七電晶體37及第八電晶體38之狀態，俾第七電晶體37及第八電晶體38兩者導通，接著，第七電晶體37切斷，第八電晶體38導通，而後，第七電晶體37及第八電晶體38切斷；因此，藉由第七電晶體37之閘極之壓降及第八電晶體38之閘極之壓降，使第二輸入端子22及第三輸入端子23之壓降導致之節點B之壓降發生兩次。另一方面，於第14A圖所示移位暫存器中，改變第七電晶體37及第八電晶體38之狀態，俾第七電晶體37及第八電晶體38兩者導通，接著，第七電晶體37導通，第八電晶體38切斷，而後，第七電晶體37及第八電晶體38切斷；因此，藉由第八電晶體38之閘極之壓降，使第二輸入端子22及第三輸入端子23之壓降導致之節點B之壓降發生一次。因此，較佳係使用從第三輸入端子23供至第七電晶體37之閘極之時脈信號以及從第二輸入端子22供至第八電晶體38之閘極之時脈信號，以減少節點B之電壓之變動，此乃因為可減少雜訊。
以此方式，在第一輸出端子26及第二輸出端子26保持於低位準的期間，高位準規律地供至節點B，因此，可抑制正反器的故障。
(實施例7)
於本實施例中將說明液晶顯示裝置，以其作為實施例6所述顯示裝置例子。
將參考第15圖說明本實施例之顯示裝置中像素之電路構造例。第15圖係顯示本實施例之顯示裝置中像素之電路構造例。
如第15圖所示，像素包含電晶體821、液晶元件822及電容器823。
電晶體821用來作為選擇開關。電晶體821之閘極電連接至掃描線804，且其源極和汲極之一電連接至信號線805。
液晶元件822具有第一端子及第二端子。第一端子電連接至電晶體821之其源極和汲極之另一者。接地電位或具有既定值之電壓施加於第二端子。液晶元件822包含：第一電極，用來作為一端子之一部分或全部；第二電極，用來作為另一端子之一部分或全部；以及包含液晶分子之層，此等液晶分子之對準藉由施加電壓於第一電極與第二電極間改變(此一層稱為液晶層)。
電容器823具有第一端子及第二端子。第一端子電連接至電晶體821之其源極和汲極之另一者。接地電位或具有既定值之電壓施加於第二端子。電容器823包含：第一電極，用來作為一端子之一部分或全部；第二電極，用來作為另一端子之一部分或全部；以及介電質層，設在第一電極與第二電極間。電容器823具有像素中儲存電容器之功能。須知，雖然無須設置電容器823，電容器823之設置卻可減少因電晶體821之漏電而產生之反效果。
提供扭轉向列(TN)模式、平面轉換(IPS)模式、邊緣電場切換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、抗鐵電液晶(AFLC)模式等，作為本實施例中用以驅動液晶顯示裝置之液晶之方法。
替代地，可使用無需對準膜之藍相液晶。藍相係一種液晶相，並出現在膽固醇液晶之溫度昇高時，自膽固醇相至各向同性相之相變遷前。由於藍相僅出現在狹窄溫度範圍內，因此，使用混合5 wt.%或更多旋光性材料之液晶混合物，以改進溫度範圍。含有藍相液晶及旋光性材料之液晶混合物具有以下特徵：反應速度是很短的10 μs至100 μs；因光學各向同性；視角相關性低。
其次，說明第15圖中所述像素之操作。
首先，選擇寫入資料之像素，且藉來自掃描線804之信號輸入導通所選像素中的電晶體821。
此時，來自信號線805之資料信號經由電晶體821輸入至像素，俾液晶元件822之第一端子具有與資料信號相同之電壓，且液晶元件822之透射根據施加於第一端子與第二端子間之電壓設定。在資料寫入後，藉自掃描線804輸入之信號切斷電晶體821，在顯示期間維持液晶元件822之透射，且像素進入顯示狀態。以上操作於每一掃描線804並於液晶顯示裝置所含的所有像素中依序進行。以上係像素之操作。
在液晶顯示裝置中顯示移動影像方面，有因液晶分子本身之反應緩慢而發生之餘像或動作模糊的問題。為改進液晶顯示裝置之移動影像特徵，有一種稱為黑插入之驅動技術，其中每隔一幀整個螢幕顯示成黑。
又有一種稱為雙幀速率驅動之驅動技術，其中垂直同步頻率為1.5次或更多，較佳地如正常垂直同步頻率高達2次或更多，藉此，改進響應速度。
又，為改進液晶顯示裝置之移動影像特徵，有一種驅動技術，其中使用複數個LED(發光二極體)光源、複數個EL光源等作為背照光，以形成區域光源，且在一幀期間獨立地間歇點亮形成區域光源之光源。可使用三種或更多種LED或發出白光之LED於區域光源。由於可獨立控制複數個LED，LED發光之時序可與液晶層改變之光學調變時序同步。於該驅動技術中，可切斷部分LED，俾特別是於顯示一影像，其中黑顯示區在一螢幕佔大面積情況下，可減少耗電。
藉由組合此等驅動技術，液晶顯示裝置之諸如移動影像特徵之顯示特徵即可較習知液晶顯示裝置者更加改進。
其次，參考第16A及16B圖說明本實施例中顯示裝置之構造，其包含以上像素。第16A及16B圖顯示本實施例之顯示裝置中像素之構造。第16A圖係像素之俯視圖，且第16B圖係橫剖視圖。須知第16A圖中之虛線A1-A2及B1-B2分別對應第16B圖之剖面A1-A2及B1-B2。
第16A及16B圖所示液晶顯示裝置於剖視A1-A2中，包含：導電層2001，位於基板2000上方；絕緣層2002，設在導電層2001上方；氧化物半導體層2003，設在絕緣層2002上方；一對導電層2005a及2005b，設在氧化物半導體層2003上方；氧化物絕緣層2007，設在導電層2005a及2005b及氧化物半導體層2003上方；以及透明導電層2020，其透過設於氧化物絕緣層2007中之開口，與導電層2005b接觸。
而且，於橫剖面B1-B2中，顯示裝置包含位於基板2000上方之電極2008、位於電極2008上方之絕緣膜2002、設於絕緣膜2002上方之氧化物絕緣層2007及設於氧化物絕緣層2007上方之電極2020。
電極2022和2029以及電極2023、2024和2028用來作為與FPC連接之電極或配線。
例如，實施例3至5之電晶體可用於本實施例之電晶體；因此，在此省略其詳細說明。
電極2020、2029和2028藉由濺鍍方法、真空蒸汽方法等，使用氧化銦(In2O3)以及氧化銦和氧化錫之合金(In2O3-SnO2，稱為ITO)等。藉鹽酸系溶液蝕刻此一材料。然而，由於特別是在蝕刻ITO中容易產生殘留物，因此，可使用氧化銦和氧化鋅之合金(In2O3-ZnO)來改進蝕刻之可加工性。
又，第17A1及17A2圖係此階段閘極配線端子部之剖視圖及俯視圖。第17A1圖係沿第17A2圖之C1-C2所取剖視圖。於第17A1圖中，形成於保護絕緣膜2054上方之透明導電膜2055係供連接之端子電極，其用來作為輸入端子。又，於第17A1圖中，在端子部，由相同材料形成作為閘極配線之第一端子2051及由相同材料形成作為源極配線之連接電極2053相互重疊，其間夾有閘極絕緣層2052，且在設於閘極絕緣層2052中之接觸孔內，第一端子2051與透明導電膜2055直接相互接觸，以形成導電。而且，在設於保護絕緣膜2054中之接觸孔內，連接電極2053與透明導電膜2055直接相互接觸，以形成導電。
又，第17B1及17B2圖係此階段源極配線端子部之剖視圖及俯視圖。第17B1圖係沿第17B2圖之C3-C4所取剖視圖。於第17B1圖中，形成於保護絕緣膜2054上方之透明導電膜2055係供連接之端子電極，其用來作為輸入端子。又，於第17B1圖中，在端子部，由相同材料形成作為閘極配線之電極2056配置於由相同材料形成作為源極配線之第二端子2050下方，以和第二端子2050重疊，其間夾有閘極絕緣層2052。電極2056未電連接至第二端子2050。當電極2056設定成具有異於第二端子2050之電壓時，例如可形成防止雜訊之浮起電壓、GND或0V、電容或靜電。又，第二端子2050透過保護絕緣膜2054電連接至透明導電膜2055。
依像素密度而定，設置複數條閘極配線、源極配線及電容器配線。於端子部中配置與閘極配線相同電壓之複數個第一端子、與源極配線相同電壓之複數個第二端子以及與電容器配線相同電壓之複數個第三端子。端子之每一者之數目可為任意數目，並可由實務人員適當決定。
因此，可完成包含底部閘極n通道TFT及儲存電容器之像素TFT部。藉由沉積TFT及儲存電容器於像素配置成矩陣之像素部之每一像素中，可獲得用以製造主動矩陣顯示裝置之基板之一。於本說明書中，為方便，稱此基板為主動矩陣基板。
於製造主動矩陣液晶顯示裝置情況下，設有反電極之主動矩陣基板及反基板相互接合，液晶層夾裝於其間。須知，於反基板上，電連接至反電極之共用電極設在主動矩陣基板上方，且電連接至共用電極之第四端子設在端子部中。第四端子設成共用電極設定於諸如GND或0V之固電電位。
於本實施例中獲得之n通道電晶體使用In-Ga-Zn-O(銦-鎵-鋅-氧)系非單晶膜於其通道形成區，並具有有利動態特徵。因此，可組合應用此等驅動技術。
又，當製造發光顯示裝置時，為設定有機發光元件之一電極(亦稱為陰極)，使之具有例如GND或0V之低電源電壓VSS，於端子部設置第四端子，用以使陰極具有諸如GND或0V之低電源電壓VSS。於製造發光顯示裝置時，亦除了源極配線和閘極配線外，設置電源線。因此，端子部設有電連接至電源線之第四端子。
使用包含氧化物半導體之TFTs形成閘極線驅動器或源極線驅動器，藉此，減低製造成本。而且，驅動器電路中所含TFT之閘極電極電連接於源極配線或汲極配線，以減少接觸數之數目，俾顯示裝置可設在驅動器電路所佔據的區域中。
因此，根據本實施例，可低成本提供具有高電氣性質及高可靠度之顯示裝置。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例8)
於本實施例中說明發光顯示裝置，以其作為實施例6所述顯示裝置例子。於本實施例中，將舉例說明使用電致發光於發光元件之發光顯示裝置。
根據發光材料為有機化合物或無機化合物來將使用電致發光之發光元件歸類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
於有機EL元件中，藉由施加電壓於發光元件，電子及電洞個別地從一對電極射入含發光有機化合物之層，造成電流流動。接著，重組載子(電子及電洞)，藉此，發出光。根據此一機制，將此發光元件稱為電流-激勵發光元件。
無機EL元件根據元件構造分成分散無機EL元件及薄膜無機EL元件。分散無機EL元件包含一發光層，其中發光材料之粒子分散於黏著劑中，且其發光機制係使用施者位準及受者位準之施者-受者重組發光。薄膜無機EL元件具有發光層夾在介電質層間並進一步夾在電極間之構造，且其發光機制係使用金屬離子之內殼電子遷移之局部化發光。須知，在此說明有機EL元件作為發光元件。
將參考第18圖說明本實施例之顯示裝置中像素之電路構造。第18圖係顯示本實施例之顯示裝置中像素之電路構造之電路圖。
如於第18圖中所示，本實施例中顯示裝置之像素包含電晶體851、用來作為像素中儲存電容器之電容器852、電晶體853及發光元件854。
電晶體851之閘極電連接至掃描線855，且其源極和汲極之一電連接至信號線856。高電源電壓VDD透過電容器852施加於電晶體851之源極和汲極之另一者。
電晶體853之閘極電連接至電晶體851之源極和汲極之另一者。高電源電壓VDD施加於電晶體853之源極和汲極之一。
發光元件854具有第一端子及第二端子。第一端子電連接至電晶體853之源極和汲極之另一者。高電源電壓VSS施加於第二端子。
其次，將說明第18圖中之像素部之操作之電壓而定。
首先，選擇寫入資料之像素。於所選像素中，電晶體851藉自掃描線855輸入之掃描信號導通，且屬於固定電壓之視頻信號(亦稱為資料信號)自信號線856輸入至電晶體853之閘極端子。
電晶體853藉電壓，響應輸入至閘極端子之資料信號導通或切斷。當電晶體853導通時，發光元件854之電壓依電晶體853之電壓及第一電壓而定。此時，依施加於發光元件854之一端子與另一端子間之電壓而定，電流流動，且發光元件854響應流經之電流量，發射有亮度的光。又由於藉電容器852保持電晶體853之閘極電壓某一期間，發光元件854維持發光狀態某一期間。
當自信號線856輸入至像素之資料信號係數位時，藉由電晶體之on及off切換，控制像素之發光狀態。因此，漸層可藉由面積比灰階方法或時間比灰階方法表示。面積比灰階方法係指一種驅動方法，藉此，一像素被分成複數個次像素，且具有第18圖所示構造之次像素之每一者根據資料信號獨立驅動，以表示漸層之驅動方法。又，時間比灰階方法係指一種驅動方法，藉此，控制像素處於發光狀態之期間，以表示漸層之驅動方法。
由於發光元件之響應速度高於液晶元件等之響應速度，因此，相對於液晶元件，發光元件較適於時間比灰階方法。具體而言，當藉由時間比灰階方法進行顯示時，一幀期間被分成複數個子幀期間，接著，根據視頻信號，於各子幀期間控制發光元件之發光狀態。藉由將一幀期間分成複數個子幀期間，可藉視頻信號控制於一幀期間內像素實際發光之期間總長，並可表示漸層。
於發光顯示裝置中的驅動器電路間，可使用n通道TFTs形成之驅動器電路之一部分可形成於基板上方，在此，形成像素部中的TFTs。而且，掃描線驅動器電路及信號線掃描線可僅使用一n通道TFTs形成。
其次，參考第19A至19C圖說明發光元件之構造。在此，舉例說明n通道驅動TFT情況下，像素之橫剖構造。屬於分別用在第19A、19B圖及19C圖中顯示裝置之驅動TFTs之TFTs 7001、7011及7021包含作為半導體層之氧化物半導體層，並具有高可靠性。
為擷取自發光元件854發射的光，陽極和陰極之至少一者須透明。TFT及發光元件形成於基板上方。有多種發光元件，其具有頂部發射構造，其中光透過與基板相對的表面擷取，具有底部發射構造，其中光透過基板側上之表面擷取，並具有雙發射構造，其中光透過基板側上之表面以及與基板相對的表面擷取。本發明之像素構造可適用於具有此等發射構造之任一者之發光元件。
參考第19A圖說明具有頂部發光裝置之發光元件。
第19A圖係於驅動TFT 7001為n通道TFT，且發自發光元件7002之光行經陽極7005側情況下，像素之橫剖視圖。於第19A圖中，發光元件7001之陰極7003電連接於驅動TFT 7001，且發光層7004及陽極7005依序堆疊於陰極7003上方。可使用多種不同導電膜形成陰極7003，只要其具有低工作功能並反射光。例如，較佳地，使用Ca,Al,CaF,MgAg,AlLi等。發光層7004可使用單層或藉由堆疊複數層形成。當使用複數層形成時，發光層7004藉由依序堆疊電子注射層、電子搬送層、發光層、電洞搬送層及電洞注射層於陰極7003上方形成。無須形成所有此等層。陽極7005使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(後文稱為ITO)、氧化銦鋅或添加氧化矽之氧化銦錫之材料形成。
發光元件854對應發光層7004夾在陰極7003與陽極7005間之區域。在第19A圖所示像素中，如箭頭所示，光自發光元件854發射至陽極7005。
其次，參考第19B圖說明具有底部發光構造之發光元件。第19B圖係在電晶體853係n通道電晶體且光自發光元件854發射至陰極7013側情況下，像素之剖視圖。於第19B圖中，發光元件854之陰極7013形成於透光導電層7017上方，該透光導電層7017電連接至電晶體853，且發光層7014及陽極7015依序堆疊於陰極7013上方。須知，當陽極7015具有透光性質時，可形成用以反射或阻擋光之阻光層7016以覆蓋陽極7015。如於第19A圖情形下，可使用多種不同材料於陰極7013，只要材料係具有低工作功能之導電材料即可。須知，陰極7013具有可透射光之厚度(較佳約5 nm至30 nm)。例如，可使用20 nm厚之鋁層作為陰極7013。發光層7014可如第19A圖所示，使用單層或藉由堆疊複數層形成。發光層7024可如第19A圖所示，使用單層或藉由堆疊複數層形成。陽極7015無須透射光，惟可如第19A圖所示，使用透光導電材料形成。阻光層7016可例如使用反射光之金屬形成；然而，本發明之一實施例不限於金屬。例如可使用添加黑色素之樹脂。
發光元件854對應發光層7014夾在陰極7013與陽極7015間之區域。在第19B圖所示像素中，如箭頭所示，光自發光元件854發射至陰極7013。
其次，參考第19C圖說明具有雙發光構造之發光元件。於第19C圖中，發光元件7022之陰極7023形成在電連接至TFT之透光導電層7027上方，且發光層7024及陽極7025依序堆疊於陰極7023上方。如於第19A圖中之情形，可使用多種不同材料於陰極7023，只要材料係具有低工作功能之導電材料即可。須知，陰極7023具有可透射光之厚度。例如，可使用20 nm厚之鋁層作為陰極7023。如於第19A圖中之情形，發光層7024可使用單層或藉由堆疊複數層形成。陽極7025可如第19A圖所示，使用透光導電材料形成。
發光元件7022對應陰極7023、發光層7024與陽極7025相互重疊之區域。在第19C圖所示像素中，如箭頭所示，光自發光元件7022發射至陽極7025及陰極7023側。
須知，雖然在此說明有機EL元件為發光元件，亦可提供無機EL元件作為發光元件。
須知，於本實施例中，說明控制發光元件之TFT(亦稱為驅動TFT)電連接至發光元件之例子；替代地，可使用供控制電流之TFT連接至驅動TFT與發光元件間之構造。
其次，參考第20A及20B圖說明本實施例中發光顯示裝置(亦稱為發光面板)之外觀及橫截面。第20A及20B圖係發光顯示裝置之俯視圖，其中形成於第一基板上方之電晶體及發光元件藉密封材料，密封在第一基板與第二基板間。第20B圖係沿第20A圖之H-I線所取橫剖視圖。
提供密封劑4505，以圍繞設在第一基板4501上方之像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b。此外，第二基板4506設在像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b之上方。因此，像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b藉第一基板4501、密封劑4505及第二基板4502，與濾色器4507密封在一起。以此方式，較佳係以保護膜(諸如附著膜或可紫外線固化樹脂膜)或具有高氣密性和低脫氣性之覆蓋材料封裝(密封)像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b，俾像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b不會暴露於空氣。
形成於第一基板4501上方之像素部4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b各包含複數個TFTs。於第20B圖中舉例顯示像素部4502所含TFT 4510及信號線驅動器電路4503a所含TFTs 4509。
可使用包含氧化物半導體層作為半導體層之實施例3至5之任一者中所述極可靠TFTs作為TFTs 4509及4510。於本實施例中，TFTs 4509及4510係n通道TFTs。絕緣層4542形成於TFTs 4509及4510，且絕緣層4544形成於絕緣層4542上方。
而且，元件符號4511標示發光元件。屬於發光元件4511中所含像素電極之第一電極4517電連接至電晶體4510之第二端子。須知，發光元件4511具有第一電極4517、發光層4512及第二電極4513之堆疊構造；然而，發光元件之構造不限於本實施例中所示者。發光元件4511之構造可依光線自發光元件4511擷取的方向等適當改變。
使用有機樹脂膜、無機樹脂膜或有機聚矽氧烷形成堰堤4520。特別是，較佳係使用光敏材料，使之具有開口部，形成堰堤4520於第一電極4517上方，且開口部之側壁形成為具有連續曲線之傾斜表面。
發光層4512可使用單層或複數層之堆疊形成。
為避免氧、氫、濕氣、二氧化碳等進入發光元件4511，可形成保護層於第二電極4513及堰堤4520上方。可形成氮化矽層、氮化氧化矽層DLC等作為保護層。
又，從FPC 4518a及4518b供應多種不同信號及電壓於信號線驅動器電路4503a和4503b及掃描線驅動器電路4504a和4504b或像素部4502。
於本實施例中，使用與用以形成發光元件4511中所含第一電極4517之導電膜相同的導電膜，形成連接端子電極4515。使用與用以形成TFTs 4509及4510之源極電極和汲極電極中所含第一電極4517之導電膜相同的導電膜，形成端子電極4516。
連接端子電極4515透過各向異性導電層4519電連接至FPC 4518a中所含端子。
位於光自發光元件4511擷取之方向之基板須具有透光性質。於此情況下，使用玻璃、塑膠或丙烯酸膜作為透光材料。
可在異於諸如氮或氬之惰性氣體下，使用可紫外線固化或熱固化樹脂，作為濾色器4507。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚丁烯(PVB)或乙烯醋酸乙烯酯(EVA)。於本實施例中，使用氮於濾色器4507。
此外，必要的話，諸如偏光板之光學膜、圓偏光板(包含橢圓偏光板)、延遲板(1/4波板或1/2波板)或濾色器適當地設在發光元件之發光表面上。又，偏光板或圓偏光板可設有抗反射膜。例如，可進行抗閃耀處理，藉由表面之突起及凹穴擴散反射光以減少閃耀。
信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b可安裝在個別製備之基板上，作為使用單晶半導體膜或多晶半導體膜形成之驅動器電路。此外，可僅有信號線驅動器電路4503a和4503b或其一部分，或掃描線驅動器電路4504a和4504b或其一部分個別形成來安裝。該實施例不限於第20A及20B圖中的構造。
可透過以上步驟，製造高度可靠之發光顯示裝置(顯示面板)。
本實施例可適當地和其他實施例之任一者組合或以其替代。
(實施例9)
於本實施例中，將以電子紙為實施例6中顯示裝置之一實施例，加以說明。
以上實施例中說明之移位暫存器可用於電子紙。電子紙亦稱為電泳顯示裝置(電泳顯示器)，並具有相當於正常紙之高度可靠性之優點，其具有較其他顯示裝置更少的耗電，並可作成薄及質輕。
電泳顯示器可具有各種不同模式。電泳顯示器包含複數個微囊，分散在溶劑或溶液中，溶劑或溶液之每一者包含充以正電之第一粒子及充以負電之第二粒子。藉由施加電場於微囊，微囊中之粒子朝彼此相反方向移動，且僅顯示聚集在一側之粒子之顏色。須知，第一粒子及第二粒子各含有色劑且無電場不會移動。而且，第一粒子及第二粒子具有不同顏色(可為無色)。
因此，電泳顯示器係使用電泳效應之顯示器，藉此電泳效應，具有高介電常數之物質移動至高電場區。電泳顯示器無需液晶顯示裝置中所需的偏振板及反基板，俾可減少電泳顯示裝置之厚度及重量。
供上述微囊分散於溶劑中之溶液稱為電子油墨。電子油墨可印在玻璃、塑膠、布、紙等的表面上。而且，藉由使用濾色器或具有顏料之粒子，亦可達成彩色顯示。
此外，若複數個微囊適當地配置在主動矩陣基板上方以夾裝在二電極間，即完成主動矩陣顯示裝置，並可藉由施加電場於微囊，進行顯示。例如，可使用以上實施例之任一者中所述TFT形成之主動矩陣基板。
須知，第一粒子與第二粒子可由導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電變色材料或磁泳材料之一或複合材料於微囊中充以正電或負電之粒子形成。
其次，將參考第21圖說明本實施例中電子紙之構造例。第21圖係顯示本實施例中電子紙之構造之橫剖視圖。
第21圖所示電子紙包含位於基板580上之TFT 581、堆疊於TFT 581上之絕緣層583、584及585以及透過設於絕緣層583至585中之開口部，與TFT 581之源極電極或汲極電極接觸之電極581。此外，電子紙包含：球形粒子589，設在基板596上，電極587與電極588間，其每一者包含黑區590a及白區590b；空腔594，圍繞黑區590a及白區590b，並充填液體；以及填充劑595，繞球形粒子589設置。
TFT 581係包含作為半導體層之氧化物半導體層之高度可靠TFT，並可例如以類似於以上實施例之任一者所述之TFTs之方式製造。
使用球形粒子589之方法稱為扭轉珠顯示方法。於扭轉珠顯示方法中，各染成黑色及白色之球形粒子配置在用於顯示元件之第一粒子與第二粒子間，以控制球形粒子之位向；因此，進行顯示。
又，亦可使用電泳元件，替代包含球形粒子之元件。使用具有約10 μm至200 μm半徑之微囊，於此微囊中裝入充以正電之微粒子及充以負電之微粒子。於設在第一電極與第二粒子間之微囊中，當藉第一電極及第二粒子施加電場時，白微囊及黑微囊朝彼此相反方向移動，俾可顯示黑白。使用該原理之顯示元件係電泳顯示元件。電泳顯示元件具有較液晶顯示元件更高之反射，且因此無需輔助光，耗電低，並可於微暗處認出顯示部。此外，甚至當不供電至顯示部時，仍可維持顯示一次之影像。因此，即使具有顯示功能之半導體裝置(可簡單稱為顯示裝置或設有顯示裝置之半導體裝置)遠離電波源，仍可儲存顯示影像。
實施例1中的移位暫存器可例如用在本實施例之電子紙之驅動器電路中。又由於使用氧化物半導體層之電晶體可應於於顯示部中之電晶體，因此，驅動器電路及顯示部可設在一基板上方。
電子紙可用於各種不同領域中顯示資訊之電子設備。例如，電子紙可適用於e書讀取機(電子書)、海報、諸如火車之車輛上之廣告或諸如信用卡之各種卡上之顯示。此一電子設備例子顯示於第22圖中。第22圖顯示e書讀取機之例子。
如於第22圖中所示，e書讀取機2700具有二殼體2701及2703。殼體2701及2703以軸部2711結合，且殼體2701及2703能以軸部2711為軸啟閉。藉此一構造，e書讀取機2700可如紙製書操作。
顯示部2705及顯示部2707分別裝入殼體2701及殼體2703內。顯示部2705及2707可顯示一影像或不同影像。當顯示部2705及顯示部2707顯示不同影像時，例如本文可顯示在右顯示部(第22圖中之顯示部2705)，影像可顯示在左顯示部(第22圖中之顯示部2707)。
又，第22圖顯示殼體2701設有操作部等之例子。例如，殼體2701設有電源開關2721、操作鍵2723、揚聲器2725等。可藉操作鍵2723翻頁。須知，可在殼體中顯示部之同側上設置鍵盤、指標裝置等。此外，可在殼體之後表面或側表面設置供外部連接之端子(例如耳機端子、USB端子以及可連接諸如AC配接器與USB電纜線之多種不同電纜線之端子)、用以插入記錄媒體等之部分。而且，e書讀取機2700可用來作為電子辭典。
此外，e書讀取機2700可無線發送及接收資訊。e書讀取機2700可具有從e書伺服器無線購買及下載所欲書籍資料等之構造。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例10)
於本實施例中，將以面板上系統顯示裝置為實施例6中顯示裝置之一實施例，加以說明。
屬於本發明之一實施例之移位暫存器可適用於面板上系統顯示裝置，於該面板上系統顯示裝置中，顯示部及驅動器電路設在一基板上方。以下將說明顯示裝置之具體構造。
本實施例中之顯示裝置包含顯示元件。可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件包含其輝度藉其同類之電流或電壓控制之元件，具體而言，包含無機電致(EL)發光元件或有機電致(EL)發光元件鄧等。而且，可使用對比藉電效應改變之顯示媒體，例如電子油墨。
此外，本實施例中之顯示裝置包含：面板，於其中密封一顯示元件；以及模組，其中在面板上安裝包含控制器之IC等。而且，有關在製造顯示裝置之製程中完成顯示元件之一元件基板實施例，元件基板設有一用來將電流供至複數個像素中每一者中的顯示元件。具體而言，元件基板可處於僅形成顯示元件之像素電極後之狀態、形成用來作為像素電極之導電膜後之狀態、蝕刻導電膜以形成像素電極之狀態或其他狀態之任一者。
須知，本說明書中之顯示裝置意指影像顯示裝置、顯示裝置或光源(包含發光裝置)。又，顯示裝置亦包含設有連接器之模組。例如，顯示裝置包含以下屬於其類別之模組：附裝撓性印刷電路(FPC)、帶自動接合帶(TAB)或帶載體封裝(TCP)之模組；具有TAB帶或TCP之模組，於其端部設有印刷配線板；以及具有積體電路(IC)之模組，該積體電路(IC)藉由玻璃上晶片(COG)方法安裝於顯示元件上。
其次，將參考第23A1至23B圖說明本實施例中顯示裝置之一實施例之液晶顯示面板之外觀及剖視圖。
第23A1及23A2圖之每一者係本實施例中顯示裝置之俯視圖，其中液晶元件4013及形成於第一基板4001上方之TFTs 4010和4011藉密封劑4005，密封在第一基板4001與第二基板4006間。TFTs 4010和4011包含實施例4所示銦-鎵-鋅-氧系膜，作為半導體層。第23B圖係沿第23A1及23A2圖中線M-N所取剖視圖。
於本實施例之顯示裝置中，提供密封劑4005來圍繞設於第一基板4001上方之像素部4002及掃描線驅動器電路4004。第二基板4006設於像素部4002及掃描線驅動器電路4004上方。因此，像素部4002及掃描線驅動器電路4004藉第一基板4001、密封劑4005及第二基板4006，與液晶層4008密封在一起。又，使用單晶半導體膜或多晶半導體膜形成於個別製備於基板上方之信號線驅動器電路4003安裝在異於第一基板4001上方密封劑4005所圍繞區域之區域中。
須知，對個別形成之驅動器電路之連接方法並無特別限制，並可使用COG方法、搭線方法、TAB方法等。第23A1圖顯示藉由COG方法安裝信號線驅動器電路4003之例子，且第23A2圖顯示藉由TAB方法安裝信號線驅動器電路4003之例子。
設在第一基板4001上方之像素部4002及掃描線驅動器電路4004各包含複數個TFTs。第23B圖顯示像素部4002所含TFT 4010及掃描線驅動器電路4004所含TFT 4011。絕緣層4020、4021及4042設在TFTs 4010和4011上方。
可使用包含氧化物半導體層作為半導體層之TFT，作為TFTs 4010和4011。於本實施例中，TFTs 4010和4011係n通道TFTs。
液晶顯示元件4013所含像素電極4030電連接於TFT 4010。液晶顯示元件4013之反電極4031形成於第二基板4006上。液晶顯示元件4013對應像素電極4030、反電極4031及液晶層4008相互重疊之區域。像素電極4030及反電極4031分別設有用來作為對準膜之絕緣層4032及4033。液晶層4008夾在像素電極4030與反電極4031間，其間夾有絕緣層4032及4033。
可用於以上實施例之基板201之材料及製造方法可應用於第一基板4001及第二基板4006。
隔件4035係藉由對絕緣膜選擇性蝕刻獲得之柱形隔件，且其設置來控制像素電極4030與反電極4031間之距離。須知，可使用球形隔件。又，反電極4031電連接至設於相同基板上方作為TFT 4010之共用電位線。藉由使用共用連接部，反電極4031及共用電位線可透過配置於基板對間之導電粒子相互電連接。須知，於密封劑中包含有導電粒子。
須知，雖然本實施例顯示透射液晶顯示裝置之例子，惟本發明亦可應用於反射液晶顯示裝置或半透射液晶顯示裝置。
顯示一種例子作為本實施例中的液晶顯示裝置，其中，偏振板設在基板外側(於觀察者側)，且著色層及用於顯示元件之電極依序設在內側；替代地，偏振板可設在基板內側。偏振板與著色層之堆疊構造不限於本實施例，其可依偏振板及著色層之材料或製程之條件適當設定。又可提供用來作為黑矩陣之光阻膜。
於本實施例中，為減少TFT之表面不均及改進TFT之可靠度，TFT覆以用來作為保護層或平面化絕緣膜之絕緣層(4020、4021及4042)。須知，保護層防止諸如有機物質、金屬或空氣中所含水蒸汽之污染雜質滲入，且較佳地為厚膜。保護層可藉由濺鍍方法形成為單層或堆疊層之氧化矽膜、氮化矽膜、氧氮化矽膜、氧化氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜及/或氧化氮化鋁膜。雖然本實施例顯示藉由濺鍍方法形成保護層之例子，對其卻無限制，且可使用各種不同方法。又，藉由使用不可還原膜，保護層亦可用來作為還原防止層。
在此，形成具有堆疊構造之絕緣層作為保護層。藉由濺鍍方法形成屬於保護層之第一層之氧化矽膜。在防止於用在源極電極及汲極電極之鋁膜上形成小丘方面，使用氧化矽膜作為保護層很有效。
藉由濺鍍方法形成屬於保護層之第二層之氧化矽膜。使用氧化矽膜作為保護層可防止諸如鈉之移動離子進入半導體區及改變TFT之電特徵。
又，半導體層可在保護層形成後接受熱處理。
形成絕緣層4021作為平面化絕緣膜。具有熱阻之有機材料，諸如聚亞醯胺、聚丙烯、聚亞醯胺醯胺、苯併環丁烯、聚醯胺或環氧之有機材料可用於絕緣層4021。可使用異於此等有機材料之低介電常數材料(低k材料)、矽氧烷系樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。須知，絕緣層4021可藉由堆疊複數片此等材料形成之絕緣膜形成。
須知，矽氧烷系樹脂對應於包含Si-O-Si鍵之樹脂，其使用矽氧烷系材料作為起始材料形成。矽氧烷系樹脂可包含有機族(例如烷基族或芳香烴)或氟族作為替代品。而且，有機族可包含氟族。
對絕緣層4021之形成方法並無特別限制。依材料而定，絕緣層4021可藉由諸如濺鍍方法、SOG方法、旋轉塗佈方法、浸泡方法、噴灑塗佈方法、液滴放電方法(例如噴墨方法、網版印刷方法或凸版印刷方法)，或藉刮刀、滾軋塗佈器、簾式塗佈器、刀塗佈器等形成。當絕緣層4021使用液態材料形成時，半導體層之退火可在烘烤步驟中同時進行。烘烤絕緣層4021之步驟用來使半導體層退火，藉此，可有效率地製造顯示裝置。
可使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(後文稱為ITO)、氧化鋅錫或添加氧化矽之氧化銦錫等，形成像素電極4030及反電極4031。
像素電極4030及反電極4031亦可使用包含導電高分子(亦稱為導電聚合物)之導電合成物形成。使用導電合成物形成之像素電極較佳地具有每單位面積小於或等於10000歐姆之表面電阻，及以550 nm波長，大於或等於70%之透射度。又，導電合成物所含導電高分子之電阻較佳地小於或等於0.1Ω‧cm。
可使用所謂π電子共軛導電聚合物作為導電高分子。其例子為聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、二或更多種此等材料之共聚物。
又，多種不同信號及電位自FPC 4018供至個別形成之信號線驅動器電路4003、掃描線驅動器電路4004或像素部4002。
於本實施例中，使用相同導電膜形成連接端子電極4015，作為液晶元件4013所含像素電極4030，使用相同導電膜形成端子電極4016，作為TFTs 4010及4011之源極電極和汲極電極。
連接端子電極4015經由各向異性導電膜4019電連接至FPC 4018所含端子。
雖然第23A1至23B圖顯示信號線驅動器電路4003個別形成且安裝於第一基板4001上之例子，惟本實施例不限於此構造。掃描線驅動器電路可個別形成而後安裝，或僅信號線驅動器電路之一部分或掃描線驅動器電路之一部分個別形成且安裝。
如以上所述，可製造面板上系統顯示裝置。就本實施例中的顯示裝置而言，可例如使用以上實施例中的移位暫存器於驅動器電路，且移位暫存器可在與顯示部中之TFT相同之程序中形成。
須知，本實施例可適當地和其他實施例之任一者組合或以其替代。
(實施例11)
實施例6至10中所說明之顯示裝置可適用於各種不同的電子設備(包含娛樂機器)。電子設備之例子有電視裝置(亦稱為電視或電視接收器)、用於電腦等之監視器、諸如數位相機及數位視頻相機之相機、數位相框、行動電話裝置(亦稱為行動電話或手機)、可攜式遊樂機器、可攜式資訊端子、聲音再生裝置及諸如鋼珠機器等之大型遊樂機器。
第24A圖顯示電視裝置例。於電視裝置9600中，顯示部9603裝入殼體9601。顯示部9603可顯示影像。在此，殼體9601藉立架9605支撐。
電視裝置9600可藉殼體9601之操作開關或個別遙控器9610操作。頻道及音量可藉遙控器9610之操作鍵9609控制，俾可控制顯示於顯示部9603上之影像。而且，遙控器9610可設有顯示部9607，以顯示自遙控器9610輸出之資料。
須知，電視裝置9600設有接收器、數據機等。藉由使用接收器，可接收一般電視廣播。而且，當電視裝置9600經由數據機連接至有線或無線連接之通訊網路，可進行單向(從發送器至接收器)或雙向(發送器與接收器間或接收器間)資料通訊。
第24B圖顯示一數位相框例。例如，於數位相框9700中，顯示部9703裝入殼體9701內。顯示部9703可顯示多種不同影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並用來作為正常相框。
須知，數位相框9700設有操作部、外部連接部(例如USB端子，或可連接至諸如USB電纜線之各種不同電纜線之端子)、記錄媒體插入部等。雖然此等組件可設在設有顯示部之表面上，不過，較佳係將其等設在側表面或後表面上以設計數位相框9700。例如，儲存數位相機所拍影像資料之記憶體被插入記錄媒體插入部，且影像資料可被轉送且接著顯示於顯示部9703上。
又，數位相框9700可配置成無線發送及接收資料。可使用轉送所欲影像資料以顯示之構造。
第25A圖係可攜式遊戲機，並包含殼體9881及殼體9891二殼體，其等與連接部9893連接，俾可開啟及摺疊。顯示部9882顯示部9883分別裝入殼體9881及殼體9891。第25A圖所示可攜式遊戲機又包含揚聲器部9884、記錄媒體插入部9886、LED燈部9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速、角速度、轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、濕度、漸層、氣味、振動或紅外線)、麥克風9889)等。無庸贅言，可攜式遊戲機之構造不限於上述。可攜式遊戲機可具有適當設置之額外附屬設備，只要至少設置顯示裝置即可。第25A圖中之可攜式遊戲機具有讀取儲存於記錄媒體以顯示其於顯示部上之程式或資料之功能，以及藉由無線通訊，與其他可攜式遊戲機分享資訊之功能。第25A圖中之可攜式遊戲機之功能不限於上述，可具有多種不同功能。
第25B圖顯示屬於大型娛樂機器之投幣機例子。於投幣機9900中，顯示部9903裝入殼體9901。此外，投幣機9900包含諸如起動桿及停止開關、投幣槽、揚聲器等之操作機構。無庸贅言，投幣機9900之構造不限於以上構造。投幣機可具有適當設置之額外附屬設備，只要在以上實施例之任一者中至少設置顯示裝置即可。
第26A圖顯示行動電話例。行動電話9000設有裝入殼體9001之顯示部9002、操作按鈕9003、外連接部9004、揚聲器9005、麥克風9006等。
當以手指等接觸第22A圖所示行動電話9000之顯示部9002時，資料可輸入行動電話9000。又，可藉由以其手指等接觸顯示部9002，進行諸如通話及傳簡訊之操作。
主要有三個顯示部9002之螢幕模式。第一模式係主要用來顯示影像之顯示模式。第二模式係主要用來輸入諸如本文之資料之輸入模式。第三模式係二模式之組合，亦即顯示模式與輸入模式之組合之顯示及輸入模式。
例如，在通話或傳簡訊情況下，選擇供輸入簡訊之簡訊輸入模式於顯示部9002，俾可輸入文字於螢幕上。於此情況下，較佳係顯示鍵盤或數字鍵於顯示部9002之螢幕之幾乎所有區域上。
當設置包含用以偵測傾斜之感測器，像是陀螺儀或加速感測器之偵測裝置於行動電話9000內部時，顯示部9002之螢幕上之顯示可藉由判定行動電話9000之位向自動改變(是否行動電話9000站直或側躺下)。
藉由接觸顯示部9002之或使用殼體9001之操作按鈕9003，改變螢幕模式。替代地，螢幕模式可依顯示於顯示部9002之影像種類改變。例如，當顯示於顯示部9002之影像信號係移動影像之資料時，螢幕模式改成顯示模式。當信號係簡訊資料時，螢幕模式改成輸入模式。
又，於輸入模式中，當不進行接觸顯示部9002之輸入某一期間，同時於顯示部9002偵出光學感測器所偵出之信號時，可控制螢幕模式，從輸入模式變為顯示模式。
顯示部9002亦可用來作為影像感測器。例如，當以手掌或手指接觸顯示部9002時，取得掌紋、指紋等之影像，藉此，可進行個人辨識。又，藉由設置背照光或感測光源，其等在顯示部中發出紅外線，可取得掌紋或指紋之影像。
第26B圖顯示另一行動電話例。第26B圖中之行動電話包含：顯示裝置9410，其中於殼體9411中包含顯示部9412及操作按鈕9413；以及通訊裝置9400，其中於殼體9401中包含操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405及在收到電話時發出光之發光部9406。具有顯示功能之顯示裝置9410可沿箭頭所示二方向自具有電話功能之通訊裝置9400卸下或附裝於其上。因此，顯示裝置9410與通訊裝置9400可沿其短軸或其長軸相互附裝。此外，當僅需要顯示功能時，顯示裝置9410可自通訊裝置9400卸下，而單獨使用。影像或輸入資訊可藉由通訊裝置9400及顯示裝置9410間之無線或有線通訊發送或接收，且其每一者具有可再充電電池。
本實施例可與其他實施例所述之構造適當地組合，予以實施。
[例子1]
於本例子中，將說明掃描線驅動器電路及信號線驅動器電路形成於基板上方之發光顯示裝置。須知，作為例子，於本例之發光顯示裝置中，信號線驅動器電路具有第12A圖中所顯示之構造，信號線驅動器電路中所含移位暫存器具有第13C圖中所顯示之構造，且像素具有第18圖中所顯示之構造。
將參考第27圖說明本例之發光顯示裝置中像素部之佈局。第27圖顯示本例之發光顯示裝置中像素部之佈局。
第27圖中發光顯示裝置之像素部包含複數個像素。每一像素包含電晶體3001、電容器3002、電晶體3003、掃描線3011、信號線3012及電源線3013。電晶體3001對應第18圖中之電晶體851。電容器3002對應第18圖中之電容器852。電晶體3003對應第18圖中之電晶體853。掃描線3011對應第18圖中之掃描線855。信號線3012對應第18圖中之信號線856。電晶體3001及3003各包含In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體層，作為通道形成層。就本例之發光顯示裝置之像素而言，像素之數目為540×960×3，像素節距為00.026mm×0.078mm×3，解析度為326ppi，孔隙比為40%。
第27圖之發光顯示裝置中之像素具有底部發光構造，且R(紅)、G(綠)及B(藍)濾色器設在基板(元件基板)側上，於該基板側上方形成諸如電晶體之元件(此一構造稱為陣列構造上之濾色器)。發光元件為白色有機EL元件。
測量本例之發光顯示裝置之耗電。第28圖顯示測量結果。第28圖顯示本例之發光顯示裝置之電源電壓與顯示裝置之耗電間的關係。水平軸表示電源電壓Vpp，垂直軸表示耗電。第28圖除了顯示使用八相時脈信號之本發光顯示裝置實施例之耗電測量結果外，還顯示使用四相時脈信號之習知發光顯示裝置實施例之耗電。
如於第28圖中所示，本例之發光顯示裝置之耗電較習知發光顯示裝置少。隨著電源電壓變得更高，耗電間的差距擴大。
因此，經查耗電可減少而使時脈信號數增加，根據各時脈信號操作之正反器數減少。
本申請案係根據2009年10月9日對日本特許廳所提日本特許申請案2009-235109號及2009年12月1日對日本特許廳所提日本特許申請案2009-273914號，在此併提其全文內容供參考。
11．．．配線
12．．．配線
13．．．配線
14．．．配線
15．．．配線
16．．．配線
17．．．配線
18．．．配線
19．．．配線
20．．．配線
21．．．輸入端子
22．．．輸入端子
23．．．輸入端子
24．．．輸入端子
25．．．輸入端子
26．．．輸出端子
27．．．輸出端子
31．．．電晶體
32．．．電晶體
33．．．電晶體
34．．．電晶體
35．．．電晶體
36．．．電晶體
37．．．電晶體
38．．．電晶體
39．．．電晶體
40．．．電晶體
41．．．電晶體
51．．．電源線
52．．．電源線
53．．．電源線
91．．．配線
101．．．時脈信號線
102．．．時脈信號線
103．．．時脈信號線
104．．．時脈信號線
105．．．正反器
111．．．期間
112．．．期間
113．．．期間
114．．．期間
115．．．期間
201．．．基板
202．．．閘極絕緣層
211．．．閘極電極
213．．．氧化物半導體層
214a．．．氧化物導電層
214b．．．氧化物導電層
215a．．．導電層
215b．．．導電層
215c．．．導電層
217．．．導電層
218．．．氧化物絕緣層
233a．．．光阻掩模
233b．．．光阻掩模
251．．．電晶體
252．．．電晶體
311．．．電晶體
312．．．電晶體
313．．．電晶體
314．．．電晶體
315．．．電晶體
316．．．電晶體
317．．．節點
318．．．節點
351．．．期間
352．．．期間
353．．．期間
580．．．基板
581．．．TFT
583．．．絕緣層
584．．．絕緣層
585．．．絕緣層
587．．．電極
588．．．電極
589．．．球形粒子
590a．．．黑區
590b．．．白區
594．．．凹腔
595．．．填充劑
596．．．基板
804．．．掃描線
805．．．信號線
821．．．電晶體
822．．．液晶元件
823．．．電容器
851．．．電晶體
852．．．電容器
853．．．電晶體
854．．．發光元件
855．．．掃描線
856．．．信號線
2000．．．基板
2001．．．閘極電極
2002．．．絕緣層
2003．．．氧化物半導體層
2005a．．．電極
2005b．．．電極
2007．．．氧化物絕緣層
2008．．．電極
2020．．．電極
2022．．．電極
2023．．．電極
2024．．．電極
2028．．．電極
2029．．．電極
2050．．．端子
2051．．．端子
2052．．．閘極絕緣層
2053．．．連接電極
2054．．．保護絕緣膜
2055．．．透明導電膜
2056．．．電極
2112．．．閘極電極
2132．．．氧化物半導體層
2142a．．．氧化物導電層
2142b．．．氧化物導電層
2700．．．e書讀取機
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
3001．．．電晶體
3002．．．電容器
3003．．．電晶體
3011．．．掃描線
3012．．．信號線
3013．．．電源線
4001．．．基板
4002．．．像素部
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．TFT
4011．．．TFT
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電層
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極
4031．．．反電極
4032．．．絕緣層
4035．．．隔件
4042．．．絕緣層
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動器電路
4504a．．．掃描線驅動器電路
4518a．．．FPC
4505．．．密封劑
4506．．．基板
4507．．．填充劑
4509．．．TFT
4510．．．TFT
4511．．．發光元件
4512．．．電致發光層
4513．．．電極
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極
4519．．．各向異性導電層
4520．．．堰堤
4542．．．絕緣層
4544．．．絕緣層
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．開關電路
5603．．．薄膜電晶體
5604．．．配線
5605．．．配線
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動器TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．光阻層
7017．．．導電層
7021．．．驅動器TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電層
9000．．．行動電話
9001．．．殼體
9002．．．顯示部
9003．．．操作鈕
9004．．．外部連接部
9005．．．揚聲器
9006．．．麥克風
9400．．．通訊裝置
9401．．．殼體
9402．．．操作鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．殼體
9412．．．顯示部
9413．．．操作鈕
9600．．．電視機
9601．．．殼體
9603．．．顯示部
9605．．．立架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9881．．．殼體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．輸入機構
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．連接部
9900．．．投幣機
9901．．．殼體
9903．．．顯示部
第1圖係顯示實施例1中移位暫存器之一構造例之電路方塊圖；
第2圖係顯示第1圖中所示移位暫存器之一操作例之時序圖；
第3圖係顯示實施例2中正反器之一電路構造例之電路圖；
第4圖係顯示第3圖中所示正反器之一操作例之時序圖；
第5A至5C圖係可應用於移位暫存器之電晶體之一構造例，該移位暫存器係實施例3中本發明之一實施例；
第6A及6B圖係可應用於移位暫存器之電晶體之另一構造例，該移位暫存器係實施例3中本發明之一實施例；
第7A及7B圖係包含複數個電晶體之構造例，其可應用於實施例3中本發明之一實施例的移位暫存器；
第8A至8D圖係用以製造第5A及5B圖中所示電晶體之方法之一例子；
第9A及9B圖係可應用於移位暫存器之電晶體之另一構造例，該移位暫存器係實施例4中本發明之一實施例；
第10A及10B圖係可應用於移位暫存器之電晶體之另一構造例，該移位暫存器係實施例5中本發明之一實施例
第11A及11B圖各顯示實施例6中顯示裝置之方塊圖；
第12A及12B圖係顯示實施例6中信號線驅動器電路之構造之視圖及時序圖；
第13A至13C圖係顯示實施例6中移位暫存器之構造之電路圖；
第14A圖係顯示實施例6中移位暫存器之構造之電路圖，且第14B圖係用以說明實施例6中移位暫存器之操作之時序圖；
第15圖係顯示實施例7中顯示裝置之像素之電路構造的電路圖；
第16A及16B圖係顯示實施例7中顯示裝置之像素之構造的視圖；
第17A1至第17B2圖係顯示實施例7中顯示裝置之像素之構造的視圖；
第18圖係顯示實施例8中顯示裝置之像素之電路構造的電路圖；
第19A至19C圖各為顯示實施例8中顯示裝置之像素之構造之剖視圖；
第20A及20B圖顯示實施例8中顯示裝置之構造；
第21圖係顯示實施例9中電子紙之構造之剖視圖；
第22圖一電子裝置，實施例9中之顯示裝置應用於該電子裝置；
第23A1、23A2至23B圖顯示實施例10中顯示裝置之構造；
第24A及24B圖各顯示實施例11中的電子裝置；
第25A及25B圖各顯示實施例11中的電子裝置；
第26A及26B圖各顯示實施例11中的電子裝置；
第27圖顯示例子1中發光顯示裝置之像素部分之佈局；
第28圖係顯示例子1中發光顯示裝置之耗電之測量結果的圖表。
FF1．．．第一正反器
FF2．．．第二正反器
FF3．．．第三正反器
FF4．．．第四正反器
FFn-2．．．第n-2正反器
FFn-1．．．第n-1正反器
FFn．．．第n正反器
101．．．時脈信號線
102．．．時脈信號線
103．．．時脈信號線
104．．．時脈信號線
SP．．．起動脈波

Claims (16)

  1. 一種移位暫存器，包括：第一正反器，在第一期間處於第一電壓狀態及在第二至第四期間處於第二電壓狀態之第一時脈信號輸入該第一正反器；第二正反器，在該第二期間的至少一部分處於該第一電壓狀態及在該第三期間的至少一部分及該第四期間處於該第二電壓狀態之第二時脈信號輸入該第二正反器；第三正反器，在該等第一、二及四期間處於該第二電壓狀態及在該第三期間處於該第一電壓狀態之第三時脈信號輸入該第三正反器；第四正反器，在該第一期間的至少一部分及該第二期間處於該第二電壓狀態及在該第四期間的至少一部分處於該第一電壓狀態之第四時脈信號輸入該第四正反器；第一至第四時脈信號線；第一電源線，對其施加高電源電壓；以及第二電源線，對其施加低電源電壓，其中，該等第一至第四正反器之每一者包括：第一電晶體，包括閘極、源極以及汲極，其中，起動信號輸入至該第一電晶體之該閘極，以及其中，該第一電晶體之該源極及該汲極之一者電連接至該第一電源線；第二電晶體，包括閘極、源極以及汲極， 其中，該第二電晶體之該閘極電連接至該第一電晶體之該源極及該汲極之另一者，其中，該第二電晶體之該源極及該汲極之一者電連接至該等第一至第四時脈信號線之一，以及其中，輸出信號從該第二電晶體之該源極及該汲極之另一者輸出；第三電晶體，包括閘極、源極以及汲極，其中，該第三電晶體之該源極及該汲極之一者電連接至該第二電晶體之該閘極，以及其中，該第三電晶體之該源極及該汲極之另一者電連接至該第二電源線；以及第四電晶體，包括閘極、源極以及汲極，其中，該第四電晶體之該閘極直接連接至該第三電晶體之該閘極。
  2. 如申請專利範圍第1項之移位暫存器，其中，該等第一至第三電晶體具有相同導電型。
  3. 如申請專利範圍第1項之移位暫存器，其中，該等第一至第三電晶體之每一者包括用來作為通道形成層之氧化物半導體層。
  4. 一種顯示裝置，包括；驅動電路，包括如申請專利範圍第1項之移位暫存器；以及像素部，包括像素，該像素之顯示狀態藉該驅動電路控制。
  5. 一種驅動包括第一至第四正反器、第一至第四時脈信號線、被施加高電源電壓之第一電源線以及被施加低電源電壓之第二電源線之移位暫存器之方法，該方法包括；輸入第一時脈信號至該第一正反器，該第一時脈信號係在第一期間處於第一電壓狀態及在第二至第四期間處於第二電壓狀態；輸入第二時脈信號至該第二正反器，該第二時脈信號係在該第二期間的至少一部分處於該第一電壓狀態及在該第三期間的至少一部分及該第四期間處於該第二電壓狀態；輸入第三時脈信號至該第三正反器，該第三時脈信號係在該等第一、第二及第四期間處於該第二電壓狀態及在該第三期間處於該第一電壓狀態；以及輸入第四時脈信號至該第四正反器，該第四時脈信號係在該第一期間的至少一部分及該第二期間處於該第二電壓狀態及在該第四期間的至少一部分處於該第一電壓狀態，其中，該等第一至第四正反器之每一者包括：第一電晶體，包括閘極、源極以及汲極，其中，起動信號輸入至該第一電晶體之該閘極，以及其中，該第一電晶體之該源極及該汲極之一者電連接至該第一電源線；第二電晶體，包括閘極、源極以及汲極， 其中，該第二電晶體之該閘極電連接至該第一電晶體之該源極及該汲極之另一者，其中，該第二電晶體之該源極及該汲極之一者電連接至該等第一至第四時脈信號線之一，以及其中，輸出信號從該第二電晶體之該源極及該汲極之另一者輸出；第三電晶體，包括閘極、源極以及汲極，其中，該第三電晶體之該源極及該汲極之一者電連接至該第二電晶體之該閘極，以及其中，該第三電晶體之該源極及該汲極之另一者電連接至該第二電源線；以及第四電晶體，包括閘極、源極以及汲極，其中，該第四電晶體之該閘極直接連接至該第三電晶體之該閘極。
  6. 一種電子裝置，包括：電路，包括如申請專利範圍第1項之移位暫存器。
  7. 如申請專利範圍第5項之方法，其中，該等第一至第三電晶體具有相同導電型。
  8. 如申請專利範圍第5項之方法，其中，該等第一至第三電晶體之每一者包括用來作為通道形成層之氧化物半導體層。
  9. 一種顯示裝置，包括：驅動電路，包括以如申請專利範圍第5項之方法驅動之移位暫存器；以及 像素部，包括像素，該像素之顯示狀態藉該驅動電路控制。
  10. 一種移位暫存器，包括：第一正反器，在第一期間處於第一電壓狀態及在第二至第四期間處於第二電壓狀態之第一時脈信號輸入該第一正反器；第二正反器，在該第二期間的至少一部分處於該第一電壓狀態及在該第三期間的至少一部分及該第四期間處於該第二電壓狀態之第二時脈信號輸入該第二正反器；第三正反器，在該等第一、二及四期間處於該第二電壓狀態及在該第三期間處於該第一電壓狀態之第三時脈信號輸入該第三正反器；第四正反器，在該第一期間的至少一部分及該第二期間處於該第二電壓狀態及在該第四期間的至少一部分處於該第一電壓狀態之第四時脈信號輸入該第四正反器；第一至第四時脈信號線；第一電源線，對其施加高電源電壓；以及第二電源線，對其施加低電源電壓，其中，該等第一至第四正反器之每一者包括：第一電晶體，包括閘極、源極以及汲極，其中，起動信號輸入至該第一電晶體之該閘極，以及其中，該第一電晶體之該源極及該汲極之一者電連接至該第一電源線； 第二電晶體，包括閘極、源極以及汲極，其中，該第二電晶體之該閘極電連接至該第一電晶體之該源極及該汲極之另一者，其中，該第二電晶體之該源極及該汲極之一者電連接至該等第一至第四時脈信號線之一，以及其中，輸出信號從該第二電晶體之該源極及該汲極之另一者輸出；第三電晶體，包括閘極、源極以及汲極，其中，該第三電晶體之該源極及該汲極之一者電連接至該第二電晶體之該閘極，以及其中，該第三電晶體之該源極及該汲極之另一者電連接至該第二電源線；以及第四電晶體，包括閘極、源極以及汲極，其中，該第四電晶體之該閘極直接連接至該第三電晶體之該閘極，其中，該第四電晶體之該源極及該汲極之一者電連接至該第二電晶體之該源極及該汲極之另一者，以及其中，該第四電晶體之該源極及該汲極之另一者電連接至該第二電源線。
  11. 如申請專利範圍第10項之移位暫存器，其中，該等第一至第四電晶體具有相同導電型。
  12. 如申請專利範圍第10項之移位暫存器，其中，該等第一至第四電晶體之每一者包括用來作為通道形成層之 氧化物半導體層。
  13. 一種顯示裝置，包括：驅動電路，包括如申請專利範圍第10項之移位暫存器；以及像素部，包括像素，該像素之顯示狀態藉該驅動電路控制。
  14. 如申請專利範圍第1項之移位暫存器，更包括第五電晶體。
  15. 如申請專利範圍第10項之移位暫存器，更包括第五電晶體。
  16. 如申請專利範圍第5項之方法，其中，該移位暫存器更包括第五電晶體。
TW099134228A 2009-10-09 2010-10-07 移位暫存器及顯示裝置 TWI521527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009235109 2009-10-09
JP2009273914 2009-12-01

Publications (2)

Publication Number Publication Date
TW201128651A TW201128651A (en) 2011-08-16
TWI521527B true TWI521527B (zh) 2016-02-11

Family

ID=43854487

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106114316A TWI644320B (zh) 2009-10-09 2010-10-07 半導體裝置
TW107133339A TWI680462B (zh) 2009-10-09 2010-10-07 半導體裝置
TW104139669A TWI591646B (zh) 2009-10-09 2010-10-07 半導體裝置
TW099134228A TWI521527B (zh) 2009-10-09 2010-10-07 移位暫存器及顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW106114316A TWI644320B (zh) 2009-10-09 2010-10-07 半導體裝置
TW107133339A TWI680462B (zh) 2009-10-09 2010-10-07 半導體裝置
TW104139669A TWI591646B (zh) 2009-10-09 2010-10-07 半導體裝置

Country Status (6)

Country Link
US (2) US9171640B2 (zh)
EP (1) EP2486569B1 (zh)
JP (3) JP2011138595A (zh)
KR (4) KR102000410B1 (zh)
TW (4) TWI644320B (zh)
WO (1) WO2011043451A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043451A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
CN102687204A (zh) 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011108345A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR101807734B1 (ko) 2010-03-02 2017-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
US9070776B2 (en) 2011-04-15 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8698551B2 (en) 2011-05-13 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a circuit configured to hold an offset voltage
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR101591617B1 (ko) 2011-12-14 2016-02-03 인텔 코포레이션 다중 전원 순차 논리 유닛
TWI452560B (zh) * 2012-03-26 2014-09-11 Innocom Tech Shenzhen Co Ltd 移位暫存裝置及顯示系統
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
KR102013158B1 (ko) * 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
TWI654614B (zh) 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6495808B2 (ja) 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
US20170365209A1 (en) * 2016-06-17 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102389264B1 (ko) * 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
TWI649736B (zh) * 2016-12-16 2019-02-01 南韓商Ｌｇ顯示器股份有限公司 電致發光顯示裝置
CN107134271B (zh) * 2017-07-07 2019-08-02 深圳市华星光电技术有限公司 一种goa驱动电路
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
KR20220052600A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 전계발광 표시장치
CN114488592A (zh) * 2020-11-11 2022-05-13 昆山科技大学 液晶玻璃板调变电路
US11659759B2 (en) * 2021-01-06 2023-05-23 Applied Materials, Inc. Method of making high resolution OLED fabricated with overlapped masks
US11468958B1 (en) * 2021-06-11 2022-10-11 Winbond Electronics Corp. Shift register circuit and a method for controlling a shift register circuit

Family Cites Families (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2867492B2 (ja) 1989-11-17 1999-03-08 ソニー株式会社 液晶ディスプレイ装置
US5136622A (en) 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5340770A (en) 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH09182004A (ja) 1995-12-21 1997-07-11 Sharp Corp 走査回路および画像表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10261801A (ja) 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1017108B1 (en) 1998-12-25 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices and methods of manufacturing the same
JP4597295B2 (ja) 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4656685B2 (ja) 1999-01-14 2011-03-23 株式会社半導体エネルギー研究所 半導体装置
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001035180A (ja) 1999-07-21 2001-02-09 Casio Comput Co Ltd シフトレジスタ及び電子装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6611248B2 (en) 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002203397A (ja) 2000-10-24 2002-07-19 Alps Electric Co Ltd シフトレジスタ回路、表示装置およびイメージセンサ
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
WO2003107314A2 (en) 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4075485B2 (ja) 2002-07-02 2008-04-16 富士通株式会社 半導体装置および非晶質高誘電体膜の堆積方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7369111B2 (en) 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100583318B1 (ko) * 2003-12-17 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 구동장치 및 방법
CN100385478C (zh) * 2003-12-27 2008-04-30 Lg.菲利浦Lcd株式会社 包括移位寄存器的驱动电路以及使用其的平板显示器件
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101019416B1 (ko) 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR101191157B1 (ko) 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN100538794C (zh) 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
EP1720148A3 (en) 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
CN100592358C (zh) 2005-05-20 2010-02-24 株式会社半导体能源研究所 显示装置和电子设备
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7418926B2 (en) * 2005-11-29 2008-09-02 Kun-Tan Kung Pet strap having buffering effect
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US8085236B2 (en) * 2006-03-23 2011-12-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI834568B (zh) 2006-09-29 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI346929B (en) 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
JP5525685B2 (ja) * 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI511116B (zh) 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5354862B2 (ja) * 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
CN101821797A (zh) 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
JP5224241B2 (ja) 2007-11-06 2013-07-03 Ｎｌｔテクノロジー株式会社 双方向シフトレジスタ、それを用いた表示装置
US8937614B2 (en) 2007-11-06 2015-01-20 Nlt Technologies, Ltd. Bidirectional shift register and display device using the same
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5525224B2 (ja) * 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101341005B1 (ko) 2008-12-19 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101647698B1 (ko) * 2009-09-18 2016-08-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동방법
WO2011043451A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
CN102687204A (zh) 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Also Published As

Publication number Publication date
TWI591646B (zh) 2017-07-11
TW201626397A (zh) 2016-07-16
KR102000410B1 (ko) 2019-07-15
TWI644320B (zh) 2018-12-11
EP2486569B1 (en) 2019-11-20
US10181359B2 (en) 2019-01-15
WO2011043451A1 (en) 2011-04-14
TW201128651A (en) 2011-08-16
US20160042807A1 (en) 2016-02-11
JP2015122518A (ja) 2015-07-02
US20110084960A1 (en) 2011-04-14
KR20120093937A (ko) 2012-08-23
JP6009590B2 (ja) 2016-10-19
EP2486569A1 (en) 2012-08-15
JP2011138595A (ja) 2011-07-14
KR20170121306A (ko) 2017-11-01
EP2486569A4 (en) 2016-03-02
KR101790704B1 (ko) 2017-11-20
TWI680462B (zh) 2019-12-21
TW201742078A (zh) 2017-12-01
KR20170036140A (ko) 2017-03-31
US9171640B2 (en) 2015-10-27
TW201907409A (zh) 2019-02-16
JP2017076451A (ja) 2017-04-20
KR101721285B1 (ko) 2017-03-29
KR20180086289A (ko) 2018-07-30
KR101882350B1 (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
TWI521527B (zh) 移位暫存器及顯示裝置
JP6250907B2 (ja) 半導体装置の作製方法
TWI552157B (zh) 移位暫存器，顯示裝置及其驅動方法
TWI557879B (zh) 電子裝置
TWI567935B (zh) 半導體裝置及其製造方法
TWI577026B (zh) 半導體裝置和其製造方法
JP5593179B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees