TWI479558B - 多步驟且非對稱塑形的雷射束劃線 - Google Patents

多步驟且非對稱塑形的雷射束劃線 Download PDF

Info

Publication number
TWI479558B
TWI479558B TW101119338A TW101119338A TWI479558B TW I479558 B TWI479558 B TW I479558B TW 101119338 A TW101119338 A TW 101119338A TW 101119338 A TW101119338 A TW 101119338A TW I479558 B TWI479558 B TW I479558B
Authority
TW
Taiwan
Prior art keywords
substrate
irradiance
laser
mask
ics
Prior art date
Application number
TW101119338A
Other languages
English (en)
Other versions
TW201306110A (zh
Inventor
Wei-Sheng Lei
Brad Eaton
Madhava Rao Yalamanchili
Saravjeet Singh
Ajay Kumar
James M Holden
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/160,822 external-priority patent/US8759197B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201306110A publication Critical patent/TW201306110A/zh
Application granted granted Critical
Publication of TWI479558B publication Critical patent/TWI479558B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

多步驟且非對稱塑形的雷射束劃線
本申請案為2011年6月15日提出申請的名稱為「Multi-step and Asymmetrically Shaped Laser Beam Scribing」之美國專利申請案第13/160,822號的部分延續案，美國專利申請案第13/160,822號的全部內容以全文參照方式併入本文。
本發明的實施例係關於半導體處理的領域，特別地，關於分割(dicing)基板之方法，各基板上具有積體電路(IC)。
在半導體基板處理中，在典型由矽或其他半導體材料組成之基板(亦被稱作晶圓)上形成IC。通常，利用為半導性、導電性或絕緣性之不同材料薄膜層來形成IC。可使用各種熟知製程來摻雜、沉積並蝕刻此等材料，以在相同的基板上同步形成複數個平行的IC，如記憶體元件、邏輯元件、光伏元件等。
在元件形成製程之後，將基板安置在支撐構件(如跨越膜框架而展開的黏著膜)上，並「分割(dice)」基板以將個別的元件或「晶粒(die)」彼此分離，以進行封裝等製 程。目前，最普及的兩種分割技術為劃線和鋸切(sawing)。就劃線而言，沿著預形成之劃割線越過基板表面移動鑽石尖頭劃線器。在諸如以滾軸施加壓力之後，基板沿著該等劃割線分開。就鋸切而言，鑽石尖頭鋸沿著切割道(street)切割基板。就薄基板單分而言，諸如小於150微米(μm)厚的主體矽單分，習用的方式僅能產生不良的製程品質。自薄基板單分晶粒時可能會面對的某些挑戰可包括：在不同層之間形成微裂或分層、切削無機介電層、保持嚴格之切口寬度(kerf width)控制或精確之剝蝕深度控制。
儘管也考慮電漿分割，然而用於圖案化光阻的標準微影操作可能使實施成本過高。可能阻礙實施電漿分割之另一局限為，在沿切割道分割中之常見內連線金屬(如，銅)之電漿處理可造成生產問題或產量限制。最後，電漿分割製程的遮蔽也可能有問題，尤其是取決於基板的厚度及頂表面之表面形貌、電漿蝕刻的選擇性及存在於基板的頂表面上之材料等的問題。
本發明的實施例包括雷射劃線基板的方法。在示範性實施例中，實施該雷射劃線作為混合式分割製程中的第一操作，混合式分割製程包括雷射劃線及電漿蝕刻二者。
在一實施例中，分割具有複數個IC的半導體基板之方 法包括下列步驟：接收經遮蔽的半導體基板，遮罩覆蓋並保護基板上的IC。藉由將基板上的一點暴露至增強之輻照度，沿著介於IC之間的切割道來剝蝕經遮蔽的基板。在一個實施例中，透過暴露至第一輻照度(光學強度)的電磁輻照來剝蝕切割道中之遮罩厚度的至少一部分，以提供具間隙或溝槽之經圖案化遮罩。接著透過暴露至具有第二輻照度的電磁輻照，剝蝕設置於遮罩下方之薄膜元件層堆疊的至少一部分，以暴露出介於IC之間的基板的區域。接著，例如，藉由隨著經圖案化遮罩中的溝槽電漿蝕刻穿過經暴露的基板，將IC單分(singulate)為晶片。
在另一實施例中，用以分割半導體基板的系統包括整合至相同平台上之雷射劃線模組及電漿蝕刻腔室。雷射劃線模組用以對基板反覆劃線，且電漿腔室用以蝕刻穿過基板並單分IC晶片。雷射劃線模組可包括多重雷射、多進程控制器或射束塑形器中之一或多者，以經由暴露至複數個光學強度來對基板劃線。
在另一實施例中，分割具有複數個IC的基板之方法包括下列步驟：接收經遮蔽的矽基板。IC包括銅凸塊化的頂表面，頂表面具有諸如聚亞醯胺(polyimide；PI)之鈍化層所圍繞的凸塊。凸塊及鈍化物下方的次表面薄膜包括低-κ層間介電質(interlayer dielectric；ILD)層及銅內連線層，整組層包含元件膜層堆疊。藉由一或多個連續的雷射輻照步驟，飛秒雷射透過輻照來剝蝕溝槽的預定圖案進入膜層堆疊，並藉由第二輻照度進入設置在遮罩 下方的薄膜IC堆疊，以暴露基板的一部分，且該飛秒雷射可能進一步剝蝕進入相同的基板，使得在溝槽底部有足夠少量的殘留膜層堆疊餘留在基板上。剝蝕以第一輻照度及後續的第二輻照度進行，第二輻照度大於、小於或基本上等於第一輻照度。可藉由改變輻照度來額外減少或增加切口寬度。於電漿蝕刻腔室中進行電漿蝕刻，以額外移除位在被移除之膜層堆疊下方的基板材料，以自單一基板單分個別的IC。接著藉由諸如溶劑清洗或乾式電漿清潔等合適的方法移除任何餘留的遮罩材料。
茲描述分割基板的方法，各基板上具有複數個IC。在以下的描述中，為了描述本發明的示範性實施例，提出了諸多特定細節，諸如飛秒雷射劃線及深矽電漿蝕刻條件。然而，對於熟悉該技術領域之人士而言明顯的是，在沒有該些特定細節時，亦能實施本發明的實施例。在其它實例中，未詳細描述已知的事物，如IC製造、基板打薄、捲黏(taping)等，以避免對本發明的實施例造成不必要的混淆。在本說明書中提及「一實施例(an embodiment)」時意指參照該實施例所述之特定的特徵、結構、材料或特性被包含在本發明的至少一個實施例中。因此，在本說明書的各處中出現詞語「在一實施例中」時，並不必然參照到本發明的相同實施例。進一步， 可在一或多個實施例中以任何適當的方式結合特定的特徵、結構、材料或特性。並且，應理解到圖式中所顯示的多個示範實施例僅為了說明而呈現，並不一定依照比例繪製。
術語「耦接(coupled)」與「連接(connected)」和其衍生詞可在本文中用來描述組件間的結構關係。應理解該等術語彼此非同義詞。更確切而言，在特定實施例中，「連接」可用以指示兩個或兩個以上元件彼此為直接實體接觸或電氣接觸。「耦接」可用以指示兩個或兩個以上元件彼此為直接或間接(二者間有其他插入元件)實體或電氣接觸，及/或可用以指示兩個或兩個以上元件為互相合作或相互作用(例如，呈因果關係)。
本文使用的術語「之上(over)」、「之下(under)」、「之間(between)」與「上(on)」係意指一個材料層相對於其它材料層的相對位置。因此，例如，設置在另一層之上或之下的一個層可以直接地接觸其它層或可以具有一或多個中間層。再者，設置在兩個層之間的一個層可以直接地接觸該兩個層或可以具有一或多個中間層。相對地，位在第二層「上」的第一層意指第一層接觸第二層。此外，一個層相對於其它層的相對位置係在假設操作是相對於基板來執行下所提供，而不需考量基板的絕對方位。
通常，本文所描述的是雷射劃線製程，雷射劃線製程應用複數個光學強度以乾淨地剝蝕預定路徑進入未經圖案化的(即，披覆(blanket))遮罩層、鈍化層及次表面薄膜 元件層。接著可隨著基板的暴露或部份剝蝕，來終止雷射劃線製程。剝蝕處理利用複數個光學強度中之第一光學強度來移除上方層(如，遮罩及薄膜元件層)，相較於基板及/或其它薄膜元件層，上方層更容易受損。可接著在不使容易受損的層暴露至所利用之較高強度輻照的情況下，進行下達部分基板並包括部分基板的後續剝蝕。如本文所用，術語「反覆剝蝕(iterative ablation)」指的是將基板上的一點暴露至具有複數個光學強度的雷射輻照之剝蝕製程。
根據本發明之一實施例，至少一部分的反覆雷射劃線製程應用了飛秒雷射。若不完全是的話，飛秒雷射劃線為實質上不平衡的製程(non-equilibrium process)。舉例而言，可藉由可忽略的熱破壞區來定位基於飛秒的(femtosecond-based)雷射劃線。在一實施例中，飛秒雷射劃線可用來單分具有超低κ膜(即，具有低於3.0的介電常數)的IC。在一個實施例中，以雷射直寫可免除微影圖案化操作，容許遮蔽材料為除了用於微影術之光阻以外的其它材料。在示範性混合式分割的實施例中，反覆雷射劃線製程後接續著電漿蝕刻，電漿蝕刻穿過基板的主體。在一個這樣的實施例中，實質上非等向性蝕刻被用於電漿蝕刻腔室中以完成分割製程；藉著將蝕刻聚合物沉積在經蝕刻溝槽的側壁上，非等向性蝕刻可於基板內達成高度方向性。
第1圖為繪示根據本發明之一實施例，利用反覆雷射 劃線之混合式雷射剝蝕-電漿蝕刻單分方法100的流程圖。第4A至4D圖繪示根據本發明之一實施例，對應方法100之操作的基板406的剖面圖，基板406包括第一及第二IC 425、426。
請參見第1圖的操作101，並對應參見第4A圖，接收基板406。基板406包括遮罩402覆蓋薄膜元件層堆疊401，薄膜元件層堆疊401包含可見於IC 425、426二者中的複數種不同材料，及介於IC 425、426之間的中間切割道427。通常，基板406可由適於承受該基板406上之薄膜元件層之形成製程的材料所組成，且基板406可具有其它特性需求，例如，在矽基電晶體IC中，其中基板形成部分主動元件。舉例而言，在一個實施例中，基板406為IV族系材料，例如，但不限於，單晶矽、鍺或矽/鍺。在另一實施例中，基板406為III-V族材料，如，在發光二極體(LED)製造中所使用的III-V族材料基板。在元件製造期間，基板406典型為600 μm至800 μm厚，但如第4A圖所示，可將基板406薄化至小於400 μm，且有時候可將基板406薄化至比150 μm更薄的厚度，而薄化後的基板現在由載體411支撐，載體411例如為支撐帶(backing tape)410，支撐帶410伸展跨越分割框架(未繪示)的支撐結構，並且支撐帶410藉由晶粒附著膜(die attach film；DAF)408黏附至基板的背側。
在實施例中，第一及第二IC 425、426包括在矽基板406中製造且包裝於介電堆疊中之記憶體元件或互補金 氧半導體(complementary metal-oxide-semiconductor；CMOS)電晶體。在該等元件或電晶體上方及周圍介電層中可形成複數個金屬內連線，且金屬內連線可用來電氣耦接該等元件或電晶體以形成IC 425、426。組成切割道427之材料可與用於形成IC 425、426之彼等材料相似或相同。舉例而言，切割道427可包括介電材料、半導體材料及金屬化的薄膜層。在一個實施例中，切割道427包括與IC 425、426類似的測試元件。當在薄膜元件層堆疊/基板交界處測量，切割道427的寬度可為10 μm至200 μm之間的任何寬度。
在實施例中，遮罩402可為一或多種材料層，材料層包括電漿沉積的聚合物(如，Cx Fy )、水可溶解材料(如，聚(乙烯醇))、光阻劑或類似的聚合物化材料中之任何材料，該材料可在不損壞下方鈍化層及/或凸塊的情況下被移除，下方鈍化層通常為聚亞醯胺(PI)，凸塊通常為銅。遮罩402具有足夠的厚度以在電漿蝕刻製程後倖存(儘管可能非常接近耗盡)，並從而保護銅凸塊免於受損、氧化或受汙染(若暴露於基板蝕刻電漿的話)。
第5圖繪示根據本發明的實施例之雙層遮罩的放大剖面圖500，雙層遮罩包括遮罩層402B(如，CxFy聚合物)，遮罩層402B施加於遮罩層402A(如，水可溶解材料)之上，遮罩層402A接觸IC 426及切割道427的頂表面。如第5圖所示，基板406具有頂表面503，薄膜元件層形成在頂表面503上，且頂表面503與底表面502相對， 底表面502作為與DAF 408(第4A圖)的介面。通常，薄膜元件層材料可包括，但不限於，有機材料(如，聚合物)、金屬，或諸如二氧化矽及氮化矽之無機介電質。第5圖所繪示的示範性薄膜元件層包括二氧化矽層504、氮化矽層505、銅內連線層508，加上設置於這些層之間的低-(如，低於3.5)或超低-(如，低於3.0)的層間介電質層(ILD)507，如，碳摻雜的氧化物(carbon doped oxide；CDO)。IC 426的頂表面包括典型為銅的凸塊512，典型為聚亞醯胺(PI)或類似聚合物的鈍化層511圍繞凸塊512。因此凸塊512及鈍化層511構成IC的頂表面，而薄膜元件層形成次表面IC層。凸塊512自鈍化層511的頂表面延伸達凸塊高度HB ，於示範性實施例中，凸塊高度HB 介於10 μm至50 μm。遮罩的一或多層可不完全地覆蓋凸塊512的頂表面。
請回到第1圖，於操作103，沿著相對於基板406之受控制路徑，以第一剝蝕將預定圖案直接寫入遮罩402。如對應的第4B圖所示，藉由雷射輻照411於第一剝蝕中圖案化遮罩402，以形成溝槽414A延伸穿過至少部分的遮罩厚度。在第5圖所示的示範性實施例中，依據遮罩層402A及402B的厚度，雷射劃線深度DL1 將近處於5 μm至30 μm的範圍內，且有利地處於10 μm至20 μm的範圍內。第一輻照度I1 不足以剝蝕薄膜元件層堆疊401的某些層，且因此在操作103後，薄膜元件層堆疊401的至少某些部分保留在溝槽414A的底部。在一個這樣的實 施例中，第一輻照度I1 不足以剝蝕薄膜元件層堆疊401的內連線金屬(如，銅內連線層508)及/或介電層(如，二氧化矽層504)。
於操作104，沿著相對於基板406之受控制路徑，以第二剝蝕疊代直接寫入預定圖案。請參見第4C圖中的示範性實施例，藉由雷射輻照412使基板406暴露至第二剝蝕疊代，雷射輻照412形成溝槽414B延伸穿過至少部分的薄膜元件層堆疊401。在一第一實施例中，如第5圖所繪示，依據遮罩層402A及402B的厚度，雷射劃線深度DL2 再次位於將近5 μm至30 μm的範圍內，且有利地位於10 μm至20 μm的範圍內，以暴露基板。
根據本實施例，雷射輻照412(第4C圖)所具有的第二輻照度I2 與第一輻照度I1 相同或相異。在輻照度I2 與I1 相同的實施例中，連續劃線容許施加的總能量隨著時間分散，以減少劃線製程所造成的損壞。就某些這樣的實施例而言，介於I1 與I2 之間的切口寬度可能相異，以進一步增進剝蝕後邊緣的清潔。在輻照度I2 與I1 相異的第一實施例中，輻照度I2 大於I1 ，例如第二輻照度I2 足以剝蝕薄膜元件層堆疊401的內連線金屬及/或介電層。在示範性實施例中，第二輻照度I2 足以剝蝕薄膜元件層堆疊401的每一層，且因此操作103使基板406暴露於溝槽414B底部。在進一步的實施例中，第二輻照度足以剝蝕基板406(如，單晶矽)的一部分，以將溝槽414B的底部延伸到基板406的頂表面以下。
如第4B至4C圖進一步繪示，溝槽414A具有第一切口寬度(KW1 )，第一切口寬度(KW1 )為射束寬度(擁有的能量大於與遮罩402的特定材料相關之閥值)的函數，且溝槽414B具有第二切口寬度KW2 ，第二切口寬度KW2 為射束寬度(擁有的能量大於與薄膜元件層堆疊401的材料相關之最大閥值)的函數。在一第一實施例中，第一切口寬度KW1 大於第二切口寬度KW2 ，因此在第一輻照度I1 下被剝蝕的遮罩402及薄膜元件堆疊401的上方層不會進一步受到在較高的輻照度I2 下被剝蝕的下方材料層之剝蝕所干擾。可注意到，在示範性實施例中，由於界定切口寬度KW1 (垂直於行進方向)的射束輪廓內沒有任何點具有足夠的輻照度來剝蝕元件堆疊的整個厚度，整個第一切口寬度KW1 被剝蝕到實質上相同的深度。這與具有高斯空間輪廓(Gaussian spatial profile)的射束呈對比，具有高斯空間輪廓的射束在射束直徑的外圍具有第一輻照度，且在射束的內徑中具有第二輻照度，使得在射束行進時，射束的前沿製造的第一切口寬度KW1 小於內射束直徑所製造者。在某些這樣的實施例中，第二寬度KW2 較第一切口寬度KW1 小10%至50%。作為一個示範性實施例，第一切口寬度KW1 小於15μm，而第二切口寬度KW2 為6μm至10μm。
第3A圖為根據本發明之一實施例，用於反覆雷射劃線製程之輻照度隨著時間改變的作圖。如圖所示，就基板上沿著剝蝕路徑之一特定點來繪製輻照度(W/cm2 )曲線 305。從時間t0 開始，該點被暴露於具有第一輻照度I1 的輻射達前導部分(leading portion)315的持續時間。在時間t1 ，將輻射的輻照增加到高於閥值T(通常可達到0.01GW/cm2 至1GW/cm2 的範圍)，例如單晶基板材料的閥值能量，TSi ，剝蝕率於此開始實質上增加。從時間t1 開始，該點被暴露於具有第二輻照度I2 的輻射達尾隨部分(trailing portion)310的持續時間，並結束於時間t2 。就示範性實施例而言，第二輻照度I2 高於單晶基板材料的閥值能量，TSi 。在替代的實施例中，可由與遮罩材料(通常在0.0001 GW/cm2 至0.001 GW/cm2 的範圍內)、薄膜元件層堆疊401的介電層(通常在0.1GW/cm2 至10GW/cm2 的範圍內)或薄膜元件層堆疊401的內連線層(通常在0.01G W/cm2 至0.1GW/cm2 的範圍內)中之任一者相關的閥值來界定介於I1 與I2 之間的閥值界線。
可以數種方式執行反覆剝蝕(如，操作103及104)，以達成如第3A圖所繪示的輻照度改變。在一個實施例中，雷射束經塑形而具有沿著行進方向在空間上變化的輻照度輪廓，輻照度輪廓的第一部分提供第一反覆剝蝕，且第二部分提供第二反覆剝蝕。第3B圖為根據本發明之一實施例，經非對稱塑形的雷射束之空間輪廓320的作圖，經非對稱塑形的雷射束用於單一進程反覆雷射劃線製程。因為功率(P)係沿著維度x繪製，若x沿著行進方向增加，則空間輪廓320包括前導邊緣部分315及尾隨邊緣部分310。前導部分315的功率(P)小於尾隨部分 310，以提供跨越x1 至x2 之距離的第一輻照度I1 ，同時提供跨越x0 至x1 之距離的第二輻照度I2 。因為對垂直於行進方向的給定寬度(即，y)而言，x0 至x2 代表沿著行進方向的射束寬度(無論以D4σ、10/90刀緣(knife-edge)、1/e2或FWHM等來計量)，在所繪示之示範性實施例中，尾隨邊緣部分310沿著行進方向在射束寬度內偏離中心(即，非對稱)。如進一步示於第3B圖，在x1 處，功率超過與矽基板相關之閥值能量TSi ，使得前導部分315沒有足夠的能量來剝蝕整個薄膜元件層堆疊401，而尾隨部分310沒有足夠的能量來剝蝕整個薄膜元件層堆疊401也沒有足夠的能量來剝蝕矽基板的一部分。
第2A圖為繪示反覆雷射劃線製程200的流程圖，反覆雷射劃線製程200使用具有如第3B圖所示般塑形的輪廓之射束，以用單一射束及單一進程來執行方法100(第1圖)中的第一反覆(操作103)及第二反覆(操作104)。請參見第2A圖，於操作201產生單一射束。在一實施例中，射束具有飛秒範圍(即，10-15 秒)內之脈衝寬度(持續期間)，本文稱作飛秒雷射。雷射參數選擇，如脈衝寬度，可為研發成功的雷射劃線及分割製程之關鍵，成功的雷射劃線及分割製程可最小化碎屑、微裂及分層，以達到乾淨的雷射劃線切割。飛秒範圍內的雷射脈衝寬度有利地緩解與較長脈衝寬度(如，皮秒或奈秒)有關的熱損壞問題。儘管不受限於理論，就目前了解，飛秒能量源可避免因皮秒源而存在的低能量再耦合機制(low energy recoupling mechanism)，且相較於奈秒源可提供更大的熱不平衡性。在使用奈秒或皮秒雷射源的情況下，存在於切割道427中之多種薄膜元件層材料在光吸收性及剝蝕機制方面表現相當不同。舉例而言，諸如二氧化矽之介電層在正常情況下對所有市售之雷射波長均為基本上透明的。相反地，金屬、有機物(如，低-材料)及矽能夠非常容易地耦合光子，尤其是基於奈秒或基於皮秒之雷射輻照。若選擇非最佳雷射參數，則在涉及無機介電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，切割道427的雷射輻照可能不利地造成分層。舉例而言，穿透高帶隙能量介電質(諸如具有約9 eV帶隙之二氧化矽)而無可量測的吸收之雷射可能在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。汽化可能產生高壓，而高壓有潛力造成嚴重的層間分層及微裂化。已證明基於飛秒之雷射輻照製程可避免或減緩此等材料堆疊之微裂化或分層。
在一實施例中，儘管脈衝重複率較佳接近500 kHz至5 MHz之範圍內，但用於操作201的雷射源可具有接近200 kHz至10 MHz範圍內之脈衝重複率。為了獲得寬帶或窄帶光發射光譜，操作201所產生的雷射發射可跨越可見光譜、紫外光(UV)，及/或紅外線(IR)光譜的任何組合。儘管是飛秒雷射剝蝕，取決於待剝蝕的材料，某些波長可提供較其它波長更佳之效能。在特定的實施例中，適用於半導體基板或基板劃線之飛秒雷射是基於具有將近 小於或等於1570至200奈米之波長的雷射，儘管較佳是在540奈米至250奈米的範圍內。在一特定的實施例中，就具有小於或等於540奈米之波長的雷射而言，脈衝寬度小於或等於400飛秒。在替代的實施例中，可在操作201使用雙雷射波長(如，IR雷射與UV雷射之組合)來產生射束。在一實施例中，儘管脈衝能量較佳在接近1 μJ至5 μJ之範圍內，但雷射源可在工作表面處傳遞接近0.5 μJ至100 μJ之範圍內的脈衝能量。
於操作205，所產生的射束經塑形以如第3B圖所示範般變化光學強度(輻照度)空間輪廓。可將用來提供非對稱空間輪廓的本案所屬技術領域中已知的任何技術應用於操作205。舉例而言，可利用已知的射束塑形光學元件來產生橢圓射束，橢圓射束具有沿著行進方向的主要軸。在一實施例中，橢圓射束所具有的主要軸比次要射束軸長至少1.5倍。或者，可蓄意導入慧差(coma)，以創造如第3A至3C圖所描述之空間輪廓。可於操作205應用額外的已知射束塑形技術，伴隨著於操作201的已知形成技術，以提供介於橢圓射束的主要軸之前導部分與尾隨部分之間的強度或輻照度改變，以提供第3B圖所示之非對稱輪廓。
於操作210及215，控制空間上塑形後的射束在與基板相關的預定路徑上行進，以先用射束的前導部分剝蝕遮罩402上的一點(如，第4B圖所示)，並接著用射束的尾隨部分剝蝕該點處之基板上所設置的任何下方薄膜元 件堆疊(如，第4C圖所示)。在一實施例中，在行進方向中，在接近200mm/sec至5m/sec之範圍(儘管較佳為接近300mm/sec至2m/sec之範圍)的速度下，沿著工件表面進行雷射劃線製程。於操作220，方法200回到第1圖以進行經暴露基板的電漿蝕刻。
第3C圖為空間輪廓330及340的作圖，空間輪廓330及340用以在本發明之多進程實施例中執行方法100(第1圖)中的操作103及104。如第3C圖所示，複數個射束被提供，各射束擁有不同的空間輪廓。沿著射束寬度W的第一輪廓具有高斯330或頂帽(top hat)335形狀，且第一輪廓的最大功率(P)低於閥值能量(如，與矽基板的剝蝕能量閥值有關的TSi )，同時沿著相同射束寬度W的第二射束輪廓具有高斯340或頂帽345形狀，且第二射束輪廓的最大功率(P)高於該閥值能量。如第3C圖所進一步繪示，在寬度W2 內，與較高輻照度有關的空間輪廓340、345具有超越閥值能量(TSi )的功率，寬度W2 小於針對與較低輻照度有關的空間輪廓330、335之等面積測定寬度W1 。
第2B圖為繪示雷射劃線方法250的流程圖，雷射劃線方法250使用如第3C圖所示般塑形的複數個射束輪廓，以用單一射束的多個進程來執行方法100(第1圖)中的第一反覆(操作103)及第二反覆(操作104)。請參見第2B圖，於操作225產生具有第一輻照度的單一射束。可實質上如先前就操作201所描述般進行射束產生，例如利 用相同的飛秒脈衝寬度、波長、脈衝率，等，以產生具有第一輻照度I1 (如，第3C圖的高斯330)的射束。於操作230，沿著預定路徑移動射束，以剝蝕溝槽進入遮罩，實質上如第4B圖所示。在一實施例中，在行進方向中，在接近500mm/sec至5m/sec之範圍(儘管較佳為接近600mm/sec至2m/sec之範圍)的速度下，沿著工件表面進行雷射劃線操作230。
於操作240，產生經調整而具有第二輻照度I2 的射束(如，第3C圖的高斯340)。於操作245，經調整的射束折返相同的預定路徑以在與操作240所用之實質上相同的速率下，實質上如第4C圖所示般暴露基板。於操作249，方法250返回第1圖進行經暴露基板的後續電漿蝕刻。
第2C圖為繪示反覆雷射劃線製程290的流程圖，反覆雷射劃線製程290使用如第3C圖所示般塑形的複數個射束輪廓，以用來自複數個雷射的多個射束之連續進程執行方法100(第1圖)中的第一反覆(操作103)及第二反覆(操作104)。請參見第2C圖，於操作255產生第一雷射，第一雷射產生具有第一輻照度I1 (如，第3C圖的高斯330)的射束。實質上，可如先前就操作201所描述般進行射束產生，例如利用相同的飛秒脈衝寬度、波長、脈衝率，等。然而，在較佳的實施例中，於操作255所利用的雷射具有實質上較大的脈衝寬度，且因為相對容易藉由連續波源將溝槽剝蝕進入遮蔽材料，雷射甚至可能為連續 波(continuous wave；CW)源。於操作260，第一射束沿著預定路徑移動以剝蝕溝槽進入遮罩，實質上如第4B圖所示。
於操作265，第二雷射產生帶有第二輻照度的第二射束。實質上，可如先前就操作201所描述般產生帶有第二輻照度I2 (如，第3C圖的高斯335)的第二射束，例如利用相同的飛秒脈衝寬度、波長、脈衝率，等。在特定的實施例中，第一雷射產生第一脈衝列，該第一脈衝列在第一波長下具有第一脈衝寬度(CW)，第二雷射產生第二脈衝列，該第二脈衝列在第二波長下具有第二脈衝寬度，第二脈衝寬度及第二波長之至少一者與第一脈衝寬度及第一波長相異。舉例而言，在CW雷射被利用於劃線操作260的示範性實施例中，飛秒雷射於操作265產生第二射束。
於操作270，沿著相同的預定路徑移動第二雷射束，以完整地剝蝕薄膜元件堆疊並暴露基板，實質上如第4C圖所繪示。在一實施例中，雷射劃線操作270使兩個雷射束同步沿著基板行進，各雷射束在行進方向上的速度為將近在500mm/sec至5m/sec的範圍內，較佳地為將近在600mm/sec至2m/sec的範圍內。於操作275，方法290回到第1圖進行經暴露基板的電漿蝕刻。
請回到第1及4D圖，將基板406暴露至電漿416，以於操作105蝕刻穿過遮罩402中的溝槽414來單分IC 426。在示範性原位遮罩沉積實施例中，在與進行電漿遮 罩沉積操作102的相同腔室中蝕刻基板。根據本發明之一實施例，如第4D圖所描繪，於操作105蝕刻基板406包括蝕刻以雷射劃線製程所形成之溝槽414B，以最終蝕刻穿過整個基板406。
在一個實施例中，蝕刻操作105需要直通穿孔蝕刻製程。舉例而言，在特定的實施例中，基板406的材料之蝕刻速率大於每分鐘25 μm。在高功率下操作的高密度電漿源可用於電漿蝕刻操作105。示範性功率範圍介於3 kW與6 kW之間，或更高。
在示範性實施例中，使用深度矽蝕刻(即，諸如直通矽穿孔(TSV)蝕刻)，在大於約40%之習用矽蝕刻速率之蝕刻速率下，蝕刻單晶矽基板或基板406，同時維持基本精確之剖面控制及實質上無扇形之側壁。可透過施加冷卻功率來控制存在於遮罩402中的任何水可溶解的材料層上之高功率的效應，冷卻功率可透過冷卻至負10℃至負15℃的靜電夾具(ESC)來施加，以在整個電漿蝕刻製程期間將水可溶解的遮罩材料層維持在100℃以下的溫度，較佳地介於70℃與80℃之間。在這樣的溫度下可有利地維持水溶性。
在特定的實施例中，電漿蝕刻操作105進一步需要複數個保護性聚合物沉積循環隨著時間插入複數個蝕刻循環之間。可變化工作週期，而示範性工作週期為將近1：1至1：2(蝕刻：沉積)。舉例而言，蝕刻製程可具有持續時間為250 msec至750 msec的沉積循環，以及持續 時間為250msec至750msec的蝕刻循環。在沉積及蝕刻循環之間，蝕刻製程化學作用與沉積製程化學作用相互交替，蝕刻製程化學作用採用例如用於示範性矽蝕刻實施例的SF6 ，沉積製程化學作用採用聚合物化之氟碳化物(Cx Fy )氣體，例如，但不限於，C4 F6 或C4 F8 或氟化碳氫化合物(CHx Fy ，其中x>=1)，或XeF2 。如本案所屬技術領域所知，可進一步在蝕刻及沉積循環之間改變製程壓力，以在特定的循環中有利於各循環。
於操作107，藉由移除遮罩402來完成方法300。在一實施例中，以水洗掉水可溶解的遮罩層，例如以加壓噴射的去離子水或透過浸入周圍溫度的水浴或加熱過的水浴中。在替代的實施例中，可以本案所屬技術領域中已知對移除蝕刻聚合物有效的水性溶劑溶液洗掉遮罩402。電漿單分操作105或操作107之遮罩移除製程可進一步圖案化晶粒附著膜408，暴露出支撐帶410的頂部。
可配置單一整合式製程工具600來進行混合式雷射剝蝕-電漿蝕刻單分製程100中的多個或全部操作。舉例而言，第6圖繪示根據本發明之一實施例之叢集工具606的方塊圖，叢集工具606耦接雷射劃線裝置610，雷射劃線裝置610用於基板的雷射及電漿分割。請參見第6圖，叢集工具606耦接工廠介面602(factory interface；FI)，工廠介面602具有複數個負載鎖定室604。工廠介面602可為合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射劃線裝置610及叢集工具606之間的 介面。工廠介面602可包括機器人，機器人具有手臂或刃以自儲存單元(如，前開式傳送盒(front opening unified pod))移送基板(或基板的載體)進入叢集工具606或雷射劃線裝置610或二者。
雷射劃線裝置610亦耦接FI602。第6B圖繪示雷射劃線裝置610的示範性功能方塊圖。在第6B圖所繪示之一實施例中，雷射劃線裝置610包括飛秒雷射665。飛秒雷射665可用以進行混合式雷射及蝕刻單分製程100的雷射剝蝕部分。可藉由移動雷射束光點、藉由移動基板，或藉由二者之組合，來實現雷射束與基板之間的相對動作，以產生劃割線。在一個實施例中，雷射劃線裝置610中也可包括用來支撐基板406之可移動的臺座(未描繪)，可移動的臺座經配置以相對於飛秒雷射665移動基板406(或基板的載體)。如進一步繪示的，雷射劃線裝置包括具有鏡子的掃描器670(如，電流計)，掃描器670可回應來自控制器680的控制訊號而移動以掃描雷射束。介於飛秒雷射665與掃描器670之間的是射束塑形光學元件660，在一個實施例中，射束塑形光學元件660提供了實質上如第3B圖所示之經非對稱塑形的射束輪廓，以進行反覆雷射劃線製程200。在進一步的實施例中，控制器680耦接飛秒雷射665，以隨著時間(實質上如第3A圖所示)，及/或隨著空間(實質上如第3C圖所示)調節飛秒雷射665的輻照度跨越複數個非零輻照度，以進行劃線方法250。在另一實施例中，雷射劃線裝置610 進一步包括第二雷射666，第二雷射666可以是飛秒雷射或其它雷射。第二雷射666耦接控制器680，且各個雷射665及666透過掃描器670在時間上相繼地操作，或透過個別的掃描器同步操作(即，針對基板406與雷射之間完全分離的光學路徑複製掃描器670)，加上控制器680導引反覆剝蝕在實質上相同的路徑上發生，以進行劃線製程290。
請回到第6A圖，叢集工具606包括一或多個電漿蝕刻腔室608，電漿蝕刻腔室608藉由機器人移送腔室650耦接至FI，機器人移送腔室650罩住機器手臂，機器手臂在真空中於雷射劃線裝置610、電漿蝕刻腔室608及/或遮罩模組612之間移送基板。電漿蝕刻腔室608適於進行混合式雷射及蝕刻單分製程100的至少電漿蝕刻部分，且電漿蝕刻腔室608可進一步沉積聚合物遮罩於基板之上。在一個示範性實施例中，電漿蝕刻腔室608進一步耦接SF6 氣體源，及C4 F8 、C4 F6 或CH2 F2 源中之至少一者。儘管可購得其它合適的蝕刻系統，但在特定的實施例中，一或多個電漿蝕刻腔室608為可自美國加州桑尼維爾市的應用材料股份有限公司獲得的Applied Centura® SilviaTM 蝕刻系統。相較於僅能提供電容式耦合(即便有藉由磁性強化所提供的改良)，Applied Centura® SilviaTM 蝕刻系統提供了電容式及感應式RF耦合，以獨立控制離子密度及離子能量。這使得能有效地自離子能量解耦離子密度，以在即便非常低的壓力下 (如，5至10 mTorr)，在沒有高且具潛在害處的DC偏壓位準的情況下，達到相對高密度的電漿。這造成了特別寬的製程視窗。然而，可使用能蝕刻矽的任何電漿蝕刻腔室。在一實施例中，單一整合式製程工具600的叢集工具606部分中包括一個以上的電漿蝕刻腔室608，以達到單分或分割製程的高製造產量。
叢集工具606可包括適於執行混合式雷射剝蝕-電漿蝕刻單分製程100中的功能之其它腔室。在第6圖所繪示的示範性實施例中，遮罩模組612包括任何商業上可獲得的旋轉塗佈模組，用以施加本文所述之水可溶解遮罩層。旋轉塗佈模組可包括可旋轉夾具，適於藉由真空夾持，或者，經薄化的基板固定在載體(例如，安裝在框架上的支撐帶)上。
第7圖繪示電腦系統700，於電腦系統700中可執行一組指令，指令可使機器執行本文所述之一或多種劃線方法。示範性電腦系統700包括處理器702、主記憶體704(如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等等)、靜態記憶體706(如，快閃記憶體、靜態隨機存取記憶體(SRAM)等等)，及輔助記憶體718(如，資料儲存元件)，前述元件經由匯流排730彼此通訊。
處理器702表示一或多個通用處理元件，諸如微處理器、中央處理單元等等。更特定言之，處理器702可為 複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字集(very long instruction word；VLIW)微處理器等等。處理器702亦可為一或多個專用處理元件，諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器等等。處理器702經設置以執行處理邏輯726，處理邏輯726用於進行本文所述之操作及步驟。
電腦系統700可進一步包括網路介面元件708。電腦系統700亦可包括視訊顯示單元710(如，液晶顯示器(LCD)或陰極射線管(CRT))、文數輸入元件712(如，鍵盤)、游標控制元件714(如，滑鼠)，及訊號產生元件716(如，揚聲器)。
輔助記憶體718可包括機器可存取儲存媒體(或更具體而言，電腦可讀取儲存媒體)731，機器可存取儲存媒體731上可儲存一或多組指令(如，軟體722)，指令可實施本文所述方法或功能中之任何一或多者。在電腦系統700、主記憶體704及處理器702執行軟體722期間，軟體722也可完全或至少部分地常駐於主記憶體704及/或處理器702內部，處理器702亦構成機器可讀取儲存媒體。可進一步經由網路介面元件708透過網路720發送或接收軟體722。
機器可存取儲存媒體731也可用來儲存圖案識別演算法、假影(artifact)形狀數據、假影定位數據或粒子閃光(particle sparkle)數據。儘管在示範性實施例中將機器可存取儲存媒體731圖示為單個媒體，但術語「機器可讀取儲存媒體(machine-readable storage medium)」應被視為包括儲存一或多組指令之單個媒體或多個媒體(例如集中式或分散式資料庫，及/或相關聯之快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視為包括能夠儲存或編碼一組指令的任何媒體，該組指令可由機器執行且該組指令使機器執行本發明之方法中任何一或多者。因此，術語「機器可讀取儲存媒體」應被視為包括(但不限於)固態記憶體，以及光學及磁性媒體。
已發現儘管就多進程而言，將雷射束輻照度(或假定有固定脈衝寬度的通量(fluence))保持在固定的適中位準以產生乾淨的蝕刻溝槽是可行的，但與最佳通量位準相關的雷射功率(或脈衝能量)位準的範圍會是狹窄的。這可能有導致雷射劃線製程視窗相對較小的實質效應。另外也發現用於多進程的固定高通量產生相對較差的溝槽表面形貌目前被認為可歸因於第二雷射進程將剝蝕後的材料再沉積於第一進程所形成之溝槽上。
儘管可用多進程(multiple pass)劃線製程來形成乾淨的溝槽，在多進程劃線製程的第一進程中利用低通量來僅移除遮罩及聚亞醯胺層而僅對下方薄膜IC層(特別是介電層)有限的損壞/剝蝕，且隨後利用高通量來移除元 件層以暴露基板(如第1圖所繪示的方法100)，但仍可能發生分層。額外的高通量進程可能不會總是修復或移除這樣的分層。儘管不受限於理論，目前認為在「低通量優先(low-fluence-first)」多步驟劃線製程中，第一進程中的部分雷射能量傳送通過介電材料，並造成元件層中的金屬或與(多個)介電層交界的基板結晶(如，矽)的熔化/汽化。在低通量位準下，聚合物的剝蝕主要依賴雷射能量的線性吸收。因為即便就300 nm的UV波長來說，許多聚合物遮蔽材料及鈍化材料仍具有高的光透射比(數十百分比)，同時某些金屬及某些基板(如，矽)的剝蝕閥值非常接近許多聚合物的剝蝕閥值，所以被傳送通過薄膜元件堆疊的(多個)介電層之雷射光子可能在介電質-金屬介面及/或介電質-基板介面處造成分層。
因此在某些實施例中，劃線方法包括在高輻照度(通量)位準下的第一(第二、第三，等)進程，以剝蝕並移除溝槽中的材料以暴露基板，以及接著在低輻照度(通量)位準下的第二(第三、第四，等)進程，以移除留在經剝蝕溝槽中之殘骸及殘留物而不會對基板造成顯著損壞。相較於固定通量多進程製程或低通量優先製程，此類型的「高通量優先(high-fluence-first)」製程可致使乾淨的經暴露基板表面具有較寬的製程視窗。若遮罩或聚合鈍化層相對於劃線溝槽寬度變得更厚(如，寬度被減少，或層厚度被增加)，高通量優先方式會變得更有利。
第8A圖為繪示根據本發明之一實施例的混合式雷射 剝蝕-電漿蝕刻單分方法801的流程圖，在方法801中以第一輻照度及後續的第二輻照度來進行雷射劃線製程，第二輻照度低於第一輻照度。方法801始於在操作101的經遮蔽的基板，如本文他處所述。示範性基板以剖面圖的方式繪示於第4A圖。
於操作255，具有第一輻照度的第一射束產生於操作255。可藉由本文他處所述的任何方式來產生射束。在一個實施例中，本文他處所述之具有預定脈衝寬度(如，飛秒脈衝寬度)的雷射在第一通量位準下操作，就直徑10μm的光點尺寸而言，第一通量位準不低於1.0μJ，且較佳地為1.5μJ或更高，以達到第一輻照度。此通量位準範圍足以剝蝕薄膜IC堆疊的介電層(如，第5圖中的層504及507)。在聚焦光點直徑為10μm、脈衝寬度在300fs至1.5ps的範圍內、以及雷射波長在1570nm至300nm的範圍內的一個飛秒雷射束之實施例中，高通量位準經測定為相當於1.5μJ或更高的脈衝能量位準。
於操作860，在第一通量位準下操作的來自雷射之射束沿著預定路徑移動，以剝蝕溝槽穿過遮蔽材料、IC鈍化層及薄膜元件層，以暴露基板。第8B、8C及8D圖繪示根據本發明之一實施例，當進行第8A圖所繪示之分割方法的操作時，基板的剖面圖，如第4A圖所繪示。
第8B圖，於操作860，在第一通量位準下操作之雷射的第一進程剝蝕溝槽814A沿著第一切口寬度(KW1 )暴露基板406。在示範性實施例中，第一通量足以剝蝕薄膜 元件層堆疊401的每一層，且因此操作103使基板406暴露於溝槽414A的底部。切口寬度KW1 為擁有強度I1 之射束寬度的函數，強度I1 大於與薄膜元件層堆疊401中之特定材料有關的閥值，特別是如上文所述之介電層閥值(TD )。由於這個原因，具有較低閥值的遮罩402可能具有比切口寬度KW1 更寬的切口寬度(KWM )。如第8B圖所進一步顯示，操作860在溝槽814A的底部留下殘留物802的痕跡塊，殘留物802的痕跡塊包括再次沉積的來自遮罩及IC鈍化物之材料(如，有機物質)。來自薄膜元件層堆疊401的金屬及介電質也可能併入殘留物802中的遮罩及鈍化材料。
請回到第8A圖，於操作860，產生具有第二輻照度的第二雷射束，第二輻照度低於第一輻照度。在利用相同脈衝寬度(如，飛秒)的情況下，輻照度的減少可與通量的減少一起達成。在特定的飛秒實施例中，就10μm直徑的光點尺寸而言，操作860的通量不大於1μJ，且較佳為0.75μJ或更小。此通量位準範圍不足以剝蝕薄膜IC堆疊的介電層(如，第5圖中的層504及507)。在具有10μm之聚焦光點直徑、脈衝寬度在300fs至1.5ps的範圍內、且雷射波長在1570nm至300nm的範圍內的一個特定實施例中，低通量位準經測定為0.75μJ或更小。
於操作870，來自雷射在第二通量位準下操作的射束沿著與操作860相同的預定路徑移動，以剝蝕溝槽穿過 遮蔽材料、IC鈍化層及薄膜元件層，以移除操作860所留下的殘留物802的痕跡塊。如第8C圖所進一步繪示，輻照411具有之第二強度I2 小於I1 (I1 以虛線表示以圖解I1 與I2 之間的差異)。如所示，因為第二通量位準不超過介電層閥值(TD)，介電層不會發生額外的直接剝蝕，且穿過薄膜元件堆疊401的切口寬度KW1 不會顯著改變。然而，因為與典型用於遮罩及鈍化層之聚合物材料有關的閥值較低，所以第二通量位準(輻照度)將在溝槽的整個第一切口寬度內移除殘留物，以提供更乾淨的溝槽底部814B。
請回到第8A圖，於操作105，如本文他處所述般進行電漿蝕刻操作。如第8C圖所進一步繪示，電漿蝕刻使清潔後的溝槽底部814B前進穿過基板。由於殘留物802的痕跡塊由較低通量剝蝕所移除，經電漿蝕刻的溝槽具有與高通量剝蝕所提供之切口寬度實質上相同的切口寬度(KW1 )。於操作107(第8A圖)，可接著移除遮罩，如本文他處所述。
應注意的是，可用本文他處就示範性低通量優先製程所描述的任何技術及硬體來執行由方法801所示範之高通量優先實施例。舉例而言，在一個實施例中，可以在不同通量位準下操作的相同雷射之多重進程，或以進行一或多個進程的多重雷射，來進行反覆剝蝕操作860及870。類似地，可進行射束塑形技術，以改變射束的空間輪廓。舉例而言，行進方向可與第3B圖所示的方向相 反，以影響高通量優先製程而不影響低通量優先製程。類似地，可以實質上相同的方式操作在低通量優先實施例(即，脈衝寬度固定的低輻照度優先製程)的段落中所描述，而於第6A、6B及7圖中所繪示的所有硬體，以執行高通量優先實施例。
作為多步驟方法801(就第二進程而言，不是涉及功率再調整就是涉及第二雷射(操作265及870))的替代方案，第9A圖所繪示的利用射束分裂器之多步驟方法901可能可以達成更高的產量。第9A圖所圖解的示範性實施例起始於操作101之接收遮罩基板，並於操作201產生射束，如本文他處所述。於操作965，將射束分裂成具有不同輻照度(通量)位準，I1 、I2 ，的前導射束及尾隨射束，且I1 及I2 具有本文他處所描述之任何實施例的相關位準。於操作970，可由本文所述的任何方式，沿著預定路徑使分裂射束相對於基板一致地位移。取決於基板與相應分裂射束光點的功率之間的相對位移方向，可伴隨著單一進程執行高通量優先或高通量殿後反覆劃線方法。在示範性實施例中，分裂射束方法901執行高通量優先劃線方法。如前文所述，隨著電漿蝕刻及遮罩移除操作105及107，方法901完成晶粒單分。
任何商業上可購得的可變射束分裂器皆可用於操作965。舉例而言，在一個實施例中，經塗佈的玻璃碟盤中之塗層的反射率可隨著角度變化，使得在轉動該碟盤時，可選擇元件所產生的兩個射束之間的期望功率比。 在進一步的實施例中，利用了繞射光學元件(diffractive optical element；DOE)，在DOE中的相位光柵使大多數雷射能量集中至兩個繞射級(diffraction order)。在使用繞射射束分裂器將主射束複製成多個複製射束(複製射束的直徑等於輸入射束的直徑)並以適當指定的角度將多個複製射束定位在一維或二維陣列中的具體實施例中，於操作201所產生之射束的相位輪廓經選擇而使得繞射級之間的功率比具有指定的數值。在進一步的實施例中，可在相位光柵的鄰近繞射元件上選擇產生的複製射束之間的不同功率比。因此，DOE位置的側向橫移可選擇用來執行分裂射束方法901之多個複製射束之間的功率比的期望數值。
第9B圖繪示根據本發明之一實施例，用於分裂射束雷射劃線之雷射劃線模組900的概要圖。在第9B圖中，雷射902將射束提供至射束擴展器(expander)及準直器904。在一個實施例中，可在最大脈衝重複率或接近最大脈衝重複率下操作雷射902，如此將可在M×N個點的陣列上的各焦點處傳遞需要的脈衝能量。視情況，射束可通過高斯至頂帽射束塑形模組906，然而，這樣的輪廓轉換將典型地失去所接收功率的至少30%，這可能是飛秒實施例無法接受的，因為飛秒實施例中的功率已經相對小於(例如)皮秒源。使來自射束擴展器及準直器904、來自高斯至頂帽射束塑形模組906、或來自二者所產生的射束，通過可變的射束分裂模組908， 而分裂射束接著通過遠心透鏡910以傳遞至基板912上，使得聚焦的光點至光點距離等於在至少一個維度中符合劃線需要的晶粒尺寸。
如第9B圖中之射束光點圖案的B-B視點所示，射束被分裂成具有不同輻照度(通量)位準，I1 、I2 ，的前導射束及尾隨射束，且I1 及I2 具有本文他處所描述之任何實施例的相關位準。取決於基板912與相應分裂射束光點(如第9B圖的B-B視點所示)的功率之間的相對位移方向，可伴隨著單一進程執行高通量優先或高通量殿後反覆劃線方法。在第9B圖所示的示範性實施例中，所繪示的劃線方向實施高通量優先劃線方法。儘管第9B圖所示為正方形圖案，可了解到A-A視點及B-B視點也可為長方形等圖案。
第10圖進一步繪示根據本發明之一實施例的繞射射束分裂裝置1000。入射的雷射1002穿過繞射光學元件(DOE)1004，且具有多焦點的聚焦透鏡1006提供多重射束、點或光點至工作區1008。在一個實施例中，由於在分裂雷射束穿過如，繞射射束分裂器之後可能存在有非零分裂角度，因此聚焦透鏡1006為遠心的(telecentric)，以確保入射的射束點可垂直地傳遞至工作表面上。在一個這樣的實施例中，可利用具有合適焦長的遠心聚焦透鏡來提供N×N個射束，N×N個射束在一個維度中的間距等於d，即介於複數個IC之間的切割道的間距。
因此，本文已揭露分割半導體基板的方法，各基板具 有複數個IC。以上對本發明之解說性實施例的描述，包括在摘要中所描述者，並不意圖使此說明是詳盡的或會限制本發明於精確形式。儘管為了解說目的，本文描述了本發明的特定實施方式及實例，但如相關領域的習知技藝者所認知的，在本發明的範疇內可能有各種等效修飾。因此本發明之範疇完全由以下的申請專利範圍所決定，可根據已建立的申請專利範圍解讀理論來理解以下的申請專利範圍。
100‧‧‧方法
101~107‧‧‧操作
200‧‧‧雷射劃線製程
201~220‧‧‧操作
250‧‧‧方法
225~249‧‧‧操作
290‧‧‧雷射劃線製程
255~275‧‧‧操作
305‧‧‧曲線
310‧‧‧尾隨部分
315‧‧‧前導部分
320‧‧‧空間輪廓
330、340‧‧‧高斯
335、345‧‧‧頂帽
401‧‧‧薄膜元件層堆疊
402‧‧‧遮罩
402A、402B‧‧‧遮罩層
406‧‧‧基板
408‧‧‧晶粒附著膜
410‧‧‧支撐帶
411、412‧‧‧輻照
414A、414B‧‧‧溝槽
416‧‧‧電漿
425、426‧‧‧IC
427‧‧‧切割道
500‧‧‧剖面圖
502‧‧‧底表面
503‧‧‧頂表面
504‧‧‧二氧化矽層
505‧‧‧氮化矽層
506、507‧‧‧薄膜元件層
508‧‧‧銅內連線層
511‧‧‧鈍化層
512‧‧‧凸塊
600‧‧‧製程工具
602‧‧‧工廠介面
604‧‧‧負載鎖定室
606‧‧‧叢集工具
608‧‧‧電漿蝕刻腔室
610‧‧‧雷射劃線裝置
612‧‧‧遮罩模組
650‧‧‧機器人移送腔室
660‧‧‧光學元件
665‧‧‧飛秒雷射
670‧‧‧掃描器
680‧‧‧控制器
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧主記憶體
706‧‧‧靜態記憶體
708‧‧‧網路介面元件
710‧‧‧視訊顯示單元
712‧‧‧文數輸入元件
714‧‧‧游標控制元件
716‧‧‧訊號產生元件
718‧‧‧輔助記憶體
720‧‧‧網路
722‧‧‧軟體
726‧‧‧處理邏輯
730‧‧‧匯流排
731‧‧‧機器可存取儲存媒體
801‧‧‧方法
802‧‧‧殘留物
814A‧‧‧溝槽
814B‧‧‧溝槽底部
860、870‧‧‧操作
900‧‧‧雷射劃線模組
901‧‧‧方法
902‧‧‧雷射
904‧‧‧準直器
906‧‧‧射束塑形模組
908‧‧‧射束分裂模組
910‧‧‧遠心透鏡
912‧‧‧基板
965、970‧‧‧操作
1000‧‧‧繞射射束分裂裝置
1002‧‧‧雷射
1004‧‧‧繞射光學元件
1006‧‧‧聚焦透鏡
1008‧‧‧工作區
本發明的實施例以示例而非限制的方式繪示於隨附圖式的圖中，其中：第1圖為繪示根據本發明之一實施例，混合式雷射剝蝕-電漿蝕刻單分方法的流程圖，混合式雷射剝蝕-電漿蝕刻單分方法以第一輻照度及後續的第二輻照度所進行的雷射劃線製程來進行；第2A圖為繪示根據本發明之一實施例，可於第1圖中利用之雷射劃線製程的流程圖；第2B圖為繪示根據本發明之一實施例，可於第1圖中利用之雷射劃線製程的流程圖；第2C圖為繪示根據本發明之一實施例，可於第1圖中利用之雷射劃線製程的流程圖；第3A圖為根據本發明之一實施例，用於雷射劃線製程 之輻照度隨著時間改變的作圖；第3B圖為根據本發明之一實施例，用於單一進程雷射劃線製程之非對稱雷射束之空間輪廓的作圖；第3C圖為根據本發明之一實施例，用於多進程雷射劃線製程之雷射束之空間輪廓的作圖；第4A圖繪示根據本發明之一實施例，對應第1圖所繪示之分割方法的操作101之基板的剖面圖，基板包括複數個IC；第4B圖繪示根據本發明之一實施例，對應第1圖所繪示之分割方法的操作103之基板的剖面圖，基板包括複數個IC；第4C圖繪示根據本發明之一實施例，對應第1圖所繪示之分割方法的操作104之基板的剖面圖，基板包括複數個IC；第4D圖繪示根據本發明之一實施例，對應第1圖所繪示之分割方法的操作105之半導體基板的剖面圖，半導體基板包括複數個IC；第5圖繪示根據本發明的實施例，藉由雷射剝蝕及電漿蝕刻之遮罩及薄膜元件層堆疊的放大剖面圖；第6A圖繪示根據本發明之一實施例，用於基板的雷射及電漿分割之整合式平台布局的方塊圖；以及第6B圖繪示根據本發明之一實施例，用於雷射劃線之雷射劃線模組的方塊圖；第7圖繪示根據本發明之一實施例之示範性電腦系統 的方塊圖，該電腦系統控制本文所述之雷射劃線方法中之一或多個操作之自動化工作；第8A圖為繪示根據本發明之一實施例，混合式雷射剝蝕-電漿蝕刻單分方法的流程圖，混合式雷射剝蝕-電漿蝕刻單分方法以第一輻照度及後續的第二輻照度所進行的雷射劃線製程來進行，第二輻照度低於第一輻照度；第8B、8C及8D圖繪示根據本發明之一實施例，對應第8A圖所繪示之分割方法的操作之基板的剖面圖；第9A圖為繪示根據本發明之一實施例，混合式雷射剝蝕-電漿蝕刻單分方法的流程圖，混合式雷射剝蝕-電漿蝕刻單分方法以第一輻照度及後續的第二輻照度所進行的分裂射束雷射劃線製程來進行；第9B圖繪示根據本發明之一實施例，用於分裂射束雷射劃線之雷射劃線模組的概要圖；以及第10圖繪示根據本發明之一實施例之射束-分裂器的概要視圖。
100‧‧‧方法
101~107‧‧‧操作

Claims (14)

  1. 一種分割一基板的方法，該基板包含複數個IC，該方法包含下列步驟：接收該基板，該基板具有一未經圖案化遮罩覆蓋並保護該等IC；以一雷射剝蝕多個溝槽之一預定圖案進入該遮罩並進入設置於該遮罩下方的一薄膜IC堆疊內，以暴露該基板的一部分，剝蝕以具有一第一輻照度之電磁輻照作前導，接著是具有一第二輻照度的電磁輻照，該第二輻照度不同於該第一輻照度；以及電漿蝕刻穿過由該等經圖案化遮罩溝槽所暴露之該基板，以單分該等IC。
  2. 如請求項第1項所述之方法，其中該第一輻照度與該第二輻照度中之一者不足以剝蝕該基板，且其中該第一輻照度與該第二輻照度中之另一者足以剝蝕該基板。
  3. 如請求項第2項所述之方法，其中該第一輻照度與該第二輻照度中之一者不足以剝蝕該薄膜IC堆疊之一內連線金屬，且其中該第一輻照度與該第二輻照度中之一者足以剝蝕該內連線金屬。
  4. 如請求項第3項所述之方法，其中該第一輻照度小 於0.01GW/cm2 ，且該第二輻照度大於0.1GW/cm2 。
  5. 如請求項第1項所述之方法，其中該第一輻照度於該遮罩中形成具有一第一切口寬度(kerf width)之一溝槽，且其中該第二輻照度於該薄膜IC堆疊中形成具有一第二切口寬度之一溝槽，該第二切口寬度不同於該第一切口寬度。
  6. 如請求項第5項所述之方法，其中該第一切口寬度大於該第二切口寬度。
  7. 如請求項第2項所述之方法，其中該剝蝕進一步包含：塑形一雷射束，使該雷射束沿著一行進方向具有一非對稱變化輻照輪廓，並以具有該第一輻照度之一前導雷射束部分圖案化該等溝槽進入該遮罩，並以具有該第二輻照度之一尾隨雷射束部分剝蝕該薄膜IC堆疊，以暴露該基板。
  8. 如請求項第2項所述之方法，其中該剝蝕包含一雷射，該雷射具有小於或等於540奈米之一波長，以及小於或等於400飛秒之一脈衝寬度。
  9. 如請求項第2項所述之方法，其中該剝蝕包含處於該第一輻照度之一第一雷射進程，及處於該第二輻照度之一第二雷射進程。
  10. 如請求項第7項所述之方法，其中以一第一雷射進行該第一雷射進程，且其中以一第二雷射進行該第二雷射進程。
  11. 如請求項第10項所述之方法，其中該第一雷射產生具有一第一脈衝寬度及一第一波長之一第一脈衝列，且其中該第二雷射產生具有一第二脈衝寬度及一第二波長之一第二脈衝列，該第二脈衝寬度及該第二波長中之至少一者相異於該第一脈衝寬度及該第一波長。
  12. 如請求項第1項所述之方法，其中形成該遮罩進一步包含：在介於該等IC之間的一切割道上形成一聚合材料層達不超過20μm之一厚度。
  13. 一種分割一矽基板之方法，該矽基板包含複數個IC，該方法包含下列步驟：接收一基板，該基板具有一遮罩覆蓋並保護該等IC；以一飛秒雷射剝蝕多個溝槽之一預定圖案進入該遮 罩並進入設置於該遮罩下方的一薄膜IC堆疊，以暴露該基板的一部分，剝蝕以一第一輻照度作前導，接著是一第二輻照度，該第二輻照度不同於該第一輻照度；以及電漿蝕刻穿過由經圖案化遮罩之該等溝槽所暴露之該矽基板，以單分該等IC。
  14. 如請求項第13項所述之方法，其中以一第一切口寬度剝蝕該遮罩中之該等溝槽，且其中以一第二切口寬度剝蝕該薄膜IC堆疊，該第二切口寬度不同於該第一切口寬度。
TW101119338A 2011-06-15 2012-05-30 多步驟且非對稱塑形的雷射束劃線 TWI479558B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/160,822 US8759197B2 (en) 2011-06-15 2011-06-15 Multi-step and asymmetrically shaped laser beam scribing
US13/180,336 US8557683B2 (en) 2011-06-15 2011-07-11 Multi-step and asymmetrically shaped laser beam scribing

Publications (2)

Publication Number Publication Date
TW201306110A TW201306110A (zh) 2013-02-01
TWI479558B true TWI479558B (zh) 2015-04-01

Family

ID=47353999

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103141462A TWI536438B (zh) 2011-06-15 2012-05-30 多步驟且非對稱塑形的雷射束劃線
TW101119338A TWI479558B (zh) 2011-06-15 2012-05-30 多步驟且非對稱塑形的雷射束劃線

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103141462A TWI536438B (zh) 2011-06-15 2012-05-30 多步驟且非對稱塑形的雷射束劃線

Country Status (6)

Country Link
US (2) US8557683B2 (zh)
JP (2) JP6198727B2 (zh)
KR (2) KR101962456B1 (zh)
CN (2) CN103582943B (zh)
TW (2) TWI536438B (zh)
WO (1) WO2012173770A2 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693074B2 (ja) * 2010-07-26 2015-04-01 浜松ホトニクス株式会社 レーザ加工方法
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
WO2013074752A1 (en) * 2011-11-16 2013-05-23 Applied Materials, Inc Laser scribing systems, apparatus, and methods
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
DE102013005136A1 (de) * 2013-03-26 2014-10-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zurn Abtragen von sprödhartem Material mittels Laserstrahlung
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
CH708947B1 (fr) * 2013-12-03 2020-04-30 Rolex Sa Procédé de fabrication d'un composant horloger.
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
TWI661265B (zh) 2014-03-10 2019-06-01 美商Ｄ２Ｓ公司 使用多重射束帶電粒子束微影術於表面上形成圖案之方法
US11264206B2 (en) 2014-03-10 2022-03-01 D2S, Inc. Methods and systems for forming a pattern on a surface using multi-beam charged particle beam lithography
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP2016039280A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
US20160074968A1 (en) * 2014-09-11 2016-03-17 Suss Microtec Photonic Systems Inc. Laser etching system including mask reticle for multi-depth etching
US9449877B2 (en) * 2014-09-17 2016-09-20 Asm Technology Singapore Pte Ltd Method of protecting a mounting tape during laser singulation of a wafer
US9196536B1 (en) * 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
JP6347714B2 (ja) * 2014-10-02 2018-06-27 株式会社ディスコ ウエーハの加工方法
US11069627B2 (en) * 2014-11-06 2021-07-20 Texas Instruments Incorporated Scribe seals and methods of making
US20160184926A1 (en) * 2014-12-30 2016-06-30 Suss Microtec Photonic Systems Inc. Laser ablation system including variable energy beam to minimize etch-stop material damage
JP6510829B2 (ja) * 2015-02-05 2019-05-08 株式会社ディスコ レーザー加工装置
KR20160126175A (ko) * 2015-04-22 2016-11-02 삼성디스플레이 주식회사 기판 절단 방법 및 표시 장치 제조 방법
JP2018529527A (ja) * 2015-10-07 2018-10-11 コーニング インコーポレイテッド レーザー切断する予定の被覆基板をレーザーで前処理する方法
JP6600254B2 (ja) * 2015-12-28 2019-10-30 株式会社ディスコ ウェーハの加工方法
US10549386B2 (en) * 2016-02-29 2020-02-04 Xerox Corporation Method for ablating openings in unsupported layers
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
KR102081191B1 (ko) * 2016-06-24 2020-02-26 에이피시스템 주식회사 전주도금법을 이용한 미세 금속 마스크 제조방법
WO2018013976A1 (en) * 2016-07-15 2018-01-18 Brewer Science Inc. Laser ablative dielectric material
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
RU2639200C1 (ru) * 2016-10-14 2017-12-20 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Способ двухлучевой лазерной сварки
CN106653689B (zh) * 2016-12-26 2019-09-10 中国电子科技集团公司第五十五研究所 一种双脉冲频率激光分离复合SiC的方法
JP6467688B2 (ja) * 2017-02-08 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6795811B2 (ja) * 2017-02-16 2020-12-02 国立大学法人埼玉大学 剥離基板製造方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
KR102067983B1 (ko) * 2017-11-23 2020-01-20 주식회사 탑 엔지니어링 기판 절단 장치
DE102018100763A1 (de) 2018-01-15 2019-07-18 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Halbleiterbauteilen und Halbleiterbauteil
US10535561B2 (en) * 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7142236B2 (ja) * 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7123652B2 (ja) * 2018-06-20 2022-08-23 株式会社ディスコ レーザー加工装置
JP7017648B2 (ja) * 2018-11-15 2022-02-08 東京応化工業株式会社 プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法
KR102158832B1 (ko) * 2018-11-20 2020-09-22 한화정밀기계 주식회사 웨이퍼 절단 방법 및 절단 장치
KR102668705B1 (ko) 2019-03-21 2024-05-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7328020B2 (ja) * 2019-06-21 2023-08-16 株式会社ディスコ レーザー加工装置
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
JP7486379B2 (ja) 2020-08-13 2024-05-17 株式会社ディスコ レーザー加工方法およびチップの製造方法
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法
KR20230045661A (ko) * 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법
JPWO2023067791A1 (zh) * 2021-10-22 2023-04-27
CN113795087B (zh) * 2021-11-15 2022-05-03 深圳市大族数控科技股份有限公司 开窗方法及开窗设备
US20230302572A1 (en) * 2022-03-22 2023-09-28 Sodick Co., Ltd. Laser processing method
JP7387791B2 (ja) * 2022-03-22 2023-11-28 株式会社ソディック レーザ加工装置
CN115841969B (zh) * 2022-12-12 2023-09-08 江苏宜兴德融科技有限公司 一种半导体器件激光钝化设备及钝化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274702A1 (en) * 2004-06-15 2005-12-15 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
US20110029124A1 (en) * 2002-04-19 2011-02-03 Electro Scientific Industries, Inc. Program controlled dicing of a substrate using a pulsed laser beam

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS51121592U (zh) * 1975-03-26 1976-10-01
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
JPS6014441A (ja) * 1983-07-04 1985-01-25 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPS63299173A (ja) * 1987-05-28 1988-12-06 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
EP1162788B1 (en) 2000-06-09 2012-11-21 Broadcom Corporation Trunking and mirroring across stacked gigabit switches
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
ATE327572T1 (de) 2001-10-01 2006-06-15 Xsil Technology Ltd Verfahren und vorrichtung zur bearbeitung von substraten
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
GB2402230B (en) * 2003-05-30 2006-05-03 Xsil Technology Ltd Focusing an optical beam to two foci
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP3842769B2 (ja) * 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
KR20060040277A (ko) * 2004-11-05 2006-05-10 엘지.필립스 엘시디 주식회사 펨토초 레이저를 이용한 기판의 절단방법
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007186757A (ja) * 2006-01-13 2007-07-26 Tokyo Electron Ltd 真空処理装置及び真空処理方法
JP2007305646A (ja) * 2006-05-09 2007-11-22 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US8624157B2 (en) * 2006-05-25 2014-01-07 Electro Scientific Industries, Inc. Ultrashort laser pulse wafer scribing
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) * 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009147232A (ja) * 2007-12-17 2009-07-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP5225710B2 (ja) * 2008-02-28 2013-07-03 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
GB2458475B (en) * 2008-03-18 2011-10-26 Xsil Technology Ltd Processing of multilayer semiconductor wafers
CN102006964B (zh) * 2008-03-21 2016-05-25 Imra美国公司 基于激光的材料加工方法和系统
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP5590642B2 (ja) * 2009-02-02 2014-09-17 独立行政法人国立高等専門学校機構 スクライブ加工装置及びスクライブ加工方法
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
JP2011104633A (ja) * 2009-11-19 2011-06-02 Stanley Electric Co Ltd スクライブ方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110029124A1 (en) * 2002-04-19 2011-02-03 Electro Scientific Industries, Inc. Program controlled dicing of a substrate using a pulsed laser beam
US20050274702A1 (en) * 2004-06-15 2005-12-15 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip

Also Published As

Publication number Publication date
US20140011338A1 (en) 2014-01-09
KR101962456B1 (ko) 2019-03-26
JP2014523113A (ja) 2014-09-08
US8557683B2 (en) 2013-10-15
TW201511115A (zh) 2015-03-16
TW201306110A (zh) 2013-02-01
JP2015159297A (ja) 2015-09-03
US20120322242A1 (en) 2012-12-20
JP6089057B2 (ja) 2017-03-01
JP6198727B2 (ja) 2017-09-20
KR20150001829A (ko) 2015-01-06
CN103582943B (zh) 2016-08-17
CN106077965A (zh) 2016-11-09
CN103582943A (zh) 2014-02-12
US9054176B2 (en) 2015-06-09
TWI536438B (zh) 2016-06-01
WO2012173770A3 (en) 2013-02-21
CN106077965B (zh) 2018-06-29
KR20140037934A (ko) 2014-03-27
WO2012173770A2 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
TWI479558B (zh) 多步驟且非對稱塑形的雷射束劃線
TWI469843B (zh) 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層
KR101534229B1 (ko) 기판을 다이싱 하는 방법
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
US8759197B2 (en) Multi-step and asymmetrically shaped laser beam scribing