TWI474141B - Processed body processing system and its control method - Google Patents

Processed body processing system and its control method Download PDF

Info

Publication number
TWI474141B
TWI474141B TW97150690A TW97150690A TWI474141B TW I474141 B TWI474141 B TW I474141B TW 97150690 A TW97150690 A TW 97150690A TW 97150690 A TW97150690 A TW 97150690A TW I474141 B TWI474141 B TW I474141B
Authority
TW
Taiwan
Prior art keywords
processing
controller
information
processing system
software
Prior art date
Application number
TW97150690A
Other languages
English (en)
Other versions
TW200943010A (en
Inventor
Kenichi Kobayashi
Youichi Nakayama
Keiichiro Shiki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200943010A publication Critical patent/TW200943010A/zh
Application granted granted Critical
Publication of TWI474141B publication Critical patent/TWI474141B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4148—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using several processors for different functions, distributed (real-time) systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31418—NC program management, support, storage, distribution, version, update
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34306—Power down, energy saving
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/10—Greenhouse gas [GHG] capture, material saving, heat recovery or other energy efficient measures, e.g. motor control, characterised by manufacturing processes, e.g. for rolling metal or metal working
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)

Description

被處理體處理系統及其控制方法
本發明，係有關於：具備有對於半導體晶圓等之被處理體而進行成膜或是蝕刻等之處理的處理裝置之被處理體處理系統及其控制方法。
在半導體裝置之製造過程中，對於半導體晶圓等之被處理體，係反覆地被進行有成膜或是蝕刻等之各種的處理。在進行此些之各處理時，係使用有將進行相異內容之處理的複數之處理裝置作了組合的處理系統。此種處理系統，係經由電腦而被作管理，並成為根據在電腦上所動作之軟體來在各處理裝置中進行特定之處理的構成。
在構成處理系統之各處理裝置中，通常，係在實施目的之處理前，需要各種之準備階段。例如，當對被處理體進行CVD(Chemical Vapor Deposition)法所致之成膜的CVD成膜裝置中，係當在某一處理室內結束了1個處理並進行接下來之處理前，作為準備階段之工程，而被進行有：將處理室內作清淨之工程、將惰性氣體導入至處理室內並進行洗淨之工程、對於在處理室內而支持被處理體之晶座進行預備加熱之工程、對於晶座進行預塗布之工程等(例如，日本特開平10-189488號公報(圖4等))。為了實施此些一連串準備階段的工程，亦多有需要半天～1天左右的長時間之事態，而於其之間，在處理裝置中係無法進行被處理體之處理。
然而，被安裝於對處理系統作管理之電腦的硬碟中之軟體(程式)，係因應於處理內容之變更等，而被頻繁地作更新(版本升級)。在半導體製造之處理系統中，電腦之硬碟，係有著為了進行備份，而準備有一對之相同硬碟，並進行有於同時而將相同之內容作記錄的鏡射(mirror)運用的情況。在此種硬碟構成下之軟體的版本升級中，為了使版本升級失敗時之回復成為容易，係進行有以下之操作程序：將一方之硬碟卸下，並在剩餘之另外一方的硬碟中進行軟體的版本升級。而後，藉由版本升級後之軟體，來進行動作確認。而後，將卸下了的硬碟再度連接於電腦，並從另外一方之硬碟而將版本升級後之軟體作拷貝。於此情況，為了將硬碟作裝著脫離，係有必要將電腦之電源設為切斷(OFF)並關機。
如前述一般，由於處理系統之全體係藉由電腦而被一元化管理，因此，在進行軟體版本升級時，當將電腦關機的情況時，係有必要使系統全體停止。亦即是，係必須要將在各處理裝置中之終端裝置，例如幫浦、加熱器、高頻供給裝置等的電源亦設為OFF。但是，作為對於被處理體而進行成膜或蝕刻等之精密處理的半導體製造裝置所特有之問題，一旦使各終端裝置停止，直到使其再度回復到可進行處理之狀態為止，係需要經過前述之複數的準備階段。其結果，處理系統全體之非稼動時間(休止時間(downtime))係變長，而成為處理效率降低的要因。
本發明，係注目於以上之問題點，並為了有效地解決此問題而創造者。本發明之目的，係在於提供一種處理系統，其係具備有：就算是在軟體之版本升級等的產生有將電腦關機之事態的情況時，亦能夠極力的降低直到使處理裝置再稼動為止所需的準備時間之功能。
本發明，係為對於被處理體進行特定之處理的處理系統，其特徵為，具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為下述之任一狀態：使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態。
若藉由本發明，則在控制器之電源被切斷時，由於能夠選擇性地控制為下述之任一狀態：使構成處理裝置之複數的終端裝置全部停止的停止狀態、和在複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態，因此，就算是例如在軟體之版本升級之類的產生有將控制器關機的事態的情況時，亦能夠在接下來之控制器被起動時，使準備工程成為不必要，或是將準備工程高效率地實施。
故而，若藉由本發明，則例如在軟體之版本升級等之時，係能夠將處理系統之休止時間大幅縮短。又，在處理系統中，能夠謀求省能源化與成本抑制。
較理想，前述控制器係具備有I/O資訊記憶部，其係將在前述待機狀態中的相關於前述終端裝置之I/O資訊作保存。
又，較理想，當被選擇性地控制為前述待機狀態並切斷前述控制器之電源後，在該控制器之下一次的被起動時，該控制器，係成為對被保存在前述I/O資訊記憶部中之前述I/O資訊作參考，並將與所參考之前述I/O資訊相同的I/O資訊分別輸出至前述複數之終端裝置處。
於此情況中，更理想，在前述I/O資訊中，係被分配有固有之管理號碼。
或者是，本發明，係為一種對於被處理體進行特定之處理的處理系統，其特徵為，具備有：對被處理體進行處理之一或複數的處理裝置；和被設置在前述處理裝置的每一之中，並對各處理裝置作控制的複數之第1控制器；和被連接於前述複數的第1控制器，並對此些作統籌控制之第2控制器，前述第2控制器，係被構成為：當該第2控制器之電源被切斷時，能夠選擇性地控制為下述之任一狀態：使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態。
若藉由本發明，則在第2控制器之電源被切斷時，由於能夠選擇性地控制為下述之任一狀態：使構成處理裝置之複數的終端裝置全部停止的停止狀態、和在複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態，因此，就算是例如在軟體之版本升級之類的產生有將控制器關機的事態的情況時，亦能夠在接下來之第2控制器被起動時，使準備工程成為不必要，或是將準備工程高效率地實施。
故而，若藉由本發明，則例如在軟體之版本升級等之時，係能夠將處理系統之休止時間大幅縮短。又，在處理系統中，能夠謀求省能源化與成本抑制。
較理想，前述第1控制器係具備有I/O資訊記憶部，其係將在前述待機狀態中的相關於前述終端裝置之I/O資訊作保存。
又，較理想，當被選擇性地控制為前述待機狀態並切斷前述第2控制器之電源後，在該第2控制器之下一次的被起動時，該第2控制器，係對前述第1控制器載入軟體，藉由該軟體，前述第1控制器，係成為對被保存在前述I/O資訊記憶部中之前述I/O資訊作參考，並將與所參考之前述I/O資訊相同的I/O資訊分別輸出至前述複數之終端裝置處。
於此情況中，更理想，在前述I/O資訊中，係被分配有固有之管理號碼。
於以上敘述中，例如，被處理體，係為半導體基板。
又，例如，前述特定處理，係為成膜處理。
又，例如，作為前述終端裝置，係包含有被設置在載置被處理體之載置台處的加熱裝置。
或者是，本發明，係為一種處理系統之控制方法，其係為在身為對於被處理體進行特定之處理的處理系統，且具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，而前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態中之任一狀態的處理系統中，當將在前述控制器上動作之軟體作版本升級時，對前述處理系統作控制之控制方法，該控制方法，其特徵為，具備有：將在前述待機狀態中之相關於前述終端裝置的I/O資訊，保存在被連接於前述控制器處之I/O資訊記憶部中之工程；和當被選擇性地控制為前述待機狀態而前述控制器之電源被切斷，並將新的軟體安裝至前述控制器中之後，將該控制器接著作起動的情況時，該控制器對被保存在前述I/O資訊記憶部中之前述待機狀態下的相關於前述終端裝置之前述I/O資訊作參考之工程。
較理想，係更進而具備有：根據所參考之前述I/O資訊，而將相同之I/O資訊分別輸出至前述複數之終端裝置處的工程。又，更理想，在前述I/O資訊中，係被分配有固有之管理號碼。
於此情況，更理想，在版本升級前之軟體與版本升級後之新軟體中，係使用有共通之前述管理號碼。
或者是，本發明，係為一種軟體之版本升級方法，其係為在身為對於被處理體進行特定之處理的處理系統，且具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，而前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態中之任一狀態的處理系統中，將對在前述控制器上動作之軟體作版本升級之軟體的版本升級方法，該版本升級方法，其特徵為，具備有：在前述控制器中，將關於前述待機狀態之前述終端裝置的I/O資訊，保存在I/O資訊記憶部中之工程；和選擇性地控制為前述待機狀態，並切斷前述控制器之電源之工程；和將前述軟體作版本升級之工程；和將前述控制器起動之工程，將前述控制器起動之工程，係包含有：在起動前述控制器時，對被保存在前述I/O資訊記憶部中之前述待機狀態下的相關於前述終端裝置之I/O資訊作參考之工程。
較理想，係更進而具備有：根據前述所參考之I/O資訊，而使前述處理裝置進行與緊接著前述待機狀態前所進行之處理為相同內容的處理之工程。
又，較理想，在前述I/O資訊中，係被分配有固有之管理號碼。
又，較理想，在版本升級前之軟體與版本升級後之新軟體中，係使用有共通之前述管理號碼。
以下，參考圖面，針對本發明之其中一種實施形態作詳細說明。首先，參考圖1，並針對本發明之其中一種實施形態的基板處理系統作說明。圖1，係為展示例如對於作為基板之半導體晶圓(以下，單純記載為「晶圓」)W，而進行例如成膜處理、蝕刻處理等之各種處理而構成的基板處理系統100作展示之概略構成圖。此基板處理系統100，係作為多處理室構造之叢集工具而被構成。
基板處理系統100，作為主要之構成，係具備有：對於晶圓W而進行各種處理之4個的處理室1a、1b、1c、1d；和經由閘閥G1而被對於此些之處理室1a～1d作連接之真空側搬送室3；和經由閘閥G2而被連接於該真空側搬送室3處之2個的裝載鎖定室5a、5b；和經由閘閥G3而被連接於此些之2個的裝載鎖定室5a、5b處之裝載單元7。
4個的處理室1a～1d，係為對於晶圓W而進行例如CVD處理、電漿蝕刻處理、電漿灰化處理、氧化處理、擴散處理、改質處理等的處理之處理裝置。處理室1a～1d，係可為對於晶圓W而進行相同內容之處理者，亦可為分別進行相異內容之處理者。
於圖2中，係展示作為處理室1a～1d而可適用之成膜裝置200的構成例。此成膜裝置200，係具備有被構成為氣密之略圓筒狀的處理容器101。在處理容器101中，係被配備有用以將身為被處理體之晶圓W作水平支持的晶座103。晶座103，係藉由圓筒狀之支持構件105而被支持。又，在晶座103處，係被埋入有加熱器107。此加熱器107，係成為藉由從加熱器電源109而被給電，來將晶圓W加熱至特定之溫度。
在處理容器101之頂壁101a處，係被設置有噴淋頭111。此噴淋頭111，係在內部具備有氣體擴散空間111a。又，在噴淋頭111之下面，係被形成有通連於氣體擴散空間111a之多數的氣體吐出孔113。又，在噴淋頭111之中央部，係被連接有與氣體擴散空間111a相通連之氣體供給配管115。此氣體供給配管115，係經由流量調節部117，而被連接於供給成膜原料氣體等之氣體供給源119。流量調節部117，係具備有MFC(質量流控制器)117a與未圖示之閥。
而，從氣體供給源119，係成為經由氣體供給配管115、流量調節部117，而將成膜原料氣體、和用以將處理容器101內作清淨之清淨氣體、用以將處理容器101內之氛圍作置換的洗淨氣體等對於噴淋頭111而作供給。
在噴淋頭111處，係經由整合器121，而被連接有高頻電源123。藉由從此高頻電源123來對於噴淋頭111供給高頻電力，而能夠經由噴淋頭111來將被供給至處理容器101內之原料氣體電漿化，並實施成膜處理。
在處理室101之底壁101b處，係被形成有排氣口131，於此排氣口131處，係經由排氣管133而被連接有排氣裝置135。而後，藉由使此排氣裝置135動作，而成為能夠將處理容器101內減壓至特定之真空度為止。
在上述一般之構成的成膜裝置200中，在將晶圓W載置於晶座103處的狀態下，一面藉由加熱器107來對晶圓W作加熱，一面從噴淋頭111來對晶圓W而供給原料氣體，藉由此，而能夠在晶圓W之表面處藉由CVD法而成膜例如Ti膜、TiN膜等之特定的薄膜。此時，為了提昇成膜反應效率之目的，亦可從高頻電源123來對於噴淋頭111而供給高頻電力。
構成成膜裝置200之各終端裝置201(例如加熱器電源109、流量調節部117、高頻電源123、排氣裝置135等)，係如後述一般，經由模組控制器(Module Controller；MC)401而以能夠在處理容器101內實現特定之處理的方式而被控制。
回到圖1，在被構成為可進行真空抽氣之真空側搬送室3處，係被設置有作為第1基板搬送裝置之搬送裝置9，其係對於處理室1a~1d或是裝載鎖定室5a、5b，而進行晶圓W之授受。此搬送裝置9，係具備有以相互對向的方式而被配置之一對的搬送臂部11a、11b。各搬送臂部11a、11b，係被構成為能夠以同一之旋轉軸為中心而進行屈伸以及迴旋。又，在各搬送臂部11a、11b之前端處，係分別被設置有用以將晶圓W載置而保持之叉部13a、13b。搬送裝置9，係成為在將晶圓W載置於此些之叉部13a、13b上的狀態下，來在處理室1a～1d間、或者是在處理室1a～1d和裝載鎖定室5a、5b之間，來進行晶圓W之搬送。
在裝載鎖定室5a、5b內，係分別被設置有將晶圓W作載置之載置台6a、6b。裝載鎖定室5a、5b，係被構成為能夠在真空狀態與大氣開放狀態間作切換。經由此裝載鎖定室5a、5b之載置台6a、6b，而成為在真空側搬送室3與大氣側搬送室19(後述)之間，來進行晶圓W之授受。
裝載單元7，係具備有：被設置有作為進行晶圓W之搬送的第2基板搬送裝置之搬送裝置17的大氣側搬送室19、和被鄰接配備於此大氣側搬送室19之3個的裝載埠LP、和被鄰接配備於大氣側搬送室19之另外的側面處，而作為進行晶圓W之位置測定的位置測定裝置之定位器21。
大氣側搬送室19，例如係具備有氮氣或是清淨空氣等之循環設備(省略圖示)，並具備有俯視矩形剖面，且沿著其之長度方向而被設置有導引軌23。於此導引軌23處，係可滑動移動地被支持有搬送裝置17。亦即是，搬送裝置17，係藉由未圖示之驅動裝置，而被構成為能夠沿著導引軌23而在X方向上移動。此搬送裝置17，係具備有被配置為上下2段之一對的搬送臂部25a、25b。各搬送臂部25a、25b，係被構成為可屈伸及迴旋。在各搬送臂部25a、25b之前端處，係分別被設置有作為將晶圓W載置而保持之保持構件的叉部27a、27b。搬送裝置17，係成為在將晶圓W載置於此些之叉部27a、27b上的狀態下，在裝載埠LP之晶圓卡匣CR、和裝載鎖定室5a、5b、和定位器21之間，來進行晶圓W之搬送。
裝載埠LP，係成為能夠載置晶圓卡匣CR。晶圓卡匣CR，係被構成為能夠將複數枚之晶圓W以相同之間隔而作多段載置並收容。
定位器21，係具備有經由未圖示之驅動馬達而旋轉之旋轉板33、和被設置在此旋轉板33之外周位置，並用以檢測出晶圓W之週緣部的光學感測器35。
圖3，係展示在基板處理系統100中之控制系統的概略構成。在基板處理系統100中之全體的控制，或是對於作為製程艙的由處理室1a～1d所構成的各構成部、亦即是終端裝置(end device)201的控制，係經由控制部50來進行。於此，作為終端裝置201，例如，係可列舉出在圖2中所示之成膜裝置200中的加熱器電源109、MFC117a或是具備有閥(未圖示)之流量調節部117、高頻電源123、排氣裝置135等。
如圖3中所示一般，控制部50，作為主要之構成，係具備有：作為身為對應於處理室1a～1d而設置之個別的控制部之「第1控制器」的4個的MC401、和作為身為對基板處理系統100之全體作控制的統籌控制部之「第2控制器」的EC(Equipment Controller)301、和被連接於EC301之使用者介面501。另外，MC401，係不僅是在處理室1a～1d處，而亦可配備在例如裝載鎖定室5a、5b或是裝載單元7處，此些，亦是在EC301之下被統籌，但是於此係省略其之圖示以及說明。
EC301與各MC401，係藉由系統內LAN(Local Area Network)503而被作連接。系統內LAN503，係具備有切換集線器(HUB)505。此切換集線器505，係因應於從EC301而來之控制訊號，而進行作為EC301之連接目標的MC401之切換。
EC301，係為統籌各MC401而對基板處理系統100全體之動作作控制的統籌控制部。EC301，係具備有：CPU(中央運算裝置)303、和作為揮發性記憶體之RAM305、和作為記憶部之硬碟裝置307、和開關部(SW)309。此些之CPU303、RAM305、硬碟裝置307等，係經由匯流排等之訊號線而被連接。
在硬碟裝置307中，係被配備有相同構成之一對的HDD307a、307b。HDD307a、307b，係以能夠在任一方被卸下了的狀態(與CPU303之間的連接被切斷的狀態)下來進行軟體之版本升級作業等的方式，而被構成為可分別裝著脫離。開關部309，例如係成為藉由從使用者介面501所輸入之指令，來進行EC301之電源的開啟/關閉(ON/OFF)。
又，EC301，係經由LAN601，而被連接於作為對基板處理系統100所被設置之工廠全體的製造工程進行管理的MES(Manufacturing Execution System)之主電腦603處。主電腦603，係與控制部50連動，而將相關於工廠中之各種工程的即時資訊反饋至基礎業務系統(省略圖示)處，同時，對於工廠全體之負荷等作考慮，而進行關於工程之判斷。
又，在EC301處，係亦被連接有使用者介面501。使用者介面501，係具備有：工程管理者為了對基板處理系統100作管理而進行指令之輸入操作等的鍵盤或觸控面板、和將基板處理系統100之動作狀況作可視化的顯示之顯示器、和在EC301之開關部309處進行指令的機械性開關等。
在EC301處，係使CPU303將包含有在使用者介面501中經由使用者等所指定的相關於晶圓W之處理方法的配方之程式(軟體)從硬碟裝置307之任一的HDD307a又或是307b中而讀出。而後，藉由從EC301來將該程式送訊至各MC401處，而對在處理室1a～1d處之處理作控制。
MC401，係作為對各處理室1a～1d之動作作控制的個別之控制部而被作設置。MC401，係如圖4中所示一般，具備有：CPU403、和RAM等之揮發性記憶體部405、和作為I/O資訊記憶部之非揮發性記憶體部407、和I/O控制部409、和開關部(SW)410。在CPU403中，係如後述一般，被設置有將代表被選擇了「在將終端裝置201維持在待機狀態的狀態下而切斷EC301之電源」一事的旗標資訊作保存的旗標暫存器403a。另外，上述目的之旗標暫存器，係亦可不設置在CPU403處，而設置在後述之MC401的非揮發性記憶體部407處，或是並不設置在MC401處而設置在EC301處。
MC401之非揮發性記憶體部407，例如係經由SRAM、MRAM、EEPROM、快閃記憶體等非揮發性記憶體所構成。在非揮發性記憶體部407中，係被保存有在各處理室1a～1d中之各種的履歷資訊，例如在晶座103處之加熱器107的交換時間、排氣裝置135之稼動時間等。又，非揮發性記憶體部407，係亦作為I/O資訊記憶部而起作用，而如後述一般地，被構成為能夠將在MC401與各終端裝置201之間所交換的各種之I/O資訊(特別是數位輸出資訊DO以及類比輸出資訊AO)隨時寫入至非揮發性記憶體部407中並作保存。
MC401之I/O控制部409，係將各種之控制訊號送出至後述之I/O模組413處，或是從I/O模組413接收相關於各終端裝置201的狀態資訊等之訊號。又，開關部410，例如係藉由從EC301而來之指令，來進行MC401之電源的開啟/關閉(ON/OFF)。
MC401所致之各終端裝置201的控制，係經由I/O(輸入輸出)模組413而進行。I/O模組413，係進行對於各終端裝置201之控制訊號以及從終端裝置201而來之輸入訊號的傳達。各MC401，係經由網路411，分別被連接於I/O模組413。被連接於各MC401之網路411，例如係具備有如同通道CH0、CH1、CH2一般之複數的系統。
I/O模組413，係具備有被連接於構成處理室1a～1d之各終端裝置201處的複數之I/O板415(僅各圖示4個)。在I/O模組413處之數位訊號、類比訊號以及串列訊號的輸入輸出之控制，係於此些之I/O板415中被進行。另外，在圖3以及圖4中，方便上，係僅將一部份之終端裝置201與I/O板415間的連接作代表性圖示。
在I/O板415中所被管理之輸入輸出資訊，係包含有數位輸入資訊DI、數位輸出資訊DO、類比輸入資訊AI、類比輸出資訊AO的4種。數位輸入資訊DI，係關於從位置在控制系統之下位的各終端裝置201而被輸入至位置於控制系統之上位的MC401處的數位資訊。數位輸出資訊DO，係關於從位置在控制系統之上位的MC401而被輸出至位置於控制系統之下位的各終端裝置201處的數位資訊。類比輸入資訊AI，係關於從各終端裝置201而被輸入至MC401處的類比資訊。類比輸出資訊AO，係關於從MC401而被輸出至各終端裝置201處的類比資訊。
在數位輸入資訊DI以及類比輸入資訊AI中，例如係包含有關於各終端裝置201之狀態的資訊。在數位輸出資訊DO以及類比輸出資訊AO中，例如係包含有關於對各終端裝置201之設定製程條件等的指令(Command)。另外，作為數位資訊，係可例示有加熱器電源109之ON/OFF、流量調節部117之閥(未圖示)的開閉、高頻電源123之ON/OFF、排氣裝置135之ON/OFF或是在排氣系統中之閥(未圖示)的開閉等之資訊。又，作為類比資訊，係可例示有加熱器107之設定溫度、流量調節部117之在MFC117a中的設定流量等之資訊。
上述4種之輸入輸出資訊DI、DO、AI、AO，係對應於其之各別的內容，而被區分為複數之I/O位址。在各I/O位址處，例如係包含有16位元(0～15)的數位資訊又或是類比資訊。類比資訊，例如係藉由0～FFF之16進位級來表示。又，在各I/O位址處，係被分配有由2位數之數字所成的I/O位址號碼Addr。
如前述一般，被連接於各MC401之網路411，係具備有複數之通道(例如CH0、CH1、CH2…)。又，如圖4中所示一般，在各I/O板415中，係被分配有從數字之1開始的節點號碼Node。故而，經由通道號碼、和1～n(n為整數)的節點號碼Node、以及由2位數之數字所成的I/O位址號碼Addr之3種類的參數，而成為能夠特定出4種的輸入輸出資訊DI、DO、AI、AO之I/O位址。
在圖4中，係代表性地例示有：關於身為加熱器107之數位輸入輸出資訊的Heater-DIO、身為加熱器107之類比輸入輸出資訊的Heater-AIO、身為MFC117a之數位輸入輸出資訊的MFC-DIO、以及身為MFC117a之類比輸入輸出資訊的MFC-AIO之一部份的I/O位址號碼Addr。在圖4中，例如，在經由通道CH0、Node=1、Addr=30而被規定的I/O位址中，係被規定有相關於加熱器電源109的ON/OFF控制之某一特定的數位輸出資訊DO。又，例如，在經由通道CH0、Node=4、Addr=80而被規定的I/O位址中，係被規定有相關於MFC117a的設定流量之某一特定的類比輸出資訊AO。另外，關於各輸入輸出資訊之詳細的內容，係省略圖示以及說明。
又，在本實施形態中，對應於前述I/O位址，係被分配有固有之I/O管理號碼。圖5，係為展示對I/O位址與I/O管理號碼間之對應關係作展示的表T之其中一例。I/O位址，例如係在進行對基板處理系統100作控制之軟體的版本升級等的情況時，會有被作變更的可能性。此種變更，係會發生在例如成為MC401所致之控制對象的終端裝置201本身或是其之控制內容(處理條件等)被進行了追加或是變更的情況等中。另一方面，I/O管理號碼，係作為就算是軟體由於版本升級等而被作了變更，亦不會有變化的固定之號碼而被規定。故而，就算是在由於軟體版本升級等而使I/O位址被變更的情況時，亦能夠藉由I/O管理號碼，而容易地進行對於版本升級前與版本升級後之I/O位址的對照作業。於圖5中所示之表T，例如係與軟體而一同被保存在EC301之HDD307a(307b)中，同時，在MC401起動時，被載入至揮發性記憶體部405中。
又，關於數位輸出資訊DO、類比輸出資訊AO，係以使對於各終端裝置而輸出之初期值與各I/O管理號碼相對應的方式，而被記憶在軟體內部中。
又，在MC401之作為I/O資訊記憶部的非揮發性記憶體部407中，相關於各終端裝置201之I/O資訊(特別是，數位輸出資訊DO以及類比輸出資訊AO)，係被與I/O管理號碼附加有關連地而記憶。因此，就算是由於版本升級等而發生有I/O資訊之追加或是削除，藉由對此I/O管理號碼作參考，亦能夠將相關於各終端裝置201之I/O資訊正確地作取得。
例如，在圖6中，係展示有：經由軟體之版本升級，而將[aaaxxy]作為在軟體版本升級前所不存在之數位輸出資訊DO(又或是類比輸出資訊AO)而追加了的情況時之與I/O管理號碼間的對應關係。於此情況，在身為被追加之I/O資訊的「aaaxxy」中，係被分配有作為相對應之I/O管理號碼之「000011」。此I/O管理號碼「000011」，由於在版本升級前係並不存在，因此，在版本升級後，係從MC401而被輸出有作為數位輸出資訊DO(又或是類比輸出資訊AO)而將「aaaxxy」之被記憶在軟體內的初期值。另一方面，針對其他之I/O資訊「aaaxxx」等，由於係以I/O管理號碼作為線索，而取得有被保存在非揮發性記憶體部407中之數位輸出資訊DO(又或是類比輸出資訊AO)，因此，能夠在版本升級後，將與其為相同之數位輸出資訊DO(又或是類比輸出資訊AO)從MC401而再度輸出。
在具備有以上構成之控制部50中，被連接於複數之終端裝置201處的I/O板415係被模組化，並構成I/O模組413。而，此I/O模組413，係經由MC401以及切換集線器505，而被連接於EC301。如此這般，複數之終端裝置201，係並不被直接連接於EC301，而係成為介於存在有I/O模組413以及MC401而被連接的構成，經由此，而實現控制系統之階層化。
接下來，對在具備有上述構成之基板處理系統100的EC301中之軟體的版本升級方法作說明。如前述一般，在EC301之硬碟裝置307中，係被配備有相同內容之一對的HDD307a、307b。而，當對被記錄在HDD307a以及307b中之軟體進行版本升級的情況時，HDD307a、307b中的其中一個係被卸下，而新的軟體係被安裝。當進行此1個的HDD307a又或是307b之卸下的情況時，在硬碟裝置307之構成上，係需要將EC301之電源切斷(關機)。
在先前技術之基板處理系統中，為了安全性，當將對系統全體作統籌控制之EC301關機時，係將所有的終端裝置201之稼動停止。但是，作為在對於晶圓W進行成膜或蝕刻等之精密處理的基板處理系統中之特有的問題，若是一旦使各終端裝置201停止，則由於處理室1a～1d內之溫度或是壓力會變化，因此，處理室1a～1d內之狀態(condition)係會變化。之後，為了使處理室1a～1d內之狀態再度回復到可進行處理之狀態，係有必要實施處理室1a～1d之清淨或是洗淨、晶座103之預加熱、對於晶座103之預塗布等準備工程。其結果，基板處理系統全體之非稼動時間(downtime)係變長，而成為處理效率降低的要因。
於此，一面參考圖7，一面針對在基板處理系統100中而以先前技術之方法來進行軟體之版本升級的情況時之處理程序作說明。圖7，係為展示：在基板處理系統100中藉由先前技術之方法而進行EC301之軟體版本升級的情況時之處理程序、和此時之晶座103的設定溫度之變化、以及工程時間的其中一例。
首先，從對於晶圓W進行通常之批次(lot)處理(工程A)的狀態起，降低加熱器107之輸出，並將晶座103降溫至300℃，再藉由ClF3 氣體等來進行處理室內之清淨(工程B)。接下來，切斷EC301之電源，並例如將其中一方之HDD307b卸下，再經由外部記憶裝置來進行對於被保存在另外一方之HDD307a中的軟體之版本升級(工程C)。另外，在軟體之版本升級中，係包含有新的軟體之安裝或是批次檔之拷貝等。又，在以下之說明中，係有將版本升級後之軟體記載為「新的軟體」的情況。
EC301之電源的切斷(關機)，例如係可透過使用者介面501來進行。於此情況，藉由將EC301之電源切斷，MC401或是各處理室1a～1d之所有的終端裝置201之電源亦係成為被切斷之狀態(停止狀態)。此時之晶座103的溫度，由於加熱器電源109係被切斷，因此係成為被自然放置的狀態。
接下來，開啟EC301之電源，並將從加熱器電源109而送至加熱器107之輸出緩慢的增加，來使晶座103昇溫(工程D)，並在達到了設定溫度(650℃)的階段，進行新的軟體之基本動作確認(工程E)。在此動作確認正常的結束後，降低對於加熱器107之輸出，並將晶座103降溫至300℃(工程F)。而後，再度切斷EC301之電源，並將HDD307b再度連接於EC301之後，將HDD307a之內容(包含有新的軟體)拷貝至HDD307b處(工程G)。此時之晶座103的溫度，由於加熱器電源109係被切斷，因此係成為被自然放置的狀態。
接下來，再度開啟EC301之電源，並將加熱器107之輸出緩慢的增加，來使晶座103昇溫(工程H)，並在達到了設定溫度(650℃)的階段，對於晶座103實施預塗布處理(工程I)。經過以上之工程B～工程I，處理室內之狀態係回復到可進行處理之狀態。而後，再度開始對於晶圓W之批次處理(工程J)。
以上之工程B～工程I，由於係伴隨有晶座103之升降溫，因此耗費時間。具體而言，可以理解到，直到軟體之版本升級結束為止，係需要15小時以上。
因此，在本實施形態中，係設為就算是在將EC301關機的情況下，亦能夠將處理室1a～1d之各終端裝置201保持在待機狀態(IDLE狀態)。亦即是，基板處理系統100，係被構成為：在將EC301關機的情況時，能夠在「與EC301以及MC401一同地而將處理室1a～1d之所有的終端裝置201停止」之系統停止狀態和「雖使EC301以及MC401停止，但是係將處理室1a～1d之終端裝置201的一部份又或是全部維持在完成了對於晶圓W而進行處理之準備的狀態」之待機狀態之間作選擇(能夠選擇性地控制)。另外，當選擇(選擇性地控制)待機狀態的情況時，係可將所有的終端裝置201維持在待機狀態下，亦可僅將一部份之終端裝置201、例如加熱器107以及加熱器電源109維持在待機狀態，並使其他之終端裝置201停止。
系統停止狀態與待機狀態之選擇，例如係可由工程管理者來透過使用者介面501之顯示器(省略圖示)而進行。當從使用者介面501而被輸入有系統停止狀態之指令的情況時，EC301係對於MC401送出系統停止之指令。接收到此，MC401，係經由I/O模組413之I/O板415，而對各終端裝置201送出使其移行至系統停止可能狀態之內容的數位輸出資訊DO。而後，在各終端裝置201中，係被進行有移行至系統停止可能之狀態的控制，並對於代表停止狀態之狀態資訊(數位輸入資訊DI)送出至MC401處。在藉由此數位輸入資訊DI而確認了各終端裝置201之停止後，MC401係透過自身之開關部410而將電源切斷。EC301，係在(確認了)MC401以及各終端裝置201之電源的切斷係被進行後，透過自身之開關部309而將電源切斷。如此這般，而停止基板處理系統100之全體。
另一方面，當從使用者介面501而被輸入有「將終端裝置201維持於待機狀態並將EC301之電源切斷」一般的處理(以下，稱為「熱關機處理」)之指令的情況時，在控制部50中，例如係被實行有以下所示之處理程序。
圖8，係為展示在熱關機處理時於控制部50中所進行之處理程序的其中一例。若是從使用者介面501而被輸入有熱關機處理的指令，則在步驟S1中，EC301係對於MC401送出熱關機的指令。接收到此，在步驟S2中，MC401，係經由I/O模組413之I/O板415，而對各終端裝置201輸出以使其移行至待機可能之狀態的方式而下指令之內容的數位輸出資訊DO。
接下來，在步驟S3中，從各終端裝置201，狀態資訊係經由I/O模組413之I/O板415而被送出(輸入)至MC401處。藉由此數位輸入資訊DI以及類比輸入資訊AI，各終端裝置201之朝向待機可能之狀態的移行係被作確認。
若是確認了各終端裝置201之朝向待機可能的狀態之移行，則在接下來的步驟S4中，MC401之CPU403，係對於I/O控制部409而指示網路411之切斷。各終端裝置201，係維持現在之控制狀態(亦即是，待機狀態)，直到網路411被再度連接為止。此時，相關於在待機狀態下之處理室1a~1d的各終端裝置201之I/O資訊(特別是數位輸出資訊DO、類比輸出資訊AO)，係被記錄在MC401之作為I/O資訊記憶部的非揮發性記憶體部407中。相關於在待機狀態下之各終端裝置201的I/O資訊，係隨著在之前所進行了的處理內容(處理條件)而相異。
接下來，在步驟S5中，於MC401之CPU403的旗標暫存器403a中，係被保存有代表係被選擇了熱關機處理一事之旗標資訊。將此旗標資訊作保存的目的，係在於：當下一次之將EC301以及MC401起動的情況時，係需要使其認識到各終端裝置201係為待機狀態之故。
接下來，在步驟S6中，MC401係透過自身之開關部410而將電源切斷。在進行了MC401之電源的切斷後，進而在步驟S7中，EC301係透過自身之開關部309而將電源切斷。
如上述一般，在熱關機處理中，EC301以及MC401係被關機，但是，處理室1a～1d中之各終端裝置201係被維持於待機狀態。另外，在熱關機處理所致之EC301的電源切斷中，係亦包含有再起動一般之短時間的電源切斷。
熱關機處理，係僅在處理室1a～1d之各終端裝置201係為待機可能的狀態(亦包含有在對於晶圓W的批次處理間之IDLE狀態)的情況時才可作選擇。作為此目的之限制事項，例如，當在處理室1a～1d內進行清淨處理、洗淨處理、預塗布處理等之時；處理室1a～1d係為大氣開放處理中之時；從高頻電源123而對於噴淋頭111施加有高電壓之時；加熱器107係為昇溫中之時等的情況下，係作為錯誤而使熱關機處理之實行中止。於此情況，例如係發出有警報所致之警告。
經由上述之步驟S1～步驟S7，熱關機處理係結束。從步驟S1起直到步驟S7為止之各處理，例如係根據被記憶在EC301之HDD307a或HDD307b中之軟體而被實行。如同上述一般，而實行了：在將基板處理系統100之終端裝置201維持在待機狀態的情況下，而使EC301以及MC401停止的所謂熱關機處理。
在本實施形態之基板處理系統100中，經由熱關機處理，如同於後所詳述一般，能夠將軟體之版本升級前後的準備工程(例如，圖7之工程B、D、F、H、I)削減。
接下來，參考圖9，針對在EC301起動時而在控制部50中所進行的處理程序之其中一例作說明。首先，經由使用者介面501而將開關部309設為開啟(ON)，藉由此，而開始EC301之起動處理(基板處理系統100之起動)。在步驟S11中，為了將版本升級後之新的軟體作下載之目的，MC401係被重置。接下來，在步驟S12中，從被起動了的EC301來對於MC401而載入用以進行晶圓W之處理的軟體。另外，當在EC301起動前而被進行了軟體之版本升級的情況時，在步驟S12中係被載入新的軟體。
接下來，在步驟S13中，係進行有：對於在MC401之CPU403的旗標暫存器403a中是否存在有代表上一次之關機係為熱關機處理所致者一事之旗標資訊的確認。當在步驟S13中而判斷為係存在有旗標資訊(YES)的情況時，在步驟S14中，MC401之CPU403係對被保存在非揮發性記憶體部407中之相關於各終端裝置201的I/O資訊(特別是數位輸出資訊DO、類比輸出資訊AO)作參考。另外，在此階段中，作為狀態資訊，MC401，係亦能夠從各終端裝置201而重新取得數位輸入資訊DI以及類比輸入資訊AI。但是，在控制系統的構成上，輸出資訊(DO、AO)與輸入資訊(DI、AI)係亦會有並非為以1對1來作對應的情況。因此，採用將前一次所輸出之數位輸出資訊DO以及類比輸出資訊AO記憶在非揮發性記憶體部407中，並對該些作參考的處理程序一事，係為確實且有利。
而後，在步驟S15中，MC401，係根據從EC301所載入之軟體，而對於I/O控制部409指示其與網路411作連接，之後，將相關於在起動前而於各處理室1a～1d中所進行的處理之對於各終端裝置201的I/O資訊(特別是數位輸出資訊DO、類比輸出資訊AO)，輸出至各終端裝置201處。藉由此輸出，維持在前一次之處理的狀態下而被放置於待機狀態之終端裝置201與MC401間的整合性係被確立。此時，就算是由於軟體之版本升級而使得I/O位址被變更，亦可經由前述I/O管理號碼(參考圖5以及圖6)來確實且容易地進行I/O資訊的特定。故而，就算是當在版本升級後之新的軟體中I/O位址被作了變更的情況時，亦能夠根據前述I/O管理號碼，而不會產生錯誤地將與上一次相同之I/O資訊、特別是將身為從MC401而對於各終端裝置201之控制訊號的數位輸出資訊DO乃至類比輸出資訊AO確實無誤地送出。
接下來，在步驟S16中，經由從EC301而被載入至MC401中之前述軟體，EC301與MC401係被同步，並謀求兩控制器之連接。如此這般，而結束基板處理系統100之起動。藉由此，接在步驟S16之後，能夠將與前一次相同內容之處理在各處理室1a～1d中來進行。另外，當在EC301起動前而被進行了軟體之版本升級的情況時，在步驟S16之後，係可進行新的軟體所致之動作確認或是備份等之作業。
另一方面，在步驟S13中，當並不存在有旗標資訊(NO)的情況時，則係為從基板處理系統100為完全停止之系統停止狀態下所進行的起動。於此情況，步驟S14以及步驟S15之處理係成為不必要，接在步驟S13之後，係被輸出有數位輸出資訊DO乃至類比輸出資訊AO之初期值(步驟S15’)。而後，在步驟S16中，經由使EC301與MC401同步，而結束基板處理系統100之起動。於此情況，由於係為從基板處理系統100完全停止的狀態起之起動，因此，在對於晶圓W之批次處理之前，係有必要實施在各處理室1a～1d中之準備工程(晶座103之溫度調節、對於晶座103之預塗布處理等)。另外，此批次處理，係可為與在EC301起動前所被進行的處理內容為相同者，亦可為相異者。
藉由利用以上之步驟S11～S16而起動EC301，就算是在上一次之結束係為熱關機處理的情況時，亦不會在控制系統中產生混亂，而能夠將EC301起動。另外，從步驟S11起直到步驟S16為止之處理，例如係根據被記憶在EC301之HDD307a或307b中之軟體而被實行。此軟體，係可為在被進行有軟體之版本升級的情況時成為版本升級對象之新的軟體，亦可為其他之軟體。
圖10，係為展示利用有在圖8中所展示了的步驟S1～S7之熱關機處理和在圖9中所展示了的步驟S11～S16之EC301的起動處理之軟體的版本升級之處理程序的其中一例。
首先，在圖10之步驟S21中，係經由熱關機處理而將EC301之電源切斷。熱關機處理，係能夠與在圖8中所示之步驟S1～S7為同樣地而進行。
接下來，在步驟S22中，進行軟體之版本升級作業。軟體之版本升級，例如係從EC301之硬碟裝置307而將其中一方之HDD307b卸下，並對於另外一方之HDD307a而利用外部記憶裝置來進行。於此期間，各終端裝置201，係被維持在待機狀態。
接下來，在步驟S23中，使EC301起動，並起動基板處理系統100。EC301之起動，係可依據在圖9中所示之步驟S11～S16的處理程序來實施。在步驟S23中而將EC301起動之後，用以進行處理室1a～1d之狀態調整的準備工程係為不必要。藉由此，係能夠在被作了版本升級之新的軟體的控制下，迅速地開始對於晶圓W之批次處理。
藉由以上之步驟S21~S23，能夠將伴隨於軟體的版本升級之基板處理系統100的休止時間大幅節約。針對此點，一面參考圖11一面作說明。圖11，係為展示利用有熱關機處理之軟體的版本升級之工程例的圖面。更詳細而言，圖11，係為針對在對於晶圓W之批次處理與批次處理之間而利用熱關機處理來實施EC301之軟體的版本升級之情況時的具體之工程處理程序、和晶座103之設定溫度的變化、以及工程時間的一例作展示。藉由將圖11與相關於在先前方法中之軟體的版本升級之圖7作對比，能夠明確地理解本發明之效果。
在圖11中，係從對於晶圓W而進行有通常之批次處理的狀態(工程A)下，經由熱關機處理來將EC301之電源切斷，並進行軟體之版本升級(工程C’)。於此期間中，經由選擇熱關機處理，處理室1a~1d中之各終端裝置201係被維持於待機狀態。例如，晶座103之溫度，係被維持於650℃。
接下來，根據於圖9中所示之處理程序，而起動EC301，並起動基板處理系統100。在起動了EC301之後，進行於新的軟體之基本動作確認(工程E’)。於此情況，藉由熱關機處理，在工程C’之版本升級作業中，晶座103之溫度亦係被維持於650℃。故而，緊接在工程C’之後，而能夠接著以相同之溫度來實施工程E’。
接下來，在工程G’中，係再度經由熱關機處理來將EC301之電源切斷，並從HDD307a而以備份為目的而將內容(包含軟體)拷貝至另外一方之HDD307b中(工程G’)。於此工程G’之期間中，亦藉由選擇熱關機處理，而使晶座103之溫度被維持於650℃。
接下來，根據圖9中所示之處理程序，而將EC301起動，並再度起動基板處理系統100，而進行批次處理(工程J’)。於此情況，藉由選擇熱關機處理，在工程G’之期間中，晶座103之溫度亦係被維持於650℃。故而，緊接在工程G’之後，而能夠接著以相同之溫度來實施工程J’之批次處理。
若是將圖7與圖11作對比，則經由利用熱關機處理，可以得知，伴隨著昇溫或降溫等的溫度變化之圖7的工程B、D、F、H、I係成為不必要。亦即是，可以理解到，藉由利用熱關機處理，能夠將在軟體的版本升級中所需要的基板處理系統100之休止時間大幅節約。又，如圖11中所示一般，當在軟體之版本升級的前後而進行相同內容之處理的情況時，清淨(工程B)或是預塗布(工程I)係成為不必要。進而，由於加熱器107之升降溫亦幾乎成為不必要，因此，在對於省能源化或是成本抑制的謀求上，相較於先前技術亦為非常有利。
如同以上所說明一般，本實施形態之基板處理系統100，係被構成為：就算是在產生有例如軟體之版本升級一般的需要將身為主電腦的EC301作關機的情況時，亦能夠選擇性地控制(實施)可將處理室1a～1d之各終端裝置201保持為待機狀態(IDLE狀態)之熱關機處理。因此，在下一次之起動EC301時，能夠使在處理室1a～1d中之準備工程成為不必要，或是以最小限度的處理來完成準備工程。故而，係能夠將基板處理系統100之休止時間大幅地縮短。又，在基板處理系統100中，能夠謀求省能源化與成本抑制。
另外，雖係對本發明之其中一種實施形態作了說明，但是，本發明係不被上述實施形態所限定，而可作各種之變形。例如，在上述實施形態中，作為將EC301作關機的事態，係列舉了軟體之版本升級作業，但是，就算是在由於其他之事態而將EC301作關機的情況時，亦能夠適用本發明，並得到與上述相同之效果。
又，在圖11所示之軟體的版本升級之工程例中，係設為在將EC301起動後，進行基本動作確認(工程E’)或是硬碟內容之拷貝(工程G’)的構成，但是，此些係亦可省略。亦即是，在本發明所致之軟體的版本升級方法中，亦可設為僅進行版本升級前之1次的熱關機處理、和版本升級後之1次的EC301之起動，便接著移行至與前一次為相同內容之批次處理。
又，當軟體之版本升級作業係可藉由簡單的批次檔之拷貝而完成的情況時，亦可並不將EC301之電源切斷而從硬碟裝置307來將其中一方之HDD307b卸下，而藉由外部記憶裝置來拷貝批次檔，並經由熱關機處理來進行EC301之再起動。又，硬碟裝置307，係並非一定被限定為具備有一對之HDD307a、307b的構成，亦可設為僅具備有1個硬碟(例如HDD307a)之構成。
又，在上述實施形態中，雖係設為經由熱關機處理而將EC301與MC401之兩者的電源切斷之構成，但是，亦可設為僅對於EC301而將電源切斷。
又，在上述實施形態中，對於MC401之非揮發性記憶體部407的I/O資訊之寫入，係設為與熱關機處理無關地，而在每一次之在處理室1a～1d內所進行的處理內容改變時，逐次地將該I/O資訊保存在MC401之非揮發性記憶體部407中的構成。但是，亦可設為僅在被選擇了熱關機處理的情況時，才進行對於MC401之非揮發性記憶體部407的I/O資訊之寫入。
又，在上述實施形態中，雖係列舉出具備鄰接於真空側搬送室3之4個處理室1a～1d之基板處理系統100為例而作了說明，但是，本發明之技術思想，係亦可適用於相異構成之叢集工具或是僅具備有單一之處理裝置的基板處理系統中。
又，本發明之處理系統，係並不被限定於半導體晶圓，而亦可適用在對於被使用在例如液晶顯示裝置或是有機EL顯示器等中之大型玻璃基板作處理之基板處理裝置。
1a．．．處理室
1b．．．處理室
1c．．．處理室
1d．．．處理室
3．．．真空側搬送室
5a．．．裝載鎖定室
5b．．．裝載鎖定室
6a．．．載置台
6b．．．載置台
7．．．裝載單元
9．．．搬送裝置
11a．．．搬送臂部
11b．．．搬送臂部
13a．．．叉部
13b．．．叉部
17．．．搬送裝置
19．．．大氣側搬送室
21．．．定位器
23．．．導引軌
25a．．．搬送臂部
25b．．．搬送臂部
27a．．．叉部
27b．．．叉部
33．．．旋轉板
35．．．光學感測器
50．．．控制部
100．．．基板處理系統
101．．．處理容器
101a．．．頂壁
101b．．．底壁
103．．．晶座
105．．．支持構件
107．．．加熱器
109．．．加熱器電源
111．．．噴淋頭
111a．．．氣體擴散空間
113．．．氣體吐出孔
115．．．氣體供給配管
117．．．流量調節部
117a．．．質量流控制器
119．．．氣體供給源
121．．．整合器
123．．．高頻電源
131．．．排氣口
133．．．排氣管
135．．．排氣裝置
200．．．成膜裝置
201．．．終端裝置
301．．．EC
303．．．CPU
305．．．RAM
307．．．硬碟裝置
307a．．．HDD
307b．．．HDD
309．．．開關部
401．．．MC
403．．．CPU
403a．．．旗標暫存器
405．．．揮發性記憶體部
407．．．非揮發性記憶體部
409．．．I/O控制部
410．．．開關部
411．．．網路
413．．．I/O模組
415．．．I/O板
501．．．使用者介面
503．．．系統內LAN
505．．．切換集線器
601．．．LAN
603．．．主電腦
CH0．．．通道
CH1．．．通道
CH2．．．通道
G1．．．閘閥
G2．．．閘閥
G3．．．閘閥
LP．．．裝載埠
CR．．．晶圓卡匣
W．．．晶圓
圖1，係為本發明之其中一種實施形態的基板處理系統之概略構成圖。
圖2，係為展示成膜裝置之概略構成的剖面圖。
圖3，係為對基板處理系統之控制部的概要作說明之圖面。
圖4，係為說明控制部之MC與I/O模組的內容之圖面。
圖5，係為展示對I/O位址與I/O管理號碼間之對應關係作規定的表之其中一例的圖面。
圖6，係為展示I/O資訊與I/O管理號碼間之對應關係的圖面。
圖7，係為展示先前技術所致之軟體的版本升級之工程例的圖面。
圖8，係為展示熱關機處理之處理程序的其中一例之流程圖。
圖9，係為展示EC的起動處理之處理程序的其中一例之流程圖。
圖10，係為展示軟體的版本升級方法之處理程序的其中一例之流程圖。
圖11，係為展示利用有熱關機處理之軟體的版本升級之工程例的圖面。

Claims (19)

  1. 一種處理系統，係為對於被處理體進行特定之處理的處理系統，其特徵為，具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為下述之任一狀態：使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態。
  2. 如申請專利範圍第1項所記載之處理系統，其中，前述控制器係具備有I/O資訊記憶部，其係將在前述待機狀態中的相關於前述終端裝置之I/O資訊作保存。
  3. 如申請專利範圍第2項所記載之處理系統，其中，當被選擇性地控制為前述待機狀態並切斷前述控制器之電源後，在該控制器之下一次的被起動時，該控制器，係成為對被保存在前述I/O資訊記憶部中之前述I/O資訊作參考，並將與所參考之前述I/O資訊相同的I/O資訊分別輸出至前述複數之終端裝置處。
  4. 如申請專利範圍第3項所記載之處理系統，其中，在前述I/O資訊中，係被分配有固有之管理號碼。
  5. 一種處理系統，係為對於被處理體進行特定之處理 的處理系統，其特徵為，具備有：對被處理體進行處理之一或複數的處理裝置；和被設置在前述處理裝置的每一之中，並對各處理裝置作控制的複數之第1控制器；和被連接於前述複數的第1控制器，並對此些作統籌控制之第2控制器，前述第2控制器，係被構成為：當該第2控制器之電源被切斷時，能夠選擇性地控制為下述之任一狀態：使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態。
  6. 如申請專利範圍第5項所記載之處理系統，其中，前述第1控制器係具備有I/O資訊記憶部，其係將在前述待機狀態中的相關於前述終端裝置之I/O資訊作保存。
  7. 如申請專利範圍第6項所記載之處理系統，其中，當被選擇性地控制為前述待機狀態並切斷前述第2控制器之電源後，在該第2控制器之下一次的被起動時，該第2控制器，係對前述第1控制器載入軟體，藉由該軟體，前述第1控制器，係成為對被保存在前述I/O資訊記憶部中之前述I/O資訊作參考，並將與所參考之前述I/O資訊相同的I/O資訊分別輸出至前述複數之終端裝置處。
  8. 如申請專利範圍第7項所記載之處理系統，其中， 在前述I/O資訊中，係被分配有固有之管理號碼。
  9. 如申請專利範圍第1項至第8項中之任一項所記載之處理系統，其中，被處理體，係為半導體基板。
  10. 如申請專利範圍第1項至第8項中之任一項所記載之處理系統，其中，前述特定之處理，係為成膜處理。
  11. 如申請專利範圍第1項至第8項中之任一項所記載之處理系統，其中，作為前述終端裝置，係包含被設置在將被處理體作載置之載置台的加熱裝置。
  12. 一種處理系統之控制方法，係為在身為對於被處理體進行特定之處理的處理系統，且具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，而前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態中之任一狀態的處理系統中，當將在前述控制器上動作之軟體作版本升級時，對前述處理系統作控制之控制方法，該控制方法，其特徵為，具備有：將在前述待機狀態中之相關於前述終端裝置的I/O資訊，保存在被連接於前述控制器處之I/O資訊記憶部中之工程；和當被選擇性地控制為前述待機狀態而前述控制器之電源被切斷，並將新的軟體安裝至前述控制器中之後，將該 控制器接著作起動的情況時，該控制器對被保存在前述I/O資訊記憶部中之前述待機狀態下的相關於前述終端裝置之前述I/O資訊作參考之工程。
  13. 如申請專利範圍第12項所記載之處理系統之控制方法，其中，係更進而具備有：根據所參考之前述I/O資訊，而將相同之I/O資訊分別輸出至前述複數之終端裝置處的工程。
  14. 如申請專利範圍第12項或第13項所記載之處理系統之控制方法，其中，在前述I/O資訊中，係被分配有固有之管理號碼。
  15. 如申請專利範圍第14項所記載之處理系統之控制方法，其中，在版本升級前之軟體與版本升級後之新的軟體中，係使用有共通之前述管理號碼。
  16. 一種軟體之版本升級方法，係為在身為對於被處理體進行特定之處理的處理系統，且具備有：對被處理體進行處理之一或複數的處理裝置；和對前述處理裝置作控制之控制器，而前述控制器，係被構成為：當該控制器之電源被切斷時，能夠選擇性地控制為使構成前述處理裝置之複數的終端裝置全部停止的停止狀態、和在前述複數之終端裝置的一部份又或是全部中完成了對於被處理體進行處理之準備的待機狀態中之任一狀態的處理系統中，將對在前述控制器上動作之軟體作版本升級之軟體的版本升級方法，該版本升級方法，其特徵為，具備有： 在前述控制器中，將關於前述待機狀態之前述終端裝置的I/O資訊，保存在I/O資訊記憶部中之工程；和選擇性地控制為前述待機狀態，並切斷前述控制器之電源之工程；和將前述軟體作版本升級之工程；和將前述控制器起動之工程，將前述控制器起動之工程，係包含有：在起動前述控制器時，對被保存在前述I/O資訊記憶部中之前述待機狀態下的相關於前述終端裝置之I/O資訊作參考之工程。
  17. 如申請專利範圍第16項所記載之軟體之版本升級方法，其中，係更進而具備有：根據前述所參考之I/O資訊，而使前述處理裝置進行與緊接著前述待機狀態前所進行之處理為相同內容的處理之工程。
  18. 如申請專利範圍第16項或第17項所記載之軟體之版本升級方法，其中，在前述I/O資訊中，係被分配有固有之管理號碼。
  19. 如申請專利範圍第16項或第17項所記載之軟體之版本升級方法，其中，在版本升級前之軟體與版本升級後之新的軟體中，係使用有共通之前述管理號碼。
TW97150690A 2007-12-26 2008-12-25 Processed body processing system and its control method TWI474141B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333438A JP4975605B2 (ja) 2007-12-26 2007-12-26 処理システム、処理システムの制御方法およびソフトウェアのバージョンアップ方法

Publications (2)

Publication Number Publication Date
TW200943010A TW200943010A (en) 2009-10-16
TWI474141B true TWI474141B (zh) 2015-02-21

Family

ID=40801204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97150690A TWI474141B (zh) 2007-12-26 2008-12-25 Processed body processing system and its control method

Country Status (6)

Country Link
US (1) US8612038B2 (zh)
JP (1) JP4975605B2 (zh)
KR (1) KR101197183B1 (zh)
CN (1) CN101802977B (zh)
TW (1) TWI474141B (zh)
WO (1) WO2009081903A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681272B (zh) * 2015-09-25 2020-01-01 日商康泰克股份有限公司 監視圖像的產生裝置、產生程式以及產生方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824372B2 (ja) 2012-01-25 2015-11-25 東京エレクトロン株式会社 処理装置及びプロセス状態の確認方法
KR102268279B1 (ko) * 2018-10-18 2021-06-22 세메스 주식회사 기판 처리 장치, 이의 제어 방법 및 기억 매체
JP2020091588A (ja) * 2018-12-04 2020-06-11 キヤノン株式会社 電子機器及びその制御方法、並びにプログラム
JP7454915B2 (ja) * 2019-04-11 2024-03-25 東京エレクトロン株式会社 処理装置および処理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303395B1 (en) * 1999-06-01 2001-10-16 Applied Materials, Inc. Semiconductor processing techniques
US20020111708A1 (en) * 2001-01-22 2002-08-15 Minoru Nakano System for supplying semiconductor manufacturing system control programs
TW507254B (en) * 1999-11-30 2002-10-21 Wafermasters Inc Wafer processing system and method for processing a semiconductor wafer
TW541615B (en) * 2000-12-28 2003-07-11 Hitachi Ltd Plasma processing device for processing semiconductor wafer with plasma
TW550646B (en) * 2001-06-26 2003-09-01 Applied Materials Inc Method and apparatus for accessing a multiple chamber semiconductor wafer processing system
TWI232498B (en) * 2002-08-12 2005-05-11 Sony Corp Heat treatment apparatus and method of semiconductor wafer
US20050197730A1 (en) * 2004-03-03 2005-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for process contamination prevention for semiconductor manufacturing
TWI251252B (en) * 1999-04-02 2006-03-11 Silicon Valley Group Thermal Semiconductor wafer processing system with vertically-stacked process chambers and single-axis dual-wafer transfer
US20060207725A1 (en) * 2005-03-18 2006-09-21 Tokyo Electronic Limited Substrate mounting table, substrate processing apparatus and substrate processing method

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124887A (en) * 1977-04-04 1978-11-07 Universal Instruments Corporation Real time computer control system for automatic machines
JPH02268334A (ja) * 1989-04-11 1990-11-02 Fuji Xerox Co Ltd ステート制御方式
AU9030391A (en) * 1990-10-16 1992-05-20 Consilium, Inc. Object-oriented architecture for factory floor management
JP3218488B2 (ja) * 1993-03-16 2001-10-15 東京エレクトロン株式会社 処理装置
US5591269A (en) * 1993-06-24 1997-01-07 Tokyo Electron Limited Vacuum processing apparatus
TW297910B (zh) * 1995-02-02 1997-02-11 Tokyo Electron Co Ltd
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
US5659467A (en) * 1996-06-26 1997-08-19 Texas Instruments Incorporated Multiple model supervisor control system and method of operation
US5873781A (en) * 1996-11-14 1999-02-23 Bally Gaming International, Inc. Gaming machine having truly random results
JP3476638B2 (ja) 1996-12-20 2003-12-10 東京エレクトロン株式会社 Ｃｖｄ成膜方法
US6337863B1 (en) * 1997-01-17 2002-01-08 Alcatel Interworking, Inc. Seamless communication service with intelligent edge devices
US20030049372A1 (en) * 1997-08-11 2003-03-13 Cook Robert C. High rate deposition at low pressures in a small batch reactor
US6296711B1 (en) * 1998-04-14 2001-10-02 Cvd Systems, Inc. Film processing system
JP2000260672A (ja) * 1999-03-04 2000-09-22 Toshiba Microelectronics Corp 半導体製造装置及び複数ユニットの電源開閉方法
JP4144986B2 (ja) * 1999-12-13 2008-09-03 富士通株式会社 情報処理装置、及び、トランザクション処理方法、プロセッサ、並びに、リトライ方法
US20010027350A1 (en) * 2000-03-28 2001-10-04 Yasutaka Koga Manufacturing management system, manufacturing management method, and recording medium storing programs for executing the method
US6725402B1 (en) * 2000-07-31 2004-04-20 Advanced Micro Devices, Inc. Method and apparatus for fault detection of a processing tool and control thereof using an advanced process control (APC) framework
JP2002163016A (ja) * 2000-11-27 2002-06-07 Canon Inc 産業用機器の管理システム及び管理方法
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
WO2002056662A1 (fr) * 2001-01-10 2002-07-18 Matsushita Electric Industrial Co., Ltd. Dispositif de montage de composants, fournisseur de services et procede de prestation de services
JP2002207505A (ja) * 2001-01-12 2002-07-26 Mitsubishi Electric Corp 物流制御装置、物流制御方法および半導体装置の製造方法
US6621412B1 (en) * 2001-02-14 2003-09-16 Advanced Micro Devices, Inc. Troubleshooting method involving image-based fault detection and classification (FDC) and troubleshooting guide (TSG), and systems embodying the method
JP4138267B2 (ja) * 2001-03-23 2008-08-27 株式会社東芝 半導体製造装置、真空ポンプの寿命予測方法及び真空ポンプの修理タイミング決定方法
JP5030336B2 (ja) * 2001-06-07 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6618629B2 (en) * 2002-01-15 2003-09-09 Teradyne, Inc. Communications interface for assembly-line monitoring and control
US20030169291A1 (en) * 2002-03-05 2003-09-11 Kenji Nakata Desktop conference method and desktop conference system for performance of semiconductor device process or semiconductor manufacturing apparatus utilizing communication lines
JP2004259088A (ja) * 2003-02-27 2004-09-16 Hitachi Kokusai Electric Inc 半導体製造装置のソフトウエア提供システム
JP2005316934A (ja) * 2004-03-30 2005-11-10 Sharp Corp 生産管理方法及び工業製品の製造方法
JP4496980B2 (ja) * 2005-02-10 2010-07-07 セイコーエプソン株式会社 半導体製造装置の制御方法及びその制御システム
JP5008562B2 (ja) * 2005-07-28 2012-08-22 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP4232788B2 (ja) * 2006-04-03 2009-03-04 セイコーエプソン株式会社 半導体製造装置の制御方法及びその制御システム
US7617403B2 (en) * 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US8019929B2 (en) * 2006-09-13 2011-09-13 Rohm Co., Ltd. Data processing apparatus and data control circuit for use therein
US7542820B2 (en) * 2006-09-28 2009-06-02 Lam Research Corporation Methods and arrangement for creating recipes using best-known methods
JPWO2008087719A1 (ja) * 2007-01-17 2010-05-06 東芝ストレージデバイス株式会社 ねじ締め装置およびねじ締め制御方法
JP4337890B2 (ja) * 2007-02-27 2009-09-30 セイコーエプソン株式会社 半導体製造システム、制御装置、半導体製造システムの制御方法、及び処理液の回収方法
JP2011054938A (ja) * 2009-08-07 2011-03-17 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法及び液体流量制御装置の動作確認方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI251252B (en) * 1999-04-02 2006-03-11 Silicon Valley Group Thermal Semiconductor wafer processing system with vertically-stacked process chambers and single-axis dual-wafer transfer
US6303395B1 (en) * 1999-06-01 2001-10-16 Applied Materials, Inc. Semiconductor processing techniques
TW507254B (en) * 1999-11-30 2002-10-21 Wafermasters Inc Wafer processing system and method for processing a semiconductor wafer
TW541615B (en) * 2000-12-28 2003-07-11 Hitachi Ltd Plasma processing device for processing semiconductor wafer with plasma
US20020111708A1 (en) * 2001-01-22 2002-08-15 Minoru Nakano System for supplying semiconductor manufacturing system control programs
TW550646B (en) * 2001-06-26 2003-09-01 Applied Materials Inc Method and apparatus for accessing a multiple chamber semiconductor wafer processing system
TWI232498B (en) * 2002-08-12 2005-05-11 Sony Corp Heat treatment apparatus and method of semiconductor wafer
US20050197730A1 (en) * 2004-03-03 2005-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for process contamination prevention for semiconductor manufacturing
US20060207725A1 (en) * 2005-03-18 2006-09-21 Tokyo Electronic Limited Substrate mounting table, substrate processing apparatus and substrate processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681272B (zh) * 2015-09-25 2020-01-01 日商康泰克股份有限公司 監視圖像的產生裝置、產生程式以及產生方法
US11137888B2 (en) 2015-09-25 2021-10-05 Contec Co., Ltd. Device, program, and method for creating monitoring image

Also Published As

Publication number Publication date
WO2009081903A1 (ja) 2009-07-02
CN101802977B (zh) 2012-07-18
JP2009158626A (ja) 2009-07-16
KR101197183B1 (ko) 2012-11-02
US8612038B2 (en) 2013-12-17
JP4975605B2 (ja) 2012-07-11
US20100292809A1 (en) 2010-11-18
KR20100109931A (ko) 2010-10-11
TW200943010A (en) 2009-10-16
CN101802977A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
TWI474141B (zh) Processed body processing system and its control method
US6410889B2 (en) Method and apparatus for reducing contamination in a wafer loadlock of a semiconductor wafer processing system
WO2016157402A1 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
US8560107B2 (en) Substrate processing system
JP2008135517A (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP5461778B2 (ja) 基板処理システム、群管理システム、構成管理プログラム、接続管理プログラム、端末プログラム及び各ハードウェアの接続管理方法
JP2014086487A (ja) 基板処理システム及び基板の搬送制御方法
JP5552265B2 (ja) 基板処理装置の制御方法及び記憶媒体
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP6689959B2 (ja) 基板処理装置、処理システム及び半導体装置の製造方法
JP2008311461A (ja) 基板処理装置
JP2019087614A (ja) 基板処理装置及び通知方法
KR102292904B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP7352667B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP4900903B2 (ja) 基板処理装置、基板処理装置のパラメータ管理システム、基板処理装置のパラメータ管理方法、プログラム、及び記憶媒体
JP2011146626A (ja) 基板処理システム
TW202414652A (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP6872667B2 (ja) レシピ作成方法、半導体装置の製造方法及び処理装置並びにプログラム
JP5269337B2 (ja) 基板処理システム、群管理システム、構成管理プログラム、接続管理プログラム及び群管理システムの構成管理方法
JP2024044901A (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
JP2009010030A (ja) 基板処理装置の管理システム
JPH11340298A (ja) 基板処理装置
JP2001102424A (ja) マルチチャンバ型処理装置