TWI462229B - 半導體記憶體裝置及製造此裝置的方法 - Google Patents
半導體記憶體裝置及製造此裝置的方法 Download PDFInfo
- Publication number
- TWI462229B TWI462229B TW098123880A TW98123880A TWI462229B TW I462229 B TWI462229 B TW I462229B TW 098123880 A TW098123880 A TW 098123880A TW 98123880 A TW98123880 A TW 98123880A TW I462229 B TWI462229 B TW I462229B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- bit line
- region
- cell region
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title description 9
- 230000002093 peripheral effect Effects 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 78
- 230000003071 parasitic effect Effects 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000010354 integration Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 239000010953 base metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本發明係關於一種半導體裝置，更特別的是關於一種半導體裝置與製造此裝置的方法，當形成包含在高整合半導體記憶體裝置中之晶胞陣列時，降低了位元線的寄生電容。
半導體裝置由在矽晶圓中之預定區域佈植雜質或沉積新材料形成。半導體裝置的代表性例子可以是半導體記憶體裝置。半導體記憶體裝置包括大量的元件，舉例來說像是：電晶體、電容、電阻與其類似物。個別的元件經由傳導層互連，如此一來資料或訊號在傳導層之間通訊。
隨著製造半導體裝置科技的發展日益茁壯，很多人意圖研究一種藉由增加半導體裝置整合等級在一個晶圓上形成很多晶片的方法。為了增加整合的等級，設計規則所需的最小線寬會被製作得更小。此外，對於以更高速操作與降低功率消耗的半導體裝置會有所需求。
為了增加半導體裝置的整合等級，包含在半導體裝置中的每一組成元件之尺寸應該減少，而連接線的長度與寬度也應該減少。用於半導體記憶體裝置之佈線的代表性例子可以是用於傳輸控制訊號的字元線或傳輸資料的位元線。當字元線或位元線的橫截面積減少時，電阻值會增加。電阻值的增加惡化了資料傳輸率，增加了功率消耗的數量，最後導致了半導體記憶體裝置操作穩定度的降低。
另一方面，當字元線或位元線的橫截面尺寸維持得如同相關技術一樣，當整合的等級增加，在字元線與位元線之間的實際距離會無法避免地減少，這會增加寄生電容。與位元線相比，用於傳輸控制信號的字元線具有相當高的電位。因為寄生電容的增加與字元線的高電位，用於傳輸從單元晶胞電容接收之資料的位元線可能無法正常操作。假如資料沒有順暢地且正常地經由位元線傳輸，用於偵測與放大資料的感測放大器可能無法偵測到資料。這會導致讀取錯誤。
為了解決由位元線之寄生電容增加所導致的問題，可以使用用於增加在半導體記憶體裝置之單元晶胞所包含之電荷數量的方法。然而，為了施行上面所述的方法，該半導體記憶體裝置之單元晶胞所包含的電容尺寸應該會增加。但是整合的等級越高，半導體記憶體裝置所包含的電容佔據的區域就越小。也就是說，在半導體記憶體裝置的整合等級增加時，在增加單元晶胞之電容的尺寸時會有所限制。
圖1a到圖1c為說明傳統半導體記憶體裝置之晶胞區域及問題的觀念圖。圖1a、1b或1c說明了包含在半導體裝置中的6F2
尺寸的單元晶胞。圖1a說明了在晶胞區域中包括凹槽閘極的半導體記憶體裝置。圖1b到圖1c說明了在晶胞區域中包括埋入式閘極的半導體記憶體裝置。同時，在圖1a到圖1c中說明了在傳統半導體記憶體裝置的周邊區域中形成的傳統閘極圖案與平面通道區域。
參照1a，半導體記憶體裝置的晶胞區域包括了在主動區域102的閘極圖案110，其中該閘極圖案110包括下閘極電極112、上閘極電極114、閘極硬遮罩層116與閘極間隔物118。在晶胞區域中形成凹槽之後，沉積傳導材料在晶胞區域與周邊區域上，所以晶胞區域的閘極圖案110與周邊區域的另一個閘極圖案110’同時被形成。
形成在主動區域102上的絕緣層165在閘極圖案110的兩側被蝕刻，如此一來形成接觸插栓106。在這個狀況下，接觸插栓106連接至儲存器節點接觸122，而儲存器節點接觸122連接至一電容(沒有顯示)；而位元線接觸插栓124連接至位元線126。位元線硬閘極遮罩層128形成在位元線126上。儲存器節點接觸122、位元線126與位元線接觸插栓124藉由一絕緣層電氣絕緣(沒有顯示)。
參照圖1a說明的晶胞區域構造，雖然上述的電氣絕緣以絕緣層施行，寄生電容會發生在位元線126與儲存器節點接觸122之間的重疊區域。此外，寄生電容也可能生在連接至位元線接觸插栓124的位元線126與閘極圖案110之間。換句話說，如同圖1a中說明的晶胞區域可以看見的，電荷具有可以被傳送至或儲存至鄰近傳導區域的不同特性。半導體記憶體裝置的整合等級越高，在鄰近傳導區域之間的實際距離越短，導致寄生電容增加。為了解決這個問題，近年來提出包括埋入式閘極的半導體裝置。在埋入式閘極中，閘極圖案的頂端形成在主動區域表面的下面。
參照圖1b，半導體記憶體裝置包括閘極圖案150，該閘極圖案150由在主動區域142中的閘極電極152與閘極硬遮罩層156組成。在這個狀況下，因為晶胞區域的一個閘極圖案與周邊區域的另一個閘極圖案在構造與高度上不同，絕緣層由晶胞開放遮罩與晶胞關閉遮罩(也就是覆蓋全部周邊區域的遮罩並開放給全部晶胞區域的遮罩，反之亦然)蝕刻，因此形成晶胞區域的閘極圖案110與周邊區域的閘極圖案110’。
因為閘極圖案150埋入在主動區域中，圖1a說明之形成在主動區域142上的接觸插栓106就不被圖1b之半導體記憶體裝置所需要。但是儲存器節點接觸162、位元線166與位元線接觸插栓164由絕緣層165電氣絕緣。又，儲存器節點接觸162與位元線接觸插栓164在周邊區域之閘極圖案110’形成之後以在圖1a中的相同方式形成。絕緣層165在周邊區域之閘極圖案110’形成前沉積在晶胞區域中，因此位在絕緣層165下的閘極圖案150被保護。在晶胞區域中，在周邊區域的閘極圖案110’形成之前，絕緣層165被蝕刻，因此曝露出主動區域142的上部分。儲存器節點接觸162在曝露之主動區域142的上部分直接連接至位元線接觸插栓164。位元線166與位元線硬遮罩層168形成在位元線接觸插栓164上。
接觸插栓對在圖1b說明的半導體記憶體裝置來說是不需要的，因此在圖1a中由寄生電容引起的問題不會在圖1b中產生。但是因為絕緣層165的厚度沒有減少，要固定用於形成儲存器節點接觸162與位元線接觸插栓164的製程邊限是困難的。
更詳細地來說，絕緣層165以很厚的厚度沉積，接著被蝕刻以曝露主動區域142的上部分表面。最後，在凹槽中填入傳導材料，因此形成儲存器節點接觸162與位元線接觸插栓164。但是因為設計規則減少的關係，要藉由蝕刻厚沉積絕緣層來曝露主動區域142的上表面是困難的。假如在主動區域142沒有完全曝露的凹槽填入傳導材料，在儲存器節點接觸162、位元線接觸插栓164與包含在主動區域142中的源極/閘極區域之間的接面電阻值會增加。這可能會導致在半導體記憶體裝置中發生故障。因為這個問題，要將儲存器節點接觸162與位元線接觸插栓164其中任一者形成至充分深度以降低寄生電容是困難的。
參照圖1c，半導體記憶體裝置包括了在主動區域172中的閘極圖案180，其中該閘極圖案180包括閘極圖案182與硬遮罩層186。在埋入式閘極結構的方面，雖然圖1c中的半導體記憶體裝置近似於圖1b中的半導體記憶體裝置，但是絕緣層165被移除以形成儲存器節點接觸192與位元線接觸插栓194，因此位元線196與主動區域172之間的距離減少了。襯墊氮化物層(沒有顯示)形成在位元線196與主動區域172之間。特別的是，絕緣層使用晶胞開放遮罩或晶胞關閉遮罩完全蝕刻，因此形成了晶胞區域的閘極圖案110與周邊區域110’。
更詳細地說，假如連接至晶胞區域之主動區域172的位元線接觸插栓194與位元線196使用與形成在周邊區域中之閘極圖案的閘極電極之相同材料同時形成，位元線接觸插栓194、位元線196與位元線硬遮罩層198中之任一者可以形成以具有相同於或小於圖1a之閘極圖案的高度。經由上述製程，形成位元線196的高度被降低了，因此與圖1b的半導體記憶體裝置不同的是，圖1c的半導體記憶體裝置在形成儲存器節點接觸162與位元線接觸插栓164時沒有困難。
在圖1c中說明的半導體記憶體裝置具有可以輕易形成儲存器節點接觸192與位元線接觸插栓194的優勢，但是寄生電容無可避免地以圖1a中的方式增加。寄生電容增加的原因在於在位元線接觸插栓194、位元線196與儲存器節點接觸192之間的鄰近區域變大了，因此位元線接觸插栓194與閘極圖案180之間的距離變短了。
如同上面所說明的，半導體記憶體裝置的整合等級越高，寄生電容值越大。同時用於限制寄生電容的單元晶胞構造不具有用於形成儲存器節點接觸或位元線接觸插栓的充足製程邊限，因此在單元晶胞構造中產生非預期的缺陷部分的可能性增加了。
本發明的各種實施例係針對於提供半導體記憶體裝置與製造此半導體記憶體裝置的方法，在本質上消除了因為相關技術的限制與缺點造成的一或多個問題。當形成高整合半導體裝置的晶胞陣列時，本發明的各種實施例提供可以藉由對於形成儲存器節點接觸與位元線接觸孔施行閘極構造與保證製程邊限的製程方法降低寄生電容來增加操作穩定度的半導體記憶體裝置。
根據本發明的一個面向，一種用於製造半導體記憶體裝置的方法包含：在晶胞區域的主動區域形成埋入式字元線；在晶胞區域與周邊區域中間極的下電極層形成絕緣層，如此一來絕緣層的高度大致上等於下電極層的高度；及在晶胞區域與周邊區域上提供第一傳導層以形成位元線層與上電極層。
較佳的是，該方法進一步包含蝕刻絕緣層以在晶胞區域的主動區域形成位元線接觸孔，該位元線接觸孔曝露鄰接於埋入式字元線的主動區域；及填充該位元線接觸孔以形成位元線接觸插栓。
較佳的是，該第一傳導層由向外延伸位元線接觸孔以定義位元線層來形成並提供在周邊區域的下電極層上以形成閘極的上電極。
較佳的是，該方法進一步包含在晶胞區域和周邊區域上沉積金屬阻障層，其中該第一傳導層形成在金屬阻障層上。
較佳的是，位元線層的高度與閘極之上電極的高度大致上相同。
較佳的是，在晶胞區域中形成絕緣層與在周邊區域中形成閘極的下電極層包含在晶胞區域與周邊區域中沉積絕緣層，移除沉積在周邊區域中的絕緣層並在晶胞區域中留下至少一部分的絕緣層，在晶胞區域與周邊區域上沉積第二傳導層，及移除沉積在晶胞區域上的第二傳導層以曝露提供在晶胞區域上的絕緣層，其中該保留在周邊區域的第二傳導層是周邊區域中閘極的下電極層。
較佳的是，移除該第二傳導層包括在第二傳導層上使用化學機械研磨(CMP)製程以移除在晶胞區域與周邊區域之間的高度差。
較佳的是，使用乾蝕刻製程移除該第二傳導層。
較佳的是，移除絕緣層包括：在晶胞區域與周邊區域上沉積硬遮罩層；圖案化硬遮罩層以定義位元線接觸孔；及使用圖案化之硬遮罩層來蝕刻曝露的絕緣層。
較佳的是，該方法進一步包含在第二傳導層上沉積硬遮罩層。
較佳的是，該方法進一步包含圖案化位元線層、上電極層與下電極層以形成在晶胞區域的位元線與周邊區域的閘極圖案。
根據本發明的另一個面向，一種半導體記憶體裝置，包括：形成在晶胞區域之主動區域的埋入式字元線；提供在埋入式字元線上的位元線；組構以從位元線電氣絕緣主動區域的絕緣層；及位在周邊區域的閘極圖案，該閘極圖案具有下電極與上電極；其中絕緣層的高度大致上等於閘極圖案的下電極高度。
較佳的是，位元線的高度大致上等於閘極圖案之上電極的高度。
較佳的是，該半導體記憶體裝置可以進一步包括電氣耦合主動區域與位元線的位元線接觸插栓。
較佳的是，該半導體記憶體裝置可以進一步包括提供在位元線接觸插栓與絕緣層之間及閘極圖案之上電極與下電極之間的金屬阻障層。
較佳的是，該半導體記憶體裝置可以進一步包括：連接至主動區域的儲存器節點接觸，其中形成的該位元線與該儲存器節點接觸比閘極圖案高。
較佳的是，形成在晶胞區域之埋入式字元線的下部分的通道區域在垂直方向與水平方向具有三維構造。
較佳的是，與周邊區域之閘極圖案有關的通道區域具有平面形狀。
現在將詳細參照本發明的實施例，其中的例子在隨附圖式中說明。相同的元件符號可能在圖式中從頭至尾指稱相同的部分或類似的部分。
圖2a到圖2o為根據本發明實施例說明半導體記憶體裝置與製造此裝置之方法的橫截面視圖。
參照圖2a，經由淺構槽隔離絕緣層(STI)製程，用於定義主動區域202的裝置絕緣層(例如STI層)204形成在每個晶胞區域與周邊區域中。晶胞區域是包括複數個晶胞的區域，而且該周邊區域是包括核心電路與周邊電路(例如電力供應電路、用於解碼指令與位址的電路、本地端資料線與其類似物)的區域。因為用於經由STI製程形成裝置絕緣層204的方法為習於此技術者所熟知，其中的詳細說明在這裡為了方便起見而省略。
參照圖2b，襯墊氧化物層206與襯墊氮化物層208依序沉積在每一晶胞區域與每一周邊區域的主動區域202與裝置絕緣層204上。第一硬遮罩層210形成在襯墊氮化物層208上，而且抗反射層212接著沉積以圖案化第一硬遮罩層210。在這個狀況下，第一硬遮罩層210可以由非晶碳層或其類似物形成。當形成精細圖案時，用於避免精細圖案失真的抗反射層212可以由氮氧化矽或其類似物形成。用於疊層多種材料的上述方法是用於降低在高整合之半導體記憶體裝置之精細圖案的失真等級的可能方法；然而，應該注意的是，為了製程的考量，可以使用不同的材料或是省略給定層。
參照圖2c，第一光阻層214沉積在抗反射層212上，而且使用定義字元線的遮罩來實施曝光製程，因此第一光阻層214被蝕刻。
參照圖2d，曝露的抗反射層212與第一硬遮罩層210使用圖案化的第一光阻層214作為蝕刻遮罩被蝕刻，而且該曝露的襯墊氮化物層208、襯墊氧化物層206、主動區域202與裝置絕緣層204被蝕刻以形成凹槽216。在這個狀況下，周邊區域沒有凹槽，而凹槽216形成在晶胞區域中。
如同圖2e中所示，第一傳導層218沉積在晶胞區域與周邊區域以填充凹槽216。在這個狀況下，鈦基底金屬或鎢基底金屬可以使用作為218以作為晶胞區域中的字元線。在一實施例中，第一傳導層由多晶矽製成。本實施例使用金屬作為傳導層，因為它的電阻值較低。在本實施例中，考量到矽與閘極金屬之間的能隙，具有中間的值的TiN材料首先被沉積，而接著具有低電阻值的金屬材料被沉積。
參照圖2f，第一傳導層218藉由化學機械研磨(CMP)製程平面化，因此形成在周邊區域中的第一傳導層218被移除。在第一傳導層218中實施回蝕製程，曝露包含在晶胞區域中之凹槽216的頂端區域。經由上面提到的蝕刻製程，第一傳導層218位在主動區域202的上表面下，以用於形成埋入式字元線220。在這個狀況下，凹槽216的上部分大致上被均勻曝露，因此在鄰近的電晶體之間可以保持相同的通道長度與均勻的臨界電壓。在從凹槽216的上部分蝕刻第一傳導層218之後，殘留的襯墊氮化物層208被移除。
參照圖2g，絕緣層222沉積在包括凹槽216上部分的半導體基板。該絕緣層222絕緣該埋入式字元線與其他成分元素，也預防了埋入式字元線220在包括氧化製程之各種以氧為基礎的後製程中被氧化。絕緣層222可以由氮化物層形成。在沉積完絕緣層222之後，被沉積的絕緣層222在晶胞區域與周邊區域被平面化至預定厚度。
參照圖2h，氧化物層224被沉積在絕緣層222上。
參照圖2i，在晶胞區域由遮罩所覆蓋並且曝露周邊區域之後，氧化物層224與絕緣層222從周邊區域被移除。這曝露了在周邊區域中的主動區域202。在這個狀況下，氧化物層224可以由光學微影術製程移除，而且該絕緣層222由包括H3
PO4
的溼蝕刻製程選擇性移除，對於主動區域202的上部分造成了最小損壞。
參照圖2j，多晶矽層226由用於下閘極電極的材料形成。在這個狀況下，因為只殘留在晶胞區域的絕緣層222與氧化物層224，形成在晶胞區域中的多晶矽層226與形成在周邊區域中的多晶矽層226高度有所不同。
參照圖2k，沉積在晶胞區域上的多晶矽層226被移除。為了如圖2k所示般移除多晶矽層226，可以使用以曝露晶胞區域之遮罩為基礎的光學微影術製程以用移除多晶矽層226的方法，或者可以使用移除在晶胞區域與周邊區域之間高度差的化學機械研磨(CMP)製程。在這個狀況下，沉積在晶胞區域上的多晶矽層226被移除，而沉積在周邊區域上的多晶矽層226維持均勻厚度。
形成在周邊區域的多晶矽層226被用來作為在稍後建構閘極圖案的下電極；但是要調整N-型或P-型閘極的密度是困難的。因此，使用光學微影術製程以移除沉積在晶胞區域之多晶矽層226的製程會比CMP製程較佳，因為CMP製程在預測多晶矽層226的厚度上會有困難。
參照圖2I，第二硬遮罩層228形成在晶胞區域的氧化物層224上與周邊區域的多晶矽層226上。此後，第二硬遮罩層228由以定義將形成在晶胞區域中之位元線接觸插栓之遮罩為基礎的光學微影術製程來加以圖案化。
參照圖2m，曝露在晶胞區域中的氧化物層224與絕緣層222使用圖案化的第二硬遮罩層228作為蝕刻遮罩來蝕刻，因此位在氧化物層224之間的主動區域202之上部分被曝露出來。之後，殘留的第二硬遮罩層228被移除。在這個狀況下，形成在周邊區域的第二硬遮罩層228被完全移除，因此多晶矽層226的上部分被曝露。
參照圖2n，金屬阻障層230沉積在晶胞區域與周邊區域上，而金屬層232形成在金屬阻障層230上。在後續的熱製程中，矽化物形成在金屬阻障層230與主動區域202之間的介面，因此金屬阻障層230可以改善接觸電阻值。在這個狀況下，金屬阻障層230可以由金屬材料形成，舉例來說像是TiN、TaN、WN或其類似物。金屬層232可以施用具有低電阻值的鎢基底或鈦基底金屬(例如W、Wsix
或TiSix
)作為具有形成在周邊區域中的閘極圖案的上電極，因此閘極圖案的上電極可以由鎢基底或鈦基底金屬形成。硬遮罩層234，例如氮化物層，沉積在金屬層232上。
參照圖2o，位元線被定義在晶胞區域。在圖2o的一部分(i)中說明的單晶胞區域橫截面視圖與在圖2o的另一部分(ii)中說明的另一個單晶胞區域橫截面視圖從沿著相差90度的切線之相同區域獲得。使用定義閘極圖案的遮罩來蝕刻硬遮罩氮化物層234、金屬層232、金屬阻障層230、氧化物層224、絕緣層222與多晶矽層226。經由上面提到的蝕刻製程，位元線接觸插栓244與由金屬層232組成的位元線246形成在晶胞區域上；而由多晶矽層226組成的閘極圖案238、金屬阻障層230與金屬層232形成在周邊區域中。
圖3為說明由圖2a到圖2o之半導體製造方法形成之半導體記憶體裝置的晶胞區域的觀念圖。
參照圖3，半導體記憶體裝置包括包含在主動區域202中的埋入式字元線220、連接至主動區域202的位元線246、用於將電容(沒有顯示)連接至晶胞區域中之主動區域202的儲存器節點接觸242。參照圖2o，半導體記憶體裝置也包括由在周邊區域中之上電極與下電極組成之閘極圖案238。位元線246被形成以具有和閘極圖案238之上電極一樣的高度，而位元線接觸插栓244被形成以具有和閘極圖案238之下電極一樣的高度。
與圖1b的位元線接觸插栓164相比，在半導體記憶體裝置之晶胞區域中的位元線接觸插栓244可以降低接觸電阻值，因為位元線接觸插栓244的高度低於位元線接觸插栓164的高度。進一步來說，在半導體記憶體裝置之晶胞區域的位元線接觸插栓244可以具有比圖1c中之位元線接觸插栓194更小的寄生電容值，因為位元線接觸插栓244與埋入式字元線220之間的距離比圖1c中位元線接觸插栓194與閘極圖案180之間的距離還長，而位元線接觸插栓244與儲存器節點接觸242之間的實際距離變得比較長，不像圖1c中的傳統半導體記憶體裝置，也就是說，在位元線接觸插栓244與儲存器節點接觸242之間的鄰近區域不見了。結果該感測放大器輕易地偵測到資料，因此操作邊限增加了。
此外，在本發明中，位元線接觸插栓244與位元線245由相同金屬材料形成，而傳統半導體記憶體裝置的位元線接觸插栓194由多晶矽層形成，而且被用作形成在周邊區域中閘極圖案之下電極的成分材料。
更進一步來說，根據本發明用於製造半導體記憶體裝置的上面提到的方法不需要如同在圖1b中形成位元線接觸插栓164的製程一樣蝕刻厚絕緣層，因此形成位元線接觸插栓244的製程邊限增加了。換句話說，當包括複數個電極的閘極圖案形成在周邊區域中時，本發明保證了在下電極形成之後位元線接觸插栓將形成的區域，並且接著同時形成上電極、位元線接觸插栓與位元線，因此增加了製造位元線接觸插栓的製程邊限。
從上述說明顯而易見的是，本發明的各種實施例以埋入式構造的形式組構了包含在高整合半導體記憶體裝置中之晶胞陣列的字元線，以降低在字元線與其他成分元件(例如位元線)之間的寄生電容值，因此增加了允許感測放大器輕易偵測經由位元線傳輸之資料的操作邊限。
此外，根據本發明之半導體記憶體裝置使用被用以形成形成在周邊區域中之閘極圖案之上電極的金屬形成在晶胞區域中的位元線與位元線接觸插栓，因此在晶胞區域中位元線與儲存器節點接觸之間的實際距離增加了，導致寄生電容值降低。
更進一步來說，根據本發明實施例之半導體記憶體裝置包括了在晶胞區域中的埋入式閘極構造，並且保證了形成儲存器節點接觸與位元線接觸插栓的製程邊限，因此降低了位元線整體產生的寄生電容值。
本發明的上述實施例為解釋性的而非限制性的。各種替代物與等效物都是可能的。本發明不受限於這裡說明的沉積型式、蝕刻拋光與圖案化步驟。本發明也不受限於任何特定型式的半導體裝置。舉例來說，本發明可以用動態隨機存取記憶體(DRAM)裝置或非依電性記憶體裝置來施行。就本揭示觀點而言，其他增加、減少或修改是顯而易見的，並且意圖落在隨附圖式的範疇中。
102．．．主動區域
110．．．閘極圖案
112．．．下閘極電極
114．．．上閘極電極
116．．．閘極硬遮罩層
118．．．閘極間隔物
122．．．儲存器節點接觸
124．．．位元線接觸
126．．．位元線
128．．．位元線硬遮罩層
142．．．主動區域
150．．．閘極圖案
152．．．閘極電極
156．．．閘極硬遮罩層
162．．．儲存器節點接觸
164．．．位元線接觸
165．．．絕緣層
166．．．位元線
168．．．位元線硬遮罩層
172．．．主動區域
180．．．閘極圖案
182．．．閘極電極
186．．．閘極硬遮罩層
192．．．儲存器節點接觸
194．．．位元線接觸
196．．．位元線
198．．．位元線硬遮罩層
202．．．主動區域
204．．．裝置絕緣層
206．．．襯墊氧化物層
208．．．襯墊氮化物層
210．．．第一硬遮罩層
212．．．反射預防層
214．．．第一光阻層
216．．．凹槽
218．．．第一傳導層
220．．．埋入式字元線
222．．．絕緣層
224．．．氧化物層
226．．．多晶矽層
228．．．第二硬遮罩層
230．．．金屬阻障層
232．．．金屬層
234．．．硬遮罩氮化物層
238．．．閘極圖案
242．．．儲存器節點接觸
244．．．位元線接觸
246．．．位元線
圖1a到圖1c為說明傳統半導體記憶體裝置之晶胞區域及問題的觀念圖。
圖2a到圖2o為根據本發明實施例說明半導體記憶體裝置與製造此裝置之方法的橫截面視圖。
圖3為說明由圖2a到圖2o之半導體製造方法形成之半導體記憶體裝置的晶胞區域的觀念圖。
202．．．主動區域
204．．．裝置絕緣層
206．．．襯墊氧化物層
220．．．埋入式字元線
222．．．絕緣層
224．．．氧化物層
226．．．多晶矽層
230．．．金屬阻障層
232．．．金屬層
234．．．硬遮罩氮化物層
238．．．閘極圖案
244．．．位元線接觸
246．．．位元線
Claims (19)
- 一種用於製造半導體記憶體裝置的方法，包含：在晶胞區域的主動區域形成埋入式字元線；在晶胞區域中形成絕緣層與在周邊區域中形成閘極的下電極層，如此一來絕緣層的高度大致上等於下電極層的高度；及在晶胞區域與周邊區域上提供第一傳導層以形成位元線層與上電極層。
- 根據申請專利範圍第1項所述之方法，進一步包含：蝕刻絕緣層以在晶胞區域的主動區域形成位元線接觸孔，該位元線接觸孔曝露鄰接於埋入式字元線的主動區域；及填充該位元線接觸孔以形成位元線接觸插栓。
- 根據申請專利範圍第2項所述之方法，其中該第一傳導層由向外延伸位元線接觸孔以定義位元線層來形成並提供在周邊區域的下電極層上以形成閘極的上電極。
- 根據申請專利範圍第2項所述之方法，進一步包含：在晶胞區域和周邊區域上沉積金屬阻障層，其中該第一傳導層形成在金屬阻障層上。
- 根據申請專利範圍第1項所述之方法，其中位元線層的高度與閘極之上電極層的高度大致上相同。
- 根據申請專利範圍第1項所述之方法，其中在晶胞區域中形成絕緣層與在周邊區域中形成閘極的下電極層包含：在晶胞區域與周邊區域中沉積絕緣層；移除沉積在周邊區域中的絕緣層並在晶胞區域中留下至少一部分的絕緣層；在晶胞區域與周邊區域上沉積第二傳導層；及移除沉積在晶胞區域上的第二傳導層以曝露提供在晶胞區域上的絕緣層，其中保留在周邊區域的第二傳導層是在周邊區域中閘極的下電極層。
- 根據申請專利範圍第6項所述之方法，其中移除該第二傳導層包括：在第二傳導層上使用化學機械研磨(CMP)製程以移除在晶胞區域與周邊區域之間的高度差。
- 根據申請專利範圍第6項所述之方法，其中使用乾蝕刻製程移除該第二傳導層。
- 根據申請專利範圍第6項所述之方法，其中移除絕緣層包括：在晶胞區域與周邊區域上沉積硬遮罩層；圖案化硬遮罩層以定義位元線接觸孔；及使用圖案化之硬遮罩層來蝕刻曝露的絕緣層。
- 根據申請專利範圍第6項所述之方法，進一步包含：在第二傳導層上沉積硬遮罩層。
- 根據申請專利範圍第1項所述之方法，進一步包含：圖案化位元線層、上電極層與下電極層以形成在晶胞區域的位元線與周邊區域的閘極圖案。
- 根據申請專利範圍第1項所述之方法，其中位元線層的高度與上電極層的高度大致上相同。
- 一種半導體記憶體裝置，包含：形成在晶胞區域之主動區域的埋入式字元線；提供在埋入式字元線上的位元線；組構以從位元線電氣絕緣主動區域的絕緣層；及位在周邊區域的閘極圖案，該閘極圖案具有下電極與上電極；其中絕緣層的高度大致上等於閘極圖案的下電極高度。
- 根據申請專利範圍第13項所述之半導體記憶體裝置，其中該位元線的高度大致上等於閘極圖案之上電極的高度。
- 根據申請專利範圍第13項所述之半導體記憶體裝置，進一步包含：電氣耦合主動區域與位元線的位元線接觸插栓。
- 根據申請專利範圍第15項所述之半導體記憶體裝置，進一步包含：提供在位元線接觸插栓與絕緣層之間及閘極圖案之上電極與下電極之間的金屬阻障層。
- 根據申請專利範圍第13項所述之半導體記憶體裝置，進一步包含：連接至主動區域的儲存器節點接觸，其中形成的位元線與儲存器節點接觸比閘極圖案高。
- 根據申請專利範圍第13項所述之半導體記憶體裝置，其中形成在晶胞區域中之埋入式字元線的下部分的通道區域在垂直方向與水平方向具有三維構造。
- 根據申請專利範圍第13項所述之半導體記憶體裝置，其中與周邊區域之閘極圖案有關的通道區域具有平面形狀。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090036063A KR101077290B1 (ko) | 2009-04-24 | 2009-04-24 | 반도체 기억 장치 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201039408A TW201039408A (en) | 2010-11-01 |
| TWI462229B true TWI462229B (zh) | 2014-11-21 |
Family
ID=42991349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098123880A TWI462229B (zh) | 2009-04-24 | 2009-07-15 | 半導體記憶體裝置及製造此裝置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7928504B2 (zh) |
| KR (1) | KR101077290B1 (zh) |
| CN (1) | CN101872745A (zh) |
| TW (1) | TWI462229B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI710108B (zh) * | 2015-08-03 | 2020-11-11 | 南韓商Ｓｋ海力士系統集成電路有限公司 | 金屬氧化物半導體傳輸電晶體和包括其之位準移位器 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101119774B1 (ko) * | 2009-08-11 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| KR101102766B1 (ko) * | 2009-09-18 | 2012-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101186033B1 (ko) * | 2009-09-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 기억 장치 및 그의 제조 방법 |
| KR101607265B1 (ko) * | 2009-11-12 | 2016-03-30 | 삼성전자주식회사 | 수직 채널 트랜지스터의 제조방법 |
| KR101096875B1 (ko) * | 2009-12-09 | 2011-12-22 | 주식회사 하이닉스반도체 | 매립 게이트를 갖는 반도체 소자 제조 방법 |
| KR101116361B1 (ko) * | 2010-02-26 | 2012-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| KR101205067B1 (ko) * | 2010-04-27 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성방법 |
| KR101186038B1 (ko) * | 2010-11-26 | 2012-09-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| US8288261B1 (en) * | 2011-04-25 | 2012-10-16 | Nanya Technology Corporation | Method for preparing contact plug structure |
| KR20120121722A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| US20120292716A1 (en) * | 2011-05-17 | 2012-11-22 | Nanya Technology Corporation | Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof |
| KR20130023995A (ko) * | 2011-08-30 | 2013-03-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조방법 |
| KR101887144B1 (ko) * | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR101882360B1 (ko) | 2012-03-20 | 2018-07-26 | 삼성전자주식회사 | 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법 |
| KR101991943B1 (ko) | 2012-11-13 | 2019-06-25 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102101407B1 (ko) * | 2013-03-14 | 2020-04-16 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| CN103390609B (zh) * | 2013-07-24 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104934530B (zh) * | 2014-03-19 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| KR20150123030A (ko) * | 2014-04-24 | 2015-11-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN105304552B (zh) * | 2014-05-30 | 2018-01-26 | 华邦电子股份有限公司 | 埋入式字线及其隔离结构的制造方法 |
| KR102269228B1 (ko) * | 2014-07-31 | 2021-06-25 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR102321390B1 (ko) * | 2014-12-18 | 2021-11-04 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US10128251B2 (en) * | 2016-09-09 | 2018-11-13 | United Microelectronics Corp. | Semiconductor integrated circuit structure and method for forming the same |
| CN107968073B (zh) * | 2016-10-20 | 2020-10-09 | 联华电子股份有限公司 | 埋入式字符线的制作方法 |
| CN108231690A (zh) * | 2016-12-22 | 2018-06-29 | 联华电子股份有限公司 | 动态随机存取存储器元件的形成方法 |
| CN109244090B (zh) * | 2017-07-11 | 2022-04-19 | 联华电子股份有限公司 | 半导体存储装置的制作方法 |
| CN107946302A (zh) * | 2017-12-06 | 2018-04-20 | 睿力集成电路有限公司 | 半导体存储器及其制造方法 |
| KR102525163B1 (ko) | 2018-05-15 | 2023-04-24 | 삼성전자주식회사 | 집적회로 소자 |
| TWI671885B (zh) * | 2018-08-16 | 2019-09-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| CN109755242B (zh) * | 2019-02-03 | 2021-01-29 | 中国科学院微电子研究所 | 半导体装置及其制造方法及包括该装置的电子设备 |
| CN111785718B (zh) * | 2019-04-03 | 2023-03-17 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| US11158499B2 (en) * | 2020-03-09 | 2021-10-26 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor component and method for fabricating the same |
| CN113539971B (zh) * | 2020-04-10 | 2022-12-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN113540027B (zh) * | 2020-04-14 | 2024-04-05 | 中国科学院微电子研究所 | 位线结构、其制作方法、半导体存储器及电子设备 |
| KR20220082565A (ko) | 2020-12-10 | 2022-06-17 | 삼성전자주식회사 | 반도체 메모리 소자 |
| CN112802843B (zh) * | 2021-01-28 | 2023-06-09 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN115188760B (zh) * | 2021-04-02 | 2024-05-21 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034408B1 (en) * | 2004-12-07 | 2006-04-25 | Infineon Technologies, Ag | Memory device and method of manufacturing a memory device |
| US20080102578A1 (en) * | 2006-10-27 | 2008-05-01 | Till Schlosser | Manufacturing method for an integrated semiconductor structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843716B1 (ko) * | 2007-05-18 | 2008-07-04 | 삼성전자주식회사 | 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자 |
-
2009
- 2009-04-24 KR KR1020090036063A patent/KR101077290B1/ko active IP Right Grant
- 2009-06-29 US US12/494,243 patent/US7928504B2/en active Active
- 2009-07-15 TW TW098123880A patent/TWI462229B/zh active
- 2009-07-20 CN CN200910161311.5A patent/CN101872745A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034408B1 (en) * | 2004-12-07 | 2006-04-25 | Infineon Technologies, Ag | Memory device and method of manufacturing a memory device |
| US20080102578A1 (en) * | 2006-10-27 | 2008-05-01 | Till Schlosser | Manufacturing method for an integrated semiconductor structure |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI710108B (zh) * | 2015-08-03 | 2020-11-11 | 南韓商Ｓｋ海力士系統集成電路有限公司 | 金屬氧化物半導體傳輸電晶體和包括其之位準移位器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7928504B2 (en) | 2011-04-19 |
| KR20100117361A (ko) | 2010-11-03 |
| KR101077290B1 (ko) | 2011-10-26 |
| CN101872745A (zh) | 2010-10-27 |
| TW201039408A (en) | 2010-11-01 |
| US20100270602A1 (en) | 2010-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI462229B (zh) | 半導體記憶體裝置及製造此裝置的方法 | |
| TWI460821B (zh) | 半導體元件及其製造方法 | |
| US6391736B1 (en) | Method for fabricating a capacitor of a semiconductor device and a capacitor made thereby | |
| US8298893B2 (en) | Method for manufacturing semiconductor device having multi-layered contact | |
| JP5102767B2 (ja) | サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル | |
| US20060255384A1 (en) | Memory device and method of manufacturing the same | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| KR100689712B1 (ko) | 반도체 메모리 소자의 제조방법 및 그 구조 | |
| US8164140B2 (en) | Method for fabricating semiconductor memory device | |
| KR100448719B1 (ko) | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 | |
| JP2001257325A (ja) | 半導体記憶装置及びその製造方法 | |
| US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
| US20100148228A1 (en) | Semiconductor and manufacturing method of the same | |
| US8618605B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3449414B2 (ja) | 半導体メモリ素子のキャパシタ製造方法 | |
| US8685852B2 (en) | Method of forming metal line of semiconductor device | |
| US6277717B1 (en) | Fabrication method for a buried bit line | |
| US20130193518A1 (en) | Semiconductor devices having double-layered metal contacts and methods of fabricating the same | |
| KR100849818B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20060055792A (ko) | 반도체 소자의 제조방법 | |
| JP2006060056A (ja) | 半導体記憶装置の製造方法および当該半導体記憶装置 | |
| KR20060091599A (ko) | 랜딩 패드를 갖는 반도체 소자 및 그 제조방법 | |
| KR20020070597A (ko) | 반도체 소자의 제조방법 | |
| JP2000004007A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20060039754A (ko) | 반도체 소자 제조 방법 |