CN112802843B - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN112802843B CN112802843B CN202110119314.3A CN202110119314A CN112802843B CN 112802843 B CN112802843 B CN 112802843B CN 202110119314 A CN202110119314 A CN 202110119314A CN 112802843 B CN112802843 B CN 112802843B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- conductive layer
- region
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 230000002093 peripheral effect Effects 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000005468 ion implantation Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 62
- 238000002955 isolation Methods 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000137 annealing Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 212
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其形成方法。本发明提供的形成方法中，优先在阵列区中制备位线的第一导电层，之后再在周边区中形成栅极结构的第二导电层，以改善位线的第一导电层中容易产生有空隙的问题，进而避免金属层中的金属扩散至第一导电层的空隙中。并且，本发明提供的形成方法中，在执行离子注入区的热退火工艺时，由于位线的第一导电层覆盖整个阵列区的衬底表面，从而可有效避免同一结构层中的不同材料之间由于热膨胀而相互挤压变形的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。
背景技术
存储器(例如，动态随机存取存储器DRAM)包括用于存储数据的存储单元阵列，以及位于所述存储单元阵列外围的周边电路。其中，所述存储单元阵列由多个呈阵列排布的存储单元构成，并通过位线和字线选通相应的存储单元。
在目前的存储器的制备过程中，为了简化工艺并节省成本，通常是将存储单元阵列和周边电路的制备过程相互结合。例如，参考图1a～图1d所示，现有的存储器的制备方法可包括如下步骤。
第一步骤，具体参考图1a所示，提供衬底10，所述衬底10具有阵列区10A和周边区10B，并在所述衬底10上形成周边电路的第一导电材料层30，所述第一导电材料层30覆盖所述阵列区10A和所述周边区10B，并对所述第一导电材料层30执行离子注入工艺。
需要说明的是，由于周边电路的第一导电材料层30通常会进行离子注入工艺，因此，为了避免离子注入工艺对阵列区10A造成影响，会相对于阵列区10A中的第二导电材料层而优先制备周边电路的第一导电材料层30，并使周边电路的第一导电材料层30还覆盖所述阵列区10A，以保护所述阵列区10A。
第二步骤，继续参考图1a所示，依次刻蚀阵列区10A中的第一导电材料层30至所述衬底10中，以形成位线接触窗20a。如此，形成的所述位线接触窗20a的深度即至少包括第一导电材料层30的厚度和衬底10的内陷深度。
此时，位于阵列区10A中第一导电材料层30仍被保留，以用于在后续的研磨工艺中构成研磨停止层，实现阵列区10A中用于形成位线接触的第二导电材料层的自对准填充。
第三步骤，具体参考图1b所示，形成位线的第二导电材料层20，所述第二导电材料层20填充所述位线接触窗20a。如上所述，由于所述位线接触窗20a的深度至少包括第一导电材料层20的厚度和衬底内陷的深度，从而具备较大的深度，进而在填充所述第二导电材料层20时，即会使得填充在位线接触窗20a中的第二导电材料层中易产生有空隙20b。
第四步骤，具体参考图1c所示，执行平坦化工艺，以研磨停止至所述第一导电材料层30。此时，即可去除第一导电材料层顶表面上的第二导电材料层，并将填充在位线接触窗20a中的第二导电材料层自对准的保留下，以用于构成位线接触21。
第五步骤，具体参考图1d所示，在所述衬底10上形成金属层40，所述金属层40覆盖所述第一导电材料层30和第二导电材料层20，并对周边区10B中的金属层40和第一导电材料层30执行图形化工艺，以形成晶体管器件的栅极结构。
第六步骤，继续参考图1d所述，对周边区10B执行离子注入工艺和热退火工艺，以形成离子注入区在所述栅极结构两侧的衬底10中，如此，以在周边区10B中形成晶体管器件。
然而，由于第一导电材料层和第二导电材料层通常采用不同的材料形成，具备不同的膨胀系数，进而在高温的热退火工艺的过程中，常常会在阵列区10A中发生第一导电材料层30在高温下热膨胀而发现变形(例如，第一导电材料层30面对金属层40的表面容易变形而呈现为不平整表面)。此外，在高温下还会使得金属层40中的金属容易扩散至第二导电材料层的空隙20b中，进而影响所形成的位线的性能。
发明内容
本发明的目的在于提供一种存储器的形成方法，以改善所制备出的位线的性能。
为解决上述技术问题，本发明提供一种存储器的形成方法，包括：
提供一衬底，所述衬底具有阵列区和周边区，所述阵列区中形成有多个有源区；
形成多个位线接触窗在所述衬底的阵列区中，所述位线接触窗暴露出至少部分出所述有源区；
形成第一导电层在所述阵列区中，以填充所述位线接触窗并覆盖所述衬底的顶表面；
形成第二导电层在所述周边区中，包括：形成导电材料层在所述阵列区和所述周边区中，并对所述导电材料层执行第一离子注入工艺，之后，去除所述阵列区中的导电材料层；
形成金属层在所述第一导电层和所述第二导电层的顶表面上，并图形化所述周边区中的金属层和第二导电层，以形成至少一个栅极结构；
对所述栅极结构两侧的衬底执行第二离子注入工艺和热处理工艺，以形成离子注入区在所述栅极结构两侧的衬底中；以及，
图形化所述阵列区中的金属层和第一导电层，以形成多条位线。
可选的，所述周边区中定义有N型晶体管区和P型晶体管区；以及，在形成所述第二导电层时，对N型晶体管区中的导电材料层进行N型离子注入，对P型晶体管区中的导电材料层进行P型离子注入。
可选的，所述第一导电层的材料包括多晶硅。以及，用于形成第二导电层的所述导电材料层的材料例如包括非晶硅。
可选的，所述金属层的材料包括钨。
可选的，在形成所述金属层之前，还包括：形成金属氮化物层在所述第一导电层和所述第二导电层的顶表面上。
可选的，在形成所述金属层之后，还包括：在所述金属层上形成遮蔽层，并依次图形化所述周边区中的所述遮蔽层、所述金属层和所述第二导电层，以形成所述栅极结构。
可选的，形成所述栅极结构还包括：形成隔离侧墙在所述栅极结构的侧壁上。
本发明的又一目的在于提供一种采用如上所述的形成方法制备的存储器，包括：
衬底，所述衬底具有阵列区和周边区，所述阵列区中形成有多个有源区；
多条位线，形成在所述阵列区中并与相应的有源区相交，并且还填充所述位线和所述有源区相交的位线接触窗，其中，所述位线包括第一导电层和金属层，所述第一导电层位于所述位线接触窗中并向上延伸至衬底顶表面上；以及，
至少一个晶体管器件，形成在周边区中，所述晶体管器件包括位于衬底上的栅极结构和所述栅极结构两侧的衬底中的离子注入区，其中，所述栅极结构包括第二导电层和金属层，所述第二导电层为离子注入后的导电材料层。
可选的，所述周边区中的晶体管器件包括N型晶体管和P型晶体管，所述N型晶体管其栅极结构的第二导电层中包括N型离子，所述P型晶体管其栅极结构的第二导电层中包括P型离子。
在本发明提供的存储器的形成方法中，优先在阵列区中制备位线的底层导电层(第一导电层)，之后再在周边区中形成栅极结构的底层导电层(第二导电层)，使得位线的底层导电层仅需要填充较浅的位线接触窗，避免了在位线的底层导电层中产生有空隙，基于此，则在后续的高温制程中即能够避免金属层中的金属扩散至底层导电层的空隙中。并且，本发明提供的形成方法中，在执行高温制程(例如，离子注入区的热退火工艺)时，由于位线的底层导电层覆盖整个阵列区的衬底表面，从而可有效避免同一结构层中的不同材料之间由于热膨胀而相互挤压变形的问题。因此，基于本发明提供的形成方法所制备出的存储器其位线相应的具备较好的性能。
附图说明
图1a～图1d为现有的一种存储器的形成方法在其制备过程中的结构示意图。
图2为本发明一实施例中的存储器的形成方法流程示意图。
图3a～图3g为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10-衬底；
10A-阵列区；
10B-周边区；
20-第二导电材料层；
20a-位线接触窗；
20b-空隙；30-第一导电材料层；
40-金属层；100-衬底；100A-阵列区；
100B-周边区；
110-隔离结构；
120-隔离层；
200a-位线接触窗；
200-第一导电层；
310-氧化层；
300a-第二导电材料层；
300-第二导电层；
400-金属氮化物层；
500-金属层；
600-遮蔽层；
700-隔离侧墙；
GT-栅极结构；
BL-位线；
S/D1-第一源/漏区；S/D2-第二源/漏区。
具体实施方式
以下结合附图2和图3a～图3g，以及具体实施例对本发明提出的存储器及其形成方法作进一步详细说明，其中图2为本发明一实施例中的存储器的形成方法流程示意图，图3a～图3g为本发明一实施例中的存储器的形成方法在其制备过程中的结构示意图。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先执行步骤S100，具体参考图3a所示，提供一衬底100，所述衬底100具有阵列区100A和周边区100B。所述阵列区100A用于制备存储器的存储单元阵列，以及所述周边区100B用于形成存储器的周边电路。
进一步的，所述衬底100的阵列区100A中形成有多个有源区。具体的，可以在所述衬底100中形成多个隔离结构110，以界定出多个所述有源区。以及，所述有源区中形成有第一源/漏区S/D1和第二源/漏区S/D2。
此外，在所述衬底100的阵列区100A中还形成有多条字线WL(图中未示出)，所述字线沿着第二方向(X方向)延伸并和相应的有源区相交，并且所述有源区中的所述第一源/漏区S/D1和所述第二源/漏区S/D2分别设置在所述字线WL的两侧。
继续参考图3a所示，所述周边区100B位于所述阵列区100A的外围，并且所述周边区100B中定义有至少一个周边电路有源区。同样的，可以在所述衬底100的周边区100B中形成多个隔离结构110，以界定出所述周边电路有源区。
进一步的，所述周边电路有源区可用于形成晶体管器件，例如，N型晶体管和P型晶体管。本实施例中，所述周边区100B中定义有N型晶体管区和P型晶体管区，以及相邻的周边电路有源区利用隔离结构110相互间隔。
接着执行步骤S200，继续参考图3a所示，形成多个位线接触窗200a在所述阵列区100A的衬底100中，所述位线接触窗200a暴露出至少部分有源区。本实施例中，所述位线接触窗200a暴露出至少部分所述第一源/漏区S/D1。
具体的，可通过刻蚀所述阵列区100A的衬底100，以形成内嵌至所述衬底100中的位线接触窗200a。进一步的方案中，在刻蚀所述衬底100之前，还包括：至少在阵列区100A的衬底顶表面上形成隔离层120，以覆盖所述有源区，相应的覆盖所述第一源/漏区S/D1和第二源/漏区S/D2。基于此，在刻蚀所述衬底以形成位线接触窗200a时，所述位线接触窗200a即相应的贯穿所述隔离层120并内陷至所述衬底100。
根据图1a和图3a可知，与传统工艺中优先形成外围电路的掺杂导电材料层之后再刻蚀形成位线接触窗相比，本实施例中优先形成位线接触窗200a，从而可大大降低位线接触窗200a的深度(本实施例中的位线接触窗200a的深度即包括：内陷至衬底中的深度和隔离层120的厚度)，进而有利于提高位线的导电材料层在位线接触窗200a中的填充性能。
接着执行步骤S300，继续参考图3b所示，形成第一导电层200在所述阵列区100A中，以填充所述位线接触窗200a并覆盖所述衬底100的顶表面。
具体的，所述第一导电层200的形成方法包括：形成第一导电材料层在所述衬底100上，之后去除所述第一导电材料层中位于所述周边区100B中的部分，而位于所述阵列区100A中的第一导电材料层即构成所述第一导电层200。其中，所述第一导电层200的材料可包括多晶硅。其他的方案中，所述第一导电层200的形成方法还可以是：利用一光罩遮挡所述周边区100B，进而在所述阵列区100A中形成所述第一导电层200。
需要说明的是，相对于周边电路中掺杂的第二导电层而言，本实施例中优先制备存储单元阵列中位线的第一导电层200。如此一来，一方面可以有效降低位线接触窗200a的深度，提高第一导电层200在位线接触窗中的填充性能，避免在第一导电层200中产生有空隙；另一方面，还可使得用于形成位线的第一导电层200和用于形成周边电路的第二导电层300不会并排设置在阵列区100A的同一结构层中，有效改善阵列区100A中出现由于不同膨胀系数的材料所引起的材料层变形的问题。
接着执行步骤S400，具体参考图3c和图3d所示，形成第二导电层300在所述周边区100B中。所述第二导电层300可用于形成晶体管器件的栅极结构GT。
本实施例中，在形成所述第二导电层300之前，还包括：形成氧化层310所述周边区100B的衬底100上。其中，所述氧化层310具体可采用原位水汽生长工艺(ISSG)形成，此时，在所述阵列区100A中的第一导电层200的顶表面上也会相应的形成一氧化层310。
进一步的，所述第二导电层300的形成方法可包括如下步骤。
第一步骤，参考图3c所示，形成第二导电材料层300a在所述阵列区100A和所述周边区100B中。其中，所述第二导电材料层300a的材料例如包括非晶硅。
第二步骤，继续参考图3c所示，对所述第二导电材料层300a执行第一离子注入工艺以形成掺杂的第二导电层300。其中，所述第一离子注入工艺的离子注入类型可根据需形成的晶体管类型对应调整。例如，针对N型晶体管而言，则可选择注入N型离子；以及，针对P型晶体管而言，则可选择注入P型离子。
此外，本实施例的周边区100B中定义有N型晶体管区和P型晶体管区，因此可以对N型晶体管区中的第二导电材料层300a和P型晶体管区中的第二导电材料层300a分别执行N型离子注入和P型离子注入。
如图3c所示，由于阵列区100A中的第二导电材料层300a覆盖所述第一导电层200，因此在第一离子注入的过程中可基于所述第二导电材料层300a的阻挡保护下，避免对第一导电层200造成影响。
进一步的方案中，在对所述第二导电材料层300a执行所述第一离子注入工艺之后，还包括执行热退火工艺(具体可以为快速热退火工艺RTP)，以激活注入离子，并修复离子注入工艺所造成的损伤。
第三步骤，参考图3d所示，去除所述阵列区100A中的第二导电材料层300a。本实施例中，还去除阵列区100A中其第一导电层200顶表面上的氧化层310。
接着执行步骤S500，具体参考图3e所示，形成金属层500在所述第一导电层200和所述第二导电层300的顶表面上，并图形化所述周边区100B中的金属层500和第二导电层300，以形成至少一个栅极结构GT。
本实施例中，在形成所述金属层500之前，还包括形成金属氮化物层400在所述第一导电层200和所述第二导电层300的顶表面上。以及，进一步的将所述金属层500形成在所述金属氮化物层400上，其中，所述金属氮化物层400的材料例如包括氮化钛，所述金属层500的材料例如包括钨。
进一步的，在对周边区100B执行图形化之前，还包括形成遮蔽层600在所述阵列区100A和所述周边区100B中，所述遮盖层600覆盖所述金属层500。其中，所述遮蔽层600的材料例如包括氮化硅。
继续参考图3e所示，对周边区100B进行图形化的过程可以为：在所述遮蔽层600上形成掩模层，并以所述掩模层为掩模依次刻蚀所述遮蔽层600、所述金属层500、所述金属氮化物层400和所述第二导电层300，以形成所述栅极结构GT。
本实施例中，形成所述栅极结构GT还包括：形成隔离侧墙700在所述栅极结构GT的侧壁上。其中，所述隔离侧墙700可以为单层或者多层。
接着执行步骤S600，具体参考图3f所示，对所述栅极结构GT两侧的衬底执行第二离子注入工艺和热处理工艺，以形成离子注入区在所述栅极结构GT两侧的衬底100中，所述离子注入区可用于构成晶体管器件的源漏区。其中，所述第二离子注入工艺的离子注入类型根据需形成的晶体管类型对应调整。例如，针对N型晶体管而言，则可选择注入N型离子；以及，针对P型晶体管而言，则可选择注入P型离子。
以及，在执行所述第二离子注入工艺之后，通过所述热退火工艺对注入的离子进行激活并修复离子注入所造成的注入损伤。需要说明的是，在阵列区100A中，所述第一导电层200可以较好的填充位线接触窗，使得第一导电层200中不会产生有空隙，进而在执行所述热退火工艺时，即可有效缓解金属层500中的金属扩散至所述第一导电层200中。并且，在所述阵列区100A中，同一结构层中均形成的是第一导电层200，从而可避免不同材料在高温条件下发生膨胀而相互挤压变形的问题。
接着执行步骤S700，具体参考图3g所示，图形化所述阵列区100A中的金属层500和第一导电层200，以形成多条位线BL。本实施例中，对阵列区100A进行图形化的过程即为：依次刻蚀阵列区100A中的遮蔽层600、金属层500、金属氮化物层400和第一导电层200。
进一步的，在对所述阵列区100A进行图形化之后，还包括：形成隔离侧墙700在所述位线BL的侧壁。其中，所述隔离侧墙700可以为单层或者多层。本实施例中，所述位线BL在垂直于其延伸方向上的宽度尺寸小于所述位线接触窗的宽度尺寸，并使所述隔离侧墙700还填充所述位线接触窗。
基于如上所述的形成方法，以下对所制备出的存储器的结构进行说明，具体可参考图3g所示，所述存储器包括位于阵列区100A中存储单元阵列和位于周边区100B中的周边电路，所述周边电路包括晶体管器件。
具体的，所述存储器包括衬底100，所述衬底100具有阵列区100A和周边区100B。以及，所述阵列区100A中还形成有多个有源区，所述有源区中形成有存储单元。
所述存储器的阵列区100A中具有多条位线BL。所述位线BL位于所述衬底100的阵列区100A中并与相应的有源区相交，并且还填充所述位线BL和所述有源区相交的位线接触窗200a。即，所述位线BL和所述有源区相交的衬底中形成有位线接触窗200a，所述位线BL填充所述位线接触窗200a。
其中，所述位线BL包括依次堆叠设置的第一导电层200和金属层500，所述第一导电层200形成在所述位线接触窗200a中并向上延伸至衬底顶表面上，并且所述第一导电层200还在其延伸方向上延伸覆盖衬底表面。本实施例中，所述位线BL还包括位于所述第一导电层200和所述金属层500之间的金属氮化物层400、以及覆盖所述金属层500顶表面的遮蔽层600。此外，所述位线BL的侧壁上还形成有隔离侧墙700。
继续参考图3g所示，所述存储器的周边区100B中设置有至少一个晶体管器件，所述晶体管器件包括位于衬底表面上的栅极结构GT和栅极结构两侧的衬底中的离子注入区，所述离子注入区用于构成晶体管器件的源漏区。其中，所述栅极结构GT包括依次堆叠设置的第二导电层300和金属层500，所述第二导电层300为离子注入后的导电材料层。
进一步的，所述栅极结构GT还包括位于所述第二导电层300和所述金属层500之间的金属氮化物层400、以及覆盖所述金属层500顶表面的遮蔽层600。以及，所述栅极结构GT的侧壁上还形成有隔离侧墙700。
其中，所述位线BL中的金属氮化物层400和所述栅极结构GT中的金属氮化物层400采用同一材料层形成，所述金属氮化物层400的材料例如包括氮化钛；以及，所述位线BL中的金属层500和所述栅极结构GT中的金属层500也采用同一金属材料层形成，所述金属层500的材料可包括钨。
具体的实施例中，所述周边区100B中形成有至少两个晶体管器件，包括N型晶体管和P型晶体管，所述N型晶体管其栅极结构GT的第二导电层300中包括N型离子，所述P型晶体管其栅极结构GT的第二导电层300中包括P型离子。
综上所述，本实施例提供的存储器的形成方法中，在周边区中制备栅极结构的底层导电层(第二导电层)之前，优先在阵列区中形成位线接触窗并接着制备位线的底层导电层(第一导电层)，使得所形成的位线接触窗具备较小的深度，有利于避免填充在位线接触窗中的第一导电层产生有空隙，进而在后续的高温制程中即能够改善金属层中的金属扩散至第一导电层的空隙中。并且，本实施例中，虽然使栅极结构的第二导电层在之后形成，然而在制备第二导电层时还使同时形成的导电材料层仍覆盖阵列区，从而在所述栅极结构的第二导电层的离子注入过程中，仍能够在导电材料层的保护下避免对阵列区中的第一导电层造成影响。
此外，在执行高温制程(例如，离子注入区的热退火工艺)时，由于位线的底层导电层覆盖整个阵列区的衬底表面，从而可有效避免同一结构层中的不同材料之间由于热膨胀而相互挤压变形的问题。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种存储器的形成方法，其特征在于，包括：
提供一衬底，所述衬底具有阵列区和周边区，所述阵列区中形成有多个有源区；
形成多个位线接触窗在所述衬底的阵列区中，所述位线接触窗暴露出至少部分所述有源区；
形成第一导电层，所述第一导电层仅形成在所述阵列区中，以填充所述位线接触窗并覆盖所述衬底的顶表面；
形成第二导电层在所述周边区中，包括：形成导电材料层在所述阵列区和所述周边区中，并对所述导电材料层执行第一离子注入工艺，之后，去除所述阵列区中的导电材料层；
形成金属层在所述第一导电层和所述第二导电层的顶表面上，并图形化所述周边区中的金属层和第二导电层，以形成至少一个栅极结构；
对所述栅极结构两侧的衬底执行第二离子注入工艺和热处理工艺，以形成离子注入区在所述栅极结构两侧的衬底中；以及，
图形化所述阵列区中的金属层和第一导电层，以形成多条位线。
2.如权利要求1所述的存储器的形成方法，其特征在于，所述周边区中定义有N型晶体管区和P型晶体管区；
以及，在形成所述第二导电层时，对N型晶体管区中的导电材料层进行N型离子注入，对P型晶体管区中的导电材料层进行P型离子注入。
3.如权利要求1所述的存储器的形成方法，其特征在于，所述第一导电层的材料包括多晶硅。
4.如权利要求1所述的存储器的形成方法，其特征在于，用于形成第二导电层的所述导电材料层的材料包括非晶硅。
5.如权利要求1所述的存储器的形成方法，其特征在于，所述金属层的材料包括钨。
6.如权利要求1所述的存储器的形成方法，其特征在于，在形成所述金属层之前，还包括：形成金属氮化物层在所述第一导电层和所述第二导电层的顶表面上。
7.如权利要求1所述的存储器的形成方法，其特征在于，在形成所述金属层之后，还包括：在所述金属层上形成遮蔽层，并依次图形化所述周边区中的所述遮蔽层、所述金属层和所述第二导电层，以形成所述栅极结构。
8.如权利要求1所述的存储器的形成方法，其特征在于，形成所述栅极结构还包括：形成隔离侧墙在所述栅极结构的侧壁上。
9.一种采用如权利要求1-8任一项所述的形成方法制备的存储器，包括：
衬底，所述衬底具有阵列区和周边区，所述阵列区中形成有多个有源区；
多条位线，位于所述阵列区中并与相应的有源区相交，并且还填充所述位线和所述有源区相交的位线接触窗，其中，所述位线包括第一导电层和金属层，所述第一导电层位于所述位线接触窗中并向上延伸；以及，
至少一个晶体管器件，形成在周边区中，所述晶体管器件包括位于衬底上的栅极结构和所述栅极结构两侧的衬底中的离子注入区，其中，所述栅极结构包括第二导电层和金属层，所述第二导电层为离子注入后的导电材料层。
10.如权利要求9所述的存储器，其特征在于，所述周边区中的晶体管器件包括N型晶体管和P型晶体管，所述N型晶体管其栅极结构的第二导电层中包括N型离子，所述P型晶体管其栅极结构的第二导电层中包括P型离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110119314.3A CN112802843B (zh) | 2021-01-28 | 2021-01-28 | 存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110119314.3A CN112802843B (zh) | 2021-01-28 | 2021-01-28 | 存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112802843A CN112802843A (zh) | 2021-05-14 |
| CN112802843B true CN112802843B (zh) | 2023-06-09 |
Family
ID=75812492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110119314.3A Active CN112802843B (zh) | 2021-01-28 | 2021-01-28 | 存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802843B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337240B1 (en) * | 1998-10-21 | 2002-01-08 | United Microelectronics Corp. | Method for fabricating an embedded dynamic random access memory |
| CN101872745A (zh) * | 2009-04-24 | 2010-10-27 | 海力士半导体有限公司 | 半导体存储器件及其制造方法 |
| TW201511183A (zh) * | 2013-09-13 | 2015-03-16 | Inotera Memories Inc | 記憶體元件及其製造方法 |
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| CN108257956A (zh) * | 2017-03-07 | 2018-07-06 | 睿力集成电路有限公司 | 存储器及其制备方法 |
| CN111916399A (zh) * | 2020-08-12 | 2020-11-10 | 福建省晋华集成电路有限公司 | 一种半导体器件的制备方法以及半导体器件 |
-
2021
- 2021-01-28 CN CN202110119314.3A patent/CN112802843B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337240B1 (en) * | 1998-10-21 | 2002-01-08 | United Microelectronics Corp. | Method for fabricating an embedded dynamic random access memory |
| CN101872745A (zh) * | 2009-04-24 | 2010-10-27 | 海力士半导体有限公司 | 半导体存储器件及其制造方法 |
| TW201511183A (zh) * | 2013-09-13 | 2015-03-16 | Inotera Memories Inc | 記憶體元件及其製造方法 |
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| CN108257956A (zh) * | 2017-03-07 | 2018-07-06 | 睿力集成电路有限公司 | 存储器及其制备方法 |
| CN111916399A (zh) * | 2020-08-12 | 2020-11-10 | 福建省晋华集成电路有限公司 | 一种半导体器件的制备方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112802843A (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113611671B (zh) | 半导体结构及其制备方法 | |
| KR100827666B1 (ko) | 반도체 장치들 및 그의 형성방법들 | |
| CN101996950B (zh) | 半导体器件及其制造方法 | |
| CN110223982B (zh) | 动态随机存取存储器及其制作方法 | |
| US8759890B2 (en) | Semiconductor device with buried bit lines and method for fabricating the same | |
| KR100668862B1 (ko) | 리세스 채널 트랜지스터 및 그 형성방법 | |
| US7518175B2 (en) | Semiconductor memory device and method for fabricating the same | |
| KR101935007B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7871884B2 (en) | Manufacturing method of dynamic random access memory | |
| KR101205067B1 (ko) | 반도체 소자의 형성방법 | |
| CN115666132A (zh) | 半导体结构的制备方法及半导体结构 | |
| US8653575B2 (en) | Semiconductor device having vertical gate including active pillar | |
| KR100479604B1 (ko) | 반도체 소자의 제조 방법 | |
| CN112802843B (zh) | 存储器及其形成方法 | |
| KR20020030505A (ko) | 반도체 소자의 제조방법 | |
| US7952138B2 (en) | Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor | |
| CN109755180B (zh) | 半导体结构的制造方法 | |
| KR100891521B1 (ko) | 반도체 소자의 제조방법 | |
| KR20140028907A (ko) | 반도체 소자의 제조방법 | |
| US7700435B2 (en) | Method for fabricating deep trench DRAM array | |
| KR100681203B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100636669B1 (ko) | 디램 메모리 셀의 제조방법 | |
| KR20220042665A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20000055847A (ko) | 반도체 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |