TWI282142B - Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer - Google Patents
Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer Download PDFInfo
- Publication number
- TWI282142B TWI282142B TW094127645A TW94127645A TWI282142B TW I282142 B TWI282142 B TW I282142B TW 094127645 A TW094127645 A TW 094127645A TW 94127645 A TW94127645 A TW 94127645A TW I282142 B TWI282142 B TW I282142B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- oxide layer
- dielectric
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000003860 storage Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 44
- 230000005641 tunneling Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 15
- 239000004575 stone Substances 0.000 claims description 15
- 108091006146 Channels Proteins 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 239000002784 hot electron Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims 1
- 238000006056 electrooxidation reaction Methods 0.000 claims 1
- 238000004520 electroporation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 152
- 238000010586 diagram Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 241001674044 Blattodea Species 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 229940028444 muse Drugs 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1282142 狄、發明說明： 【發明所屬之技術領域】 本發明係關於一種非揮發記憶半導體元件，以及一種势 造一非揮發記憶半導體元件的方法，特別是一種含有一氧^ 氮化氧化（ΟΝΟ)上介電層之非揮發記憶半導體元件，以及 -種製造-含有-氧化氮化氧化（⑽0)上介電層之非揮發 記憶半導^元件的方法。 【先前技術】 非揮發記憶體（NVM)是關於一種半導體記憶體，含有 這種NVM記憶細胞的半導體元件，即使當電源的供應被移除 時，仍可持續儲存資料。NVM包含罩幕式唯讀記憶體⑽企 ROM)，可程式化唯讀記憶體(PR〇M)，可抹除可程式唯讀記
φ 憶體(EPR0M)’以及電性可抹除可程式唯讀記憶體（EEPRJ)M )。典型地，，NVM可被程式化以用來作資料的讀取和/或抹除 ’且該程'式化後的資料在被抹除之前，可被儲存一段相當長 的時間，葚至如十年之久。 田又 氮化物唯讀記憶體(NR0M)，是EEPR0M的一種類型， 利用電荷捕捉（charge-trapping)來儲存資料。一氮化物唯讀 記憶體典型地由一金屬氧化物半導體場效應電晶體（ 貝 M0SFET)構成，其含有一 0N0(氧化氮化氧化)層位於該半 &體材料的該閘極和該源極/沒極之間。當該元件被程式化時 1282142 物材料有4的該氮化物層可捕捉電荷（電子）。該氮化 層的/化電荷並儲存之，而不需將遍佈於該氮化 戸沾橫向移動。氮化物准讀記憶體係利用-相當 :广魏化層’通常會對於抹除-記憶細胞所花的時間造 、面n iut物賴記髓鱗見的「浮細極」記憶 :=照私其中該浮動閘極有導電性’而電荷橫向擴散遍 唯读;極’並經由—通道氧化層被傳送。在氮化物 ^體、、、田胞巾之該電荷捕捉層的程式化（即電荷注入）， 可藉由各種不同的純子注人方絲完成，例如通道熱電子 主入（CHE)，祕側注人（SSI)，以及通道引發次要熱電子 注=(CHISEL)，這些方式均可將電子注入氮化層。抹除藉 由2加一正向閘極電壓，使電洞自該閘極經由該0N0上介電 層穿遂。在氮化物唯讀記憶體元件中的抹除（即電荷移除）％ 通常可藉由傳導帶間熱電洞穿遂（BTBHHT)來完成。然而 BTBHHT抹除會造成許多氮化物唯讀記憶體元件可靠性的問 題，及造成該氮化物唯讀記憶體元件品質降低，並在多次的 程式化/抹除#環之後造成電荷的流失。讀取的實施可為正向 或逆向。局部化電荷捕捉技術讓每一個細胞分成兩位元，因 而使5己丨思^禮、度加倍。猎由已知的電墨施加技術，氮化物唯 讀記憶體可被重複地程式化，讀取，抹除和/或再程式化。 另一種EEPROM為如圖4B所示之金屬氮化氧化石夕 (MNOS)記憶細胞。一典型的MNOS40包含一非常薄的絕緣 材料層50如二氧化石夕(SiOJ，以將一氮化石夕電荷儲存區域分 和該半導體元件的一閘極55與一井區域45分隔開來。一 1282142 MNOS 40同時包含一基材41，於其内形成一源極44和一汲 極42。該井區域45位於該閘極55下方的該源極44和該汲極 42之間。抹除一 MN〇S 40包含自該閘極55注入電洞至該氮 化物區域54内。這是藉由使用一大的正閘極電壓，並同時將 該源極44，該汲極42和該基材41接地來完成。為了促進電 洞自该閘極55注入，在該氮化物54和該閘極55之間沒有任 何東西。然而這樣的MN〇S元件40遭受氮化物區域抖中電 荷保留的問題，因為電子可輕易的自氮化物區域54「逃離 ® de-trap)而進入該閘極55。 」 還有一種EEPROM為石夕氧化氮化氧化砍(s〇N〇s)記憶細 胞。在此參照美國6,011，725號專利（Eitan)之全部内容二提 供數個NVM先前技術的詳細對照，分別包含程式化、抹除和 讀取技術。該Eitan專利同時揭露一種s〇N〇s記憶細胞，可 藉由局部化電荷存儲器的技術來儲存兩個資料位元。 一典型常見的SONOS元件1〇如圖4A所示，該常見的 參SONOS元件10，包含一矽基材u ’一源極14，一汲極12， 一井區域、15，和一第一氧化層2〇於該井區域15上方，延伸 至該源極'14和該汲極12上方部分。提供—氮化物電荷儲存層 24於該氧化層2G上方，並提供—第二氧化層3()於該氮化物 電？儲存層24上方。—多晶梦(_)閘極％位於該圖 堆疊20、24、30的上方。藉由提供該第二氧化層3〇於該氮化 物層24上方’可改善程式化操作期間，電荷於該氮化物層％ 中存放位置的控制能力。此外，該第二氧化層％的添加，防 止來自上方閉極25的電洞進入。為了讓電子能穿過該氧化層 1282142 20 ’該氧化層20必須相當薄’例如2G至3G埃（A)。 保留電荷時仍發生直接穿遂’造成電荷保留不足的結果、。 因此希望可以提供-卿揮發記憶半導體 物顧和MNOS元件電荷保㈣問題。且希望可以。提7 一種非揮發記憶半賴元件，含有—能帶
=:)上細，可作為-阻障氧化物或上 守希王可以提供-種非揮發記憶體，可藉由施加—正 ，利用閘極注入電洞來抹除。 ％ 【發明内容】 簡單來說，本發明包含-種非揮發記憶細胞，包含一石夕 基材含有一主要表面，一源極區域位於該矽基材中接近該主 要表面的一部份，一汲極區域位於該矽基材中接近該主=表 面的一部份。該汲極區域與該源極區域分隔開來。一井區域 • 位於财基材中接近触要表_-部份，並介於該源二 該汲極區域之間。該細胞包含一底部氧化層形成於該基材之 該主要表面上。該底部氧化層位於接近該井區域之該主要表 面上。一電荷儲存層位於對應該矽基材之該主要表面之該底 部氧化層之上。一介電穿遂層位於對應該矽基材之該主要表 面之該電荷儲存層之上。以對應該矽基材之該主要表面向外 延伸的順序，該介電穿遂層包含一第一介電氧化層，一介電 氮化層和一第二介電氧化層。一控制閘極位於對應該矽基^ 之該主要表面之該介電穿遂層之上。 1282142 本發明同時包含形成一記憶細胞之方法，包含提供一石夕 基材含有一主要表面，形成一源極區域位於該石夕基材中接近 該主要表面的一部份，以及形成一汲極區域位於該矽基材中 接近該主要表面的一部份。該汲極區域與該源極區域分隔開 來。一井區域被界定於該矽基材中接近該主要表面的一部份 ’並介於該源極和紐極區域之間。沉積—底部氧化層於該
基材之該生要表面上。該底部氧化雜於接近該賴域之該 主要表面上。形成一電荷儲存層於對應該矽基材之該主要表 面之該底部氧化層之上m介電氧化層於對應該石夕 基材之該主要表面之該電荷齡狀上。沉積—介電氮化層 於對應該魏材之魅要表面之該第—介電氧化層之上。沉 積-第二介電氧化層於對應該雜材之該主絲面之該介電 氮化層之上。形成-控_極於對應該絲材之該主要表: 之该介電穿遂層之上。 另-方面，本發明包含抹除一非揮發記憶細胞之方法。 該非揮發記憶細胞包含—雜材，—控咖極，—源極，一 汲極’-井區齡賊_和紐歡fa1，—底部氧化層位 於該井區域之上，-電荷儲存層位_底部氧化層之上，以 ^一氧域絲化⑽Q)介電触_騎鮮層和該控 |閘極之間。此方法包含施加〜正_抹除電壓至該控制間 極，足以讓初自該控_財遂至料辆存層，並絲 1282142 個區域至參彻。該源極她程式顺= 子自餅區域穿遂至該電荷儲存區域。 、 【實施方式】
在接下來的說日种，使用祕特定的術語 而非限制本發明。單字「右「 ，、、 便彳田述 明所參照圖示中的方向。單字‘二1幸父低^較高」係為標 △八早子在内側」、「在外側」所指的方 ^刀接近或遠離被描述物體的幾何 二*，包含了上面特別提到的單字及其衍生詞或與其意 心目似的子。此外’在糊申請範圍和與其相職的說明查 ，單字「一」可能意謂「至少一」。 曰 一⑴微米Um)為一萬（10000)埃（A)或 1000)奈米（nm)。 文中所提及的導電率（eGnduetivity)將被限制在所述具體 實施例中，而那些熟知技藝者知道p型導電率可和n型導^ 率交換，而該元件仍可正常運作（即為—第—和—第二導電二
型）。因此文中所提及之，同時可表示0和口，或者P 和η可互相取代之。 ++此外η和ρ刀別表示重攙雜11型區域和重攙雜ρ型區域 η和ρ刀別表示極重攙雜η型區域和極重攙雜ρ型區域； 1282142 f和P分別表示輕攙雜n型區域和輕攙雜p型區域；而γ-和 P一分別表示極輕攙雜n型區域和極輕攙雜p型區域。但這些相 關的攙雜名詞並不會用來限制本發明。 提到圖示的詳細說明，其中參照圖號所指元件，圖1A和 圖2顯示符合本發明之第一較佳實施例的一非揮發記憶體（ NVM)細胞1〇〇。該NVM細胞100包含一石夕基材1〇2含有一 主要表面|02a，一源極區域1〇4位於該矽基材1〇2中接近該 • 主要表面l〇2a的一部份，一汲極區域112位於該矽基材1〇2 中接近該主要表面l〇2a的一部份。該汲極區域i12與該源極 區域104分隔開來。一井區域1〇5位於該矽基材1〇2中接近該 主要表面102a的一部份，並介於該源極區域1〇4和該汲極區 域112之間。該nvm細胞100包含一底部氧化層12〇形成於 該基材102之該主要表面l〇2a上。該底部氧化層12〇位於接 近該井區域105之該主要表面102a上。一電荷儲存層124位 於對應該矽基材之該主要表面l〇2a之該底部氧化層12〇之上 φ a。一介電穿遂層13〇位於對應該石夕基材之該主要表面 之4¾何儲存層124^L。以對應该碎基材102之該主要表面 102a向外延伸的順序，該介電穿遂層13〇包含一第一介電氧 化層131，一介電氮化層132和一第二介電氧化層133，因此 该介電穿遂層130為一氧化氮化氧化（ΟΝΟ)層130。一护r制 閘極125位於對應該矽基材之該主要表面i〇2a之該介電穿遂 層130之上。 如圖所示，該NVM細胞100為一 N通道元件（圖1八） ’因為該源極區域104和該没極區域112均為n型區域，而今 11 1282142 井區域105為一 p型區域。因此，一 p型基材1〇2可被攙雜或 植入一 η型材料於該預期之源極區域1〇4和該汲極區域112 的位置。另一方面，源極區域104和該汲極區域112也可以形 成溝渠（未清楚顯示）於該ρ型基材102中，該溝渠可用例如 一重攙雜η型多晶石夕（η+)或其他類似的η型材料再填充。 該底部氧化層120較佳厚度為30〜90埃（Α)之間。該底 部氧化層ρο由一氧化物形成，例如二氧化矽(Si〇2)，氧化鋁 (Ai2〇3)或其他類似材料。該底部氧化層120厚度最好大於3〇 埃（人），以防止程式化該]^]^細胞1〇〇後（即電荷被故意 儲存於電荷儲存層124上），直接穿遂（direcWunneling)之電 荷自電荷儲存層124流失。因此該底部氧化層12〇之作用有如 一絕緣層。 該電荷儲存層124較佳厚度為50〜150埃（A)之間。該 電荷儲存層124較佳為由一氮化物形成，例如氮化矽(&3Ν4) ’氮氧化石夕(SiOxNx)或其他類似材料。該電荷儲存層124可用 像是捕捉絕緣材料（trapping insulating material)替代氮化物 ，例如氧化鋁(ΑΙΑ)，氧化铪（Hf〇2)或其他類似材料。該 電荷儲存層124提供該NVM細胞100之可程式化記憶儲存部 分。該電荷儲存層124較佳為一材料能於程式化操作後有效地 捕捉或儲存電荷，為了誘導電荷進入該電荷儲存層124，此程 式化操作必須施加一程式化電壓電位至該控制閘極125，以及 至該源極區域104和該汲極區域112中的一個。 π亥ΟΝΟ上介電層130為一能帶设計的穿遂介電層，為自 12 1282142 該控制閘極125電洞注入提供一有 期的電荷保留期間發生直接穿遂的漏失 130為-多層結構（夾層），其該第 -3 ^ 132 ^ !埃第，_⑶之厚度可為約 18埃-㈣化層132之厚度可 氧化層133之厚度可為約15埃。該介電氮化 ^匕石夕或其他絕緣介電材料形成，其有_小於約3電^特 eV)的低電洞阻障高度。氮化 、（ 4 ^ w相對高的電場之下=== 「可穿透的」，例如施加讀麵電壓至該控制 該介電穿遂層13G在—抹轉作 =3:遂的一穿遂介電質。由於降少該第-二= ^二介錢化層132的厚度，該介電穿遂層 化ί荷捕捉效應便極微小可忽略。因此在記憶體程式 化和“㈣的__ ’該咖上介電層⑽中之相^ 的介電氮化層132不會捕捉電荷。 、 因此;.該NVM細胞100較佳為一石夕氧化氮化氧化氮 化石夕(SONONOS)元件，其中該問極125由多晶石夕所形成^ ^方介電層励由氧化氮化氧化（ΟΝΟ)所形成，該電荷儲 :層124由氮化物所形成，而該阻障^ 12()由氧化物所形 這些全部位於該矽基材1〇2之上方。 該控制閘極I25可由未攙雜之多晶石夕、攙雜多晶石夕和金屬 13 1282142 中的一種所形成。舉例來說，該控制閘極125可為輕或重n 型攙雜多祕’輕或重P型攙雜多祕，銘（Pt)，氮化组（ TaN)中的一種或其他類似材料。 該NVM細胞100之操作如下。為了誘導電荷進入電荷儲 存層124，-抹除操作必須施加一閘極抹除電壓％ (圖2)至 抓侧極125，以及—祕/汲極抹除電壓％①（圖2)至該 源極區域彻和該汲極區域112中的—個。為了提供電洞自該 控制閘極125向該電荷儲存層以穿遂，藉由施加-正直流電 電壓（+VDC)至該控制閘極125以抹除該Μ細胞⑽。 該正閘極抹除 vG較佳為約到+18獸之間。此外， -負源極/汲極抹除電壓（_VDC)施加於該源極區域刚和該 錄區域112中的一個至一參考電位（即零電位或接地）。該 負，極級極抹除電壓Vs/〇足以造成電子自該井區域1〇5向該 電荷儲存層124穿遂。無論如何，不需利用傳導帶間熱電洞抹 除（BTBHHE) ’藉此降低或齡熱電則發的損害。
該NVM細胞1〇〇藉由一電子注入方式來程式化。對η通 道凡件励（圖1Α)來說，可使用通道熱電子注入（CHE)， 源極侧注人（ssi) ’通道將次要缝子注人（c臟l)以 及其他類似方式。對p通道元件·(圖1B 遂熱電子⑽_注人，通道熱_發熱電子 左入，或間易的負富勒-諾得漢（F〇wler_N〇rdhdm，刪間
極電子注人，或其他類似方式。圖5A顯示藉由通道熱電子注 入（CHE)程式化n通道元件，圖5B 熱電子⑽_注入程式化p通道元件。== 逐 14 1282142 細胞100有兩位元可被程式化，如習知技藝所知，每一細胞 100有一第一位元於該電荷儲存層124中較接近該源極區域 104 ’以及一弟·一位元於6亥電何儲存層124中較接近該没極區 域 112〇 該NVM細胞100之讀取係使用常見的讀取方式，例如施 加一閘極讀取電壓至該控制閘極125，以及一源極/汲極讀取 電壓至該$極區域104和該汲極區域112中的一個，並將其中
另一個區i接地。在一讀取期間同時將該井區域1〇5接地。舉 例來說’该閘極項取電壓和該源極/汲極讀取電壓均可介於約 1至2直流伏特之間。 ' 圖6A為關於程式化和抹除圖1Ain通道nvM細胞的 實驗數據顯示圖。圖6B為關於程式化及抹除圖16之？通道 NVM細胞的實驗數據顯示圖。 圖3A顯示在一電荷保留狀態時（(Vg ,，該〇斯介電 層130之帶能量圖。當有一低電場存在時，該〇n〇介電層⑶ 不會發生能帶差（Band0細），因而抑制穿遂。圖3b顯曰示f 施加於控御極lb之龍Vg不等於零時(Vg> 〇)，該〇n〇 13k帶能量® °當有一相對高電場存树，該ΟΝΟ 二：層上3〇1生月匕f差’藉此提供電洞自該控制間極125向該 电何儲存層124穿遂。 體H 發日狀第二健實施躺—非揮發記憶 細胞挪。該麵細胞2⑻包含—絲材观 要表面施，—源極區域綱位於該石夕基材202中 15 1282142 接近該主要表面202a的一部份，一汲極區域212位於該石夕基 材202中接近該主要表面202a的一部份。該没極區域212與 該源極區域204分隔開來。一井區域205位於該矽基材202 中接近該主要表面202a的一部份，並介於該源極區域2〇4和 該汲極區域212之間。該NVM細胞200包含一底部氧化層 220形成於該基材202之該主要表面202a上。該底部氧化層 220位於接近該井區域205之該主要表面202a上。一電荷儲 存層224位於對應该秒基材202之該主要表面202a之該底部 氧化層220之上。一介電穿遂層230位於對應該石夕基材2〇2 之該主要表面202a之該電荷儲存層224之上，以對應該矽基 材202之該主要表面2〇2a向外延伸的順序，該介電穿遂層 包含一第一介電氧化層231，一介電氮化層232和一第二介電 氧化層233，因此該介電穿遂層23〇為一氧化氮化氧化（〇N〇 )層230。一控制閘極225位於對應該矽基材2〇2之該主要表 面202a之該介電穿遂層23〇之上。 如圖所示，該NVM細胞200為一 P通道元件（圖1B) ，因為該源極區域204和該汲極區域212均為p型區域，而該 井區域205為-㈣區域^此一㈣基材观可被攙雜或 植入一 P型材料於該預定之源極區域204和該汲極區域212 的位置。另一方面，預定之源極區域204和汲極區域212也可 以形成溝渠於該η型基材搬中，該溝渠可用例如一重操雜p 型多晶矽（Ρ+)或其他類似的Ρ型材料再填充。 與，第一較佳實施例相似，該底部氧化層22〇較佳厚度為 30〜90埃（Α)之間。該底部氧化層22〇纟一氧化物材料形成 16 1282142 ’例如氧化雖_。該電荷儲存層故較佳厚度為5〇〜⑼ 埃（A)之間。該電荷儲存層224較佳為由—氮化物形成，例 如氮化石夕(Si3N4)，氮氧化石夕(Si〇xNx)或其他類似材料。該 储存層224可用像是捕捉絕緣材料(卿㈣insulating material )代替氮化物，例如氧化銘(Abo3)，氧化給（Hf02)或其他 類似材料。該第-和該第二介電氧化層23卜233以及該料 氮化層232 ’每一層較佳的厚度為介於1〇〜3〇埃（A) ‘間电
舉例來說*該第-介電氧化層况之厚度可為約埃，該介 電氮化層232之厚度可為約2〇埃，而該第二介電氧化層如 之厚度可為約15埃。該控制閘極225可由未援雜多晶ς，攘 雜多晶石夕和金屬中的一種所形成。舉例來說，該控制間極奶 可為輕或重η型攙雜多晶石夕，輕或重ρ型攙雜多晶石夕，翻（ 朽），氮化鈕（TaN)中的一種或其他類似材料。 因此’該NVM細胞200較佳為一矽氧化氮化氧化氮化氧 化石夕(SONONOS)元件，其中該閘極225由多晶石夕所形成，該 上介電層230由氧化氮化氧化（〇N〇)層所形成，該電荷儲 ，層224由氮化物所形成’而該阻障| 22()由氧化物所形成， 這些全部位於該矽基材2〇2之上方。 +閘極125和225的材料較佳為重攙雜p型多晶矽（ P P〇lysilicon)。這樣一來’藉由施力口一正閘極電壓％便可 供高密度的電洞。 本發明同時包含形成符合較佳實施例之·^細胞1〇〇、 2〇〇的方法。形成該記憶細胞1〇〇、2⑻之此方法，包含提供 17 1282142 一矽基材102、202含有一主要表面i〇2a、202a，形成一源極 區域104、204於該矽基材102、202中接近該主要表面1〇2a 、202a的一部份，以及形成一汲極區域112、212位於該石夕基 材102、202中接近該主要表面i〇2a、202a的一部份。該沒極 區域112、212與該源極區域1〇4、204分隔開來。一井區域 105、205被定義於該矽基材1〇2、202中接近該主要表面1〇2a 、202a的一部份，並介於該源極1〇4、204和該汲極區域112 、212之間。經由該光罩50沉積一底部氧化層12〇、220於該 基材102、202之該主要表面l〇2a、202a上。該底部氧化層 120、220位於接近該井區域1〇5、2〇5之該主要表面i〇2a、2〇2a 上。形成一電何儲存層124、224於對應該石夕基材1〇2、202 之該主要表面102a、202a之該底部氧化層12〇、220之上。沉 積一第一介電氧化層131、231於對應該矽基材2〇2之該主要 表面202a之該電荷儲存層124、224之上。沉積一介電氮化層 132、232於對應該矽基材202之該主要表面202a之該第一介 電氧化層131、231之上。沉積一第二介電氧化層133、233 於對應邊石夕棊材202之該主要表面202a之該介電氮化層132 、232之上。形成一控制閘極125、225於對應該矽基材202 之該主要▲面202a之該第二介電氧化層133、233之上。一光 罩50 (在圖ία-IB中以虛線顯示）位於該石夕基材1〇2、202 之接近該主要表面的地方。該光罩50留下接近該井區域1〇5 、205之該主要表面1〇2a、2〇2a的露出最少部份。藉由蝕刻 或其他移除技術可移除適當部分的層12〇、124、13ι、132、 133 和 220、224、23卜 232、233，以及閘極 125、225。 18 1282142 如上述，該底部氧化層120、220之厚度較佳為介於3〇〜9〇 埃（A)之間，該電荷儲存層124、224較佳厚度為5〇〜i5〇埃 (A)之間，且該第一和該第二介電氧化層131、231和 、233以及該介電氮化層132、232，每一層較佳的厚度為介於 10〜30埃（A)之間。 该NVM細胞1〇〇可為一 n通道元件（圖ία)，藉由例 如攙雜和/$植入均為n型區域的該源極區域1〇4和該汲極區 域112，以及留下該井區域1〇5為一 ρ型區域。 另外’該NVM細胞200可為一 Ρ通道元件（圖1Β)，藉 由例如攙雜和/或植入均為ρ型區域的該源極區域2〇4和該汲 極區域212，以及留下該井區域為一 η型區域。另一方面，預 定之源極區域204和汲極區域212也可以形成溝渠於該η型基 材202中，該溝渠可用例如一重攙雜ρ型多晶矽或其他類似的 Ρ型材料再填充。 每個不同的層 120、124、13卜 132、133 和 220、224、 231、232、233，以及閘極125、225，可使用各種習知技藝的 方法來形求。舉例來說，這些層可被成長或沉積。沉積可為一 化學氣相沆積（CVD)，物理氣相沉積（PVD)，蒸鍍(evaporation )，濺鍍（sputtering)或其他類似方法。形成圖案於該半導體 基材之表面上，可使用微影（photolithography )或光罩（masking )技術。每個不同的層 120、124、131、132、133 和 220、224 、231、232、233，以及閘極125、225，可使用機械蝕刻或化 學蝕刻，和/或化學機械拋光（CMP)及其他類似方法來蝕刻 19 1282142 回去。除此之外，在該NVM細胞100、200的製程中，可能 會利用到已知技術如攙雜（doping)，熱處理（heattreating) ’ 擴散(diffusing)，姓刻(etching)，分層(layering)，挖溝(trenching) ，拋光(polishing)及其他類似方法，而不脫離本發明之範圍。 該NVM細胞1〇〇、200可被應用在各種不同的記憶體類 型，包括NOR和NAND記憶體。該NVM細胞100、200可 被應用在虛擬接地陣列結構（virtual ground array architecture )中。 该上方介電層13〇、230可包含附加的氧化層和/或氮化層 ，並且和/或可包含附加其他材料層。
由上述可知，本發明係關於一種非揮發記憶半導體元件含 有二ΟΝΟ上介錢’以及此元件之製造方法。熟習技藝者均 可察知’在不脫縣發明實補歧的發明概幼，可 具體實施辦瓶。因此可了解的是，本發明 的實施綱關，並且其翻觀含如_撕=路 而不脫離本發明之精神和範圍。 取义體 【圖式簡單說明】 閱讀前述的簡介以及本發明之詳 將可更了解本發明之内容。為了 _ 附加圖 佳具體實施例。但可以了解 一目的，圖示為 件，並非對本發明有所限制飞Θ所不之精確的排列和 20 1282142 :A胞之， 化（ΟΝΟ)介電層； 車▲貝施的氧化氮化氧 而τ^Β^Ρ通道非揮發記憶體（NVM)細胞之局部气 化_)介電广之弟二較佳實施的氧化氮化氧
圖2為圖1A之難細胞的局部剖面正視 穿遂和電子穿遂的方向路徑； 电洞 電層 圖3A為私荷保留狀態時氧化氮化氧化（⑽〇)介 之帶能量圖； 圖3B為當施加於控制閘極之電壓不等於零時，氧化氮 化氧化（ΟΝΟ)介電層之帶能量圖； 欠 圖4Α為一常見的非揮發記憶體（NVM)矽氧化氮氧化 矽(SONOS)記憶細胞之局部剖面正視圖； 圖4Β為一常見的非揮發記憶體（ΝνΜ)金屬氮化氧化 石夕(MNOS)記憶細胞之局部剖面正視圖； 圖5Α為圖1Α之η通道NVM細胞，藉由通道熱電子（ CHE)注入來被程式化的局部剖面正視圖； 圖5Β為圖1Β之ρ通道NVM細胞，藉由傳導帶間引發 熱電子（ΒΒΗΕ)來被程式化的局部剖面正視圖； 圖6Α為關於程式化及抹除圖1Α之η通道NVM細胞的 21 1282142 實驗數據顯示圖； 圖册為關於程式化及抹除圖m之p通道丽細胞的 實驗數據顯示圖； 【圖號說明】 losoyos元件 11矽基材
12汲極 14源極 15井區域 20第一氧化層 24氮化物電荷儲存層 30第二氧化層 25閘極 40金屬氮化氧化矽(mn〇s)記憶細胞 41基材 42汲極
44源極 45井區域 50記憶材料層 54氮化矽電荷儲存區域 55閘極 50光罩 100、200非揮發記憶體（NVM)細胞 102、202石夕基材 102a、202a主要表面 104、204源極區域 112、212汲極區域 22 1282142 105、205井區域 120、220底部氧化層 124、 224電荷儲存層 130、 230介電穿遂層（ΟΝΟ上方介電層） 131、 231第一介電氧化層 132、 232介電氮化層 133、 233第二介電氧化層 125、 225控制閘極 V〇閘極電壓
Vs/D源極及極電壓
23
Claims (1)
1282142 十、申請專利範圍： 1· 一種非揮發記憶細胞，包含： 一石夕基材有著一主要表面； 一源極區域位於該矽基材中接近該主要表面的一部分； 一沒極區域位於該矽基材中接近該主要表面的一部分，且該汲 _ 極區域與該源極區域隔離； 一井區域位於該矽基材中接近該主要表面的一部份，並介於該 源極區域和該汲極區域之間； 一底部氧化層形成於該矽基材之該主要表面上，該底部氧化層 位於違主要表面上接近該井區域的一部份； 一電荷儲存層位於對應該矽基材之該主要表面之該底部氧化 層上方； W黾牙遂層位於對應该石夕基材之該主要表面之該電荷儲存 • 層之上，以對應該矽基材之該主要表面向外延伸的順序，該介 電穿遂層包含-第-介電氧化層，-介電氮化層，和一第二介 電氧化層；、以及 ；| -控制酿錄對應财基材之社要表面之該介電穿遂層 之上。 曰 2.如請求項1之非揮發記憶細胞，其中該控制閘極為未攙雜多 $夕，攙雜多晶石夕和金屬中的一種。 广 24 1282142 3·如請求項2之非揮發記憶細胞，其中該控制閘極為η型攙雜多 a曰碎’ Ρ型纔雜多晶秒，銘（Pt) ’和鼠化纽（)中的一種 4·如請求項1之非揮發記憶細胞，其中該第一和該第二介電氧化 層，以及，介電氮化層，每一層之厚度為介於1〇〜3〇埃平 之間。 、 5. 如請求項4之非揮發記憶細胞，其中該第—介18^ΛΛ) 20^ (A) , 介電氧化層之厚度約15埃（A) 層之厚度介 6.===-胞’其中該底部氧化 層由氧化鋁 ==非揮發記憶細胞’其中該底部氧化 8'
25 1282142 9.如請求項1之非揮發記憶細胞，其中該電荷儲存層由氮化石夕 (Si3N4) ’氮氧化矽(SiOxNx)，氧化鋁(Α1203)，和氧化铪（Hf〇2 )中的至少其中一種所形成。 10·如請求項1之非揮發記憶細胞，其中該細胞之程式化，係藉 由通道熱電子注入，源極側注入，和通道引發次要熱電子注 入之一種方式達成。 η·如明求項+1之非揮發記憶細胞，其中該非揮發記憶細胞之抹 除，係藉由施加一正電壓至該控制閘極，以提供電洞自該控 制閘極向該電荷儲存層穿遂。 /工 以=求項！之非揮發記憶細胞，其中該源、極區域和該汲極區 或為η型區域’且該井區域為型區域。 13' 14. 如叫求項1之非揮發記憶細胞 可分別讀取的位元，包含—第謂齡層储存兩個 —第-你-k匕 弟位兀接近該源極區域，以及 弟一位兀接近該汲極區域。 26 1282142 a 揮發記憶細胞之操作方法，該非揮發記憶細胞包含一 拴制閘極’一源極，一没極，-井區域介於該源 亟^及極之間’―底部氧化層位於該井區域之上，一電荷 t層位㈣底部氧化層之上H氧化氮化氧化（0Ν0 • ’I電層位於该電荷儲存層和該控制閘極之間，此方法包含 參 β力正閘極抹除電壓至該控制閘極，足以造成電洞自該控 制閘極穿遂至該電荷儲存層；以及 $加-源極/汲極程式化電壓至源極區域和沒極區域的其中 二個，並且_另_個區域至參考賴，該雜/汲極程式化 電壓足以造成電子自該井區域穿遂至該電荷儲存層。 士明求項15之方法，其中該正閘極抹除電壓介於約+1〇到 +18伏特直流電（VDC)之間。 女明求項1、5之方法，其中該底部氧化層之厚度介於3〇〜9〇 埃（A)之間，該電荷儲存層厚度介於5〇〜15〇埃（a)之間 ’且該氧化氮化氧化（0N0)介電層的每一氧化層和氮化層 之厚度約介於10〜3〇埃（A)之間。 18. 一種形成一記憶細胞之方法，包含·· 提供一矽基材含有一主要表面； 形成一源極區域位於該矽基材中接近該主要表面的一部份； 27 1282142 形成一汲極區域位於該矽基材中接近該主要表面的一部份 ，該汲極區域與該源麵域分_來，—井區域被定義於該 石夕基材中接近齡要表面的-部份，並使其介_源極區域 和该汲極區域之間； 沉積-底部氧化層麟基材之該主絲面上，該底部氧化層 位於接近該井區域之該主要表面上； =-電荷儲存層於對應财基材之該主要表面職底部氧 化廣之上； 電 介電氧化層於對應該石夕基材之該主要表面的該 何儲存層之上； 介 ，hium於職财紐之社要表面的一 電氧化層之上； 層於對應該彻之該主要表面的該介 閑極於對應該術之該主要表面的該第二介電 19. 項18之方法，其中該底部氧化層之厚度介於30〜90 ，且該第:^電^存峨介於％〜15G埃（A)之間 声之〜二 電氧化層，以及該介電氮化層，每一 層之尽度為介於10〜30埃（A)之間。 20. 士口言青《^工頁is 兩者 、之方法，其中該源極區域和該汲極區域， 28 1282142 同為η型區域和p型區域的其中一種，而該井區域為η型區 域和ρ型區域中與該源極和没極區域不同的另一種。
29
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/197,668 US7576386B2 (en) | 2005-08-04 | 2005-08-04 | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200707763A TW200707763A (en) | 2007-02-16 |
| TWI282142B true TWI282142B (en) | 2007-06-01 |
Family
ID=37700286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094127645A TWI282142B (en) | 2005-08-04 | 2005-08-12 | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7576386B2 (zh) |
| CN (3) | CN100463227C (zh) |
| TW (1) | TWI282142B (zh) |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US20060198189A1 (en) * | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7763927B2 (en) * | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| KR100719680B1 (ko) * | 2005-11-28 | 2007-05-17 | 삼성에스디아이 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| US7414889B2 (en) * | 2006-05-23 | 2008-08-19 | Macronix International Co., Ltd. | Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| US7471568B2 (en) * | 2006-06-21 | 2008-12-30 | Macronix International Co., Ltd. | Multi-level cell memory structures with enlarged second bit operation window |
| US7512013B2 (en) * | 2006-06-21 | 2009-03-31 | Macronix International Co., Ltd | Memory structures for expanding a second bit operation window |
| US7799637B2 (en) * | 2006-06-26 | 2010-09-21 | Sandisk Corporation | Scaled dielectric enabled by stack sidewall process |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| JP4997872B2 (ja) * | 2006-08-22 | 2012-08-08 | ソニー株式会社 | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US7772068B2 (en) | 2006-08-30 | 2010-08-10 | Macronix International Co., Ltd. | Method of manufacturing non-volatile memory |
| JP4965948B2 (ja) * | 2006-09-21 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TW200818402A (en) * | 2006-10-03 | 2008-04-16 | Powerchip Semiconductor Corp | Non-volatile memory, fabricating method and operating method thereof |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US8101989B2 (en) | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| US7994564B2 (en) * | 2006-11-20 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cells formed in back-end-of line processes |
| US8686490B2 (en) * | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| US7450423B2 (en) * | 2007-01-03 | 2008-11-11 | Macronix International Co., Ltd. | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US7737488B2 (en) * | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| US7701769B2 (en) * | 2007-08-13 | 2010-04-20 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
| US20090050953A1 (en) * | 2007-08-22 | 2009-02-26 | Macronix International Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
| JP5205011B2 (ja) * | 2007-08-24 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体装置およびその製造方法 |
| US7816727B2 (en) * | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| KR100945923B1 (ko) * | 2007-11-07 | 2010-03-05 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| US7821838B2 (en) * | 2007-11-19 | 2010-10-26 | Macronix International Co., Ltd. | Method for erasing/programming/correcting a multi-level cell (MLC) |
| US20090152621A1 (en) | 2007-12-12 | 2009-06-18 | Igor Polishchuk | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US20090159958A1 (en) * | 2007-12-20 | 2009-06-25 | Spansion Llc | Electronic device including a silicon nitride layer and a process of forming the same |
| US7973357B2 (en) * | 2007-12-20 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory devices |
| US8189397B2 (en) * | 2008-01-08 | 2012-05-29 | Spansion Israel Ltd | Retention in NVM with top or bottom injection |
| US7804711B2 (en) * | 2008-02-22 | 2010-09-28 | Macronix International Co., Ltd. | Methods of operating two-bit non-volatile flash memory cells |
| US20090242956A1 (en) * | 2008-03-28 | 2009-10-01 | Heng Jiunn B | Tunnel dielectrics for semiconductor devices |
| CN101562044B (zh) * | 2008-04-14 | 2012-02-22 | 旺宏电子股份有限公司 | 存储单元的编程方法 |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| US20100178758A1 (en) * | 2009-01-15 | 2010-07-15 | Macronix International Co., Ltd. | Methods for fabricating dielectric layer and non-volatile memory |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| US8710578B2 (en) | 2009-04-24 | 2014-04-29 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| US8222688B1 (en) | 2009-04-24 | 2012-07-17 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| JP5351274B2 (ja) | 2009-08-25 | 2013-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US20110085382A1 (en) * | 2009-10-13 | 2011-04-14 | Aplus Flash Technology, Inc. | Universal dual charge-retaining transistor flash NOR cell, a dual charge-retaining transistor flash NOR cell array, and method for operating same |
| CN102117779B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 利用选择性外延提升sonos闪存器件可靠性的方法 |
| CN102117778B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 利用臭氧氧化来提升sonos闪存器件可靠性的方法 |
| CN102314833A (zh) * | 2010-07-07 | 2012-01-11 | 周锡卫 | 基于pn结群组的广域光电智能传感器及显示屏调光系统与方法 |
| CN102386187A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | Sonos器件及制造方法及其单元信息擦写方法 |
| US8228730B2 (en) | 2010-08-31 | 2012-07-24 | Micron Technology, Inc. | Memory cell structures and methods |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| CN102683398B (zh) * | 2012-05-28 | 2015-03-18 | 上海华力微电子有限公司 | Sonos栅极结构及其制备方法、以及半导体器件 |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US9111863B2 (en) | 2012-12-03 | 2015-08-18 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing dummy gate in gate-last process and dummy gate in gate-last process |
| CN103854985B (zh) | 2012-12-03 | 2016-06-29 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN103854984B (zh) | 2012-12-03 | 2017-03-01 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN103854986B (zh) * | 2012-12-03 | 2017-03-01 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| CN104183633A (zh) * | 2013-05-23 | 2014-12-03 | 华邦电子股份有限公司 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US8883624B1 (en) * | 2013-09-27 | 2014-11-11 | Cypress Semiconductor Corporation | Integration of a memory transistor into high-K, metal gate CMOS process flow |
| CN104638029A (zh) * | 2013-11-13 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 电容及其制造方法 |
| US9281413B2 (en) | 2014-01-28 | 2016-03-08 | Infineon Technologies Austria Ag | Enhancement mode device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| CN104253161B (zh) * | 2014-07-31 | 2017-07-07 | 上海华力微电子有限公司 | 一种具有凸面栅极结构的B4‑Flash |
| DE102016222213A1 (de) * | 2016-11-11 | 2018-05-17 | Robert Bosch Gmbh | MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug |
| US10453861B1 (en) * | 2018-03-28 | 2019-10-22 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| US10453862B1 (en) * | 2018-03-28 | 2019-10-22 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| US10461095B2 (en) | 2018-03-28 | 2019-10-29 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11114569B2 (en) * | 2019-11-26 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device with an oxidized intervention and method for fabricating the same |
Family Cites Families (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173766A (en) * | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| JPH081933B2 (ja) | 1989-12-11 | 1996-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH0555596A (ja) * | 1991-08-22 | 1993-03-05 | Rohm Co Ltd | 半導体不揮発性記憶装置 |
| JPH0582795A (ja) * | 1991-08-22 | 1993-04-02 | Rohm Co Ltd | 半導体記憶装置 |
| EP0571692B1 (en) * | 1992-05-27 | 1998-07-22 | STMicroelectronics S.r.l. | EPROM cell with a readily scalable down interpoly dielectric |
| EP0843360A1 (en) * | 1996-11-15 | 1998-05-20 | Hitachi Europe Limited | Memory device |
| US6103572A (en) | 1997-02-07 | 2000-08-15 | Citizen Watch Co., Ltd. | Method of fabricating a semiconductor nonvolatile storage device |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| FR2770328B1 (fr) * | 1997-10-29 | 2001-11-23 | Sgs Thomson Microelectronics | Point memoire remanent |
| US6026026A (en) * | 1997-12-05 | 2000-02-15 | Hyundai Electronics America, Inc. | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response |
| US6140676A (en) * | 1998-05-20 | 2000-10-31 | Cypress Semiconductor Corporation | Semiconductor non-volatile memory device having an improved write speed |
| US6074917A (en) * | 1998-06-16 | 2000-06-13 | Advanced Micro Devices, Inc. | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices |
| US6187633B1 (en) * | 1998-10-09 | 2001-02-13 | Chartered Semiconductor Manufacturing, Ltd. | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate |
| US6297092B1 (en) * | 1998-12-02 | 2001-10-02 | Micron Technology, Inc. | Method and structure for an oxide layer overlaying an oxidation-resistant layer |
| DE19955602A1 (de) | 1999-11-18 | 2001-05-31 | Infineon Technologies Ag | Nichtflüchtige Halbleiter- Speicherzelle sowie Verfahren zu deren Herstellung |
| KR100414211B1 (ko) | 2001-03-17 | 2004-01-07 | 삼성전자주식회사 | 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법 |
| US6720630B2 (en) * | 2001-05-30 | 2004-04-13 | International Business Machines Corporation | Structure and method for MOSFET with metallic gate electrode |
| JP4901048B2 (ja) * | 2001-06-28 | 2012-03-21 | 三星電子株式会社 | 浮遊トラップ型不揮発性メモリ素子 |
| KR100395762B1 (ko) * | 2001-07-31 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US6709928B1 (en) * | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| US20040152260A1 (en) * | 2001-09-07 | 2004-08-05 | Peter Rabkin | Non-volatile memory cell with non-uniform surface floating gate and control gate |
| US6440797B1 (en) * | 2001-09-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory |
| US6512696B1 (en) * | 2001-11-13 | 2003-01-28 | Macronix International Co., Ltd. | Method of programming and erasing a SNNNS type non-volatile memory cell |
| US20030089935A1 (en) * | 2001-11-13 | 2003-05-15 | Macronix International Co., Ltd. | Non-volatile semiconductor memory device with multi-layer gate insulating structure |
| CN1212667C (zh) * | 2001-12-05 | 2005-07-27 | 旺宏电子股份有限公司 | 具有多重闸极绝缘层的非挥发性存储器组件 |
| KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| US6605840B1 (en) * | 2002-02-07 | 2003-08-12 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
| US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
| US6624028B1 (en) * | 2002-03-04 | 2003-09-23 | Megawin Technology Co., Ltd. | Method of fabricating poly spacer gate structure |
| US7042045B2 (en) * | 2002-06-04 | 2006-05-09 | Samsung Electronics Co., Ltd. | Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure |
| US6897533B1 (en) * | 2002-09-18 | 2005-05-24 | Advanced Micro Devices, Inc. | Multi-bit silicon nitride charge-trapping non-volatile memory cell |
| KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
| US6912163B2 (en) * | 2003-01-14 | 2005-06-28 | Fasl, Llc | Memory device having high work function gate and method of erasing same |
| US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
| JP4040534B2 (ja) * | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| US7115942B2 (en) * | 2004-07-01 | 2006-10-03 | Chih-Hsin Wang | Method and apparatus for nonvolatile memory |
| US6862221B1 (en) * | 2003-06-11 | 2005-03-01 | Advanced Micro Devices, Inc. | Memory device having a thin top dielectric and method of erasing same |
| KR100562743B1 (ko) * | 2003-10-06 | 2006-03-21 | 동부아남반도체 주식회사 | 플래시 메모리 소자의 제조방법 |
| US7075828B2 (en) | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
| US7164603B2 (en) | 2004-04-26 | 2007-01-16 | Yen-Hao Shih | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
| US20060198189A1 (en) | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| KR100647318B1 (ko) | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100652402B1 (ko) | 2005-02-21 | 2006-12-01 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100644405B1 (ko) | 2005-03-31 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 |
| US7279740B2 (en) * | 2005-05-12 | 2007-10-09 | Micron Technology, Inc. | Band-engineered multi-gated non-volatile memory device with enhanced attributes |
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7829938B2 (en) * | 2005-07-14 | 2010-11-09 | Micron Technology, Inc. | High density NAND non-volatile memory device |
| KR100784860B1 (ko) | 2005-10-31 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100682537B1 (ko) | 2005-11-30 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
-
2005
- 2005-08-04 US US11/197,668 patent/US7576386B2/en active Active
- 2005-08-12 TW TW094127645A patent/TWI282142B/zh active
-
2006
- 2006-06-14 CN CNB2006100872956A patent/CN100463227C/zh not_active Expired - Fee Related
- 2006-06-16 CN CN200810186701.3A patent/CN101452964B/zh active Active
- 2006-06-16 CN CNB2006100937467A patent/CN100481517C/zh active Active
-
2009
- 2009-07-21 US US12/506,993 patent/US8153491B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200707763A (en) | 2007-02-16 |
| US20090280611A1 (en) | 2009-11-12 |
| CN100463227C (zh) | 2009-02-18 |
| CN101452964B (zh) | 2015-12-16 |
| US7576386B2 (en) | 2009-08-18 |
| CN1909250A (zh) | 2007-02-07 |
| CN1909251A (zh) | 2007-02-07 |
| US8153491B2 (en) | 2012-04-10 |
| CN101452964A (zh) | 2009-06-10 |
| CN100481517C (zh) | 2009-04-22 |
| US20070029625A1 (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI282142B (en) | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer | |
| US7420256B2 (en) | Nonvolatile semiconductor memory device having a gate stack and method of manufacturing the same | |
| US8481388B2 (en) | Non-volatile memory device having a nitride-oxide dielectric layer | |
| US20180006048A1 (en) | Method of manufacturing a semiconductor device | |
| US6320784B1 (en) | Memory cell and method for programming thereof | |
| TWI388052B (zh) | 具有分離閘極及阻擋層之記憶元件 | |
| US7253467B2 (en) | Non-volatile semiconductor memory devices | |
| US8557658B2 (en) | Multi-transistor non-volatile memory element | |
| TWI313866B (en) | Non-volatile memory device, mehtods of fabricating and operating the same | |
| US20030047755A1 (en) | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers and methods | |
| US20020024092A1 (en) | Memory cell, memory cell arrangement and fabrication method | |
| CN104425576B (zh) | 半导体器件及其制造方法 | |
| KR100594307B1 (ko) | 매몰된 컨트롤 게이트를 갖는 불휘발성 메모리 소자 및 그제조방법 | |
| JP2004505460A (ja) | マルチビットメモリセルを作製する方法 | |
| JP2008109089A (ja) | 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 | |
| KR20020023116A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP4226419B2 (ja) | プログラム及び消去特性が改善されたｓｏｎｏｓｅｅｐｒｏｍ及びその製造方法 | |
| WO2016088196A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| US8975687B2 (en) | Nonvolatile memory array with continuous charge storage dielectric stack | |
| TWI353042B (en) | A semiconductor structure and process for reducing | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 | |
| US7863128B1 (en) | Non-volatile memory device with improved erase speed | |
| TWI323929B (en) | A stacked non-volatile memory device and methods for fabricating the same | |
| JP4640918B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TWI305057B (en) | Non-volatile memory device having a nitride-oxide dielectric layer |