CN102386187A - Sonos器件及制造方法及其单元信息擦写方法 - Google Patents

Sonos器件及制造方法及其单元信息擦写方法 Download PDF

Info

Publication number
CN102386187A
CN102386187A CN2010102701120A CN201010270112A CN102386187A CN 102386187 A CN102386187 A CN 102386187A CN 2010102701120 A CN2010102701120 A CN 2010102701120A CN 201010270112 A CN201010270112 A CN 201010270112A CN 102386187 A CN102386187 A CN 102386187A
Authority
CN
China
Prior art keywords
layer
silica
silicon nitride
polysilicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102701120A
Other languages
English (en)
Inventor
刘冬华
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102701120A priority Critical patent/CN102386187A/zh
Publication of CN102386187A publication Critical patent/CN102386187A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种SONOS器件,其栅结构由下往上依次为第一层氧化硅、第二层氮化硅、第三层氧化硅、第四层多晶硅。第一层氧化硅、所述第二层氮化硅、所述第三层氧化硅组成一ONO多层膜,ONO多层膜为SONOS器件的信息存储单元。第一层氧化硅的厚度大于所述第三层氧化硅的厚度。第三层氧化硅采用多晶硅自氧化技术制备。本发明还公开了一种SONOS器件的制造方法。本发明还公开了一种SONOS器件的单元信息的擦写方法。本发明采用沟道热电子注入效应进行电子写入能大大提高器件的操作速度。本发明通过第三层氧化硅进行电子擦除,以及采用较厚的第一层氧化硅和良好的第三层氧化层制备工艺,使得本发明器件的可靠性大大提高。

Description

SONOS器件及制造方法及其单元信息擦写方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种SONOS器件;本发明还涉及一种SONOS器件的制造方法;本发明还涉及一种SONOS器件的单元信息擦写方法。
背景技术
SONOS器件,因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。然而现有SONOS器件在工艺流程和擦写操作机制方面的一些问题也在制约着其本身的可靠性。
如图1所示,为现有SONOS器件示意图,包括一源区4和一漏区4,所述源区4和所述漏区4为对称结构且是形成于硅衬底7中并相隔一横向距离。所述源区4和所述漏区4之间的区域为沟道区,在所述沟道区表面上形成一栅结构,所述栅结构由下往上依次为第一层氧化硅3、第二层氮化硅2、第三层氧化硅1、第四层多晶硅6,在所示栅结构两侧形成有侧墙5。其中所述第一层氧化硅3、所述第二层氮化硅2、所述第三层氧化硅1组成一ONO多层膜,所述ONO多层膜为现有SONOS器件的信息存储单元。所述第四层多晶硅6接栅极。所述第一层氧化硅3的厚度小于所述第三层氧化硅1的厚度,且所述第一层氧化硅3用做现有SONOS器件的电子写入或擦除时的隧穿氧化层,所述第三层氧化硅1用做现有SONOS器件的阻挡电子从所述栅极注入或泄漏的阻挡氧化层。所以现有技术中的所述第一层氧化硅3厚度要满足能够实现FN隧穿的超薄条件,一般要小于60埃;而所述第三层氧化硅1厚度要厚到满足能够阻挡FN隧穿的实现,一般要大于60埃。
擦写操作机制方面,现有SONOS器件是通过沟道区的FN隧穿进行擦除和编程即写入的操作,电子和空穴都是通过隧穿氧化层3即所述第一层氧化硅3进入电荷陷阱层,因此隧穿氧化层3与衬底之间界面的界面态会急速恶化,在反复的擦除写入操作后,现有SONOS器件的数据保存能力会大大降低。
同时,FN隧穿擦写的最大缺点是速度较慢。相比较采用沟道热电子注入效应(Channel hot electron injection,CHE)方法的写入速度要比FN隧穿写入速度快近千倍,HCI方法写入速度是毫秒级别而FN隧穿写入是微秒级别。现有SONOS器件如果采用HCI的方法来进行信息写入的话,虽然可以提高其操作速度,但由于底层氧化层薄,其保存数据的能力将急剧下降。
发明内容
本发明所要解决的技术问题是提供一种SONOS器件,能够大大提高器件的操作速度和可靠性。为此,本发明还提供一种SONOS器件的制造方法。本发明还提供一种SONOS器件的单元信息擦写方法。
为解决上述技术问题,本发明提供的SONOS器件,包括一源区和一漏区,所述源区和所述漏区形成于硅衬底中并相隔一横向距离,所述源区和所述漏区之间的区域为沟道区。在所述沟道区表面上形成一栅结构,所述栅结构由下往上依次为第一层氧化硅、第二层氮化硅、第三层氧化硅、第四层多晶硅。其中所述第一层氧化硅、所述第二层氮化硅、所述第三层氧化硅组成一ONO多层膜,所述ONO多层膜为SONOS器件的信息存储单元。所述第四层多晶硅接栅极。所述第一层氧化硅的厚度大于所述第三层氧化硅的厚度,且所述第三层氧化硅的厚度小于等于60埃、所述第一层氧化硅的厚度大于60埃,所述第二层氮化硅的厚度为30埃~150埃。所述源区通过源极接电极、所述漏区通过漏极接电极、所述衬底通过一衬底电极加电压。所述第三层氧化硅采用多晶硅自氧化技术制备,包括步骤:在所述第二层氮化硅上生长一多晶硅层、再用热氧化工艺完全氧化所述多晶硅层形成所述第三层氧化硅。
为解决上述技术问题,本发明提供一种SONOS器件的制造方法,形成SONOS器件的栅结构时采用如下步骤:
步骤一、采用热氧化工艺在硅衬底上形成第一层氧化硅,所述第一层氧化硅的厚度大于60埃。
步骤二、采用低压化学气相淀积工艺在所述第一层氧化硅上形成第二层氮化硅,所述第二层氮化硅的厚度为30埃~150埃。
步骤三、在所述第二层氮化硅上形成一第五层多晶硅,所述第五层多晶硅的厚度控制在当所述第五层多晶硅完全氧化后的厚度要小于60埃。
步骤四、采用热氧化工艺对所述第五层多晶硅进行完全氧化形成第三层氧化硅,所述第三层氧化硅的厚度小于60埃。
步骤五、采用低压化学气相淀积工艺在所述第三层氧化硅上形成第四层多晶硅。
为解决上述技术问题,本发明提供一种SONOS器件的单元信息的擦写方法,包括单元信息写入和单元信息擦除两个步骤,所述单元信息写入是采用沟道热电子注入效应将电子从所述沟道区穿过所述第一层氧化硅注入到所述第二层氮化硅的氮化硅陷阱中;所述单元信息擦除是利用FN隧穿方法将存储在所述第二层氮化硅的氮化硅陷阱中的电子从所述第二层氮化硅穿过所述第三层氧化硅注入到所述第四层多晶硅。所述单元信息擦除时各电极的电压偏置方法为:在所述栅极加一正电压、衬底电极接地、源极悬空或接地、漏极悬空或接地。所述单元信息写入时各电极的电压偏置方法为:在所述栅极和所述漏极分别接一合适的能写入电子的正电压,所述源极和衬底电极接地。
本发明的有益效果为:
1、本发明能够大大提高器件的速度。本发明器件采用沟道热电子注入效应进行电子写入,电子写入时穿过所述第一层氧化硅,相对于现有SONOS器件中采用FN隧穿写入方法,写入速度得到大大的提高。
2、本发明还能够提高器件的可靠性。本发明器件单元信息擦除时电子是穿过所述第三层氧化硅进行擦除的,相对于现有技术,本发明能够减少擦除时热电子对第一层氧化硅的损伤,这就能大大提高器件的可靠性。另外,本发明器件的第一层氧化硅的厚度变厚、以及第三层氧化层采用多晶硅自氧化技术制备具有高质量都是本发明器件具有较高的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1为现有SONOS器件示意图;
图2为本发明SONOS器件示意图;
图3为本发明SONOS器件的制造方法流程示意图。
具体实施方式
如图2所示,为本发明SONOS器件示意图,包括一源区4和一漏区4,所述源区4和所述漏区4为对称结构且是形成于硅衬底7中并相隔一横向距离。所述源区4和所述漏区4之间的区域为沟道区,在所述沟道区表面上形成一栅结构,所述栅结构由下往上依次为第一层氧化硅3、第二层氮化硅2、第三层氧化硅1、第四层多晶硅6,在所示栅结构两侧形成有侧墙5。其中所述第一层氧化硅3、所述第二层氮化硅2、所述第三层氧化硅1组成一ONO多层膜,所述ONO多层膜为所述SONOS器件的信息存储单元。所述第四层多晶硅6接栅极。所述第一层氧化硅3的厚度大于所述第三层氧化硅1的厚度,且所述第三层氧化硅1的厚度小于等于60埃、所述第一层氧化硅3的厚度大于60埃,所述第二层氮化硅2的厚度为30埃~150埃。所述源区4通过源极接电极、所述漏区4通过漏极接电极、所述衬底7通过一衬底电极加电压。所述第三层氧化硅1采用多晶硅自氧化技术制备,包括步骤:在所述第二层氮化硅2上生长一多晶硅层、再用热氧化工艺完全氧化所述多晶硅层形成所述第三层氧化硅。
如图3所示,为本发明SONOS器件的制造方法流程示意图。本发明SONOS器件的制造方法中在形成所述SONOS器件的栅结构时采用如下步骤:
步骤一、采用热氧化工艺在硅衬底7上形成第一层氧化硅3,所述第一层氧化硅3的厚度大于60埃。
步骤二、采用低压化学气相淀积工艺在所述第一层氧化硅3上形成第二层氮化硅2,所述第二层氮化硅2的厚度为30埃~150埃。
步骤三、在所述第二层氮化硅2上形成一第五层多晶硅,所述第五层多晶硅的厚度控制在当所述第五层多晶硅完全氧化后的厚度要小于60埃。
步骤四、采用热氧化工艺对所述第五层多晶硅进行完全氧化形成第三层氧化硅1,所述第三层氧化硅1的厚度小于60埃。
步骤五、采用低压化学气相淀积工艺在所述第三层氧化硅1上形成第四层多晶硅6,所述第四层多晶硅6的厚度为1500埃~2500埃。
本发明SONOS器件的单元信息的擦写方法,包括单元信息写入和单元信息擦除两个步骤,所述单元信息写入是采用沟道热电子注入效应将电子从所述沟道区穿过所述第一层氧化硅3注入到所述第二层氮化硅2的氮化硅陷阱中;所述单元信息擦除是利用FN隧穿方法将存储在所述第二层氮化硅2的氮化硅陷阱中的电子从所述第二层氮化硅2穿过所述第三层氧化硅1注入到所述第四层多晶硅6。所述单元信息擦除时各电极的电压偏置方法为:在所述第四层多晶硅6栅极加一正电压、衬底7电极接地、源极悬空或接地、漏极悬空或接地。所述单元信息写入时各电极的电压偏置方法为:在所述栅极和所述漏极分别接一合适的能写入电子的正电压,所述源极和衬底电极接地。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (6)

1.一种SONOS器件,包括一源区和一漏区,所述源区和所述漏区形成于硅衬底中并相隔一横向距离,所述源区和所述漏区之间的区域为沟道区,其特征在于:在所述沟道区表面上形成一栅结构,所述栅结构由下往上依次为第一层氧化硅、第二层氮化硅、第三层氧化硅、第四层多晶硅;其中所述第一层氧化硅、所述第二层氮化硅、所述第三层氧化硅组成一ONO多层膜,所述ONO多层膜为SONOS器件的信息存储单元;所述第四层多晶硅接栅极;所述第一层氧化硅的厚度大于所述第三层氧化硅的厚度,且所述第三层氧化硅的厚度小于等于60埃、所述第一层氧化硅的厚度大于60埃;所述第二层氮化硅的厚度为30埃~150埃。
2.如权利要求1所述的SONOS器件,其特征在于:所述第三层氧化硅采用多晶硅自氧化技术制备,包括步骤:在所述第二层氮化硅上生长一多晶硅层、在用氧化方法完全氧化所述多晶硅层形成所述第三层氧化硅。
3.如权利要求1所述的SONOS器件的制造方法,其特征在于,形成SONOS器件的栅结构时采用如下步骤:
步骤一、采用热氧化工艺在硅衬底上形成第一层氧化硅,所述第一层氧化硅的厚度大于60埃;
步骤二、采用低压化学气相淀积工艺在所述第一层氧化硅上形成第二层氮化硅,所述第二层氮化硅的厚度为30埃~150埃;
步骤三、在所述第二层氮化硅上形成一第五层多晶硅,所述第五层多晶硅的厚度控制在当所述第五层多晶硅完全氧化后的厚度要小于60埃;
步骤四、采用热氧化工艺对所述第五层多晶硅进行完全氧化形成第三层氧化硅,所述第三层氧化硅的厚度小于60埃;
步骤五、采用低压化学气相淀积工艺在所述第三层氧化硅上形成第四层多晶硅。
4.如权利要求1所述的SONOS器件的单元信息的擦写方法,其特征在于:包括单元信息写入和单元信息擦除两个步骤,所述单元信息写入是采用沟道热电子注入效应将电子从所述沟道区并穿过所述第一层氧化硅注入到所述第二层氮化硅的氮化硅陷阱中;所述单元信息擦除是利用FN隧穿方法将存储在所述第二层氮化硅的氮化硅陷阱中的电子从所述第二层氮化硅并穿过所述第三层氧化硅注入到所述第四层多晶硅。
5.如权利要求4所述方法,其特征在于:所述单元信息擦除时各电极的电压偏置方法为:在所述栅极加一正电压、衬底电极接地、源极悬空或接地、漏极悬空或接地。
6.如权利要求4所述方法,其特征在于:所述单元信息写入时各电极的电压偏置方法为:在所述栅极和所述漏极分别接一正电压,所述源极和衬底电极接地。
CN2010102701120A 2010-08-31 2010-08-31 Sonos器件及制造方法及其单元信息擦写方法 Pending CN102386187A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102701120A CN102386187A (zh) 2010-08-31 2010-08-31 Sonos器件及制造方法及其单元信息擦写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102701120A CN102386187A (zh) 2010-08-31 2010-08-31 Sonos器件及制造方法及其单元信息擦写方法

Publications (1)

Publication Number Publication Date
CN102386187A true CN102386187A (zh) 2012-03-21

Family

ID=45825442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102701120A Pending CN102386187A (zh) 2010-08-31 2010-08-31 Sonos器件及制造方法及其单元信息擦写方法

Country Status (1)

Country Link
CN (1) CN102386187A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928466A (zh) * 2013-01-14 2014-07-16 上海华虹宏力半导体制造有限公司 Flash闪存器件
CN104716204A (zh) * 2013-12-16 2015-06-17 上海华虹宏力半导体制造有限公司 Sonos存储器的结构及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909250A (zh) * 2005-08-04 2007-02-07 旺宏电子股份有限公司 具有氮化硅-氧化硅介电层的非挥发性记忆元件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909250A (zh) * 2005-08-04 2007-02-07 旺宏电子股份有限公司 具有氮化硅-氧化硅介电层的非挥发性记忆元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928466A (zh) * 2013-01-14 2014-07-16 上海华虹宏力半导体制造有限公司 Flash闪存器件
CN104716204A (zh) * 2013-12-16 2015-06-17 上海华虹宏力半导体制造有限公司 Sonos存储器的结构及制造方法

Similar Documents

Publication Publication Date Title
US20130187214A1 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, meory arrays incorporating such strings, and methods of accesssing and forming the same
JP5521555B2 (ja) 不揮発性記憶装置およびその製造方法
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN101807576A (zh) 纳米晶浮栅非易失存储器及其制作方法
CN109786449A (zh) 半导体器件及其制造方法
CN101814322B (zh) 非挥发性记忆胞的操作方法及运用该方法的记忆体装置
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN102386187A (zh) Sonos器件及制造方法及其单元信息擦写方法
CN106024889A (zh) 半导体器件及其制造方法
CN101312212A (zh) 利用高k介质和纳米晶浮栅的非易失存储器及其制作方法
CN102456746B (zh) 非挥发性半导体存储单元、器件及制备方法
US20100255672A1 (en) Method of manufacturing semiconductor device
TW201535613A (zh) 分離閘極快閃記憶體及其製造方法
CN101872767B (zh) Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
CN102130132B (zh) Eeprom器件及其制造方法
US7242052B2 (en) Non-volatile memory
CN102800675B (zh) 一种电荷俘获非挥发存储器及其制造方法
CN103928466A (zh) Flash闪存器件
JP2006066695A (ja) 半導体装置およびその製造方法
CN102136480B (zh) Eeprom器件
US7875926B2 (en) Non-volatile memory cell
CN105118832A (zh) Sonos存储器及其制造方法
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN104716204A (zh) Sonos存储器的结构及制造方法
CN101740638A (zh) 采用t型栅结构的浮栅闪存器件及其制造工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120321