CN1212667C - 具有多重闸极绝缘层的非挥发性存储器组件 - Google Patents

具有多重闸极绝缘层的非挥发性存储器组件 Download PDF

Info

Publication number
CN1212667C
CN1212667C CN 01143000 CN01143000A CN1212667C CN 1212667 C CN1212667 C CN 1212667C CN 01143000 CN01143000 CN 01143000 CN 01143000 A CN01143000 A CN 01143000A CN 1212667 C CN1212667 C CN 1212667C
Authority
CN
China
Prior art keywords
silicon nitride
nitride layer
layer
semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 01143000
Other languages
English (en)
Other versions
CN1423338A (zh
Inventor
范左鸿
卢道政
潘正圣
汪大军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 01143000 priority Critical patent/CN1212667C/zh
Publication of CN1423338A publication Critical patent/CN1423338A/zh
Application granted granted Critical
Publication of CN1212667C publication Critical patent/CN1212667C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种具有多重闸极绝缘层的非挥发性存储器组件,它包括形成于闸极与通道区域之间的一闸极绝缘层构造。此闸极绝缘层构造包括一顶部氮化硅层、一中间氮化硅层及一底部氮化硅层。当电场施予闸极与通道区域一侧的汲极区时,热载子从汲极区直接穿越底部氮化硅层以执行写入/清除的操作。从汲极区直接穿越底部氮化硅层的热载子是被捕捉于中间氮化硅层。

Description

具有多重闸极绝缘层的非挥发性存储器组件
技术领域
本发明有关一种非挥发性存储器组件;特别是有关于一种具有多重闸极绝缘层构造的非挥发性存储器组件。
背景技术
使用于微处理器的半导体存储器组件通常为挥发性的。在电源供应中断时,储存于此存储器组件的数据会完全流失。一种解决方法是使用分开的备用供应电源或备用存储器,例如一电池电源或电容储存器。另一解决方法是使用非挥发性存储器组件。此非挥发性存储器组件于电源供应中断时,储存的数据并不会流失。
现有的非挥发性存储器组件是属电荷捕捉装置。其具体例子包括金属-氮化物-氧化物-半导体(MNOS)存储器组件、硅-氮化物-氧化物-半导体(SNOS)存储器组件及硅-氧化物-氮化物-氧化物-半导体(SONOS)存储器组件。
典型的金属-氮化物-氧化物-半导体(MNOS)存储器组件如图1所示。金属-氮化物-氧化物-半导体(MNOS)存储器组件1包括一半导体基底10、形成于半导体基底10中的一源极/汲极11、位于一对源极/汲极11之间的一通道区12、形成于通道区12上方的一二氧化硅层13、形成于二氧化硅层13上的一氮化硅层14及形成于氮化硅层14上的一铝闸极15。
此金属-氮化物-氧化物-半导体(MNOS)存储器组件1于执行写入操作时,一正电压是施予在闸极上,以使一电场横跨上述四叠层(10、13、14、15),进而于半导体基底10的表面产生热电子。此些热电子将进行佛勒-诺罕(Fowler-Nordheim)穿透效应或直接穿透效应(direct tunneling),穿越二氧化硅层13,而被捕捉于二氧化硅层13与氮化硅层14之间的界面。
执行清除操作时,一负电压是施予在闸极上,使陷于上述二层界面间的电子可进行反方向的佛勒-诺罕(Fowler-Nordheim)穿透效应或反方向的直接穿透效应(direct tunneling),穿越二氧化硅层13,进入半导体基底10。这样,电子从二氧化硅层13与氮化硅层14之间的界面射出。
执行写入操作时,虽然大多数的热电子是被捕捉于二氧化硅层13与氮化硅层14之间的界面,但少数的热电子倾向于穿入氮化硅层14。穿入氮化硅层14的热电子造成非必要的电场。即使未有电压施予在闸极上,此非必要的电场会趋使陷于二氧化硅层13与氮化硅层14之间的界面的电子,通过反方向穿透效应穿越二氧化硅层13而逐渐射出。此一现象使二氧化硅层13与氮化硅层14之间界面的数据电子不易被捕捉于此界面,或使此类型的存储器组件无法长时间储存数据。
为了改善金属-氮化物-氧化物-半导体(MNOS)存储器组件1的电荷占留特性(charge retention),于是有多晶硅-氮化物-氧化物-半导体(SNOS)存储器组件产生。此多晶硅-氮化物-氧化物-半导体(SNOS)存储器组件是以低压化学气相沉积法沉积氮化物层,并采用氢气回火(hydrogen annealing)方式以提高氮化物层与氧化物层之间的界面特性。此多晶硅-氮化物-氧化物-半导体(SNOS)存储器组件的占留特性是随着氮化物层厚度的减少而提高。但当氮化物层厚度减少时,同时增进了闸极电极的空穴射出效应。为了解决此一问题,是在闸极电极与氮化物层之间形成一顶部氧化物层,因此发展出多晶硅-氧化物-氮化物-氧化物-半导体(SONOS)存储器组件。
图2所示是为一典型的多晶硅-氧化物-氮化物-氧化物-半导体(SONOS)存储器组件2,它包括一半导体基底20、形成于半导体基底20中的一源极/汲极21、位于一对源极/汲极21之间的一通道区22、形成于通道区22上方的一底部二氧化硅层23、形成于底部二氧化硅层23上的一中间氮化硅层24、形成于中间氮化硅层24上的一顶部二氧化硅层25及形成于顶部二氧化硅层25上的一多晶硅闸极26。借助电子佛勒-诺罕(Fowler-Nordheim)穿透效应,电子从半导体基底20穿入中间氮化硅层24,以执行写入操作;而借助空穴佛勒-诺罕(Fowler-Nordheim)穿透效应,空穴从多晶硅闸极26穿入中间氮化硅层24,以执行清除操作。以佛勒-诺罕(Fowler-Nordheim)穿透效应执行写入操作的一主要缺点是必须施加高电场。此一施加的高电场对元件的可靠度(reliability)及耐久性(endurance characteristic)有非常重要的影响。以佛勒-诺罕(Fowler-Nordheim)穿透效应执行写入操作也需要花较长时间。
发明内容
本发明的主要目的是提供一种具有多重闸极绝缘层的非挥发性存储器组件,其中电子与空穴对于底部氮化硅层皆具有低能障,以提供高效率的热载子射出以执行数据的写入与清除操作;可提高储存于中间氮化硅层的电子数据的占留特性;以及其中氮化硅层的高介电常数可使本发明存储器组件缩小化。
根据以上所述的目的,根据本发明一方面的多层结构,其特点是它包括:一半导体层;一第一氮化硅层,是形成于该半导体层上,该第一氮化硅层具有一第一厚度;一第二氮化硅层,是形成并接触相邻于该第一氮化硅层上,该第二氮化硅层具有一第二厚度;一第三氮化硅层,是形成于该第二氮化硅层上,该第三氮化硅层具有一第三厚度;以及一导电性层,是形成于该第三氮化硅层上,当一电场施予在该半导体层与该导电性层之间时,热载子是从该半导体层直接穿越该第一氮化硅层并被捕捉于该第二氮化硅层内。
根据本发明另一方面的具有多层闸极绝缘层的非挥发性半导体存储器组件,其特点是它包括:具有一第一导电性的一半导体基底;具有电性与该第一导电性相反的一第二导电性的一源极/汲极,该源极/汲极是位于该半导体基底的一表面上;一通道区,是位于该源极与该汲极之间的该半导体基底的该表面上;一第一氮化硅层,是形成于该通道区上方;一第二氮化硅层,是形成并接触相邻于该第一氮化层上;一第三氮化硅层,是形成于该第二氮化硅层上;以及一闸极,是形成于该第三氮化硅层上,当一电场施予在该闸极与该汲极之间时,热载子是从该半导体基底直接穿越该第一氮化硅层并被捕捉于该第二氮化硅层内。
为更清楚理解本发明的目的、特点和优点,下面将结合附图对本发明的较佳
实施例进行详细说明。
附图说明
图1是一现有的MNOS类非挥发性存储器组件的截面示意图;
图2是一现有的SONOS类非挥发性存储器组件的截面示意图;
图3是本发明的一SNNNS类非挥发性存储器组件的截面示意图;以及
图4是配合图3的闸极结构的电子及空穴能障示意图。
具体实施方式
本发明提供一种具有新闸极结构的一非挥发性半导体存储器组件。此闸极结构包含互相堆栈的三层同材质绝缘层。第一绝缘层是形成于一半导体基底上及一第二绝缘层是形成第一绝缘层上。一第三绝缘层是形成于第二绝缘层上及供作闸极的一导电性层是形成于第三绝缘层上。本发明的非挥发性存储器组件可以是N通道非挥发性存储器晶体管组件或P通道非挥发性存储器晶体管组件。
本发明将根据以下一具体实施例进行详细说明。本发明所提供具有多晶硅-氮化硅-氮化硅-氮化硅-半导体(SNNNS)多层结构的非挥发性存储器组件3,如图3所示。一半导体基底包含有一P型硅基底30。一对互相隔开一段距离的N+埋入扩散区形成于P型硅基底30中,以供作源极/汲极31。一N通道32是位于源极/汲极31之间的P型硅基底30中。具有厚度约40~100埃的一第一氮化硅层33形成于N通道32上方。具有厚度约40~100埃的一第二氮化硅层34形成于第一氮化硅层33上。具有厚度约40~100埃的一第三氮化硅层35形成于第二氮化硅层34上。一导电性层,例如一多晶硅层36,形成于第三氮化硅层35上。第二氮化硅层34是供作一电荷捕捉层(charge trapping layer),而第一氮化硅层33及第三氮化硅层35是供作穿透层(tunneling layers)。
借助汲极端的通道热电子射出经过底部穿透层,即第一氮化硅层33,进入中间捕捉层,即第二氮化硅层34,执行本发明的多晶硅-氮化硅-氮化硅-氮化硅-半导体(SNNNS)类非挥发性存储器组件3的数据写入操作。本发明的数据写入操作执行步骤如下:施予第一操作电压于多晶硅层36与硅基底30之间以打开N通道32,及施予第二操作电压于汲极端31与源极端31之间,以诱发一电流及产生热电子。这些热电子是通过第一氮化硅层33射入第二氮化硅层34。较佳地,第一操作电压约为6~10伏特、第二操作电压约为2.5~5伏特及硅基底30与源极皆接地。借助佛勒-诺罕(Fowler-Nordheim)通道冷空穴效应执行本发明多晶硅-氮化硅-氮化硅-氮化硅-半导体(SNNNS)类非挥发性存储器组件3的数据清除操作;它是由N通道32射出冷空穴穿经第一氮化硅层33进入第二氮化硅层34。本发明的数据清除操作条件如下:施予一正偏压(positive bias)于硅基底30及一负偏压(negativebias)于多晶硅层36,以产生佛勒-诺罕(Fowler-Nordheim)通道冷空穴通过第一氮化硅层33穿入第二氮化硅层34。较佳地,多晶硅层36的偏压为约-6~-10伏特及硅基底30的偏压为约0~5伏特。
图4是电子与空穴相对于第一氮化硅层33的能障示意图。供作底部穿透层的第一氮化硅层33提供给电子的能障约2.1电子伏特,它低于二氧化硅层提供给电子的约3.2电子伏特的能障。第一氮化硅层33提供给空穴的能障约1.9伏特,其也低于二氧化硅层提供给空穴的约4.8电子伏特的能障。据此,本发明的多晶硅-氮化硅-氮化硅-氮化硅-半导体(SNNNS)类非挥发性存储器组件3使用第一氮化硅层33供作底部穿透层,对于数据的写入与清除操作,可提供高效率的热载子射出。此外,第一氮化硅层33具有高介电常数,有利于本发明的存储器组件的缩小化,以降低数据写入与清除操作的操作电压。本发明的多晶硅-氮化硅-氮化硅-氮化硅-半导体(SNNNS)类非挥发性存储器组件3的功率消耗也可降低。
供作顶部穿透层的第三氮化硅层35具有良好品质及非常少的捕捉中心(traps),热电子将不容易穿入第三氮化硅层35。因此,可避免由于热电子穿入及陷于第三氮化硅层35所引起的不必要电场。储存于电荷捕捉层即第二氮化硅层34的电子数据的占留特性(retention characteristic)因此可获得改善。
以上所述仅为本发明的较佳实施例,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或等效替换,均应包含在下述权利要求书所限定的专利申请范围内。

Claims (10)

1.一种多层结构,其特征在于它包括:
一半导体层;
一第一氮化硅层,是形成于该半导体层上,该第一氮化硅层具有一第一厚度;
一第二氮化硅层,是形成并接触相邻于该第一氮化硅层上,该第二氮化硅层具有一第二厚度;
一第三氮化硅层,是形成于该第二氮化硅层上,该第三氮化硅层具有一第三厚度;以及
一导电性层,是形成于该第三氮化硅层上,当一电场施予在该半导体层与该导电性层之间时,热载子是从该半导体层直接穿越该第一氮化硅层并被捕捉于该第二氮化硅层内。
2.如权利要求1所述的结构,其特征在于,所述的第一氮化硅层的该第一厚度约为40~100埃。
3.如权利要求1所述的结构,其特征在于,所述的第二氮化硅层的该第二厚度约为40~100埃。
4.如权利要求1所述的结构,其特征在于,所述的第三氮化硅层的第三厚度约为40~100埃。
5.如权利要求1所述的结构,其特征在于,所述的导电性层包含多晶硅。
6.一种具有多层闸极绝缘层的非挥发性半导体存储器组件,其特征在于,它包括:
具有一第一导电性的一半导体基底;
具有电性与该第一导电性相反的一第二导电性的一源极/汲极,该源极/汲极是位于该半导体基底的一表面上;
一通道区,是位于该源极与该汲极之间的该半导体基底的该表面上;
一第一氮化硅层,是形成于该通道区上方;
一第二氮化硅层,是形成并接触相邻于该第一氮化层上;
一第三氮化硅层,是形成于该第二氮化硅层上;以及
一闸极,是形成于该第三氮化硅层上,当一电场施予在该闸极与该汲极之间时,热载子是从该半导体基底直接穿越该第一氮化硅层并被捕捉于该第二氮化硅层内。
7.如权利要求6所述的组件,其特征在于,所述的第一导电性是为N型及P型导电性之一。
8.如权利要求6所述的组件,其特征在于,所述的第一氮化硅层的厚度约为40~100埃。
9.如权利要求6所述的结构,其特征在于,所述的第二氮化硅层的厚度约为40~100埃。
10.如权利要求6所述的结构,其特征在于,所述的第三氮化硅层的厚度约为40~100埃。
CN 01143000 2001-12-05 2001-12-05 具有多重闸极绝缘层的非挥发性存储器组件 Expired - Fee Related CN1212667C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01143000 CN1212667C (zh) 2001-12-05 2001-12-05 具有多重闸极绝缘层的非挥发性存储器组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01143000 CN1212667C (zh) 2001-12-05 2001-12-05 具有多重闸极绝缘层的非挥发性存储器组件

Publications (2)

Publication Number Publication Date
CN1423338A CN1423338A (zh) 2003-06-11
CN1212667C true CN1212667C (zh) 2005-07-27

Family

ID=4677019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01143000 Expired - Fee Related CN1212667C (zh) 2001-12-05 2001-12-05 具有多重闸极绝缘层的非挥发性存储器组件

Country Status (1)

Country Link
CN (1) CN1212667C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
CN100372121C (zh) * 2004-03-29 2008-02-27 力晶半导体股份有限公司 多阶存储单元
US7576386B2 (en) * 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
CN102117778B (zh) * 2010-01-05 2013-03-13 上海华虹Nec电子有限公司 利用臭氧氧化来提升sonos闪存器件可靠性的方法
CN102738244B (zh) * 2011-04-08 2015-07-29 北京大学 一种sonos快闪存储器及其制备方法和操作方法

Also Published As

Publication number Publication date
CN1423338A (zh) 2003-06-11

Similar Documents

Publication Publication Date Title
CN102354705B (zh) 半导体装置
US20030089935A1 (en) Non-volatile semiconductor memory device with multi-layer gate insulating structure
CN101452964B (zh) 有着一ono上介电层的非易失性存储器半导体元件
CN101136439A (zh) 半导体装置
US8492853B2 (en) Field effect transistor having conductor electrode in contact with semiconductor layer
US8574958B2 (en) Method for manufacturing a gate-control diode semiconductor memory device
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
Torricelli et al. Transport physics and device modeling of zinc oxide thin-film transistors—Part II: Contact resistance in short channel devices
CN101931005A (zh) 半导体装置及其制造方法和使用它的电源装置
CN103703564A (zh) 存储器单元及存储信息的方法
CN1212667C (zh) 具有多重闸极绝缘层的非挥发性存储器组件
CN1670960A (zh) 存储器件及其制造方法
CN101000926A (zh) 铁电场效应晶体管存储器件结构及制备方法
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
KR101138463B1 (ko) 비휘발성 플래시 메모리를 위한 이종-bimos 주입 공정
JP2002518843A (ja) 上部酸化膜及びドリフト領域が傾斜した横型薄膜soi装置
US20130237009A1 (en) Method for manufacturing a gate-control diode semiconductor device
Cheng et al. Fast reverse recovery body diode in high-voltage VDMOSFET using cell-distributed Schottky contacts
CN110473872A (zh) 一种带有多数载流子二极管的碳化硅mos器件
Lin et al. Enhanced transient behavior in MIS (p) tunnel diodes by trench forming at the gate edge
US11430889B2 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
CN105914233A (zh) 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法
Cai et al. Understanding HZO Thickness Scaling in Si FeFETs: Low Operating Voltage, Fast Wake-Up, and Suppressed Charge Trapping
JPS60224269A (ja) 半導体デバイス
Wu et al. Ultra-low turn-on voltage (0.37 V) vertical GaN-on-GaN Schottky barrier diode via oxygen plasma treatment

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050727

Termination date: 20191205