TWI278947B - A multi-chip package, a semiconductor device used therein and manufacturing method thereof - Google Patents

A multi-chip package, a semiconductor device used therein and manufacturing method thereof Download PDF

Info

Publication number
TWI278947B
TWI278947B TW093139967A TW93139967A TWI278947B TW I278947 B TWI278947 B TW I278947B TW 093139967 A TW093139967 A TW 093139967A TW 93139967 A TW93139967 A TW 93139967A TW I278947 B TWI278947 B TW I278947B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
chip package
semiconductor wafer
semiconductor
Prior art date
Application number
TW093139967A
Other languages
English (en)
Other versions
TW200525671A (en
Inventor
Heung-Kyu Kwon
Hee-Seok Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040040420A external-priority patent/KR100632476B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200525671A publication Critical patent/TW200525671A/zh
Application granted granted Critical
Publication of TWI278947B publication Critical patent/TWI278947B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1278947 15750pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明之較佳實施例廣泛地敍述了一種多晶片封裝 (multi-chip package)，此封裝中所使用的半導體元件及 其製造方法。 【先前技術】 近年來’隨著可檇式電子產品的需求量增加，對配置 於這種產品上的薄、小及/或輕的元件的需求在不斷上升。 習知達到薄、小及/或輕的元件的可能的方法包括：例 如縮小分離元件的物體尺寸，將多個單一元件集成在一個 晶片裏，如一種把系統集成在一個晶片上的技術 (system_on_a-chip，SOC)，和/或集成多個單一元件於一 個封裝内，如一種把系統集成在一封裝内的技術 (system-in-package5 SIP)。 此外’ SIP技術可能與另一種叫做多晶片模組 (multi—chip module，MCM)的習知技術類似，其是把多 個晶片水平或垂直地配置在單一的封裝内。例如，依據習 知MCM技術一般把多晶片配置在水平方向上，而sip技 術把多晶片配置在垂直方向上。. 另外，堆疊在大尺寸晶片上的射頻（redi〇如科㈣， RF)晶片可能比邏輯/記憶晶片小，但所需的連接器，如焊 線較長，這可能導致RF晶片的性能下降，並在RF晶片和 大尺寸晶片之間產生相互干擾。 因此當垂直地堆放多個晶片時，RF晶片一般堆疊在 1278947 15750pif.doc 底部。 當位於上面的半導體晶片比其下面的大時，或當具有 相同大小和面積的兩個形狀為矩形的半導體晶片交叉堆放 時:那麼位於上面半導體晶片懸掛部分（例如沒有被下面 的晶片支撐的上面的晶片部分）之導線連接用晶片接墊會 產生有缺陷的裂紋，例如由於連接用細導線和/或導線連接 過程中的接觸衝擊造成的裂紋。 【發明内容】 在本發明的較佳實施例中，一種多晶片封裝可包括： 一片基板（substrate)，在其上表面形成有多個基板焊墊； 至少一個配置在基板上的第一半導體晶片；以及至少一個 配置在基板上的第二半導體晶片，其中基板上例如已配置 有至少一第一半導體晶片。在第二半導體晶片的下表面上 可有至少一三維空間，使第一半導體晶片得以裝附在其中。 在另一較佳實施例中，至少一個的第二半導體晶片下 表面上的至少一三維空間可以是空穴、溝槽或其組合。 在又一較佳實施例中，至少一個的第一和第二半導體 晶片可藉由導線連接（wire-b〇nding )方法和倒裝晶片 (flip-chip)接合法之至少其中之一連接到基板焊墊上。 在又一較佳實施例中，至少一個的第一半導體晶片可 透過導電黏合劑黏附在基板上。第一半導體晶片、連接部 分（mounting p0rti〇n)和連接部分的接合部分作〇nding portion)可封裝在至少一個的三維空間内。 在又一較佳實施例中，至少一個的第一半導體晶片可 1278947 15750pif.doc 透過絕緣性黏合劑黏附在基板上，第一半導體晶片、連接 部分和連接部分的接合部分可封裝或裸露在至少_個的三 維空間内。 在又一較佳實施例中，至少一個的第二半導體晶片、 連接部分和連接部分的接合部分可封裝在一個封裝體内。 在另一較佳實施例中，基板可以至少是模製導線架 (molded lead frame)、印刷電路板(printed Circuit board)、直 接連接銅板(direc bond copper, DBC)、軟性薄臈⑴exible film)和插件(interposer)其中之一。 在又一較佳實施例中，至少為一個的第_半導體晶片 可以是射頻晶片，至少一個的第二個晶片可以是記憔或邏 輯電路晶片。 。.〜、、、 在本發明的較佳實施例中，一種多晶片封裝可包括： 一片基板，在其上表面包含多個基板焊墊；至少一個配置 在基板上的第一半導體晶片；至少一個配置在基板上的被 動元件；以及至少一個配置在基板上的第二半導體晶片， 其中基板上例如已配置有至少一第一半導體晶片與=少一 被動元件。至少一個的第二個晶片之下表面上可有至少一 個二維空間，使至少一個的第一個晶片和被動元件得以附 裝在其中。 ^ 在本發明的較佳實施例中，一種多晶片封裝可包括· 至少一片基板，在其上表面和下表面形成有多個基板 墊；至少一個配置在基板上表面的第一半導體晶片二至少 一個配置在該基板下表面上的第二半導體晶片；至少一^ I278947，d〇c 1 己Ltii上表面的第三半導體晶片；以及至少-個配置 在基板下表面上的第四半導體晶片。至少一個 體晶片，在其非主動表面上可有至少一個三物m 少-個的第—半導體；得⑽裝在其巾 π體晶片’在其非主動表面上可有至ί-個 間，使至少一個的第二半導體晶片得以附裝在其中。 在另一較佳實施例中，至少一個的第三和^四 晶片的非主動表面上的至少—個的三維空間可以、〜-構槽、或其組合。 疋工八、 —在又一較佳實施例中，至少一個的第一、第二、 體晶片可藉由導線連接方法和倒裳晶二妾合： 至夕其中一種連接到基板焊墊。 曰曰 在又-較佳實施例中，至少—個的第二和第四 片、連接部分和連接部分的接合部分可封裝在一起。 曰曰 在又-較佳實施例中，至少一個的第—和第三半導體 片、配置部分和配置部分的連接部分可封襞在一起。 半導ί本r辕佳實關巾，在—齡晶μ縣中使用的 -7L件可以包括-片擁有主動表面和非主動表面的基 二Ϊ主動表面可以是絲表面的另—面；以及配置在基 ϊί表面上的多個晶片接塾。在基板的主動表面或非主 動表面上形成至少一個三維空間。 在本發明的較佳實施例中，一種多晶片封裝可包括· 2 一片基板’在其线和非主動表面上軸有多個基板 坏墊，以及至少兩個半導體晶片配置在基板上，其中至少 1278947 15750pif.doc 兩個半導體晶片其中之一含有至少一個三維空間，以使另 一個晶片得以附裝在其中。 本發明較佳實施例揭露了多晶片封裝的製造方法。此 方法至少包括·在基板的上表面上配置多個基板焊墊；在 基板上配置至少一個第一半導體晶片；以及在基板上配置 至少一個弟一半導體晶片。至少一個的第二半導體晶片之 一表面上可有至少一個三維空間，使第一半導體晶片得以 附裝在其中。 ★為讓本發明之上述和其他目的、特徵和優點能更明顯
易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 明如下。 〇W 【實施方式】 為使較佳實施例更加明白易懂，配合所附圖式詳細說 明如下而，本發明可以很多方式實施，絕不能理解為 僅於這裏所提丨的實施例。更合適地說，提供這些較佳 實軛例目的在於更全面和徹底地揭露本發明，並向孰朵此 技藝者充分傳達本發_概念。在本說财，相同的^字 代表相同的元件。 ,應田庄思到，為了說明所舉較佳實施例，所附圖式旨 在說明本發明所顺佳實施_方法和元件之-般特徵， 並不依比觸量，所以可能4精確地反_列實施例的 特徵，因此’不能理解為因而定義和 施例的確切涵義的範圍或特徵。 1 乂佳貝 特別地’為了清晰明瞭，圖式中的層或半導體晶片的 Ι27894^5〇ρ^〇ς 相關厚度可能被放大或縮小。另外，無論半導體晶片是直 接地形成在參考層或基板上，或是形成在覆蓋參考層的其 他層或基板上’半導體晶片均被認為形成在另—層或基板 上。=此之外，還應當明白，當半導體晶片被稱作“在，，或“形 成在另一層或基板上時，半導體晶片則可能直接位在其他 的層或基板上，或位於可能出現的中間層上。 對本發明較佳實施例多晶片封裝的描述，參見圖j和 圖2。 圖1是緣示本發明較佳實施例多晶片封裝的平面 圖，圖2是沿圖i中！^!!，線所見的截面圖。 如圖1和圖2所示，本發明較佳實施例的多晶片封裝 中，小尺寸的第一晶片120可附裝在基板U〇上，在基板 110的上表面上形成若干基板焊墊U1和112，在其下表面 上形成若干端子115。 基板110可以是導線架、印刷電路板、直接連接銅板、 軟性薄膜，諸如此類。直接連接銅板可以稱作基板，在基 板裏，銅層附在絕緣陶瓷基板的兩個表面上。 另外，插件也可當作基板110，其係提供半導體晶片 和集合（PC )基板之間的電性連接和/或機械撓性 (mechanical flexibility)。 插件可由彈性材料製作，例如磁帶，聚醯亞胺 (polymide)和/或塑膠，但絕不侷限於上述之材料。插件可 另外包括單一或多個圖案化重複互連層（pattenJd re-interconnection layer)、被動元件或其他類似器件。
I2789H '在一較佳實施例中，第一基板焊墊111可以與第一晶 片120相連，而第二基板焊墊112可與第二晶片130相連。 尺寸較大的具有空穴140的第二晶片130，可以把小 尺寸的第一晶片120附裝在空穴140的内部。 在一較佳實施例中，空穴140可以是在第二基板130 的下表面形成的三維空間，使第一晶片12〇能被封裝在空 穴140的内部。 弟一晶片120和第二晶片 ..... μ牧戈口在日日月的每
緣上，其中晶片接墊121和131可以沿晶片120和13〇白 四周形成。在一較佳實施例中，在第一晶片Uo和第二^ 片130上形成的晶片接墊pi和131，可位於晶片的中央 也可为佈在晶片120和130的兩邊。
另外’第一晶片120和第二晶片13〇可含有主動与 面在主動表面上形成晶片接墊121和131。第一晶片I] 和第一晶片130的主動表面可以朝向同一個方向（例如土 ，上），第一晶片120和第二晶片13〇的非主動表面可^ 疋其主動表面的另一面，也可作附加其他器件用。晶片 和130可以用導電或絕緣黏合劑黏附於基板u〇上。卷j 可利用其他麵軸合劑，也可湘其他難的^^ 把晶片120和130附著在基板u〇上。 第一晶片120的晶片接墊121可藉由第一連 :性連接到第-基板焊墊m上，第二晶片13〇的曰; =。可透過第二連接線152電性連接到第二基 11 1278947 15750pif.doc 尤其特別地，可藉由選擇性钱刻方法在第二晶片13〇 的非主動表面上形成空穴140。當然也可用其他方法形成 工八140。空穴140要足夠深，以確保它能容納第一晶片 120的高度和第一連接線151的迴路高度。 第一晶片120、第一連接線151和空穴14〇内的第_ 連接線151的連接部分封裝於絕緣層141内。然而應當明 白’如果使用絕緣性黏合劑160，將第一晶片120和第二 晶片130黏附在基板11〇上，那麼就不再需要絕緣層141， 但是如果黏合劑160是導電的，那麼絕緣層141，作為絕 緣材料不可缺少。換句話說，當黏合劑16〇為絕緣性時， 由於第一晶片120被第二晶片130遮罩，不再需要絕緣層 141，這樣空穴14〇的内部仍保持為空，不管空穴14〇的^ 部是否被封裝。 第二晶片130、第二連接線152和其連接部分可封裝 於封裝體170内。焊球（s〇ider ball) 180，例如可當作外 接端子用，附裝到基板110端子115上。藉由基板11()上 的電路互連（未繪示）把焊球18〇與基板焊墊lu和ιΐ2 相連，則焊球180可電性連接於第一晶片12〇和第二 130。 々 在一較佳實施例中，第二晶片13〇的厚度u •爾米—），在第二晶片130的非主動表= 央形成的空穴140的深度t2大約為150_3〇〇微米。另外， 位於空穴140内的第一晶片120的厚度b，第一晶片12〇 和第二晶片130的連接線151和152的高度c*g，以及 12 1278947 15750pif.doc 第一、晶片120的連接導線151和空六140之間的厚度d， 可被分別確定在約50-100微米的範圍内。在一較佳實施例 中’黏合劑160的厚度a可約為20-50微米，封裝體170 的高度h可約為300-450微米。 在一較佳實施例中，位於空穴140内尺寸較小的第一 晶片120，可以是射頻晶片，具有空穴140的尺寸較大的 第二晶片130可以是記憶晶片或邏輯晶片。總之，射頻晶 片的尺寸與大尺寸的晶片相比應當約小一些。 參照圖3A_5B、圖1與圖2，本發明較佳實施例的多 晶片封裝的製造方法將描述如下。 在一較佳實施例中，可準備小尺寸的第一晶片12〇和 大尺寸的第二晶片130,在第一晶片12〇的主動表面a上 有多個晶片接墊121，在第二晶片130的主動表面c上有 多個晶片接墊131。 、如圖3A和3B所示，空穴14〇例如可按選擇性蝕刻的 方法，加工到深度t2。當然也可用其他方法來形成空穴 140。選擇性餘刻方法將罩幕（mask)放在厚度為tl的第 二晶片130的非主動表面D上。相應地，在較佳實施例中， 空六140應大得足以封裝第一晶片12〇和連接線 如圖4A和4B所示，可使用導電的或絕緣的黏合劑， 例如用把立第一晶片120的非主動面_附到基板no ί 二、Ϊ類Ϊ的黏合劑’也可用其他黏接技術把 第日日片〇和弟一日曰片130黏附到基板11〇上。 值實施例，是把第-晶片120點附在基板110的空穴⑽ 13 1278947 15750pif.doc 的中心位置。 第一導線連接方法為使用導電材料例如金（AU)製 作的第一連接線151把在第一晶片12〇的主動表面上生成 的晶片接墊121電性連接到基板11〇相應的第一基板焊墊 111 上。 由環氧樹脂（epoxy resin)模製形成的的絕緣層M1 用來封裝第一晶片120、第一連接線151和第一連接線151 的連接部分。在一較佳實施例中，以不超過空穴14()的面 積的方式生成絕緣層141，並使之填充空穴140的内層空 間。相應地，依據把第一晶片120和第二晶片13〇黏附到 基板110的黏合劑的類型，確定是否需要生成絕緣層14卜 換言之，如果使用導電的黏合劑，為減少或防止短路和/ 或確保適當的絕轉性，在模製成型方法巾，就需要生成 絕緣層14卜反之’如若使用絕緣類黏合劑，為簡化製造 方法’使空穴140内層為空’就不再需要生成絕緣層⑷。 入如® 5A和5B所示，可使用例如導電黏合劑或絕緣黏 :劑160 (即環氧樹脂）把第二晶片13〇的非主動表面d ;„10上，在第二晶片13〇的非主動表面上形成 二八140用來封裝第一晶片12〇和第一連接線Μ卜 導圖1和2’可使用第二連接線152完成第二 模製方法由例如環氧樹脂製作的封裝體170，用 的連13G、第二連接線152和第二連接線152 I278947750pifd〇c .模製成型方法完成後’可作外部連接用端子用的烊球 180可附到端子U5上。 在另-較佳實施例中，倒裝晶片接合法，使用凸塊將 晶片接塾與基板焊墊相連。 另外。在又一較佳實施例中，使用不同種類的連接方 法，即使用倒装晶片接合法和導線連接方法。 根據以上對多晶片封裝的描述，例如當較大尺寸的晶 片130堆放在較小尺寸的晶片12〇的上面時，上面的晶片 130不需要懸掛部分，而且在形·導線連接下面的晶片 所需要的空間時，不需使用單獨的間隔。另外，下面的晶 片120免受由上面的晶片產生的干擾。 對本發明又一較佳實施例之多晶片封裝的描述，參照 圖6和圖7。 圖6繪示本發明又一較佳實施例的多晶片封裝的平面 圖，圖7為沿圖6中w-vr線所見的截面圖。 如圖6和7所示，小尺寸的第一晶片220和第二晶片 230 ’可附貼在基板210的上表面，在基板21〇的上表面形 成有基板焊墊211、212和213，在基板之下表面上，形成 有一組如子215。當然，前面所描述的較佳實施例中的基 板可用基板210代替。 在一較佳實施例中，第一基板焊墊211連接於第一晶 片220,第二基板焊墊212連接於第二晶片230,第三基板 焊墊213連接於第三晶片240。 帶有空穴250和260的大尺寸的第三晶片240，可放 15 127894775^1^ 在小尺寸的第一晶片220和第二晶片230的上面，相對應 地，第一晶片220和第二晶片230被分別封裝在空穴250 和260的内部。 第一、第二和第三晶片220、230和240之晶片接墊 221、231和241例如是分別沿晶片220、230和240的四 周形成的接墊在晶片邊緣的類型。在一較佳實施例中，在 第一、第二和第三晶片220、230和240上形成的晶片接墊 22卜231和241，可位於晶片的中央，也可以分佈在晶片 220、230和240的兩邊。 另外，形成有晶片接墊221、231和241的第一、第 二和第三晶片220、230和240的主動表面可以朝向同一個 方向，第一、第二和第三晶片220、230和240的非主動表 面可以是其主動表面的另一面，也可作附加其他器件用。 晶片220、230和240可以用導電及/或絕緣黏合劑27〇黏 附於基板210。當然，可利用其他類型的黏合劑，也可利 用其他類型的黏接方法把半導體晶片220、23〇和240附著 在基板210上。 第一晶片220的晶片接塾221可藉由第一連接線 電性連接到第一基板焊墊211上，第二晶片23〇的晶片接 墊231可藉由第三連接線232電性連接到第二基板焊塾 212上，另外，第三晶片24〇的晶片接墊241可藉由第三 連接線242電性連接到第三基板焊墊213。 可藉由例如選擇性蝕刻方法在第三晶片24〇的非主動 表面上形成空穴250和260。當然也可用其他方法形成空 1278947: 750pif.doc 穴。空穴250和260要足夠長，以被 -a Μ 99Π^ ο,ΠΛΛ- ^ 乂確保匕能容納第一和第 -曰曰片220和230的面度以及第一和第 的迴路高度。 巧伐琛222和乃2 第一、L250 1的第一晶片220、第-連接線222和 第連接線222的連接部分可由絕緣層25 穴260中的第二晶片230、第二連接線加和第二 連接線232的連接部分可由絕緣層261封裝。 ^^佳實施例中’使雜合劑（例㈣絕緣性的） 把第一日日片220、第二晶片23〇和第二曰 板210上，不再需要生成絕緣層251和26ι。但是在 使用導電的黏合劑270，那麼考慮到必要 的、、，邑、，彖性要求，絕緣層251和261不可缺少。換句話 當黏合劑一270為絕緣性時，由於第一晶片22〇和第二晶片 2如被第二晶>| 24G遮罩’不需要形成絕緣層⑸和加， 這樣空穴的内部仍保持為空，不管空穴25〇和 是否被封裝。 第三晶片240、第三連接線242和其連接部分可 於封裝體280内。嬋球29〇，可當作外接端子用，附裝^ 基板210的端子215上。藉由基板21〇上的電路互連（、未 繪不）把焊球290與基板焊墊211和212相連，則焊球29〇 可被電性連接於第—晶片22〇、第二晶片23〇 : 240 〇 —日日乃 相應地，如較佳實施例中所示，多晶片封裝可配置為 延樣的形式··在上面的大尺寸晶片240的非主動表面上， 17 I27894?5〇pifd〇c 形成多個空穴250和260，多個小尺寸晶片220和230就 封裝在空穴250和260中。 在本發明較佳實施例多晶片封裝中，當較大尺寸的晶 片堆放在較小尺寸的晶片的上面時，上面的晶片不需要懸 掛部分，而且生成與下面的晶片導線連接所用之空間時， 不需使用單獨的間隔。另外，下面的晶片免受由上面的晶 片產生的干擾。此外，在多個下面的晶片堆疊於上面的晶 片之下的情況下，可減少或阻止下面的多個晶片之間的干 擾現象，如串音(crosstalk)。 以上較佳實施例所述之多晶片封裝的製造方法，除了 在苐二B曰片240的内部形成的弟一空穴250和第二空穴 260 (第三晶片240下面放置有第一晶片220和第二晶片 230)之外，基本上相同。 本發明又一較佳實施例多晶片封裝，參照圖8，9八和 9B，描述如下。 圖8是繪示本發明又一較佳實施例多晶片封裝的平面 圖。 圖9A和圖9B分別是沿圖8中X-X，線和γ_γ，線 的截面圖。 在本發明又一較佳實施例多晶片封裝中，如圖8，9Α 和9Β所示，在形成有多個基板焊墊311和312的美板3ι〇 的上表面上，貼附著第一晶片32〇，且/或在基板的下 表面上形成了多個端子315。當然，在以上較佳實 使用的相同的基板可代替基板31〇。 18 1278947 15750pif.doc 在較佳實施例中，第一基板焊墊311連接第一晶片 320 ’第二基板焊墊312連接第二晶片33〇。 帶有溝槽340的第二晶片330，位於形狀為矩形的第 曰曰片320的上部，弟一晶片320就貼附在溝槽340的内 部。另外，第二晶片330可沿垂直於第一晶片32〇的方向 堆放在弟一晶片320上’並貼附在基板310上。當然，第 一晶片320和第二晶片330的形狀可為矩形。 此外，溝槽340可成型為三維空間，第一晶片32〇位 於此空間内。應當明白，溝槽340可通過第二晶片33〇的 一個方向。 第一晶片320和第二晶片330的接墊可以在晶片的邊 緣上，即晶片接墊321和331可以沿晶片320和330的四 周分佈。在一較佳實施例中，在第一晶片32〇和第二晶片 330上形成的晶片接墊321和33：1，也可位於晶片的中央， 也可以分佈在晶片320和330的兩邊。 _另外，第一晶片320和第二晶片330具有主動表面， ，些主動表面可以朝向同一個方向。第一晶片320和第二 晶片330的非主動表面可以是主動表面的另一面，也可作 附加其他器件用。晶片32G和330可以用導電或絕緣黏合 劑黏附於基板31G。當然、，可利用其他類型的黏合劑，也 可利用其他類型的黏接方法把晶片32〇和33〇貼附在基板 31 〇 上 〇 第一晶片320的晶片接墊321是藉由第一連接線322 與第-基板焊墊311相連，第二晶片的晶片接塾331 19 1278947 l5750pif.doc 疋藉由第二連接線332與第一基板焊墊312相連。 在一較佳實施例中，例如可藉由選擇性蝕刻方法在第 一曰曰片330的非主動表面上形成溝槽340。當然也可用其 他方法形成溝槽340。溝槽340要足夠深，以確保它能容 納第一晶片320的高度和第一連接線322在溝槽34〇 迴路高度。 、 弟日日片320、弟_晶片330、第一連接線322、第-連接線332和第一、二連接線322、332的連接部分可封裝 於封裝體360内。焊球370可當作外接端子用，附裝到^ 板310的端子315上。藉由基板310上的電路互連（未繪 示）把:tf*球370與基板焊墊311和312相連，則谭球370 可電性連接於第一晶片320和第二晶片33〇。、' 對本發明的另一較佳實施例多晶片封裝的製造方法 的描述，參照圖10A-12B和圖8，9A和9B。 在一主動表面A’上準備具有多個晶片接塾321的第 一晶片320和具有多個晶片接墊331的第二晶片33〇。如 圖10A和10B所示，生成的第二晶片33〇的厚度為u，在 第二晶片330的非主動表面B，上使用罩幕，採用選擇性蝕 亥J方法生成的溝槽340的深度為〖2，在較佳實施例中，溝 槽340應有足夠的空間封裝第一晶片32〇和第一連接線 32卜 如圖ΠΑ和11B所示，可使用例如環氧類導電黏合劑 和/或絕緣黏合劑350將第一晶片320的非主動表面D，貼 附到基板310上。當然可應用其他類型的黏合劑，也可使 20 用其他黏合方法把第一晶片320與基板31〇黏合在一起。 在一較佳實施例中，把形狀為矩形的第一晶片32〇貼附在 基板310上的溝槽340裏。 使用由導電材料例如金（AU )製作的第一連接線 322，將在第一晶片320主動表面C，上形成的晶片接墊321 與基板310的相應的基板焊墊311相互電性連接，完成第 一導線連接方法。當然可以使用別的導電材料製作連線。 如圖12A和12B所示，使用導電的和/或絕緣的黏合 劑350例如環氧樹脂，將帶有溝槽34〇的第二晶片33〇二 非主動表面B，貼附到基板3丨0上，並將第一晶片32〇和第 一連接線321封裝在一起。當然，可使用別的黏合劑和別 的黏接技術把苐二晶片330貼附到基板31〇上。 使用由導電材料例如金（AU)製作的第二連接線 332，將在第二晶片330主動表面上形成的晶片接墊331 與基板310的相應的基板焊墊312相互電性連接，完成第 二導線連接方法。當然可以使用別的導電材料製作連線。 參照圖8，9A和9B，賴體360由環氧樹脂模製成 型製作，用以封裝第一、第二晶片32〇和33〇,第一 1 -連接線322和332，以及第-、第二連接線322和332 的連接部分。 封裝成型後，焊球370可以貼附到端子315以當作外 接端子用。 相應地，作為一較佳實施例，倒裝晶片接合法，使用 凸塊把晶片接塾與基板焊塾相互電性連接。 21 •1278947 15750pif.doc 另外，在另一較佳實施例中，可以使用不同的連接方 法，即既使用倒裝晶片接合法又使用導線連接方法。 對本發明另一較佳實施例多晶片封裝的描述，參照圖 13，14A 和 14B 〇 η 圖13是繪示本發明另一較佳實施例多晶片封裝的平 面圖。 圖14Α和圖MB分別是沿圖13中χ_χ，線和γ_γ，線 所見的截面圖。 ' 如圖13、14Α和14Β所示的本發明較佳實施例多晶片 封裝中，在基板410的上表面，並排地貼附著形狀為矩形 的第一晶片420和第二晶片430，其中第一晶片420和第 二晶片430形成有多個基板焊墊411，412和413。且/或 在基板410的下表面上，形成有多個端子415。當然，在 先刖描述的較佳實施例中使用的相同的基板可以作為基板 410 〇 在較佳實施例中，第一基板焊墊411連接第一晶片 420，第二基板焊墊412連接第二晶片43〇，第三基板焊墊 413連接第三晶片440。 帶有溝槽450和460、形狀為矩形的第三晶片44〇， 可放在形狀為矩形的第一晶片42〇和第二晶片43〇的上 面，相對應地，第一晶片420和第二晶片430被分別封裝 在溝槽450和460的内部。另外，第三晶片44〇在垂直於 第一、第二晶片420、430的方向上，堆放在第一、第二晶 片420、430上，並貼附於基板41〇上。 22 1278947 15750pif.doc 第一、第二和第三晶片420、430和440可以是接墊 在晶片的邊緣上的類型，即晶片接墊421和431可以分別 沿晶片420和430的四邊形成’而晶片接塾441在晶片的 四邊形成，但第一、第二溝槽450、460所在的地方除外。 在一較佳實施例中，在第一、第二、第三晶片420、430、 440上形成的晶片接墊421、431和441，可位於晶片的中 央，也可以分別分佈在晶片420、430和440的兩邊。 另外，形成有晶片接墊421、431和441的第一、第 一和第三晶片420、430和440的主動表面可以朝向同一個 方向，第一、第二和第三晶片420、430和440的非主動 表面可以分別是主動表面的另一面，也可作附加其他器件 用。晶片420、430和440可以用導電或絕緣黏合劑黏附於 基板410。當然，可利用其他類型的黏合劑，也可利用其 他類型的黏接方法把晶片420、430和440附著在基板41〇 上0 第一晶片420的晶片接墊421可藉由第一連接線422 電性連接到第一基板焊墊411上，第二晶片430的晶片接 墊431可藉由第二連接線432電性連接到第二基板焊墊 412上，另外，第三晶片44〇的晶片接墊aw可藉由第三 連接線442電性連接到第三基板焊墊413。 一曰在一較佳實施例中，例如可藉由選擇性蝕刻方法在第 三晶片440的非主動表面上形成溝槽450和460。當然也 可用其他方法形成溝槽。溝槽45〇和46〇要足夠深，以確 保它能容納第-和第二晶片侧和的高度以及第一和 23 1278947 15750pif.doc 第二連接線422和432的迴路高度。 弟、弟一和弟二晶片420、430和440、第一、第二 和第三連接線422、432和442以及各連接線的連接部分可 封裝於封裝體480内。焊球49〇，可附裝到基板41〇的端 子415上，以當作外接端子用。藉由基板41〇上的電路互 連（未繪示）把焊球490與基板焊墊411和412相連，則 焊球490可電性連接於第一晶片42〇、第二晶片和第 二晶片440之間。 务本發明較佳實施例之多晶片封裝的製造方法，與以上 _ 述的本發明其他較佳實闕中的製造綠基本上相 在另一較佳實施例中，當然，通常可同時製造多個 裝，然後在最後階段再分成單_縣。 f外，同時擁有一個或多個空穴和/或溝槽的多晶片封 裝，當然可以結合以上所描述的本發明各較佳實施例的不 同方面進行製造。 參照圖15和16，描述本發明又一較佳實施例多晶片 封裝如下。 響 圖15是描述本發明的多個晶片封裝的另一較佳實施 例的平面圖，圖16是沿圖15中χ-χ，線所見的截面圖。 如圖15和16所示的本發明較佳實施例多晶片封裝 中，在基板510的上表面上，分別貼附著小尺寸的第一晶 片520和第二晶片53〇,其中第一晶片52〇和第二晶片53() 上形成有多個基板焊墊511，512和513。且/或在基板51() 24 1278947 15750pif.doc 的下表面上形成有多個端子515。在一較佳實施例中，第 二晶片530的形狀可為矩形。當然，在以上已經描述的較 佳實施例中使用的相同的基板可以作為基板51〇。 在較佳實施例中，第一基板焊墊511連接小尺寸的第 一晶片520，第二基板焊墊512連接形狀為矩形的第二晶 片530 ’第三基板焊墊513連接大尺寸的第三晶片54〇。 大尺寸的第三晶片540上的空穴540和溝槽550，可 分別在小尺寸的第一晶片52〇和形狀為矩形的第二晶片 530上面形成。特別地，小尺寸的第一晶片52〇和形狀為 矩形的第二晶片430被分別封裝在空穴540和溝槽550的 内部。 苐 弟一和弟二晶片520、530和540的接塾可以 在晶片的邊緣上，即晶片接墊52卜531和541可以沿晶片 520、530和540的四邊形成。在一較佳實施例中，在第一、 第二、第三晶片520、530和540上形成的晶片接墊521、 531和541，可位於晶片的中央，也可以分別分佈在晶片 520、530和540的兩邊。 另外’形成有晶片接墊521、531和541的第一、第 二和第三晶片520、530和540的主動表面可以朝向同一個 方向，第一、第二和第三晶片520、530和540的非主動表 面可以分別是主動表面的另一面，也可作附加其他器件 用。晶片520、530和540可以用導電或絕緣黏合劑黏附於 基板510。當然，可利用其他類型的黏合劑，也可利用其 他類型的黏接方法把晶片520、530和540附著在基板510 25 1278947 15750pif.doc 上。 第一晶片520的晶片接墊521可藉由第一連接線522 電性連接到第一基板焊墊511上，第二晶片530的晶片接 墊531可藉由第二連接線532電性連接到第二基板焊墊 512上，另外，第三晶片54〇的晶片接墊541可藉由第三 連接線542電性連接到第三基板焊墊513上。 在一較佳實施例中，例如可藉由選擇性蝕刻方法在第 三晶片540的非主動表面上形成空穴55〇和溝槽56〇。換 吕之’空穴550和溝槽560在第三晶片540的内部構建了 —維空間。當然也可用其他方法形成空穴和溝槽。空穴540 和溝槽560要足夠深，以確保它能容納第一和第二晶片52〇 和530的咼度以及第一和第二連接線522和兄2在空穴55〇 和溝槽560中的迴路高度。 第一晶片520、第一連接線522和空穴550内的第一 連接線522的連接部分封裝於絕緣層551内。 在一較佳實施例中，考慮必要的絕緣特性，使用絕緣 1±黏合劑570，形成絕緣層551。將第一晶片520和第二晶 片530黏附在基板51〇上，那麼就不再需要絕緣層551 了， 但是如果黏合劑560是導電的，那麼絕緣層551，作為絕 緣材，不可缺少。換句話說，當黏合劑56〇為絕緣性時， 由於第一晶片520被第二晶片530遮罩，不需要形成絕緣 層551，這樣空穴的内部仍保持為空，不管空穴54〇的内 部是否被封裝。 第二和第三晶片530和540、第二和第三連接線532 26 1278947 15750pif.doc 和542以及連接線532和542的連接部分可封裝於封裝體 580内。焊球590，可附裝到基板510的端子515上，^者 作外接端子用。藉由基板510上的電路互連（未繪示）把 焊球590與基板焊墊511、512和513相連，則焊球59〇 可電性連接於第一晶片520、第二晶片530和第三晶片54〇 之間。 相應地，如較佳實施例中所示，多晶片封裝可配置 為··可在大尺寸的晶片540的非主動表面上形成多個空穴 550和溝槽560,多個小尺寸的晶片52〇和多個形狀為矩形 的晶片530封裝在多個空穴550和溝槽560中。 對本發明又一較佳實施例多晶片封裝的描述，參照圖 17 〇 一 圖17是繪示本發明另一較佳實施例之多晶片封裝的 截面圖。 如圖17所示，小尺寸的第一晶片62〇和第一和第二 被動元件631和632，可附貼在基板610的上表面，在基 板610的上表面上形成有基板焊墊611和612,且/或在610 下表面上形成有多個端子615。當然，前面所描述的較佳 實施例中的基板可用基板610代替。 在一較佳實施例中，第一基板焊墊611連接於第一晶 片620,第二基板焊墊612連接於第二晶片640。另外，第 一和第二被動元件631和632例如是電容元件（capacitance device)、感應元件（induction device)和/或電阻元件 (resistance device)，當然第一和第二被動元件63i和632 27 •I278947〇pifd〇c 旅#侷限與以上所舉之元件。 帶有空穴650的大尺寸的第二晶片640可放置在小尺 寸的第一晶片620、第一和第二被動元件631和632之上 面，並貼附到基板610上。第一晶片620和第一、第二被 動元件63卜632被封裝在空穴650的内部。 特別地’在大尺寸的弟二晶片640的下表面製造凹 坑，而形成具有三維空間形狀的空穴650。在較佳實施例 中，三維空間也可以是以上已經描述的溝槽的形狀。 第一和第二晶片620和640的接墊可以分別在晶片的 邊緣上，即晶片接墊621和641可以沿晶片620和64〇的 四周形成。在一較佳實施例中，在第一和第二晶片62〇和 640上形成的晶片接墊621和641，可位於晶片的中央， 也可以分別分佈在晶片620和640的兩邊。 另外，形成有晶片接墊621和641的第一和第二晶少 620和640的主動表面可以朝向同一個方向，第一和第二 晶片620和640的非主動表面可以是主動表面的另一面: 也可作附加其他ϋ件用。晶片62G和_可_導電^ 緣黏合劑670 _於基板610。當然'，可利用其他類㈣ 黏合劑’也可利用其他類型的黏接方法把 附著在基板610上。 ^ 04 日曰/1 OZU的晶片接塾
，…丄1棺田弟一連接 電性連接到第一基板焊墊611 ..^ ^ 木一日日月640的晶 =41可由第二連接線642電性連接到第二基板 28 1278947 I5750pif d〇c 佯它rrrf實施例中，形成的空穴650要足夠深，以確 此谷納弟一晶片620、第一和第二被動元件6 第：連接線622在空穴650中的迴路高度。用 ^2 Ϊ Lf曰片㈣、第一和第二被動元件纽和 連接以及第-連接 第二晶片64〇、第二連接線⑷和其連接部分可封 於封褒體680内。焊球690 ’可附裝到基板61〇的端子奶 _以¥作外接ί而子用。藉由基板61〇上的電路互連 把焊球690與基板焊墊61】和612相連，則 可電性連接於第一晶片620和第二晶片64〇之間。 相應地，如較佳實施例中所示的多晶片封裝中，在上 Si尺寸晶片的非主動表面上，形成多個空穴或溝槽或 對本發明另一實施例多晶片封裝的描述，參照圖Μ。 圖18繪示為本發明較佳實施例多晶片封裝的截面圖。 如圖18所示，在本發明較佳實施例中，多個晶片可 附貼在基板710的上表面和下表面上。在基板71〇的上表 面形成有基板焊墊711和712，在710下表面上形成有美 板焊墊713和714以及多個端子715。 土 在較佳實施例中，基板71〇可作為如以上所討論的插 件的一部分，可把多個晶片堆放在基板71〇上下表面上。 此外，以上較佳實施例中的相同的基板可由基板710代替。 小尺寸的第一晶片720可貼附在基板71〇的上表面。 29 127894^50pifdoc 具有空穴或溝槽形式的三維空間761的大尺寸的第二晶片 730可貼附於基板71G #上表面，第u 72G被封裝在 三維空間761的内部。 如同第-和第二晶片72〇和73〇，小尺寸的第三晶片 740貼附在基板710的下表面上，與第一晶片位於基板71〇 上表面的位置相對稱。帶有空穴或溝槽形式的三維空間 762的大尺寸的第四晶片75〇，可貼附在基板71〇的下表 面，第二晶片740封裝在三維空間762的内部。 在=較佳實施例中，三維空間761和762，可分別形 成在第二和第四晶片730和750的非主動表面上。 在其他較佳實施例中，第一基板焊墊711連接於第一 晶片720 ’第二基板焊墊712連接於第二晶片73〇，第三基 板焊墊713連接於第三晶片74〇，第四基板焊墊714連接 於弟四晶片750。 第一、第二、第三和第四晶片72〇、73〇、74〇和75〇 各自的接墊例如可以分佈在晶片的邊緣上，即晶片接墊 721、731、741和751可以分別沿晶片72〇、73〇、74〇和 750的四周形成。在一較佳實施例中，在第一、第二、第 二和第四晶片720、730、740和750上形成的晶片接墊 721、73卜741和751，可位於晶片的中央，也可以分別 分佈在晶片720、730、740和750的兩邊。 第一晶片720的晶片接墊721可藉由第一連接線722 電性連接到第一基板焊墊711，第二晶片73〇的晶片接墊 731可藉由第二連接線732電性連接到第二基板焊墊712, 30 1278947 15750pif.doc 另外’第二晶片740的晶片接墊741可藉由第三連接線742 電性連接到第三基板焊墊713，第四晶片750的晶片接墊 751可藉由第四連接線752電性連接到第四基板焊墊714。 第二和第四晶片730和750、第二和第四連接線732 和752、以及連接線732和752的連接部分可分別封裝於 封裝體781和782内。 悍球790可附裝到基板710的端子715上，以當作外 接端子用。藉由基板71〇上的電路互連（未繪示）把焊球 790與基板焊墊7n、712、713和714相連，則焊球79〇 φ 可電性連接於第一晶片720、第二晶片73〇、第三晶片74〇 和第四晶片750之間。 相應地，較佳實施例多晶片封裝中，在基板的上、下 表面可形成多個空穴或溝槽或其組合。 相應地，較佳實施例表明：在基板的上表面和/或下表 面上各存在至少一個上面的及至少一個下面的晶片。一個 上面的晶片可堆放在一個或多個下面的晶片的上方，也可 以是多個上面的晶片堆放在一個或多個下面的晶片的上 馨 方，或疋在基板的上表面和/或下表面上堆放的上面的晶片 與下面的晶片的任意組合。 按照較佳實施例，多晶片封裝（例如當大尺寸的上晶 片堆放在小尺寸的下晶片上時）中，上面的晶片不需要懸 掛部分。 按照以上描述的較佳實施例，可以應用選擇性姓刻方 法在上面的晶片上形成空穴或溝槽，以使上面的晶片不需 31 I2789^50pifd〇c 要隔離的結構就可以放在下面的晶片上。 下面的 按照較佳實施例，由於形成的空穴或溝槽， 片可以免受上面的晶片產生的干擾。 按照較佳實施例，當有多個下面的晶片存在 降低或防止它們之間的相互干擾。 、 乂 在本發明已經描述的較佳實施例中，「空穴」戋「、、 槽」曰是指在晶片上形成的三維空間。但是，空穴“槽# 以是在晶片上形成的洞（h〇le)，開口（〇pening) (gap )，凹處（recess )，窟落（h〇n〇w Space )， 或凹坑(crater)。 （V〇ld) 雖然本發明已以較佳實施例揭露如上，然其並非用以 限J本發明，任何熟習此技藝者，在不脫離本發明之精 ^範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是繪示本發明較佳實施例之多晶片封裝的平面 圖。 圖2是沿圖1中η_π，線所見的截面圖。 圖3Α -5Β分別繪示本發明較佳實施例之多晶片封裝 的每一製造方法。 圖6繪示本發明的多晶片封裝的又一較佳實施例的平 面圖。 圖7是沿圖6中W-VD，線所見的戴面圖。 圖8繪示本發明的多晶片封裝的又一較佳實施例的平 32 127894^ 面圖，。 中X-X，線和Y-Y，線所見 圖9A和圖9B分別是沿圖8 的截面圖。 圖10A-12B分別繪示本發明 封裝之每一製造方法。 又一較佳實施例之多晶 片 圖 平面圖 13是繪示本發明另一 較佳實施例之多晶片封裝的 X-X’線和Y-Y’線 圖14A和圖14B分別是沿圖I]中 所見的截面圖。 圖15 平面圖。 是繪示本發明另-較佳實關之多晶片封裝的 圖16是沿圖15中X-X’線所見的截面圖。 圖17是繪示本發明的多晶片封裝的一較佳實施例的 裁面圖。 圖18是繪示本發明另一較佳實施例之多晶片封裝的 戴面圖。 【主要元件符號說明】 110、 210、310、410、510、610、710:基板 111、 112、211、212、213、311、312、411、412、 413、51 卜 512、513、61 卜 612、7H、712、713、714 : 基板焊墊 115、215、315、415、515、615、715 :端子 120、 220、320、420、520、620、720 :第一晶片 121、 131、221、231、241、321、331、421、431、 33 1278947 15750pif.doc 441、521、531、541、621、641、721、731、741、751 : 晶片接墊 130、230、330、430、530、640、730 :第二晶片 140、250、260、350、360、450、460、550、560、 650 :空穴 14卜 251、26卜 551、651 :絕緣層 151、 222、322、422、522、622、722 :第一連接線 152、 232、332、432、532、642、732 :第二連接線 160、270、370、470、570、670 :黏合劑 170、280、480、580、680、78卜 782 :封裝體 180、290、490、590、690、790 ··焊球 240、440、540、740 :第三晶片 242、442、542、742 ··第三連接線 340 :溝槽 631 :第一被動元件 632 :第二被動元件 750 :第四晶片 752 :第四連接線 761、762 :三維空間 A、 C、A’、C’ ：主動表面 B、 D、B，、D，：非主動表面 a、b、d :黏厚度 c、g、h :高度 tl :厚度 I278947750pifdoc 、t2 :深度 35

Claims (1)

  1. 12789^¾ 93139967號中文專利範圍無劃線修正本 十、申請專利範圍： 1·一種多晶片封裝，包括： 一基板，其上表面上形成有多個基板焊墊； 至沙一第一半導體晶片，配置在該基板上，·以及 、…至少-第二半導體晶片，配置在已配置有該至少 一半導體晶片的該基板上，該至少一第二半導體晶片之下 表面上具有至少一三維空間，以使得該至少一第一 晶片封裝在該至少一三維空間内。 稷 ”2·=申請專利範圍第i項所述之多晶片封裝，其中該 至>、第一半導體晶片的下表面所形成的該至少一三维办 間是空穴、溝槽或其組合。 一〜二 I 3·如申請專利範圍第2項所述之多晶片封裝，其中該 =少-第-半導體晶片和第二半導體晶片是用導線連接^ 連和倒裝晶接合法巾之至少—齡法與該絲板焊墊相 小4·如申請專利範圍第1項所述之多晶片封裝，其中該至
    ί—ί — ί導體晶片是用導電黏合劑貼附到該基‘上，且 义，J一第一半導體晶片、連接部分和連接部分的接合部 刀是被封裝在該至少一三維空間内。 至少 是封裝或裸 少一^如申請專利範圍第1項所述之多晶片封裝，其中該至 '、第半導體晶片是用絕緣黏合劑貼附於該基板，且該 第一半導體晶片、連接部分和連接部分的接合部分 露在該至少一三維空間内 15750pifl.doc 36 1278947 小6>^°申睛專利範圍第1項所述之多晶片封裝，其中該至 ^第一半導體晶片、連接部分和連接部分的接合部分是 用一封裝體封裝在一起。 Λ如申請專利範圍帛1項所述之多晶片封農，其中該基 =地匕-模製導線架、—印刷電路板、—直接連接銅板、 一軟性溥膜和一插件其中之一。 小一8:如申請專利範圍第1項所述之多晶片封裝，其中該至 乂曰弟半導體晶片為—射頻晶片’且該至少—第二半導 體晶片為一記憶或邏輯電路晶片。 9·一種多晶片封裝，包括： 基板，其上表面上形成有多個基板焊墊； 至少―第—半導體晶片，配置在該基板上； 至少1 皮動元件，配置在該基板上；以及 至少一第二半導體晶片，配置在已配置有該至少一第 至少-被動元件的該基板上，該;少： Ϊ!維二:紙曰片和該至少-被動元件封裳在該至少 兮s 'ο.Ί!利㈣第9項所述之多晶片封裝，盆中在 該至少一第二半導體π生工 ^ 空間是空穴'溝槽或C所形成的該至少-三維 至少之多晶片封裝，其中該 晶 片接合法中之至少—種方法與該絲板焊墊=和倒裝 15750pifl .doc 37 1278947 至少之多晶片封裝，其中該 -第-半導體晶片是==附到該基板’而該至少 5疋用、、、巴緣黏合劑貼附於該基板。 至少4 9項所述之多晶片封裝，其中該 是被封晶片、連接部分和連接部分的接合部分 基板項所述之多晶片封裝’其中該 板、-軟性薄膜和'—:二2電路板、一直接連接銅 至少所述之多晶片封裝，其中該 導體晶片是-記憶或邏輯電而該至少一第二半 16. 一種多晶片封I，包括： 至第面上和下表面具有多個基板焊墊； nt晶片’配置在該基板的上表面上； 在該至少-第ζίΐ片，配置在該基板的上表面上， 空間，以使該：少3晶:白，主動表面上有至少一三維 至少-第四半導；：ί導體晶片封裝在其中；以及 在該至少-第四半導：曰曰曰：：配置在該基板的下表面上， 空間，以使該至少的非主動表面上有至少一三維 17. 如申tL +導體晶片封裝在其中。 在該至少三半1 ϋ第16項所述之多晶片封裝’其中 、體曰曰片和該至少一第四半導體晶片中 15750pifl.doc 38 1278947 的該至少一三維空間是 非主動表面所形成的空穴、溝槽四半導體晶片的 至少丨η，第，述之多晶片封裝，其中該 方法和倒裝晶片接合法中之至少 相連。 θ u二弟—和弟四半導體晶片是用導線連接 種方法與該些基板焊墊 申請專魏圍第16項_ 該至少一第二半導體 了我 部分和連接部分的接合部分奸導體W、連接 至二圍第16項所述之多晶片封裝，其中該 八：、鱼拔Α广_ Β曰片、至少一第三半導體晶片、連接部 分和連接部分的接合部分是封裝在一起。 21.如申請專利範圍帛16項所述之多晶片封裝，其中 該基板是至少一模製導線_、 衣V綠木 印刷電路板、一直接連接 銅板、一軟性溥膜和一插件其中之一。 5 /卜2士 ^申研ί利範圍第Μ項所述之多晶片封裝，其中該 /二第—和第二半導體晶片為射頻晶片，而該至少-第 一和苐四半導體晶片為記憶或邏輯電路晶片。 23·—種多晶片封裝中所使用的半導體元件，包括·· 基板，具有一主動表面和與該主動表面相對的一非 主動表面；以及 多數個晶片接墊，配置在該基板的該主動表面上， 其中，在該基板的該主動或該非主動表面上形成至少 一三維空間。 15750pifl.doc 39 1278947 用的2半t體申^利項所述之多晶片封裝中所使 的表面上形成的空穴、空間是在半導體元件 用的半^多晶片封裝中所使 動表面上，以僧靡用、^、夕一二維空間是形成在該非主 部的基板相連。⑽v線連接方法把該接些晶片接塾與外 26·如申請專利範圍第 用的半導體元件，装4曼1:所述之多晶片封裝中所使 表面上，以便應用倒裝人空間是形成在該主動 的基板相連。 裝sa片接θ法把該些；接塾與外部 27.一種多晶片封裝，包括： 面㈣t表’配置於該基板之主動表 片其該基板上，該些半導趙晶 中另-封裝在其中:‘維工間，以使該些半導體晶片其 在顧㈣27項所叙多“封裝，其中 在5亥基板的主動表面上形成至少-三維空間。 29.在中請專利範圍第27項所述之多晶片封裝，且中 在該基板的非主動表面形成至少_三維空間。 ’、 在該;:至料之乡^雜，其中 三維空間是空穴、溝=其=了的表面上形成的至少- 15750pifl.doc 40 1278947 31. 如申請專利範圍第27項所述之多 些至少一半導體晶#是料線連接妓和卿、^ ’其中該 中之至少-種方法與該些基板料相連。㈣片接合法 32. 如申請專利範圍第27項所述之多晶片 導體晶片、連接部分和連接部分的接合部分; 33·—種製造方法，包括·· 在一基板的主動表面上配置多個基板焊墊； 在該基板上配置至少一第一半導體晶片；以及 在該基板上配置至少—第二半導體晶片，其中_ 半‘體晶片包含在其表面上的至少―三較間，以^ 少一第一半導體晶片封裝在該至少一三維空間内。 34·如申請專利範圍第33項所述之製造方法，其中該 至少一個三維空間是形成在該基板的主動表面上。 Λ ▲ 35·如申請專利範圍第33項所述之製造方法，其中在 邊至少一第二半導體晶片的下表面上形成的該至少一三維 空間是空穴、溝槽或其組合。 、 36·如申請專利範圍第33項所述之製造方法，還包括·· 把該至少一第一半導體晶片和該至少一第二半導體晶 片用導線連接方法和倒裝晶片接合法中之至少一種方法與 該些基板焊墊相連。 〃 37·如申請專利範圍第％項所述之製造方法，還包括·· 把該至少一第一半導體晶片用導電黏合劑與該基板相 連。 41 15750pifl.doc 1278947 38. 如申請專利範圍第33項所述之製造方法，還包括： 把該至少一第一半導體晶片用絕緣黏合劑與該基板相 連。 39. 如申請專利範圍第33項所述之製造方法，其中該 至少一第一半導體晶片、連接部分和連接部分的接合部分 是封裝在該至少一三維空間内。 40. 如申請專利範圍第33項所述之製造方法，其中該至 少一第二半導體晶片、連接部分和連接部分的接合部分是 用一封裝體封裝在一起。 42 15750pifl.doc
TW093139967A 2004-01-13 2004-12-22 A multi-chip package, a semiconductor device used therein and manufacturing method thereof TWI278947B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040002369 2004-01-13
KR1020040040420A KR100632476B1 (ko) 2004-01-13 2004-06-03 멀티칩 패키지 및 이에 사용되는 반도체칩

Publications (2)

Publication Number Publication Date
TW200525671A TW200525671A (en) 2005-08-01
TWI278947B true TWI278947B (en) 2007-04-11

Family

ID=36121603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093139967A TWI278947B (en) 2004-01-13 2004-12-22 A multi-chip package, a semiconductor device used therein and manufacturing method thereof

Country Status (6)

Country Link
US (1) US7327020B2 (zh)
JP (1) JP4808408B2 (zh)
CN (1) CN1641873A (zh)
DE (1) DE102005002631B4 (zh)
NL (1) NL1027962C2 (zh)
TW (1) TWI278947B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP4553720B2 (ja) * 2004-12-21 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006210402A (ja) * 2005-01-25 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
JP4716836B2 (ja) * 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.
US7420206B2 (en) 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
US20080032451A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Method of providing inverted pyramid multi-die package reducing wire sweep and weakening torques
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2008103571A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
CN101279709B (zh) * 2007-04-04 2011-01-19 财团法人工业技术研究院 微型声波传感器的多层式封装结构
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8470640B2 (en) * 2008-06-30 2013-06-25 Sandisk Technologies Inc. Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US8294251B2 (en) * 2008-06-30 2012-10-23 Sandisk Technologies Inc. Stacked semiconductor package with localized cavities for wire bonding
TWI416699B (zh) * 2008-06-30 2013-11-21 Sandisk Technologies Inc 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
WO2011017202A2 (en) 2009-08-06 2011-02-10 Rambus Inc. Packaged semiconductor device for high performance memory and logic
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
KR101465968B1 (ko) * 2010-12-20 2014-11-28 인텔 코포레이션 칩 장치, 그 제조 방법 및 컴퓨터 시스템
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
KR101222474B1 (ko) 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
TWI473244B (zh) * 2011-10-05 2015-02-11 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
JP2016541128A (ja) * 2014-11-12 2016-12-28 インテル コーポレイション ウェアラブルデバイスのためのフレキシブル・システム・イン・パッケージ・ソリューション
JP6523999B2 (ja) * 2016-03-14 2019-06-05 東芝メモリ株式会社 半導体装置およびその製造方法
JP6755842B2 (ja) * 2017-08-28 2020-09-16 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
JP2019161007A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
CN108766974A (zh) * 2018-08-08 2018-11-06 苏州晶方半导体科技股份有限公司 一种芯片封装结构以及芯片封装方法
DE102019126028A1 (de) * 2019-09-26 2021-04-01 Robert Bosch Gmbh Multichipanordnung und entsprechendes Herstellungsverfahren
CN110828442A (zh) * 2019-11-04 2020-02-21 弘凯光电(深圳)有限公司 封装结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393094B1 (ko) 1999-12-09 2003-07-31 앰코 테크놀로지 코리아 주식회사 지지각을 갖는 기판을 이용한 반도체 패키지
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP4633971B2 (ja) 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
KR20030018204A (ko) 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
DE10209204B4 (de) * 2002-03-04 2009-05-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6737738B2 (en) * 2002-07-16 2004-05-18 Kingston Technology Corporation Multi-level package for a memory module
JP4052078B2 (ja) * 2002-10-04 2008-02-27 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
NL1027962C2 (nl) 2006-02-20
CN1641873A (zh) 2005-07-20
JP2005203776A (ja) 2005-07-28
NL1027962A1 (nl) 2005-07-14
US7327020B2 (en) 2008-02-05
US20050194673A1 (en) 2005-09-08
DE102005002631A1 (de) 2005-08-11
TW200525671A (en) 2005-08-01
JP4808408B2 (ja) 2011-11-02
DE102005002631B4 (de) 2007-05-03

Similar Documents

Publication Publication Date Title
TWI278947B (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP4505983B2 (ja) 半導体装置
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
TW516194B (en) Wiring substrate, semiconductor device and package stack semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP3356821B2 (ja) 積層マルチチップモジュール及び製造方法
TW544901B (en) Semiconductor device and manufacture thereof
TWI710079B (zh) 使用導線接合之混合式添加結構之可堆疊記憶體晶粒
EP1119049A2 (en) Laminate type semiconductor apparatus
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2002222914A (ja) 半導体装置及びその製造方法
JPS6324647A (ja) 半導体パッケ−ジ
TW200924157A (en) Package-on-package with improved joint reliability
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
JP2002222889A (ja) 半導体装置及びその製造方法
TW200947668A (en) Stacked type chip package structure
WO2021062742A1 (zh) 一种芯片堆叠封装及终端设备
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
JP2003318360A (ja) 半導体装置およびその製造方法
CN113410215B (zh) 半导体封装结构及其制备方法
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
JP3418759B2 (ja) 半導体パッケージ