JP4553720B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4553720B2
JP4553720B2 JP2004369876A JP2004369876A JP4553720B2 JP 4553720 B2 JP4553720 B2 JP 4553720B2 JP 2004369876 A JP2004369876 A JP 2004369876A JP 2004369876 A JP2004369876 A JP 2004369876A JP 4553720 B2 JP4553720 B2 JP 4553720B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
mounting
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004369876A
Other languages
English (en)
Other versions
JP2006179607A (ja
Inventor
貴志 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004369876A priority Critical patent/JP4553720B2/ja
Priority to US11/294,491 priority patent/US7322239B2/en
Publication of JP2006179607A publication Critical patent/JP2006179607A/ja
Application granted granted Critical
Publication of JP4553720B2 publication Critical patent/JP4553720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Description

この発明は、半導体装置及びその製造方法に関し、特に可動部を有する半導体チップをパッケージ化した樹脂封止型半導体装置及びその製造方法に関する。
半導体微細加工技術を応用したマイクロマシニング技術を用いて、数百μｍ程度の微小構造体を製造する技術が発展してきている。例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等への応用が始まっている。
可動部を有する微小構造体は、従来の半導体製造プロセスにより製造することができるため、トランジスタ等とともに単一のチップに集積することができる。
上述した可動部を有する微小な可動構造体を含む、特定の機能を有するシステムが構築されているチップは、Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ：ＭＥＭＳ、又はＭｉｃｒｏ−Ｓｙｓｔｅｍ−Ｔｅｃｈｎｏｌｏｇｙ：ＭＩＳＴと称されている（以下、単にＭＥＭＳチップと称する。）。このようなＭＥＭＳチップとしては、いわゆる加速度センサチップが知られている。このようなＭＥＭＳチップは、かかるＭＥＭＳチップを制御する制御チップを含めて１つにパッケージ化された装置とされる。
従来より、例えば、過大な加速度を受けたときでも、ＭＥＭＳデバイスである加速度センサチップの破壊防止を図り、さらには、製作歩留まりを低下させることがない半導体加速度センサを提供することを目的とした半導体加速度センサ（パッケージ）が提案されている（特許文献１参照。）。
この特許文献１に開示されている半導体加速度センサは、加速度センサチップと、この加速度センサチップの上面に、搭載されているＩＣチップと、これらが搭載される実装基板とを具えている。
ＩＣチップは、この凹部が加速度センサチップの可動部を覆って保護するように搭載されている。ＩＣチップには、この加速度センサチップの出力信号を処理する処理回路が形成され、裏面に凹部が形成されている。ＩＣチップ及び加速度センサチップが搭載される実装基板は、ベースと箱状のキャップにより形成される気密の空間内に格納されている。
特開平６−２４２１４１号公報
上記従来の加速度センサチップパッケージの構成によれば、加速度センサチップの直上にＩＣチップが積層されている。また、これらＩＣチップ及び加速度センサチップは、ベースと箱状のキャップにより形成される気密の空間内に格納されている。
近年、加速度センサチップのサイズはより小型化されている。そこで、サイズの小型化と感度の向上を両立させることが求められているが、可動部、すなわち錘部及びこの錘部を支持する梁部の小型化には限界がある。従って、加速度センサチップの小型化は、可動部を囲む枠部の小型化に依存しているのが実情である。
このように、加速度センサチップの枠部の小型化にともなって、上記従来の加速度センサチップパッケージのように、加速度センサチップの直上に、他のＩＣチップを、加速度センサチップの機能を損なうことなく、積層することが困難になってきている。
また、従来の構成では、樹脂封止を行うことができないために、キャップを用いて、加速度センサチップを封止しており、そのため、パッケージ全体として、非常に嵩張る形態となっている。
さらに、このようなキャップを用い、かつチップが積層されるパッケージは、チップの位置合わせが必要である等、製造工程が複雑となってしまうため、パッケージの量産性が低く、よって製造コストがより割高となってしまう。
よって、従来より、加速度センサチップパッケージに代表される半導体装置をより小型化し、かつ製造コストをより低減するための技術が嘱望されている。
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置は、下記のような構成を有している。
すなわち、半導体装置は、基部、この基部の表面を覆って設けられている絶縁膜、基部の端縁に沿って、絶縁膜上に配列されている複数の配線部、及び複数の配線部の配列より内側に設けられているチップ搭載領域を有するチップ搭載部、並びにチップ搭載部から離間して設けられていて、チップ搭載部の周囲を囲んでいる複数のリードを含むリードフレームを含んでいる。
また、この発明の半導体装置は、チップ搭載領域上に搭載されている、複数の第１電極パッドを有する第１の半導体チップを含んでいる。
さらに、この発明の半導体装置は、第１電極パッド及び配線部を電気的に接続している第１ボンディングワイヤを含んでいる。
さらにまた、この発明の半導体装置は、第１の主表面及びこの第１の主表面と対向する第２の主表面を有していて、複数の配線部の一部分を露出させて、チップ搭載部上に搭載されている第２の半導体チップであって、第２の主表面から第２の半導体チップの内部に形成されている凹部及び第１の主表面から露出されて、かつ第１の主表面の端縁に沿って設けられている複数の第２電極パッドを有していて、チップ搭載部上に搭載されている、第２の半導体チップを含んでいる。第２の半導体チップは、凹部内に第１の半導体チップ及び第１ボンディングワイヤを、当該第２の半導体チップと離間して格納している。
また、この発明の半導体装置は、第２の半導体チップから露出する配線部及びリードを電気的に接続している第２ボンディングワイヤを含んでいる。
さらにこの発明の半導体装置は、第２電極パッド及びリードを電気的に接続している第３ボンディングワイヤを含んでいる。
この発明の半導体装置は、第２及び第３ボンディングワイヤ、第２の半導体チップ、及びリードをリードの一部分を露出部として残して封止して露出部を外部端子とする封止部を具えている。
また、この発明の半導体装置の製造方法は、主として、下記のような工程を含んでいる。
すなわち、まず、基部、この基部の表面を覆って設けられている絶縁膜、基部の端縁に沿って、絶縁膜上に配列されている複数の配線部、及び複数の配線部の配列より内側に設けられているチップ搭載領域を有するチップ搭載部、並びにチップ搭載部から離間して設けられていて、チップ搭載部の周囲を囲んでいる複数のリードを含むリードフレームを準備する。
複数の第１電極パッドを有する第１の半導体チップを、チップ搭載領域上に搭載する。
第１電極パッド及び配線部を、第１ボンディングワイヤを用いて電気的に接続する。
第１の主表面及びこの第１の主表面と対向する第２の主表面を有していて、チップ搭載部上に搭載されている第２の半導体チップであって、第２の主表面から第２の半導体チップの内部に形成されている凹部及び第１の主表面から露出されて、かつ第１の主表面の端縁に沿って設けられている複数の第２電極パッドを有している前記第２の半導体チップを準備する。
第２の半導体チップを、凹部に第１の半導体チップ及び第１ボンディングワイヤを格納して、複数の配線部の一部分を露出させて、チップ搭載部上に、搭載する。このとき、第２の半導体チップは、凹部内に第１の半導体チップ及び第１ボンディングワイヤを、当該第２の半導体チップと離間して格納する。
第２の半導体チップから露出する配線部及びリードを、第２ボンディングワイヤを用いて、電気的に接続する。
第２電極パッド及びリードを、第３ボンディングワイヤを用いて、電気的に接続する。
第２及び第３ボンディングワイヤ、第２の半導体チップ、及びリードをリードの一部分を露出部として残して封止する封止部を形成する。
封止部から露出するリード及び支持リードを切断して、個片化する。
この発明の半導体装置の構成によれば、第２の半導体チップに凹部を設けて、この凹部内に加速度センサチップ等の第１の半導体チップを気密に格納する構成とするので、樹脂封止が可能となる。
また、第１の半導体チップとして、例えば、加速度センサチップを採用した場合には、その枠部が小型化したとしても、第２の半導体チップである制御チップと、この制御チップに制御される加速度センサチップとを単一のパッケージとすることができる。従って、パッケージの高機能化、高付加価値化を図りつつ、パッケージのさらなる小型化を実現することができる。
また、この発明の半導体装置の製造方法によれば、リードフレームを使用するので、上述した構成を有する半導体装置を、簡易な工程で、効率よく製造することができる。従って、製造コストが、より低減される。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。
さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
１．この発明の半導体装置の構成例の説明
まず、図１及び図２を参照して、この発明の半導体装置の構成例につき説明する。
図１（Ａ）は、この発明の半導体装置の構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している封止部（後述する。）及びその下側に位置する第２の半導体チップの図示を省略してある。図１（Ｂ）は、半導体装置の構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している封止部の図示を省略してある。図１（Ｃ）は、半導体装置の構成要素を説明するための概略的な平面図である。
図２（Ａ）は、図１（Ａ）、（Ｂ）及び（Ｃ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
図１（Ａ）、（Ｂ）、（Ｃ）及び図２（Ａ）に示すように、この発明の半導体装置１０は、リードフレーム（詳細は後述する。）２０の一部であったチップ搭載部２３を含んでいる。チップ搭載部２３は、リードフレーム２０の本質的な部分である基部２２を含んでいる。すなわち、基部２２は、リードフレーム２０を構成する銅、鉄、或いはこれらの合金といった導電性の金属により構成されている。基部２２は、この例では矩形状としてある。
チップ搭載部２３は、基部２２の表面を覆って設けられている絶縁膜２４を含んでいる。絶縁膜２４は、好ましくは、例えば、従来公知のポリイミド等の絶縁性の膜を、適宜好適な成膜法により形成すればよい。
さらに、この絶縁膜２４上には、複数の配線部２６が設けられている。配線部２６は、基部２２の端縁に沿って複数個が配列されて設けられている。具体的には、複数の配線部２６は、矩形状の基部２２を構成する４つの辺に対して垂直方向に延在させて、短冊状の形状に、設けられている。配線部２６は、この例では、各辺毎に３つが設けられている。配線部２６は、例えば、銅、アルミニウムといった、通常の配線を形成する導電性の材料により、従来公知の配線形成工程を適用して形成すればよい。
これら複数個の配線部２６の配列の内側の領域をチップ搭載領域２３ａと称する。
矩形状のチップ搭載部２３の４つの頂角からは、この例では、この頂角を２等分する方向に延在する支持リード２７が突出して延在している。この支持リード２７は、リードフレーム２０の一部である（詳細は後述する。）。
複数のリード２８は、チップ搭載部２３を囲み、かつチップ搭載部２３からは離間して、設けられている。複数のリード２８は、この例では、チップ搭載部２３の各辺に対向するように、この例では、３個ずつ設けられている。リード２８は、この例では、短冊状の形状を有していて、その長軸がチップ搭載部２３の辺に対して垂直方向に延在するように設けられている。このリード２８も後述するリードフレーム２０の一部分である。
チップ搭載部２３のチップ搭載領域２３ａ上には、第１の半導体チップ３０が搭載されている。第１の半導体チップ３０は、この例では表面３０ａ及びこの表面３０ａと対向する裏面３０ｂを有する直方体状の形状としてある。第１の半導体チップ３０は、絶縁膜２４上の、配線部２６より内側の領域、すなわちチップ搭載領域２３ａに、配線部２６とは接触しないように、搭載されている。第１の半導体チップ３０は、裏面３０ｂを従来公知のダイスボンド材により、接着して搭載すればよい。
第１の半導体チップ３０は、その表面３０ａに複数の第１電極パッド３２を有している。第１電極パッド３２は、表面３０ａの端縁に沿って、この例では、各辺について３つずつ配列して設けられている。第１の電極パッド３２は、外部からの信号を第１の半導体チップ３０に入力するか、又は第１の半導体チップの出力信号を外部に出力する電極パッドである。
第１の半導体チップ３０としては、例えば、既に説明したＭＥＭＳチップを適用して好適である。ＭＥＭＳチップとしては、例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等が挙げられるが、この発明の半導体装置の構成は、ＭＥＭＳチップとして加速度センサチップを選択した場合に、特に効果的である。
ここでいう、加速度センサチップとは、所定の加速度を計測することができる半導体チップである。
半導体装置１０は、第１ボンディングワイヤ４２を含んでいる。第１ボンディングワイヤ４２は、第１の半導体チップ３０の第１電極パッド３２及びチップ搭載部２３の配線部２６を、この例では１対１の対応関係で電気的に接続している。第１ボンディングワイヤ４２は、従来公知の金属細線を用いて、従来公知のボンディング装置を使用して設けることができる。
半導体装置１０は、第２の半導体チップ５０を含んでいる。第２の半導体チップ５０は、第１の主表面５０ａ及びこの第１の主表面５０ａと対向する第２の主表面５０ｂとを有する直方体状の形状を有している。第２の半導体チップ５０は、第２の主表面５０ｂに開口する凹部５２を有している。凹部５２は、第２の半導体チップ５０の内部の、第２の主表面５０ｂから第２の半導体チップ５０の内部に形成されている。この凹部５２は、底面５０ｃを有している。
また、第２の半導体チップ５０は、複数個の第２電極パッド５４を有している。複数個の第２電極パッド５４は、第１の主表面５０ａから露出して、かつ第１の主表面５０ａの端縁に沿って配列して設けられている。この例では、第１の主表面５０ａを構成する４つの各辺につき、３個の第２電極パッド５４が設けられている。
第２の半導体チップ５０は、凹部５２内に、第１の半導体チップ３０及び第１ボンディングワイヤ４２を格納して、チップ搭載部２３上に搭載されている。すなわち、第２の半導体チップ５０は、配線部２６上をまたぐように、チップ搭載部２３上に搭載される。
具体的には、第１ボンディングワイヤ４２が接続されている配線部２６の一部領域を凹部５２内に格納し、かつ残りの一部領域を第２の半導体チップ５０より外側に露出させて、第２の主表面５０ｂがチップ搭載部２３に接着されて、搭載されている。
この第２の半導体チップ５０としては、第１の半導体チップ３０であるＭＥＭＳチップの動作を制御し、ＭＥＭＳチップと信号をやりとりして、適宜好適な処理の実行が可能な制御チップとするのがよい。
このとき、凹部５２の底面５０ｃと第１の半導体チップ３０の表面３０ａとは、第１の半導体チップ３０の動作を損なわない程度の距離ｈ１を確保して離間させる。
ここでいう制御チップとは、ＭＥＭＳチップの動作を制御する、電気的な動作を行う半導体チップである。制御チップは、いわゆるアンプ機能、角度校正機能、ＡＤ変換機能、ＤＡ変換機能、メモリ機能等から選択される１又は２以上の所望の機能を発揮するチップを適宜選択して適用することができる。
半導体装置１０は、第２ボンディングワイヤ４４を有している。第２ボンディングワイヤ４４は、チップ搭載部２３上に搭載されている第２の半導体チップ５０から露出する、チップ搭載部２３の配線部２６及びリード２８を、この例では１対１の対応関係で電気的に接続している。
半導体装置１０は、第３ボンディングワイヤ４６を有している。第３ボンディングワイヤ４６は、第２の半導体チップ５０の第２電極パッド５４及びチップ搭載部２３のリード２８を、この例では１対１の対応関係で電気的に接続している。
半導体装置１０は、封止部６０を有している。封止部６０は、第２及び第３ボンディングワイヤ４４及び４６と、第２の半導体チップ５０とを封止している。封止部６０は、リード２８の一部分を露出させている。結果として、封止部６０から露出するリード２８の一部分である露出部２８ａは、この発明の半導体装置１０が搭載される、例えば、実装基板に接続される外部端子とされる。
ここで、第１の半導体チップ３０と第２の半導体チップ５０のサイズの一般的な水準について、例示する。第１の半導体チップ３０は、例えば、３ｍｍ×３ｍｍ角であり、高さが５００μｍ程度のチップである。第２の半導体チップ５０は、例えば、６ｍｍ×６ｍｍ角であり、高さが６５０μｍ程度であり、かつ凹部５２の深さは５５０μｍ程度のチップである。
２．加速度センサチップの構成例の説明
ここで、図３を参照して、この発明の半導体装置において、第１の半導体チップとして適用して好適な加速度センサチップの構成例につき説明する。
ここでは、いわゆるピエゾ抵抗素子を備えたピエゾ型加速度センサチップを例にとって説明する。この加速度センサチップの構成は一例であり、その他種々の構成を有する従来公知の加速度センサチップを、この発明の半導体装置に適用することができる。従って、加速度センサチップ自体の具体的な構成は、この発明の要旨ではないので、概略的に説明する。
図３（Ａ）は、加速度センサチップを上面側からみた平面図であり、図３（Ｂ）は、図３（Ａ）中のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。
加速度センサチップ３０は、表面３０ａとこの表面３０ａと対向する裏面３０ｂを有している。
また、加速度センサチップ３０は、枠体部３７を含んでいる。枠体部３７は、加速度センサチップ３０の外形（輪郭）を画成する四角枠状の外枠である。
加速度センサチップ３０には、開口部３１が設けられている。開口部３１は枠体部３７より内側の領域に設けられている。この例では、開口部３１は、表面３０ａから裏面３０ｂに至る貫通孔、すなわち、枠体部３７が囲む貫通孔として設けられている。
加速度センサチップ３０は、可動構造体３３を具えている。この可動構造体３３は、可動部（錘部）３４と梁部３５とを有している。
可動部３４は、梁部３５と一体的につながって可動に設けられている。可動部３４は、上面３４ａと、この上面３４ａと対向する下面３４ｂを有している。この上面３４ａは、表面３０ａと同一レベルとされ、下面３４ｂは、裏面３０ｂよりも高いレベルに存在している。すなわち、可動部３４の厚さは、枠体部３７の厚さよりも薄厚とされ、加速度の測定に必要なストロークを確保してある。
枠体部３７からは、上述の梁部３５が、開口部３１内に突出延在している。この梁部３５は肉薄で、しかも細幅にされている。梁部３５は、可動部３４の運動時に撓む可撓部である。
梁部３５の開口部３１内に突出する先端側には、上述した可動部３４が設けられている。可動部３４は、梁部３５により開口部３１内に吊り下げられていて、かつ開口部３１内に納められている。
可動部３４は、加速度の計測のため、運動できるよう構成する必要がある。従って、可動部３４が枠体部３７と直接的に接触しないようにするために、及び梁部３５によって当該運動が抑制されないようにするために、可動部３４と枠体部３７との間、及び枠体部３７及び可動部３４とのつながり部分を除いた梁部３５の側縁と可動部３４との間は、間隙を以って切り離してある。
この例では、可動構造体３３を、４つの部分からなる梁部３５と、この梁部３５の４つの部分により４方向から支持される可動部３４とを含む、いわゆる３軸加速度センサの構成例として説明した。しかしながら、この発明の半導体装置に適用して好適な加速度センサチップの構成は、上述の構成例に限定されず、従来公知の加速度センサが具えるあらゆる可動構造体の構成に適用することができる。例えば、一方向のみから可動部３４を支持する、いわゆる片持ち式といった他の任意好適な形態の加速度センサチップをこの発明の構成に適用することもできる。
図３（Ｂ）に示すように、梁部３５には、検出素子３６が設けられている。この検出素子３６は、この例ではピエゾ抵抗素子としてある。
この検出素子３６は、目標とする程度の加速度が測定できる、設計に応じた適当な個数で、梁部３５の好適な位置に設けておけばよい。これら検出素子３６は、この可動構造体３３の変位量（加速度）を検出するための素子である。
検出素子３６は、例示したピエゾ抵抗素子に限定されない。例えば静電容量型等の任意のタイプの加速度センサに適用される、任意好適な検出素子を選択して適宜適用することができる。
さらに検出素子３６のそれぞれには、信号を外部に出力するか、又は検出素子３６に信号を入力するための配線が接続されている（図示せず。）。この配線には、例えば、従来公知の配線構造を適用できる。
開口部３１よりも外側に位置する枠体部３７上には、複数の第１電極パッド３２が設けられている。この第１電極パッド３２は、枠体部３７から露出して設けられている。第１電極パッド３２は、枠体部３７の外側の輪郭を構成する辺に沿って配列して設けられている。第１電極パッド３２は、この例では、各辺につき３つずつ設けられている。
第１電極パッド３２は、梁部３５の検出素子３６と、上述した図示しない配線を経て、電気的に接続されている。
３．変形例の説明
次に、この発明の半導体装置の変形例の構成例につき、図２（Ｂ）を参照して説明する。
この変形例の構成例は、チップ搭載部２３のチップ搭載領域２３ａにチップ搭載凹部２９を設けて、このチップ搭載凹部２９内に第１の半導体チップ３０を搭載する構成例である。このチップ搭載凹部２９以外の構成については図２（Ａ）を用いて説明した半導体装置の構成例と何ら変わるところがない。従って、ここでは、このチップ搭載凹部２９にかかる構成以外の同一の構成については、同一番号を付してその詳細な説明を省略する。
図２（Ｂ）は、この発明の半導体装置の変形例の構成例を説明するための図２（Ａ）と同様の模式的な図である。
変形例のチップ搭載部２３は、リードフレーム２０の本質的な部分である基部２２を含んでいる。すなわち、基部２２は、リードフレーム２０を構成する銅、鉄、或いはこれらの合金といった導電性の金属により構成されている。基部２２は、この例では矩形状としてある。チップ搭載領域２３ａである基部２２には、チップ搭載凹部２９が設けられている。チップ搭載凹部２９の形状、サイズ及び深さは、このチップ搭載凹部２９内に搭載される第１の半導体チップ３０の形状、サイズを勘案して、第１の半導体チップ３０を納めるのに十分な形状及びサイズとし、可能な限り深くするのがよい。
このチップ搭載凹部２９は、リードフレーム２０の材料に応じた従来公知のホトリソグラフィ工程及びエッチング工程、すなわち、いわゆるハーフエッチング工程により形成すればよい。
チップ搭載部２３は、基部２２の表面を覆って設けられている絶縁膜２４を含んでいる。絶縁膜２４は、チップ搭載凹部２９内、すなわち、その表面の全面又は一部分を覆うように設けてあってもよいし、チップ搭載凹部２９内には設けなくてもよい。すなわち、絶縁膜２４を、チップ搭載凹部２９を除く、基部２２の表面に設ける構成としてもよい。
チップ搭載凹部２９、すなわち、チップ搭載領域２３ａよりも外側である絶縁膜２４上には、複数の配線部２６が設けられている。配線部２６は、基部２２の端縁に沿って複数個が設けられている。
チップ搭載部２３の４つの頂角からは、この例では、この頂角を２等分する方向に延在する支持リード２７（図１参照）が突出して延在している。
図示例では、第１の半導体チップ３０は、チップ搭載凹部２９内である絶縁膜２４上に、搭載されている。第１の半導体チップ３０は、裏面３０ｂを、好ましくは絶縁性の従来公知のダイスボンド材により、接着して搭載すればよい。
第２の半導体チップ５０は、凹部５２内に、第１の半導体チップ３０及び第１ボンディングワイヤ４２を格納して、チップ搭載部２３上に搭載される。
このとき、凹部５２の底面５２ｃと第１の半導体チップ３０の表面３０ａとは、上述の構成例と同様に、第１の半導体チップ３０の動作を損なわない程度の距離ｈ１を確保して離間させる。
従って、この変形例の構成例によれば、第２の半導体チップ５０の厚さをより薄くして、第１の半導体チップ３０を格納した状態とすることができる。併せて、チップ搭載凹部２９の深さ分だけ、半導体装置１０の厚さを薄くすることができる。すなわち、半導体装置１０の厚さを、なんら機能を損なうことなく、より薄型化することができる。
また、この変形例の半導体装置１０を製造するに際しては、チップ搭載凹部２９内に、第１の半導体チップ３０を納めて搭載するので、微妙な位置合わせを要せずに、より容易に、第１の半導体チップ３０をチップ搭載領域２３ａに搭載することができる。
ここで、この発明の半導体装置１０の動作について概略的に説明する。
この例では、第１の半導体チップ３０を加速度センサチップ３０として説明する。例えば、まず、加速度センサチップ３０が加速度の発生を検知したとする。このとき、加速度センサチップ３０が生成した第１の信号は、第１電極パッド３２、第１ボンディングワイヤ４２、配線部２６、第２ボンディングワイヤ４４、リード２８、第３ボンディングワイヤ４６を順次に経て、制御チップである第２の半導体チップ５０の第２電極パッド５４に入力される。制御チップ５０は入力された第１の信号に基づいて、第２の信号を生成し、第２の電極パッド５４、第３ボンディングワイヤ４６、外部端子であるリード２８の露出部２８ａを順次に経て、例えば、実装基板である外部環境に第２の信号を出力する。
このように、第１の半導体チップ３０と第２の半導体チップ５０とは、電気的に、接続されているので、相互に、信号のやりとりが可能である。
４．半導体装置の製造方法
図４から図７を参照して、この発明の半導体装置の製造方法例につき説明する。なお、この発明の半導体装置の製造工程は、従来公知の材料を用いて、従来公知の製造工程により形成できる。従って、各製造工程における材料、条件等の詳細な説明は省略する場合もある。
図４（Ａ）は、製造途中の半導体装置の概略的な部分平面図であり、図４（Ｂ）は、製造途中の加速度センサチップパッケージを、図４（Ａ）のＣ−Ｃ’で示した一点鎖線で切断した切り口を示す概略的な図である。
図５（Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。図６（Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。図７（Ａ）及び（Ｂ）は、図６から続く模式的な説明図である。
図４（Ａ）及び（Ｂ）に示すように、まず、リードフレーム２０を準備する。リードフレーム２０は、例えば、銅或いはその合金といった任意好適な導電性金属により構成されている。リードフレーム２０は、フレーム部２１、基部２２、支持リード２７、及び複数のリード２８が薄板状の金属板に一体として設けられて構成されている。
フレーム部２１は、例えば、複数の基部２２を１列に配列して、これらをそれぞれ囲む直線状の形状であるか、又はｍ個×ｎ個（ｍ及びｎは、２以上の整数である。）をマトリクス状にそれぞれが互いに等間隔に配列された複数個の基部２２をそれぞれ囲んでいる。
フレーム部２１の最外側には、所望により、リードフレーム２０の搬送に使用できるスプロケットホール２１ａが設けてあってもよい。
基部２２は、半導体チップを搭載するためのチップ搭載領域２３ａを含むチップ搭載部（２３）となる部分である。
基部２２は、この例では矩形状の領域である。基部２２の矩形の各辺は、フレーム部２１からは離間している。
基部２２の面積は、搭載される半導体チップの仕様、製造される半導体装置の仕様に応じて任意好適な形状及び面積とすることができる。
支持リード２７は、この例では矩形状である基部２２の４つの頂角から延在させ、かつフレーム部２１に接続して設けてある。この例では、支持リード２７は、リード（ワイヤ）部材として形成されている。
支持リード２７は、複数の基部２２それぞれをフレーム部２１に支持している。
従って、リードフレーム２０には、フレーム部２１、基部２２、及び支持リード２７により囲まれて画成される複数の空隙部２５が存在する。すなわち、この例では、矩形状の基部２２の各辺あたり１つずつの空隙部２５が、基部２２を取り巻くように存在している。
フレーム部２１には、これらフレーム部２１から空隙部２５に突出させて、複数のリード２８が設けられている。すなわち、リード２８は、矩形状の基部２２の各辺に直交する方向に延在している。リード２８は、基部２２とは離間している。この例では、空隙部２５あたり３本のリード２８が設けられている。
この例では、リード２８は外部端子としても機能する。従って、複数のリード２８の数、リード２８同士の間隔は、基部２２上に搭載される半導体チップの仕様に従って、製造される半導体装置の外部端子の間隔に等しく決定すればよい。
上述した変形例の構成例の場合には、チップ搭載領域２３ａである基部２２に、チップ搭載凹部２９を形成しておく。
基部２２には、絶縁膜２４が設けられている。絶縁膜２４は、基部２２の表面上を覆って設けられている。
この絶縁膜２４は、ポリイミド等の絶縁性の材料を、リードフレーム２０の形成時に、例えば、好ましくは、従来公知のマスク形成工程及び材料の塗布工程により、形成すればよい。
さらに、この絶縁膜２４上には、複数の配線部２６が設けられている。配線部２６は、基部２２の端縁に沿って複数個が設けられている。具体的には、矩形状の基部２２を構成する４つの辺に対して垂直方向に延在する短冊状の形状として設けてある。
これら基部２２（チップ搭載領域２３ａであるチップ搭載凹部２９を含む。）、絶縁膜２４及び配線部２６を総じて、チップ搭載部２３と称する。チップ搭載部２３には、半導体チップが搭載される。
また、チップ搭載部２３とこれを取り囲むように設けられているリード２８を含む図中、符号２０ａで示す点線により囲まれる領域を、個片領域２０ａと称する。個片領域２０ａは、半導体装置１０として、個片化される領域である。図中、符号２０ａで示す点線は、後述する個片化工程において、ダイシングラインとなるラインである。
上述のリードフレーム２０の説明において、各構成要素の位置関係を説明するにあたり、「接続」という用語を用いた。
一般に、リードフレーム２０は、１枚の導体金属板を、パンチ加工により型抜きするか、或いはエッチングすることにより、複数の個片領域２０ａが一体形成される。従って、上述したリードフレーム２０は、チップ搭載部２３、並びにチップ搭載部２３に接続されている支持リード２７及びリード２８が連続的なパターンとして、一体成形されている。
上述したリードフレーム２０の構成例は、好適例であり、この発明の目的を損なわない範囲で、これに限定されない。例えば、リード２８の形状は、複数本が互いに接触しない屈曲した形状のパターンであってもよい。また、支持リード２７の接続位置及び本数は、上述した例に限定されず任意好適な接続位置及び本数とすることができる。
次いで、図５（Ａ）及び（Ｂ）に示すように、第１の半導体チップ３０を、チップ搭載部２３のチップ搭載領域２３ａ上に搭載する。第１の半導体チップ３０は、既に説明したように表面３０ａから露出する複数個の第１電極パッド３２を有している。
第１の半導体チップ３０は、チップ搭載部２３の配線部２６よりも内側の領域である絶縁膜２４上に、搭載されている。
このとき、第１の半導体チップ３０の裏面３０ｂは、従来公知のダイスボンド材を用いて、絶縁膜２４に接着して搭載すればよい。
上述した変形例の構成例の場合には、基部２２が設けられている、チップ搭載凹部２９内に、第１の半導体チップ３０を搭載する。このとき、チップ搭載凹部２９内に絶縁膜２４が形成されていない場合には、好ましくは、絶縁性のダイスボンド材を用いて第１の半導体チップ３０の搭載を行うのがよい。
また、チップ搭載凹部２９内に絶縁膜２４が形成されている場合には、チップ搭載凹部２９内である絶縁膜２４上に搭載する。
この場合には、チップ搭載部２３にはチップ搭載凹部２９が設けられているので、第１の半導体チップ３０の搭載時の位置合わせがより容易になる。従って、第１の半導体チップ３０の搭載工程が、より容易かつ正確になり、歩留まりの向上が期待される。
次に、第１電極パッド３２及び配線部２６を、第１ボンディングワイヤ４２を用いてワイヤボンディングする。
このワイヤボンディング工程は、従来公知のボンディングワイヤ及びボンディング装置を用いて、熱圧着、超音波熱圧着等の任意好適な方法により行われる。
このとき、この例では、１本の第１ボンディングワイヤ４２は、１個の電極パッド３２と、１本の配線部２６とを１対１の対応関係で、かつ最短距離で接続している。配線部２６におけるボンディング位置は、後に行われる第２の半導体チップの搭載を考慮して、第１の半導体チップ３０に近接する位置とするのがよい。
次に、第２の半導体チップ５０を準備する。第２の半導体チップ５０は、既に説明したように、第１の主表面５０ａ及びこの第１の主表面５０ａと対向する第２の主表面５０ｂとを有している。
第２の半導体チップ５０は、凹部５２を有している。凹部５２は、第１及び第２の主表面５０ａ及び５０ｂの間に底面５０ｃを有している。
第２の半導体チップ５０は、第１の主表面５０ａから露出して、かつ第１の主表面５０ａの端縁に沿って設けられている複数の第２電極パッド５４を有している。
然る後、図６（Ａ）及び（Ｂ）に示すように、第２の半導体チップ５０を、凹部５２内に、第１の半導体チップ３０及び第１ボンディングワイヤ４２を格納して、チップ搭載領域２３ａの外側であるチップ搭載部２３上に、搭載する。
このとき、第２の半導体チップ５０を、その第２の主表面５０ｂが、延在方向に直交するように複数の配線を含む配線部２６上をまたいで、チップ搭載部２３上に搭載する。第２の半導体チップ５０の搭載は、このように配線部２６をまたぐようにして行われるので、絶縁性のダイスボンディング材を用いて、搭載工程を行う。
具体的には、第２の主表面５０ｂを、第１ボンディングワイヤ４２が接続されている配線部２６の一部領域を凹部５２内に格納し、かつ配線部２６の第１ボンディングワイヤ４２が接続されていない一部領域を第２の半導体チップ５０より外側に露出させて、チップ搭載部２３に、従来公知の、特に絶縁性のダイスボンド材を用いて接着して搭載すればよい。
次いで、第２の半導体チップ５０から露出する配線部２６及びリード２８を、第２ボンディングワイヤ４４を用いて、ワイヤボンディングして電気的に接続する。
同様に、第２電極パッド５４及びリード２８を、第３ボンディングワイヤ４６を用いて、電気的に接続する。
これら第２及び第３ボンディングワイヤ４４及び４６を用いるワイヤボンディング工程は、既に説明した第１ボンディングワイヤ４２のワイヤボンディング工程と同様にして行えばよい。
次に、図７（Ａ）及び（Ｂ）に示すように、封止部６０を形成する。封止部６０は、第２及び第３ボンディングワイヤ４４及び４６、第２の半導体チップ５０を封止する。
このとき、リード２８の一部分を、封止部６０の外側に露出させて、封止工程を行う。封止部６０から露出したリード２８の一部分である露出部２８ａ（図１（Ｃ）及び図２参照。）は、外部端子として使用できる。
この封止工程は、従来公知のモールド樹脂、液状樹脂等の任意好適な材料を用いて、金型を用いた従来公知の封止工程により形成することができる。この例では、この封止工程は、リードフレーム２０のフレーム部２１、個片領域２０ａより外側に位置する支持リード２７の一部分及び個片領域２０ａより外側に位置するリード２８の一部分を、複数の個片領域２０ａ毎に覆って複数のキャビティを形成することができる金型を用いて、封止工程を行えばよい。
具体的には、複数のキャビティ内に封止樹脂材料を充填し、これを硬化した後、金型を取り外すことにより、支持リード２７によりリードフレーム２０に固定された状態の複数の半導体装置が形成される。
最後に、複数の個片領域２０ａそれぞれを切り出して、すなわち、封止部６０から露出するリード２８及び支持リード２７を切断して、半導体装置１０として個片化する。
具体的には、従来公知のパンチ加工、又は従来公知のダイシング装置が具える高速回転する回転ブレードを用いて、リード２８及び支持リード２７を切断すればよい。
このようにして、１つのリードフレーム２０から、複数個の半導体装置１０を、効率的かつ簡易な工程で得ることができる。
（Ａ）〜（Ｃ）は、半導体装置の構成要素を説明するための概略的な平面図である。 （Ａ）は、図１（Ａ）、（Ｂ）及び（Ｃ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図であり、（Ｂ）は、この発明の半導体装置の変形例の構成例を説明するための図２（Ａ）と同様の模式的な図である。 （Ａ）は、加速度センサチップを上面側からみた平面図であり、（Ｂ）は、図３（Ａ）中のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。 （Ａ）は、製造途中の半導体装置の概略的な部分平面図であり、（Ｂ）は、製造途中の加速度センサチップパッケージを、図４（Ａ）のＣ−Ｃ’で示した一点鎖線で切断した切り口を示す概略的な図である。 （Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。 （Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。 （Ａ）及び（Ｂ）は、図６から続く模式的な説明図である。
符号の説明
１０：半導体装置
２０：リードフレーム
２０ａ：個片領域
２１：フレーム部
２１ａ：スプロケットホール
２２：基部
２３：チップ搭載部
２３ａ：チップ搭載領域
２４：絶縁膜
２５：空隙部
２６：配線部
２７：支持リード
２８：リード
２８ａ：露出部
２９：チップ搭載凹部
３０：第１の半導体チップ（加速度センサチップ）
３０ａ：表面
３０ｂ：裏面
３１：開口部
３２：第１電極パッド
３３：可動構造体
３４：可動部（錘部）
３４ａ：上面
３４ｂ：下面
３５：梁部
３６：検出素子
３７：枠体部
４２：第１ボンディングワイヤ
４４：第２ボンディングワイヤ
４６：第３ボンディングワイヤ
５０：第２の半導体チップ（制御チップ）
５０ａ：第１の主表面
５０ｂ：第２の主表面
５０ｃ：底面
５２：凹部
５４：第２電極パッド
６０：封止部

Claims (6)

  1. 基部、該基部の表面を覆って設けられている絶縁膜、前記基部の端縁に沿って、前記絶縁膜上に配列されている複数の配線部、及び複数の当該配線部の配列より内側に設けられているチップ搭載領域を有するチップ搭載部、並びに該チップ搭載部から離間して設けられていて、該チップ搭載部の周囲を囲んでいる複数のリードを含むリードフレームと、
    前記リードフレームの前記チップ搭載領域上に搭載されている、複数の第１電極パッドを有する第１の半導体チップと、
    前記第１電極パッド及び前記配線部を電気的に接続している第１ボンディングワイヤと、
    第１の主表面及び該第１の主表面と対向する第２の主表面を有していて、前記複数の配線部の一部分を露出させて、前記チップ搭載部上に搭載されている第２の半導体チップであって、前記第２の主表面から該第２の半導体チップの内部に形成されている凹部及び前記第１の主表面から露出されて、かつ前記第１の主表面の端縁に沿って設けられている複数の第２電極パッドを有している前記第２の半導体チップと、
    前記第２の半導体チップから露出する前記配線部及び前記リードを電気的に接続している第２ボンディングワイヤと、
    前記第２電極パッド及び前記リードを電気的に接続している第３ボンディングワイヤと、
    前記第２及び第３ボンディングワイヤ、前記第２の半導体チップ、及び前記リードを該リードの一部分を露出部として残して封止して、該リードの露出部を外部端子とする封止部と
    を具え、
    前記第１の半導体チップ及び前記第１ボンディングワイヤが、前記第２の半導体チップが有する前記凹部内に、前記第２の半導体チップと離間して格納されており、
    前記第１の半導体チップは、可動部を含む可動構造体を有しているＭＥＭＳチップであり、
    前記第１電極パッドは、前記可動構造体の動作に起因する信号が出力されるか、又は前記可動構造体に対して信号を入力するための電極パッドであり、及び
    前記第２の半導体チップは前記ＭＥＭＳチップを制御する制御チップである
    ことを特徴とする半導体装置。
  2. 前記チップ搭載部の基部は、前記チップ搭載領域に、前記第１半導体チップを搭載する搭載凹部をさらに有しており、前記絶縁膜は、前記基部の表面を覆っており、及び前記第１の半導体チップは、前記搭載凹部内に納められて搭載されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の半導体チップは、表面及び該表面と対向する裏面を有していて、前記表面から前記裏面に至る開口部を囲む枠体部と、該枠体部から前記開口部内に延在している梁部と、前記開口部内に納められていて、前記梁部により可動に支持されている可動部とを含む可動構造体、及び当該可動構造体の変位を検出する検出素子を有している加速度センサチップであって、前記第１電極パッドは、前記検出素子と電気的に接続されて、前記枠体部に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 基部、該基部の表面を覆って設けられている絶縁膜、前記基部の端縁に沿って、前記絶縁膜上に配列されている複数の配線部、及び複数の当該配線部の配列より内側に設けられているチップ搭載領域を有するチップ搭載部、並びに該チップ搭載部から離間して設けられていて、該チップ搭載部の周囲を囲んでいる複数のリードを含むリードフレームを準備する工程と、
    複数の第１電極パッドを有する第１の半導体チップを、前記チップ搭載領域上に搭載する工程と、
    前記第１電極パッド及び前記配線部を、第１ボンディングワイヤを用いて電気的に接続する工程と、
    第１の主表面及び該第１の主表面と対向する第２の主表面を有している第２の半導体チップであって、前記第２の主表面から該第２の半導体チップの内部に形成されている凹部及び前記第１の主表面から露出されて、かつ前記第１の主表面の端縁に沿って設けられている複数の第２電極パッドを有している前記第２の半導体チップを準備する工程と、
    前記第２の半導体チップを、前記複数の配線部の一部分を露出させて、前記チップ搭載部上に、搭載する工程と、
    前記第２の半導体チップから露出する前記配線部及び前記リードを、第２ボンディングワイヤを用いて、電気的に接続する工程と、
    前記第２電極パッド及び前記リードを、第３ボンディングワイヤを用いて、電気的に接続する工程と、
    前記第２及び第３ボンディングワイヤ、前記第２の半導体チップ、及び前記リードを該リードの一部分を露出部として残して封止する封止部を形成する工程と、
    前記封止部から露出する前記リード及び前記支持リードを切断して、個片化する工程と
    を含み、
    前記第１の半導体チップ及び前記第１ボンディングワイヤが、前記第２の半導体チップが有する前記凹部内に、前記第２の半導体チップと離間して格納されており、
    前記第１の半導体チップは、可動部を含む可動構造体を有しているＭＥＭＳチップであり、
    前記第１電極パッドは、前記可動構造体の動作に起因する信号が出力されるか、又は前記可動構造体に対して信号を入力するための電極パッドであり、及び
    前記第２の半導体チップは前記ＭＥＭＳチップを制御する制御チップである
    ことを特徴とする半導体装置の製造方法。
  5. 前記第１の半導体チップを前記チップ搭載部に搭載する工程は、前記基部が、前記チップ搭載領域にさらに有している搭載凹部内に、前記第１の半導体チップを搭載する工程である
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１の半導体チップを前記チップ搭載領域に搭載する工程は、表面及び該表面と対向する裏面を有していて、前記表面から前記裏面に至る開口部を囲む枠体部と、該枠体部から前記開口部内に延在している梁部と、前記開口部内に納められていて、前記梁部により可動に支持されている可動部とを含む可動構造体、及び当該可動構造体の変位を検出する検出素子を有している加速度センサチップを、前記チップ搭載領域に搭載する工程であり、
    前記第２の半導体チップを前記チップ搭載部に搭載する工程は、前記加速度センサチップを制御する制御チップである前記第２の半導体チップを、前記チップ搭載部に搭載する工程である
    ことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
JP2004369876A 2004-12-21 2004-12-21 半導体装置及びその製造方法 Expired - Fee Related JP4553720B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004369876A JP4553720B2 (ja) 2004-12-21 2004-12-21 半導体装置及びその製造方法
US11/294,491 US7322239B2 (en) 2004-12-21 2005-12-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369876A JP4553720B2 (ja) 2004-12-21 2004-12-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006179607A JP2006179607A (ja) 2006-07-06
JP4553720B2 true JP4553720B2 (ja) 2010-09-29

Family

ID=36594035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369876A Expired - Fee Related JP4553720B2 (ja) 2004-12-21 2004-12-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7322239B2 (ja)
JP (1) JP4553720B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020701A1 (ja) * 2005-08-18 2007-02-22 C & N Inc 加速度センサ装置
JP4568202B2 (ja) * 2005-09-29 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2007322191A (ja) * 2006-05-31 2007-12-13 Oki Electric Ind Co Ltd 半導体加速度センサ
WO2008143191A1 (ja) * 2007-05-17 2008-11-27 Rohm Co., Ltd. Ｍｅｍｓセンサおよびその製造方法
JP2008304218A (ja) * 2007-06-05 2008-12-18 Mitsubishi Electric Corp 加速度センサおよびその製造方法
JP2009063550A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
JP2009063551A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
JP5172254B2 (ja) * 2007-09-11 2013-03-27 ローム株式会社 半導体装置
JP2009229349A (ja) * 2008-03-25 2009-10-08 Oki Semiconductor Co Ltd 加速度センサパッケージ
JP2010071799A (ja) * 2008-09-18 2010-04-02 Rohm Co Ltd 加速度センサおよび加速度センサの製造方法
ITTO20100449A1 (it) * 2010-05-28 2011-11-29 St Microelectronics Srl Dispositivo dotato di incapsulamento e relativo procedimento di fabbricazione
TWI431732B (zh) * 2011-09-22 2014-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8941223B2 (en) * 2012-09-10 2015-01-27 Invensense, Inc. MEMS device package with conductive shell
JP2015005597A (ja) * 2013-06-20 2015-01-08 日立オートモティブシステムズ株式会社 樹脂封止型センサ装置
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
US9863829B2 (en) * 2014-08-01 2018-01-09 Carl Freudenberg Kg Sensor
GB2582238A (en) * 2018-08-24 2020-09-23 Atlantic Inertial Systems Ltd Sensor packages
DE102019201224A1 (de) * 2019-01-31 2020-08-06 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
CN114440954A (zh) * 2021-12-28 2022-05-06 荣成歌尔微电子有限公司 传感器封装结构、封装方法及电子设备
DE102022202299A1 (de) * 2022-03-08 2023-09-14 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242141A (ja) * 1993-02-22 1994-09-02 Tokai Rika Co Ltd 半導体加速度センサ
JPH06268151A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 半導体装置
JP2001127199A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627983B2 (en) * 2001-01-24 2003-09-30 Hsiu Wen Tu Stacked package structure of image sensor
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242141A (ja) * 1993-02-22 1994-09-02 Tokai Rika Co Ltd 半導体加速度センサ
JPH06268151A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 半導体装置
JP2001127199A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7322239B2 (en) 2008-01-29
US20060130582A1 (en) 2006-06-22
JP2006179607A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4553720B2 (ja) 半導体装置及びその製造方法
JP4518992B2 (ja) 半導体チップパッケージ及びその製造方法
JP4568202B2 (ja) 半導体装置
JPH1194506A (ja) センサ
CN110677793B (zh) 麦克风封装结构
KR101953455B1 (ko) 압력 센서
JP2006119042A (ja) 加速度センサチップパッケージ及びその製造方法
JP4578087B2 (ja) 加速度センサ
US7849743B2 (en) Acceleration sensing device
JP2006170962A (ja) 半導体加速度センサ
US7304395B2 (en) Semiconductor chip package
JP4683897B2 (ja) 加速度センサチップパッケージ及びその製造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP4948764B2 (ja) 電気的インターフェース部品を支持するための追従部品
JP4949673B2 (ja) 半導体加速度センサおよびその製造方法
KR101753087B1 (ko) 미소 전자 기계 디바이스 및 제조 방법
JP2007227596A (ja) 半導体モジュール及びその製造方法
JP2007043134A (ja) 半導体チップパッケージ及びその製造方法
JP6273189B2 (ja) センサパッケージ
JP5068362B2 (ja) 実装構造体
US7489043B2 (en) Semiconductor chip package and fabrication method thereof
JP6416704B2 (ja) 樹脂封止型センサ装置
JP2016200467A (ja) 複合センサデバイス
JP2008076259A (ja) 電気機械変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees