CN108766974A - 一种芯片封装结构以及芯片封装方法 - Google Patents

一种芯片封装结构以及芯片封装方法 Download PDF

Info

Publication number
CN108766974A
CN108766974A CN201810897334.1A CN201810897334A CN108766974A CN 108766974 A CN108766974 A CN 108766974A CN 201810897334 A CN201810897334 A CN 201810897334A CN 108766974 A CN108766974 A CN 108766974A
Authority
CN
China
Prior art keywords
chip
image sensing
circuit board
gasket
contact jaw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810897334.1A
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201810897334.1A priority Critical patent/CN108766974A/zh
Publication of CN108766974A publication Critical patent/CN108766974A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种芯片封装结构以及芯片封装方法，本发明技术方案将控制芯片贴合固定在电路板的第一表面，将影像传感芯片设置在控制芯片背离电路板的另一侧，且与控制芯片之间具有间隙，便于控制芯片以及影像传感芯片分别与电路板进行电连接，无需根据制芯片与影像传感芯片的尺寸设置封装位置。

Description

一种芯片封装结构以及芯片封装方法
技术领域
本发明涉及芯片封装技术领域，更具体的说，涉及一种芯片封装结构以及芯片封装方法。
背景技术
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活和工作带来了巨大的便利，成为当今人们不可或缺的重要工具。电子设备实现各种功能的主要部件是芯片，为了便于芯片与电子设备绑定，同时为保护芯片，需要对芯片进行封装，形成芯片封装结构。
现有技术对两个芯片同时进行封装时，一般是直接将第一个芯片固定在电路板上，然后将第二芯片固定第一个芯片背离电路板的一侧表面，两个芯片一般都是通过导线与电路板电连接。该封装方式中，第一个为了便于第一芯片四周的焊盘通过导线与电路板连接，故第二个芯片的尺寸需要小于第一个芯片的尺寸，以露出第一个芯片边缘区域的焊盘。
可见，现有技术将两个芯片同时封装在电路板的同一侧时，需要基于两个芯片的尺寸设定封装位置。
发明内容
为了解决上述问题，本发明技术方案提供了一种芯片封装结构以及芯片封装方法，无需根据控制芯片与影像传感芯片的尺寸设置封装位置。
为了实现上述目的，本发明提供如下技术方案：
一种芯片封装结构，所述芯片封装结构包括：
电路板，所述电路板包括相对的第一表面以及第二表面；所述电路板还包括用于与外部电路连接的互联电路；
贴合固定在所述第一表面的控制芯片，所述控制芯片与所述互联电路连接；
设置在所述控制芯片背离所述电路板一侧的影像传感芯片，所述影像传感芯片与所述控制芯片之间具有间隙，所述影像传感芯片与所述互联电路连接；
设置在所述影像传感芯片背离所述电路板一侧的盖板；所述盖板与所述电路板形成一封闭空间，所述影像传感芯片与所述控制芯片位于所述封闭空间内。
优选的，在上述芯片封装结构中，所述互联电路包括：
设置在所述第一表面的第一接触端以及第二接触端；所述第一接触端用于连接所述控制芯片，所述第二接触端用于连接所述影像传感芯片；
设置在所述第二表面的第三接触端，所述第三接触端用于连接所述外部电路；
其中，所述第一接触端通过第一布线线路与对应的所述第三接触端连接，所述第二接触端通过第二布线线路与对应的所述第三接触端连接，所述第一布线线路与所述第二布线线路绝缘。
优选的，在上述芯片封装结构中，所述第三接触端为焊盘或是锡球。
优选的，在上述芯片封装结构中，在垂直于所述电路板的方向上，所述控制芯片与所述影像传感芯片至少部分交叠。
优选的，在上述芯片封装结构中，在垂直于所述电路板的方向上，所述控制芯片位于所述影像传感芯片在所述电路板的投影内。
优选的，在上述芯片封装结构中，所述影像传感芯片与所述电路板之间具有第一垫片，所述影像传感芯片通过所述第一垫片与所述电路板固定。
优选的，在上述芯片封装结构中，所述影像传感芯片具有相对的正面和背面，其背面包括第一区域以及第二区域；
所述第一垫片位于所述第一区域与所述电路板之间；
所述控制芯片位于所述第二区域在所述电路板的正投影内。
优选的，在上述芯片封装结构中，所述第一垫片为硅垫片、陶瓷垫片或是金属垫片。
优选的，在上述芯片封装结构中，所述影像传感芯片具有相对的正面和背面；其背面朝向所述电路板设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫；
其中，所述第一焊垫通过导线与所述互联电路连接。
优选的，在上述芯片封装结构中，所述盖板与所述影像传感芯片之间具有设定间距。
优选的，在上述芯片封装结构中，所述盖板通过第二垫片与所述电路板固定。
优选的，在上述芯片封装结构中，所述第二垫片为硅垫片、陶瓷垫片或是金属垫片。
优选的，在上述芯片封装结构中，所述盖板为玻璃板。
本发明还提供了一种芯片封装方法，所述芯片封装方法包括：
提供一封装基板，所述封装基板包括多个电路板；相邻所述电路板之间具有切割沟道；所述电路板包括相对的第一表面以及第二表面；所述电路板还包括用于与外部电路连接的互联电路；
在所述电路板的第一表面贴合固定控制芯片，所述控制芯片与所述互联电路连接；
在所述控制芯片背离所述封装基板一侧设置影像传感芯片，所述影像传感芯片与所述控制芯片之间具有间隙，所述影像传感芯片与所述互联电路连接；
设置与所述封装基板相对固定的封盖；所述封盖具有多个与所述电路板一一对应的盖板；
基于所述切割沟道分割所述封装基板以及所述封盖，形成多个单粒的芯片封装结构，每个所述芯片封装结构中，所述盖板与所述电路板形成一封闭空间，所述影像传感芯片与所述控制芯片位于所述封闭空间内。
优选的，在上述芯片封装方法中，所述互联电路包括：设置在所述第一表面的第一接触端以及第二接触端；以及设置在所述第二表面的第三接触端，所述第三接触端用于连接所述外部电路；所述第一接触端通过第一布线线路与对应的所述第三接触端连接，所述第二接触端通过第二布线线路与对应的所述第三接触端连接，所述第一布线线路与所述第二布线线路绝缘；
所述在所述电路板的第一表面贴合固定控制芯片包括：将所述第一接触端与所述控制芯片连接；
所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：将所述第二接触端与所述影像传感芯片连接。
优选的，在上述芯片封装方法中，所述第三接触端为焊盘或是锡球。
优选的，在上述芯片封装方法中，在垂直于所述封装基板的方向上，所述控制芯片与所述影像传感芯片至少部分交叠。
优选的，在上述芯片封装方法中，在垂直于所述封装基板的方向上，所述控制芯片位于所述影像传感芯片在所述封装基板的投影内。
优选的，在上述芯片封装方法中，所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：
将所述影像传感芯片通过第一垫片与所述封装基板固定。
优选的，在上述芯片封装方法中，所述影像传感芯片具有相对的正面和背面，其背面包括第一区域以及第二区域；
所述将所述影像传感芯片通过第一垫片与所述封装基板固定包括：在所述第一区域固定所述第一垫片；
其中，所述控制芯片位于所述第二区域在所述封装基板的正投影内。
优选的，在上述芯片封装方法中，所述第一垫片为硅垫片、陶瓷垫片或是金属垫片。
优选的，在上述芯片封装方法中，所述影像传感芯片具有相对的正面和背面；其背面朝向所述封装基板设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫；
所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：将所述第一焊垫与所述互联电路通过导线连接。
优选的，在上述芯片封装方法中，所述封盖与所述影像传感芯片之间具有设定间距。
优选的，在上述芯片封装方法中，所述设置与所述封装基板相对固定的封盖包括：
将所述封盖通过第二垫片与所述封装基板固定。
优选的，在上述芯片封装方法中，所述第二垫片为硅垫片、陶瓷垫片或是金属垫片。
优选的，在上述芯片封装方法中，所述封盖为玻璃板。
通过上述描述可知，本发明技术方案提供的芯片封装结构以及芯片封装方法中，将控制芯片贴合固定在电路板的第一表面，将影像传感芯片设置在控制芯片背离电路板的另一侧，且与控制芯片之间具有间隙，便于控制芯片以及影像传感芯片分别与电路板进行电连接，无需根据制芯片与影像传感芯片的尺寸设置封装位置。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种芯片封装结构的示意图；
图2为本发明实施例提供的一种电路板的俯视图；
图3为本发明实施例提供的另一种芯片封装结构的示意图；
图4为本发明实施例提供的一种影像传感器的正面俯视图；
图5为本发明实施例提供的一种控制芯片的正面俯视图；
图6-图12为本发明实施例提供的一种芯片封装方法的流程示意图；
图13为本发明实施例提供的一种芯片的切面图；
图14-图16为本发明实施例提供的一种芯片制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
当将两个芯片同时封装固定在电路板的同一侧时，如果两个芯片均是采用导线与电路板进行电连接，如背景技术所述，当将第一芯片的背面固定在电路板上后，在其正表面固定第二芯片时候，为了露出第一个芯片正面边缘区域的焊盘，以便于第一个芯片的焊盘与电路板电连接，需要使得第二个芯片的尺寸小于第一个芯片的尺寸，以便于露出第一个芯片正面的焊盘。
但是，上述封装方式将会限制封装芯片的类型，只能对部分特定类型的芯片进行封装，无法对任意两个芯片进行封装。如当两个芯片一个为控制芯片，另一个为影像传感芯片时，由于影像传感芯片采集图像的区域具有一定的尺寸，故影像传感器芯片需要具有较大的尺寸，而控制芯片随着集成电路高度集成化的发展，其尺寸可以较小。例如影像传感芯片用于采集指纹图像时，手指触摸的区域尺寸一般在1.5cm*1.5cm，故用于进行指纹采集的影像传感芯片需要具有较大的特定尺寸。需要说明的是，影像传感芯片不局限于用于指纹采集的影像传感芯片，可以为任意类型的用于采集光信号的影像传感芯片。
如上述对于影像传感芯片和控制芯片，由于影像传感芯片的尺寸较大，如果采用现有技术进行封装，那么需要将影像传感芯片置于控制芯片下方，但是这样会导致控制芯片遮挡其功能区。因此，现有技术的封装方式限制芯片的封装类型，无法对任意两种芯片进行封装。
为了解决上述问题，本发明实施例提供了一种芯片封装结构以及芯片封装方法，将控制芯片贴合固定在电路板的第一表面，将影像传感芯片设置在控制芯片背离电路板的另一侧，且与控制芯片之间具有间隙，便于控制芯片以及影像传感芯片分别与电路板进行电连接，无需根据制芯片与影像传感芯片的尺寸设置封装位置。而且将控制芯片置于影像传感芯片与电路板之间，不会对影像传感芯片的感光像素产生遮挡。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种芯片封装结构的示意图，该芯片封装结构包括：电路板11，所述电路板11包括相对的第一表面以及第二表面；所述电路板11还包括用于与外部电路连接的互联电路110；贴合固定在所述第一表面的控制芯片12，所述控制芯片12与所述互联电路11连接；设置在所述控制芯片12背离所述电路板11一侧的影像传感芯片13，所述影像传感芯片13与所述控制芯片12之间具有间隙，所述影像传感芯片13与所述互联电路连接；设置在所述影像传感芯片13背离所述电路板11一侧的盖板14；所述盖板14与所述电路板11形成一封闭空间，所述影像传感芯片13与所述控制芯片12位于所述封闭空间内。可选的，所述盖板14为玻璃板。
可见，本发明实施例所述芯片封装结构中，直接将控制芯片12贴合固定在电路板11的表面，在其背离所述电路板11的一侧设置影像传感芯片13，影像传感芯片13与控制芯片12之间具有间隙，以便于所述控制芯片12与所述互联电路进行电连接，由于两个芯片之间具有间隙，相对于将两个芯片直接接触固定贴合的现有技术，本发明实施例所述技术方案无需依据两个芯片的尺寸设置两个芯片的相对位置，这样就可以将影像传感芯片13设置控制芯片12的上方，使得控制芯片12不会对影像传感芯片13的感光像素产生遮挡，保证影像传感芯片13的成像效果。
如图1所示，所述互联电路110包括：设置在所述第一表面的第一接触端111以及第二接触端112；所述第一接触端111用于连接所述控制芯片12，所述第二接触端112用于连接所述影像传感芯片13；设置在所述第二表面的第三接触端113，所述第三接触端113用于连接所述外部电路；其中，所述第一接触端111通过第一布线线路115与对应的所述第三接触端113连接，所述第二接触端112通过第二布线线路114与对应的所述第三接触端113连接，所述第一布线线路115与所述第二布线线路114绝缘。所述第一布线线路115与所述第二布线线路114分别连接不同的第三接触端113。
在垂直于所述电路板11的方向上，所述控制芯片12与所述影像传感芯片13至少部分交叠。在图1所示方式中，在垂直于所述电路板11的方向上，所述控制芯片12位于所述影像传感芯片13在所述电路板11的投影内，也就是说，所述影像传感芯片13完全遮挡这所述控制芯片12。
如图1所示，所述影像传感芯片13与所述电路板11之间具有第一垫片15，所述影像传感芯片13通过所述第一垫片15与所述电路板11固定。
所述影像传感芯片13具有相对的正面和背面，其背面包括第一区域以及第二区域；所述第一垫片15位于所述第一区域与所述电路板11之间；所述控制芯片12位于所述第二区域在所述电路板11的正投影内。也就是说，所述影像传感芯片13通过所述第一区域与所述电路板11固定连接，通过所述第二区域遮挡位于其下方的所述控制芯片12。
可选的，所述第一垫片15为硅垫片、陶瓷垫片或是金属垫片。这些材料的第一垫片15，一方面具有足够的机械强度支撑所述影像传感芯片13，另一方面，具有较好的导热性能，可以将影像传感芯片产生的热量快速的传导到电路板11上，通过电路板11的背面散热。而且由于影像传感芯片13与控制芯片12之间具有间隙，影像传感芯片13产生的热量通过所述第一垫片15传输到所述电路板11进行散热，控制芯片12直接通过其背面将热量传输至电路板11进行散热，两个芯片之间具有间隙，避免两个芯片之间热量的相互干扰，特别的位于上述影像传感芯片13的热量不会加大控制芯片12的散热负荷，可以保证较好的散热效果。
如图1所示，所述盖板14与所述影像传感芯片13之间具有设定间距，以避免安装所述盖板14时候对已经固定的影像传感芯片13产生触碰，避免对影像传感芯片13的稳定性造成不良影响。所述盖板14通过第二垫片16与所述电路板11固定。第二垫片16的高度大于第一垫片15的高度。第二垫片16分为两部分。所述影像传感芯片13以及所述控制芯片12均位于该两部分之间。可选的，所述第二垫片16为硅垫片、陶瓷垫片或是金属垫片。
参考图2，图2为本发明实施例提供的一种电路板的俯视图，图2所示方式中，电路板11用于绑定芯片的表面平行于XY平面，在X轴上，该表面包括区域31以及分别位于区域31两侧的区域32和区域33。区域32和区域33用于分别设置第二垫盘16的两部分。区域31具有子区域311和子区域312，第一区域311在Y轴上，贯穿电路板11。子区域311用于设置第一垫片15，子区域312用于设置控制芯片12。在Y轴上，第一垫片15的宽度可以与电路板11的宽度相同，影像传感器13的宽度可以与电路板11的宽度相同或是小于电路板11的宽度。控制芯片12位于子区域312内。子区域312位于电路板11在Y轴上相对的两边内。
盖板14的两边分别固定在第二垫片12的两部分上后，为了保证密封效果，可以将所述盖板的14的另外两边通过封装胶与所述电路板11密封固定。或者，采用方框结构的第二垫片，该方框结构的一端固定在所述电路板11的四周边缘位置，将所述盖板14固定在所述方框结构的另一端，从而形成密封结构。
在图1所示方式中，所述第三接触端113为焊盘。其他方式中，所述第三接触端113还可以为如图3所示结构。
参考图3，图3为本发明实施例提供的另一种芯片封装结构的示意图，该方式与图1所示方式不同在于，所述第三接触端113为锡球。
为了降低反射光对影像传感芯片13成像质量的不良影响，设置所述第二垫片16的内壁具有减反射结构。所述减反射结构可以是设置在所述第二垫片16内壁的减反射层，或者设置所述第二垫片16的厚度由所述盖板14指向所述电路板11的方向上逐渐减小，从而形成一个斜面，以降低第二垫片16的内壁反射到所述影像传感芯片13的光线。
本发明实施例中，所述影像传感器13通过导线18与互联电路110连接，具体的，通过导线18与第二接触端112连接，从而与第二布线线路114连接，通过与第二布线线路114连接的第三接触端113与外部电路连接。所述控制芯片12通过导线17与互联电路110连接，具体的，通过导线17与第一接触端111，从而与第一布线线路115，通过与第一布线线路115连接的第三接触端113与外部电路连接。
参考图4，图4为本发明实施例提供的一种影像传感器的正面俯视图，所示影像传感芯片13具有相对的正面和背面；其背面朝向所述电路板11设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫131；其中，所述第一焊垫131通过导线18与所述互联电路连接。图4中未示出所述感光像素。所述影像传感芯片13的正面具有功能区132以及包围功能区132的外围区域。所述感光像素位于所述功能区132内。
鉴于本发明是实例所述芯片封装结构中，所述影像传感芯片12背面的第一区域通过第一垫片15与电路板11固定。为了便于导线18的布线，设置第一焊垫131位于所述影像传感芯片13正面靠近所述第一区域的一端，这样如图1和图3所示，所有第一焊垫131均可以在所述影像传感芯片13的左侧通过所述导线18与电路板11电连接。第一焊垫131可以与所述影像传感芯片13正面左侧的边缘齐平，也可以与该边缘具有一定间距，可以根据具体需求设置第一焊垫1311在该端的位置。
参考图5，图5为本发明实施例提供的一种控制芯片的正面俯视图，所述控制芯片12具有相对的正面和背面，其背面固定在所述电路板11的表面。其正面具有功能区122以及和功能区122连接的第二焊垫121，第二焊垫121分为两组，在X轴方向上，该两组第二焊垫121分别设置在功能区122的两侧。
通过上述描述可知，本发明实施例提供的芯片封装结构中，将控制芯片12贴合固定在电路板11的第一表面，将影像传感芯片13设置在控制芯片12背离电路板11的另一侧，且与控制芯片12之间具有间隙，便于控制芯片12以及影像传感芯片13分别与电路板11进行电连接，无需根据制芯片12与影像传感芯片13的尺寸设置封装位置。而且将控制芯片12置于影像传感芯片13与电路板11之间，不会对影像传感芯片13的感光像素产生遮挡。
基于上述芯片封装结构实施例，本发明另一实施例还提供了一种芯片封装方法，该芯片封装方法如图6-图12所示，图6-图12为本发明实施例提供的一种芯片封装方法的流程示意图，该芯片封装方法包括：
步骤S11：如图6所示，提供一封装基板100。
所述封装基板100包括多个电路板11；相邻所述电路板11之间具有切割沟道10；所述电路板11包括相对的第一表面以及第二表面；所述电路板11还包括用于与外部电路连接的互联电路110；
所述互联电路110包括：设置在所述第一表面的第一接触端111以及第二接触端112；以及设置在所述第二表面的第三接触端113，所述第三接触端113用于连接所述外部电路；所述第一接触端111通过第一布线线路115与对应的所述第三接触端113连接，所述第二接触端112通过第二布线线路114与对应的所述第三接触端113连接，所述第一布线线路115与所述第二布线线路114绝缘。
步骤S12：如图7所示，在所述电路板11的第一表面贴合固定控制芯片12，所述控制芯片12与所述互联电路110连接。
该步骤中，所述在所述电路板11的第一表面贴合固定控制芯片12包括：将所述第一接触端111与所述控制芯片12连接。可以通过导线17将所述控制芯片12与所述互联电路110连接。
步骤S13：如图8和图9所示，在所述控制芯片12背离所述封装基板11一侧设置影像传感芯片13。
该步骤中，所述在所述控制芯片12背离所述封装基板11一侧设置影像传感芯片包括：将所述第二接触端112与所述影像传感芯片13连接。所述影像传感芯片13与所述控制芯片12之间具有间隙，所述影像传感芯片13与所述互联电路110连接。通过导线18将所述影像传感芯片13与所述互联电路110连接。
在垂直于所述封装基板100的方向上，所述控制芯片12与所述影像传感芯片13至少部分交叠。优选的，在垂直于所述封装基板100的方向上，所述控制芯片12位于所述影像传感芯片13在所述封装基板100的投影内。
该步骤中，所述在所述控制芯片12背离所述封装基板100一侧设置影像传感芯片13包括：将所述影像传感芯片13通过第一垫片15与所述封装基板100固定。首先，如图8所示，在每个电路板11的第一表面的预设区域设置第一垫片15，第一垫片15的高度高于控制芯片12的高度。然后，如图9所示，在所述第一垫片15上固定影像传感芯片13。
所述影像传感芯片13具有相对的正面和背面，其背面包括第一区域以及第二区域；所述将所述影像传感芯片13通过第一垫片15与所述封装基板100固定包括：在所述第一区域固定所述第一垫片15；其中，所述控制芯片12位于所述第二区域在所述封装基板100的正投影内。其中，所述第一垫片15为硅垫片、陶瓷垫片或是金属垫片。
所述影像传感芯片13具有相对的正面和背面；其背面朝向所述封装基板100设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫131；所述在所述控制芯片12背离所述封装基板100一侧设置影像传感芯片13包括：将所述第一焊垫131与所述互联电路110通过导线18连接。
步骤S14：如图10和图11所示，设置与所述封装基板100相对固定的封盖140。
所述封盖140为玻璃板。所述封盖140与所述影像传感芯片13之间具有设定间距。所述封盖140具有多个与电路板11对应的盖板14，后续工艺进行分割后，形成的每个芯片封装结构中，均具有一个相对固定的盖板14和电路板11。
该步骤中，所述设置与所述封装基板100相对固定的封盖140包括：将所述封盖140通过第二垫片16与所述封装基板100固定。其中，所述第二垫片16为硅垫片、陶瓷垫片或是金属垫片。首先，如图10所示，在封装基板100上固定第二垫片16，然后如图11所示，在第二垫片16上固定封盖140。相邻两个芯片封装结构之间的部分第二垫片16可以为一体结构，后续在切割工艺时分开，也可以为分离的两部分。
步骤S15：如图12所示，基于所述切割沟道10分割所述封装基板100以及所述封盖140，形成多个单粒的芯片封装结构，每个所述芯片封装结构中，所述盖板14与所述电路板11形成一封闭空间，所述影像传感芯片13与所述控制芯片12位于所述封闭空间内。
在图6-图12所示方式中，所述第三接触端113为焊盘，用于制作如图1所示芯片封装结构，其他方式中，所述第三接触端113还可以为如图3所示的锡球，此时芯片封装方法与制作图1所示芯片封装结构相同，再次不再赘述。
本发明实施例所述封装方法可以用于制作如上述实施例所述封装结构，可以无需根据制芯片与影像传感芯片的尺寸设置封装位置，制作工艺简单，制作成本低。
参考图13，图13为本发明实施例提供的一种芯片的切面图，所示芯片23的正面具有功能区231以及焊垫232，且正面覆盖有保护层200，用于保护功能区231和焊垫232。可以基于需求设置焊垫232以及功能区231在芯片23正面的布局方式，形成上述控制芯片以及影像传感芯片。
参考图14-图16，图14-图16为本发明实施例提供的一种芯片制作方法的流程示意图，该制作方法包括：
步骤S21：如图14和图15所示，提供一晶圆43，该晶圆43具有多个芯片23，相邻芯片23之间具有切割沟道41。图14为晶圆43的俯视图，图15为图14在P-P’的切面图。
步骤S22：如图16所示，基于切割沟道41分割所述晶圆43，形成多个单粒的芯片23。
图14-图16所述制作方法，可以通过晶圆级工艺同时制备多个芯片23，制作工艺简单，制作成本低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的芯片封装方法而言，由于其与实施例公开的芯片封装结构相对应，所以描述的比较简单，相关之处参见芯片封装结构对应部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (26)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
电路板，所述电路板包括相对的第一表面以及第二表面；所述电路板还包括用于与外部电路连接的互联电路；
贴合固定在所述第一表面的控制芯片，所述控制芯片与所述互联电路连接；
设置在所述控制芯片背离所述电路板一侧的影像传感芯片，所述影像传感芯片与所述控制芯片之间具有间隙，所述影像传感芯片与所述互联电路连接；
设置在所述影像传感芯片背离所述电路板一侧的盖板；所述盖板与所述电路板形成一封闭空间，所述影像传感芯片与所述控制芯片位于所述封闭空间内。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述互联电路包括：
设置在所述第一表面的第一接触端以及第二接触端；所述第一接触端用于连接所述控制芯片，所述第二接触端用于连接所述影像传感芯片；
设置在所述第二表面的第三接触端，所述第三接触端用于连接所述外部电路；
其中，所述第一接触端通过第一布线线路与对应的所述第三接触端连接，所述第二接触端通过第二布线线路与对应的所述第三接触端连接，所述第一布线线路与所述第二布线线路绝缘。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述第三接触端为焊盘或是锡球。
4.根据权利要求1所述的芯片封装结构，其特征在于，在垂直于所述电路板的方向上，所述控制芯片与所述影像传感芯片至少部分交叠。
5.根据权利要求4所述的芯片封装结构，其特征在于，在垂直于所述电路板的方向上，所述控制芯片位于所述影像传感芯片在所述电路板的投影内。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述影像传感芯片与所述电路板之间具有第一垫片，所述影像传感芯片通过所述第一垫片与所述电路板固定。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述影像传感芯片具有相对的正面和背面，其背面包括第一区域以及第二区域；
所述第一垫片位于所述第一区域与所述电路板之间；
所述控制芯片位于所述第二区域在所述电路板的正投影内。
8.根据权利要求6所述的芯片封装结构，其特征在于，所述第一垫片为硅垫片、陶瓷垫片或是金属垫片。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述影像传感芯片具有相对的正面和背面；其背面朝向所述电路板设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫；
其中，所述第一焊垫通过导线与所述互联电路连接。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述盖板与所述影像传感芯片之间具有设定间距。
11.根据权利要求1所述的芯片封装结构，其特征在于，所述盖板通过第二垫片与所述电路板固定。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述第二垫片为硅垫片、陶瓷垫片或是金属垫片。
13.根据权利要求1所述的芯片封装结构，其特征在于，所述盖板为玻璃板。
14.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供一封装基板，所述封装基板包括多个电路板；相邻所述电路板之间具有切割沟道；所述电路板包括相对的第一表面以及第二表面；所述电路板还包括用于与外部电路连接的互联电路；
在所述电路板的第一表面贴合固定控制芯片，所述控制芯片与所述互联电路连接；
在所述控制芯片背离所述封装基板一侧设置影像传感芯片，所述影像传感芯片与所述控制芯片之间具有间隙，所述影像传感芯片与所述互联电路连接；
设置与所述封装基板相对固定的封盖；所述封盖具有多个与所述电路板一一对应的盖板；
基于所述切割沟道分割所述封装基板以及所述封盖，形成多个单粒的芯片封装结构，每个所述芯片封装结构中，所述盖板与所述电路板形成一封闭空间，所述影像传感芯片与所述控制芯片位于所述封闭空间内。
15.根据权利要求14所述的芯片封装方法，其特征在于，所述互联电路包括：设置在所述第一表面的第一接触端以及第二接触端；以及设置在所述第二表面的第三接触端，所述第三接触端用于连接所述外部电路；所述第一接触端通过第一布线线路与对应的所述第三接触端连接，所述第二接触端通过第二布线线路与对应的所述第三接触端连接，所述第一布线线路与所述第二布线线路绝缘；
所述在所述电路板的第一表面贴合固定控制芯片包括：将所述第一接触端与所述控制芯片连接；
所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：将所述第二接触端与所述影像传感芯片连接。
16.根据权利要求15所述的芯片封装方法，其特征在于，所述第三接触端为焊盘或是锡球。
17.根据权利要求15所述的芯片封装方法，其特征在于，在垂直于所述封装基板的方向上，所述控制芯片与所述影像传感芯片至少部分交叠。
18.根据权利要求17所述的芯片封装方法，其特征在于，在垂直于所述封装基板的方向上，所述控制芯片位于所述影像传感芯片在所述封装基板的投影内。
19.根据权利要求15所述的芯片封装方法，其特征在于，所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：
将所述影像传感芯片通过第一垫片与所述封装基板固定。
20.根据权利要求19所述的芯片封装方法，其特征在于，所述影像传感芯片具有相对的正面和背面，其背面包括第一区域以及第二区域；
所述将所述影像传感芯片通过第一垫片与所述封装基板固定包括：在所述第一区域固定所述第一垫片；
其中，所述控制芯片位于所述第二区域在所述封装基板的正投影内。
21.根据权利要求19所述的芯片封装方法，其特征在于，所述第一垫片为硅垫片、陶瓷垫片或是金属垫片。
22.根据权利要求14所述的芯片封装方法，其特征在于，所述影像传感芯片具有相对的正面和背面；其背面朝向所述封装基板设置；其正面具有感光像素以及与所述感光像素连接的第一焊垫；
所述在所述控制芯片背离所述封装基板一侧设置影像传感芯片包括：将所述第一焊垫与所述互联电路通过导线连接。
23.根据权利要求14所述的芯片封装方法，其特征在于，所述封盖与所述影像传感芯片之间具有设定间距。
24.根据权利要求14所述的芯片封装方法，其特征在于，所述设置与所述封装基板相对固定的封盖包括：
将所述封盖通过第二垫片与所述封装基板固定。
25.根据权利要求24所述的芯片封装方法，其特征在于，所述第二垫片为硅垫片、陶瓷垫片或是金属垫片。
26.根据权利要求24所述的芯片封装方法，其特征在于，所述封盖为玻璃板。
CN201810897334.1A 2018-08-08 2018-08-08 一种芯片封装结构以及芯片封装方法 Pending CN108766974A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810897334.1A CN108766974A (zh) 2018-08-08 2018-08-08 一种芯片封装结构以及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810897334.1A CN108766974A (zh) 2018-08-08 2018-08-08 一种芯片封装结构以及芯片封装方法

Publications (1)

Publication Number Publication Date
CN108766974A true CN108766974A (zh) 2018-11-06

Family

ID=63969400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810897334.1A Pending CN108766974A (zh) 2018-08-08 2018-08-08 一种芯片封装结构以及芯片封装方法

Country Status (1)

Country Link
CN (1) CN108766974A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117939271A (zh) * 2024-03-25 2024-04-26 四川新视创伟超高清科技有限公司 一种图像传感器防抖马达

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2459831Y (zh) * 2001-01-22 2001-11-14 胜开科技股份有限公司 一种影像感测器
JP2002354200A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
US20040113286A1 (en) * 2002-12-16 2004-06-17 Jackson Hsieh Image sensor package without a frame layer
US20050194673A1 (en) * 2004-01-13 2005-09-08 Heung-Kyu Kwon Multi-chip package, a semiconductor device used therein and manufacturing method thereof
TWI240392B (en) * 2004-03-31 2005-09-21 Advanced Semiconductor Eng Process for packaging and stacking multiple chips with the same size
CN2831439Y (zh) * 2005-05-20 2006-10-25 宏齐科技股份有限公司 具有控制芯片的光电芯片封装结构
TW200709457A (en) * 2005-08-30 2007-03-01 Taiwan Ic Packaging Corp Package structure of image-sensing device
US20070290332A1 (en) * 2006-06-15 2007-12-20 Powertech Technology Inc. Stacking structure of chip package
CN101202837A (zh) * 2007-12-12 2008-06-18 昆山钜亮光电科技有限公司 一种一体封装的摄像模组
CN101369574A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 Cmos图像传感器封装
CN101789420A (zh) * 2010-02-03 2010-07-28 南通富士通微电子股份有限公司 一种半导体器件的系统级封装结构及其制造方法
CN202394968U (zh) * 2011-12-19 2012-08-22 日月光半导体制造股份有限公司 半导体封装结构
CN104854699A (zh) * 2012-12-03 2015-08-19 富士胶片株式会社 固体摄影元件用保持基板及其制造方法、固体摄影装置
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
CN105870145A (zh) * 2016-06-23 2016-08-17 华天科技（昆山）电子有限公司 影像传感器封装结构及其晶圆级制备方法
CN106601629A (zh) * 2015-10-15 2017-04-26 力成科技股份有限公司 保护片服贴于芯片感应面的芯片封装构造
CN106935606A (zh) * 2017-05-11 2017-07-07 北京工业大学 一种影像传感器的封装结构
CN206422059U (zh) * 2016-09-05 2017-08-18 南昌欧菲生物识别技术有限公司 封装结构
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN208580746U (zh) * 2018-08-08 2019-03-05 苏州晶方半导体科技股份有限公司 一种芯片封装结构

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2459831Y (zh) * 2001-01-22 2001-11-14 胜开科技股份有限公司 一种影像感测器
JP2002354200A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
US20040113286A1 (en) * 2002-12-16 2004-06-17 Jackson Hsieh Image sensor package without a frame layer
US20050194673A1 (en) * 2004-01-13 2005-09-08 Heung-Kyu Kwon Multi-chip package, a semiconductor device used therein and manufacturing method thereof
TWI240392B (en) * 2004-03-31 2005-09-21 Advanced Semiconductor Eng Process for packaging and stacking multiple chips with the same size
CN2831439Y (zh) * 2005-05-20 2006-10-25 宏齐科技股份有限公司 具有控制芯片的光电芯片封装结构
TW200709457A (en) * 2005-08-30 2007-03-01 Taiwan Ic Packaging Corp Package structure of image-sensing device
US20070290332A1 (en) * 2006-06-15 2007-12-20 Powertech Technology Inc. Stacking structure of chip package
CN101369574A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 Cmos图像传感器封装
CN101202837A (zh) * 2007-12-12 2008-06-18 昆山钜亮光电科技有限公司 一种一体封装的摄像模组
CN101789420A (zh) * 2010-02-03 2010-07-28 南通富士通微电子股份有限公司 一种半导体器件的系统级封装结构及其制造方法
CN202394968U (zh) * 2011-12-19 2012-08-22 日月光半导体制造股份有限公司 半导体封装结构
CN104854699A (zh) * 2012-12-03 2015-08-19 富士胶片株式会社 固体摄影元件用保持基板及其制造方法、固体摄影装置
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
CN106601629A (zh) * 2015-10-15 2017-04-26 力成科技股份有限公司 保护片服贴于芯片感应面的芯片封装构造
CN105870145A (zh) * 2016-06-23 2016-08-17 华天科技（昆山）电子有限公司 影像传感器封装结构及其晶圆级制备方法
CN206422059U (zh) * 2016-09-05 2017-08-18 南昌欧菲生物识别技术有限公司 封装结构
CN106935606A (zh) * 2017-05-11 2017-07-07 北京工业大学 一种影像传感器的封装结构
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN208580746U (zh) * 2018-08-08 2019-03-05 苏州晶方半导体科技股份有限公司 一种芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117939271A (zh) * 2024-03-25 2024-04-26 四川新视创伟超高清科技有限公司 一种图像传感器防抖马达
CN117939271B (zh) * 2024-03-25 2024-06-04 四川新视创伟超高清科技有限公司 一种图像传感器防抖马达

Similar Documents

Publication Publication Date Title
US6255741B1 (en) Semiconductor device with a protective sheet to affix a semiconductor chip
US10600830B2 (en) Sensor package structure
CN107170769B (zh) 一种影像传感芯片的封装结构及其封装方法
HK1073389A1 (en) Semiconductor device and method of manufacturing the same
CN105590926B (zh) 电子组件、电子模块、其制造方法以及电子装置
TWI228317B (en) Semiconductor device having clips for connecting to external elements
TW200406912A (en) Solid-state photographing apparatus and its manufacturing method
JP2005079536A (ja) 固体撮像装置の製造方法
JP3173006U (ja) センサ素子
JPH09260436A (ja) 半導体装置
CN105448860B (zh) 半导体装置
JP2017191895A (ja) 半導体装置および半導体装置の製造方法
CN208580746U (zh) 一种芯片封装结构
CN107464792B (zh) 薄膜覆晶封装结构
CN108766974A (zh) 一种芯片封装结构以及芯片封装方法
JP4471600B2 (ja) 回路装置
CN102881666A (zh) 晶圆级器件封装
JP7322654B2 (ja) 半導体モジュール
US6812581B2 (en) Chip size package with stress relieving internal terminal
US20240161534A1 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
JPS6352461A (ja) 半導体装置
CN104377186B (zh) 具有复合基材的电子系统
JP4589743B2 (ja) 半導体装置
CN112216659A (zh) 集成结构及其制作方法、电子器件、图像传感器模块
EP0081419A2 (en) High lead count hermetic mass bond integrated circuit carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination