CN112216659A - 集成结构及其制作方法、电子器件、图像传感器模块 - Google Patents
集成结构及其制作方法、电子器件、图像传感器模块 Download PDFInfo
- Publication number
- CN112216659A CN112216659A CN201911142884.3A CN201911142884A CN112216659A CN 112216659 A CN112216659 A CN 112216659A CN 201911142884 A CN201911142884 A CN 201911142884A CN 112216659 A CN112216659 A CN 112216659A
- Authority
- CN
- China
- Prior art keywords
- chip
- integrated structure
- sealed space
- pad group
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 230000007246 mechanism Effects 0.000 claims abstract description 115
- 238000007789 sealing Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 15
- 238000012546 transfer Methods 0.000 claims description 115
- 239000011368 organic material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000011112 process operation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 238000002161 passivation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种具有密封空间的集成结构及其制作方法、电子器件、图像传感器模块。具有密封空间的集成结构包括封盖、转接机构、芯片、密封元件。转接机构设置于封盖上，所述转接机构围成环形空间，密封元件密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间，芯片置于密封空间内，提高了芯片的抗污染能力，降低了芯片后续再操作的工艺环境要求，提高良率。转接机构包括电磁干扰屏蔽层，封盖与电磁干扰屏蔽层电连接，从而提高了芯片和转接机构的抗电磁干扰能力。避免在芯片上打线对焊盘造成损伤，提高产品良率。电子器件将集成结构封装在封装基板上，便于使用。图像传感器模块提高了图像传感器芯片的抗污染能力。
Description
技术领域
本发明属于半导体领域，具体涉及具有密封空间的集成结构及其制作方法、电子器件、图像传感器模块。
背景技术
半导体行业中，芯片封装是一个重要环节，其中，板上芯片(Chip On Board，COB)封装工艺是将已经测试好的芯片固定到特制的封装基板(例如，印刷线路板)上，然后利用引线键合(打线)的方法在芯片和封装基板之间直接建立电气连接。COB是最简单的裸芯片贴装技术，与其它封装技术相比，COB技术价格低廉(仅为同芯片的1/3左右)、节约空间、工艺成熟。
然而，随着芯片集成度越来越高，芯片功能越来越强大，芯片上的焊盘(信号引出管脚)的数量也越来越多。一方面，采用打线(bonding)的方法需要一根一根的逐一打线才能实现芯片的焊盘与封装基板上的焊盘的电气连接，效率较低，而且打线时也容易对芯片和封装基板的焊盘造成损伤，从而产生焊接不良，同时金属线常采用金丝(延展性较好)，原材料成本较高。另一方面，邦定线密集分布，各个信号引出管脚之间的信号容易相互影响，也容易受电磁干扰。
一些MEMS芯片或IC(集成电路)芯片对污染非常敏感，这些芯片需要传感面以某种形式接收外部信号，但是又不能受到除有用信号之外因素的干扰，例如可见光传感器、红外传感器、温度传感器、振动传感器、加速度传感器等等，在生产、封装、测试使用过程中均对灰尘杂质、潮湿气、静电等较为敏感，因此各工序对工艺洁净度要求非常高。目前常采用COB技术封装芯片，这就导致芯片裸露在环境中，抗污染能力差。
发明内容
本发明的一目的在于，将芯片置于密封空间内，提高抗污染能力，降低了芯片后续再操作的工艺环境要求，有利于提高产品良率。
本发明的另一目的在于提高芯片和转接机构电连接的效率，避免在芯片上一根一根打线对焊盘造成损伤，提高产品良率，并降低成本。
本发明提供了一种具有密封空间的集成结构，包括：
封盖；
设置于所述封盖上的至少一个转接机构，所述转接机构围成环形空间；
芯片，盖设于所述环形空间上方；
所述转接机构包括：主体部、第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接；
所述芯片面向所述封盖的一面配置有芯片焊盘组，所述芯片焊盘组与所述第一转接焊盘组电连接；
至少位于所述芯片周边的密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
本发明还提供了一种电子器件，包括：
封装基板；
所述集成结构；
所述封装基板上具有电连接件，所述第二转接焊盘组与所述电连接件电连接。
本发明还提供了一种图像传感器模块，包括：
封盖，所述封盖具有透光区；
设置于所述封盖上的至少一个转接机构，所述转接机构围成环形空间；
图像传感器芯片，盖设于所述环形空间上方，所述图像传感器芯片的感光面面向所述透光区；
所述转接机构包括：主体部、第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接；
所述图像传感器芯片面向所述封盖的一面配置有芯片焊盘组，所述芯片焊盘组与所述第一转接焊盘组电连接；
位于所述图像传感器芯片周边的密封元件，密封所述图像传感器芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
本发明还提供了一种具有密封空间的集成结构的制作方法，包括：
提供第一临时安装基板；
在所述第一临时安装基板上设置所述芯片，所述芯片的芯片焊盘背向所述第一临时安装基板；
设置所述转接机构于所述芯片上且使芯片位于环形空间上，所述转接机构的焊盘面向芯片侧，所述第一转接焊盘组与所述芯片焊盘电连接；
设置所述封盖于所述转接机构背向芯片的面上；
去除第一临时安装基板；
设置封盖于第二临时安装基板上；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
本发明还提供了另一种具有密封空间的集成结构的制作方法，包括：
提供第三临时安装基板，在所述第三临时安装基板上设置所述转接机构，所述转接机构的焊盘组背向所述第三临时安装基板；
设置所述芯片于转接机构的环形空间上，所述芯片的芯片焊盘组与所述第一转接焊盘组电连接；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间；
去除第三临时安装基板；
在所述芯片上形成第四临时安装基板；
在所述转接机构背向焊盘组的一面设置封盖。
进一步的，提供第三临时安装基板并在所述第三临时安装基板上设置所述转接机构的步骤包括：
提供第五临时安装基板；
在所述第五临时安装基板上形成与转接机构形状匹配的凹槽；
向所述凹槽中填充有机材料；
提供第三临时安装基板，将所述第三临时安装基板与所述第五临时基板形成凹槽的一侧临时键合；
去除所述第五临时安装基板，将所述有机材料转移到所述第三临时安装基板上；以及
在所述主体部上形成第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接，得到至少一个所述转接机构，所述至少一个转接机构围成所述环形空间。
本发明还提供了又一种具有密封空间的集成结构的制作方法，包括：
设置所述转接机构于所述封盖上，所述转接机构的焊盘组背离所述封盖；
在所述转接机构上设置芯片，所述第一转接焊盘组与所述芯片焊盘电连接；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙。
相比现有技术，本发明具有如下有益效果：
本发明提供的具有密封空间的集成结构及其方法中，转接机构设置于封盖上，所述转接机构围成环形空间，密封元件密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间，芯片置于密封空间内，提高了芯片的抗污染能力，降低了芯片后续再操作的工艺环境要求，有利于提高产品良率。
所述芯片焊盘组与所述第一转接焊盘组电连接，提高芯片和转接机构电连接的效率，避免在芯片上一根一根打线对焊盘造成损伤，提高产品良率，并降低成本。
进一步的，所述转接机构包括电磁干扰屏蔽层，所述封盖与所述电磁干扰屏蔽层电连接，从而提高了芯片和转接机构的抗电磁干扰能力。
进一步的，密封元件可以进行图形化，以形成暴露出所述第二转接焊盘组的开口，并且最终作为具有密封空间的集成结构的一部分，可以在芯片密封不受污染的前提下暴露出所述第二转接焊盘组，(即芯片对外的引脚)，实现芯片引脚的反向，方便后续工艺实施。所述芯片的芯片焊盘组通过转接机构的第二转接焊盘组引出，将芯片(较脆弱，易损伤)保护起来，以第二转接焊盘组较结实的形式引出，作为对外的焊盘，便于后续适用。
本发明的电子器件中，所述封装基板上具有电连接件，所述第二转接焊盘组与所述电连接件电连接。所述电子器件将集成结构封装在封装基板上，便于使用，芯片置于密封空间内，提高了电子器件中的芯片的抗污染能力。
本发明的图像传感器模块中，所述封盖具有透光区，所述图像传感器芯片的感光面面向所述透光区，图像传感器芯片置于密封空间内，提高了图像传感器芯片的抗污染能力。
附图说明
图1为本发明一实施例的具有密封空间的集成结构的示意图；
图2为本发明一实施例的一种转接机构(中空环状结构)的立体示意图；
图3为图2的剖面示意图；
图4为本发明又一实施例的转接机构(具有台阶的板状结构)的立体示意图；
图5为图4的仰视图；
图6为图4的剖面图；
图7为本发明一实施例的一种转接机构从图4中BB’处在YZ平面的剖面示意图；
图8为本发明一实施例的转接机构的重布线层分布示意图；
图9为本发明一实施例的另一种转接机构从图4中BB’处在YZ平面的剖面示意图；
图10为本发明一实施例的又一种转接机构从图4中BB’处在YZ平面的剖面示意图；
图11为本发明一实施例的具有密封空间的集成结构接地电磁屏蔽示意图；
图12到图18为本发明一实施例的具有密封空间的集成结构的制作方法的各步骤示意图；
图19到图26为本发明另一实施例的具有密封空间的集成结构的制作方法的各步骤示意图；
图27到图37为本发明又一实施例的具有密封空间的集成结构的制作方法的各步骤示意图。
10-转接机构；20-封盖；30-芯片；40-密封元件；
10a-主体部；11-第一转接焊盘组；12-第二转接焊盘组；13-连接面；13a- 第一面；13b-第二面；13c-台阶连接面；14-屏蔽面；14a-正面；14b-侧面； G-接地焊盘；
100-基板；15-介质层；16-重布线层；17-钝化层；161-信号互连线；162- 电磁干扰屏蔽线；19-第一电磁干扰屏蔽层；
200-基板；24-钝化层；25-第一介质层；26-第二电磁干扰屏蔽层；27- 第二介质层；28-电磁干扰屏蔽线；29-信号互连线；
300-基板；35-第一介质层；36-第二电磁干扰屏蔽层；37-第二介质层； 38-钝化层；39-信号互连线；
50-第一临时安装基板；60-第二临时安装基板；51-第三临时安装基板； 61-第四临时安装基板；
70-封装基板；80-接地电连接件；10c-第一电磁干扰屏蔽层；10b-第二电磁干扰屏蔽层；91-第一导电胶；92-第二导电胶；
111-第五临时安装基板；112-有机材料；113-热解膜；114-第三临时安装基板；115-芯片；116-UV膜；117-封盖；118-密封元件；119-转接机构的主体部。
具体实施方式
基于上述研究，本发明实施例提供了一种具有密封空间的集成结构及其制作方法、电子器件、图像传感器模块。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了具有密封空间的集成结构，包括：
封盖；
设置于所述封盖上的至少一个转接机构，所述转接机构围成环形空间；
芯片，盖设于所述环形空间上方；
所述转接机构包括：主体部、第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接；所述芯片面向所述封盖的一面配置有芯片焊盘组，所述芯片焊盘组与所述第一转接焊盘组电连接；
至少位于所述芯片周边的密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
图1为本发明实施例的具有密封空间的集成结构的示意图，如图1所示，具有密封空间的集成结构，包括：封盖20，转接机构10，芯片30，密封元件40。所述封盖20可为导电材料，例如是经过掺杂的硅封盖，从而能够导电。所述封盖20也可为绝缘材料，例如IR玻璃(红外玻璃)。所述转接机构10设置于所述封盖20上，所述转接机构10围成环形空间，转接机构10与封盖20的接合面密封不透气，可通过粘接实现。芯片30盖设于所述环形空间上方。芯片30可为MEMS芯片，例如压力传感器、加速度计、陀螺仪、MEMS麦克风、光传感器、催化传感器等等。芯片30也可为 IC(集成电路)芯片，如图像传感器芯片、信号处理器、存储器等。所述芯片30面向所述封盖20的一面配置有芯片焊盘组，所述芯片焊盘组与所述转接机构10的第一转接焊盘组电连接。密封元件40，密封所述芯片30 和所述转接机构10之间的空隙，使所述环形空间为密封空间。
图2为本发明一实施例的转接机构的示意图，图3为图2的剖面示意图，如图2和图3所示，所述转接机构10包括：主体部10a、第一转接焊盘组11、第二转接焊盘组12以及重布线层。所述主体部10a的材质包括半导体或者有机材料。所述主体部10a可以为一中空环形结构且其内侧壁设置有台阶。具体的，所述转接机构的主体部10a具有第一面13a’、第二面13b’以及连接所述第一面13a’和第二面13b’的台阶连接面13c’，所述第一面13a’、第二面13b’位于主体部10a的同一侧，第一面13a’即是中空环形结构的台阶面，第一转接焊盘组11例如是位于该第一面13a’上，所述第二转接焊盘组12例如是位于所述第二面13b’上。可以使第一转接焊盘组11与一元件诸如芯片上的焊盘组连接，以及，使第二转接焊盘组12 与另一元件诸如封装基板上的焊盘组连接。所述主体部10a为一四边形环状结构，第一转接焊盘组11中的焊盘分布在第一面13a’的四条边上，沿环形空间周向分布，适用于芯片四边均分布有芯片焊盘组的情况，第二转接焊盘组12中的焊盘对应分布在第二面13b’的四条边上。但应认识到，第一转接焊盘组11的焊盘可只分布在一条边上，适用于芯片引出脚较少芯片，例如MEMS压力传感器芯片，通常仅有四个引出焊盘(电源正负、输出正负)。第一转接焊盘组11的焊盘也可只分布在相对的两条边上，适用于芯片两侧分布芯片焊盘组的情况。所述主体部10a的形状也可以根据实际需要做一些变形，例如，可以是六边形环状结构等。以及，焊盘可以仅分布在其中一部分的边上，并非每一条边均要分布有焊盘，依据实际要连接的元件上焊盘分布而定。所述第一转接焊盘组11中的焊盘(例如D1) 通过所述重布线层与所述第二转接焊盘组12中对应的焊盘(例如C1)进行电连接。
应当理解，所述转接机构10可为一个，具有环形的开口，所述环形开口作为所述环形空间。所述转接机构可为多个，多个所述转接机构沿周向排列围成所述环形空间。周向相邻的转接机构之间可以无间隙。周向相邻的转接机构之间也可以有间隙，可通过所述密封元件填充所述间隙。
图4为本发明另一实施例的转接机构的示意图，图5为图4的仰视图，为理解方便，定义水平方向为X方向，竖直方向为Y方向，垂直于XY所在平面的方向为Z方向，转接机构的长度方向沿Z方向设置。
如图4和图5所示，所述转接机构10中，包括：主体部10a、位于所述主体部10a上的重布线层以及与所述重布线层电连接的多个焊盘。所述主体部的材质包括半导体或者有机材料。其中，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组11和第二转接焊盘组12，所述第一转接焊盘组11和第二转接焊盘组12通过所述重布线层对应电连接，所述第一转接焊盘组11用于和芯片焊盘组电连接，所述芯片的芯片焊盘组通过转接机构的第二转接焊盘组12引出，将芯片(较脆弱，易损伤) 保护起来，以第二转接焊盘组12较结实的形式引出，作为对外的焊盘，便于后续适用。所述主体部10a包括连接面(也可称为信号互连面)13，具体而言，所述连接面13可以包括第一面13a、第二面13b以及连接所述第一面13a和第二面13b的台阶连接面13c，其中，第一转接焊盘组11位于第一面13a上，第二转接焊盘组12位于第二面13b上。所述重布线层(图 3中未标出)位于所述连接面13上，第一转接焊盘组11与第一转接焊盘组 12通过所述重布线层实现电连接。
结合图4和图5所示，第一转接焊盘组11形成在第一面13a上，且包括沿Z方向设置的多个第一焊盘A1、A2…An，第二转接焊盘组12形成在第二面13b上，且包括沿Z方向设置的多个第二焊盘B1、B2…Bn。所述连接面13整体呈台阶状，满足被连接的两器件的焊盘组具有一定高度差的应用场景。作为一个非限制性的例子，所述第一面13a和第二面13b均为平面且相互平行，所述台阶连接面13c则为斜面。
所述台阶连接面13c与第二面13b的夹角不做限制，能满足器件焊盘组的高度差即可。考虑到需电连接的元件通常为芯片，为便于工艺兼容，所述主体部的材质可选择半导体材料例如硅，可采用湿法刻蚀工艺形成台阶连接面13c，由于硅的<111>晶向与<100>晶向的夹角为54.74°，具体实施时通常选用<100>晶向的硅衬底，湿法刻蚀硅得到的沟槽的斜面(即台阶连接面13c)为<111>晶向，所以由此得到的台阶连接面13c与第二面13b 的夹角约为54.74°。
为了实现第一转接焊盘组11中的焊盘与第二转接焊盘组12中相应的焊盘的电连接，所述连接面13一侧分布有重布线层，所述重布线层包括多条间隔设置(相互绝缘)的信号互连线，信号互连线、第一转接焊盘组11 以及第二转接焊盘组12可以通过同一步图形化工艺形成。或者，可以在形成信号互连线之后，额外形成第一转接焊盘组11以及第二转接焊盘组12，每条所述信号互连线的两端分别与所述第一转接焊盘组11的一个焊盘和所述第二转接焊盘组12的一个焊盘进行电连接。
承上所述，所述主体部10a上设置有多个焊盘，不可避免的，各个焊盘(信号引出管脚)之间的信号容易相互影响，也容易受电磁干扰。考虑到这一点，如图9所示，所述主体部10a还配置有第一电磁干扰屏蔽层19。需说明，为描述方便，图7中并未示出该第一电磁干扰屏蔽层19。所述焊盘位于所述转接结构10的正面，则第一电磁干扰屏蔽层19位于所述转接结构10的背面和侧面。所述第一电磁干扰屏蔽层19对所述连接面在空间上形成一个包裹(覆盖)，通过配置第一电磁干扰屏蔽层19，抵抗外界对转接机构及其连接的元件的电磁干扰，同时，转接机构与需电连接的元件连接后的整个封装体工作时不对周边的其他电子产品造成干扰，在实际应用中满足EMI和EMC的要求，其中，EMI(ElectromagneticInterference，电磁干扰)是指电子产品自身工作会对周边的其他电子产品造成干扰，EMC(Electro Magnetic Compatibility，电磁兼容性)指电子产品自身所产生的电磁能量既不对其它电子产品产生干扰，也不受其他电子产品的电磁能量干扰的能力。
具体的，如图4所示，所述主体部包括连接面13(亦可称为转接机构的正面)、背面14a和侧面14b，第一组焊接焊盘组11和第二组焊接焊盘组 12所在的面为连接面13，与正面相对的面即为背面14a，连接正面与背面14a的面即为侧面14b(图3中有四个侧面14b)，可在背面14a和侧面14b 上均分布第一电磁干扰屏蔽层19。所述第一电磁干扰屏蔽层19例如为金属层或导电胶层。具体实施时，形成主体部10a之后，可增加一道金属层工艺诸如是物理气相沉积(PVD)，从而形成金属层，以作为该第一电磁干扰屏蔽层19。可直接在第一电磁干扰屏蔽层19上点导电胶，然后通过导电胶实现第一电磁干扰屏蔽层19与封装基板或者芯片的接地端电连接。当然，还可以进一步的在该金属层上形成焊垫，通过该焊垫和引线使得该金属层与封装基板或者芯片的接地端电连接。
为提高封装体的抗电磁干扰能力，除了在未形成转接焊盘的面上分布电磁干扰屏蔽层外，还可从转接机构的连接面(信号互连面)一侧采取措施。
例如，在所述转接机构的连接面(信号互连面)设置电磁干扰屏蔽线，该电磁干扰屏蔽线可位于所述重布线层上，所述重布线层包括信号互连线，所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线。如此，使得所述重布线层中，每条所述信号互连线的两侧均分布接地线，所有的接地线电连接在一起，即采用CPW技术，CPW(Coplanarwaveguide，共面波导)指在同一平面上同时设置有接地线和信号线，中间为信号互连线，两侧为接地线，这样就构成了共面波导，又叫共面微带传输线。采用CPW 制成传输线(信号互连线)，可实现更好的屏蔽效果。所述主体部可采用半导体衬底制成，所述信号互连线以及接地线可由设置在半导体衬底上的导电层形成，因此容易适合于集成电路的制造工艺。
图7为本发明一实施例的一种转接机构从BB’处在YZ平面的剖面示意图，图8为本发明一实施例的转接机构的重布线层分布示意图。结合图 4、图7和图8所示，所述主体部10a包括基板100(例如是由半导体衬底或有机材料等制成)，所述基板100的部分表面作为连接面13，所述连接面13上分布有介质层15(例如氧化硅或氮化硅)，在所述介质层15上分布有重布线层16(例如是金属)，其中，重布线层16包括多条信号互连线 161，每条所述信号互连线161的两侧分布有电磁干扰屏蔽线(亦可称为接地金属线)162，所述电磁干扰屏蔽线162与所述信号互连线161位于同一层；所述电磁干扰屏蔽线162为闭环，即所有电磁干扰屏蔽线162电连接在一起。所述闭环中分布有所述信号互连线161。例如，所有电磁干扰屏蔽线162电连接在一起构成多个“回”字相连形状，如图8所示，每个“回”字的中间区域配置有一条所述信号互连线161，位于每条所述信号互连线 161的两侧的“回”字的左右两竖即为电磁干扰屏蔽线162，每个“回”字的环形区域暴露出所述介质层15。在所述介质层15上还设置有覆盖所述重布线层16的钝化层17(例如氧化硅或氮化硅)，以保护重布线层16。所述钝化层17具有一接地焊盘开口，该接地焊盘开口暴露出的电磁干扰屏蔽线162作为接地焊盘G。这种情况下，每条信号互连线161均被其邻近的电磁干扰屏蔽线162环绕屏蔽，实现相邻的信号互连线161之间的屏蔽。显然，这种情况下，信号互连线161和电磁干扰屏蔽线162可以由同一层金属经过图形化(例如采用光刻和刻蚀工艺)后形成。当然，上述介质层 15不是必须的，如果基板100采用绝缘材料如有机材料制成时，则可考虑省略该介质层15。
再例如，在所述转接机构的连接面(信号互连面)设置第二电磁干扰屏蔽层，即，第二电磁干扰屏蔽层位于所述主体部形成有所述重布线层的一侧，此时所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层。
图9为本发明一实施例的另一种转接机构从BB’处在YZ平面的剖面示意图。结合图4、图9所示，所述主体部包括基板200(例如是由半导体衬底或有机材料等制成)，所述基板200的部分表面作为所述连接面13，所述连接面13上依次分布有第一介质层25、第二电磁干扰屏蔽层(亦可称为接地金属层)26以及第二介质层27。其中，所述第二电磁干扰屏蔽层 26整面覆盖所述第一介质层25，所述第二介质层27则是由多个条状的间隔分布的介质条组成，所述第二介质层27上设置有重布线层，所述重布线层包括多条间隔设置的信号互连线29，相邻的所述信号互连线29之间分布有电磁干扰屏蔽线28，所述信号互连线29与电磁干扰屏蔽线28间隔绝缘设置，所述电磁干扰屏蔽线28与所述第二电磁干扰屏蔽层26接触且电连接，从而使所有的电磁干扰屏蔽线28连接在一起并将其引出接地。所述主体部还包括覆盖所述电磁干扰屏蔽线28和所述信号互连线29的钝化层 24，起保护和绝缘作用。钝化层24可填充到所述信号互连线29与电磁干扰屏蔽线28之间的间隙从而使二者相互绝缘。钝化层24具有一接地焊盘开口，该接地焊盘开口暴露出的部分电磁干扰屏蔽线28作为接地焊盘G，用于引出接地，抗电磁屏蔽干扰。所述第二电磁干扰屏蔽层26全覆盖所述连接面13(具体是直接覆盖连接面13上的第一介质层25)，所述信号互连线29分布在相邻的所述电磁干扰屏蔽线28之间，既整体屏蔽了外界电磁干扰又实现所述信号互连线29之间的屏蔽。当然，上述介质层25不是必须的，如果基板200采用绝缘材料如有机材料制成时，则可考虑省略该介质层25。
图10为本发明一实施例的又一种转接机构从BB’处在YZ平面的剖面示意图。结合图4、图10所示，所述主体部包括基板300(例如由半导体衬底或有机材料制成)，所述基板300的部分表面作为所述连接面13，所述基板300的所述连接面13上依次分布有第一介质层35、第二电磁干扰屏蔽层36、第二介质层37和所述重布线层。其中，所述第二电磁干扰屏蔽层36整面覆盖所述第一介质层35，所述第二介质层37整面覆盖所述第二电磁干扰屏蔽层36，所述重布线层包括多条间隔设置的信号互连线 39，所述信号互连线39间隔设置在所述第二介质层37上且相互绝缘。进一步的，在所述第二介质层37上还设置有覆盖所述信号互连线39的钝化层38，以保护所述信号互连线39，同时使信号互连线39之间绝缘。所述钝化层38具有一接地焊盘开口，该接地焊盘开口暴露出的所述第二电磁干扰屏蔽层36作为接地焊盘G。本实施例中，所述第二电磁干扰屏蔽层36 全覆盖所述连接面13(此处具体是指连接面13的第一介质层35)，整体屏蔽了外界电磁干扰。当然，上述介质层35不是必须的，如果基板200采用绝缘材料如有机材料制成时，则可考虑省略该介质层25。
图11为本发明一实施例的具有密封空间的集成结构接地电磁屏蔽示意图；如图1和图11所示，所述密封元件40可具有暴露出所述第二转接焊盘组12的开口，从而使所述第二转接焊盘组12可与其他元件(例如封装基板)电连接，所述第二转接焊盘组12的焊盘上可形成有导电块。
所述封盖20的材质可为导电材料，例如硅封盖，且其经过掺杂，从而能够导电；所述封盖与所述电磁干扰屏蔽层电连接。具体实施时，所述封盖20可以通过导电胶与所述转接机构的电磁干扰屏蔽层粘接固定且电连接。
所述封盖的材质也可以为绝缘材料，进一步的，所述封盖表面配置有导电层，所述导电层与所述电磁干扰屏蔽层电连接。
具体的，转接机构10包括主体部10a，主体部10a的侧面和顶面(与所述第一转接焊盘组、第二转接焊盘组相对的面)形成有第一电磁干扰屏蔽层10c，在所述主体部10a形成有所述重布线层的一侧形成有第二电磁干扰屏蔽层10b。所述第一电磁干扰屏蔽层10c可通过第一导电胶91与封装基板70的接地连接件80电连接。所述封盖20通过导电胶92与所述转接机构10的电磁干扰屏蔽层10c粘接固定且电连接。
所述密封元件40包括：干膜、或者有机塑封材料。本实施例中，采用干膜，例如所述干膜的厚度为10～100微米。所述芯片30包括传感器芯片。所述芯片可以为单片芯片或者堆叠芯片。
本发明实施例还提供一种电子器件，包括：
封装基板；
如上所述的具有密封空间的集成结构；
所述封装基板上具有电连接件，所述第二焊盘组与所述电连接件电连接。
具体的，如图11所示，所述封装基板70具有接地电连接件80；所述集成结构中具有第一电磁干扰屏蔽层10c，第一电磁干扰屏蔽层10c位于主体部10a的侧面及与所述第一转接焊盘组、第二转接焊盘组相对的面，所述第一电磁干扰屏蔽层10c与所述接地连接件80电连接。在所述主体部10a 形成有所述重布线层的一侧形成有第二电磁干扰屏蔽层10b。
所述封盖20的材质可为导电材料，所述封盖20与第一电磁干扰屏蔽层10c电连接。所述封盖20的材质也可为绝缘材料，所述封盖20表面配置有导电层，所述导电层与第一电磁干扰屏蔽层10c电连接。
第一电磁干扰屏蔽层10c可通过第一导电胶91与所述接地连接件80 电连接。所述封盖20可通过第二导电胶92与所述转接机构10的第一电磁干扰屏蔽层10c粘接固定且电连接。第一导电胶91和第二导电胶92可相同，例如均为导电银胶。
所述密封元件具有暴露出所述第二转接焊盘组的开口。
本发明实施例还提供一种图像传感器模块，包括：
封盖，所述封盖具有透光区；
设置于所述封盖上的至少一个转接机构，所述转接机构围成环形空间；
图像传感器芯片，盖设于所述环形空间上方，所述图像传感器芯片的感光面面向所述透光区；
所述转接机构包括：主体部、第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接；
所述图像传感器芯片面向所述封盖的一面配置有芯片焊盘组，所述芯片焊盘组与所述第一转接焊盘组电连接；
位于所述图像传感器芯片周边的密封元件，密封所述图像传感器芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
所述封盖包括：红外滤光板。
所述封盖包括：透明封盖。或者，所述封盖包括：衬底，所述衬底具有位于所述图像传感器芯片的感光区区上方的窗口；以及，至少覆盖所述窗口的透光材料。
所述密封元件具有暴露出所述第二转接焊盘组的开口。
如图12至18所示，本发明实施例还提供一种具有密封空间的集成结构的制作方法，包括：
如图12所示，提供第一临时安装基板50；在所述第一临时安装基板 50上设置所述芯片30，所述芯片30的芯片焊盘背向所述第一临时安装基板10；设置所述转接机构10于所述芯片30上且使芯片30位于环形空间上，所述转接机构10的焊盘面向有芯片30的一侧，所述第一转接焊盘组与所述芯片焊盘电连接。
如图13所示，设置所述封盖20于所述转接机构10背向芯片30的面上；
如图14所示，去除第一临时安装基板50；
如图15所示，设置封盖20于第二临时安装基板60上；
如图16所示，翻转图18中的集成结构；
如图17所示，至少在所述芯片30周边形成所述密封元件40，密封所述芯片30和所述转接机构10之间的空隙，使所述环形空间为密封空间。
所述封盖20为绝缘材质时，可在所述封盖20面向所述转接机构10的一侧表面沉积导电层。所述导电层例如包括：ITO。
如图18所示，去除第二临时安装基板60，得到具有密封空间的集成结构。
如图19至24所示，本发明实施例还提供一种具有密封空间的集成结构的制作方法，包括：
如图19所示，提供第三临时安装基板51，在所述第三临时安装基板 51上设置所述转接机构10，所述转接机构10的焊盘组背向所述第三临时安装基板51；
如图20所示，设置所述芯片30于转接机构10的环形空间上，所述芯片30的芯片焊盘组与所述第一转接焊盘组电连接；
如图21所示，至少在所述芯片30周边形成所述密封元件40，密封所述芯片30和所述转接机构10之间的空隙，使所述环形空间为密封空间；
如图22所示，去除第三临时安装基板51；并在所述芯片30上形成第四临时安装基板61；
如图23所示，在所述转接机构10背向焊盘组的一面设置封盖20。
如图24所示，去除第四临时安装基板61，得到具有密封空间的集成结构。
所述制作方法为晶圆级制作方法，或者为单颗芯片制作方法。
所述制作方法为晶圆级制作方法，所述第三临时基板为晶圆，所述转接机构为对所述晶圆进行工艺操作而形成。
所述密封元件为干膜，采用真空贴膜工艺贴所述干膜。采用曝光和显影方法图形化所述干膜。
如图25和图26所示形成所述密封元件之后，还包括：形成暴露出所述第二转接焊盘组12的开口；具体的，可采用曝光和显影方法图形化所述干膜，以暴露出所述转接机构的第二转接焊盘组。以及在所述第二转接焊盘组上形成焊球凸点12和/或重布线层。
形成暴露出所述第二转接焊盘组的开口之后，还包括：将所述集成结构形有所述密封元件的一侧固定在一封装基板上，并使所述第二转接焊盘组与所述封装基板上的焊盘组对应电连接。
如图27至37所示，提供第三临时安装基板并在所述第三临时安装基板上设置所述转接机构的步骤包括：
如图27所示，提供第五临时安装基板111；所述第五临时安装基板111 可为硅、氧化硅、氮化硅、金刚石等材料制成。
如图28和图29所示，在所述第五临时安装基板111上形成与转接机构形状匹配的凹槽；可采用干法和/或湿法工艺制作出与转接机构形状匹配的凹槽；在有所述转接机构图形的凹槽中涂覆脱膜剂；
如图30所示，向所述凹槽中填充有机材料112；固化有机材料，可通过热固化、光固化、常温固化。
如图31所示，提供第三临时安装基板114，将第三临时基板114与第五临时基板111形成凹槽的一侧临时键合；具体的，在第三临时安装基板 114和第五临时基板111通过粘接层粘接，例如热解膜113，热解膜高温后会失去粘性。
如图32和图33所示，去除所述第五临时安装基板111，将所述有机材料112转移到所述第三临时安装基板114上；对所述有机材料执行图形化工艺，形成转接机构的主体部119；以及
如图34至图37所示，在所述转接机构的主体部119上形成第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接，得到至少一个所述转接机构，所述至少一个转接机构围成所述环形空间。设置所述芯片115于转接机构的主体部119环形空间上，所述芯片115的芯片焊盘组与所述第一转接焊盘组电连接；
至少在所述芯片周边形成所述密封元件118，密封所述芯片115和所述转接机构的主体部119之间的空隙，密封元件118可采用干膜，干膜可以为导电银胶。密封元件118可真空状态下贴密封。可采用烘烤，实现脱热解膜113，将转接机构的主体部119从第三临时安装基板114上脱离。固化干膜118(如果使用导电银胶，则固化导电银胶)，然后贴UV膜116(含钢圈)。
在所述转接机构的主体部119背向焊盘组的一面设置封盖117。UV膜 116(含钢圈)可根据实际需要，在合适时候去除，去除UV膜116后的具有密封空间的集成结构如图37。
本发明实施例还提供一种具有密封空间的集成结构的制作方法，包括：
设置述转接机构于所述封盖上，所述转接机构的焊盘组背离所述封盖；
在所述转接机构上设置芯片，所述第一转接焊盘组与所述芯片焊盘电连接；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙。
所述封盖为绝缘材质，在所述封盖面向所述转接机构的一侧表面沉积导电层。所述导电层包括：ITO。
综上所述，本发明提供的具有密封空间的集成结构及其方法中，转接机构设置于封盖上，所述转接机构围成环形空间，密封元件密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间，芯片置于密封空间内，提高了芯片的抗污染能力，降低了芯片后续再操作的工艺环境要求，提高良率。
所述芯片焊盘组与所述第一转接焊盘组电连接，提高芯片和转接机构电连接的效率，避免在芯片上一根一根打线对焊盘造成损伤，提高产品良率，并降低成本。
进一步的，所述转接机构包括电磁干扰屏蔽层，所述封盖与所述电磁干扰屏蔽层电连接，从而提高了所述芯片和所述转接机构的抗电磁干扰能力。本发明提供的具有密封空间的集成结构还适用于高频率工作芯片，例如射频，此时主要利用其电磁屏蔽特性，各种需要电磁屏蔽的芯片都适用。
进一步的，密封元件可以进行图形化，以暴露出所述第二转接焊盘组的开口，并且最终作为具有密封空间的集成结构的一部分，可以在芯片密封不受污染的前提下暴露出所述第二转接焊盘组，即芯片对外的引脚，实现芯片引脚的反向，方便后续工艺实施。所述芯片的芯片焊盘组通过转接机构的第二转接焊盘组引出，将芯片(较脆弱，易损伤)保护起来，以第二转接焊盘组较结实的形式引出，作为对外的焊盘，便于后续适用。
本发明的电子器件中，所述封装基板上具有电连接件，所述第二转接焊盘组与所述电连接件电连接。所述电子器件将集成结构封装在封装基板上，便于使用，芯片置于密封空间内，提高了电子器件中的芯片的抗污染能力。
本发明的图像传感器模块中，所述封盖具有透光区，所述图像传感器芯片的感光面面向所述透光区；图像传感器芯片置于密封空间内，提高了图像传感器芯片的抗污染能力。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (45)
1.一种具有密封空间的集成结构，其特征在于，包括：
封盖；
设置于所述封盖上的至少一个转接机构，所述转接机构围成环形空间；
芯片，盖设于所述环形空间上方；
所述转接机构包括：主体部、第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接；
所述芯片面向所述封盖的一面配置有芯片焊盘组，所述芯片焊盘组与所述第一转接焊盘组电连接；
至少位于所述芯片周边的密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
2.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述转接机构为一个，具有环形的开口，所述环形开口作为所述环形空间。
3.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述转接机构为多个，多个所述转接机构沿周向排列围成所述环形空间。
4.如权利要求3所述的具有密封空间的集成结构，其特征在于，周向相邻的转接机构之间无间隙。
5.如权利要求3所述的具有密封空间的集成结构，其特征在于，周向相邻的转接机构之间有间隙，所述密封元件还填充所述间隙。
6.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述密封元件具有暴露出所述第二转接焊盘组的开口。
7.如权利要求1至6中任一项所述的具有密封空间的集成结构，其特征在于，所述主体部的侧面及与所述第一转接焊盘组、第二转接焊盘组相对的面形成有电磁干扰屏蔽层。
8.如权利要求7所述的具有密封空间的集成结构，其特征在于，所述封盖的材质为导电材料，所述封盖与所述电磁干扰屏蔽层电连接。
9.如权利要求8所述的具有密封空间的集成结构，其特征在于，所述封盖通过导电胶与所述转接机构的电磁干扰屏蔽层粘接固定且电连接。
10.如权利要求8所述的具有密封空间的集成结构，其特征在于，所述封盖为硅封盖。
11.如权利要求8所述的具有密封空间的集成结构，其特征在于，所述封盖的材质为绝缘材料，所述封盖表面配置有导电层，所述导电层与所述电磁干扰屏蔽层电连接。
12.如权利要求1至6中任一项所述的具有密封空间的集成结构，其特征在于，所述密封元件包括：干膜、或者有机塑封材料。
13.如权利要求12所述的具有密封空间的集成结构，其特征在于，所述干膜的厚度为10～100微米。
14.如权利要求1至6中任一项所述的具有密封空间的集成结构，其特征在于，所述芯片包括：传感器芯片。
15.如权利要求1至6中任一项所述的具有密封空间的集成结构，其特征在于，所述芯片为单片芯片或者堆叠芯片。
16.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述第一转接焊盘组和第二转接焊盘组具有高度差。
17.如权利要求16所述的具有密封空间的集成结构，其特征在于，所述第一转接焊盘组和第二转接焊盘组之间具有连接面，所述连接面包括：其中之一焊盘组位于其上的第一面、另一焊盘组位于其上的第二面，连接所述第一面与所述第二面的台阶连接面。
18.如权利要求17所述的具有密封空间的集成结构，其特征在于，所述台阶连接面上分布有所述重布线层。
19.如权利要求17所述的具有密封空间的集成结构，其特征在于，所述主体部的材质为硅衬底，所述台阶连接面与所述第二面的夹角为54.74°。
20.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述主体部的材质包括半导体或者有机材料。
21.如权利要求1所述的具有密封空间的集成结构，其特征在于，还包括：第二电磁干扰屏蔽层，位于所述主体部形成有所述重布线层的一侧，所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层。
22.如权利要求1所述的具有密封空间的集成结构，其特征在于，还包括：电磁干扰屏蔽线；
所述重布线层包括信号互连线，所述电磁干扰屏蔽线与所述信号互连线位于同一层；
所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线。
23.如权利要求1所述的具有密封空间的集成结构，其特征在于，还包括：
第二电磁干扰屏蔽层，位于所述主体部形成有所述重布线层上的一侧，所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层；
电磁干扰屏蔽线；
所述重布线层包括信号互连线，所述电磁干扰屏蔽线与所述信号互连线位于同一层；
所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线；
所述第二电磁干扰屏蔽层与所述电磁干扰屏蔽线电连接。
24.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述第一电磁干扰屏蔽层包括金属层或导电胶层。
25.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述重布线层包括多条间隔设置的信号互连线，每条所述信号互连线的两端配置有所述焊盘。
26.如权利要求15所述的具有密封空间的集成结构，其特征在于，每条所述信号互连线的两侧均分布有电磁干扰屏蔽线，所述电磁干扰屏蔽线电连接在一起。
27.如权利要求1所述的具有密封空间的集成结构，其特征在于，所述焊盘上形成有导电块。
28.一种电子器件，其特征在于，包括：
封装基板；
权利要求1-27任意一项所述的具有密封空间的集成结构；
所述封装基板上具有电连接件，所述第二转接焊盘组与所述电连接件电连接。
29.如权利要求28所述的电子器件，其特征在于，所述封装基板具有接地电连接件；所述集成结构中具有电磁干扰屏蔽层，所述电磁干扰屏蔽层与所述接地连接件电连接。
30.一种图像传感器模块，其特征在于，包括：权利要求1-27任一项所述的具有密封空间的集成结构，所述芯片为图像传感器芯片，所述封盖具有透光区。
31.如权利要求30所述的图像传感器模块，其特征在于，所述封盖包括：红外滤光板。
32.如权利要求30所述的图像传感器模块，其特征在于，所述封盖包括：透明封盖；
或者，包括：衬底，所述衬底具有位于所述图像传感器芯片的感光区区上方的窗口；以及，至少覆盖所述窗口的透光材料。
33.形成权利要求1至27任意一项所述的具有密封空间的集成结构的制作方法，其特征在于，包括：
提供第一临时安装基板；
在所述第一临时安装基板上设置所述芯片，所述芯片的芯片焊盘背向所述第一临时安装基板；
设置所述转接机构于所述芯片上且使芯片位于环形空间上，所述转接机构的焊盘面向芯片侧，所述第一转接焊盘组与所述芯片焊盘电连接；
设置所述封盖于所述转接机构背向芯片的面上；
去除第一临时安装基板；
设置封盖于第二临时安装基板上；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间。
34.如权利要求33所述的具有密封空间的集成结构的制作方法，其特征在于，所述封盖为绝缘材质，在所述封盖面向所述转接机构的一侧表面沉积导电层。
35.如权利要求33所述的具有密封空间的集成结构的制作方法，其特征在于，所述导电层包括：ITO。
36.形成权利要求1至27任意所述的具有密封空间的集成结构的制作方法，其特征在于，包括：
提供第三临时安装基板，在所述第三临时安装基板上设置所述转接机构，所述转接机构的转接焊盘组背向所述第三临时安装基板；
设置所述芯片于转接机构的环形空间上，所述芯片的芯片焊盘组与所述第一转接焊盘组电连接；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙，使所述环形空间为密封空间；
去除第三临时安装基板；
在所述芯片上形成第四临时安装基板；
在所述转接机构背向转接焊盘组的一面设置所述封盖。
37.如权利要求36所述的具有密封空间的集成结构的制作方法，其特征在于，所述制作方法为晶圆级制作方法，或者为单颗芯片制作方法。
38.如权利要求36所述的具有密封空间的集成结构的制作方法，其特征在于，所述制作方法为晶圆级制作方法，所述第三临时基板为晶圆，所述转接机构为对所述晶圆进行工艺操作而形成。
39.如权利要求33或36所述的具有密封空间的集成结构的制作方法，其特征在于，所述密封元件为干膜，采用真空贴膜工艺贴所述干膜。
40.如权利要求39所述的具有密封空间的集成结构的制作方法，其特征在于，采用曝光和显影方法图形化所述干膜，以暴露出所述转接机构的第二转接焊盘组。
41.如权利要求33或36所述的具有密封空间的集成结构的制作方法，其特征在于，形成暴露出所述转接机构的第二转接焊盘组的开口之后，还包括：将所述集成结构形有所述密封元件的一侧固定在一封装基板上，并使所述第二转接焊盘组与所述封装基板上的焊盘组对应电连接。
42.如权利要求36所述的具有密封空间的集成结构的制作方法，提供第三临时安装基板并在所述第三临时安装基板上设置所述转接机构的步骤包括：
提供第五临时安装基板；
在所述第五临时安装基板上形成与转接机构形状匹配的凹槽；
向所述凹槽中填充有机材料；
提供第三临时安装基板，将所述第三临时安装基板与所述第五临时基板形成凹槽的一侧临时键合；
去除所述第五临时安装基板，将所述有机材料转移到所述第三临时安装基板上；以及
在所述主体部上形成第一转接焊盘组、第二转接焊盘组以及重布线层，所述第一转接焊盘组中的焊盘通过所述重布线层与所述第二转接焊盘组中对应的焊盘进行电连接，得到至少一个所述转接机构，所述至少一个转接机构围成所述环形空间。
43.一种形成权利要求1至27任意所述的具有密封空间的集成结构的制作方法，其特征在于，包括：
设置所述转接机构于所述封盖上，所述转接机构的焊盘组背离所述封盖；
在所述转接机构上设置芯片，所述第一转接焊盘组与所述芯片焊盘电连接；
至少在所述芯片周边形成所述密封元件，密封所述芯片和所述转接机构之间的空隙。
44.如权利要求43所述的具有密封空间的集成结构的制作方法，其特征在于，所述封盖为绝缘材质，在所述封盖面向所述转接机构的一侧表面沉积导电层。
45.如权利要求44所述的具有密封空间的集成结构的制作方法，其特征在于，所述导电层包括：ITO。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2019106268134 | 2019-07-11 | ||
| CN201910626813 | 2019-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112216659A true CN112216659A (zh) | 2021-01-12 |
Family
ID=74047959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911142884.3A Pending CN112216659A (zh) | 2019-07-11 | 2019-11-20 | 集成结构及其制作方法、电子器件、图像传感器模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112216659A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114993279A (zh) * | 2022-08-03 | 2022-09-02 | 北京晨晶电子有限公司 | 石英微机械陀螺仪 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080251872A1 (en) * | 2006-08-01 | 2008-10-16 | Samsung Electronics Co., Ltd. | Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package |
| CN102983111A (zh) * | 2011-09-02 | 2013-03-20 | 奥普蒂兹公司 | 图像传感器的阶梯式封装及其制造方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN105870109A (zh) * | 2016-05-19 | 2016-08-17 | 苏州捷研芯纳米科技有限公司 | 一种2.5d集成封装半导体器件及其加工方法 |
| CN105990282A (zh) * | 2015-02-27 | 2016-10-05 | 华为技术有限公司 | 一种转接板及电子组件 |
| US9589909B1 (en) * | 2015-10-23 | 2017-03-07 | Nxp Usa, Inc. | Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers |
-
2019
- 2019-11-20 CN CN201911142884.3A patent/CN112216659A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080251872A1 (en) * | 2006-08-01 | 2008-10-16 | Samsung Electronics Co., Ltd. | Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package |
| CN102983111A (zh) * | 2011-09-02 | 2013-03-20 | 奥普蒂兹公司 | 图像传感器的阶梯式封装及其制造方法 |
| CN103500729A (zh) * | 2013-10-18 | 2014-01-08 | 中国科学院上海微系统与信息技术研究所 | 硅转接板结构及其圆片级制作方法 |
| CN105990282A (zh) * | 2015-02-27 | 2016-10-05 | 华为技术有限公司 | 一种转接板及电子组件 |
| US9589909B1 (en) * | 2015-10-23 | 2017-03-07 | Nxp Usa, Inc. | Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers |
| CN105870109A (zh) * | 2016-05-19 | 2016-08-17 | 苏州捷研芯纳米科技有限公司 | 一种2.5d集成封装半导体器件及其加工方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114993279A (zh) * | 2022-08-03 | 2022-09-02 | 北京晨晶电子有限公司 | 石英微机械陀螺仪 |
| CN114993279B (zh) * | 2022-08-03 | 2022-11-22 | 北京晨晶电子有限公司 | 石英微机械陀螺仪 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108512523B (zh) | 压电声波器件的封装方法及封装结构 | |
| US9431447B2 (en) | Package of finger print sensor and fabricating method thereof | |
| JP3644662B2 (ja) | 半導体モジュール | |
| KR100982606B1 (ko) | 고체 촬상 장치 및 그의 제조 방법 | |
| US6956295B2 (en) | Flip-chip image sensor packages | |
| US9029962B1 (en) | Molded cavity substrate MEMS package fabrication method and structure | |
| CN110600440B (zh) | 一种埋入式封装结构及其制备方法、终端 | |
| KR20020058216A (ko) | 스택형 반도체패키지 및 이에 이용되는 가요성 배선기판의제조방법 | |
| CN107170769B (zh) | 一种影像传感芯片的封装结构及其封装方法 | |
| CN103579204A (zh) | 包括电容器的封装结构及其形成方法 | |
| US20060043555A1 (en) | Sensor package | |
| US6420208B1 (en) | Method of forming an alternative ground contact for a semiconductor die | |
| CN102623424B (zh) | 晶片封装体及其形成方法 | |
| CN112652609A (zh) | 具有互连桥接的分隔基板 | |
| KR102437933B1 (ko) | 3d 플렉스-포일 패키지 | |
| TWI332275B (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| KR20150129939A (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN112216659A (zh) | 集成结构及其制作方法、电子器件、图像传感器模块 | |
| TWI715154B (zh) | 扇出型半導體封裝結構及其封裝方法 | |
| WO2019007412A1 (zh) | 一种影像传感芯片的封装结构及其封装方法 | |
| CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
| TWI566343B (zh) | 保護片服貼於晶片感應面之晶片封裝構造 | |
| CN108336038B (zh) | 封装结构、封装方法和摄像头模组 | |
| JP2007150038A (ja) | 光学半導体装置及びその製造方法 | |
| TW201432865A (zh) | 晶片封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210112 |