TWI241634B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI241634B
TWI241634B TW092124557A TW92124557A TWI241634B TW I241634 B TWI241634 B TW I241634B TW 092124557 A TW092124557 A TW 092124557A TW 92124557 A TW92124557 A TW 92124557A TW I241634 B TWI241634 B TW I241634B
Authority
TW
Taiwan
Prior art keywords
semiconductor
field
semiconductor device
semiconductor substrate
main
Prior art date
Application number
TW092124557A
Other languages
English (en)
Other versions
TW200425275A (en
Inventor
Norifumi Tokuda
Shigeru Kusunoki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200425275A publication Critical patent/TW200425275A/zh
Application granted granted Critical
Publication of TWI241634B publication Critical patent/TWI241634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Description

1241634 坎、發明說明 [發明所屬之技術領域] 別為關於在半導 裝置。 體基板 本發明為關於半導體裝置，_ 之厚度方向有主電流流通之半導f [先前技術] 电級通之半導^ 梦 置，一般在達到由基板電阻比所、、扣a 、 、 ’、疋之預定厚度之前，半 導體基板之厚度愈厚其耐壓愈高 问而在上述預定厚度以上 則其耐壓大致為固定。另一方面 思半‘肢基板厚度之增 加其V通電阻增高，以致增加電力招 包刀楨失減低其性能。 由以上所述，對於半導體基板 < 7子度方向有主電流流 通之半^體裝置，有必要考慮性能盥Μ 1 , 此與耐壓的平衡以決定最 適當的基板厚度。 另一方面，於半導體裝置之製 … 衣k上 以防止處理工序 中之半導體基板的破裂，缺損，丰 傾千冷體基板之彎曲等的觀 點，半導體基板有其最適當厚度。 例如於特開平8-213292號公報（以下稱專利文獻㈠開 系有減輕半導體晶圓之重量的構成，該構成於背面側設複 數的凹部而不減低機械強度的減輕重量。 特開平4 192474號公報（以下稱專利文獻2)開示有 為防止對於設在半導體晶圓之電路圖案（pattem)之不正確 解謂而於半導體晶片的背面設複數之凹部，在有不正確的 角平。買4使半導體晶片容易破碎的構成。 又以知像製版在半導體基板上形成預定的圖案時，如 315015 1241634 基板之厚度為極端的薄，則以既存的曝光裝置等必 二焦點深⑽而需要相當的手續，因此以照像製版工 、硯2而5 ’基板亦應有其最適當厚度。 4而對於半導體基板之厚度方向有主電流流通的半導 二：械=對於？性能及财壓，同時亦需考慮半導體基 滿足上::’及知、像製版工序等以決定基板的厚度。為 法：：::冒提案有使用外延成長基板的方 原因Γ 成長層的厚度相當費時’成為提高成本的
[發明内容;I 本發明以對於半導體基板 半導體農置，提供不但對於性能：；子=向有主電流流通之 整手續之半導體裝置為目、:序時不需曝光褒置之調 本發明之半導體裝置的第i形 體基板之第丨主面的第丨主雨托 _ ^ ，、備。又在+導 « 2 i & ίή - 〇 ，及6又在刖述半導體基板之 Ρ主面的弟2主電極而在前述半導體基板之厚 電流流通的半導體裝置，其二向有主 述第2主面之至少一個凹部，出半广基板含有設在前 第1領域，及呈有比一十、一而至夕具備具有第1厚度的 及/、有比則述第1厚度為薄之第2厚产之黛 域第2領域為對應於前述至少-個凹部的形成領' 域月」述弟2主電極為配設在前述凹部内，前、為 設定於滿足前述半導體裝置之对壓的厚度。子度為 依本發明之半導體裝置的第1形態，例如將第i厚度設 315015 6 1241634 定於製造過程中半導體晶圓不易 =對曝光裝4寺做特別之焦點深度調整的厚度，纟而減低 lie日寸之不良率減底製造成本而得導通（on)電阻減低與 維持耐壓取得平衡之半導體裝置。 本發明之半導體裝置的第2形態為具有設在半導體基板 之弟1主面的第1主電極，及設在前述半導體基板之第〕主面 勺第2主電極而在刖述半導體基板之厚度方向有主電流流 通的半導體裝置，纟中前述半導體基板具有設在前述第2 主面之至少個凹部，由而至少具備具有第1厚度的第丨領 域及具有比則述第i厚度為薄之第2厚度之第2領域，又前 述第2厚度為設定於維持前述半導體裝置之耐壓的厚度，前 述第2領域為對應於前述至少—個凹部的形成領域，於又前述 至〆-個凹部内埋設有導體層，前述第2主電 述導體層的表面上。 巧配。又在刖 依本發明之半導體裝置的第2形態，例如將第1广 疋於製造過程中半導體晶圓不易破裂，並於照像製：°又 而對曝光裝置等做特別之焦點深度調整的厚 製造時之不良率，诘你制 由而減低 減低W造成本而得導通電阻減 耐壓取得平衡之半I ^ _ /、、、隹持 設導體層，由此t::裝置。又由於至少在-個凹部内埋 裝置的製〇序中對半導體基板處理容易。使切體 以下由|照圖面的詳細說明可對本發明之目 徵、形態，及利點更加明白。 的、特 [實施方式] 315015 7 1241634 在况明本發明之實施形態前，參照第丨至3圖說明實施 形態共通之半導體基板構成。 f 1圖表示實施形態共通之半導體基板丨的剖視圖。 第1圖所不半導體基板1於第1主面MS 1的相反側之第2 主面MS2的形成有由側面91及底面％規晝之凹部9。半導體 基板1由於形成有凹部9而成為周邊領域丨A(第丄領域）具有 厚度A及具有比厚度A為薄之厚度B的中央領域1B(第2領 域）的構成。 由凹邛9之底面92至第1主面MS1之垂直方向的厚度 為厚度B而比厚度a薄。 於此之厚度A為設定於半導體裝置的製造過程，半導 組曰曰圓不易务生破裂’以及於照像製版工序對曝光裝置等 不必做特別之隹點、梁疮士紗 ........ 又凋正私度的厚度。例如對於ό英吋之 半導體晶圓為設定於500至650 # m。 方面’厚度B為考慮導通電阻之減低及耐壓而決 定，例如對於假設_V之心的半導體裝置時為設定於60 μ m 〇 第2圖表7F半導體基板〗由第1主面]vm側所見俯視 圖。如第2圖所示，凹 i所見俯視 在平^肢基板1之大致中央部， 其平面形狀為矩形。1凹 义干央一 1A。第2圖中…圍為厚度A的周邊領域 。X、'泉的剖面即相當於第1圖。凹部9之平面 形狀可為圓形、梦m * I之十面 ^ 橢®形或其他複雜形狀則不待言。 弟1圖及第2圖表示半導體A 、… (chip)狀態的半導俨λ 土 σ工成半導體晶片 〜基板’然凹部9之形成為於半導體晶圓 3150)5 8 1241634 的狀態以晶圓處理之一實行。篦 仃弟3圖表不於半導體晶圓WF1 以對應於各晶片設凹部9的狀態，於半導體晶圓购之一方 的主面以㈣狀配設複數之凹部9。然後將上述半導體晶圓 WF1依預疋的切割線切割即可得複數之半導體基板1。 如上所述，用具有厚度不同之部分的半導體基板^以製 造厚度方向流有主電流之半導體裝置時，&製造過程中半 導體晶圓不易發生破裂’並且對於曝光裳置等不需特別的 焦點深度調整’達成導通電阻與耐壓之維持為平衡 體裝置的第1效果。 —又如第3圖所示，於半導體晶圓则上厚度較薄部分之 母個的面積比晶圓的全面積小而能抑制厚度較薄部分的彎 曲又由於半導體晶片對應部分全為相同構造，因此即使 發生彎曲，亦因半導體晶片間為同樣的f曲，目而能達成 減小半導體晶片間之特性的參差。 又例如為製造IGBT(絕緣問極雙載子電晶體：心心^ gateblp〇urtransiStor)時，由於在厚度較薄的中央領域⑺ 形成有關1咖之特性的部分，因此能減低用以控制載子之 :命之能量(⑽爾電子束，離子束等)之鳴 里。一。果能提南哥命控制領域之形成深度的精度，而能 形成分佈幅小之壽命控制領域’巾能達成可製成特性夫差 小之半導體裝置的第3效果。 ^ 以下對於本發明之第1至第6實施形態，就使用半導^ 基板1構成之半導體裝置的構成做說明。 A .苐1實施形態 3150)5 9 1241634 第4圖表示第]實施形態之半導體裝置ι〇〇的構成。如第 4圖所示，半導體裝置！⑽含有由第i圖說明之半導體基板 及包括該半導體基板i之凹部9的側面91上及底_上之 第2主面MS2的全面形成之對半導體基板！為歐姆⑽㈣ 接觸（或蕭特基：SchoUky接觸）之材料構成的電極紙。 於此，如半導體基板1之材質為矽時，歐姆接觸之材料 可使用崔呂（A1)或銘合金。 又於半導縣板丨的材質切時，f特基接觸之材料可 使用鈦（Ti)、鉛（Hf)、鎳（Ni)及鎢（w)等。 之接合部不會形成 方面於蕭特基接觸 ，能使電流流通於 因此蕭特基接觸本 如為歐姆接觸時，金屬與半導體声 能障（barrier)而能雙方向流通電流。一 則於金屬與半導體層的接合部形成能障 一方向而於相反方向則不能流通電流。 身可構成二極體（蕭特基二極體）。 _ Λ 。w 口丨”〈罘2主面的電 極ML為由歐姆接觸的材料構成， 極之ΤΓΡΤ々 ^ 田巧£人姆電極構成集 «之IGBT，或以當該歐姆電極構 稱成％極之二極體，則能佶 有電流流通狀態之元件電阻诘 ^ 低之低頻元件的構成。 、丰1乂 又以蕭特基接觸之材料構成電極紙，而以當 电極構成集極之】GBT，或以 :、土 托贿 丞包極構成陽極之二 月豆，則能製成開關動作時電力損失小的元件 於動作頻率較高之高頻元件的構作。 .、、、I合 又由於使用半導體基板1可達成先前說明之第】至3的 3)5015 10 1241634 效果則自不待言。 B ·第2實施形態 第5圖表不第2實施形態之半導體裝置2〇〇的構成。如第 5圖所示，半導體裝置200含有由第}圖說明之半導體基板 1，及包括該半導體基板i之凹部9的表面内之第2主面ms2 的表面内為全面的配設之半導體領域Ip 1。 於此之半導體領域ip 1之不純物濃度為設定比半導體 基板1之不純物濃度高。 例如半導體基板1之不純物濃度為1χ 1〇13/〇1^3至ΐχ l〇15/cm3 ’則半導體領域IP1之不純物濃度為設定於卜 l〇2G/cm3以上。 如上述，將咼濃度之半導體領域Ip丨形成於半美 !之具有凹部9之第2主面MS2的表面内，由以減小蕭特u 障的厚度而使第2主面MS2變成適合歐姆接觸的狀態。 因而由於在考慮導通電阻之減低及耐壓而決定之具有 厚度B的中央領域1B形成有關元件特性之電極/即陽極、 陰極、集極，及汲極等而能製成動作特性優異之igbt及二 極體，MOSFET(MOS場效電晶體）。 又由使用半導體基板1，能達成先前說明之第丨至3效果 則自不待言。 C·第3實施形態
第6圖表示第3實施形態之半導體裝置3〇〇的構成。如第 6圖所示，半導體裝置300含有由第1圖說明之半導體基板 ]’及包括該半導體基板]之凹部9的表面内之第2主面MM 315015 1241634 的表面内為全面配設之半導體領域ιρ2。 於此之半導體領域IP2之不純物的導電型為設定於盘 半導體基板1之不純物的導電型為相反的導電#。 ” 、例如半‘體基板丨之不純物的導電型為n型時，半導體 領域IP2之不純物的導電型為設定於？型。由此可製成第2 主面M S 2側為陽極的二極體 又於半導體基板1之不純物導電型與半導體領域ΙΡ2之 不純物導電型互相更換時，則可製成第2主面MS2側為陰極 的二極體。 又由使用半導體基板1，能達成先前說明之第丨至2效果 則自不待言。 D ·苐4實施形態 第7圖表示第4實施形態之半導體裝置4〇〇的構成。如第 7圖所不，半導體裝置400含有由第1圖說明之半導體基板 1，及包括該半導體基板i之凹部9的表面内之第2主面MS2 的表面内為全面的配設之半導體領域IP3。 於此之半導體領域IP3之不純物導電型為設定於與半 導體基板1之不純物導電型相同的導電型。 例如半導體基板1之不純物導電型為N型時，半導體領 域IP3之不純物導電型亦設定為N型。然後於第1主面MS1 側設p型半導體領域（未圖示），即可製成第2主面MS2側為 陰極的二極體。 又如將半導體領域IP3之不純物濃度設定為比半導體 基板1的不純物濃度為高，則與以第5圖所說明之第2實施形 315015 1241634 悲同樣的’將第2主面M S 2表面形成適合於歐姆接觸的狀 態。 又由使用半導體基板1’能達成先前說明之第1至2效果 則自不待言。 E. 第5實施形態 第8圖表示第5實施形態之半導體裝置5 〇〇。如第8圖所 示，半導體裝置500具備依第1圖說明之半導體基板1，配設 在當該半導體基板1之凹部9之底面92上的電極ML2，配設 在第2主面MS 2側之周邊領域1A上之電極ML 1，配設在凹部 9之側面91上而與電極ML1及ML2為電氣的絕緣之絕緣膜 IL。 如上所述，由於將配設在半導體基板1之凹部9之底面 92上之電極ML2與配設在第2主面MS2側之周邊領域丨八上 之電極ML 1為電氣的絕緣，因此以具有由考慮導通電阻之 減低及耐壓所決定之厚度B的中央領域1B及周邊領域1八而 能形成不同之功能及性能之半導體元件。 F. 第6實施形態 第9圖表示第6實施形態之半導體裝置600的構成。如第 9圖所示，半導體裝置600具備依第1圖說明之半導體基板 1，配設在半導體基板1之凹部9之底面92的表面内的半導體 領域IP5，配設在第2主面MS2側之周邊領域1A之表面内之 半導體領域IP4，及配設在凹部9之側面9 1上而將半導體領 域IP4與IP5電氣的絕緣之絕緣膜IL。 如上所述，由於將配設在半導體基板]之凹部9之底面 315015 13 1241634 92之表面内的半導體領域IP5與配設在第2主面MS2側之周 邊領域1A之表面内的半導體領域ιρ4為電氣的絕緣，由而 因具有考慮導通電阻之減低及耐壓而決定之厚度B的中央 領域1B及週邊領域丨a，能形成具有不同功能及特性之複數 種類的半導體元件。 例如將半導體基板1形成為高電阻之N型基板，於第丄 主面MSI上形成控制電極及第！主電極’於第i主面msi側 形成N通道MOS電晶體。然後將凹部9之底面92之表面内的 半導體領域IP5形成為P型半導體領域，將周邊領域以之表 面内之半導體領域^々為^^型半導體領域，於半導體領域 及IP5上各配設第2主電極。 如上所述由P型半導體領域IP5、N型半導體基板丨及N 通道MOS電晶體即構成IGBT，纟N型半導體領域ip4, n型 半導體基板1及N通道M0S電晶體構成之卩型半導體領域構 成二極體。 又對於上述IGBT及二極體可由變更供給於第丨及第二 主電極的電位使其相補的動作，由此可構成半橋(μ bridge)電路。 +又半導體領域ΠΜ及IP5上之第2主電極各動作為陰極 電極及集極電極、然由變更凹部9的面積可變更陰極電 集極電極之面積比。 :對於周邊領域1 A由第2主面MS2側照射用於控制載 子之可。。的能量線(電子束、離子束等)以形成壽命控制領 域，由此亦能只由周邊領域〗A實行壽命控制。由此可不損 315015 14 1241634 及1 GBT的動作而能減低二極體之回收（recovery)。 有關半導體裝置600之具體構成於以下第7實施形態再 說明。 G·半導體基板之其他構成例 以上祝明之第丨至6實施形態均以使用第1圖所示具有 一種類之厚度的半導體基板1為前提做說明，但以具有不同 厚度之領域的基板而言則不限定於第2圖所示。 例如第10圖所示的半導體基板2具有三種類之厚度的 構成亦可。即於第！主面MS1之相反側的第2主面MS2具有 匕έ不门’朱度之底面93及94之兩段構造的凹部9A。亦即半 導體基板2為具有厚度Α之周邊領域2Α(第1領域），及厚度Β 之第1中央領域2B(第2領域），及厚度c之第2中央領域2C的 構造。 亦即周邊領域2A之厚度A最厚，凹部9A之底面93至第 主面MSI之垂直方向的厚度為最薄厚度b，凹部9A之底面 94至第1主面MS1之垂直方向的厚度的厚度c，並為厚度A 及厚度B之中間的厚度。 例如為與半導體基板1同樣之6英吋的半導體晶圓，厚 度A及厚度B為各設定於5〇〇至65〇#㈤及⑼#爪，厚度c則於 假設為1200V耐壓的半導體裝置時，則設定為12〇#m。 如上所述，半導體基板2因具有不同深度之底面93及％ 之凹部9A而形成三種類不同厚度，由此可增加所形成半導 體元件的種類。 又形成如第Π圖所示半導體基板3之具有三種類厚度 3J50J5 1241634 的構成亦即於第1主面MS 1之相反側的第2主面MS2形 成冰度不同之凹部9及祀。由此將半導體基板3形成具有厚 度A之周达項域3A(第！領域），對應於凹部9之位置而為厚 度B之最薄領域3B(第2領域，及對應於凹部叩之位置而為 厚度C之中間厚度領域3C的構成。厚度A、厚度B及厚度c 之大小關係則與半導體基板2相同。 以上為就具有r括相 广 , 4 一種續之厚度的半導體基板做說明，但 不限於三種類厚声，+ 1 , ^ 亦可由設置多段構造之凹部，或設置 深度不同之複數的凹部而製成具有三種類以上厚度之半導 體基板。 又對於具有-彡金 有一種痛之厚度的半導體基板構造，亦不限 定於苐1圖所示之丰道贿 牛V肢基板1，例如為第丨2圖所示構造亦 可0 例如第12圖所示半導體基板4於第2主面MS2之一方的 财形成凹部9’而具有對應於凹部9之位置之厚度B之最 (第2領域)，及第2領域4B之周圍之厚度A的周邊 A(第1領域)。與設有凹部9之一側為相反側則不設凹 部’成為單-厚度八之單-厚度領域4C(第i領域)。 依上述構成之半導體基板4，於最薄領域4B及周邊領 域4A可與半導體基板】同樣的形成
::::裝置’而於單-厚度領卿成於基板:平IS :::Γ之半導體裝置，由此可形成具有不同功能及 特丨生之硬數種類的半導體元件。 半導體基板]之凹部9之平面形狀為如第2圖的說明形 315015 16 1241634 然如第1 3圖所示之條狀的形 導體基板5沿平行之二邊部分 以該周邊領域5 A所夾領域即 對應於凹部90之配設位置， 中沿Y-Y線之箭頭方向剖面 成由周邊領域1 A圍繞的矩形， 狀亦可。即如第1 3圖所示之半 形成周邊領域5A(第1領域）， 為中央領域5B(第2領域），並為 而凹部90為形成條狀。第I]圖 即相當於第1圖。 如半導體基板1將凹部9周圍用周邊領域丨A圍繞， 或如半導體基板5於凹部90之兩側設周邊領域从可^凹 部9及凹部90大致設在基板的中央位置。因此使用此等半 導體基板製造半導體晶片時，於晶片銲接（die bQndi㈣之 際可將半導體晶片水平的搭載於晶片銲塾（die㈣上。即 由於四邊或平行之兩邊的周邊領域為接在晶片銲墊，因此 半導體晶片不會對晶片銲墊傾斜。由於此，以連線銲接 (wire bonding)實行配線之際，能使連線對半導體晶片經常 以相同角度貝行鋅接而達成均一的連線銲接。其結果可防 止銲接部分之接觸電阻的不均引起之電流集中。 第14圖表示製成半導體基板5使用之半導體晶圓的平 面構成。第14圖表示對半導體晶圓WF2設條狀之凹部％ 的狀悲，於半導體晶圓WF2之一方的主面並列的設置有複 數之條狀的凹部9 0。 將上述半導體晶圓WF2依預定之切割線實行切割即 可製成複數之半導體基板5。 Η.切割線與凹部之關係 第1至6實施形態說明之半導體裝置]〇〇至6〇〇為對 315015 1241634 於半導體晶圓狀態之於製造過程（晶圓處理過程）終了後， 依預定切割線實行切割將個個分割而製成獨立晶片。 士第15圖表示例如使用第i圖及第2圖所示半導體基板 1 a守之切割線與半導體基板1的位置關係。 *如圖所示，半導體基板丨為由縱方向之切割線如及 橫方向之切割線DL2包圍。 第16圖表示第15圖中沿w_w線之剖視圖。如第μ 圖所不士刀副線DL丄及DL2之配設領域的厚度為厚度A , =此於切割時受到切割機之切割刀的壓力_，亦能防止半 導體基板1發生彎A ’由此能防止因彎曲使半導體基板【 破損，或切割線不直等。 第17圖表示料製成半導體基板i之半導體晶圓 卿1設定有切割線DL1及DL2之狀態的俯視圖。 第18圖表示對於製成半導體基板5之半導體晶圓 卿2設定有切割線DL!及DL2之狀態的俯視圖。 如第1 8圖所示半導體晶圓WF2之中士人 ., 淡方向切割線DL2 為杈斷條狀的凹部90上而切割厚度較薄 --RR 刀然如先丽的 况明’凹部90之兩側設有較厚之周邊領 μ伞、# 逻7員域】A，因此可防 止+導體基板1於切割時發生彎曲。 1.電場接觸環與凹部之關係 並 置 表 工 <丁守粗裝置100至6( 未特別言及第i主面的構造然而於高電壓 ’為了緩和半導體晶片之周邊部的電場 在.、 面内多半設有電場接觸環（亦稱命P 主 、j稱电場限制環 315015 ]8 1241634 limitting ring)) 〇 電場接觸環為與基板之間形成接合的狀態以含有μ 板之導電型為相反之導電型的不純物所構成，由要二 和大約沿基板形狀之電場而希望設在 、而要、戍 由於凹部而厚度較薄的領域則有不、： 環之領域的狀態。 、口形成毛％接觸 因而如第19圖所示將電場接 ΑΛ»田、直t L 么Γ 5又在圍繞凹部9 的周故領域1 Α可有效的緩和垂直 場。 ％暴板主面之方向的電 第2 0圖表示第19圖中,7 7〜 σ -Z、、泉的剖視圖。如第2〇 I可：斜於電場接觸環FCR之下部確保有充分的厚度，因 此可付對於過渡的空乏層之延伸容許度㈤叫⑷。 又對於第1 3圖說明夕且士 μ』 /、有條狀凹部90之半導體基板 5亦非不可能設置電場接觸
觸衣FCR。即凹部90之位置對應 之中央領域5B之厚声lL .^ ^ X 如此電場接觸環FCR之形成深度
為厚P可設置電場接觸環F c m LR，因此不但對於半導體基板 之周邊領域5 A，亦可搭齡士 .E ^ 也、斷中央領域5B的狀態設置電場 接觸環FCR。 第1 9圖表示由電場技 乂 每接觸裱FCR圍繞之凹部9只有一 個ϋ對第11圖說明之 桃上士 導體基板3具有複數之凹部的 構成亦可設電場接觸環。 第21圖表示在電場 兒努接觸裱FCR包圍之領域設有兩個 凹部19之半導體其^；广 y 土 的構成。如第21圖所示，在凹部 9之形成領域以外的缔灰 气為厚度較厚的領域，第21圖之 19 315015 1241634 沿u-u線之箭頭方向 基板3的剖面槿、告… 1圖說明之半導體 相軎於第12同""/;D V-V線之前頭方向的剖面則可言 田二 圖說明之半導體基板4的剖面構造。 =…圖表不為製成如第21圖所示之半導體基板6， 、斤复數之凹部的半導體基板之半導體晶圓的平面構 成。第22圖表示於半導體晶圓WF3之對應各晶片的位置 設有複數之” 19的狀態’於半導體晶圓聊之一方的 主面以矩陣狀配設有複數之凹部19。然後將該半導體晶圓 WF3依預定之切割線實行切割即可製成複數之半導體基 板6 〇 於半V體基板所设凹部不限定於兩個，又不全部限定 於相同升y狀，其各配設位置為限定於對稱的位置關係亦 "5J* 〇 例如依第23圖所示半導體基板60具有平面形狀為矩 形之凹部191及192，及平面形狀為l字形之凹部193。 凹部1 9 1與凹部1 9 2雖同為矩形但面積不同，凹部1 9丨雖 只有一個，但凹部1 92則設有複數個。 用以製成具有上述凹部之半導體基板的半導體晶圓之 平面構成為於半導體晶圓之一主面密集的形成有複數之點 狀之凹部的構成。 J ·半導體基板之變形例 以上說明之半導體基板1至6，其構成凹部之側面對 於基板主面為垂直的形成。因此由第2主面側看凹部時看 不見凹部的側面。 20 315015 1241634 =而如第24圖所示之半導體基板7的凹部9C，將構 凹部9C之側面96形成對於基板主面超過％度的角度 亦可。如此則從第2主面側看凹部時可以看到凹部之側 面。於此之周邊領域7A(第i領域)具有厚度A，中央領域 7B具有厚度B(第2領域）。 、、 第24圖中側面96對底面％之傾斜角度以角度0表示， 於此為方便計設底面95與基板主面為平行。又角度$之最 大值為175度程度。 如上述由於將側面96之傾斜角度形成超過9〇度，因 等形成有凹部9 C之半導體晶圓以滑動實行搬送時，可 防止凹部9C之角部被搬送裝置之任一凸 搬送錯誤或損傷及肖冑。 ^ 又可防止凹部9C之底面95的角度積存有污染物質或 多餘的堆積物。
又如第4圖所示於第2主面MS2之全面形成電極ML 的狀悲’或如第5圖所示於第2主面MS2之表面内形成半 ‘體領域IP 1的狀態時，對側面容易形成電極ml及半導 體領域IP1。 又如第8圖所示，於側面上形成絕緣膜il時，亦容易 形成絕緣膜IL則不待言。 K.第7實施形態 如於第1 1圖的說明在半導體基板3形成深度不同之複 數的凹部可製成具有複數之厚度的半導體基板，然如第 圖所示’由於設相同深度之複數凹部，形成同種類之複數 21 3)5015 1241634 的元件的構成亦可。 亦即於弟25圖所示之半導體基板8於其第1主面msi 的相反側之第2主面MS2設有複數之由側面97及底面⑽ 形成的凹部9D。由此形成具有對應於凹部9D之位置的厚 度B的凹部領域8B(第2領域），及凹部領域8B以外之厚 度A的台型（mesa)領域（8八）第1領域的構成。 第26圖表示半導體基板8由第2主面側所看平面形狀 之一側。如第26圖所示，凹部9D之平面形狀為條狀，複 數之條狀的凹部9D為並列的設在半導體基板8的主面 内。對於第26圖之複數的凹部9D橫切的剖面 25圖所示剖面構造。 ”目田於弟 第27圖表示半導體基板8之平面形狀的另一例。如第 圖所不凹部9D之平面形狀為矩形狀，而複數之矩形 狀的凹部9D為以矩陣狀設在半導體基板8的主面内。 κ-ι·裝置構成 基 面 以下對於本發明第7實施形態就用第25圖之半導體 板8構成之半導體裝置做說明。半導體基板8之^ 形狀假設形成如第26圖的形狀。 弟圖表不本發明第7實施形態之半導體裝置7〇〇 的剖面構成。第28圖所示剖面構成只表示第Μ圖 ^體基板8中對應於—個凹部奶形成之半導體裝置的構 成。又设半導體基板8為高電阻比之N型基板。 對於第28圖所 主面MSI之表面内 示半導體裝置 的全面形成有 700之半導體基板8第 P型半導體領域902。 315〇15 22 1241634 然後從第1主面MSI的表面以貫通p型半導體領域 902的設深達半導體基板8内之兩個溝部州3，溝 部903之内壁面由問極絕緣膜9〇4被覆。再㈣極絕_ 904圍繞的溝部9〇3内的領域埋設導電體而構成間 905 〇 方、P型半導體領域9G2之表面内以至少―部分為接於 閘極絕緣膜9〇4的狀態而選擇的形成比較為高濃度之⑼ +導體領域9〇6°N型半導體領域906為設在兩個溝部9〇3 之各個兩側，而於溝部間之對向6〇N型半導體領域9〇6之 間則设有比較為高濃度之p型半導體領域9Q7。p型 體領域907為對於p型半導， 、 首然後以接於互為鄰接之N型半導體領域_及p型半 ¥體領域9G7之上部的狀態設第1主電極908。 半導==極908為用於^型半導體領域906及p型 广“域907自外部端子£丁供給電位的電極 1 為應於半導體裝置7。。之動作可以用做 極的狀態，亦可右用 於門朽+ Λ 〇 。包極或源極電極的狀態。又對 、仏笔極905則由外部端子GT供給有控制電展。 二設在半導體基板8之第2主面购之·; 應於底面98的半導體基 912。 之衣面内6又有P型集極領域 於第2主面MS2側之台 半導體領域913。狄後…β 表面内設“型 ，、、' 4凹。卩9D的側面設側壁絕緣膜 315015 23 1241634 914 ’形成將P型集極領域912與n型半導體領域叩於 基板表面之電氣的分離之構成。 然後將第2主電極9l6a及第3主電極9i6b為各接於 P型集—極領域912及以半導體領域913的狀態形成。 第2主電極916a為用於自外部端子CT供給電位於p 型集極領域912的電極，而第3主電極⑽為用於自外部 端子KT供給電位於N型半導體領域913的電極。又第2 主電極916a可用做集極電極’第3主電極9⑽可應於 導體裝置700的動作用傲卜& + j " ^ “ ㈣作用做陰極電極的狀態，亦㈣做汲極 電極的狀態。 載子=邊域*8Α内之靠近第2主面MS2的位置設有 變紐之壽命控制領域915。該領域為由電子 不’或％ 子（proton)、氦 域。 ）寺之離子束照射而形成的領 如上構成之半導體裝置7 之+ m止 口於弟1至3主電極 包反條件使其動作為IGBT、二搞雕u 部端子ET焱杻L ° 、及MOSFET。即外 為接地電位，外部端子c 於外邱纟山； 為正電位時，依供給 邛而子GT的訊號而動作為igb丁。 又外部端子Ετ為接地電位，外部端子κτ瓦s干 而子GT接有切斷訊號時則動作為二極卜 又外部端子ET為接地電位，外: 時，依供給於外邱卜°卩鸲子KT為正電位 又丰道i 的訊號動作為M〇SFET。 又+導體裝置700之外部端子〇丁你l 相同的正+你R± 人外部端子KT為 ^正电位日寸，則將p型集極 xyi2與N型半導體領 315015 24 1241634 域913(陰極領域）之距離為充分的 IGBT。即於陰極流有設定 /、 4為 之车道A ^ 政小電流時，使集極領域近傍 之半V月豆基板的電位在pN技 方 定其間的距離（即電阻值）。 m又 如動作為IGBT時，第]士 +丄 弟1主電極908為射極電極，第 主电極9 1 6a為集極電極，妒 、曾μ 形成在第1主面MSI之Ν型丰 :體：域9〇6為射極領域，Ρ型半導體領域9。2為包含： =Ch_el)領域之㈣（bGdy)領域，ρ型半導 為軀體接觸領域。 U / 又動作為二極體時，筮1 ,^ 才弟1主電極908為陽極電極， 3主電極916b為陰極電極，形 成在弟1主面MS 1之p型 2體領域9〇2為陽極領域，p型半導體領域9〇7為陽極 :觸領域’而設在第2主面MS2側之台型領域8a之表面 内的N型半導體領域913為陰極領域。 一又動料M〇SFET時，第1主電極_成為源極電極， :3主電極916b為汲極電極，N型半導體領域⑽為源極 :域’P型半導體領域902為含有通道領域之軀體領域，p
! +導體領域907為軀體接觸領域，而N型半導體領域pH 成為〉及極領域。 K — 2·製造方法 一以下參照順序表示製造工序之剖視圖即第Μ至”圖 %明半導體裝置700之製造方法。 百先參照第28圖說明半導體基板8及第】主面⑽】 側之構成的製造工序。 3150)5 1241634 由習知之—般的IGB丁或 ，因此有關習知之技術於 第1主面MS 1側之構成為經 MOSFET之同樣的製造工序形成 此省略其說明。 南電阻比之N型半導體基板8依耐㈣㈣其電^ 及p型集極領域912之底部與溝部9〇3之底部的距離匕不 同，例如耐堡等級為卿時，其電阻比為設定於40至 …’距離“設定於100至細㈣程度如其耐堡 等級較低時’則電阻比較低，距離L可設定較短。 如動作為 MOSFET 及 IGBT Hi D Λ1| f ^ ^ , ^ %，P型半導體領域902 成為包S通道領域的軀體領域，因此依據m〇sfet或咖丁 之閾值電壓設定其不純物濃度及深度。 又不純物濃度及擴散深度為由 牌杜、f m 又巧由離子注入條件及熱擴散 卞件決疋。例如不純物濃度通常為設定在肖則贿 極電極或IGBT之射極電極相接 3 、 J 明 Q 為 lx 1017/cm3 至 i X 10 /cm3,擴散深度為設定在 ㈣深度。 在不超過溝部9〇3之程度的數 /丹可 yyJj ▽卜“！的間距 疋於〇.5至3.0#m，深度為設 芝 2 0 // m 0 設在溝部903之内壁表面 λ/ΓΓΛο 閉極圪緣膜904為構成 MOSFET的絕緣膜，並依掳鬥κ ^ 據閘極驅動電壓，飽和電流及 ϊ等設定於最適當厚度。一把兔 ^ 瓜為使用10至200nm厚度： 夕虱化fe，由熱氧化及堆積等方法形成。 埋入溝部903内之閘極電極9〇5 ^ ^ B r Η π- ^ , 為由尚不純物濃度 夕、'、。日日矽朕，或例如由矽化鐫 予之同嘁點金屬材料，或 315015 26 1241634 該等之多層膜構成。一般為在第1主面MS 1上堆積溝部 之見度的一半以上之厚度的導電膜後，用異方性蝕刻 等平i一化形成，然亦可由使用照像製版形成預定圖案的遮 膜後’由堆積導電膜實行蝕刻而形成。 又P型半導體領域902之最適當濃度為依閘極電極 ^5之材料的工作函數值而變化，在極端的狀態下，亦有 /口溝W 9G3側面設N型半導體領域，於接在閘極絕緣膜的 領域形成設有與射極領域同一導電型㈣）之薄層的埋入 通迢（bimed Channei)構造的狀態。 及P型半導體領域907均為由照 注入而形成，表面濃度例如為設 N型半導體領域906 像製版的圖案製作及離子 在 lx 102G/cm3 以上。 P型：二電極908為由對於被覆N型半導體領域9〇6及 4反=而形成之層間絕緣膜(未圖示)用照像 衣版及刻而選擇的開口，’然後例如由
物構成的導電膜而形成。 、’一 化D 在二：：二主電極908上形成未圖示的保護膜，介由設 預定位置的開口孔部與外部電源連接。 /、人蒼弟29至33圖說明第2 Φ ; Λ f迭工岸。以下的…、 面MS2側之構成的 …序以下的，兄明為假設第丨主面 極908之下層的構成為已形成。 】之弟1主电 電極908之下層的 ^ S 1上用抗蝕膜 f先於第1主面Ms 1側形成第！主 構成後，以第29圖所示工序將第}主面 “egist mask)RjV[ 1 被覆。 315015 27 1241634 J後方、第2主面MS2上形成用以形成凹部9D之具有 開二峨蝕膜R Μ 2，用該抗蝕膜R M 2由異方性姓刻對 半導體基板8實行蝕刻以形成凹部9D。 “凹一 9D之深度為依據半導體裝置7⑽之财壓等級， 半‘肢基板8之最終厚度，及成本等設定於最適當的值。 在成本的容許範圍，如前所述將？型#極領域912與溝部 之底。卩的距離L(參照第28圖）以对壓為12〇〇v等級而 3為设於100至2〇〇// m，如耐壓等級比其低則距離匕可 设定較短。 又凹°卩9D之深度的最小值為設定於對IGBT之集極的 P型集極領域912，及MOSFET之汲極領域913(參照第28 圖）苑加同一電位，並對閘極電極9 〇 5施加使通道為導通之 條件的電壓時，犯3丁能動作的深度。 由以上的說明，凹部9D之深度為依據半導體基板8 〇 5L項域8 A之電阻比，p型集極領域9 1 2之不純物濃 ^ P型集極領域9 1 2與N型半導體領域9 1 3的面積比， 員疋包流密度’以及由MOSFET動作變化為IGBT動作時 兒壓與電流關係的容許範圍，即躍回（snap back)的容許 範圍等而設定。 ° 又凹部9D之寬度及間距可任意設定，寬度的代表值 •至1 00 // m，然如上述設定於不使P型集極領域9 i 2 "N型半導體領域9 1 3的面積比發生不平衡的設定。 凹部9D之形成時間不限定於上述，一般如考慮因重 土屬構成之電極材料引起的金屬污染等，則以第1主電極 28 315015 1241634 908的形成前為宜。 其次於除去抗蝕膜RM2後，於第3〇圖所示的工序於 第2主面的全面形成絕緣膜IL1。絕緣膜ILi為由選擇氧 化及堆積等形成。 手 然後於第3 1圖所示工序只對凹部9D之側面97為留 有側壁絕緣膜914的狀態實施異方性蝕刻。 又側壁絕緣膜914在P型集極領域912及N型半導體 領域9 1 3之形成前或後形成均可，然於形成N型半導體領 域913及P型集極領域912時，於凹部9D之側面π對應 的領域有可能受到Ν型半導體領域913及ρ型集極領域 912注入不純物時，相當其數％至數十％之量的不純物之注 入，因此最好在Ν型半導體領域913及ρ型領域912的形 成前形成側壁絕緣膜9 1 4。 其次於第2主面MS2側之台型領域8Α的表面内由離 子注入形成Ν型半導體領域913後，於第32圖所示的工 序於第2主面MS2上設對應於凹部9D位置為開口部之抗 蝕膜RM3。然後於對應凹部9D之底面％之半導體基板$ 表面内由離子注入形成P型集極領域912。形成p型集極 領域912時之離子注入最好使用將基板傾斜旋轉之由斜方 向注入之斜方旋轉離子注入。 又P型集極領域912及N型半導體領域913之不純物 濃度均設S ix 至1χ 1q2V⑽3的範圍。其形成順序基 本上無論任一為先均可，然如後所述最好先形成P型集極 領域9 ] 2。 315015 29 l24l634 其次於除去抗蝕膜RM3後，於第33圖所示工序將凹 :阳内用所抗姓膜R Μ 4被覆，然後由第2主面m s 2側照射 電，質子（pr〇ton)或He離子等而於台型領域8A内之 近於第f主面MS2的位置形成結晶缺陷領域，形成縮短了 載子之壽命的壽命控制領域9 1 5。 又壽命控制領域915的形成時間並不限定如上所述， 由於壽命控制領域915之因回火的活性化程度比p型集極 項，9 1 2及N型半導體領域9 j 3之活性化程度小即可，因 此取好在P型集極領域912及N型半導體領域9"的回火 後形成。 壽命控制領域915於半導體裝置7〇〇動作為二極體 H可抑制載子放大率而提高恢復（recovery)特性。 其後除去抗姓膜RM1及趣，於第！主面則上形 成第1主電極，於第2主面上形成第2主電極916&及第3 主電極916b即完成半導體裝置7〇〇。
由於第2主電極916a及第3主電極91讣為以含金或 銀之多層金屬膜構成，為防止金屬污染 程之最後工序形成。 U I 、第28圖所示半導體裳置7〇〇為直接相接於p型集極 ，域W2的狀態，於凹部9〇的底面％設第2主電極心， 第2主電極9 1 6a為連接外部端子cT的構成，但實際上 在凹部9D之底面' ，一、 面98玟弟2主電極916a，而例如第34圖 尸斤不導體I 92G埋入凹部9D，然後於導體層92〇的表 面上形成弟2主電極916a。如此可使與外部端子a連接 3]5〇】5 30 1241634 容易，並且由於用導體層92〇埋入凹部9D而可增加半導 體基板8的機械強度，使得半導體裝置的製造工序中對半 導體基板8的處理容易。 導體層920可使用鎢（W)及鈦（Ti)等之高融點金屬層構 成’而在第32圖說明之p型集極領域912的形成後埋入 凹。p 9D。凹部9D之埋入最好在製造工序的較早階段實 行’由於在凹部⑴里入後形成N型半導體領域⑴及壽 p控制項域9 1 5 ’即對於增加機械強度的半導體基板8實 行離子注入，因此對於半導體基板8等之搬送等處理容、 易。 #又於第28圖之半導體裝置7〇〇，第2主電極心及 弟3主包極916b為表示互相獨立之電極的構成，然如第 35圖所不之半導體裳置7⑼a，以導體層咖埋入凹部 的構造，跨過N型半導體領域913表面及導體層92〇表面 、:方的狀態設共通主電極916的構成亦可。共通電極916 連接於外部端子c 丁。 以上述的構成而對於N型半導體領域913及 領域施加相同之正電位 本才 χτ , 出々、r型集極領域912盥 N型半導體領域913(陰極領域 ^ 貝Μ马離開某距離的設定，因此 +導體裝置700Α可動作為IGB丁。 又半導體裝置7⑽A動作為咖了時，第I主電極_ ί為射極電極，共通主電極㈣為集極電極，形成在第】 主面M S】之Ν型半導卿Α Λ% 4W a八右 射極領域，u半導體 读域902為含有通道領娀 4 貞A之軀肢領域，P型半導體領域9〇7 315015 3] Ϊ241634 成為躺體接觸領域。 又對於外部端；i 施加負雷位，^ & 口妾地電位，共通主電極9 i 6 體。、，㈣子町施加切斷訊號時則動作為二極 為陰極電極，形成在……極’共通主電極916 1之Ρ型半導體領域902 為陽極領域，Ρ型本塞邮々5 ^ 咏 尘+ ¥體領域907為陽極接觸領域，設在 弟2主面]\4 S 2側之/λ刑用μ q Λ 口 i項或8Α之表面内的Ν型半導 域9 1 3為陰極領域。 、 對於半導體裳置700Α，由於在第2主面MS2上只需 设共通主電極916,因此比較在第2主面购側需設複數 之主電極圖案的狀態可簡化製造工序。 L·第1變形例 以上說明之第7實施形態之半導體裝置7〇〇及7〇〇a 為表示在第2主面MS2側之台型領域8A的表面内設置N 型半導體913的構成，然如第36圖所示半導體裝置7⑻B， 形成以P型半導體領域9 1 2a以代替N型半導體領域9 i 3 的構成亦可。 採用上述構成時，由於不必對P型集極領域9丨2及ρ 型半導體領域9 1 2a做電氣的分離，因此不必在凹部9D之 側面設側壁絕緣膜。 然後對半導體裝置700B之凹部9D形成以導體層920 埋入的構造’並以跨過P型半導體領域912a之表面及導體 層92 0之表面上雙方的狀態設共通主電極9]6。共通主電 315015 32 1241634 極9 1 6為連接於外部端子c τ。 對於上述構成而對Ρ型集極領域9 1 2及Ρ型半導體領 或912a她加相同之正電位時，半導體裝置7⑻β可動作 IBGT。 .、 即半導體裝置700B動作為IGB丁時，第i主電極 成為射極電極’共通主電極9 1 6為集極電;^，形成在第！ 、 之N型半導體領域906為射極領域，ρ型半導體 、或902為έ有通道領域之躺體領域，而ρ型半導體領域 9 〇 7為躺體接觸領域。 、 又於半導體裝置700Β為如先前的說明，於凹部9D之 側面無側壁絕緣膜’凹部為以導體層920埋入，因此 導體層920為接於規劃凹部9D之側面的N型半導體基板 口此動作為1GBT時，電子經由導體層920容易流至外 部端子CT而適於高速動作。 M·變形例2 一#於上述第7實施形態之半導體裝置700及700A為表 丁第2主面MS2側之台型領域8A的表面内設有n型 體領域913的構成’然如第37圖之半導體裝置7〇〇c所示， 由設置P型半導體領域912a以代替N型半導體領域川， 再於規劃凹部9D之側面的N型半導體基板8的表面内言九 P型半導體領域912b，形成P型集極領域912與 ； :領域仙為由。型半導體領域⑽電氣連接的構= 便W牛導體裝置 315015 1241634 :里入的構造’又跨過P型半導體領域9i2a表 92〇表面雙方的狀態設共通主電極916。虹曰 為連接於外部端子CT。 ’、 电極916 及構成而施加相同正電位於p型集極領域 生+ V肢領域912a時，半導體裝置 IGBT。 巧⑯衣置7GGC可動作為 即半導體裝置700C動作為IGBT時，第 為射極带托 u又 主黾極9 0 8 -極，共通主電極916為集極電極，形 面MSI之n型半導I# $衫Q 弟1主 Λ 牛v體7員域906為射極領域，Ρ型半導_ 1 域902為含有通道 牛V肢領 為艇體接觸領域。 貝域，。型半導體領物 =於半導體裝置歡為如前述，於規劃凹部 型半導體基板8的表面内設有p型半導體領域 ’^奶有導體層92〇埋入，因此動作為πΒτ_， =e)可谷易的由外部端子CT經P型半導體領域912b 入+ ¥體裝置70〇c内而適於高速動作。 又由於形成有P型集極領域912’ P型半導體領域 心:及p型半導體領域912b’增加其p型不純物領域的 壓。' S此增加動作為IGBT時的電流而能減低導通電
由方、P型半導體領域9 1 2b可利用於形成凹部9D 展面9 8谢· _ 〜 日士 于應之半導體基板8表面内之P型集極領域9]2 :。二:旋轉離子注入，因此其形成不致使製造工序複 此日寸可使基板比P型集極領域912之形成時更傾斜即 315015 34 1241634 可形成P型半導體領域912b。 Ν·應用例 第7只施形態說明之半導體裝置7〇〇為 面MSI側形屮 Α 八乐i王 形成一般之溝部型元件的構成，然於第丨主面 MS:。用由溝部型元件變形的構成亦可，又採用平面型 Ϊ造亦^ °。又非為電晶體構造，而採用石夕控整流體（thryst〇r) ㈣上=體襄置7°°之半導體基板8以N型為前提做 月仁為p型亦可則自不待言。 領域m導體袭置700之凹部9D的底面設有p型集極 、\ …、而由於凹部9D之底面的結晶性的粗細度，而 對凹部9D之庇而丁憎 ^ ^ 氐面不*入”不純物亦實質的具有P型領 域的功能_，則省略P型集極領域亦可。 關^面的粗細度’其粗細度愈粗愈接近具有p型的 =載=P型不純物時，其凹部底面愈粗，則在銳角 _ 容易引起正孔的注人，由而 旎降低導通電壓。 灯：述ί形成Ρ型集極領域之領域表面變粗以減低導通 電壓的效果亦可適用於半導 千令版基板8之第2主面MS2不設 凹部，P型集極領域之深度在
你·υ " m以下之所謂NPT (non-punch 讣1^011§匕）型 IGBT。 又上述半導體裝置700為表示第2 勺衣不弟2主電極9]6a及第3 主電極916b為各連接於外部端子CT及外部端子κτ的構 成，然將第2主電極9]6a與第3主電極9i6b為介由側壁 315015 35 1241634 絕緣膜914上連接的構成亦可。 又上述半導體装置700為抑 而 < 女式人 卩制用做二極體之恢復動作 格將其賓略的狀態。’、、、才有依“體裝置简規 ，二，由於p型集極領域912之不純物濃度，亦有希 和―「控制領域915設在比P型集極領域912更近於第 ^面MS1側之位置的狀態，亦有對半導體基板8之大約 全部領域設壽命控制領域的狀態。 以上就本發明做詳細說明，然以上的形態只為舉例說 明而本發明並不受其限定。 疋禾舉例表不之其他無數的變形 例應屬本發明的範圍。 [圖式簡單說明] 第1圖表示本發明之半導體裝置使用之半導體基板構 成的剖視圖。 第2圖表示本發明之半導體裝置使用之半導體基板構 成的俯視圖。 第3圖表示本發明之半導體裝置使用之半導體基板之 晶圓狀態之構成的俯視圖。 第4圖表示本發明之半導體裝置第1實施形態之構成剖 視圖。 第5圖表示本發明之半導體裝置第2實施形態之構成剖 視圖。 第6圖表示本發明之半導體裝置第3實施形態之構成剖 視圖。 315015 36 1241634 第7圖表示本發明之半導體裝置第4實施形態之構成剖 視圖。 第8圖表示本發明之半導體裝置第5實施形態之構成剖 視圖。 第9圖表示本發明之半導體裝置第6實施形態之構成剖 視圖。 第10圖表示本發明之半導體裝置使用之半導體基板之 另一構成例剖視圖。 第11圖表示本發明之半導體裝置使用之半導體基板之 另一構成例剖視圖。 第12圖表示本發明之半導體裝置使用之半導體基板之 另一構成例剖視圖。 第13圖表示本發明之半導體裝置使用之半導體基板構 成的俯視圖。 第14圖表示本發明之半導體裝置使用之半導體基板之 晶圓狀態之構成的俯視圖。 第15圖表示切割線（dicing line)之配設位置俯視圖。 第1 6圖表不切割線之配設位置剖視圖。 第1 7圖表不設定有切割線之狀態的半導體晶圓構成之 俯視圖。 第〗8圖表不設定有切割線之狀態的半導體晶圓構成之 俯視圖。 第1 9 @表示笔场接觸環⑺yd cont a ct ring)之配設位置 的俯視圖。 37 315015 1241634 第20圖表示圖場接觸環之配置位置的剖視圖。 第2 1圖表示具有複數之凹部之半導體基板之構成 視圖。 、 第22圖表示具有複數之凹部《半導體基板之於晶圓狀 態的構成俯視圖。 第23圖表示具有複數之凹部之半導體基板之構成的俯 視圖。 第24圖表示本發明之半導體裝置使用之半導體基板之 變形例的構成例剖視圖。 第25圖表示本發明之半導體裝置使用之半導體基板之 構成的剖視圖。 第26圖表示本發明之半導體裝置使用之半導體基板之 構成的俯視圖。 第27圖表示本發明之半導體裝置使用之半導體基板構 成之俯視圖。 第28圖表示本發明之半導體裝置第7實施形態之構成 剖視圖。 第29圖表示本發明之半導體裝置第7實施形態之製造 工序說明用剖視圖。 第3 0圖表示本發明之半導體裝置第7實施形態之製造 工序說明用剖視圖。 第3 1圖表示本發明之半導體裝置第7實施形態之製造 工序說明用剖視圖。 第32圖表示本發明之半導體裝置第7實施形態之製造 38 3150】5 1241634 工序說明用剖視圖。 第33圖表示本發明之主道蝴 义5之+ —體裝置第7實施形態之製造 工序說明用剖視圖。 第34圖表示本發明之半導體襄置第7實施形態之更具 體構成的剖視圖。 第35圖表示本發明之主道 、 a <牛^體裝置第7實施形態的構 成，其更限定的使用形態之剖視圖。 第36圖表示本發明之半導體裝置第7實施形態之第工變 形例之構成的剖視圖。 第37圖表示本發明之半導體裝置第7實施形態之第2變 形例之構成的剖視圖。 1’2,3,4,5,6,7,8 半導體基板 1A，2A，3A，4A，5A，7A 周邊領域
1B，5B，7B 2B 2C 3B,4B 3C 4C 8A 8B 中央領域 第1中央領域 第2中央領域 最薄領域 中間厚度領域 單一厚度領域 台型領域 凹部領域 凹部 9,9A59B59C，9D，19,90，191，192，193 9]，9M7 側面 Π5015 39 1241634 92,93,94,95,98 底面 100,200,300,400,500,600,700,700A，700B，700C 半導體裝置 902,907 P型半導體領域 903 溝部904 閘極絕緣膜 905 閘極電極 906, 913 N型半導體領域 908 第1主電極 912,912a，912b P型集極領域 914 側壁絕緣膜 915 壽命控制領域 916 共通主電極 916a 第2主電極 916b 苐3主電極 920 導體層 A，B，C 厚度 CT，ET，GT，KT 外部端子 DL1，DL2 切割線 FCR 電場接觸壤 ILJL1 絕緣膜 IP1〜IP5 半導體領域 ML，ML1，ML2 電極 MSI 第1主面 MS2 第2主面 RM 1，RM2，RM3，RM4 抗钱膜 WF1，WF2，WF3 半導體晶圓 4〇 315015

Claims (1)

1241634 拾、申請專利範圍·· 1 · 一稀车道軸ϋ士斑， 種半導體裝置’為具有設在半導體基板之第1主面的 弟1主電極及設在前述半導體基板之第2主面的第2主 電極而於前述半導體基板之厚度方向有主電流流通之 半導體裝置，其中 月〕述半導體基板具有設在前述第2主面之至少一 由而至少具備具有第1厚度之第！領域，及具 :边第1厚度為薄之第2厚度的第2領域，又 領域别述第2領域為對應於前述至少—個凹部的形成 ^^ 2 t電極為設在前述至少-個凹部内，以及 壓的：：。2厚度為設定在維持前述半導體裝置之耐 2 ·如申請專利範圍 電極係由金前=項之半導體裝置’其中前述第2主 的材料構成。W半導體基板做歐姆接觸或蕭特基接觸 3 ·如申請專利範 、 對；& ^、，+ 苐1項之半導體裝置，其中更具備設在 對應於W述至Φ — 表面内，且昱—個凹部之底面之前述半導體基板的 純物^ 有比前述半導體基板之不純物濃度高之不 砘物展度的半導體領域。 4·如申請專 ^ 領域ϋΓΙ3項之半導體裝置’其中前述半導體 電型。 與則述半導體基板之導電型為相反的導 5·如申請專利範 、… 弟3項之半導體裝置，其中前述半導體 315015 41 1241634 領域之導電型與前述半導體基板之導恭 電型。 1 為相同的導 6.如申請專利範圍帛1項之半導體裝置 設在前述半導體裝置之大致中央部。 7·如申請專利範圍第1項之半導體裝置 對應於珂述至少一個凹部之側面之前 表面的絕緣膜。 ’其中前述凹部為 ’其中更具備設在 述半導體基板之 8. 如申請專利範圍第丨項之半導體裝置，其中 前述半導體基板之前述第i主面之表面：， 述半導體裝置之周邊部之電場的電場接觸環 月il述第2領域為設在前述電場接觸環勺 域。 又匕 更具備設在 用以緩和前 ，以及 圍的領 9·如申請專利範圍第8項之 觸環為設在對應於前述第 前述第1主面的表面内。 半導體 1領域 I置，其中前述電場接 之前述半導體基板之 10·如申請專利範圍第1項之半導體裝 個凹部之側面係相對於前述第2主 度傾斜。 置’其中前述至少一 面以超過90。的角 U ·如曱請專 '、且 六甲Μ述半专 基板為第1導電型，並更具備： 對前述半導體基板之前述第1主面的主^人 土 ®的表面全面 設之第2導電蜇的第1半導體領域； 由前述第1主面的表面貫通前述第1半導體領 設之溝部； 315015 42 1241634 被覆前述溝部之内壁面之閘極絕緣膜； 埋設在前述閘極絕緣膜圍繞之前述溝部内 問極 電極； 選擇性地設在前述第1半導體領域之表面内且— 部分為接於前述閘極絕緣膜之第1導電型的第2 曾 千V體 領域； 設在對應於前述至少一個凹部之底面的前述半導 體基板之表面内之第2導電型的第3半導體領域； 設在前述第2主面側之前述第丨領域的表面内之第 1導電型的第4半導體領域；以及 以接於前述第4半導體領域的狀態而設之第3 極，且 ％ 態而 域。 1 2 ·如申 一個 迷導 上。 1 3 .如申 主電 前述 方。 丽述第1主電極為以接於前述第2半導體領域的 設，及 刖述第2主電極為電氣地連接於前述第3半導體領 利乾圍第11項之半導體裝置，其中前述至少 ="卩為以導體層埋入，前述第3半導體領域接於前 ^ ^述第2主電極為設在前述導體層的表面 請專利範圍第12項之半導體裝置，其中前述第2 極及則4第3主電極為構成共通主電極而跨設在 第4半導體領域的表面及前述導體層的表面雙 315015 43 1241634 14·如申請專利範圍第11項之半導體裝置，其中於前述第1 領域更具備設在比前述第3半導體領域更接近前述第2 主面之位置之載體的壽命變短之壽命控制領域。 15·如申凊專利範圍第1丨項之半導體裝置，其中於前述第工 領域更具備設在比前述第3半導體領域更接近前述第丄 主面之位置之載體的壽命變短之壽命控制領域。 16·如申請專利範圍帛11項之半導體裝置，其中更具備設 在對應於前4凹部之側面之前述半導體基板的表面之 絕緣膜。 1 7 ·如申凊專利範圍第11項 、〜,Y叹4、真 穴τ刖地凹咅丨 之深度為設定於使前述第3半導體領域之 溝部之底部的距離為100至20”m。 4述 18·如申請專利範圍第丨丨項之半導體裝置 之寬度為設定在02至1nn ^ 、中别述凹旬 又牡至100 # m的範圍。 19.如申請專利範圍第μ之半導體裝置 度為設定在500 $以η 、則边弟1 / 隹5〇〇至65〇// m的範圍，前述 定在60//m程度。 子度為§ 種半導體裝置，為具有設在半導體基板之 第1主電極以及設在前述半導體基板之 1主面0 主電極而於前述半導體基板之厚度方主面的第 之半導體裝置，其中 另主電流流通 前述半導體基板具有設在前述第2 個凹部，由而至少具備具有第i厚 之至少- 有比前述第1厚度為薄之第2厚度锋域，幻 7員域，又 315015 44 1241634 前述第2厚度為設定於維持前述半導體裝置之耐 壓的厚度， 前述第2領域為對應於前述至少一個凹部的形成 領域， 前述至少一個凹部内為以導體層埋入，以及 前述第2主電極為設在前述導體層的表面上。
45 315015
TW092124557A 2003-01-20 2003-09-05 Semiconductor device TWI241634B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2003/000443 WO2004066391A1 (ja) 2003-01-20 2003-01-20 半導体装置
PCT/JP2003/008869 WO2004066394A1 (ja) 2003-01-20 2003-07-11 半導体装置

Publications (2)

Publication Number Publication Date
TW200425275A TW200425275A (en) 2004-11-16
TWI241634B true TWI241634B (en) 2005-10-11

Family

ID=32750570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124557A TWI241634B (en) 2003-01-20 2003-09-05 Semiconductor device

Country Status (8)

Country Link
US (3) US20050156283A1 (zh)
EP (1) EP1601020B1 (zh)
JP (1) JPWO2004066394A1 (zh)
KR (1) KR100697770B1 (zh)
CN (1) CN100414713C (zh)
DE (1) DE60332500D1 (zh)
TW (1) TWI241634B (zh)
WO (2) WO2004066391A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473270B (zh) * 2009-05-15 2015-02-11 尼克森微電子股份有限公司 半導體元件及其製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP4907955B2 (ja) * 2005-11-10 2012-04-04 パナソニック株式会社 ショットキーバリアダイオード及びその製造方法
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007288094A (ja) * 2006-04-20 2007-11-01 Fuji Electric Device Technology Co Ltd Ｉｇｂｔとそれを駆動するゲート駆動回路
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
JP2008311301A (ja) * 2007-06-12 2008-12-25 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US8710568B2 (en) * 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same
JP4600563B2 (ja) * 2007-10-24 2010-12-15 株式会社デンソー 半導体装置及びその製造方法
EP2073271A1 (en) * 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
US8779462B2 (en) 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP5366521B2 (ja) * 2008-12-05 2013-12-11 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR101058593B1 (ko) * 2009-09-08 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5526811B2 (ja) * 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
JP5721339B2 (ja) * 2010-04-01 2015-05-20 三菱電機株式会社 半導体装置
GB2479372B (en) * 2010-04-07 2013-07-24 Ge Aviat Systems Ltd Power switches for aircraft
EP2560206A4 (en) * 2010-04-15 2016-04-13 Yoshitaka Sugawara SEMICONDUCTOR COMPONENT
CN102064199A (zh) * 2010-11-23 2011-05-18 哈尔滨工程大学 自对准内嵌肖特基结的功率半导体场效应晶体管
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5904276B2 (ja) * 2012-05-18 2016-04-13 富士電機株式会社 半導体装置
US9281359B2 (en) * 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN104576716B (zh) * 2013-10-24 2017-12-05 上海华虹宏力半导体制造有限公司 集成超势垒整流器的igbt器件及制造方法
US9818837B2 (en) * 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
WO2016112047A1 (en) * 2015-01-05 2016-07-14 Maxpower Semiconductor, Inc. Reverse-conducting gated-base bipolar-conduction devices and methods with reduced risk of warping
US9780206B2 (en) 2015-02-27 2017-10-03 Purdue Research Foundation Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
WO2016207940A1 (ja) * 2015-06-22 2016-12-29 オリンパス株式会社 内視鏡用撮像装置
CN105161530B (zh) * 2015-08-21 2018-05-18 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件
JP2019016738A (ja) * 2017-07-10 2019-01-31 トヨタ自動車株式会社 半導体装置
US11233141B2 (en) 2018-01-16 2022-01-25 Ipower Semiconductor Self-aligned and robust IGBT devices
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
US10546948B1 (en) 2018-09-11 2020-01-28 Semiconductor Components Industries, Llc Electronic device including an insulated gate bipolar transistor having a field-stop region and a process of forming the same
US11764209B2 (en) * 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN112951905B (zh) * 2021-01-25 2024-03-29 南瑞联研半导体有限责任公司 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370209A (en) * 1964-08-31 1968-02-20 Gen Electric Power bulk breakdown semiconductor devices
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH04192474A (ja) 1990-11-26 1992-07-10 Sharp Corp 太陽電池の製造方法
JP2689047B2 (ja) * 1991-07-24 1997-12-10 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
JPH05190831A (ja) * 1992-01-16 1993-07-30 Nissan Motor Co Ltd ガードリング
JP3124611B2 (ja) * 1992-01-16 2001-01-15 日本碍子株式会社 Ｍｏｓアノードショート補助ゲート構造を有する半導体素子
JP2950025B2 (ja) * 1992-07-02 1999-09-20 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JPH06350109A (ja) * 1993-06-10 1994-12-22 Nec Corp Ｐｉｎ構造半導体装置
JPH08213292A (ja) 1995-02-02 1996-08-20 Hitachi Ltd 半導体基板及びその製造方法
JP2989113B2 (ja) * 1995-02-20 1999-12-13 ローム株式会社 半導体装置およびその製法
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JPH1131208A (ja) 1997-05-15 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体チップおよびその製造方法
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
JP2000040833A (ja) * 1998-07-23 2000-02-08 Mitsubishi Materials Corp 半導体装置の製造方法
JP2000260670A (ja) 1999-03-05 2000-09-22 Mitsubishi Materials Corp シリコンウェーハ及びその製造方法
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP2002016266A (ja) * 2000-06-28 2002-01-18 Sankosha Corp 半導体素子とその製造方法
JP2002076326A (ja) * 2000-09-04 2002-03-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP5392959B2 (ja) * 2000-09-21 2014-01-22 ケンブリッジ セミコンダクター リミテッド 半導体デバイスおよび半導体デバイスを形成する方法
JP2002170963A (ja) * 2000-12-01 2002-06-14 Sanken Electric Co Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473270B (zh) * 2009-05-15 2015-02-11 尼克森微電子股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
US20050156283A1 (en) 2005-07-21
DE60332500D1 (de) 2010-06-17
TW200425275A (en) 2004-11-16
CN100414713C (zh) 2008-08-27
CN1643698A (zh) 2005-07-20
EP1601020A1 (en) 2005-11-30
US20100038707A1 (en) 2010-02-18
KR20040095284A (ko) 2004-11-12
US7635892B2 (en) 2009-12-22
US20070075332A1 (en) 2007-04-05
EP1601020B1 (en) 2010-05-05
WO2004066391A1 (ja) 2004-08-05
KR100697770B1 (ko) 2007-03-20
EP1601020A4 (en) 2008-01-02
JPWO2004066394A1 (ja) 2006-05-18
WO2004066394A1 (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
TWI241634B (en) Semiconductor device
US11552165B2 (en) Semiconductor device and manufacturing method of 1HE same
JP4198251B2 (ja) 電力用半導体装置およびその製造方法
JP7286715B2 (ja) 半導体装置、半導体パッケージおよび電源装置
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP4912353B2 (ja) 電力用半導体装置およびその製造方法
CN215527729U (zh) 功率器件
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2017126724A (ja) 半導体装置および半導体装置の製造方法
JPWO2018034250A1 (ja) 半導体装置および半導体装置の製造方法
JP4937213B2 (ja) 電力用半導体装置
JP2020088155A (ja) 半導体装置
JP2014150226A (ja) 半導体装置および半導体装置の製造方法
JP2001060685A (ja) 高耐圧トランジスタ
JP7302285B2 (ja) 半導体装置
US10903354B2 (en) Semiconductor device
US20220254775A1 (en) Semiconductor device
JP3935343B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2934606B2 (ja) 半導体装置
JP4097416B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP3282550B2 (ja) 半導体装置およびその製造方法
JP2561963B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP6937011B2 (ja) 半導体素子及びその製造方法
JPS5816569A (ja) 縦形ｍｏｓｆｅｔ