CN105161530B - 具有自适应性的场截止电流控制型功率器件 - Google Patents

具有自适应性的场截止电流控制型功率器件 Download PDF

Info

Publication number
CN105161530B
CN105161530B CN201510516391.7A CN201510516391A CN105161530B CN 105161530 B CN105161530 B CN 105161530B CN 201510516391 A CN201510516391 A CN 201510516391A CN 105161530 B CN105161530 B CN 105161530B
Authority
CN
China
Prior art keywords
substrate
groove
type
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516391.7A
Other languages
English (en)
Other versions
CN105161530A (zh
Inventor
胡强
蒋兴莉
孔梓玮
王思亮
张世勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongfang Electric Corp
Original Assignee
Dongfang Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongfang Electric Corp filed Critical Dongfang Electric Corp
Priority to CN201510516391.7A priority Critical patent/CN105161530B/zh
Publication of CN105161530A publication Critical patent/CN105161530A/zh
Application granted granted Critical
Publication of CN105161530B publication Critical patent/CN105161530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Abstract

本发明涉及半导体器件领域,具体为具有自适应性的场截止电流控制型功率器件,包括金属导电层,金属导电层的一侧设置有衬底或衬底外延层,衬底或衬底外延层上设置有多个沟槽,衬底或衬底外延层的一侧设置有电流控制型功率器件的正面结构,沟槽一侧的金属导电层上设置有电位V端;金属导电层与衬底或衬底外延层之间还有背面重掺杂区,各沟槽内设置有沟槽导电填充物,在沟槽侧壁和沟槽底部设置有绝缘层,各沟槽之间形成感应电荷浓度增强区。本发明在传统电流控制型器件中引入了场截止技术,解决了在更薄的芯片上实现更高耐压的问题。通过器件结构设计来实现场截止,摆脱了现有技术所固有的扩散深度有限、高温过程影响器件其他结构及工艺受限等缺点。

Description

具有自适应性的场截止电流控制型功率器件
技术领域
本发明涉及半导体器件领域,具体为具有自适应性的场截止电流控制型功率器件。
背景技术
门极可关断晶闸管(Gate Turn-Off Thyristor, GTO)亦称为门控可控硅,是电流控制型功率器件的一种,其保持了传统可控硅耐压高、电流大的优点,且具有自关断能力,使用方便,是理想的高压、大电流开关器件,可以组成大功率的逆变器、断路器、相位控制器及各种开关型电路。
双极结型晶体管(Bipolar Junction Transistor, BJT)与GTO一样,也是一种电流控制型功率器件,具有体积小、重量轻、耗电少、寿命长、可靠性高的优点,广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域,起放大、振荡、开关等作用。
开关损耗和通态压降是功率器件的两个重要指标,芯片厚度是实现开关损耗小、通态压降低的重要参数。减小芯片厚度,可降低开关损耗及通态压降,但同时器件所能承受的电压也随之降低,这不符合大功率器件的应用要求。
现有专利如专利申请号为CN201320048821.3,申请日为2013-01-30,名称为“一种具有场截止结构的IGBT”的实用新型专利,其技术方案如下:本实用新型涉及一种具有场截止结构的IGBT,包括背面金属层、P+集电极区、N-漂移区、P阱区、第一N+发射极区、第二N+发射极区、栅氧层、绝缘层、电极;第一N+发射极区、第二N+发射极区设置在P阱区内且相互隔开;电极的左侧设有栅氧层和绝缘层结构,电极的右侧也设有栅氧层和绝缘层结构,绝缘层将栅氧层与电极隔开;左侧的栅氧层与N-漂移区、P阱区、第一N+发射极区的部分相连;右侧的栅氧层与N-漂移区、P阱区、第二N+发射极区的部分相连;栅氧层与绝缘层之间设有多晶硅层;P+集电极区设有沟槽,沟槽内填设有二氧化硅;所述P+集电极区与N-漂移区之间设有N+缓冲区。上述对比文件虽然在器件背面引入了沟槽,但其沟槽是设置在P+集电区中的,该沟槽并没有场截止功能,只是形成了一种新的集电极区结构,文中所述的设置在P+集电极区与N-漂移区之间的N+缓冲区才是场截止层,该场截止层仍是采用传统的掺杂方法实现的。
发明内容
针对上述问题,为了在更薄的芯片上实现更高的耐压,本发明引入了采用沟槽场效应实现的自适应场截止技术,提出了一种具体为具有自适应性的场截止电流控制型功率器件。
本发明的具体方案如下:
具有自适应性的场截止电流控制型功率器件,其特征在于:包括金属导电层,所述金属导电层的一侧设置有衬底或衬底外延层,这里的衬底或衬底外延层是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时则为衬底外延层。所述衬底或衬底外延层上设置有多个沟槽,所述衬底或衬底外延层的一侧设置有电流控制型功率器件的正面结构,沟槽一侧的金属导电层上设置有电位V端;所述金属导电层与衬底或衬底外延层之间还有背面重掺杂区,各沟槽内设置有沟槽导电填充物,在沟槽侧壁和沟槽底部设置有绝缘层,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区。各感应电荷浓度增强区的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
所述电流控制型功率器件的正面结构包括GTO、BJT、PN型二级管或肖特基二极管。
所述电位V端为背面电极。
所述衬底或衬底外延层包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层的导电类型为P型或者N型。
所述金属导电层包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。
所述沟槽导电填充物包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。
所述绝缘层包括氧化硅、氮化硅、氧化钽或氧化锆。
所述衬底或衬底外延层为N型的GTO,背面重掺杂区为P型掺杂;所述衬底或衬底外延层为P型的GTO,背面重掺杂区为N型掺杂;所述衬底或衬底外延层为N型的BJT,背面重掺杂区为N型掺杂;所述衬底或衬底外延层为P型的BJT,背面重掺杂区为P型掺杂。
各感应电荷浓度增强区的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区的宽度。
所述沟槽的截面为梯形或矩形,沟槽底部为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本发明的优点在于:
1、本发明在传统电流控制型器件中引入了场截止技术,解决了在更薄的芯片上实现更高耐压的问题。本发明引入的场截止技术是一种全新的机制,不同于常规场截止技术,其通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
2、若以对比文件中的IGBT器件结构为例,本专利中所述的在器件背面引入沟槽,所述沟槽是从P+集电区深入到N-漂移区内的,沟槽之间形成的感应电荷浓度增强区替代了对比文件中的N+缓冲区,成为场截止层发挥场截止作用,因此不需要像对比文件那样采用掺杂方法去形成场截止层(即所谓的N+缓冲区),彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。
附图说明
图1为实施例6的结构图,具有自适应场截止层的PNPN型GTO。图1中C端称为阴极,G端称为门极。
图2为实施例7的结构图,具有自适应场截止层的NPN型BJT。图2中E端称为发射极,B端称为基极。
图3为场截止层中沟槽截面形貌示意图。
图4为场截止层中沟槽之间的载流子浓度分布示意图。
图5为不带场截止层的常规GTO结构图。
图6为本发明所述场截止技术的场截止效果示意图。
图7为实施例8的结构图,具有自适应场截止层的PN结。
图8为实施例9的结构图,具有自适应场截止层的NPNP型GTO。
附图中:100是衬底或衬底外延层,101是金属导电层,102是沟槽导电填充物,103是绝缘层,104是感应电荷浓度增强区,105是电流控制型功率器件的正面结构,106是背面重掺杂区,1031是沟槽底部。
具体实施方式
实施例1
具有自适应性的场截止电流控制型功率器件包括金属导电层101,所述金属导电层101的一侧设置有衬底或衬底外延层100,这里的衬底或衬底外延层100是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时标号100实际则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时标号100实际则为衬底外延层。所述衬底或衬底外延层100上设置有多个沟槽,所述衬底或衬底外延层100的一侧设置有电流控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底或衬底外延层100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。相互连接的感应电荷浓度增强区104是指各感应电荷浓度增强区104的一端相互连通。
本发明在传统电流控制型器件中引入了场截止技术,解决了在更薄的芯片上实现更高耐压的问题。本发明引入的场截止技术是一种全新的机制,不同于常规场截止技术,其通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例2
具有自适应性的场截止电流控制型功率器件包括金属导电层101,所述金属导电层101的一侧设置有衬底或衬底外延层100,这里的衬底或衬底外延层100是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时标号100实际则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时标号100实际则为衬底外延层。所述衬底或衬底外延层100上设置有多个沟槽,所述衬底或衬底外延层100的一侧设置有电流控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底或衬底外延层100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电流控制型功率器件的正面结构105包括GTO、BJT 、PN型二级管或肖特基二极管。
电位V端为背面电极。
衬底或衬底外延层100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
所述衬底或衬底外延层100为N型的GTO,背面重掺杂区106为P型掺杂;所述衬底或衬底外延层100为P型的GTO,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为N型的BJT,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为P型的BJT,背面重掺杂区106为P型掺杂。
各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形或矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
实施例3
具有自适应性的场截止电流控制型功率器件包括金属导电层101,所述金属导电层101的一侧设置有衬底或衬底外延层100,这里的衬底或衬底外延层100是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时标号100实际则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时标号100实际则为衬底外延层。所述衬底或衬底外延层100上设置有多个沟槽,所述衬底或衬底外延层100的一侧设置有电流控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底或衬底外延层100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电流控制型功率器件的正面结构105包括GTO、BJT 、PN型二级管或肖特基二极管。
电位V端为背面电极。
衬底或衬底外延层100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
所述衬底或衬底外延层100为N型的GTO,背面重掺杂区106为P型掺杂;所述衬底或衬底外延层100为P型的GTO,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为N型的BJT,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为P型的BJT,背面重掺杂区106为P型掺杂。
各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为3.0um,沟槽底部1031宽度为0.5um,沟槽间隔为1.5um,沟槽深度为2um。
实施例4
具有自适应性的场截止电流控制型功率器件包括金属导电层101,所述金属导电层101的一侧设置有衬底或衬底外延层100,这里的衬底或衬底外延层100是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时100则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时100则为衬底外延层。所述衬底或衬底外延层100上设置有多个沟槽,所述衬底或衬底外延层100的一侧设置有电流控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底或衬底外延层100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电流控制型功率器件的正面结构105包括GTO、BJT 、PN型二级管或肖特基二极管。
电位V端为背面电极。
衬底或衬底外延层100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
所述衬底或衬底外延层100为N型的GTO,背面重掺杂区106为P型掺杂;所述衬底或衬底外延层100为P型的GTO,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为N型的BJT,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为P型的BJT,背面重掺杂区106为P型掺杂。
各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为3.0um,沟槽底部1031宽度为3.0um,沟槽间隔为0.5um,沟槽深度为20um。
实施例5
具有自适应性的场截止电流控制型功率器件包括金属导电层101,所述金属导电层101的一侧设置有衬底或衬底外延层100,这里的衬底或衬底外延层100是二者择一的关系,根据器件结构与相应的工艺,可以是衬底,也可以是衬底外延层。衬底指的是直接购买的衬底基片,如单晶硅,衬底外延层指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。以PNPN型GTO为例,如图1,使用N型衬底,在正面通过扩散形成P基区与N发射极,即阴极,在背面通过扩散形成P发射极,即阳极,此时100则为衬底。以NPN型的BJT为例,如图2,使用N型衬底,在其上外延生长出N-集电区、P基区和N+发射区来制作BJT,此时100则为衬底外延层。所述衬底或衬底外延层100上设置有多个沟槽,所述衬底或衬底外延层100的一侧设置有电流控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底或衬底外延层100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在沟槽侧壁和沟槽底部1031设置有绝缘层103,各沟槽之间形成感应电荷浓度增强区104。各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电流控制型功率器件的正面结构105包括GTO、BJT 、PN型二级管或肖特基二极管。
电位V端为背面电极。
衬底或衬底外延层100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层100的导电类型为P型或者N型。金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
所述衬底或衬底外延层100为N型的GTO,背面重掺杂区106为P型掺杂;所述衬底或衬底外延层100为P型的GTO,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为N型的BJT,背面重掺杂区106为N型掺杂;所述衬底或衬底外延层100为P型的BJT,背面重掺杂区106为P型掺杂。
各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为1.6um,沟槽底部1031宽度为1.0um,沟槽间隔为1.0um,沟槽深度为10um。
实施例6
具有自适应的场截止电流控制型功率器件,结构如图1所示:
衬底为N型衬底,材质可为硅、碳化硅、氮化镓、砷化镓、金刚石中的一种,本实施例中为N型硅衬底。本实施例中,具有自适应的场截止电流控制型功率器件是具有自适应场截止层的PNPN型GTO,可以用本领域技术人员习知的PNPN型GTO的工艺先行制作不带场截止层的GTO,如图5所示。后续在其背面进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104。
沟槽为周期排布,即沟槽之间的间距全部相同,沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
采用上述结构,沟槽之间A-A’和B-B’的载流子浓度分布呈“U”型分布,如图4所示,C-C’和D-D’的场截止效果如图6所示。
实施例7
具有自适应的场截止电流控制型功率器件,结构如图2所示:
本实施例中,具有自适应的场截止电流控制型功率器件是具有自适应场截止层的NPN型BJT,可以用本领域技术人员习知的NPN型BJT的工艺先行制备不带场截止层的BJT。后续在其背面进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,沟槽之间的载流子浓度分布如图4所示。
本实施例中,衬底为N型硅衬底,沟槽为非周期排布,即沟槽之间的间距部分相同或全部不同。沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为2um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-10um。
实施例8
本实施例中,具有自适应的场截止电流控制型功率器件是具有自适应场截止层的PN结,结构如图7所示。
可以用本领域技术人员习知的PN结的工艺先行制备不带场截止层的PN结。后续在其背面进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的高浓度电荷区。衬底为N型硅衬底,沟槽为周期分布,沟槽宽度为1um,沟槽深度为5um,间隔为1.0um。沟槽内填充多晶,多晶宽度0.9um。
实施例9
具有自适应的场截止电流控制型功率器件,结构如图8所示:
衬底为P型衬底,材质可为硅、碳化硅、氮化镓、砷化镓、金刚石中的一种,本实施例中为P型硅衬底。本实施例中,具有自适应的场截止电流控制型功率器件是具有自适应场截止层的NPNP型GTO,可以用本领域技术人员习知的NPNP型GTO的工艺先行制备不带场截止层的GTO。后续在其背面进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,沟槽之间的载流子浓度分布如图4所示。
沟槽为周期排布,沟槽截面形貌为矩形,沟槽底部1031为弧线,沟槽宽度为1.5um,沟槽间隔为0.5um-1.5um,沟槽深度为1um-20um。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (4)

1.具有自适应性的场截止电流控制型功率器件,其特征在于:包括金属导电层(101),所述金属导电层(101)的一侧设置有衬底或衬底外延层(100),所述衬底或衬底外延层(100)上设置有多个沟槽,所述衬底或衬底外延层(100)的一侧设置有电流控制型功率器件的正面结构(105),沟槽一侧的金属导电层(101)上设置有电位V端;所述金属导电层(101)与衬底或衬底外延层(100)之间还有背面重掺杂区(106),各沟槽内设置有沟槽导电填充物(102),在沟槽侧壁和沟槽底部(1031)设置有绝缘层(103);利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区(104);
所述电流控制型功率器件的正面结构(105)包括GTO、BJT、PN型二级管或肖特基二极管;
所述电位V端为背面电极;
所述衬底或衬底外延层(100)包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底或衬底外延层(100)的导电类型为P型或者N型;
所述金属导电层(101)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;
所述沟槽导电填充物(102)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;
所述绝缘层(103)包括氧化硅、氮化硅、氧化钽或氧化锆。
2.根据权利要求1所述的具有自适应性的场截止电流控制型功率器件,其特征在于:所述衬底或衬底外延层(100)为N型的GTO,背面重掺杂区(106)为P型掺杂;所述衬底或衬底外延层(100)为P型的GTO,背面重掺杂区(106)为N型掺杂;所述衬底或衬底外延层(100)为N型的BJT,背面重掺杂区(106)为N型掺杂;所述衬底或衬底外延层(100)为P型的BJT,背面重掺杂区(106)为P型掺杂。
3.根据权利要求1所述的具有自适应性的场截止电流控制型功率器件,其特征在于:各感应电荷浓度增强区(104)的宽度全部相同、部分相同或全部不同。
4.根据权利要求1所述的具有自适应性的场截止电流控制型功率器件,其特征在于:所述沟槽的截面为梯形或矩形,沟槽底部(1031)为直线或弧线,沟槽开口宽度为0.5µm -3µm,沟槽底部(1031)宽度为0.5µm -3µm ,沟槽间隔为0.5µm -1.5µm ,沟槽深度为2µm -20µm。
CN201510516391.7A 2015-08-21 2015-08-21 具有自适应性的场截止电流控制型功率器件 Active CN105161530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510516391.7A CN105161530B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电流控制型功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510516391.7A CN105161530B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电流控制型功率器件

Publications (2)

Publication Number Publication Date
CN105161530A CN105161530A (zh) 2015-12-16
CN105161530B true CN105161530B (zh) 2018-05-18

Family

ID=54802344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516391.7A Active CN105161530B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电流控制型功率器件

Country Status (1)

Country Link
CN (1) CN105161530B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN204885170U (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN204885170U (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件

Also Published As

Publication number Publication date
CN105161530A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN102456718B (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN106847891B (zh) 一种通过mosfet控制结终端集成体二极管的rc-igbt器件
CN106067480B (zh) 一种双通道rc-ligbt器件及其制备方法
CN109830532A (zh) 超结igbt器件及其制造方法
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
CN109192779A (zh) 一种碳化硅mosfet器件及其制造方法
CN107275383B (zh) 一种含有异质结的超结igbt
CN107275407A (zh) 一种碳化硅vdmos器件及其制作方法
CN105206656A (zh) 一种逆导型igbt器件
CN102169892B (zh) 一种增强型平面绝缘栅双极型晶体管
CN105742346A (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN107195678A (zh) 一种载流子存储增强的超结igbt
CN107275381A (zh) 一种双重载流子存储增强的igbt
CN107731898A (zh) 一种cstbt器件及其制造方法
CN115188814B (zh) 一种rc-jgbt器件及其制作方法
CN110459598A (zh) 一种超结mos型功率半导体器件及其制备方法
KR20010006559A (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN106098764B (zh) 一种双通道rc-ligbt器件及其制备方法
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN103915489B (zh) 绝缘栅双极型晶体管
CN204885170U (zh) 具有自适应性的场截止电流控制型功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant