CN103383956A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103383956A
CN103383956A CN2013102792250A CN201310279225A CN103383956A CN 103383956 A CN103383956 A CN 103383956A CN 2013102792250 A CN2013102792250 A CN 2013102792250A CN 201310279225 A CN201310279225 A CN 201310279225A CN 103383956 A CN103383956 A CN 103383956A
Authority
CN
China
Prior art keywords
electrode
layer
diode
control
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102792250A
Other languages
English (en)
Inventor
小山雅纪
福田豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103383956A publication Critical patent/CN103383956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，包括：具有第一半导体层（11）和形成于第一表面（11a）上的第二半导体层（12）的半导体衬底（10）；具有第一电极（20）和第二电极（21）的二极管（30）；控制焊盘（42）；与所述控制焊盘（42）电耦合的控制电极（41）；以及绝缘构件（44，46）。在所述第一半导体层（11）的第二表面（11b）上形成所述第一电极（20）。在第一表面（11a）上形成第二电极（21）。电流在第一电极（20）和第二电极（21）之间流动。控制焊盘（42）布置于第一表面（11a）上，使得所述焊盘（42）输入控制信号，用于控制注入所述第一半导体层中的载流子的量。所述绝缘构件（44，46）在所述控制电极（41）和所述第二电极（21）之间以及在所述控制电极（41）和所述半导体衬底（10）之间绝缘。

Description

半导体装置
本申请为分案申请，其原申请是于2011年7月6日（国际申请日为2010年5月17日）向中国专利局提交的专利申请，申请号为201080004054.5，发明名称为“半导体装置”。 
相关申请的交叉引用 
本申请基于2009年6月29日提交的日本专利申请No.2009-153958、2008年11月18日提交的No.2008-294481以及2010年5月10日提交的No.2010-108608，在此通过引用将其公开并入这里。 
技术领域
本发明涉及一种具有二极管的半导体装置。具体而言，本发明涉及一种绝缘栅型半导体装置，例如具有沟槽栅极结构的绝缘栅型晶体管（例如IGBT）。 
背景技术
常规地，例如，如JP-A-2003-318412中所述，公开了一种具有二极管的半导体装置，二极管用于使电流在阳极层和阴极层之间流动。按照下述顺序堆叠阳极层、杂质浓度低于阳极层的漂移层以及杂质浓度高于漂移层的阴极层。 
在这里，对二极管要求的一般性能之一是功率损耗低。二极管的功率损耗表现为固定损耗和开关损耗之和。在正向电流流动时产生固定损耗，在反向电流流动时产生开关损耗。固定损耗的特征在于在少数载流子注入漂移层的量变大时固定损耗减少。开关损耗的特征在于在少数载流子注入漂移层的量变小时开关损耗减少。因此，固定损耗和开关损耗之间的关系是此消彼长的关系。另一方面，在常规技术中，通过控制阳极层和漂移层的杂质浓度分布和/或通过对阳极层构图来调节少数载流子的注入量，从而 调节固定损耗和开关损耗。 
不过，由于以上调节方法中的每种是在二极管（即半导体装置）的制造过程期间执行的，所以在制造半导体装置之后不能灵活地调节少数载流子的注入量和累积量。于是会发生问题，使得固定损耗和开关损耗失去控制。二极管的固定损耗和开关损耗根据半导体装置的使用环境变化。于是，需要根据使用环境控制它们。 
在这里，用于控制固定损耗和开关损耗的另一种方法是一种在漂移层上辐照电子束以便调节少数载流子寿命的方法。不过，这种调节方法也是在半导体装置的制造过程中执行的。于是，在制造半导体装置之后，不能灵活调节固定损耗和开关损耗。 
此外，诸如沟槽栅型IGBT等高击穿电压绝缘栅型半导体装置的损耗包括固定损耗和开关损耗。这些损耗特性取决于从集电极注入的少数载流子的量。 
图30示出了常规N沟道型IGBT的截面图。如这幅图所示，隔着场停止层（即FS层）302a在P+型衬底301的表面上形成N-型漂移层302。衬底301提供集电极区，FS层302a充当缓冲层。在N-型漂移层302的表面部分中形成沟槽栅极结构。具体而言，在N-型漂移层302的表面部分中形成P型基极区303。此外，形成沟槽304，穿透p型基极区303。沟槽304将P型基极区303分成多个部分。在区域303各部分的一部分中形成N+型发射极区305，从而形成沟道P层303a。在区域303各部分的其他部分中不形成N+型发射极区305，从而形成浮置层303b。此外，隔着栅极绝缘膜306在沟槽304中形成栅电极307。与沟道P层303a接触的栅电极307提供了用于施加栅极电压的栅电极307a。与沟道P层303a不接触的栅电极307提供了用于伪电极的伪栅电极307b。 
在上述IGBT中，当在接通状态下来自作为集电极区的P+型衬底301的空穴的注入量大时，利用FS层302a累积了很多空穴。于是，大大促进了电导率的变化。于是，固定损耗减小。另一方面，在IGBT中，当在接通状态下空穴的累积量大时，断开情况下移除空穴的时间段变大。于是，断开损耗增加。 
因此，需要根据要使用的驱动频率控制和设计固定损耗和开关损耗之 间的平衡，使固定损耗和开关损耗的总损耗最小化。 
因此，常规地，在利用电子束辐照的寿命控制技术中，如图30所示，提出了FS型IGBT，将提供集电极区的P+型衬底301抛光致薄，在P+型衬底301和N-型漂移层302之间形成N+型FS层302a。例如，在JP-2003-101020中公开了这种技术。 
在寿命控制技术中，在装置上辐照电子束等，然后，在装置的制造过程中对装置退火，从而在漂移层中产生复合中心。于是，调节了少数载流子的寿命。因此，调节了少数载流子的输运效率，优化了损耗设计。在FS型IGBT中，在装置的制造过程中控制用于在后侧提供集电极区的P+型衬底301中浓度和N+型FS层302a中浓度之间的差异，从而调节空穴（即少数载流子）的注入量。于是，优化了损耗的设计。利用这些技术，根据装置的应用优化了少数载流子的注入或调节了输运效率。 
不过，以上技术是用于在装置制造过程中定制装置的。于是，这些技术缺少装置的一般通用性。此外，即使在装置的一种应用中，诸如温度的环境条件和诸如驱动频率的工作条件也是变化的。因此，技术不能与条件变化匹配。 
发明内容
考虑到上述困难，本公开的目的是提供一种即使在制成半导体装置后也能够调节固定损耗和开关损耗的半导体装置。此外，考虑到上述困难，本公开的目的是提供一种能够在装置制造过程结束后优化固定损耗和开关损耗的半导体装置。 
根据本公开的第一方面，一种半导体装置包括：半导体衬底，包括具有第一导电类型的第一半导体层，以及至少一个具有第二导电类型且形成于所述第一半导体层的第一表面的表面部分中的第二半导体层；包括第一电极和第二电极的二极管；控制焊盘；与所述控制焊盘电耦合的控制电极；以及绝缘构件。在第一半导体层的第二表面上形成第一电极。在所述第一半导体层的第一表面上形成第二电极。电流在第一电极和第二电极之间流动。控制焊盘布置于所述第一半导体层的第一表面上，所述焊盘输入控制信号，用于控制注入所述第一半导体层中的载流子的量。绝缘构件在控制 电极和第二电极之间以及控制电极和半导体衬底之间绝缘。 
在以上装置中，即使在形成半导体装置之后，半导体装置也能够通过控制控制信号来灵活地调节固定损耗和开关损耗。 
根据本公开的第二方面，一种半导体装置包括：具有第一导电类型的集电极层；具有第二导电类型且布置于集电极层上的漂移层；具有第一导电类型且形成于单元区域中的漂移层上的基极区；沿着作为纵向的一个方向延伸并被形成为穿透基极区以到达漂移区的第一沟槽，从而将基极区分成多个部分；具有第二导电类型且形成于基极区的所分成的多个部分的至少一部分以接触基极区中第一沟槽侧壁的发射极区；形成于第一沟槽内表面上的栅极绝缘膜；形成于第一沟槽中的栅极绝缘膜上的栅电极；与发射极区电耦合的发射极电极，以及形成于集电极层后侧上的集电极电极；形成于集电极层与漂移层相反的后侧上的第二沟槽；形成于第二沟槽内表面上的栅极绝缘膜；以及形成于第二沟槽中的栅极绝缘膜上的控制栅电极。集电极层、漂移层、基极区、沟槽、发射极区、栅极绝缘膜、栅电极和集电极电极提供了绝缘栅型半导体装置。 
于是，在布置绝缘栅型半导体装置的单元区域中设置用于调节集电极层中载流子量的控制栅电极。因此，在完成装置的制造过程之后，半导体装置也能适当调节固定损耗和开关损耗。 
附图说明
从参考附图给出的以下详细描述，本发明的以上和其他方面、特征和优点将变得更加显而易见。在附图中： 
图1是示出了根据第一实施例的半导体装置的构造的截面图； 
图2是示出了根据第一实施例的变型的半导体装置的截面图； 
图3是示出了根据第一实施例的变型的半导体装置的截面图； 
图4是示出了根据第一实施例的变型的半导体装置的截面图； 
图5是示出了根据第一实施例的变型的半导体装置的截面图； 
图6是示出了根据第一实施例的变型的半导体装置的截面图； 
图7是示出了根据第二实施例的半导体装置的构造的截面图； 
图8是示出了根据第三实施例的半导体装置的构造的截面图； 
图9是示出了IGBT的接通状态和断开状态的时序图； 
图10是示出了根据第三实施例的变型的半导体装置的截面图； 
图11是示出了根据第三实施例的变型的半导体装置的截面图； 
图12是示出了根据第三实施例的半导体装置的电路图； 
图13是示出了利用从图右侧到左侧累积在电感型负载的能量使电流流经电感型负载的状态的图示； 
图14是示出了施加到第一二极管的控制信号的时序图； 
图15是示出了利用从图左侧到右侧累积在电感型负载的能量使电流流经电感型负载的状态的图示； 
图16是示出了施加到第二二极管的控制信号的时序图； 
图17是示出了控制电路的电路图； 
图18是示出了控制信号流经控制电路的时序图； 
图19是示出了施加到第一二极管的控制信号的时序图； 
图20是示出了施加到第二二极管的控制信号的时序图； 
图21是示出了根据变体的控制电路的电路图； 
图22是示出了根据变体的控制电路的电路图； 
图23是示出了根据第五实施例的具有IGBT的半导体装置的截面图的图示； 
图24是示出了根据第六实施例的具有IGBT的半导体装置的截面图的图示； 
图25是示出了根据第七实施例的具有IGBT的半导体装置的截面图和布线结构的图示； 
图26是示出了根据第八实施例的具有IGBT的半导体装置的截面图和布线结构的图示； 
图27是示出了根据第九实施例的具有IGBT的半导体装置的截面图和布线结构的图示； 
图28是示出了根据第十实施例的具有IGBT的半导体装置的截面图和布线结构的图示； 
图29是示出了根据第十一实施例的具有IGBT的半导体装置的截面图和布线结构的图示； 
图30是示出了具有带常规FS层的IGBT的半导体装置的截面图和布线结构的图示。 
具体实施方式
（第一范例实施例） 
图1是示出了根据第一实施例的半导体装置的构造的截面图。在这里，将半导体衬底10的厚度方向定义为厚度方向，将并排布置控制电极41的方向定义为横向，将垂直于厚度方向和横向的方向定义为深度方向。 
如图1所示，半导体装置100包括形成于半导体衬底10中的二极管30。半导体衬底10包括具有N导电类型的第一半导体层11以及具有P导电类型且形成于第一半导体层11主表面11a的表面部分中的第二半导体层12。在第一半导体层11的另一侧11b上形成第一电极20。在第一半导体层11的主表面11a上形成第二电极21。第二半导体层12提供了在第一半导体层11的主表面11a的表面部分中局部形成的阱区。 
如图1所示，第一半导体层11包括用于确保与第一电极20的欧姆接触的高浓度层13以及用于确保半导体衬底10的击穿电压的低浓度层14。低浓度层14的杂质浓度低于高浓度层13和第二半导体层12的杂质浓度。在低浓度层14的表面14a的表面部分中形成第二半导体层12以及具有P导电类型且与第二半导体层12的末端相邻的阱区15。在反向电流流经二极管30时，阱区15用于吸收在低浓度层14中第二半导体层12两端附近累积的载流子。通过离子注入法或扩散法在第一半导体层11的主表面11a上引入杂质，以形成第二半导体层12和阱区15。在这里，表面14a对应于主表面11a。 
如图1所示，在第一半导体层11的另一侧11b的整个表面上形成第一电极20。第二电极21形成于主表面11a中形成第二半导体层12的区域中。第一电极20与第一半导体层11的另一侧11b的整体接触。不过，如稍后所述，第二电极21接触第二半导体层12和第二绝缘膜46。第二电极21的末端隔着绝缘膜22与稍后描述的第三电极48相邻。利用保护膜23覆盖和保护第二电极21的一部分。第二电极21从保护膜23暴露的部分与用于连接到特定电路的端子耦合。 
二极管30具有由低浓度层14和第二半导体层12提供的PN结。二极管30的电功率损耗是由固定损耗和开关损耗之和提供的。在正向电流在作为阴极电极的第一电极20和作为阳极电极的第二电极21之间流动时，产生固定损耗，在反向电流在第一电极20和第二电极21之间流动时产生开关损耗。固定损耗的特征在于在少数载流子注入第一半导体层11的量变大时固定损耗减少。开关损耗的特征在于在少数载流子注入第一半导体层11的量（即累积量）变小时开关损耗减少。因此，固定损耗和开关损耗之间的关系是此消彼长的关系。在本实施例中，固定损耗和开关损耗是可以利用控制器40控制（即可调节）的。 
控制器40控制（即调节）渗入第一半导体层11中的载流子的注入量。控制器40包括多个控制电极41和控制焊盘42，在其中输入用于控制注入第一半导体层11中的少数载流子的量的控制信号。 
控制电极41的特征是控制电极41的顶端从主表面11a突出到低浓度层14中，并包括形成于第二半导体层12中的沟槽43，形成于沟槽43内壁上的第一绝缘膜44，填充第一绝缘膜44上形成的凹部的导电构件45以及覆盖凹部开口一部分的第二绝缘膜46。如图1所示，沿着横向彼此平行地形成沟槽43。尽管图中未示出，但沟槽43沿着深度方向延伸，使得沟槽43相对于由深度方向和横向形成的平面提供条形图案。导电构件45覆盖有绝缘膜44、46，使得构件45与第二电极21和半导体层11、12绝缘。沿横向彼此平行形成的导电构件45（即控制电极41）中的每个都覆盖有绝缘膜22、46。导电构件45经由连接电极（未示出）彼此电耦合，连接电极沿横向延伸。在这里，绝缘膜44、46提供绝缘构件。 
控制焊盘42包括收回电极（retrieve electrode）47和第三电极48。隔着第二绝缘膜46在第一半导体层11的主表面11a上的阱区15上形成收回电极47。第三电极48与收回电极47电耦合。如图1所示，收回电极47与导电构件45之一电耦合。此外，收回电极47覆盖有绝缘膜22、46。收回电极47从绝缘膜22、46暴露的一部分与第三电极48电耦合。第三电极48由保护膜23覆盖和保护。第三电极48从保护膜23暴露的一部分连接到控制端子（未示出），用于和下文所述的控制电路（未示出）耦合。 
控制电路产生控制信号，用于控制渗透到第一半导体层11中的少数载 流子注入量。如上所述，控制电路和控制焊盘42经由控制终端彼此电耦合。于是，经由控制端子、第三电极48和收回电极47将控制电路输出的控制信号输入到导电构件45（即控制电极41）中。 
接下来，将解释根据本实施例的半导体装置100的功能和效果。如上所述，半导体装置100包括控制器40，用于控制（即调节）渗透到第一半导体层11中的少数载流子的注入量。例如，在从控制电路向控制焊盘42中输入正控制信号以使控制电极41的电势变得等于控制信号时，在第二半导体层12隔着第一绝缘膜44面对控制电极41的区域（即面对区域16）中累积电子。在累积电子的时候，第二半导体层12中的空穴浓度降低。于是，面对区域16中的杂质浓度变得明显得低。于是，减少了从面对区域16（即第二半导体层12）注入到第一半导体层11（即低浓度层14）中的少数载流子的量，因此，减小了开关损耗。另一方面，在从控制电路向控制焊盘42输入负控制信号以使控制电极41的电势变得等于控制信号时，在面对区域16中累积空穴。在累积空穴的时候，第二半导体层12中的空穴浓度增加。于是，面对区域16中的杂质浓度变得明显得高。于是，增大了从面对区域16（即第二半导体层12）注入到第一半导体层11（即低浓度层14）中的少数载流子的量，因此，减小了固定损耗。如上所述，在根据本实施例的半导体装置100中，即使在制成半导体装置之后，半导体装置也能够通过控制控制信号来灵活地调节固定损耗和开关损耗。在这里，显然可以通过改变控制信号的幅度而非控制信号的极性来控制注入第一半导体层11中的少数载流子的量。 
在本实施例中，如图1所示，控制电极41沿横向的形成密度是均一的。不过，例如，如图2和3所示，控制电极41沿横向的形成密度可以是不均一的。图2和3中虚线围绕的区域示出了控制电极41的形成区域41a。点划线L1示出了形成区域41a的中心位置。 
在向二极管30施加正向偏置电压时，向第一半导体层11（即低浓度层14）中注入少数载流子，使正向电流流经二极管30。在不向二极管30施加正向偏置电压时，注入（即累积）到第一半导体层11中的载流子流入第二半导体层12。具体而言，反向电流在电极20、21之间流动。如图1到3所示，在第二电极21接触绝缘膜22时，累积在半导体层11、12接近第二电 极21和绝缘膜22的部分中的少数载流子可能集中在第二电极21和绝缘膜22之间的接触部分并通过该接触部分流动。在这种情况下，接触部分可能被破坏。另一方面，在图2的变型范例中，控制电极的形成密度从形成区域41a的中心位置到周边而不断变高。具体而言，从形成区域41的中心位置到第二电极21和绝缘膜22之间的接触部分，控制电极41的形成密度变高。因此，在向控制电极41中输入正控制信号时，累积在第一半导体层11中的空穴的浓度分布从形成区域41中心到第二电极21和绝缘膜22之间的接触部分而不断变低。于是，流经第二电极21和绝缘膜22之间的接触部分的反向电流的量减小，因此，限制了接触部分的击穿。 
此外，由于沟槽43的形成密度从形成区域41a的中心位置到周边不断变高，所以第二半导体层12的体积从形成区域41a的中心位置到周边而不断变小。于是，即使在不施加控制信号时，从第二半导体层12注入到第一半导体层11中的空穴的密度分布也从形成区域41a的中心到周边而不断变低。因此，即使在不施加控制信号时，流经第二电极21和绝缘膜22之间的接触部分的反向电流量也减小。于是，接触部分的击穿受到限制。 
与图2的变型范例相反，在图3所示的变型范例中，控制电极的形成密度从形成区域41a的中心位置到周边而不断变低。于是，在向控制电极41中输入负控制信号时，所累积空穴的浓度分布从形成区域41a的中心到周边变低。因此，类似于图2中的变型范例，反向电流的量减小，因此，接触部分的击穿受到限制。 
在这里，在图3的变型范例中，如上所述，沟槽43的形成密度从形成区域41a的中心位置到周边而不断变低。于是，第二半导体层12的体积从形成区域41a的中心到周边变大。因此，在图3所示的变型范例中，在不施加控制信号时，所累积空穴的密度分布从形成区域41a的中心到周边变高。因此，在图3所示的变型范例中，与图2的变型范例不同，在不输入控制信号时，不能减小流经第二电极21和绝缘膜22之间接触部分的反向电流的量。于是，图2中的变型范例中的特征效果是使第一半导体层11接近第二电极21和绝缘膜22的一部分中累积的空穴量减小到小于形成区域41a的中心的量，这种效果优于图3中变型范例的效果。图2和3示出了截面图，示出了根据第一实施例的半导体装置的变型范例。 
在本实施例中，在第一半导体层11上形成一个第二半导体层12，在第二半导体层12中形成控制电极41。不过，如图4到6所示，可以在第一半导体层11上形成第二半导体层12的多个部分，可以在第一半导体层11中夹在第二半导体层12的部分间的区域形成控制电极41。在这里，在图5和6中，在主表面11a上的第一半导体层11中未形成控制电极41的区域中形成未示出的绝缘膜。于是，限制了第一半导体层11直接与第二电极21电耦合。 
在这里，在图4所示的半导体装置100中，类似于图1所示的半导体装置100，控制电极41的形成密度沿着横向是均一的。另一方面，在图5所示的半导体装置100中，类似于图2中的半导体装置100，控制电极41的形成密度从形成区域41a的中心位置到周边而不断变高。此外，在图6所示的半导体装置100中，类似于图3中的半导体装置100，控制电极41的形成密度从形成区域41a的中心位置到周边而不断变低。在图5和6中所示的半导体装置100中，类似于图2和3中的变型范例，减小了反向电流量，在半导体装置中限制了接触部分的击穿。图4到6示出了截面图，示出了根据第一实施例的半导体装置的变型范例。 
（第二实施例） 
接下来，将参考图7解释本发明的第二实施例。图7是示出了根据第二实施例的半导体装置构造的截面图。 
在根据第二实施例的半导体装置中，很多部分与上述实施例是相同的。因此将不会详细解释相同部分。将主要解释不同部分。在这里，当一个元件与上述实施例中的元件相同时，将在该元件中设置相同的附图标记。 
本实施例的特性是，在第一实施例所示的半导体装置100的绝缘膜22中形成温度传感器50。温度传感器50检测半导体衬底10（即二极管30）的温度。根据本实施例的温度传感器30包括具有N导电类型的第三半导体层51，具有P导电类型且形成于第三半导体层51的表面部分中的第四半导体层52，形成于第三半导体层51从绝缘膜22暴露的部分上的第三电极53以及形成于第四半导体层52从绝缘膜22暴露的部分上的第四电极54。于是，温度传感器50包括具有PN结的二极管。传感器50用于基于正向电压的温度特性测量温度，在正向电流在对应于阴极电极的第三电极53和对应 于阳极电极的第四电极54之间流动时产生正向电压。例如，在半导体层51、52由硅制成的情况下，在温度升高1℃时，温度传感器50的正向电压的温度特性减小2.5mV。连接到控制电路（未示出）的传感器端子（未示出）与电极53、54耦合。将温度传感器50的输出信号经由传感器端子输入到控制电路中。 
根据本实施例的控制电路用于基于来自温度传感器50的输出信号调节控制信号的幅度和极性。控制电路包括用于存储与温度对应的控制信号极性和幅度的存储器（未示出），以及ECU（未示出），ECU用于检索温度传感器50检测到的与半导体衬底10的温度对应的控制信号并向控制器40输出所检索的控制信号。 
接下来，将解释根据本实施例的半导体装置100的效果和功能。例如，在半导体衬底10（即二极管30）处于低温状态下时，流入提供二极管30的第一半导体层11中的少数载流子的注入量增加。因此，反向电流增大，开关损耗增加。另一方面，在二极管30处于高温状态时，半导体衬底的电阻增大。此外，由于流入第二半导体层12中的少数载流子的注入量减少，正向电流减小，固定损耗增加。不过，根据本实施例的半导体装置100包括用于检测二极管30的温度的温度传感器50。根据温度传感器50检测的半导体衬底10的温度确定待输入控制电极41中的控制信号的极性和幅度。因此，在二极管30处于低温状态下时，向控制电极41输入正控制信号，使开关损耗的增加受到限制。另一方面，在二极管30处于高温状态时，向控制电极41中输入负控制信号，使固定损耗的增加受到限制。显然可以通过改变控制信号的幅度而非控制信号的极性来控制注入第二半导体层12中的少数载流子的量。 
（第三实施例） 
接下来，将参考图8和9解释本发明的第三实施例。图8是示出了根据第三实施例的半导体装置的构造的截面图。图9是解释IGBT的接通状态和断开状态的时序图。 
在根据第三实施例的半导体装置中，很多部分与上述实施例是相同的。因此将不会详细解释相同部分。将主要解释不同部分。在这里，当一个元件与上述实施例中的元件相同时，将在该元件中设置相同的附图标记。 
在第一实施例中，二极管30形成于半导体衬底10中。另一方面，如图8所示，本实施例的特性是，在半导体衬底10中形成二极管30和IGBT70。 
如图8中两点点划线所示，根据本实施例的半导体衬底10被分成形成二极管30的第一形成区域E和形成IGBT70的第二形成区域E2。第一形成区域E1的构造与第一实施例中所述的构造相同。于是，将解释第二形成区域E2的构造。 
除了第一半导体层11和第二半导体层12之外，第二形成区域E2中的半导体衬底10包括具有N导电类型的第五半导体层17和具有P导电类型的第六半导体层18。第二形成区域E2中的第一半导体层11仅包括低浓度层14，低浓度层14与第一形成区域E1中的第一半导体层11不同。在第二半导体层12的表面部分中形成第五半导体层17的多个部分。在低浓度层14上与形成第二半导体层12的表面相反的表面上形成第六半导体层18。第五半导体层17接触第二电极21。第六半导体层18接触第一电极20。 
IGBT70包括栅电极71、发射极电极72和集电极电极73。栅电极71用于控制沿厚度方向设置于第五半导体层17和第一半导体层11之间的第二半导体层12的极性。发射极电极72对应于第二电极21，集电极电极73对应于第一电极20。 
栅电极71包括与第一实施例中所述控制电极41具有相同构造的沟槽电极74以及与第一实施例中所述控制焊盘42具有相同构造的驱动焊盘75。沟槽电极74包括沟槽76、第一绝缘膜77、导电构件78和第二绝缘膜79。在第二半导体层12上形成沟槽76，使得沟槽76的顶部从主表面11a突出到低浓度层14。在沟槽76的内壁上形成第一绝缘膜77。导电构件78填充由第一绝缘膜77提供的凹部。第二绝缘膜79密封凹部开口的一部分。如图8所示，将沟槽76形成为沿横向彼此平行布置。此外，沟槽76在深度方向上延伸，以相对于由深度方向和横向形成的平面形成条形图案。导电构件78覆盖有绝缘膜77、79，使得构件78与第二电极21和半导体层11、12绝缘。沿横向彼此平行形成的每个导电构件78（即控制电极41）都覆盖有绝缘膜77、79。每个构件78都与沿横向延伸的连接电极（未示出）耦合。 
驱动焊盘75包括形成于第一半导体层11的主表面11a上的阱区15上的收回电极80以及与收回电极80电耦合的第五电极81。如图1所示，收 回电极80与导电构件78电耦合。收回电极80覆盖有绝缘膜22、79。收回电极80从绝缘膜22、79暴露的一部分与第五电极81电耦合。第五电极81由保护膜23密封和保护。第五电极81从保护膜23暴露的部分与用于连接到发生单元（未示出）的端子耦合，发生单元产生驱动信号。驱动信号为脉冲，其电压电平以预定间隔变化。在这里，发生单元对应于驱动信号发生单元。 
接下来，将参考图9解释IGBT70的驱动操作。图9中的横轴表示时间，竖轴表示任意单位。图9中的脉冲表示驱动信号，Vge表示栅极-发射极电压，Ic表示集电极电流，Vc表示集电极电压。t1表示驱动信号的电压电平从低电平切换到高电平的时间。t2表示IGBT70中形成沟道的时间。t3表示驱动信号的电压电平从高电平切换到低电平的时间。t4表示沟道消失的时间。 
将解释从断开状态切换到接通状态的IGBT70的操作。在分别向集电极电极73（即第一电极20）和发射极电极72（即第二电极21）施加预定电压并从发生单元向栅电极71中输入高电平驱动信号时，与栅电极71相邻的第二半导体层12的极性反转，形成用于连接第五半导体层17和第一半导体层11的沟道。在从第五半导体层17向第一半导体层11（即低浓度层14）注入电子时，向第六半导体层18和第一半导体层11之间的连接（即PN结）施加正向偏压。于是，从第六半导体层18向第一半导体层11注入空穴。当电子和空穴在第一半导体层11中累积时，第一半导体层11的电导率改变。于是，电流（即集电极电流）在电极72、73之间流动。 
接下来将解释从接通状态切换到断开状态的IGBT70的操作。在集电极电流流动的情况下，在断开驱动信号输入且沟道在第二半导体层12中消失时，开始从第五半导体层17向第一半导体层11注入电子。同时，停止从第六半导体层18向第一半导体层11注入空穴。第一半导体层11中累积的电子和空穴彼此复合，或分别流入电极72、73中，从而将电子和空穴释放到外部。 
接下来，将解释根据本实施例的半导体装置100的效果和功能。如上所述，在IGBT70和二极管30形成于一个半导体衬底10中时，可能出现以下困难。例如，在IGBT70处于断开状态时，反向电流流经二极管30， 反向电流的一部分可能流入IGBT70中，因此，IGBT70出现故障。不过，在根据本实施例的半导体装置100中，在第一形成区域E1中形成控制器40。因此，在IGBT70处于断开状态时，将流经二极管30的电流从正向电流切换到反向电流，向控制电极41输入正控制信号。于是，减少了累积在第一半导体层11中的少数载流子的累积量，减小了反向电流的量。于是，流入IGBT70中的反向电流的量减小，因此，限制了IGBT70的故障。 
此外，在IGBT70和二极管30形成于同一半导体衬底10中时，通常确定用于提供IGBT70和二极管30的半导体层11、12的杂质浓度以适应IGBT70。因此，在根据本实施例的构造中，可能发生问题，不确定半导体层11、12的杂质浓度以适应二极管30。不过，根据本实施例的半导体装置100包括控制器40。因此，控制待输入到控制电极41中的控制信号，从而明显调节第二半导体层12的杂质浓度以适应于二极管30。例如，在向控制电极41施加正控制信号时，第二半导体层12的杂质浓度明显减小。在向控制电极41施加负控制信号时，第二半导体层12的杂质浓度明显增大。显然，通过连续控制控制信号的幅度而非控制信号的极性，明显而连续地改变了第二半导体层12的杂质浓度。 
在本实施例中，在第二形成区域E2中形成与控制电极41具有相同构造的沟槽电极74。在这种情况下，在同一工艺中形成作为控制器40的元件的控制电极41和作为IGBT70的元件的沟槽电极74。于是，与控制电极41的构造与沟槽电极74构造不同的情况相比，简化了半导体装置100的制造过程，降低了制造成本。 
在本实施例中，在第二形成区域E2中形成与控制焊盘42具有相同构造的驱动焊盘75。于是，可以在同一工艺中形成作为控制器40的元件的控制焊盘42和作为IGBT70的元件的驱动焊盘75。于是，与控制焊盘42的构造与驱动焊盘75构造不同的情况相比，简化了半导体装置100的制造过程，降低了制造成本。 
在图8所示的半导体装置100中，类似于图1和4所示的半导体装置100，控制电极41的形成密度沿着横向是均一的。另一方面，在图10所示的半导体装置100中，类似于图2和5中所示的半导体装置100，控制电极41的形成密度从形成区域41a的中心位置到周边而不断变高。此外，在图 11所示的半导体装置100中，类似于图3和6中所示的半导体装置100，控制电极41的形成密度从形成区域41a的中心位置到周边而不断变低。于是，在图10和11中所示的半导体装置100中，类似于图2-3和5-6中的变型范例，减小了反向电流量，在半导体装置中限制了接触部分的击穿。图10和11为截面图，示出了根据第三实施例的半导体装置的变型范例。 
（第四实施例） 
接下来，将参考图12-16解释本发明的第四实施例。图12是示出了根据第三实施例的半导体装置的电路图。图13是示出了利用从图右侧到左侧累积在图12所示电路中电感型负载中的能量使电流流经电感型负载的状态的图示。图14是示出了施加到第一二极管的控制信号的时序图。图15是示出了利用从图左侧到右侧累积在电感型负载中的能量使电流流经电感型负载的状态的图示。图16是示出了施加到第二二极管的控制信号的时序图。 
根据第四实施例的半导体装置与根据第三实施例的半导体装置是相同的。将不进行涉及半导体装置的解释。在这里，当一个元件与上述实施例中的元件相同时，将在该元件中设置相同的附图标记。 
在本实施例中，如图12所示，两个第三实施例所示的半导体装置100a、100b提供了半桥电路作为逆变电路之一，用于将直流信号转变成交流信号。半导体装置100a包括ITGBT70a和二极管30a。半导体装置100b包括IGBT70b和二极管30b。为了区分每个元件，将IGBT70a定义为第一IGBT70a，将IGBT70b定义为第二IGBT70b，将二极管30a定义为第一二极管30a，将二极管30b定义为第二二极管30b。 
在图12中所示的半桥电路中，用于连接于电源Vcc和地之间的第一线路90与两个IGBT70a、70b串联耦合。第一IGBT70a和第一二极管30a彼此反并联耦合，第二IGBT70b和第二二极管30b彼此反并联耦合。第二线路91耦合于第一线路90用于连接于电源Vcc和第一IGBT70a之间的一部分和第一线路91用于连接于第一IGBT70a和第二IGBT70b之间的部分（即相互连接点）之间。在第二线路91上形成电感型负载92。以不同方式表达IGBT70a、70b以及二极管30a、30b之间的连接，使得第一IGBT70a和第二二极管30b串联耦合于电源Vcc和地之间，第一二极管30a和第二IGBT70b串联耦合于电源Vcc和地之间。 
将参考图13-16解释施加到每个二极管30a、30b上的控制信号。在这里，图14和16中的横轴表示时间，竖轴表示任意单位。在图14和16中，脉冲1表示待输入到第一IGBT70a中的驱动信号，Vge1表示第一IGBT70a的栅极-发射极电压，脉冲2表示待输入到第二IGBT70a中的驱动信号，Vge2表示第二IGBT70b的栅极-发射极电压，脉冲11表示待输入到第一二极管30a中的控制信号，脉冲22表示待输入到第二二极管30b中的驱动信号。在图14和16中，零和t1之间的时间间隔表示图13和15中示为虚线的电流流动的时间段。t1和t2之间的时间间隔表示图13和15中示为点划线的电流流动的时间段。t2和t3之间的时间间隔表示图13和15中示为两点点划线的电流流动的时间段。 
首先，将参考图13和14解释施加到第一二极管30a的控制信号。在第一IGBT70a处于断开状态且第二IGBT70b处于接通状态时，示为虚线的电流在电感型负载92中流动。具体而言，电流从电源经电感型负载92和第二IGBT70b流到地。在这种情况下，电流不流入第一二极管30a。在电流不流入第一二极管30a中时，在第一二极管30a中不会产生功率损耗。于是，不需要向第一二极管30a中输入控制信号。不过，在本实施例中，输入具有低电平的控制信号。 
在示为虚线的电流在电感型负载92中流动的情况下，在第二IGBT70b从接通状态切换到断开状态且第一IGBT70a从断开状态切换到接通状态时，利用电感型负载92中累积的能量使点划线表示的电流在电感型负载92中流动。具体而言，电流从电感型负载92流到第一二极管30a。在这种情况下，正向电流在第一二极管30a中流动。在正向电流在第一二极管30a中流动时，在第一二极管30a中产生固定损耗。在本实施例中，在点划线表示的电流流动时，向第一二极管30a的控制电极输入具有低电平的控制信号。于是，减小了第一二极管30a中的固定损耗。 
在示为点划线的电流在电感型负载92中流动的情况下，在第一IGBT70a从接通状态切换到断开状态且第二IGBT70b从断开状态切换到接通状态时，利用电感型负载92中累积的能量使两点点划线表示的电流在电感型负载92中流动。具体而言，电流从电源经电感型负载92和第二IGBT70b流到地，此外，电流从电源经第一二极管30a和第二IGBT70b流到地。在 这种情况下，反向电流在第一二极管30a中流动，此外，在时间t2施加浪涌电压。当反向电流在第一二极管30a中流动，且此外施加浪涌电压时，产生开关损耗。在本实施例中，如图14所示，当反向电流在第一二极管30a中流动并产生浪涌电压时，在时间t2前后向第一二极管30a的控制电极41中输入具有高电平的控制信号。于是，减小了第一二极管30a中的开关损耗。在过去预定时间之后，从电源经第一二极管30a和第二IGBT70b流到地的电流消失。在本实施例中，向第一二极管30a中输入具有高电平的控制信号，直到上述电流消失为止。具体而言，向第一二极管30a中输入具有高电平的控制信号，直到流经第一二极管30a的反向电流消失且浪涌电压消失。 
接下来，将参考图15和16解释施加到第二二极管30b的控制信号。在第一IGBT70a处于接通状态且第二IGBT70b处于断开状态时，示为虚线的电流在电感型负载92中流动。具体而言，电流从电源Vcc经第一IGBT70a流到电感式负载92。在这种情况下，电流不流入第二二极管30b。在电流不流入第二二极管30b中时，在第二二极管30b中不产生功率损耗。于是，不需要向第二二极管30b中输入控制信号。不过，在本实施例中，输入具有低电平的控制信号。 
在示为虚线的电流在电感型负载92中流动的情况下，在第一IGBT70a从接通状态切换到断开状态且第二IGBT70b从断开状态切换到接通状态时，利用电感型负载92中累积的能量使点划线表示的电流在电感型负载92中流动。具体而言，电流从地经第二二极管90b流到电感型负载92。在这种情况下，正向电流在第二二极管30b中流动。在正向电流在第二二极管30b中流动时，在第二二极管30b中产生固定损耗。在本实施例中，在点划线表示的电流流动时，向第二二极管30b的控制电极41输入具有低电平的控制信号。于是，减小了第二二极管30b中的固定损耗。 
在示为点划线的电流在电感型负载92中流动的情况下，在第一IGBT70a从断开状态切换到接通状态且第二IGBT70b从接通状态切换到断开状态时，利用电感型负载92中累积的能量使两点点划线表示的电流在电感型负载92中流动。具体而言，电流从电源经第一IGBT70a流到电感型负载92，电流从电源经第一IGBT70a和第二二极管30b流到地。在这种情况下， 反向电流在第二二极管30b中流动，此外，在时间t2施加与反向电流的时间变化成比例的浪涌电压。当反向电流在第二二极管30b中流动，且此外施加浪涌电压时，产生开关损耗。在本实施例中，如图16所示，当反向电流在第二二极管30b中流动并产生浪涌电压时，在时间t2前后向第二二极管30b的控制电极41中输入具有高电平的控制信号。于是，减小了第二二极管30b中的开关损耗。在过去预定时间之后，从电源经第一IGBT70a和第二二极管30b流到地的电流消失。在本实施例中，向第二二极管30b中输入具有高电平的控制信号，直到上述电流消失为止。具体而言，向第二二极管30b中输入具有高电平的控制信号，直到流经第二二极管30b的反向电流消失且浪涌电压消失。 
在这里，根据待输入到每个IGBT70a、70b中的驱动信号确定施加适应于每个二极管30a、30b的控制电极41、具有预定电压电平的控制信号的定时。如图14所示，向第一二极管30a的控制电极41输入具有高电平的控制信号的时间在第一IGBT70a从接通状态切换到断开状态且第二IGBT70b从断开状态切换到接通状态时的过渡时段中。换言之，该时间在将待输入第一IGBT70a中的驱动信号从高电平切换到低水平之后，在待输入第二IGBT70b的驱动信号从低电平切换到高电平之前。因此，根据将待施加到第一IGBT70a的驱动信号从高电平降低到低电平的定时确定向第一二极管30a的控制电极41中输入具有高电平的控制信号的定时。此外，如图16所示，向第二二极管30b的控制电极41中输入具有高电平的控制信号的时间在将待输入第一IGBT70a中的驱动信号从高电平切换到低电平之后，在待输入第二IGBT70b的驱动信号从低电平切换到高电平之前。因此，根据将待施加到第二IGBT70b的驱动信号从高电平降低到低电平的定时确定向第二二极管30b中输入具有高电平的控制信号的定时。 
在驱动信号的电压电平从高电平变为低电平时，根据本实施例的控制电路工作。该电路包括反转单元（未示出），用于反转每个IGBT70a、70b的驱动信号的电压电平；延迟单元（未示出），用于将反转单元的输出信号延迟预定时间；以及脉冲宽度调节单元（未示出），用于在预定时间段输出延迟单元的输出信号。 
将解释根据本实施例的半导体装置100的效果和功能。在正向电流在 二极管30中流动时产生固定损耗。在注入第一半导体层11中的少数载流子的量变大时，固定损耗减小。在反向电流在二极管30中流动时产生开关损耗。在少数载流子注入第一半导体层11的量（即累积量）变小时开关损耗减少。此外，在向控制电极41中输入负控制信号时，注入第一半导体层11中的少数载流子的量增加。在向控制电极41中输入正控制信号时，注入量减小。不过，在本实施例中，在正向电流在二极管30a、30b中流动时，向控制电极41中输入负控制信号。恰在反向电流在二极管30a、30b中流动之前，向控制电极41中输入正控制信号。于是，在正向电流流动时，少数载流子的注入量增加。此外，恰好在反向电流流动之前减少了累积在第一半导体层11中的少数载流子的累积量。于是，固定损耗和开关损耗都减小。 
在这里，例如，在驱动信号的频率高于预定值且图12所示半桥电路中每个IGBT70a、70b中的开/关频率高时，反向电流在每个二极管30a、30b中流动的发生次数增加。于是，开关损耗相对于二极管30a、30b中功率损耗的比例变得高于固定损耗与功率损耗之间的比例。另一方面，在驱动信号的频率低于预定值且每个IGBT70a、70b中的开/关频率低时，反向电流在每个二极管30a、30b中流动的发生次数减小。于是，固定损耗相对于二极管30a、30b中功率损耗的比例变得高于开关损耗与功率损耗之间的比例。因此，在驱动信号的频率高于预定值时，始终向控制电极41中输入正控制信号。于是，限制了开关损耗的增加，从而限制了功率损耗的增加，其中开关损耗相对于功率损耗的比例高于固定损耗。在驱动信号的频率低于预定值时，始终向控制电极41中输入负控制信号。于是，限制了固定损耗的增加，从而限制了功率损耗的增加，其中固定损耗相对于功率损耗的比例高于开关损耗。在这里，上述预定值表示开关损耗相对于功率损耗的比例等于固定损耗相对于功率损耗的比例的情况。在这种情况下，控制电路包括判断单元，用于判断驱动信号的频率高于还是低于预定值。 
已经解释了本发明的优选实施例。本发明不限于上述实施例。在本发明的范围之内可以应用各种修改。 
在每个实施例中，沟槽43沿着深度方向延伸，以相对于由深度方向和横向形成的平面形成条形图案。不过，沟槽43相对于深度方向和横向提供 的平面的形状不限于以上范例。例如，可以用网格方式布置多个环形的沟槽43。或者，可以以嵌套结构布置以控制电极41的形成区域41a的中心位置附近为中心的多个环形沟槽43。 
在每个实施例中，控制电极41为沟槽类型。不过，控制电极41的形状不限于以上范例。例如，控制电极41可以是平面类型的。 
在第二实施例中，温度传感器50基于PN结正向电压的温度特性检测温度。不过，温度传感器50不限于以上范例。例如，温度传感器50可以是热敏电阻器等。 
在第三实施例中，在半导体衬底10中形成IGBT70。不过，由驱动信号控制而开关的开关元件不限于IGBT70。例如，开关元件可以是MOSFET。在这种情况下，图8、11和12中所示的第六半导体层18具有N导电类型。 
在第四实施例中，图中未示出用于控制由两个半导体装置100a、100b提供的半桥的运行的电路。不过，用于控制根据第四实施例的半桥电路的运行的电路可以是例如图17所示的控制电路60。 
将参考图17到20解释控制电路60的构造和操作。图17是示出了控制电路的电路图。图18是示出了控制信号流经控制电路的时序图。图19是示出了施加到第一二极管的控制信号的时序图。图20是示出了施加到第二二极管的控制信号的时序图。 
在图17中，第一二极管30a的控制焊盘被示为水平条和附图标记42a。第二二极管30b的控制焊盘被示为水平条和附图标记42b。此外，为了简化解释，图17中未示出用于向第一IGBT70a中输入驱动信号的发生单元。 
控制电路60包括发生单元61、定时调节单元62、非门63和与门64。发生单元61产生具有脉冲波形的驱动信号，以预定周期切换驱动信号的电压电平。定时调节单元62使驱动信号延迟或提前预定时间。非门将驱动信号的极性反转，通过定时调节单元62调节驱动信号的定时。向与门64中输入驱动信号和来自非门63的输出信号。来自与门64的输出信号提供控制信号，其被输入每个二极管30a，30b的控制焊盘42a，42b。 
定时调节单元62包括用于将待输入到第二IGBT70b中的驱动信号延迟预定时间的第一定时调节单元62a以及用于将待输入到第二IGBT70b中的驱动信号提前预定时间的第二定时调节单元62b。非门63包括：第一非 门63a，用于反转驱动信号的极性，驱动信号的定时被第一定时调节单元62a延迟；以及第二非门63b，用于反转驱动信号的极性，所述驱动信号的定时由第二定时调节单元62b提前。与门64包括第一与门64a和第二与门64b。向第一与门64a中输入驱动信号和来自第一非门63a的输出信号。向第二与门64b中输入驱动信号和来自第二非门63b的输出信号。向控制焊盘42a输入第一与门64a的输出信号作为第一二极管30a的控制信号。向控制焊盘42b输入第二与门64b的输出信号作为第二二极管30b的控制信号。 
如图17所示，发生单元61和第二IGBT70b，发生单元61和第一与门64a的一个输入端子，发生单元61和第二与门64b的一个输入端子，分别经由缓冲器65和电阻器66彼此电耦合。发生单元61与第一与门64a的另一输入端子经由缓冲器65、第一定时调节单元62a和第一非门63a彼此电耦合。发生单元61与第二与门64b的另一输入端子经由缓冲器65、第二定时调节单元62b和第二非门63b彼此电耦合。第一与门64a的输出端子和第一二极管30a的控制焊盘42a彼此电耦合。第二与门64b的输出端子和第二二极管30b的控制焊盘42b彼此电耦合。 
在这里，第二IGBT70b具有栅电容。第二IGBT70b经由缓冲器65和电阻器66与发生单元61电耦合。于是，与恰好从发生单元61输出之后的驱动信号相比，待输入第二IGBT70b的驱动信号被延迟由第二IGBT70b的删电容和电阻器66确定的时间常数。向第二IGBT70b、第一与门64a的一个输入端子以及第二与门64b的一个输入端子中输入延迟的驱动信号。 
上述第一定时调节单元62a包括电阻等于电阻器66的电阻的第一电阻器67a以及电容大于第二IGBT70b的栅电容的第一电容器68a。第二定时调节单元62b包括电阻等于电阻器66的电阻的第二电阻器67b以及电容小于第二IGBT70b的栅电容的第二电容器68b。 
如图17所示，发生单元61和第一非门63a经由缓冲器65和第一定时调节单元62a彼此电耦合。与恰好从发生单元61输出之后的驱动信号相比，待输入到第一非门63a中的驱动信号被延迟由第一电容器68a和第一电阻器67a确定的时间常数。 
此外，如图17所示，发生单元61和第二非门63b经由缓冲器65和第 二定时调节单元62b彼此电耦合。于是，与恰好从发生单元61输出之后的驱动信号相比，待输入到第二非门63b中的驱动信号被延迟由第二电容器68b和第二电阻器67b确定的时间常数。于是，如上所述，由时间常数确定延迟。因此，可以增大电阻，而不是增大电容。在这种情况下，获得了同样效果。在本发明中，解释了电容的增加。 
如上所述，第一电容器68a的电容大于第二IGBT70b的栅电容。第二电容器68b的电容小于第二IGBT70b的栅电容。于是，与待输入到第二IGBT70b中的驱动信号相比，待输入第一非门63a中的驱动信号被延迟栅电容和第一电容器68a的电容之间的差异。此外，待输入第二非门63b中的驱动信号被提前栅电容和第二电容器68b的电容之间的差异。 
结果，驱动信号被输入第一与门64a的另一输入端子中，与待输入第二IGBT70b中的驱动信号（即待输入第一与门64a的一个输入端子中的驱动信号）相比，该驱动信号被延迟电容差异，且驱动信号的极性被第一非门63a反转。驱动信号被输入第二与门64b的另一输入端子中，与待输入第二IGBT70b中的驱动信号（即待输入第二与门64b的一个输入端子中的驱动信号）相比，该驱动信号被提前电容差异，且驱动信号的极性被第二非门63b反转。 
图18到20示出了来自与门64a、64b的上述驱动信号和输出信号（分别待输入到二极管30a、30b中的控制信号）。图18到20中的横轴表示时间，竖轴表示任意单位。脉冲1表示待输入到第一IGBT70a中的驱动信号，脉冲2表示待输入到第二IGBT70b、第一与门64a的一个输入端子和第二与门64b的一个输入端子中的驱动信号。脉冲3表示待输入第一与门64a的另一输入端子中的驱动信号，脉冲4表示待输入第二与门64b的另一输入端子中的驱动信号。脉冲23表示从第一与门64a输出的信号，即待输入到第一二极管30a的控制焊盘42a中的控制信号。脉冲24表示从第二与门64b输出的信号，即待输入到第二二极管30b的控制焊盘42b中的控制信号。在这里，脉冲23与图14所示的脉冲11对应，脉冲24与图16所示的脉冲22对应。 
图18和19中所示的时段t5表示脉冲3的延迟时间，脉冲3被从脉冲2延迟栅电容和第一电容器68a之间的电容差。图18和20中所示的时段 t6表示脉冲4的提前时间，脉冲4被从脉冲2提前栅电容和第二电容器68b之间的电容差。分别可以通过调节电容器68a、68b的电容来控制时段t5、t6。在本实施例中，时段t5等于时段t6。如图19所示，在时段t5期间，在第二IGBT70b中形成沟道，集电极电流开始流动。 
如图18和19所示，仅在脉冲2和脉冲3的电压电平都处在高电平时，脉冲23的电压电平才变为高电平。此外，如图18和20所示，仅在脉冲2和脉冲4的电压电平都处在高电平时，脉冲24的电压电平才变为高电平。 
在脉冲2的电压电平从低电平升高到高电平时，脉冲23的电压电平变为高电平。当第一IGBT70a处于断开状态且过渡时段（其中第二IGBT70b从断开状态切换到接通状态）开始时，输出具有高电平的控制信号。如第四实施例中所述，在电感型负载92存储能量且图13中被示为点划线的电流流动的情况下，在第二IGBT70b从断开状态切换到接通状态时，图13中被示为两点点划线的电流流动，反向电流在第一二极管30a中流动。另一方面，在本变型范例中，当过渡时段（其中第二IGBT70b从断开状态切换到接通状态）开始时，向第一二极管30a中输入具有高电平的控制信号。于是，在反向电流在第一二极管30a中流动之前，在反向电流在第一二极管30a中流动期间，向第一二极管30a中输入具有高电平的控制信号。因此，减小了第一二极管30a中的开关损耗。 
在这里，如图19所示，在除了过渡时段（其中，第二IGBT70b从断开状态切换到接通状态）之外的时段内，脉冲23的电压电平处于低电平。以上时段包括正向电流在第一二极管30a中流动的时段。在正向电流在第一二极管30a中流动时，向第一二极管30a的控制焊盘42a中输入具有低电平的控制信号。于是，注入第一二极管30a的第一半导体层11中的少数载流子的量增加，因此，减小了第一二极管30a中的固定损耗。 
在脉冲2的电压电平从高电平下降到低电平之前，在预定时间段t6，脉冲24的电压电平变为高电平。当第二IGBT70b处于接通状态且在过渡时段（其中第二IGBT70b从断开状态切换到接通状态）之前时，输出具有高电平的控制信号。如第四实施例中所述，在电感型负载92存储能量且图15中被示为点划线的电流流动的情况下，在第一IGBT70a从断开状态切换到接通状态时，图15中被示为两点点划线的电流流动，反向电流在第二二 极管30b中流动。另一方面，在本变型范例中，在过渡时段（其中第一IGBT70a从断开状态切换到接通状态）之前，向第二二极管30b中输入具有高电平的控制信号。于是，在反向电流在第二二极管30b中流动之前，向第二二极管30b中输入具有高电平的控制信号。因此，减小了第二二极管30b中的开关损耗。 
在这里，如图20所示，在除了过渡时段（其中，第一IGBT70a从断开状态切换到接通状态）之外的时段内，脉冲24的电压电平处于低电平。以上时段包括正向电流在第二二极管30b中流动的时段。在正向电流在第二二极管30b中流动时，向第二二极管30b的控制焊盘42b中输入具有低电平的控制信号。于是，注入第二二极管30b的第一半导体层11中的少数载流子的量增加，因此，减小了第二二极管30b中的固定损耗。 
在以上变型范例中，控制电路60基于发生单元61的驱动信号产生控制信号，用于向第二IGBT70b中输入驱动信号。不过，例如，如图21所示，控制电路60可以基于发生单元69的驱动信号产生控制信号，用于向第一IGBT70a中输入驱动信号。或者，例如，如图22所示，控制电路60可以基于发生单元69的驱动信号产生控制信号，用于向第一IGBT70a中输入驱动信号，并基于发生单元61的驱动信号产生控制信号，用于向第二IGBT70b中输入驱动信号。图21和22是示出了控制电路的变型范例的电路图。在图21中，为了简化说明，未示出发生单元61。 
在图22的变型范例中，每个电容器68a、68b的电容都大于每个IGBT70a、70b的栅电容，或小于每个IGBT70a、70b的栅电容。在每个电容器68a、68b的电容大于每个IGBT70a、70b的栅电容时，当过渡时段（其中第二IGBT70b从断开状态切换到接通状态）开始时，向第一二极管30a中输入具有高电平的控制信号。在过渡时段（其中第一IGBT70a从断开状态切换到接通状态）开始时，向第二二极管30b中输入具有高电平的控制信号。此外，在每个电容器68a、68b的电容小于每个IGBT70a、70b的栅电容时，在过渡时段（其中第二IGBT70b从断开状态切换到接通状态）之前，向第一二极管30a中输入具有高电平的控制信号。在过渡时段（其中第一IGBT70a从断开状态切换到接通状态）之前，向第二二极管30b中输入具有高电平的控制信号。 
（第五实施例） 
图23是示出了根据本实施例的具有IGBT的半导体装置结构的截面的截面图。将参考附图解释根据本实施例的具有IGBT的半导体装置。 
如图23所示，在根据本实施例的半导体装置中形成具有IGBT的单元区域和包围单元区域外周边的外周边区域。在P+导电类型的集电极层201的表面上形成FS层（即场停止层）202a，该层由具有高杂质浓度的N导电类型杂质层制成。此外，在FS层202a上形成N-导电类型漂移层202，漂移层的杂质浓度低于P+导电类型的集电极层201和FS层202a。不必包括FS层202a。不过，该装置包括FS层202a，以便改善击穿电压和固定损耗性能，并进一步通过限制耗尽层的扩展来控制要从衬底后侧注入的空穴的注入量。 
制备按所述顺序布置P+导电类型集电极层201、FS层202a和N-导电类型漂移层202的结构，从而例如，在用于提供N-导电类型漂移层202的N导电类型FZ衬底的表面部分中形成下文所述的元件结构，然后在抛光后侧之后注入N导电类型杂质和P导电类型杂质并进行热扩散，从而形成P+导电类型的集电极层201和FS层202a。或者，可以在用于提供P+导电类型集电极层201的P导电类型半导体衬底上以外延方式生长FS层202a和N-导电类型漂移层202。 
在N-导电类型漂移层202的表面部分中形成具有预定厚度的P导电类型基极区203。此外，形成多个沟槽204以穿透P导电类型基极区203并到达N-导电类型漂移层202。沟槽204将P导电类型基极区203分成多个部分。具体而言，以预定间距（预定间隔）布置沟槽204。沟槽204具有条形图案，从而沟槽204沿着图23中的深度方向（即垂直于画面的方向）彼此平行地延伸，或者具有环形结构，从而沟槽204彼此平行延伸并且每个沟槽204的顶部是弯曲的。在沟槽204具有环形结构时，每个沟槽204提供一个环，多个环提供了一组环，从而形成多环结构。于是，相邻的多环结构的纵向彼此平行。 
相邻沟槽204将P导电类型基极区203分成多个部分。基极区203各部分的一部分提供了P导电类型的沟道层203a，用于提供沟道区。在P导电类型沟道层203a的表面部分中形成N+导电类型发射极区205。 
N+导电类型的发射极区205的杂质浓度高于N-导电类型的漂移层202。发射极区205终止于P导电类型的基极区203中。此外，布置发射极区205以接触沟槽204的侧壁。具体而言，发射极区205沿着沟槽204的纵向延伸以具有条形。发射极区205终止于距沟槽204底部较浅一侧上。 
形成栅极绝缘膜206以覆盖每个沟槽204的内壁。在栅极绝缘膜206的表面中形成由掺杂多晶硅等制成的栅电极207。栅极绝缘膜206和栅电极207填充每个沟槽204。 
此外，在衬底的表面上形成绝缘膜208。在绝缘膜208上形成发射极电极209。发射极电极209经由形成于绝缘膜208中的接触孔208a与N+导电类型发射极区205和P导电类型沟道层203a电耦合。此外，在P+导电类型衬底201的后侧上形成集电极电极210，以便与P+导电类型衬底201电耦合。于是，形成了IGBT的基本结构。 
在本实施例中，在单元区域中的P+导电类型衬底201上形成多个沟槽211，在其中布置上述IGBT。每个沟槽211都被形成为穿透P+导电类型衬底201和FS层202a以到达N-导电类型漂移层202。布置沟槽211以具有条形图案，使得沟槽211彼此分开预定距离（例如，规则的间隔）。在沟槽211中嵌入栅极绝缘膜212和控制栅电极213，形成栅极绝缘膜212是为了覆盖每个沟槽211的内壁，控制栅电极213由掺杂多晶硅等制成并形成于栅极绝缘膜212的表面上。在本实施例中，控制栅电极213在另一截面图提供的地方彼此电耦合，并与外部元件耦合，从而可以控制控制栅电极213的电势。 
将解释根据本实施例的半导体装置的功能。 
首先，在装置处于断开状态时，不向栅电极7施加栅极电压。于是，未形成相对于P导电类型沟道层203a的反转层。因此，集电极和发射极之间的电流停止。然后，在向栅电极7施加栅极电压时，相对于P导电类型沟道层203a形成反转层，集电极和发射极之间的电流流动，从而装置接通。 
在以上操作中，在向控制栅电极213施加相对于集电极电压的正电压（例如电压V>0）时，该电压经由栅极绝缘膜212影响用于提供集电极区和FS层202a的P+导电类型衬底201。于是，情况朝着减少P+导电类型衬底201中的空穴并朝着在FS层202a中累积电子的方向前进。因此，在装置处 于接通状态时，要从P+导电类型衬底201注入N+导电类型发射极区205中的空穴注入量减小。具体而言，对于装置特性而言，尽管固定损耗增加了，但开关损耗减小了。 
另一方面，在向控制栅电极213施加相对于集电极电压的负电压（例如电压V<0）时，该电压经由栅极绝缘膜212影响用于提供集电极区和FS层202a的P+导电类型衬底201。于是，情况朝着在P+导电类型衬底201中累积空穴并朝着减少FS层202a中的电子的方向发展。因此，在装置处于接通状态时，要从P+导电类型衬底201注入N+导电类型发射极区5中的空穴注入量增加。具体而言，对于装置特性而言，尽管开关损耗增加了，但固定损耗减小了。 
如上所述，根据本实施例的半导体装置包括布置IGBT的单元区域中的控制栅电极213，用于调节提供集电极区的P+导电类型衬底201中的空穴量和FS层202a中的电子量。 
因此，在装置制造过程结束之后，半导体装置能够调节和优化固定损耗和开关损耗。此外，应用的设计者（即装置的用户）能够根据使用条件，例如驱动频率，通过控制施加到控制栅电极213的电压来设置最佳损耗。此外，不必为定制装置进行制造工艺的开发，这通常需要大量时间。开发是这样的：确定装置的制造条件，并通过反复试验重复评估应用。 
在装置工作期间驱动频率和温度随时间变化时，调节施加到控制栅电极213的电压，从而可以获得相对于频率和温度优化的装置性能（例如损耗特性和浪涌特性）。 
此外，除了通过调节施加到控制栅电极213的电压来优化固定损耗和开关损耗之外，还考虑到开关损耗和浪涌进行最佳控制。将如下解释最佳控制。 
至于IGBT的开关操作，在来自用于提供集电极区的P+导电类型衬底的空穴注入量小时，开关损耗是小的，因为在断开时空穴迅速被清除。不过，电压浪涌很大，因为电势是迅速变化的。 
另一方面，在来自用于提供集电极区的P+导电类型衬底的空穴注入量大时，开关损耗是大的，因为在断开时清除空穴要花很多时间。不过，电压浪涌很小，因为电势是适度变化的。 
在开关操作方面，电压浪涌和损耗的温度特性如下：（1）尽管在温度升高时由开关操作导致的电压浪涌减小，但在温度升高时开关损耗增加；（2）尽管在温度降低时由开关操作导致的电压浪涌增大，但在温度降低时开关损耗减小。 
因此，在由于温度高而无需关注电压浪涌时，向控制栅电极213施加相对于集电极电压而言的正电压，有效得限制损耗。在由于温度低而无需关注损耗时，向控制栅电极213施加相对于集电极电压而言的负电压，从而有效地限制电压浪涌。于是，获得了根据环境温度的最佳性能。 
（第六实施例） 
在本实施例中，改变了根据第五实施例的半导体装置中控制栅电极213的结构。其他特征类似于第五实施例。于是，将仅解释与第五实施例不同的特征。 
图24是根据本实施例的具有IGBT的半导体装置的截面图。如图所示，其中布置控制栅电极213的沟槽211的深度比第五实施例中的浅。具体而言，沟槽211仅穿透P+导电类型衬底201，并不穿透FS层202a。这种结构与第五实施例不同。 
在以上结构中，难以基于施加到控制栅电极213的电压加以控制，从而减少以及累积FS层202a中的电子。不过，类似于第五实施例，可以控制P+导电类型衬底201中的空穴量。此外，用于改善击穿电压的FS层202a可以是平坦的。于是，有效地改善了装置的击穿电压，此外，可以控制来自P+导电类型衬底201的少数载流子的注入量。 
（第七实施例） 
在本实施例中，围绕单元区域的外周边区域还包括根据第五和第六实施例的半导体装置中的控制栅电极213。其他特征类似于第五实施例。于是，将仅解释与第五实施例不同的特征。 
图25是示出了根据本实施例的具有IGBT的半导体装置的截面结构和线路结构的截面图。如图所示，单元区域包括类似于根据第五实施例的结构的IGBT。在N导电类型漂移层202的表面部分中形成P导电类型扩散层220。层220围绕单元区域的外周边，比p导电类型基极区203更深。此外，在外周边区域中形成具有多环结构的P导电类型保护环层221以便围绕P 导电类型扩散层220的外周边。每个P导电类型保护环层221都经由绝缘膜208中形成的接触孔208b与外周边电极222电耦合。布置外周边电极222以对应于P导电类型保护环层221。外周边电极222彼此电分离。外周边电极222具有多环结构，类似于P导电保护环层221。 
在N-导电类型漂移层202的表面部分中形成N+导电类型层223，以围绕P导电类型保护环层221。在N+导电类型层223上形成电极224。于是，形成了等势环（即EQR）结构。保护膜225覆盖外周边区域中未电耦合的地方。于是，制备了外周边区域的基本结构。 
在这里，隔着绝缘膜8在p导电类型扩散层220上形成掺杂多晶硅层230。掺杂多晶硅层230用于将每个栅电极207与外部元件电耦合。具体而言，多晶硅层230与每个栅电极207电耦合，此外，经由绝缘膜208中形成的接触孔208c与栅极焊盘231电耦合。焊线232焊接到栅极焊盘231，从而将栅电极207与外部元件电耦合。 
在半导体装置的后侧上，在具有上述基本结构的外周边区域中，形成类似于单元区域结构的沟槽211。此外，外周边区域的结构是这样的：在沟槽211中布置栅极绝缘膜212和控制栅电极213。外周边区域中的控制栅电极213在不同截面提供的地方与单元区域中的控制栅电极213电耦合。从外周边区域向单元区域中的控制栅电极213和外周边区域中的控制栅电极213施加电压。在单元区域中，形成用于电流流经集电极电极和发射极电极的电流通道。 
具体而言，在单元区域中，集电极电极210经由焊料233与引线框架234电耦合。在外周边区域中，布置外周边后侧电极237，通过绝缘膜235和保护膜236与集电极电极210绝缘并隔离。形成于单元区域和外周边区域中的每个控制栅电极213经由绝缘膜235中形成的掺杂多晶硅层238与外周边后侧电极237电耦合。外周边后侧电极237经由焊料239与引线框架240电耦合，从而向单元区域和外周边区域中形成的每个控制栅电极213施加电压。 
在这里，发射极电极209经由焊料241连接到引线框架242。电流经由与集电极电极210电耦合的焊料233和引线框架234，以及与发射极电极209电耦合的焊料241和引线框架242，在集电极电极和发射极电极之间流 动。 
于是，还在外周边区域中形成控制栅电极213。此外，该装置的结构如下：在外周边区域中实现与单元区域和外周边区域中布置的每个控制栅电极213的电耦合。 
在这里，在图25中，解释了如下结构：具有嵌入其中的控制栅电极213的沟槽211穿透FS层202a并到达N-导电类型漂移层202，类似于第五实施例。或者，可以将根据本实施例的结构应用于该构造，使得沟槽211不穿透FS层202a，类似于第六实施例。 
（第八实施例） 
在本实施例中，类似于第七实施例，控制栅电极213设置于外周边区域中。用于在控制栅电极213和外部元件之间进行电耦合的线路结构与第七实施例不同。其他特征类似于第七实施例。于是，将仅解释与第七实施例不同的特征。 
图26是示出了根据本实施例的具有IGBT的半导体装置的截面结构和线路结构的截面图。如本图所示，不仅在单元区域上，而且在外周边区域上形成集电极电极210、焊料233和引线框架234。用于在控制栅电极213和外部元件之间进行电耦合的线路结构包括通孔250、绝缘膜251、布线层252和焊盘253。外周边区域中的通孔250穿透N-导电类型的漂移层202，使孔250连接到沟槽211。形成绝缘膜251以覆盖通孔250的内壁。布线层252嵌入于通孔250中并由多晶硅等制成。焊盘253经由绝缘膜208中形成的接触孔208c与布线层252电耦合。焊线254连接到焊盘253。外部元件经由布线层252、焊盘253和焊线254向控制栅电极213施加预定电压。 
通孔250的位置可以是任意的。优选在与集电极区具有相同电势的位置形成通孔250，以避免电势干扰或电势差导致的绝缘击穿。例如，对于分立装置而言，如图26中所示，可以在外周边区域外部形成外周边抵抗结构（outer periphery withstand structure）的位置形成通孔250。在这里，尽管示出了分立装置作为范例，但可以将根据本实施例的结构应用于具有内置IC的开关装置。 
于是，经由通孔250将布线层252引出到半导体装置的表面侧，从而可以在表面侧上进行控制栅电极213和外部元件之间的电连接。 
在图26中，解释了如下结构：具有嵌入其中的控制栅电极213的沟槽211穿透FS层202a并到达N-导电类型漂移层202。可以将根据本实施例的结构应用于该结构，使得沟槽211不穿透FS层202a，类似于第六实施例。 
（第九实施例） 
在本实施例中，类似于第七和第八实施例，控制栅电极213设置于外周边区域中。单元区域中控制栅电极213之间的间距与外周边区域中的不同，这与第七和第八实施例不同。其他特征类似于第七和第八实施例。将仅解释与第七和第八实施例不同的特征。 
图27是示出了根据本实施例的具有IGBT的半导体装置的截面结构和线路结构的截面图。如本图所示，与根据第七实施例的结构相比，其中设置控制栅电极213的单元区域中相邻沟槽204之间的间距（距离）与外周边区域的不同。具体而言，外周边区域的距离比单元区域的距离窄。 
单元区域中相邻沟槽204之间的距离与外周边区域中的不同，使得从单元区域中P+导电类型衬底201注入的少数载流子的量与同一芯片中外周边区域中的不同。 
例如，在断开时清除少数载流子时，来自单元区域周围的外周边区域的大量少数载流子可能聚集在单元区域的外端，使得装置击穿。 
不过，在根据本实施例的结构中，外周边区域中控制栅电极213的布置密度高于单元区域。于是，在向控制栅电极213施加相对于集电极区而言的正电压时，与从单元区域注入的少数载流子的量相比，注入外周边区域中的少数载流子的量受到限制。因此，限制了由单元区域外端的载流子浓度导致的装置击穿。 
在这里，已经解释了相邻控制栅电极213之间的距离相对于根据第七实施例的结构不同的情况。根据第八实施例的结构可以具有相同的结构。 
（第十实施例） 
在本实施例中，类似于第七实施例，控制栅电极213设置于外周边区域中。独立地控制形成于单元区域中的控制栅电极213的一部分的电势和形成于外周边区域中的控制栅电极213的另一部分的电势，这与第七实施例不同。其他特征类似于第七实施例。将仅解释与第七实施例不同的特征。 
图28是示出了根据本实施例具有IGBT的半导体装置的截面结构和线 路结构的截面图。如本图所示，布置在单元区域中的控制栅电极213的一部分213a与外周边区域后侧上的外周边后侧电极237a耦合，布置于外周边区域中的控制栅电极213的另一部分213b与另一外周边后侧电极237b耦合。单元区域中的控制栅电极213a未连接到外周边区域中的控制栅电极213b，使得它们彼此绝缘并分隔。 
具体而言，在外周边区域中，外周边后侧电极273a、273b由绝缘膜235和保护膜236彼此绝缘并分隔。外周边后侧电极237a、237b分别经由形成于绝缘膜235中的掺杂多晶硅层238、238b与焊料239a、239b和引线框架240a、240b电耦合。于是，布置于单元区域中的控制栅电极213a和布置于外周边区域中的控制栅电极213b分别与不同的引线框架240a、240b电耦合。分别可以向布置于不同区域中的控制栅电极213a、213b施加不同电压。 
如上所述，在本实施例中，可以分别向布置于单元区域和外周边区域中的控制栅电极213a、213b施加不同电压。 
在以上结构中，在相对于施加到集电极区的集电极电压施加到单元区域中控制栅电极213a的电压高于相对于施加到集电极区的集电极电压施加到外周边区域中控制栅电极213b的电压时，要注入外周边区域中的少数载流子的量小于要从单元区域注入的少数载流子的量。因此，限制了由单元区域外端的载流子浓度导致的装置击穿。 
在本实施例中，与根据第七实施例的结构相比，布置于单元区域和外周边区域中的控制栅电极213a、213b分别与不同电极电耦合。或者，根据第八实施例的结构可以具有相同结构。在这种情况下，可以在半导体装置的表面侧上收回与控制栅电极213a、213b电耦合的线路。或者，可以在表面侧上仅收回线路之一。 
（第十一实施例） 
在本实施例中，部分改变了根据第五到第十实施例的半导体装置的装置结构。其他特征类似于第五到第十实施例。将仅解释与第五到第十实施例不同的特征。 
图29是示出了根据本实施例的具有IGBT的半导体装置的截面结构和线路结构的截面图。如本图所示，在根据本实施例的半导体装置中，在FS层202a和N-导电类型漂移层202之间布置P导电类型层260，从而形成在 集电极侧具有沟槽栅极结构的P沟道型MOSFET。 
在以上结构中，类似于以上实施例，控制了从后侧的空穴注入。具体而言，在向控制栅电极213施加相对于集电极电压而言的负电压时，FS层202a被反转，从而开始或增加少数载流子的注入。在向控制栅电极213施加正电压时，停止或减少注入少数载流子。 
于是，即使在根据本实施例的具有沟槽栅极结构的P沟道型MOSFET布置于半导体装置后侧上时，也获得了类似于以上实施例的效果。 
（其他实施例） 
在第五到第十实施例中，装置包括FS层202a。可以将根据以上实施例的结构应用于一种结构，使得该装置不包括FS层202a，即，N-导电类型漂移层202直接形成于P+导电类型衬底201的表面上。在这种情况下，沟槽211可以穿透P+导电类型衬底201。或者，沟槽211的深度可以比P导电类型衬底201的厚度更浅，沟槽211的底部可以设置于P+导电类型衬底201中。 
在以上第五到第十实施例中，发射极电极209、集电极电极210、栅极焊盘231以及外周边后侧电极237、273a、237b与外部元件的电连接特征之一包括焊线、焊料和引线框架的组合。或者，可以通过诸如导电膏方法的其他方式提供电连接特征。 
作为范例解释N沟道型IGBT，其中第一导电类型为P导电类型，第二导电类型为N导电类型。可以将本发明应用于P沟道型IGBT，其每部分的导电类型是相反的。 
以上公开具有以下方面。 
根据本公开的第一方面，一种半导体装置包括：半导体衬底，包括具有第一导电类型的第一半导体层，以及至少一个具有第二导电类型且形成于所述第一半导体层的第一表面的表面部分中的第二半导体层；包括第一电极和第二电极的二极管；控制焊盘；与所述控制焊盘电耦合的控制电极；以及绝缘构件。在第一半导体层的第二表面上形成第一电极。在所述第一半导体层的第一表面上形成第二电极。电流在第一电极和第二电极之间流动。控制焊盘布置于所述第一半导体层的第一表面上，所述焊盘输入控制信号，用于控制注入所述第一半导体层中的载流子的量。绝缘构件在控制 电极和第二电极之间以及控制电极和半导体衬底之间绝缘。 
在所述第一导电类型为N导电类型，所述第二导电类型为P导电类型时，所述第一半导体层是具有N导电类型的阴极层，所述第二半导体层是具有P导电类型的阳极层。将作为范例解释以上情况的效果和功能。在这种情况下，第一半导体层中的少数载流子为空穴，多数载流子是电子。第二半导体层中的少数载流子为电子，第二半导体层中的多数载流子为空穴。 
在以上装置中，控制电极形成于所述第一半导体层的一个主表面上。经由控制焊盘向控制电极中输入控制信号，用于控制流入所述第一半导体层中的少数载流子的注入量。于是，在向控制电极中输入正或负控制信号时，调节流入所述第一半导体层中的少数载流子的注入量。在向控制电极中输入正控制信号时，电子累积在所述第二半导体层经由所述绝缘构件面对所述控制电极的区域（定义为面对区域）中，使得空穴浓度减小。换言之，所述面对区域的杂质浓度变得明显较低。于是，减少了从面对区域（即第二半导体层）向第一半导体层注入的少数载流子的注入量。此外，减少了累积在第一半导体层中的少数载流子的累积量。于是，开关损耗减小。此外，在向控制电极中输入负控制信号时，空穴在面对区域中累积，使得空穴浓度增大。换言之，所述面对区域的杂质浓度变得明显较高。于是，增加了从面对区域（即第二半导体层）向第一半导体层注入的少数载流子的注入量，从而减小了固定损耗。于是，在根据本发明的半导体装置中，即使在制成半导体装置之后，该半导体装置也能够通过利用控制信号加以控制来灵活调节固定损耗和开关损耗。 
或者，所述半导体装置还可以包括：用于检测半导体衬底温度的温度传感器。基于温度传感器的输出信号确定控制信号的极性和幅度。在半导体衬底（即二极管）处于低温状态下时，流入用于提供二极管的第一半导体层中的少数载流子的注入量（即累积量）增加。因此，反向电流增大，开关损耗增加。另一方面，在半导体衬底（即二极管）处于高温状态下时，半导体衬底的电阻增大，流入第二半导体层的少数载流子的注入量减小。于是，正向电流减小，固定损耗增加。不过，在以上装置中，根据用于检测半导体装置温度的温度传感器的输出信号确定控制信号的极性和幅度。因此，在二极管处于低温状态下时，向控制电极输入正控制信号，使开关 损耗的增加受到限制。相反，在二极管处于高温状态时，向控制电极中输入负控制信号，使固定损耗的增加受到限制。 
或者，所述半导体装置还可以包括：用于根据电压电平被切换的驱动信号控制开和关的开关元件。二极管与开关元件串联耦合。基于驱动信号的频率确定控制信号的极性和幅度。通常，在开关元件开和关时，反向电流在二极管中流动，在驱动信号的一些频率范围中可能发生流动困难。例如，在驱动信号的频率高于预定值且开关元件的开/关频率高时，反向电流在二极管中流动的发生次数增加。于是，开关损耗相对于二极管中功率损耗的比例变得高于固定损耗相对于功率损耗之间的比例。另一方面，在驱动信号的频率低于预定值且开关元件中的开/关频率低时，反向电流在二极管中流动的发生次数减小。于是，固定损耗相对于二极管中功率损耗的比例变得高于开关损耗相对于功率损耗之间的比例。不过，在以上装置中，根据用于控制开关元件开和关的控制信号频率确定控制信号的极性和幅度。因此，在驱动信号的频率高于预定值时，向控制电极中输入正控制信号。于是，限制了开关损耗的增加，从而限制了功率损耗的增加，其中开关损耗相对于功率损耗的比例高于固定损耗。在驱动信号的频率低于预定值时，向控制电极中输入负控制信号。于是，限制了固定损耗的增加，从而限制了功率损耗的增加，其中固定损耗相对于功率损耗的比例高于开关损耗。在这里，上述预定值表示开关损耗相对于功率损耗的比例等于固定损耗相对于功率损耗的比例的情况下的频率。 
或者，所述半导体装置还可以包括：用于根据电压电平被切换的驱动信号控制开和关的开关元件。二极管与开关元件串联耦合，基于正向电流流经二极管的定时以及将流经二极管的电流从正向电流切换到反向电流的定时确定控制信号的极性。在正向电流在二极管中流动时产生固定损耗。在注入第一半导体层中的少数载流子量变大时，固定损耗减小。在反向电流在二极管中流动时产生开关损耗。在第一半导体层中的少数载流子的累积量变小时，开关损耗减小。不过，在以上装置中，基于正向电流流经二极管的定时和将流经二极管的电流从正向电流切换到反向电流的定时确定控制信号的极性。因此，在正向电流在二极管中流动时，向控制电极中输入负控制信号，使得注入第一半导体层中的少数载流子的量增加。于是， 固定损耗减小。此外，在将流经二极管的电流从正向电流切换到反向电流时，向控制电极中输入正控制信号，使得少数载流子在第一半导体层中的累积量减少。于是，开关损耗减小。 
或者，所述半导体装置还可以包括：用于根据电压电平被切换的驱动信号控制开和关的开关元件，其中所述二极管与所述开关元件串联耦合；用于产生驱动信号的驱动信号发生单元；用于使所述驱动信号延迟或提前预定时间的定时调节单元；用于反转所述驱动信号极性的非门，由所述定时调节单元调节所述驱动信号的定时；以及用于输入驱动信号和来自非门的输出信号的与门。控制信号是来自与门的输出信号。例如，在定时调节单元工作以将驱动信号延迟预定时间时，准备待输入开关元件中的驱动信号和一个信号，使得驱动信号被延迟预定时间，极性被非门反转并输入与门中。结果，由于驱动信号延迟了预定时间，所以同时向与门中输入了具有等于高电平的驱动信号的电压电平的信号（即高信号）和非门的高电平信号。此外，同时向与门中输入具有等于低电平的驱动信号的电压电平的信号（即低信号）和非门的低信号。在定时调节单元工作以将驱动信号提前预定时间时，准备待输入开关元件中的驱动信号和一个信号，使得驱动信号被提前预定时间，极性被非门反转并输入与门中。结果，由于驱动信号提前了预定时间，所以同时向与门中输入了驱动信号的高信号和非门的高电平信号。此外，同时向与门中输入驱动信号的低信号和非门的低信号。与门仅在两个输入信号为高信号时输出高信号。因此，在同时向与门中输入驱动信号的高信号和非门的高信号时，与门输出高信号。与门的输出信号对应于待输入到二极管中的控制信号。在控制信号为正时（即，在电压电平为高电平时），要累积在第一半导体层中的少数载流子的累积量减少。因此，在释放第一半导体层中累积的少数载流子之前（即，在反向电流在二极管中流动之前），在与门输出高信号时，开关损耗减小。在定时调节单元工作以将驱动信号延迟预定时间的情况下，同时向与门中输入驱动信号的高信号和非门的高信号时的起始，即，在与门输出高信号且向二极管中输入正控制信号时的起始，是驱动信号的电压电平升高到高电平的时候。这个时间对应于开关元件从断开状态切换到接通状态的过渡时段的起始。例如，在开关元件处于断开状态时，正向电流流经二极管。在开关元件从 断开状态切换到接通状态并向二极管施加反向偏压时，在开关元件从断开状态切换到接通状态的时刻，反向电流开始在二极管中流动。如上所述，在定时调节单元工作以将驱动信号延迟预定时间时，向二极管中输入正控制信号时的起始对应于开关元件从断开状态切换到接通状态的过渡时段的起始。这是在反向电流在二极管中流动之前。由于在反向电流在二极管中流动之前减少了第一半导体层中累积的少数载流子的累积量，所以减小了开关损耗。在定时调节单元工作以将驱动信号提前预定时间的情况下，同时向与门中输入驱动信号的高信号和非门的高信号时的起始，即，向二极管中输入正控制信号时的起始，在驱动信号的电压电平下降到低电平之前的预定时间。这在开关元件从接通状态切换到断开状态的过渡时段之前。例如，在开关元件处于接通状态的情况下，在正向电流在二极管中流动且开关元件从接通状态切换到断开状态时，向二极管施加反向偏压。在这种情况下，在开关元件从接通状态切换到断开状态时，反向电流开始流入二极管中。如上所述，在定时调节单元工作以将驱动信号提前预定时间时，向二极管中输入正控制信号时的起始在开关元件从接通状态切换到断开状态的过渡时段之前。这是在反向电流在二极管中流动之前。于是，在反向电流在二极管中流动之前，减少了第一半导体层中累积的少数载流子的累积量。于是，开关损耗减小。在这里，在两个输入信号都不是高信号时，与门输出低信号。因此，在未同时向与门中输入驱动信号的高信号和非门的高信号时，与门输出低信号。如上所述，与门的输出信号对应于待输入到二极管中的控制信号。在控制信号为负时（即，在电压电平为低电平时），要注入到第一半导体层中的少数载流子的注入量增加。因此，在正向电流在二极管中流动时，与门输出低信号，从而减小了固定损耗。如上所述，在定时调节单元工作以将驱动信号延迟预定时间，开关元件从断开状态切换到接通状态，且反向电流在二极管中流动时，向二极管中输入正控制信号时的起始对应于开关元件从断开状态切换到接通状态的过渡时段的起始。于是，在正向电流在二极管中流动时，与门输出低信号。于是，增加了向第一半导体层注入的少数载流子的注入量，从而减小了固定损耗。此外，在定时调节单元工作以将驱动信号提前预定时间，开关元件从接通状态切换到断开状态，且反向电流在二极管中流动时，向二极管中输入正控 制信号时的起始在开关元件从接通状态切换到断开状态的过渡时段之前。于是，由于在正向电流在二极管中流动时与门输出低信号，要注入第一半导体层中的少数载流子的注入量增加，因此减少了固定损耗。 
或者，开关元件可以包括布置于电源侧的第一开关元件和布置于地侧的第二开关元件，在电源和地之间第二开关元件与第一开关元件串联耦合。二极管可以包括反并联耦合到第一开关元件的第一二极管以及反并联耦合到第二开关元件的第二二极管。开关元件和二极管提供逆变电路的至少一部分。将电感型负载耦合到第一开关元件和第二开关元件之间的连接点。逆变电路向电感型负载施加交变的信号。定时调节单元包括第一定时调节单元和第二定时调节单元。第一定时调节单元将待输入到第一开关元件或第二开关元件中的驱动信号延迟预定时间。第二定时调节单元将待输入到第一开关元件或第二开关元件中的驱动信号提前预定时间。非门包括第一非门和第二非门。第一非门将驱动信号的极性反转，通过第一定时调节单元延迟其定时。第二非门将驱动信号的极性反转，通过第二定时调节单元提前其定时。与门包括第一与门和第二与门，向第一与门中输入驱动信号和来自第一非门的输出信号，向第二与门中输入驱动信号和来自第二非门的输出信号。待输入到第一二极管的控制焊盘中的控制信号是第一与门的输出信号。待输入到第二二极管的控制焊盘中的控制信号是第二与门的输出信号。 
或者，第一定时调节单元可以包括第一电阻器和第一电容器，第一电容器的静电电容大于第一开关元件或第二开关元件的栅极电容，第二定时调节单元可以包括第二电阻器和第二电容器，第二电容器的静电电容小于第一开关元件或第二开关元件的栅极电容。 
或者，开关元件可以包括布置于电源侧的第一开关元件和布置于地侧的第二开关元件，在电源和地之间第二开关元件与第一开关元件串联耦合。二极管可以包括反并联耦合到第一开关元件的第一二极管以及反并联耦合到第二开关元件的第二二极管。开关元件和二极管提供逆变电路的至少一部分，用于向电感型负载施加交变信号，电感型负载耦合到第一开关元件和第二开关元件之间的连接点。驱动信号发生单元包括用于向第一开关元件中输入第一驱动信号的第一驱动信号发生单元以及用于向第二开关元件 输入第二驱动信号的第二驱动信号发生单元，所述第二驱动信号发生单元的极性与所述第一驱动信号发生单元相反。定时调节单元包括用于将第一驱动信号延迟预定时间的第一定时调节单元以及用于将第二驱动信号延迟预定时间的第二定时调节单元。非门包括：第一非门，用于反转第一驱动信号的极性，驱动信号的定时被第一定时调节单元延迟；以及第二非门，用于反转第二驱动信号的极性，其定时由第二定时调节单元延迟。与门包括第一与门和第二与门，向第一与门中输入驱动信号和来自非门的输出信号，向第二与门中输入驱动信号和来自第二非门的输出信号。待输入到第一二极管的控制焊盘中的控制信号是第一与门的输出信号。待输入到第二二极管的控制焊盘中的控制信号是第二与门的输出信号。 
此外，第一定时调节单元可以包括第一电阻器和第一电容器，第一电容器的静电电容大于第二开关元件的栅极电容，第二定时调节单元可以包括第二电阻器和第二电容器，第二电容器的静电电容大于第二开关元件的栅极电容。 
或者，开关元件可以包括布置于电源侧的第一开关元件和布置于地侧的第二开关元件，在电源和地之间第二开关元件与第一开关元件串联耦合。二极管可以包括反并联耦合到第一开关元件的第一二极管以及反并联耦合到第二开关元件的第二二极管。开关元件和二极管提供逆变电路的至少一部分，用于向电感型负载施加交变信号，电感型负载耦合到第一开关元件和第二开关元件之间的连接点。驱动信号发生单元可以包括用于向第一开关元件中输入第一驱动信号的第一驱动信号发生单元以及用于向第二开关元件输入第二驱动信号的第二驱动信号发生单元，所述第二驱动信号发生单元的极性与所述第一驱动信号发生单元相反。定时调节单元可以包括用于将第一驱动信号提前预定时间的第一定时调节单元以及用于将第二驱动信号提前预定时间的第二定时调节单元。非门可以包括：第一非门，用于反转第一驱动信号的极性，第一驱动信号的定时被第一定时调节单元提前；以及第二非门，用于反转第二驱动信号的极性，其定时由第二定时调节单元提前。与门可以包括第一与门和第二与门，向第一与门中输入驱动信号和来自非门的输出信号，向第二与门中输入驱动信号和来自第二非门的输出信号。待输入到第一二极管的控制焊盘中的控制信号是第一与门的输出 信号。待输入到第二二极管的控制焊盘中的控制信号是第二与门的输出信号。 
或者，第一定时调节单元可以包括第一电阻器和第一电容器，第一电容器的静电电容小于第二开关元件的栅极电容，第二定时调节单元可以包括第二电阻器和第二电容器，第二电容器的静电电容小于第二开关元件的栅极电容。 
或者，第二电极可以隔着绝缘膜与控制焊盘相邻。隔着绝缘构件在第二电极和第一半导体层的第一表面之间的多个位置形成控制电极。控制电极的形成密度从控制电极形成区域的中心到周边不断变高。在向二极管施加正向偏压以从第二半导体层向第一半导体层中注入少数载流子且正向电流在二极管中流动的情况下，释放施加到二极管的正向偏压。于是，第一半导体层中累积的载流子流入第二半导体层中。具体而言，反向电流在第一电极和第二电极之间流动。在这种情况下，如以上装置中所述，在第二电极隔着绝缘膜与控制焊盘相邻时，累积在第一半导体层接近第二电极和绝缘膜的部分中的少数载流子可能集中在第二电极和绝缘膜之间的接触部分并流经该接触部分。在这种情况下，接触部分可能被击穿。不过，在以上装置中，控制电极的形成密度从控制电极形成区域的中心位置到周边而不断变高。因此，在向控制电极中输入正控制信号时，累积在第一半导体层中的少数载流子的浓度分布从形成区域中心到周边而不断变低。具体而言，累积在第一半导体层中接近第二电极和绝缘膜的一部分中的少数载流子的累积量被减少到小于形成区域的中心中的累积量。于是，反向电流的量减小，限制了接触部分的击穿。 
或者，第二电极可以隔着绝缘膜与控制焊盘相邻。隔着绝缘构件在第二电极和第一半导体层的第一表面之间的多个位置形成控制电极，形成控制电极的密度从控制电极的形成区域的中心到周边不断变低。于是，在向控制电极中输入负控制信号时，第一半导体层中累积的少数载流子的浓度分布从形成区域的中心到周边不断变低。 
或者，可以将半导体衬底分成其中形成二极管的第一形成区域，其中形成开关元件的第二形成区域，所述开关元件进行控制以根据电压电平受切换的驱动信号进行开和关。在第二形成区域的第二半导体层中形成具有 第一导电类型的第三半导体层以及用于在第三半导体层和第二半导体层之间施加驱动信号的栅电极，第一形成区域与第二形成区域相邻。在开关元件处于断开状态且反向电流在二极管中流动时，反向电流的一部分流入开关元件中，因此，开关元件可能出现故障。不过，在以上装置中，二极管和开关元件形成于半导体衬底中，其中形成二极管的第一形成区域与其中形成开关元件的第二形成区域相邻。在这种情况下，在开关元件处于断开状态且流经二极管的电流从正向电流切换到反向电流时，向控制电极施加正控制信号，从而减少第一半导体层中累积的少数载流子的累积量。于是，反向电流的量减小，因此，流入开关元件中的反向电流的量减小，限制了开关元件的故障。此外，在开关元件和二极管形成于同一半导体层中时，通常将用于提供开关元件和二极管的每个半导体层的杂质浓度确定为适于开关元件的浓度。因此，在以上装置中，出现了这样的问题：未将每个半导体层的杂质浓度确定为适于二极管的浓度。不过，根据本发明的半导体装置包括控制器，用于调节少数载流子的注入量。因此，在调节待输入到控制电极中的控制信号时，明显将第二半导体层的杂质浓度控制为适于二极管的浓度。例如，在向控制电极施加正控制信号时，第二半导体层的杂质浓度明显变低。在向控制电极施加负控制信号时，第二半导体层的杂质浓度明显变高。 
或者，可以在第一半导体层的第一表面上形成沟槽。沟槽的内壁由第一绝缘膜覆盖。第一绝缘膜提供凹部，用导电构件填充凹部。利用第二绝缘膜密封凹部开口的一部分。绝缘构件由第一绝缘膜和第二绝缘膜构成。由导电构件提供控制电极。 
根据本公开的第二方面，一种半导体装置包括：具有第一导电类型的集电极层；具有第二导电类型且布置于集电极层上的漂移层；具有第一导电类型且形成于单元区域中的漂移层上的基极区；沿着作为纵向的一个方向延伸并被形成为穿透基极区以到达漂移区的第一沟槽，从而将基极区分成多个部分；具有第二导电类型且形成于基极区的所分成的多个部分的至少一部分上以接触基极区中第一沟槽侧壁的发射极区；形成于第一沟槽内表面上的栅极绝缘膜；形成于第一沟槽中的栅极绝缘膜上的栅电极；与发射极区电耦合的发射极电极，以及形成于集电极层后侧上的集电极电极； 形成于集电极层与漂移层相反的后侧上的第二沟槽；形成于第二沟槽内表面上的栅极绝缘膜；以及形成于第二沟槽中的栅极绝缘膜上的控制栅电极。集电极层、漂移层、基极区、沟槽、发射极区、栅极绝缘膜、栅电极和集电极电极提供了绝缘栅型半导体装置。 
于是，在布置绝缘栅型半导体装置的单元区域中形成用于控制集电极层中载流子量的控制栅电极。因此，即使在装置制造过程结束之后，半导体装置也能够调节和优化固定损耗和开关损耗。 
或者，第二沟槽可以穿透集电极层。 
或者，可以在集电极层和漂移层之间布置具有第二导电类型的场停止层，场停止层的杂质浓度高于漂移层。 
或者，第二沟槽可以不仅穿透集电极层而且穿透场停止层。于是，由于后侧上的沟槽穿透FS层，所以控制栅电极能够调节FS层中的载流子量。 
或者，第一导电类型层可以形成于场停止层和漂移层之间。沟槽中的集电极层、场停止层、第一导电类型层和控制栅电极提供了后侧上的沟槽栅极结构MOSFET。 
或者，第二沟槽可以不穿透场停止层。 
或者，所述半导体装置还可以包括：具有围绕单元区域的外周边击穿电压结构的外周边区域。后侧上的沟槽、形成于沟槽内表面上的栅极绝缘膜和控制栅电极布置于外周边区域中。于是，还在外周边区域中形成控制栅电极。在外周边区域中实现布置于单元区域中的控制栅电极和布置于外周边区域中的控制栅电极之间的电连接。 
或者，单元区域中的控制栅电极和外周边区域中的控制栅电极中的每个控制栅电极可以与外周边区域中形成的外周边电极电耦合。 
或者，单元区域中的控制栅电极和外周边区域中的控制栅电极中的每个控制栅电极可以与布置于形成为穿透外周边区域中的漂移层的通孔中的布线层电耦合。将控制栅电极从后侧收回到与后侧相反的前侧。 
或者，形成于外周边区域中的相邻控制栅电极之间的距离可以比形成于单元区域中的相邻控制栅电极之间的距离窄。在这种情况下，在外周边区域中的控制栅电极的形成密度高于单元区域中的控制栅电极的形成密度。于是，例如，在与集电极区对应的集电极层具有P导电类型，且向控 制栅电极施加相对于集电极区而言的正电压时，注入外周边区域中的少数载流子量被限制成小于将从单元区域注入的少数载流子的量。因此，限制了由单元区域末端部分的载流子浓度导致的装置击穿。 
或者，形成于单元区域中的控制栅电极的第一部分可以与形成于外周边区域中的控制栅电极的第二部分电分隔。第一部分和第二部分分别与个体电极电耦合。在这种情况下，控制形成于单元区域中的控制栅电极的一部分和形成于外周边区域中的控制栅电极的另一部分以分别具有不同电势。 
尽管上文已经描述了范例实施例，但要理解本发明不限于范例实施例和构造。本发明旨在覆盖各种修改和等效方案。此外，尽管所述各种组合和构造是示范性的，但是其他包括更多、更少元件或者仅包括单个元件的组合和构造也处于本发明的精神和范围内。 

Claims (11)

1.一种半导体装置，包括：
具有第一导电类型的集电极层（201）；
具有第二导电类型且布置于所述集电极层（201）上的漂移层（202）；
具有所述第一导电类型且形成于单元区域中的所述漂移层（202）上的基极区（203）；
第一沟槽（204），所述第一沟槽（204）沿着作为纵向的一个方向延伸并被形成为穿透所述基极区（203）并且到达所述漂移区（202），从而将所述基极区（203）分成多个部分；
发射极区（205），所述发射极区（205）具有所述第二导电类型且形成于所述基极区（203）的所分成的多个部分的至少一部分以接触所述基极区（203）中的所述第一沟槽（204）的侧壁；
形成于所述第一沟槽（204）的内表面上的栅极绝缘膜（206）；
形成于所述第一沟槽（204）中的栅极绝缘膜（206）上的栅电极（207）；
与所述发射极区（205）电耦合的发射极电极（209）、以及形成于所述集电极层（201）的后侧上的集电极电极（210）；
形成于所述集电极层（201）与所述漂移层（202）相反的后侧上的第二沟槽（211）；
形成于所述第二沟槽（211）的内表面上的栅极绝缘膜（212）；以及
形成于所述第二沟槽（211）中的栅极绝缘膜（212）上的控制栅电极（213），
其中所述集电极层（201）、所述漂移层（202）、所述基极区（203）、所述沟槽（204）、所述发射极区（205）、所述栅极绝缘膜（206）、所述栅电极（207）和所述集电极电极（210）提供了绝缘栅型半导体装置。
2.根据权利要求1所述的半导体装置，其中所述第二沟槽（211）穿透所述集电极层（201）。
3.根据权利要求1所述的半导体装置，其中在所述集电极层（201）和所述漂移层（202）之间布置具有所述第二导电类型的场停止层（202a），所述场停止层（202a）比所述漂移层（202）的杂质浓度高。
4.根据权利要求3所述的半导体装置，
其中所述第二沟槽（211）不仅穿透所述集电极层（201），而且穿透所述场停止层（202a）。
5.根据权利要求4所述的半导体装置，
其中在所述场停止层（202a）和所述漂移层（202）之间形成第一导电类型层（260），并且
其中所述集电极层（201）、所述场停止层（202a）、所述第一导电类型层（260）和所述沟槽（211）中的所述控制栅电极（213）在所述后侧上提供了沟槽栅极结构MOSFET。
6.根据权利要求3所述的半导体装置，
其中所述第二沟槽（211）不穿透所述场停止层（202a）。
7.根据权利要求1-6中的任一项所述的半导体装置，还包括：
具有围绕所述单元区域的外周边击穿电压结构的外周边区域，
其中所述后侧上的所述沟槽（211）、形成于所述沟槽（211）的内表面上的栅极绝缘膜（212）和所述控制栅电极（213）布置于所述外周边区域中。
8.根据权利要求7所述的半导体装置，
其中所述单元区域中的控制栅电极（213）和所述外周边区域中的控制栅电极（213）中的每个控制栅电极与形成于所述外周边区域中的外周边电极（237）电耦合。
9.根据权利要求7所述的半导体装置，
其中所述单元区域中的控制栅电极（213）和所述外周边区域中的控制栅电极（213）中的每个控制栅电极与布线层（252）电耦合，所述布线层布置于形成为穿透所述外周边区域中的漂移层（202）的通孔（250）中，
其中将所述控制栅电极（213）从所述后侧收回到与所述后侧相反的前侧。
10.根据权利要求7所述的半导体装置，
其中，形成于所述外周边区域中的相邻控制栅电极（213b）之间的距离比形成于所述单元区域中的相邻控制栅电极（213a）之间的距离窄。
11.根据权利要求7所述的半导体装置，
其中，形成于所述单元区域中的控制栅电极（213）的第一部分（213a）与形成于所述外周边区域中的控制栅电极的第二部分（213b）电隔离，并且
其中所述第一部分（213a）和所述第二部分（213b）分别与个体电极（37a，37b）电耦合。
CN2013102792250A 2009-06-29 2010-05-17 半导体装置 Pending CN103383956A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009153958 2009-06-29
JP2009-153958 2009-06-29
JP2010108608A JP5333342B2 (ja) 2009-06-29 2010-05-10 半導体装置
JP2010-108608 2010-05-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080004054.5A Division CN102272932B (zh) 2009-06-29 2010-05-17 半导体装置

Publications (1)

Publication Number Publication Date
CN103383956A true CN103383956A (zh) 2013-11-06

Family

ID=43410681

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080004054.5A Active CN102272932B (zh) 2009-06-29 2010-05-17 半导体装置
CN2013102792250A Pending CN103383956A (zh) 2009-06-29 2010-05-17 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080004054.5A Active CN102272932B (zh) 2009-06-29 2010-05-17 半导体装置

Country Status (5)

Country Link
US (1) US8421184B2 (zh)
JP (1) JP5333342B2 (zh)
CN (2) CN102272932B (zh)
DE (1) DE112010002754B4 (zh)
WO (1) WO2011001588A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161529A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件
CN105161530A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件
CN105161520A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 一种采用沟槽场效应实现自适应场截止技术的器件结构

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010046997A1 (ja) * 2008-10-24 2012-03-15 株式会社アドバンテスト 電子デバイスおよび製造方法
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5751125B2 (ja) * 2011-10-20 2015-07-22 株式会社デンソー 半導体装置
CZ304368B6 (cs) 2011-11-28 2014-04-02 Zentiva, K.S. Směsný solvát tiotropium bromidu a způsob jeho přípravy
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
JP5812027B2 (ja) 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置
US9105470B2 (en) 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
JP2014229794A (ja) * 2013-05-23 2014-12-08 トヨタ自動車株式会社 Ｉｇｂｔ
US9590616B2 (en) 2013-07-10 2017-03-07 Denso Corporation Drive control device
US9960165B2 (en) 2013-11-05 2018-05-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
US9818837B2 (en) * 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6413965B2 (ja) * 2015-07-20 2018-10-31 株式会社デンソー 半導体装置
JP6601086B2 (ja) * 2015-09-16 2019-11-06 富士電機株式会社 半導体装置及びその製造方法
JP6073531B1 (ja) * 2016-02-05 2017-02-01 三菱電機株式会社 アンテナ装置
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
US10446545B2 (en) * 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
WO2019143733A1 (en) 2018-01-16 2019-07-25 Ipower Semiconductor Self-aligned and robust igbt devices
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
JP7210342B2 (ja) 2019-03-18 2023-01-23 株式会社東芝 半導体装置
US11101375B2 (en) 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
PT115583B (pt) 2019-06-17 2022-05-02 Hovione Farm S A Processo contínuo para a preparação de medicamentos anticolinérgicos
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
JP7454454B2 (ja) 2020-06-18 2024-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN114600252A (zh) * 2020-06-18 2022-06-07 丹尼克斯半导体有限公司 具有受控阳极注入的逆导型igbt
JP7330154B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
WO2023176932A1 (ja) * 2022-03-18 2023-09-21 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190835A (ja) * 1992-01-16 1993-07-30 Toyo Electric Mfg Co Ltd Ｍｏｓアノードショート補助ゲート構造を有する半導体素子
US5329142A (en) * 1991-08-08 1994-07-12 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
JPH0888349A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 電力用半導体素子
DE19750827A1 (de) * 1997-11-17 1999-05-20 Asea Brown Boveri Leistungshalbleiterbauelement mit Emitterinjektionssteuerung
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN101060133A (zh) * 2006-03-16 2007-10-24 三洋电机株式会社 半导体装置及其制造方法
US20080135870A1 (en) * 2006-11-02 2008-06-12 Sanyo Electric Co., Ltd. Semiconductor Device and Method of Manufacturing the Same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693485B2 (ja) 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US5381026A (en) 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JP3297060B2 (ja) * 1990-09-17 2002-07-02 株式会社東芝 絶縁ゲート型サイリスタ
DE4438896A1 (de) 1994-10-31 1996-05-02 Abb Management Ag Halbleiterdiode mit Elektronenspender
US5714775A (en) 1995-04-20 1998-02-03 Kabushiki Kaisha Toshiba Power semiconductor device
JPH098301A (ja) * 1995-04-20 1997-01-10 Toshiba Corp 電力用半導体装置
JP3491049B2 (ja) 1995-10-11 2004-01-26 富士電機ホールディングス株式会社 整流素子およびその駆動方法
JP3779401B2 (ja) * 1996-11-29 2006-05-31 株式会社東芝 ダイオードの駆動方法
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3405649B2 (ja) * 1996-12-05 2003-05-12 株式会社東芝 半導体装置
JP3356644B2 (ja) 1997-03-17 2002-12-16 株式会社東芝 半導体整流装置の駆動方法
JP4198251B2 (ja) 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4479052B2 (ja) 2000-05-09 2010-06-09 富士電機システムズ株式会社 半導体装置
JP5070668B2 (ja) 2001-09-20 2012-11-14 富士電機株式会社 半導体装置
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP2004134712A (ja) 2002-10-15 2004-04-30 Naoetsu Electronics Co Ltd 半導体接合ウエハの製造方法
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
DE10308313B4 (de) * 2003-02-26 2010-08-19 Siemens Ag Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
JP2004363327A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP4815885B2 (ja) 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5098264B2 (ja) * 2006-09-21 2012-12-12 株式会社デンソー Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置
US8281158B2 (en) * 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
US8860129B2 (en) 2007-05-30 2014-10-14 Rohm Co., Ltd. Semiconductor device
JP4240140B1 (ja) * 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
US20090096027A1 (en) 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
JP2009153958A (ja) 2007-12-27 2009-07-16 Masayoshi Sudo ラドン・遠赤外線放射シート及びその製造方法
EP2251904B1 (en) * 2008-02-14 2019-01-16 Toyota Jidosha Kabushiki Kaisha Driving method for reverse conducting semiconductor element, semiconductor device, and feeding device
JP5535465B2 (ja) 2008-10-28 2014-07-02 Ｎｅｃエナジーデバイス株式会社 非水電解液二次電池
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329142A (en) * 1991-08-08 1994-07-12 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
JPH05190835A (ja) * 1992-01-16 1993-07-30 Toyo Electric Mfg Co Ltd Ｍｏｓアノードショート補助ゲート構造を有する半導体素子
JPH0888349A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 電力用半導体素子
DE19750827A1 (de) * 1997-11-17 1999-05-20 Asea Brown Boveri Leistungshalbleiterbauelement mit Emitterinjektionssteuerung
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
CN101060133A (zh) * 2006-03-16 2007-10-24 三洋电机株式会社 半导体装置及其制造方法
US20080135870A1 (en) * 2006-11-02 2008-06-12 Sanyo Electric Co., Ltd. Semiconductor Device and Method of Manufacturing the Same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161529A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件
CN105161530A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件
CN105161520A (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN105161520B (zh) * 2015-08-21 2018-05-18 中国东方电气集团有限公司 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN105161529B (zh) * 2015-08-21 2018-05-18 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件
CN105161530B (zh) * 2015-08-21 2018-05-18 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件

Also Published As

Publication number Publication date
CN102272932A (zh) 2011-12-07
US20110285427A1 (en) 2011-11-24
DE112010002754B4 (de) 2022-10-27
JP2011029600A (ja) 2011-02-10
JP5333342B2 (ja) 2013-11-06
WO2011001588A1 (ja) 2011-01-06
CN102272932B (zh) 2014-01-29
DE112010002754T5 (de) 2013-01-24
US8421184B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN102272932B (zh) 半导体装置
CN101728386B (zh) 具有位于同一衬底上的igbt和fwd的半导体器件
US9634130B2 (en) Semiconductor device
CN104051534B (zh) 垂直dmos晶体管
CN101499473B (zh) 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
Treu et al. Strategic considerations for unipolar SiC switch options: JFET vs. MOSFET
CN104377238B (zh) 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法
US20180323294A1 (en) Semiconductor apparatus
US5852559A (en) Power application circuits utilizing bidirectional insulated gate bipolar transistor
CN107293579A (zh) 一种具有低导通压降的超结igbt
KR100900562B1 (ko) 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
JPWO2002058160A1 (ja) 半導体装置
CN107195678B (zh) 一种载流子存储增强的超结igbt
CN103311300B (zh) 电荷补偿半导体器件
CN110400840A (zh) 一种抑制电压回折现象的rc-ligbt器件
CN109888007A (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN1953203A (zh) 高耐压半导体开关元件及使用其的开关电源装置
CN105609487A (zh) 半导体器件和绝缘栅双极晶体管
JPH07169868A (ja) 少なくとも１個のバイポーラ・パワーデバイスを有する回路パターン及びその作動方法
CN106328647A (zh) 高速的沟槽mos器件及其制造方法
CN103594503A (zh) 具有浮结结构的igbt
CN107134488A (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN103594504A (zh) 具有半超结结构的igbt
CN206134681U (zh) 高速的沟槽mos器件
CN109742139A (zh) 一种基于ligbt的单栅控制电压电流采样器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131106