CN105161529B - 具有自适应性的场截止电压控制型功率器件 - Google Patents

具有自适应性的场截止电压控制型功率器件 Download PDF

Info

Publication number
CN105161529B
CN105161529B CN201510516410.6A CN201510516410A CN105161529B CN 105161529 B CN105161529 B CN 105161529B CN 201510516410 A CN201510516410 A CN 201510516410A CN 105161529 B CN105161529 B CN 105161529B
Authority
CN
China
Prior art keywords
groove
substrate
type
power device
type power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516410.6A
Other languages
English (en)
Other versions
CN105161529A (zh
Inventor
胡强
蒋兴莉
孔梓玮
王思亮
张世勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongfang Electric Corp
Original Assignee
Dongfang Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongfang Electric Corp filed Critical Dongfang Electric Corp
Priority to CN201510516410.6A priority Critical patent/CN105161529B/zh
Publication of CN105161529A publication Critical patent/CN105161529A/zh
Application granted granted Critical
Publication of CN105161529B publication Critical patent/CN105161529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7398Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件领域,具体为具有自适应性的场截止电压控制型功率器件,包括金属导电层,所述金属导电层的一侧设置有衬底,所述衬底上设置有多个沟槽,所述衬底的一侧设置有电压控制型功率器件的正面结构,沟槽一侧的金属导电层上设置有电位V端;所述金属导电层与衬底之间还有背面重掺杂区,各沟槽内设置有沟槽导电填充物,在所述沟槽的侧壁和沟槽底部设置有绝缘层,各沟槽之间形成感应电荷浓度增强区。本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。

Description

具有自适应性的场截止电压控制型功率器件
技术领域
本发明涉及半导体器件领域,具体为具有自适应性的场截止电压控制型功率器件。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor, IGBT)是电压控制型功率器件的一种,具有高耐压、低导通压降、低开关损耗及高工作频率等优点,广泛应用于工业、信息、新能源、医学、交通、军事和航空领域。
为了在更薄的芯片上实现更高的耐压,场截止型IGBT(Field stop IGBT, FS-IGBT)应运而生。它利用N型场截止层使得电场分布由三角形分布转为类梯形分布,减小了器件的厚度,大幅降低了器件的导通压降和损耗。传统的FS-IGBT的场截止层是通过在器件衬底的背面进行高浓度掺杂来实现的。这种掺杂过程通常通过扩散或者注入加高温来实现。这种方法存在两个缺点,一是扩散深度有限,二是含高温过程。如磷在硅中扩散7微米,约需要在1150摄氏度的高温下扩散400分钟,这对器件的其他结构会产生严重的影响,并且对工艺产生很大的限制。
许多专家和学者均致力于改善上述问题,通过不同的杂质选择,在更低的温度下实现更深的高浓度掺杂,如在n型硅中选择硒代替磷元素作为n型掺杂,因为硒比磷具有更大的扩散系数;又如利用质子注入,因为质子质量小,注入深度更大等。但上述方法始终没能摆脱掺杂的方法,并未从根本上解决问题。
现有专利号申请号为CN201310534273.X,公开日为2015.05.06,名称为“场截止绝缘栅双极晶体管的制备方法”的发明专利,其技术方案为:提供N型衬底作为场截止层;将所述衬底的一面作为正面,外延制备出N型的漂移区;在所述漂移区内和所述漂移区上制备出场截止绝缘栅双极晶体管的正面结构;将所述衬底的背面减薄;在所述衬底的背面注入P型杂质,并进行退火处理;进行背面金属化处理形成背面金属集电极。
上述专利提出了一种不同于传统掺杂法的场截止层制作方案,直接由衬底材料作为场截止层,不需要通过注入推阱的方式获得场截止层,避免了掺杂法中高温过程对正面结构的影响。但是,这种方案需要外延技术制备N型漂移区,在需要耐压继续增大时,外延就需要继续加厚,材料成本大幅度增加。
发明内容
针对上述问题,本发明提出一种不需要传统的掺杂方法,也不涉及外延技术,仅通过结构设计即可形成场截止层的具有自适应性的场截止电压控制型功率器件。
本发明的具体方案如下:
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层,所述金属导电层的一侧设置有衬底,所述衬底上设置有多个沟槽,所述衬底的一侧设置有电压控制型功率器件的正面结构,沟槽一侧的金属导电层上设置有电位V端;所述金属导电层与衬底之间还有背面重掺杂区,各沟槽内设置有沟槽导电填充物,在所述沟槽的侧壁和沟槽底部设置有绝缘层,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区。各感应电荷浓度增强区的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区的数量。相互连接的感应电荷浓度增强区是指各感应电荷浓度增强区的一端相互连通。
所述电压控制型功率器件的正面结构包括IGBT或VDMOS。具体指的是本专利所述电压控制型功率器件可以是IGBT,也可以是VDMOS(垂直双扩散MOS,vertical doublediffused MOS)。这两种器件的正面结构中都包含有栅极,且二者的栅极均可以采用平面栅结构,也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT,采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样,采用平面栅结构的VDMOS称为平面栅VDMOS,采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
所述电位V端为背面电极,衬底为N型时,电位V端加正偏压;衬底为P型时,电位V端加负偏压。
电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。
所述衬底包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底的导电类型为P型或者N型。
所述金属导电层包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。
所述沟槽导电填充物包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。
所述绝缘层包括氧化硅、氮化硅、氧化钽或氧化锆。
当器件为N型衬底的IGBT时,背面重掺杂区为P型掺杂,为P型衬底的IGBT时,背面重掺杂区为N型掺杂;当器件为N型衬底的VDMOS时,背面重掺杂区为N型掺杂,为P型衬底的VDMOS时,背面重掺杂区为P型掺杂。
各感应电荷浓度增强区的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区的宽度。
所述沟槽的截面为梯形或矩形,沟槽底部为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本发明的优点在于:
1、本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。
2、本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。
3、本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
附图说明
图1为实施例1的结构图,具有自适应场截止层的平面栅IGBT。
图2为实施例2的结构图,具有自适应场截止层的平面栅VDMOS。
图3为场截止层中沟槽截面形貌示意图。
图4为场截止层中沟槽之间的载流子浓度分布示意图。
图5为实施例3的结构图,具有自适应场截止层的沟槽栅IGBT。
图6为实施例3的电场变化图。
图7是实施例4的结构图,衬底为P型的具有自适应场截止层的沟槽栅IGBT。
附图中:100是衬底,101是金属导电层,102是沟槽导电填充物,103是绝缘层,104是感应电荷浓度增强区,105是电压控制型功率器件的正面结构,106是背面重掺杂区,1031是沟槽底部。
具体实施方式
实施例1
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有电压控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。相互连接的感应电荷浓度增强区104是指各感应电荷浓度增强区104的一端相互连通。
本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例2
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有电压控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电压控制型功率器件的正面结构105包括IGBT或VDMOS。具体指的是本专利所述电压控制型功率器件可以是IGBT,也可以是VDMOS。这两种器件的正面结构中都包含有栅极,且二者的栅极均可以采用平面栅结构,也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT,采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样,采用平面栅结构的VDMOS称为平面栅VDMOS,采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
所述电位V端为背面电极,衬底100为N型时,电位V端加正偏压;衬底100为P型时,电位V端加负偏压。电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
当器件为N型衬底的IGBT时,背面重掺杂区106为P型掺杂,为P型衬底的IGBT时,背面重掺杂区106为N型掺杂;当器件为N型衬底的VDMOS时,背面重掺杂区106为N型掺杂,为P型衬底的VDMOS时,背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形或矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为0.5um-3um,沟槽底部1031宽度为0.5um-3um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例3
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有电压控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电压控制型功率器件的正面结构105包括IGBT或VDMOS。具体指的是本专利所述电压控制型功率器件可以是IGBT,也可以是VDMOS。这两种器件的正面结构中都包含有栅极,且二者的栅极均可以采用平面栅结构,也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT,采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样,采用平面栅结构的VDMOS称为平面栅VDMOS,采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
所述电位V端为背面电极,衬底100为N型时,电位V端加正偏压;衬底100为P型时,电位V端加负偏压。电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
当器件为N型衬底的IGBT时,背面重掺杂区106为P型掺杂,为P型衬底的IGBT时,背面重掺杂区106为N型掺杂;当器件为N型衬底的VDMOS时,背面重掺杂区106为N型掺杂,为P型衬底的VDMOS时,背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为3um,沟槽底部1031宽度为0.5um,沟槽间隔为1.5um,沟槽深度为2um。
本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例4
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有电压控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电压控制型功率器件的正面结构105包括IGBT或VDMOS。具体指的是本专利所述电压控制型功率器件可以是IGBT,也可以是VDMOS。这两种器件的正面结构中都包含有栅极,且二者的栅极均可以采用平面栅结构,也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT,采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样,采用平面栅结构的VDMOS称为平面栅VDMOS,采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
所述电位V端为背面电极,衬底100为N型时,电位V端加正偏压;衬底100为P型时,电位V端加负偏压。电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
当器件为N型衬底的IGBT时,背面重掺杂区106为P型掺杂,为P型衬底的IGBT时,背面重掺杂区106为N型掺杂;当器件为N型衬底的VDMOS时,背面重掺杂区106为N型掺杂,为P型衬底的VDMOS时,背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为矩形,沟槽底部1031为直线或弧线,沟槽开口宽度为3.0um,沟槽底部1031宽度为3.0um,沟槽间隔为0.5um,沟槽深度为20um。
本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例5
具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层101,所述金属导电层101的一侧设置有衬底100,所述衬底100上设置有多个沟槽,所述衬底100的一侧设置有电压控制型功率器件的正面结构105,沟槽一侧的金属导电层101上设置有电位V端;所述金属导电层101与衬底100之间还有背面重掺杂区106,各沟槽内设置有沟槽导电填充物102,在所述沟槽的侧壁和沟槽底部1031设置有绝缘层103,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,各感应电荷浓度增强区104的宽度分别为a1、a2、…、an,其中n代表感应电荷浓度增强区104的数量。
电压控制型功率器件的正面结构105包括IGBT或VDMOS。具体指的是本专利所述电压控制型功率器件可以是IGBT,也可以是VDMOS。这两种器件的正面结构中都包含有栅极,且二者的栅极均可以采用平面栅结构,也可以采用沟槽栅结构。采用平面栅结构的IGBT称为平面栅IGBT,采用沟槽栅结构的IGBT称为沟槽栅IGBT。同样,采用平面栅结构的VDMOS称为平面栅VDMOS,采用沟槽栅结构的VDMOS称为沟槽栅VDMOS。
所述电位V端为背面电极,衬底100为N型时,电位V端加正偏压;衬底100为P型时,电位V端加负偏压。电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。所述衬底100包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底100的导电类型为P型或者N型。所述金属导电层101包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述沟槽导电填充物102包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金。这里的合金具体是指以上述材料为基的合金。所述绝缘层103包括氧化硅、氮化硅、氧化钽或氧化锆。
当器件为N型衬底的IGBT时,背面重掺杂区106为P型掺杂,为P型衬底的IGBT时,背面重掺杂区106为N型掺杂;当器件为N型衬底的VDMOS时,背面重掺杂区106为N型掺杂,为P型衬底的VDMOS时,背面重掺杂区106为P型掺杂。各感应电荷浓度增强区104的宽度全部相同、部分相同或全部不同。各沟槽之间的间距即为感应电荷浓度增强区104的宽度。
所述沟槽的截面为梯形,沟槽底部1031为直线或弧线,沟槽开口宽度为1.2um,沟槽底部1031宽度为0.8um,沟槽间隔为1.0um,沟槽深度为14um。
本发明完全通过器件结构设计来实现场截止,彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点。本发明所述器件的背面工艺与沟槽栅结构的功率器件的正面工艺一致,与现行IGBT和MOS工艺兼容,不涉及外延技术,成本较低。本发明中所述器件的场截止功能是通过沟槽的场效应来实现的,因此该效应具有随电场增强而增强的自适应特性。
实施例6
具有自适应的场截止电压控制型功率器件,结构如图1所示:
衬底为N型衬底,材质可为硅、碳化硅、氮化镓、砷化镓、金刚石中的一种,本实施例中为N型硅衬底。本实施例中,具有自适应的场截止电压控制型功率器件是具有自适应场截止层的平面栅IGBT,可以用本领域技术人员习知的平面栅型非穿通IGBT(Non-Punch-Though IGBT, NPT-IGBT)的正面工艺制备其电压控制型功率器件的正面结构105。背面注入P型杂质并进行退火,形成P+背面重掺杂区106,后续进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,沟槽之间A-A’和B-B’的载流子浓度分布如图4所示。
沟槽为周期排布,即沟槽之间的间距全部相同,沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-20um。
实施例7
本实施例中,具有自适应的场截止电压控制型功率器件是具有自适应场截止层的平面栅VDMOS,可以用本领域技术人员习知的平面栅VDMOS的正面工艺制备其正面结构。背面注入N型杂质并进行退火,形成N+背面重掺杂区106,后续进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的高浓度电荷区104,沟槽之间A-A’和B-B’的载流子浓度分布如图4所示。
本实施例中,衬底为N型硅衬底,沟槽为非周期排布,即沟槽之间的间距部分相同或全部不同。沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1um,沟槽间隔为0.5um-1.5um,沟槽深度为5um-15um。
实施例8
本实施例中,具有自适应的场截止电压控制型功率器件是具有自适应场截止层的沟槽栅IGBT,结构如图5所示。
可以用本领域技术人员习知的沟槽栅NPT-IGBT的正面工艺制备其正面结构。衬底为N型硅衬底,掺杂浓度8e13,厚度110um;正面沟槽深度5.0um,多晶宽度0.9um,沟槽宽度1.0um,元胞宽度9.5um;N+有源区磷掺杂峰值1e20,深度0.54um;氧化层厚度1000 Å;N型多晶硅均匀磷掺杂5e18;P体区硼掺杂峰值1e17,宽度4um,深度2.63um。
背面注入P型杂质并进行退火,形成P+集电区,继而进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的高浓度电荷区。背面沟槽为周期分布,沟槽宽度为1um,沟槽深度为15um,间隔为1.0um。沟槽内填充多晶,多晶宽度0.9um。
本实施例中具有自适应场截止层的沟槽栅IGBT的电场变化如图6所示,场截止效果明显。该器件击穿电压为1200V,比相同结构下不具备场截止层的沟槽栅IGBT器件的击穿电压高出430V。
实施例9
具有自适应的场截止电压控制型功率器件,结构如图7所示:
衬底为P型衬底,材质可为硅、碳化硅、氮化镓、砷化镓、金刚石中的一种,本实施例中为P型硅衬底。本实施例中,具有自适应的场截止电压控制型功率器件是具有自适应场截止层的沟槽栅IGBT,可以用本领域技术人员习知的沟槽栅型NPT-IGBT的正面工艺制备电压控制型功率器件的正面结构105。背面注入N型杂质并进行退火,形成N+背面重掺杂区106,后续进行沟槽制备,利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区104,沟槽之间的载流子浓度分布如图4所示。
沟槽为非周期排布,即沟槽之间的间距部分相同或全部不同。沟槽截面形貌为矩形,沟槽底部1031为直线,沟槽宽度为1.5um,沟槽间隔为0.5um-1.5um,沟槽深度为2um-10um。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。附图中C表示集电极,G表示栅极,E表示发射极,P+表示P型重掺杂,P-表示P型轻掺杂,N+表示N型重掺杂,N-表示N型轻掺杂。这些都是半导体器件领域的专业简写符号。 N为N型中等掺杂。

Claims (5)

1.具有自适应性的场截止电压控制型功率器件,其特征在于:包括金属导电层(101),所述金属导电层(101)的一侧设置有衬底(100),所述衬底(100)上设置有多个沟槽,所述衬底(100)的一侧设置有电压控制型功率器件的正面结构(105),沟槽一侧的金属导电层(101)上设置有电位V端;所述金属导电层(101)与衬底(100)之间还有背面重掺杂区(106),各沟槽内设置有沟槽导电填充物(102),在所述沟槽的侧壁和沟槽底部(1031)设置有绝缘层(103),利用沟槽将器件背面电势引入器件内部,在沟槽之间形成相互连接的感应电荷浓度增强区(104);
所述电压控制型功率器件的正面结构(105)包括IGBT或VDMOS;
所述电位V端为背面电极,衬底(100)为N型时,电位V端加正偏压;衬底(100)为P型时,电位V端加负偏压;
所述衬底(100)包括硅、碳化硅、氮化镓、砷化镓或金刚石,所述衬底(100)的导电类型为P型或者N型;
所述金属导电层(101)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;所述沟槽导电填充物(102)包括多晶硅、铝、银、铜、钛、镍、钼、金或其合金;
所述绝缘层(103)包括氧化硅、氮化硅、氧化钽或氧化锆。
2.根据权利要求1所述的具有自适应性的场截止电压控制型功率器件,其特征在于:电压控制型功率器件为IGBT时,电位V端称为集电极,电压控制型功率器件为VDMOS时,电位V端称为漏极。
3.根据权利要求2所述的具有自适应性的场截止电压控制型功率器件,其特征在于:当器件为N型衬底(100)的IGBT时,背面重掺杂区(106)为P型掺杂,为P型衬底(100)的IGBT时,背面重掺杂区(106)为N型掺杂;当器件为N型衬底(100)的VDMOS时,背面重掺杂区(106)为N型掺杂,为P型衬底(100)的VDMOS时,背面重掺杂区(106)为P型掺杂。
4.根据权利要求1-3任意一项所述的具有自适应性的场截止电压控制型功率器件,其特征在于:各感应电荷浓度增强区(104)的宽度全部相同、部分相同或全部不同。
5.根据权利要求1-3任意一项所述的具有自适应性的场截止电压控制型功率器件,其特征在于:所述沟槽的截面为梯形或矩形,沟槽底部(1031)为直线或弧线,沟槽开口宽度为0.5µm -3µm ,沟槽底部(1031)宽度为0.5µm -3µm ,沟槽间隔为0.5µm -1.5µm ,沟槽深度为2µm -20µm 。
CN201510516410.6A 2015-08-21 2015-08-21 具有自适应性的场截止电压控制型功率器件 Active CN105161529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510516410.6A CN105161529B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电压控制型功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510516410.6A CN105161529B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电压控制型功率器件

Publications (2)

Publication Number Publication Date
CN105161529A CN105161529A (zh) 2015-12-16
CN105161529B true CN105161529B (zh) 2018-05-18

Family

ID=54802343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516410.6A Active CN105161529B (zh) 2015-08-21 2015-08-21 具有自适应性的场截止电压控制型功率器件

Country Status (1)

Country Link
CN (1) CN105161529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546948B1 (en) * 2018-09-11 2020-01-28 Semiconductor Components Industries, Llc Electronic device including an insulated gate bipolar transistor having a field-stop region and a process of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN204834629U (zh) * 2015-08-21 2015-12-02 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383956A (zh) * 2009-06-29 2013-11-06 株式会社电装 半导体装置
CN204834629U (zh) * 2015-08-21 2015-12-02 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件

Also Published As

Publication number Publication date
CN105161529A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN104051540B (zh) 超级结器件及其制造方法
CN103456769B (zh) 具有沟槽结构的半导体器件
CN102299180B (zh) 包含单元区和具有高击穿电压结构的外围区的半导体器件
DE112013001487T5 (de) Halbleitervorrichtung
EP1792335A2 (en) Semiconductor devices and methods of manufacture thereof
CN108701617B (zh) 用于制造半导体装置的方法
TW201248851A (en) New and improved edge termination configurations for high voltage semiconductor power devices
CN108461537A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN114005877A (zh) 一种超薄超结igbt器件及制备方法
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN204130542U (zh) 功率半导体器件
CN103681817B (zh) Igbt器件及其制作方法
CN102129997A (zh) N型超结vdmos中p型柱的形成方法
CN204834629U (zh) 具有自适应性的场截止电压控制型功率器件
CN105161529B (zh) 具有自适应性的场截止电压控制型功率器件
CN103681811A (zh) 一种非完全发射区的绝缘栅双极晶体管及其制备方法
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN113066865A (zh) 降低开关损耗的半导体器件及其制作方法
CN117038455A (zh) Mosfet结构及工艺方法
CN209981223U (zh) 一种高压深沟槽型超结mosfet的结构
CN205177848U (zh) 一种具有特殊耐压环的高压功率器件
CN204834631U (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN104465773A (zh) 金属氧化物半导体场效应管的终端结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant