CN1953203A - 高耐压半导体开关元件及使用其的开关电源装置 - Google Patents

Abstract

本发明公开了一种高耐压半导体开关元件及使用其的开关电源装置。在P^－型半导体衬底表面部分形成N型降低表面电场区域。在半导体衬底内，以与降低表面电场区域相邻的方式形成p型基极区域。在基极区域上，隔着栅极绝缘膜形成栅极电极。在基极区域内，以与降低表面电场区域隔离的方式形成N⁺型发射极兼源极区域。在降低表面电场区域内，以与基极区域隔离的方式形成p⁺型集电极区域和N⁺型漏极区域。设置电连接在集电极区域和漏极区域上的集电极兼漏极电极、和电连接在基极区域和发射极兼源极区域上的发射极兼源极电极。因此，能提供一种能在从负载很小时到负载很大时为止的整个范围内减低损失的高耐压半导体开关元件及使用其的开关电源装置。

Description

高耐压半导体开关元件及使用其的开关电源装置

技术领域

本发明涉及一种开关电源装置，还涉及一种用于开关电源装置中并且对主电流反复进行开关的高耐压半导体开关元件。

背景技术

近年来，由于地球变暖对策的立场，减低家电产品等的待命功率这一事情备受关注，人们强烈要求待命时的功耗很低的开关电源装置。

下面，对现有开关电源装置进行说明。

图22，表示现有开关电源装置的电路结构之一例。如图22所示，现有开关电源装置具有上游整流滤波电路111、主体电路112、变压器104以及下游整流滤波电路121。

具体而言，输入到上游整流滤波电路111的输入端116与117之间的交流电压，被上游整流滤波电路111进行整流滤波，作为输入直流电压被提供给主体电路112。在此，上游整流滤波电路111具有二极管电桥131和输入电容器132，被二极管电桥131进行全波整流后的电压被输入电容器132进行滤波，再被提供给主体电路112。

在主体电路112内，设置有半导体开关元件113和电压控制电路114。所述半导体开关元件113和电压控制电路114，能集成在一块芯片内。在变压器104内设置有一次绕组141，所述一次绕组141和半导体开关元件113串联连接起来，来自上游整流滤波电路111的输入直流电压被提供给所述串联连接电路。

半导体开关元件113的控制端连接在电压控制电路114上，构成为这样的，即：半导体开关元件113的导通状态和截止状态，受到电压控制电路114所输出的栅极信号的控制。

在变压器104内，设置有与一次绕组141具有磁耦合关系的二次绕组142、和与一次绕组141及二次绕组142具有磁耦合关系的辅助绕组143。若半导体开关元件113进行开关工作，电流断续地流过一次绕组141，在二次绕组142和辅助绕组143上就被诱发而产生电压。

下游整流滤波电路121，对被诱发而产生在二次绕组142上的电压进行整流滤波，生成直流输出电压，再从输出端126及127输出该直流输出电压。具体而言，下游整流滤波电路121，具有二极管122、扼流线圈123、第一输出电容器124以及第二输出电容器125。扼流线圈123、和第一输出电容器124及第二输出电容器125，互相连接为π形状，设为这样的，即：被二次绕组142诱发而产生的电压被二极管122进行半波整流，被扼流线圈123、第一输出电容器124及第二输出电容器125进行滤波。

产生在辅助绕组143两端的电压，通过电压控制电路114被输入到半导体开关元件113的控制端中。就是说，图22所示的开关电源装置是RCC(ringing choke converter：振铃扼流变换器)方式的装置，半导体开关元件113根据产生在辅助绕组143上的电压而进行自激式开关工作。

输出端126与127之间的电压，通过光耦合器129反馈到电压控制电路114。比如说，在输出端126与127之间的电压下降了的情况下，电压控制电路114强制地延长半导体开关元件113的导通时间，相反，在输出端126与127之间的电压上升了的情况下，电压控制电路114强制地缩短半导体开关元件113的导通时间。这样，出现在输出端126及127上的电压就被维持为一定的值。

在电压控制电路114内部，因为利用被辅助绕组143诱发而产生的电压，生成辅助性直流电压，所以除了开关电源装置启动时以外，电压控制电路114就用该辅助性直流电压进行工作。

补充说明一下，在开关电源装置启动时，即开始在输入端116与117之间施加交流电压的时候，因为半导体开关元件113还没进行开关工作，所以辅助绕组143不被诱发电压的产生，从而电压控制电路114处于不被供应功率的状态。因此，为了使半导体开关元件113开始进行开关工作，通过设置在外部的电阻151(高耐压、大功率)从上游整流滤波电路111提供适于使电压控制电路114启动的低电压。

在上述开关电源中，损失是主要在半导体开关元件113中发生的。在通常情况下，用MOSFET(Metal Oxide Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管)作为该开关元件113。一般来说，在双极晶体管中，从导通状态切换为截止状态时的开关损失较大，而在MOSFET中，因为开关速度较快，所以开关损失较小。但另一方面，在MOSFET中，因为导通电阻较大，所以不能忽视导通损失，这一点与双极晶体管不同。因此，在大电流流过MOSFET的情况下，造成较大的损失。

近年来，相对单极型MOSFET，将少数载流子注入到漂移层中的双极型IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)，在开关电源的技术领域也备受关注。在图22所示的现有开关电源装置中用IGBT作为开关元件113的情况下，因为与双极晶体管一样地发生电导率调制，所以导通电阻较小，但是因为利用少数载流子，所以开关速度较慢，从而开关损失较大。

在上述RCC方式的开关电源中，连接在输出端126和127上的负载很大的情况下，开关元件113的开关频率降低，开关元件113的导通时间延长。其结果是，大电流流过一次绕组141，从而输出端126与输出端127之间的电压被维持为一定的值。相反，在如待命模式那样的、负载很小的时候，开关元件113的开关频率升高，导通时间缩短。其结果是，流过一次绕组141的电流减少，从而输出端126与输出端127之间的电压被维持为一定的值。

因此，在综合地考虑开关损失和导通损失这两种损失的情况下，在负载很大的情况下，因为频率低、电流大，所以不利于MOSFET而有利于IGBT。相反，在如待命模式那样的、负载很小的时候，因为频率高、电流小，所以有利于MOSFET而不利于IGBT。

图23，是表示在将MOSFET(横式，漂移区具有降低表面电场(RESURF)结构)和IGBT(横式)分别用于开关电源中的情况下，关于负载与损失之间的关系进行比较的结果的图。如图23所示，在输出功率小(负载小)的那一侧，因为开关频率高，所以IGBT的损失较大；在输出功率大(负载大)的那一侧，因为开关频率低，所以MOSFET的损失较大。

【专利文献1】

日本公开专利公报特开平7-153951号公报

【专利文献2】

日本公开专利公报特开2002-345242号公报

【专利文献3】

日本公告专利公报特公平6-52791号公报(美国专利第5072268号说明书)

【非专利文献1】

D.S.Byeon及其他，The separated shorted-anode insulated gatebipolar transistor with the suppressed negative differntial resistanceregime，Microelectronics Journal30，1999年，p.571-575

如上所述，在用MOSFET作为开关元件的情况下，在负载很大时的导通损失较大；在用IGBT作为开关元件的情况下，在待命时和负载很小时的开关损失较大。因此，在现有半导体开关元件中，难以在从负载很小时到负载很大时为止的整个范围内减低损失。

发明内容

本发明，正是为解决所述问题而研究开发出来的。其目的在于：提供一种能在从负载很小时到负载很大时为止的整个范围内减低损失的高耐压半导体开关元件及使用该高耐压半导体开关元件的开关电源装置。

为了达成所述目的，就是说，为了在从负载很小时到负载很大时为止的整个范围内减低损失，本案发明人对在一个开关电源中分别使用MOSFET和IGBT两种晶体管这样的方案进行了研究。

在专利文献1中，有人提案过使立式IGBT和立式功率MOSFET共同存在于开关元件的一块芯片内的结构。然而，在所述结构中，立式功率MOSFET相对立式IGBT的驱动能力的电流能力太小。其结果是，当实际使用时，难以在负载很小时驱动功率MOSFET。而且，在该结构中，因为须要在半导体衬底背面形成台阶，所以在制造工序中有困难。

在专利文献2中，有人提案过用肖特基结型IGBT作为开关元件的结构。但是，在该肖特基结型IGBT中，因为负载很小时的损失比功率MOSFET大，负载很大时的损失比现有IGBT也大，所以基于专利文献2的结构不一定算得上使小损失化发展的结构。

而且，专利文献1和2中的哪篇文献所公开的开关元件都具有立式结构，例如在用所述具有立式结构的开关元件作为图22所示的现有开关电源装置的半导体开关元件113的情况下，难以将电压控制电路114和半导体开关元件113形成在一块芯片内。这是一个问题。

虽然不是目的在于设为能用一个元件分别使用MOSFET和IGBT两种晶体管的半导体元件，但是在非专利文献1和专利文献3中，有人提案过具有阳极短路结构的横式IGBT作为起到MOSFET与IGBT之间的中间性作用的半导体元件。

图24，是表示在专利文献3中公开的、具有阳极短路结构的横式IGBT之一例的剖面图。在图24所示的结构中，P⁺型口袋(pocket)部分514和N⁺型口袋部分515通过漏极电极513已成为短路关系。在该阳极短路型横式IGBT中，若在漏电极513与源电极505之间施加正偏压，在栅电极512上施加正电压，电流就开始从N⁺型口袋部分515经由N⁺型源极区域507流到源电极505(MOSFET工作)。然后，在N型阱区域503中的位于P⁺型口袋部分514下侧的部分的电位下降得比P⁺型口袋部分514的电位低0.6V左右的情况下，空穴开始从P⁺型口袋部分514注入到N型阱区域503，成为IGBT工作的状态。门信号在截止时，因为电子从N型阱区域503排出到N⁺型口袋部分515中，所以图24所示的阳极短路型横式IGBT具有开关很快这一特点。而且，因为该开关元件具有横式结构，所以在将该开关元件用作例如图22所示的半导体开关元件113的情况下，也能将电压控制电路114和半导体开关元件113安装在同一块芯片内。

然而，即使将图24所示的阳极短路型横式IGBT用作开关元件，也难以在从负载很小时到负载很大时为止的整个范围内减低损失。这是因为在该开关元件中，只能使P⁺型口袋部分514的长度523变大，才能从MOSFET工作容易地切换为IGBT工作，因而所述开关元件即使在本来IGBT工作很适当的负载区域也进行MOSFET工作，以致损失会增大。若使P⁺型口袋部分514的长度523变大，在P⁺型口袋部分514与N型阱区域503之间就容易发生电位差，能容易地切换为IGBT工作。但是，在使P⁺型口袋部分514的长度523变大的情况下，元件的单位面积会增加。其结果是，无论是在MOSFET工作时还是在IGBT工作时，元件的导通电阻都会增大，以致损失会增大。

因此，从实用性方面来讲，即使将如图24所示的阳极短路型横式IGBT用作开关电源装置，也难以在从负载很小时到负载很大时为止的整个范围内减低损失。

基于上述见解，本案发明人发明出了下述横式高耐压半导体开关元件，即：能用一个元件分别使用MOSFET和IGBT两种晶体管，并且能在从负载很小时到负载很大时为止的整个范围内减低损失，还能与控制电路等一起安装在同一块芯片内的横式高耐压半导体开关元件。

就是说，本发明所涉及的第一高耐压半导体开关元件，包括：形成在第一导电型半导体衬底表面部分中的第二导电型降低表面电场区域，以与所述降低表面电场区域相邻的方式形成在所述半导体衬底内的第一导电型基极区域，以与所述降低表面电场区域隔离的方式形成在所述基极区域内的第二导电型发射极兼源极区域，从所述发射极兼源极区域上跨越着所述基极区域至少形成到所述降低表面电场区域上的栅极绝缘膜，形成在所述栅极绝缘膜上的栅极电极，以与所述基极区域隔离的方式形成在所述降低表面电场区域内的第二导电型漏极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内的第一导电型集电极区域，形成在所述半导体衬底上并且电连接在所述集电极区域和所述漏极区域这两个区域上的集电极兼漏极电极，以及形成在所述半导体衬底上并且电连接在所述基极区域和所述发射极兼源极区域这两个区域上的发射极兼源极电极。

根据本发明的第一高耐压半导体开关元件，能在流过元件的集电极电流比较小的时候进行MOSFET工作，也能在该集电极电流比较大的时候进行IGBT工作，因而能用一个元件分别使用MOSFET和IGBT这两种晶体管。于是，能使MOSFET在待命时和负载很小时进行工作，也能使IGBT在负载很大时进行工作，从而能够实现能在从负载很小时到负载很大时为止的整个范围内减低损失的高耐压半导体开关元件。

根据本发明的第一高耐压半导体开关元件，因为延伸漏极区域(例如相当于第一实施例的N型降低表面电场区域202，主要保持耐压的区域)具有降低表面电场结构，所以能用杂质浓度较高的降低表面电场层来使MOSFET工作时的电阻降低。因此，能在进行MOSFET工作时，使比现有横式元件大的集电极(漏极)电流流动。

因为本发明的第一高耐压半导体开关元件，是集电极电极(集电极兼漏极电极)和发射极电极(发射极兼源极电极)被设置在衬底的同一个主表面上的横式元件，所以能与栅极信号控制电路等也形成在一块芯片内。

在本发明的第一高耐压半导体开关元件中，最好是这样的，所述集电极区域和所述漏极区域分别由已互相隔离的多个部分构成；在与从所述集电极区域面向所述发射极兼源极区域的方向垂直的方向上，所述集电极区域的各个部分和所述漏极区域的各个部分是以交替接触的方式设置的。

这么一来，则例如与沿着从集电极区域面向发射极兼源极区域的方向设置有集电极区域的各个部分和漏极区域的各个部分的情况相比，能通过改变集电极区域的各个部分的长度，来在使元件面积不增大的状态下，从MOSFET工作容易地切换为IGBT工作。

在该情况下，若在与从所述集电极区域面向所述发射极兼源极区域的方向垂直的方向上，所述集电极区域的各个部分的长度小于或等于48μm，就能与设集电极区域的各个部分的长度大于48μm的情况相比，使下降时间(tf)更短，从而能使开关损失减低。因为能与设集电极区域的各个部分的长度大于48μm的情况相比，使从MOSFET工作切换为IGBT工作时的集电极电压Vch更大，所以能在负载很小时进行更为实用的MOSFET工作。

在该情况下，最好是这样的，在所述集电极区域的各个部分和所述漏极区域的各个部分的排列中，所述漏极区域的一部分即端部处在该排列的端点；在所述降低表面电场区域内，以与所述基极区域隔离的方式形成有第二导电型的别的漏极区域；在所述半导体衬底上，形成有电连接在所述别的漏极区域上的别的漏极电极；所述别的漏极区域和所述漏极区域的端部，通过所述降低表面电场区域而互相电连接；所述降低表面电场区域中位于所述别的漏极区域与所述漏极区域的端部之间的区域的至少一部分，与其他部分相比宽度更窄，使得在规定值或规定值以上的电压施加在所述集电极兼漏极电极上的情况下，由于电场效应，从所述漏极区域的端部流向所述别的漏极区域的电流路径被夹断。这么一来，即使高电压施加在集电极电极(集电极兼漏极电极)上，也就能用从半导体衬底中扩大到降低表面电场区域的耗尽层来将出现在别的漏极电极上的电压夹断(使该电压降低)。因此，能通过将别的漏极电极的电压例如夹断为10V左右，来使别的漏极电极连接在低电压电路的元件上，给该元件提供功率。

在本发明的第一高耐压半导体开关元件中，最好是这样的，在所述集电极区域与所述降低表面电场区域之间，设置有与所述降低表面电场区域相比杂质浓度更高的第二导电型缓冲层。

这么一来，从集电极区域注入到降低表面电场区域的空穴注入效率就降低。因此，能例如将下降时间(tf)改善为更短的时间。

在本发明的第一高耐压半导体开关元件中，最好是这样的，在所述降低表面电场区域内，形成有与所述基极区域电连接的一层或多层第一导电型半导体层。

这么一来，就能与未形成第一导电型半导体层的情况相比，使降低表面电场区域的杂质浓度更高，因而MOSFET工作时的导通电阻更小。其结果是，能使MOSFET工作时的集电极(漏极)电流更大，从而能在负载很小时进行更为实用的MOSFET工作。再加上，在IGBT工作中的关断(turn off)时，因为能从该第一导电型半导体层中拔出空穴，所以能使下降时间(tf)缩短。而且，还能够得到这样的效果，即：因为能使降低表面电场区域的杂质浓度更高，所以空穴在降低表面电场区域内的持续时间更短，因而能使下降时间(tf)进一步缩短。

本发明所涉及的开关电源装置，包括：被施加输入直流电压的半导体开关元件，对所述半导体开关元件的开关状态进行控制的电压控制电路，电连接在所述半导体开关元件的输出端上的一次绕组，与所述一次绕组具有磁耦合关系的二次绕组，以及对被所述二次绕组诱发而产生的电压进行整流滤波，再向负载提供输出直流电压的整流滤波电路；用本发明所涉及的第一高耐压半导体开关元件，作为所述半导体开关元件。

根据本发明的开关电源装置，因为使用本发明的第一高耐压半导体开关元件，所以能在负载很小时通过使该元件进行MOSFET工作来使开关损失减低，也能在负载很大时通过使该元件进行IGBT工作来使导通损失减低。因此，能够实现能在从负载很小时到负载很大时为止的整个范围内减低损失的开关电源。

在用于本发明的开关电源装置中的、本发明的第一高耐压半导体开关元件中，最好是这样的，所述集电极区域和所述漏极区域分别由已互相隔离的多个部分构成；在与从所述集电极区域面向所述发射极兼源极区域的方向垂直的方向上，所述集电极区域的各个部分和所述漏极区域的各个部分是以交替接触的方式设置的。在此，在本发明的第一高耐压半导体开关元件中，在所述集电极区域的各个部分和所述漏极区域的各个部分的排列中，所述漏极区域的一部分即端部处在该排列的端点；在所述降低表面电场区域内，以与所述基极区域隔离的方式形成有第二导电型的别的漏极区域；在所述半导体衬底上，形成有电连接在所述别的漏极区域上的别的漏极电极；所述别的漏极区域和所述漏极区域的端部，通过所述降低表面电场区域而互相电连接；所述降低表面电场区域中位于所述别的漏极区域与所述漏极区域的端部之间的区域的至少一部分，与其他部分相比宽度更窄，使得在规定值或规定值以上的电压施加在所述集电极兼漏极电极上的情况下，由于电场效应，从所述漏极区域的端部流向所述别的漏极区域的电流路径被夹断。最好是这样的，本发明的开关电源装置，还包括使所述电压控制电路启动的启动电路；本发明的第一高耐压半导体开关元件中的所述别的漏极电极和所述启动电路，互相电连接。

这么一来，就能在高耐压半导体开关元件内部生成在打开电源时所需的启动用低偏压。因此，能在不使用迄今为止被认为必不可少的供电用高耐压且大功率电阻的状态下，构成电源装置。

在本发明的开关电源装置中，最好是这样的，还包括与所述一次绕组和所述二次绕组具有磁耦合关系的辅助绕组；利用被所述辅助绕组诱发而产生的电压通过所述电压控制电路被施加在所述半导体开关元件的栅极端上的振铃扼流变换器方式。

这么一来，在负载很小时，开关频率就升高；在负载很大时，开关频率就降低。因此，能更有效地使用在负载很小时进行MOSFET工作并且在负载很大时进行IGBT工作的、本发明的第一高耐压半导体开关元件。

本发明所涉及的第二高耐压半导体开关元件，包括：形成在第一导电型半导体衬底表面部分中的第二导电型降低表面电场区域，以与所述降低表面电场区域相邻的方式形成在所述半导体衬底内的第一导电型基极区域，以与所述降低表面电场区域隔离的方式形成在所述基极区域内的第二导电型发射极兼源极区域，从所述发射极兼源极区域上跨越着所述基极区域至少形成到所述降低表面电场区域上的栅极绝缘膜，形成在所述栅极绝缘膜上的栅极电极，以与所述基极区域隔离的方式形成在所述降低表面电场区域内的第二导电型漏极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内的第一导电型第一集电极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内的第一导电型第二集电极区域，形成在所述半导体衬底上并且电连接在所述第一集电极区域、所述第二集电极区域及所述漏极区域中的每个上的集电极兼漏极电极，以及形成在所述半导体衬底上并且电连接在所述基极区域和所述发射极兼源极区域这两个区域上的发射极兼源极电极；所述第一集电极区域、所述第二集电极区域及所述漏极区域，分别由已互相隔离的多个部分构成；所述第一集电极区域的各个部分，在与从所述漏极区域面向所述发射极兼源极区域的方向垂直的方向上具有规定长度X1；所述第二集电极区域的各个部分，在所述垂直的方向上具有与所述规定长度X1相比更短的规定长度X2；所述第一集电极区域的各个部分、所述第二集电极区域的各个部分及所述漏极区域的各个部分，是以在所述垂直的方向上，所述漏极区域的各个部分介于所述第一集电极区域的各个部分和所述第二集电极区域的各个部分的各相互间，并且所述漏极区域的各个部分与所述第一集电极区域的各个部分及所述第二集电极区域的各个部分中的每个接触的方式设置的。

根据本发明的第二高耐压半导体开关元件，除了与所述本发明的第一高耐压半导体开关元件一样的效果以外，还能够得到下述效果。就是说，在设从MOSFET工作切换为IGBT工作时的集电极电压为Vch的情况下，能利用与第二集电极区域的各个部分的长度X2相比更长的第一集电极区域的各个部分的长度X1来决定Vch。由于具有与第一集电极区域的各个部分的长度X1相比更短的长度X2的各个部分所构成的第二集电极区域的存在，能够控制集电极区域的整体面积，从而能使关断时的下降时间tf缩短。因此，能够同时控制Vch和tf，能改善Vch和tf的折衷方案(tradeoff)。

在本发明的第二高耐压半导体开关元件中，最好是这样的，成为所述第一集电极区域的部分的个数，比成为所述第二集电极区域的部分的个数少。

这么一来，因为使构成第一集电极区域的、相对长的部分的个数少于构成第二集电极区域的、相对短的部分的个数，所以就能进一步控制集电极区域的整体面积。因此，能进一步使关断时的下降时间tf缩短。

在本发明的第二高耐压半导体开关元件中，最好是这样的，所述第一集电极区域，由第三集电极区域和第四集电极区域构成，所述第三集电极区域，由多个在所述垂直的方向上具有规定长度Z的部分构成；所述第四集电极区域，由多个在所述垂直的方向上具有规定长度X1-Z的部分构成；在所述垂直的方向上，未连接在所述集电极兼漏极电极上的所述降低表面电场区域的一部分介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间，同时所述降低表面电场区域的一部分与所述第三集电极区域的各个部分及所述第四集电极区域的各个部分中的每个接触。

这样，通过使未连接在集电极兼漏极电极上的降低表面电场区域的一部分介于第三集电极区域的各个部分与第四集电极区域的各个部分之间，就能在该降低表面电场区域的一部分的上方形成例如由多晶硅构成的布线。就是说，能在使元件性能不恶化的状态下，提高电路图案的设计自由度。

在使降低表面电场区域的一部分介于第三集电极区域的各个部分与第四集电极区域的各个部分之间的情况下，最好是这样的，所述集电极兼漏极电极，延伸到形成在所述降低表面电场区域上的层间膜上；还包括形成在所述层间膜与所述降低表面电场区域之间并且与所述集电极兼漏极电极电连接的漏极电场缓解层；所述漏极电场缓解层中的至少一部分，设置在所述集电极兼漏极电极中延伸到所述层间膜上的部分的下方、和介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间的所述降低表面电场区域的一部分的上方。这样，就能通过在该降低表面电场区域的一部分的上方形成例如由多晶硅构成的漏极电场缓解层，来提高电路图案的设计自由度，使漏极电场缓解层的设置面积减低。

在介于第三集电极区域的各个部分与第四集电极区域的各个部分之间的降低表面电场区域的一部分的上方设置漏极电场缓解层的情况下，最好是这样的，所述漏极电场缓解层，在介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间的所述降低表面电场区域的一部分的上方，与所述集电极兼漏极电极连接。这样，就能通过使漏极电场缓解层和集电极兼漏极电极在该降低表面电场区域的一部分互相连接，来提高电路图案的设计自由度，使漏极电场缓解层和集电极兼漏极电极的连接面积减低。

-发明的效果-

根据本发明，能够实现能在从负载很小时到负载很大时为止的整个范围内减低损失的高耐压半导体开关元件及使用该高耐压半导体开关元件的开关电源装置。

附图说明

图1，是本发明的第一实施例所涉及的高耐压半导体开关元件的剖面图。

图2，是本发明的第一实施例所涉及的高耐压半导体开关元件的平面图。

图3，是本发明的第一实施例所涉及的高耐压半导体开关元件的剖面图。

图4，是表示本发明的第一实施例所涉及的高耐压半导体开关元件的JFET部的平面图。

图5，是表示本发明的第一实施例所涉及的高耐压半导体开关元件的JFET部的剖面图。

图6，是表示本发明的第一实施例所涉及的高耐压半导体开关元件中的集电极电压与集电极电流之间的相关关系的图。

图7，是表示本发明的第一实施例所涉及的高耐压半导体开关元件中的集电极区域长度X、与下降时间tf及切换为IGBT工作时的集电极电压Vch之间的相关关系的图。

图8，是表示本发明的第一实施例所涉及的开关电源装置的电路结构之一例的图。

图9，是表示将本发明的第一实施例所涉及的高耐压半导体开关元件用于开关电源装置中的情况下的、负载与损失之间的关系的图。

图10，是本发明的第二实施例所涉及的高耐压半导体开关元件的剖面图。

图11，是本发明的第三实施例所涉及的高耐压半导体开关元件的剖面图。

图12，是本发明的第四实施例所涉及的高耐压半导体开关元件的平面图。

图13，是本发明的第五实施例所涉及的高耐压半导体开关元件的平面图。

图14(a)到图14(c)，是本发明的第五实施例所涉及的高耐压半导体开关元件的剖面图。

图15，是表示本发明的第五实施例所涉及的高耐压半导体开关元件中、切换为IGBT工作时的集电极电压Vch与下降时间tf之间的相关关系的图。

图16，是以与别的集电极兼漏极区域结构进行比较的方式示意地表示本发明的第五实施例所涉及的高耐压半导体开关元件中的集电极兼漏极区域结构的图。

图17，是以与别的高耐压半导体开关元件的特性的测定结果进行比较的方式示意地表示本发明的第五实施例所涉及的高耐压半导体开关元件的特性的测定结果的图。

图18，是本发明的第六实施例所涉及的高耐压半导体开关元件的平面图。

图19(a)到图19(c)，是本发明的第六实施例所涉及的高耐压半导体开关元件的剖面图。

图20，是本发明的第七实施例所涉及的高耐压半导体开关元件的平面图。

图21(a)到图21(e)，是本发明的第七实施例所涉及的高耐压半导体开关元件的剖面图。

图22，是表示现有开关电源装置的电路结构之一例的图。

图23，是表示对将MOSFET(横式，漂移区具有降低表面电场结构)和IGBT(横式)分别用于开关电源中的情况下的负载与损失之间的关系进行比较的结果的图。

图24，是表示现有阳极短路型横式IGBT之一例的剖面图。

符号说明

4-变压器；11-上游整流滤波电路；12-主体电路；13-高耐压半导体开关元件；14-电压控制电路；15-电压控制电路14的启动电路；16、17-输入端；21-下游整流滤波电路；22-整流二极管；23-扼流线圈；24-第一输出电容器；25-第二输出电容器；26-高电位侧输出端；27-低电位侧输出端；29-光耦合器；31-二极管电桥；32-输入电容器；41-一次绕组；42-二次绕组；43-辅助绕组；51-高耐压JFET部；201-P^-型半导体衬底；202-N型降低表面电场区域；203-p⁺型集电极区域；204-p型基极区域；205-P⁺型接触区域；206-N⁺型发射极兼源极区域；207-电场绝缘膜；208-层间膜；209-栅极绝缘膜；210-栅极电极；211-集电极兼漏极电极；212-发射极兼源极电极；213-N⁺型漏极电极；214-N型缓冲层；215-p⁺型集电极区域；216-p型半导体层；217-高浓度N型降低表面电场区域；218-N⁺型端点漏极区域；219-N⁺型第二漏极区域；220-第二漏极电极；221-p型半导体层；222-高浓度N型降低表面电场区域；301-P^-型半导体衬底；302-N型降低表面电场区域；303-p⁺型第一集电极区域；304-p型基极区域；305-P⁺型接触区域；306-N⁺型发射极兼源极区域；307-电场绝缘膜；308-层间膜；309-栅极绝缘膜；310-栅极电极；311-集电极兼漏极电极；312-发射极兼源极电极；313-N⁺型漏极区域；314-p⁺型第二集电极区域；315-p⁺型第三集电极区域；316-N型第二降低表面电场区域；320-漏极电场缓解层；325-p⁺型第四集电极区域；330-p⁺型第一集电极区域。

具体实施方式

(第一实施例)

下面，参照附图，对本发明的第一实施例所涉及的横式高耐压半导体开关元件及使用该横式高耐压半导体开关元件的开关电源装置进行说明。

图1到图3，分别是表示本实施例的高耐压半导体开关元件的结构之一例的图，图2是平面图；图1是沿图2中的A-A’线的剖面图；图3是沿图2中的B-B’线的剖面图。补充说明一下，在图2中，省略了一部分结构因素的图示。

在图1到图3所示的本实施例的高耐压半导体开关元件中，在浓度例如为1×10¹⁴/cm³左右的P^-型半导体衬底201表面部分，形成有浓度例如为1×10¹⁶/cm³左右、深度为7μm左右的N型降低表面电场区域202。在半导体衬底201内，以与降低表面电场区域202相邻的方式形成有浓度例如为1×10¹⁷/cm³左右的p型基极区域204。在基极区域204内，以与降低表面电场区域202隔离的方式形成有浓度例如为1×10¹⁹/cm³左右的P⁺型接触区域205和浓度例如为1×10²⁰/cm³左右的N⁺型发射极兼源极区域206，该P⁺型接触区域205和该N⁺型发射极兼源极区域206互相邻接。在此，从降低表面电场区域202来看，设置接触区域205的位置比设置发射极兼源极区域206的位置远。栅极绝缘膜209，从发射极兼源极区域206上跨越着基极区域204至少形成到了降低表面电场区域202的端部上。在栅极绝缘膜209上形成有栅极电极210。

如图1所示，在降低表面电场区域202内，以与基极区域204隔离的方式形成有浓度例如为1×10¹⁹/cm³左右的p⁺型集电极区域203；如图3所示，在降低表面电场区域202内，以与基极区域204隔离的方式形成有浓度例如为1×10²⁰/cm³左右的N⁺型漏极区域213。在此，如图2所示，集电极区域203和漏极区域213，分别由已互相隔离的多个部分构成，在与从集电极区域203面向发射极兼源极区域206的方向垂直的方向上，集电极区域203的各个部分和漏极区域213的各个部分是以交替接触的方式设置的。在设所述垂直方向上的集电极区域203的各个部分的长度为X的情况下，长度X例如为40μm左右；在设该垂直方向上的漏极区域213的各个部分的长度为Y的情况下，长度Y例如为10μm左右。

如图1和图3所示，在半导体衬底201上形成有电连接在集电极区域203和漏极区域213这两个区域上的集电极兼漏极电极211；在半导体衬底201上形成有电连接在基极区域204和发射极兼源极区域206这两个区域上的发射极兼源极电极212。补充说明一下，发射极兼源极电极212，通过接触区域205电连接在基极区域204上。在降低表面电场区域202上，隔着电场绝缘膜207形成有层间膜208，集电极兼漏极电极211和发射极兼源极电极212，分别延伸到层间膜208上。

在本实施例的高耐压半导体开关元件中，在集电极兼漏极电极211与发射极兼源极电极212之间施加了正偏压(以下，有些地方将该正偏压称为集电极电压)，并且在栅极电极210上施加了正电压的情况下，电流(以下，有些地方将该电流称为集电极电流)开始从漏极区域213流过降低表面电场区域202、基极区域204(成为沟道区域的部分)及发射极兼源极区域206，再流向发射极兼源极电极212(MOSFET工作)。通过使集电极电压增大，集电极电流在某个程度上增大，若集电极区域203周围的降低表面电场区域202的电位减低得比集电极区域203的电位例如低0.6V左右，空穴就从集电极区域203注入到降低表面电场区域202，从MOSFET工作转移到IGBT工作。这时，集电极电流，从集电极区域203流过降低表面电场区域202(或半导体衬底201)、基极区域204及接触区域205，再流向发射极兼源极电极212。图6，表示本实施例的高耐压半导体开关元件中的集电极电压与集电极电流之间的相关关系。

在本实施例的高耐压半导体开关元件中，在设从MOSFET工作切换成IGBT工作时的集电极电压为Vch的情况下，能通过利用图2中的集电极区域长度X(在与从集电极区域203面向发射极兼源极区域206的方向垂直的方向上的集电极区域203的各个部分的长度)来使Vch变化。补充说明一下，在图2中，Y表示漏极区域长度(在与从集电极区域203面向发射极兼源极区域206的方向垂直的方向上的漏极区域213的各个部分的长度)。

图7，表示本实施例的高耐压半导体开关元件中的集电极区域长度X、与关断时的下降时间(下降时间tf，是为集电极电流在关断后从峰值的90％减少(变化)到该峰值的10％所需要的时间)及Vch之间的相关关系。如图7所示，若设集电极区域长度X较短，空穴的注入效率就下降，tf就缩短。若设集电极区域长度X较短，集电极区域203与该集电极区域203周围的降低表面电场区域202之间就不易产生电位差，因而Vch增高。相反，若设集电极区域长度X较长，Vch就减低。越缩短集电极区域长度X，tf就越缩短，开关损失就越小。补充说明一下，需要设Vch为2V左右或更大，以在负载很小时实现实用的MOSFET工作情况。因此，在本实施例的高耐压半导体开关元件中，最好是设计集电极区域长度X小于或等于48μm。

根据上述本实施例的高耐压半导体开关元件，因为能在流过元件的集电极电流比较小的时候使该高耐压半导体开关元件进行MOSFET工作，能在该集电极电流增大了的情况下使该高耐压半导体开关元件进行IGBT工作，所以能用一个元件分别使用MOSFET和IGBT两种晶体管。因而，能使该高耐压半导体开关元件在待命时和负载很小时进行MOSFET工作，能使该高耐压半导体开关元件在负载很大时进行IGBT工作。因此，能够实现能在从负载很小时到负载很大时为止的整个范围内减低损失的高耐压半导体开关元件。

根据本实施例的高耐压半导体开关元件，因为使用N型降低表面电场区域202，所以能通过杂质浓度较高的降低表面电场区域202来使MOSFET工作时的导通电阻减低。因此，如图6所示，能在MOSFET工作时，使与现有横式元件相比更大的集电极(漏极)电流流动。

根据本实施例的高耐压半导体开关元件，集电极区域203和漏极区域213分别由已互相隔离的多个部分构成，在与从集电极区域203面向发射极兼源极区域206的方向垂直的方向上，集电极区域203的各个部分和漏极区域213的各个部分，是以交替接触的方式设置的。因此，能在使元件面积不增大的状态下，从MOSFET工作容易地切换为IGBT工作。具体而言，例如在与本实施例不同，集电极区域203的各个部分和漏极区域213的各个部分沿着从集电极区域203面向发射极兼源极区域206的方向被设置的情况下，只有使集电极区域203中的面向发射极兼源极区域206的方向上的长度变大，才能从MOSFET工作容易地切换为IGBT工作。因此，在本来IGBT工作很适当的负载区域也会进行MOSFET工作，损失会增大。如果让集电极区域203中的面向发射极兼源极区域206的方向上的长度变大，集电极区域203与降低表面电场区域202之间就容易发生电位差，能容易地切换为IGBT工作。但是，在该情况下，每个元件的面积变大，致使无论是在MOSFET工作时还是在IGBT工作时，元件的导通电阻都会变大，损失会增大。

与此相对，在具有集电极区域203及漏极区域213的所述结构的本实施例中，能通过改变集电极区域203的长度X，来在使元件面积不增大的状态下，从MOSFET工作容易地切换为IGBT工作。

因为本实施例的高耐压半导体开关元件，是集电极兼漏极电极211和发射极兼源极电极212设置在半导体衬底201的同一个主表面上的横式元件，所以能与栅极信号控制电路等也形成在一块芯片内。

补充说明一下，在本实施例的高耐压半导体开关元件中，集电极区域203和漏极区域213分别由已互相隔离的多个部分构成，在与从集电极区域203面向发射极兼源极区域206的方向垂直的方向上，集电极区域203的各个部分和漏极区域213的各个部分，是以交替接触的方式设置的。但是，也可以集电极区域203和漏极区域213中的两种区域或任一种区域为单一区域。除了如上所述的、容易从MOSFET工作切换为IGBT工作的设置以外，集电极区域203和漏极区域213的各设置就并不受限定。

图4，是表示本实施例的高耐压半导体开关元件中图2的平面图不表示的区域的平面图。图5，是沿图4中的C-C’线的剖面图。

如图4和图5所示，在集电极区域203的各个部分和漏极区域213的各个部分的排列中，漏极区域213的一部分即浓度例如为1×10²⁰/cm³左右的N⁺型漏极区域(端点漏极区域)218处在端点。在降低表面电场区域202内，以与基极区域204隔离的方式形成有浓度例如为1×10²⁰/cm³左右的N⁺型第二漏极区域219。在半导体衬底201上形成有电连接在第二漏极区域219上的第二漏极电极220。第二漏极电极220延伸到层间膜208上。第二漏极区域219和端点漏极区域218，通过降低表面电场区域202互相电连接。在此，降低表面电场区域202中位于第二漏极区域219与端点漏极区域218之间的区域中的至少一部分(以下，将该部分称为JFET(Junction Field-Effect Transistor：面结型场效应晶体管)部)51，与其他部分相比宽度更窄，因而在规定值或规定值以上的电压被施加在集电极兼漏极电极211上的情况下，由于电场效应，从端点漏极区域218流向第二漏极区域219的电流路径被夹断。

在本实施例的高耐压半导体开关元件中，由于图4和图5所示的结构，即使高电压被施加在集电极兼漏极电极211上，也能用从半导体衬底201中扩大到降低表面电场区域202的耗尽层来将出现在第二漏极电极220上的电压夹断(使该电压降低)。因此，能通过将第二漏极电极220的电压例如夹断为10V左右，来使第二漏极电极220连接在低电压电路的元件上，向该元件提供功率。

图8，表示使用了图1到图5所示的本实施例的高耐压半导体开关元件的开关电源装置的电路结构之一例。如图8所示，本实施例的开关电源是RCC(ringing choke converter：振铃扼流变换器)方式的开关电源，具有上游整流滤波电路11、主体电路12、变压器4以及下游整流滤波电路21。

具体而言，上游整流滤波电路11具有二极管电桥31和输入电容器32，上游整流滤波电路11的输入端16和17连接在商业电源上。被施加在输入端16与17之间的交流电压，被二极管电桥31进行全波整流后，被输入到输入电容器32中而被进行滤波。这样，输入直流电压(提供给主体电路12的输入直流电压)就生成出来。

在主体电路12内，设置有上述本实施例的高耐压半导体开关元件13和电压控制电路14。在此，该本实施例的开关元件13、电压控制电路14、后述的启动电路15、高耐压JFET部51以及从JFET部51延伸到启动电路15的第二漏极电极220，都集成在一块芯片内。在变压器4内，设置有一次绕组41，该一次绕组41的一端和本实施例的开关元件13的集电极兼漏极电极211互相连接，一次绕组41的另一端和上游整流滤波电路11的输入电容器32的高电位侧端子互相连接。开关元件13的发射极兼源极电极212，连接在输入电容器32的接地电位侧端子上。这样，从上游整流滤波电路11输出的输入直流电压，就施加在由一次绕组41和开关元件13构成的串联连接电路上。

在变压器4内，设置有与一次绕组41具有磁耦合关系的二次绕组42、和与一次绕组41及二次绕组42具有磁耦合关系的辅助绕组43。就是说，变压器4构成为在电流断续地流过一次绕组41的情况下，在二次绕组42和辅助绕组43上被诱发而产生电压。

被辅助绕组43诱发而产生的电压，通过电压控制电路14输入到开关元件13的栅极电极210中。就是说，图8所示的开关电源装置，构成为通过被辅助绕组43诱发而产生的电压，发生自激振荡。在开关元件13通过自激振荡来进行了开关工作的情况下，电流断续地流过一次绕组41，在二次绕组42和辅助绕组43上被诱发而产生电压。

在下游整流滤波电路21内，设置有整流二极管22、扼流线圈23、第一输出电容器24及第二输出电容器25。二次绕组42的一端，连接在整流二极管22的阳极端上。整流二极管22的阴极端，连接在第一输出电容器24的高电位侧端子上。整流二极管22的阴极端，也连接在扼流线圈23的一端。扼流线圈23的另一端，连接在高电位侧输出端26上。二次绕组42的另一端，连接在低电位侧输出端27上。在该低电位侧输出端27上，还连接有第一输出电容器24的低电位侧端子和第二输出电容器25的低电位侧输出端。被二次绕组42诱发而产生的电压的极性，设定为这样的，即：在开关元件13从导通状态转换为截止状态时，正电压施加在整流二极管22的阳极端上的极性。这时，整流二极管22被施加正偏压，电流流动。

流过整流二极管22后的电流，给第一输出电容器24充电，流过扼流线圈23，给第二输出电容器25充电。在输出端26与输出端27之间连接有负载的情况下，流过了扼流线圈23的电流也被提供给该负载。在该状态下，被二次绕组42诱发而产生的电压，被第一输出电容器24、第二输出电容器25及扼流线圈23进行滤波。

开关元件13从截止状态转换为导通状态时，因为在二次绕组42上被诱发而产生对整流二极管22施加反偏压的电压，所以没有电流流过整流二极管22。在该状态下，电流通过已储存在第一输出电容器24及第二输出电容器25中的静电能、和已储存在扼流线圈23中的磁能，被提供给连接在输出端26与输出端27之间的负载。

输出端26与输出端27之间的电压，通过光耦合器29反馈到电压控制电路14中。电压控制电路14，根据从光耦合器29输入的电压的大小而控制开关元件13的导通时间。具体而言，在输出端26与输出端27之间的电压下降了的情况下，电压控制电路14延长开关元件13的导通时间，相反，在输出端26与输出端27之间的电压上升了的情况下，电压控制电路14强制地缩短开关元件13的导通时间。这样，出现在输出端26与输出端27之间的电压就被维持为一定的值。

在二次绕组42上被诱发而产生了电压的状态下，在辅助绕组43上也被诱发而产生了电压。在电压控制电路14内部，通过利用被辅助绕组43诱发而产生的电压，生成辅助性直流电压，除了开关电源装置启动时以外，电压控制电路14就用该辅助性直流电压进行工作。

但是，在开关电源装置启动时，因为开关元件13还没进行开关工作，所以辅助绕组43不被诱发电压的产生，电压控制电路14处于不被供应功率的状态。在此，在把来自交流电源的电压施加在输出端16和17上的情况下，在上游整流滤波电路11中产生后流过了变压器4内的一次绕组41的直流电流的一部分，流过高耐压JFET部51、第二漏极电极220及启动电路15，再到达电压控制电路14，然后使电压控制电路14启动。这么一来，开关元件13就反复进行开关工作，于是在变压器4的二次绕组42上被诱发而产生电压，电压控制电路14成为稳定的工作状态。

这样，在将本实施例的高耐压半导体开关元件用于开关电源装置中的情况下，因为能在高耐压JFET部51中生成打开电源时所需的启动用低电压，所以不需要在现有技术中所需的、供电用高耐压且大功率电阻(例如，图22的电阻151)。其结果是，能够进行布线的简化、成本的减低以及电源电路的小型化。

在本实施例的开关电源装置中，连接在输出端26与输出端27之间的负载很大的情况下，开关元件13的开关频率下降，开关元件13的导通时间延长，于是大电流流过一次绕组41。这样，输出端26与输出端27之间的电压就被维持为一定的值。相反，如待命模式那样的、负载很小的时候，开关元件13的开关频率升高，开关元件13的导通时间缩短，于是流过一次绕组41的电流减少。这样，输出端26与输出端27之间的电压就被维持为一定的值。

在此，在本实施例的开关电源装置中，因为用本实施例的高耐压半导体开关元件作为开关元件13，所以如图9(粗线)所示，能在负载很小时通过MOSFET工作来减少开关损失，也能在负载很大时通过IGBT工作来减少导通损失。因此，能够得到能在从负载很小时到负载很大时为止的整个范围内减低损失的效果。补充说明一下，在图9中，一起表示图23所示的MOSFET和IGBT的各损失，以便进行比较。

因为本实施例的开关电源装置是RCC方式的开关电源，所以开关频率在负载很小时升高，而在负载很大时减低。因此，能够更有效地使用在负载很小时进行MOSFET工作并且在负载很大时进行IGBT工作的、本实施例的高耐压半导体开关元件。

(第二实施例)

下面，参照附图，对本发明的第二实施例所涉及的横式高耐压半导体开关元件及使用该横式高耐压半导体开关元件的开关电源装置进行说明。

图10，是表示本实施例的高耐压半导体开关元件的结构之一例的剖面图。如图10所示，本实施例的高耐压半导体开关元件中与图1所示的第一实施例不同之处是：包括在内部设置有浓度例如为1×10¹⁶/cm³左右的p型半导体层216的N型降低表面电场区域217，来代替了第一实施例的降低表面电场区域202。补充说明一下，p型半导体层216，形成在降低表面电场区域217中正位于电场绝缘膜207下表面上的部分(降低表面电场区域217表面部分)中，在附图中未示的部分与基极区域204(即，发射极兼源极区域206)电连接。

根据第二实施例，除了第一实施例的效果以外，还能够得到下述效果。就是说，因为在施加反偏压时，耗尽层在降低表面电场区域217内更容易扩大，所以能够形成降低表面电场区域217形成得其杂质浓度高于例如图1所示的第一实施例的降低表面电场区域202。这样，若能形成降低表面电场区域217形成得其浓度更高，MOSFET工作时的导通电阻就更小，因而能使更大的集电极(漏极)电流流动。就是说，将本实施例的高耐压半导体开关元件用于开关电源中的情况下，能在负载很小时进行实用的MOSFET工作。再加上，在IGBT工作中的关断时，因为能从p型半导体层216中拔出空穴，所以能使下降时间(tf)缩短。而且，若降低表面电场区域217的杂质浓度很高，空穴在降低表面电场区域217内的持续时间就很短，因而能够得到能进一步使下降时间(tf)缩短的效果。

补充说明一下，在本实施例中，在降低表面电场区域217设置了一层p型半导体层216。也可以设置多层p型半导体层，来代替所述做法。

(第三实施例)

下面，参照附图，对本发明的第三实施例所涉及的横式高耐压半导体开关元件及使用该横式高耐压半导体开关元件的开关电源装置进行说明。

图11，是表示本实施例的高耐压半导体开关元件的结构之一例的剖面图。如图11所示，本实施例的高耐压半导体开关元件中与图10所示的第二实施例不同之处是：包括在更深的位置上具有浓度例如为1×10¹⁶/cm³左右的p型半导体层221的N型降低表面电场区域222，来代替了第二实施例的降低表面电场区域217。具体而言，p型半导体层221形成在与第二实施例的降低表面电场区域217中的p型半导体层216相比更深的位置上，并且与第二实施例一样，在附图中未示的部分与基极区域204(即，发射极兼源极区域206)电连接。

根据第三实施例，因为在施加反偏压时，与图10所示的第二实施例相比耗尽层在降低表面电场区域222内更容易扩大，所以能够形成降低表面电场区域222形成得其杂质浓度高于第二实施例的降低表面电场区域217。因此，能更显著地得到与第二实施例一样的效果。

补充说明一下，在本实施例中，在降低表面电场区域222设置了一层p型半导体层221。也可以设置多层p型半导体层，来代替所述做法。

(第四实施例)

下面，参照附图，对本发明的第四实施例所涉及的横式高耐压半导体开关元件及使用该横式高耐压半导体开关元件的开关电源装置进行说明。

图12，是表示本实施例的高耐压半导体开关元件的结构之一例的平面图。如图12所示，本实施例的高耐压半导体开关元件中与图1到图3所示的第一实施例不同之处是：形成有与p⁺型集电极区域203相比宽度更窄的、浓度例如为1×10¹⁹/cm³左右的p⁺型集电极区域215，来代替了第一实施例的p⁺型集电极区域203，和在p⁺型集电极区域215与降低表面电场区域202之间设置有与降低表面电场区域202相比杂质浓度更高的、浓度例如为1×10¹⁷/cm³左右的N型缓冲层214。就是说，在本实施例的集电极区域215周围，设置有N型缓冲层214。

根据第四实施例，因为空穴的从集电极区域215注入到降低表面电场区域202的注入效率减低，所以能例如将下降时间(tf)改善为更短的时间。

补充说明一下，在本实施例中说明的是，本发明的半导体开关元件中集电极一侧的变形例。不言而喻，也可以在不越出本发明的主旨的范围内进行其他各种各样的变形。

在第一到第四实施例中，在形成有N型降低表面电场区域202、217或222的P型半导体衬底201中设置了本发明的半导体开关元件。也可以是这样的，在形成有P型降低表面电场区域的N型半导体衬底中设置本发明的半导体开关元件，来代替所述做法。

(第五实施例)

下面，参照附图对本发明的第五实施例所涉及的横式高耐压半导体开关元件进行说明。

如图7所示，在第一实施例所涉及的高耐压半导体开关元件中，从MOSFET工作切换为IGBT工作时的集电极电压Vch、与在IGBT工作中的关断时的下降时间tf之间有折衷(trade off)关系。就是说，若让集电极区域长度X缩短，空穴的注入效率就下降，tf就缩短。若让集电极区域长度X缩短，在集电极区域203与该集电极区域203周围的降低表面电场区域202之间就不易产生电位差，因而Vch增高。相反，若让集电极区域长度X延伸，Vch就减低，而空穴的注入效率提高，tf变长。因此，在第一实施例中，若谋求得到所希望的、小小的Vch，就导致下降时间tf的延长，不能在负载很大时的IGBT工作中充分减低开关损失。

于是，本实施例所涉及的高耐压半导体开关元件实现下述事情，即：一、能在集电极电压一达到所希望的、小小的Vch后，从MOSFET工作转移为IGBT工作；二、能让在IGBT工作中缩短关断时的下降时间(tf)和在负载很大时进一步减低损失这两个事情两立，即改善Vch与tf之间的折衷方案。

图13和图14(a)到图14(c)，分别是表示本实施例的高耐压半导体开关元件的结构之一例的图，图13是平面图；图14(a)是沿图13中的A-A’线的剖面图；图14(b)是沿图13中的B-B’线的剖面图；图14(c)是沿图13中的C-C’线的剖面图。补充说明一下，在图13中，省略了一部分结构因素的图示。

在图13和图14(a)到图14(c)所示的本实施例的高耐压半导体开关元件中，在浓度例如为1×10¹⁴/cm³左右的P^-型半导体衬底301表面部分，形成有浓度例如为1×10¹⁶/cm³左右、深度为7μm左右的N型降低表面电场区域302。在半导体衬底301内，以与降低表面电场区域302相邻的方式形成有浓度例如为1×10¹⁷/cm³左右的p型基极区域304。在基极区域304内，以与降低表面电场区域302隔离的方式形成有浓度例如为1×10¹⁹/cm³左右的P⁺型接触区域305和浓度例如为1×10²⁰/cm³左右的N⁺型发射极兼源极区域306，该P⁺型接触区域305和该N⁺型发射极兼源极区域306互相邻接。栅极绝缘膜309，从发射极兼源极区域306上跨越着基极区域304至少形成到了降低表面电场区域302的端部上。在栅极绝缘膜309上形成有栅极电极310。

如图14(a)和图14(b)所示，在降低表面电场区域302内，以与基极区域304隔离的方式形成有浓度例如为1×10¹⁹/cm³左右的p⁺型第一集电极区域303和浓度例如为1×10¹⁹/cm³左右的p⁺型第二集电极区域314；如图14(c)所示，在降低表面电场区域302内，以与基极区域304隔离的方式形成有浓度例如为1×10²⁰/cm³左右的N⁺型漏极区域313。在此，如图13所示，第一集电极区域303、第二集电极区域314及漏极区域313，分别由已互相隔离的多个部分构成。第一集电极区域303的各个部分、第二集电极区域314的各个部分及漏极区域313的各个部分，是以下述方式被设置的，即：在与从漏极区域313面向发射极兼源极区域306的方向垂直的方向(以下，称为垂直方向)上，漏极区域313的各个部分介于第一集电极区域303的各个部分和第二集电极区域314的各个部分的各相互间，并且漏极区域313的各个部分与第一集电极区域303的各个部分及第二集电极区域314的各个部分中的每个接触。

补充说明一下，在本实施例中，可以任意设计成为第一集电极区域303的部分的个数和成为第二集电极区域314的部分的个数，在设成为第一集电极区域303的部分的个数少于成为第二集电极区域314的部分的个数的情况下，能进一步控制集电极区域的整体面积，从而能进一步使关断时的下降时间tf缩短。在设所述垂直方向上的第一集电极区域303的各个部分的长度为X1的情况下，长度X1例如为40μm左右；在设所述垂直方向上的第二集电极区域314的各个部分的长度为X2的情况下，长度X2短于长度X1，例如为20μm左右。在设该垂直方向上的漏极区域313的各个部分的长度为Y的情况下，长度Y例如为20μm左右。

如图14(a)到图14(c)所示，在半导体衬底301上形成有电连接在第一集电极区域303、第二集电极区域314及漏极区域313中的各个区域上的集电极兼漏极电极311；在半导体衬底301上形成有电连接在基极区域304和发射极兼源极区域306这两个区域上的发射极兼源极电极312。补充说明一下，发射极兼源极电极312，通过接触区域305电连接在基极区域304上。在降低表面电场区域302上，隔着电场绝缘膜307形成有层间膜308，集电极兼漏极电极311和发射极兼源极电极312，分别延伸到层间膜308上。

在本实施例的高耐压半导体开关元件中，在集电极兼漏极电极311与发射极兼源极电极312之间施加了正偏压(以下，有些地方将该正偏压称为集电极电压)，并且在栅极电极310上施加了正电压的情况下，电流(以下，有些地方将该电流称为集电极电流)开始从漏极区域313流过降低表面电场区域302、基极区域304(成为沟道区域的部分)及发射极兼源极区域306，再流向发射极兼源极电极312(MOSFET工作)。通过使集电极电压增高，集电极电流在某个程度上增大，若第一集电极区域303周围的降低表面电场区域302的电位减低得比第一集电极区域303例如低0.6V左右，空穴就从第一集电极区域303注入到降低表面电场区域302，从MOSFET工作转移为IGBT工作。在此，在设从MOSFET工作切换为IGBT工作时的集电极电压为Vch的情况下，在本实施例中能通过利用图13所示的第一集电极区域303的各部分的长度X1来使Vch变化，来代替在图1到图3所示的第一实施例中的、利用高耐压半导体开关元件的集电极区域长度X的做法。在从MOSFET工作转移为IGBT工作时，大集电极电流从第一集电极区域303流过降低表面电场区域302(或半导体衬底301)、基极区域304及接触区域305，再流向发射极兼源极电极312。而且，若由于该集电极电流，第二集电极区域314周围的降低表面电场区域302的电位减低得比第二集电极区域314例如低0.6V左右，空穴也就开始从第二集电极区域314注入到降低表面电场区域302。

就是说，在本实施例的高耐压半导体开关元件中，能通过对与第一集电极区域303的各个部分的长度X1相比更短的第二集电极区域314的各个部分的长度X2进行调整，来得到与图1到图3所示的第一实施例的高耐压半导体开关元件实际上相等的电流驱动能力(即，导通电阻Ron)。

在本实施例的高耐压半导体开关元件中，因为能通过具有与第一集电极区域303的各个部分的长度X1相比更短的长度X2的各个部分所构成的第二集电极区域314的存在，来控制集电极区域的整体面积。因此，能使关断时的下降时间tf很短。

图15，是表示在本案发明人分别实际试制作为比较例的第一实施例的高耐压半导体开关元件、和本实施例的高耐压半导体开关元件后，对Vch与下降时间tf之间的相关关系进行了评价的结果的图。如图15所示，在比较例(设置了仅由集电极区域长度为X的部分构成的集电极区域的、第一实施例的高耐压半导体开关元件)中，在Vch例如为4V时的条件下测定出的tf为350nsec。与此相对，在本实施例的高耐压半导体开关元件中，在Vch例如为3.6V时的条件下测定出的tf为130nsec。另外，如图15所示，关于其他数据，本实施例将Vch和tf也控制为小于比较例的数值。由此可以说，能通过本实施例来改善Vch与tf之间的折衷方案。

如上所述，根据本实施例，在设从MOSFET工作切换为IGBT工作时的集电极电压为Vch的情况下，能通过与第二集电极区域314的各个部分的长度X2相比更长的第一集电极区域303的各个部分的长度X1来决定Vch。由于具有与第一集电极区域303的各个部分的长度X1相比更短的长度X2的各个部分所构成的第二集电极区域314的存在，能够控制集电极区域的整体面积，从而使关断时的下降时间tf缩短。因此，能够同时控制Vch和tf，能改善Vch和tf的折衷方案。

因此，在将本实施例的高耐压半导体开关元件用于开关电源装置中的情况下，能使MOSFET在待命时和负载很小时进行工作，也能使IGBT在负载很大时进行工作，从而能在从负载很小时到负载很大时为止的整个范围内减低损失。特别是，与现有开关电源装置相比，能在负载很大时进一步减低损失。

下面，对在本实施例中所得到的效果(本实施例的集电极兼漏极区域结构的优势)进行更为详细的说明。

图16，是以与别的集电极兼漏极区域结构进行比较的方式示意地表示本实施例的集电极兼漏极区域结构(以下，称为结构A)的图，该结构A，是集电极区域(P⁺区域)由相对长的部分(长度40μm)和相对短的部分(长度20μm)构成，并且设置在集电极区域的各个部分的相互间的漏极区域(N⁺区域)的各个部分相对短(长度20μm)。在此，作为别的集电极兼漏极区域结构，有结构B、结构C及结构D，该结构B，是集电极区域(P⁺区域)仅由相对长的部分(长度40μm)构成，并且设置在集电极区域的各个部分的相互间的漏极区域(N⁺区域)的各个部分相对短(长度20μm)；该结构C，是集电极区域(P⁺区域)仅由相对长的部分(长度40μm)构成，并且设置在集电极区域的各个部分的相互间的漏极区域(N⁺区域)的各个部分相对长(长度40μm)；该结构D，是集电极区域(P⁺区域)仅由相对短的部分(长度20μm)构成，并且设置在集电极区域的各个部分的相互间的漏极区域(N⁺区域)的各个部分相对短(长度20μm)。

图17，表示分别具有所述结构A到D中的一种结构的高耐压半导体开关元件的特性，具体而言，在规定条件下测定了P⁺区域和N⁺区域的面积比率、Vch、下降时间tf及导通电阻Ron(电流驱动能力)的结果。

补充说明一下，下降时间tf根据测定条件的变化而变化。作为该测定条件，有漏极电流Id和导通时间(从使栅极电压接通时到使该栅极电压关断时的时间)。若使Id增大，tf也变长(变坏)。在使导通时间变长的情况下，tf也变长(变坏)。

另一方面，导通电阻Ron也根据测定条件的变化而变化。作为该测定条件，有漏极电流Id(不过，达到饱和区域前的活性区域的Id)。在IGBT工作中，Id较大时测定出的Ron比Id较小时的小。

如图17所示，关于Vch、下降时间tf及导通电阻Ron(电流驱动能力)，本实施例的结构A的优势很明显。补充说明一下，与结构C相比，本实施例的结构A的tf和Ron同时得到了改善，这可以推测为有下述原因。

一、因为与结构C的相比，结构A的N⁺区域的各个部分更短，所以能设从上方来看该结构时的电流密度更大，从而能设Ron更小。就是说，在IGBT工作时，大电流从P⁺区域流过去，在如结构A那样P⁺区域与P⁺区域之间的间隔较短的情况下，能与P⁺区域及P⁺区域之间的间隔较长的情况相比设从上方来看该结构时的每单位面积的电流密度更大。因此，能设Ron更小，提高电流驱动能力。

二、在对结构A和结构C进行比较的情况下，P⁺区域和N⁺区域的面积比率大致一样，但因为对N⁺区域的各个部分的个数来讲，该各个部分比较短的结构A中的个数多于结构C中的个数，所以结构A的tf短于结构C的tf。就是说，在关断时，随着集电极兼漏极电压的上升，电子从N⁺区域中被拔出，这时在结构A中，  因为N⁺区域形成数量多于结构C的N⁺区域形成数量，所以电子从N⁺区域中被更高效地拔出。因此，结构A的tf短于结构C的tf。

在结构A中，在仍然设P⁺区域的长部分的长度为40μm，而将P⁺区域的短部分的长度和N⁺区域的各个部分的长度缩短到10μm的情况下，元件也能够进行工作。然而，在设P⁺区域的短部分的长度更短的情况下，尽管IGBT工作在P⁺区域的长部分导通，但是IGBT工作在P⁺区域的短部分不导通了。因此，P⁺区域的短部分的长度有下限值。不过，该下限值是依赖于降低表面电场区域302的浓度而决定的。

在结构A中，在设N⁺区域的各个部分的长度更短的情况下，(P⁺区域的面积)/(N⁺区域的面积)大于1，从而tf变长。在设N⁺区域的各个部分的长度更长的情况下，由对图17所示的结构B的特性和结构C的特性的比较可见，造成Ron的增大。因此，最好是N⁺区域的各个部分的长度与P⁺区域的短部分的长度大致相等。

补充说明一下，图7所示的第一实施例的高耐压半导体开关元件的测定结果、和图17所示的结构B及结构C的测定结果，是在不同条件下得到的。因此，在图7中，例如在集电极区域长度X约为40μm时，Vch约为2V左右，而在图17的结构B和结构C中，集电极区域的各个部分的长度约为40μm时，Vch约为4V左右。第一实施例的元件结构与结构B及结构C的元件结构之间的不同之处，主要在于：在第一实施例中，设漏极区域(N⁺区域)的各个部分的长度为10μm，而在结构B及结构C中，设N⁺区域的各个部分的长度为20μm或40μm。

(第六实施例)

下面，参照附图，对本发明的第六实施例所涉及的横式高耐压半导体开关元件进行说明。

图18和图19(a)到图19(c)，分别是表示本实施例的高耐压半导体开关元件的结构之一例的图。图18是平面图；图19(a)是沿图18中的A1-A1’线的剖面图；图19(b)是沿图18中的A2-A2’线的剖面图；图19(c)是沿图18中的A3-A3’线的剖面图。补充说明一下，在图18中，省略了一部分结构因素的图示。沿图18中的B-B’线的剖面图，与第五实施例的图14(b)一样；沿图18中的C-C’线的剖面图，与第五实施例的图14(c)一样。

如图18和图19(a)到图19(c)所示，本实施例与上述第五实施例(参照图13和图14(a)到图14(c))不同之处是：设置有p⁺型第一集电极区域330，来代替第五实施例的p⁺型第一集电极区域303。在此，第一集电极区域330，由第三集电极区域315和第四集电极区域325构成，该第三集电极区域315，由多个在与从漏极区域313面向发射极兼源极区域306的方向垂直的方向(以下，称为垂直方向)上具有规定长度Z的部分构成；该第四集电极区域325，由多个在所述垂直方向上具有规定长度(X1-Z)的部分构成。在所述垂直方向上，未连接在集电极兼漏极电极311上的降低表面电场区域302的一部分(以下，称为N型第二降低表面电场区域316)介于第三集电极区域315的各个部分与第四集电极区域325的各个部分之间，该第二降低表面电场区域316与第三集电极区域315的各个部分及第四集电极区域325的各个部分中的每个接触。补充说明一下，在第二降低表面电场区域316上，形成有电场绝缘膜307。

除了所述与第五实施例不同之处以外，本实施例的元件结构就与图13和图14(a)到图14(c)所示的第五实施例的元件结构一样。就是说，如图18和图19(a)到图19(c)所示，包括第二降低表面电场区域316在内的第一集电极区域330、第二集电极区域314及漏极区域313，由已互相隔离的多个部分构成。在此，第一集电极区域330的各个部分，由夹着第二降低表面电场区域316的、第三集电极区域315的各个部分和第四集电极区域325的各个部分构成。第一集电极区域330的各个部分、第二集电极区域314的各个部分及漏极区域313的各个部分，是以下述方式设置的，即：在所述垂直方向上，漏极区域313的各个部分介于第一集电极区域330的各个部分和第二集电极区域314的各个部分的相互之间，并且漏极区域313的各个部分，与第一集电极区域330的各个部分及第二集电极区域314的各个部分中的每个接触。

补充说明一下，在本实施例中，还是可以任意设计成为第一集电极区域330的部分的个数和成为第二集电极区域314的部分的个数，在设成为第一集电极区域330的部分的个数少于成为第二集电极区域314的部分的个数的情况下，能进一步控制集电极区域的整体面积，从而能进一步使关断时的下降时间tf缩短。在设所述垂直方向上的第一集电极区域330的各个部分的长度(不包括第二降低表面电场区域316的长度)为X1(＝(第三集电极区域315的各个部分的长度Z)+(第四集电极区域325的各个部分的长度(X1-Z)))的情况下，长度X1例如为40μm左右；在设所述垂直方向上的第二集电极区域314的各个部分的长度为X2的情况下，长度X2短于长度X1，例如为20μm左右。在设该垂直方向上的漏极区域313的各个部分的长度为Y的情况下，长度Y例如为20μm左右。

本实施例的高耐压半导体开关元件的工作情况，与第五实施例一样。在集电极兼漏极电极311与发射极兼源极电极312之间施加了正偏压(以下，有些地方将该正偏压称为集电极电压)，并且在栅极电极310上施加了正电压的情况下，电流(以下，有些地方将该电流称为集电极电流)开始从漏极区域313流过降低表面电场区域302、基极区域304(成为沟道区域的部分)及发射极兼源极区域306，再流向发射极兼源极电极312(MOSFET工作)。通过使集电极电压增高，集电极电流在某个程度上增大，若第三集电极区域315周围或第四集电极区域325周围的降低表面电场区域302的电位减低得比该第三集电极区域315或该第四集电极区域325例如低0.6V左右，空穴就从该第三集电极区域315或该第四集电极区域325注入到降低表面电场区域302，从MOSFET工作转移为IGBT工作。在此，在本实施例中，在设从MOSFET工作切换为IGBT工作时的集电极电压为Vch的情况下，能通过图18所示的第三集电极区域315的各个部分的长度Z和第四集电极区域325的各个部分的长度(X1-Z)之和，即长度X1，来使Vch变化，来代替利用图13所示的第五实施例的高耐压半导体开关元件中的第一集电极区域303的长度X1的做法。其理由如下，即：因为设置在第三集电极区域315的各个部分与第四集电极区域325的各个部分之间的第二降低表面电场区域316，未连接在集电极兼漏极电极311上，所以即使在栅极电极310上施加正电压，电流也不会从第二降低表面电场区域316流去。因此，在下述两种状态之间，从漏极区域313流去的集电极电流所产生的、位于第一集电极区域330周围的降低表面电场区域302的电位变化情况大致一样，该两种状态是：如第五实施例那样，集电极区域长度X1的部分构成了第一集电极区域303的状态(参照图13)、和如本实施例那样，由多个具有长度Z的部分构成的第三集电极区域315及由多个具有长度(X1-Z)的部分构成的第四集电极区域325构成了第一集电极区域330的状态(参照图18)。因此，在本实施例中，能通过第三集电极区域315的各个部分的长度Z和第四集电极区域325的各个部分的长度(X1-Z)之和，即长度X1，来使Vch变化。

如上所述，根据本实施例，除了与第五实施例一样的效果以外，还能够得到下述效果。就是说，能通过使未连接在集电极兼漏极电极311上的第二降低表面电场区域316介于第三集电极区域315的各个部分与第四集电极区域325的各个部分之间，来在该第二降低表面电场区域316上方形成例如由多晶硅构成的布线。就是说，能在使元件性能不恶化的状态下，提高电路图案的设计自由度。

补充说明一下，在本实施例中，最好是这样的，第三集电极区域315的各个部分的长度Z与第四集电极区域325的各个部分的长度(X1-Z)大致一样，即Z为 左右，以从上方看集电极兼漏极区域结构时的电流分布情况均匀。具体而言，在IGBT工作的情况下，若局部发生电流的集中，该局部的温度就明显上升而造成热耗散，而无论使第三集电极区域315的各个部分的长度Z改变得比

长还是比 短，从上方看集电极兼漏极区域结构时的电流流动情况都不均匀。因此，最好是设Z为 左右。

因此，在如本实施例那样设X1为40μm左右的情况下，最好是Z为20μm左右。这样，就能够得到与第五实施例的高耐压半导体开关元件一样的元件性能。如在第五实施例中所述，第三集电极区域315的各个部分的长度Z和第四集电极区域325的各个部分的长度(X1-Z)，都可以缩短到10μm左右。

在本实施例中，如果考虑在第二降低表面电场区域316上方形成布线，该第二降低表面电场区域316在所述垂直方向上的长度就至少需要10μm左右。若设第二降低表面电场区域316的长度较长，就是说设N型第二降低表面电场区域316的面积较大，Ron(电流驱动能力)就恶化，因而最好是第二降低表面电场区域316的长度小于或等于20μm左右。

(第七实施例)

下面，参照附图说明本发明的第七实施例所涉及的横式高耐压半导体开关元件。

图20和图21(a)到图21(e)，分别是表示本实施例的高耐压半导体开关元件的结构之一例的图，图20是平面图；图21(a)是沿图20中的A1-A1’线的剖面图；图21(b)是沿图20中的A2-A2’线的剖面图；图21(c)是沿图20中的A3-A3’线的剖面图；图21(d)是沿图20中的B-B’线的剖面图；图21(e)是沿图20中的C-C’线的剖面图。补充说明一下，在图20中，省略了一部分结构因素的图示。为了简明地说明一下，图20和图21(a)到图21(e)分别表示了两个单元结构，该两个单元结构是使例如图13和图14(a)到图14(c)等所示的一个单元结构以D-D’线为轴翻转而得到的。

本实施例与上述第六实施例(参照图18和图19(a)到图19(c))不同之处是：如图20和图21(a)到图21(e)所示，在层间膜308与降低表面电场区域302之间形成有例如由多晶硅构成的漏极电场缓解层320。在此，漏极电场缓解层320的至少一部分，隔着层间膜308设置在集电极兼漏极电极311中延伸到层间膜308上的部分下方，同时隔着电场绝缘膜307设置在位于第三集电极区域315的各个部分与第四集电极区域325的各个部分之间的第二降低表面电场区域316上方。如图21(c)所示，漏极电场缓解层320，在第二降低表面电场区域316上方与集电极兼漏极电极311连接。补充说明一下，栅极绝缘膜309介于未形成电场绝缘膜307的降低表面电场区域302与漏极电场缓解层320之间。

除了所述与第六实施例不同之处以外，本实施例的元件结构就与图18和图19(a)到图19(c)所示的第六实施例的元件结构一样。就是说，如图20和图21(a)到图21(e)所示，包括第二降低表面电场区域316在内的第一集电极区域330、第二集电极区域314及漏极区域313，分别由已互相隔离的多个部分构成。在此，第一集电极区域330的各个部分，由夹着第二降低表面电场区域316的、第三集电极区域315的各个部分和第四集电极区域325的各个部分构成。第一集电极区域330的各个部分、第二集电极区域314的各个部分及漏极区域313的各个部分，是以下述方式设置的，即：在与从漏极区域313面向发射极兼源极区域306的方向垂直的方向(以下，称为垂直方向)上，漏极区域313的各个部分介于第一集电极区域330的各个部分和第二集电极区域314的各个部分的各相互间，并且漏极区域313的各个部分，与第一集电极区域330的各个部分及第二集电极区域314的各个部分中的每个接触。

本实施例的高耐压半导体开关元件的工作情况，与第六实施例也一样。

如上所述，根据本实施例，除了与第六实施例一样的效果以外，还能够得到下述效果。就是说，能通过在层间膜308与降低表面电场区域302之间设置漏极电场缓解层320，使集电极耐压高于第六实施例的集电极耐压。因为将漏极电场缓解层320的一部分设置在第二降低表面电场区域316上方，并且该设置部分连接在集电极兼漏极电极311上，所以能够提高电路图案的设计自由度，也能使漏极电场缓解层的设置面积、和漏极电场缓解层及集电极兼漏极电极的连接面积减低。与此相对，例如在要在图13所示的第五实施例的漏极区域313上方或第二集电极区域314上方设置漏极电场缓解层的情况下，用来使漏极区域313或第二集电极区域314连接在集电极兼漏极电极311上的面积很小，该连接很有困难。

补充说明一下，在第五到第七实施例中，在形成有N型降低表面电场区域302的P型半导体衬底301中设置了本发明的半导体开关元件。也可以是这样的，在形成有p型降低表面电场区域的N型半导体衬底中设置本发明的半导体开关元件，来代替所述做法。

-工业实用性-

本发明，涉及一种高耐压半导体开关元件及使用该高耐压半导体开关元件的开关电源装置，能够得到能在从负载很小时到负载很大时为止的整个范围内减低损失的特别的效果，非常有用。

Claims (14)

1.一种高耐压半导体开关元件，其特征在于：

包括：

第二导电型降低表面电场区域，形成在第一导电型半导体衬底表面部分中，

第一导电型基极区域，以与所述降低表面电场区域相邻的方式形成在所述半导体衬底内，

第二导电型发射极兼源极区域，以与所述降低表面电场区域隔离的方式形成在所述基极区域内，

栅极绝缘膜，从所述发射极兼源极区域上跨越着所述基极区域至少形成到所述降低表面电场区域上，

栅极电极，形成在所述栅极绝缘膜上，

第二导电型漏极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内，

第一导电型集电极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内，

集电极兼漏极电极，形成在所述半导体衬底上，并且电连接在所述集电极区域和所述漏极区域这两个区域上，以及

发射极兼源极电极，形成在所述半导体衬底上，并且电连接在所述基极区域和所述发射极兼源极区域这两个区域上。

2.根据权利要求1所述的高耐压半导体开关元件，其特征在于：

所述集电极区域和所述漏极区域分别由已互相隔离的多个部分构成；

在与从所述集电极区域面向所述发射极兼源极区域的方向垂直的方向上，所述集电极区域的各个部分和所述漏极区域的各个部分是以交替接触的方式设置的。

3.根据权利要求2所述的高耐压半导体开关元件，其特征在于：

在与从所述集电极区域面向所述发射极兼源极区域的方向垂直的方向上，所述集电极区域的各个部分的长度小于或等于48μm。

4.根据权利要求2所述的高耐压半导体开关元件，其特征在于：

在所述集电极区域的各个部分和所述漏极区域的各个部分的排列中，所述漏极区域的一部分即端部处在所述排列的端点；

在所述降低表面电场区域内，以与所述基极区域隔离的方式形成有第二导电型的别的漏极区域；

在所述半导体衬底上，形成有电连接在所述别的漏极区域上的别的漏极电极；

所述别的漏极区域和所述漏极区域的端部，通过所述降低表面电场区域而互相电连接；

所述降低表面电场区域中位于所述别的漏极区域与所述漏极区域的端部之间的区域的至少一部分，与其他部分相比宽度更窄，使得在规定值或规定值以上的电压施加在所述集电极兼漏极电极上的情况下，由于电场效应，从所述漏极区域的端部流向所述别的漏极区域的电流路径被夹断。

5.根据权利要求1所述的高耐压半导体开关元件，其特征在于：

在所述集电极区域与所述降低表面电场区域之间，设置有与所述降低表面电场区域相比杂质浓度更高的第二导电型缓冲层。

6.根据权利要求1所述的高耐压半导体开关元件，其特征在于：

在所述降低表面电场区域内，形成有与所述基极区域电连接的一层或多层第一导电型半导体层。

7.一种开关电源装置，包括：被施加输入直流电压的半导体开关元件，对所述半导体开关元件的开关状态进行控制的电压控制电路，电连接在所述半导体开关元件的输出端上的一次绕组，与所述一次绕组具有磁耦合关系的二次绕组，以及对被所述二次绕组诱发而产生的电压进行整流滤波，再向负载提供输出直流电压的整流滤波电路，其特征在于：

用权利要求1所述的高耐压半导体开关元件，作为所述半导体开关元件。

8.根据权利要求7所述的开关电源装置，其特征在于：

用权利要求4所述的高耐压半导体开关元件，作为所述半导体开关元件；

还包括使所述电压控制电路启动的启动电路；

所述高耐压半导体开关元件的所述别的漏极电极和所述启动电路，互相电连接。

9.根据权利要求7所述的开关电源装置，其特征在于：

还包括与所述一次绕组和所述二次绕组都具有磁耦合关系的辅助绕组：

利用被所述辅助绕组诱发而产生的电压通过所述电压控制电路被施加在所述半导体开关元件的栅极端上的振铃扼流变换器方式。

10.一种高耐压半导体开关元件，其特征在于：

包括：

第二导电型降低表面电场区域，形成在第一导电型半导体衬底表面部分中，

第一导电型基极区域，以与所述降低表面电场区域相邻的方式形成在所述半导体衬底内，

第二导电型发射极兼源极区域，以与所述降低表面电场区域隔离的方式形成在所述基极区域内，

栅极绝缘膜，从所述发射极兼源极区域上跨越着所述基极区域至少形成到所述降低表面电场区域上，

栅极电极，形成在所述栅极绝缘膜上，

第二导电型漏极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内，

第一导电型第一集电极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内，

第一导电型第二集电极区域，以与所述基极区域隔离的方式形成在所述降低表面电场区域内，

集电极兼漏极电极，形成在所述半导体衬底上，并且电连接在所述第一集电极区域、所述第二集电极区域及所述漏极区域中的每个上，以及

发射极兼源极电极，形成在所述半导体衬底上，并且电连接在所述基极区域和所述发射极兼源极区域这两个区域上；

所述第一集电极区域、所述第二集电极区域及所述漏极区域，分别由已互相隔离的多个部分构成；

所述第一集电极区域的各个部分，在与从所述漏极区域面向所述发射极兼源极区域的方向垂直的方向上具有规定长度X1；

所述第二集电极区域的各个部分，在所述垂直的方向上具有与所述规定长度X1相比更短的规定长度X2；

所述第一集电极区域的各个部分、所述第二集电极区域的各个部分及所述漏极区域的各个部分，是以在所述垂直的方向上，所述漏极区域的各个部分介于所述第一集电极区域的各个部分和所述第二集电极区域的各个部分的各相互间，并且所述漏极区域的各个部分与所述第一集电极区域的各个部分及所述第二集电极区域的各个部分中的每个接触的方式设置的。

11.根据权利要求10所述的高耐压半导体开关元件，其特征在于：

成为所述第一集电极区域的部分的个数，比成为所述第二集电极区域的部分的个数少。

12.根据权利要求10所述的高耐压半导体开关元件，其特征在于：

所述第一集电极区域，由第三集电极区域和第四集电极区域构成，所述第三集电极区域，由多个在所述垂直的方向上具有规定长度Z的部分构成；所述第四集电极区域，由多个在所述垂直的方向上具有规定长度X1-Z的部分构成；

在所述垂直的方向上，未连接在所述集电极兼漏极电极上的所述降低表面电场区域的一部分介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间，同时所述降低表面电场区域的一部分与所述第三集电极区域的各个部分及所述第四集电极区域的各个部分中的每个接触。

13.根据权利要求12所述的高耐压半导体开关元件，其特征在于：

所述集电极兼漏极电极，延伸到形成在所述降低表面电场区域上的层间膜上；

还包括漏极电场缓解层，形成在所述层间膜与所述降低表面电场区域之间，并且与所述集电极兼漏极电极电连接；

所述漏极电场缓解层中的至少一部分，设置在所述集电极兼漏极电极中延伸到所述层间膜上的部分的下方、和介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间的所述降低表面电场区域的一部分的上方。

14.根据权利要求13所述的高耐压半导体开关元件，其特征在于：

所述漏极电场缓解层，在介于所述第三集电极区域的各个部分与所述第四集电极区域的各个部分之间的所述降低表面电场区域的一部分的上方，与所述集电极兼漏极电极连接。

Images