JP2002345242A - ワールドワイド電源 - Google Patents

Abstract

(57)【要約】 【課題】広い入力電圧に対し、損失の小さいスイッチン
グ電源を提供する。 【解決手段】入力電圧が高くなるとスイッチング周波数
が高くなるＲＣＣ型スイッチング電源２において、出力
トランジスタ１３に、ショットキー接合型のＩＧＢＴを
用いる。ショットキー接合型のＩＧＢＴは、低濃度層内
への少数キャリアの注入があり、伝導度変調が起こるか
ら、導通抵抗はＭＯＳＦＥＴよりも小さい。他方、少数
キャリアの注入量は少ないため、ＰＮ接合型のＩＧＢＴ
よりもスイッチング速度が早く、スイッチング損失はＰ
Ｎ接合型のＩＧＢＴよりも小さい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
の技術分野に係り、特に、入力電圧範囲が広いワールド
ワイド電源の技術分野に関する。

【０００２】

【従来の技術】スイッチング電源の構成を図８に示す。
一般的に、スイッチング電源１０２は、一次側整流平滑
回路１１１と、本体回路１１２と、トランス１０４と、
二次側整流平滑回路１２１とを有している。

【０００３】一次側整流平滑回路１１１の入力端子１１
６、１１７間に入力された交流電圧は、一次側整流平滑
回路１１１によって整流平滑され、略直流の入力直流電
圧が本体回路１１２に供給される。ここでは、一次側整
流平滑回路１１１は、ダイオードブリッジ１３１と入力
コンデンサ１３２とを有しており、ダイオードブリッジ
１３１によって全波整流された電圧が、入力コンデンサ
１３２で平滑されて本体回路１１２に供給されている。

【０００４】本体回路１１２内には、スイッチング素子
１１３と制御回路１１４とが設けられている。トランス
１０４内には一次巻線１４１が設けられており、該一次
巻線１４１とスイッチング素子１１３とは直列接続さ
れ、その直列接続回路に入力直流電圧が供給されてい
る。

【０００５】スイッチング素子１１３の制御端子は、制
御回路１１４に接続され、制御回路１１４が出力するゲ
ート信号によって導通と遮断が制御されるように構成さ
れている。

【０００６】また、トランス１０４内には、一次巻線１
４１と磁気結合した二次巻線１４２と、一次巻線１４１
及び二次巻線１４２と磁気結合した補助巻線１４３が設
けられている。

【０００７】スイッチング素子１１３がスイッチング動
作し、一次巻線１４１に断続的に電流が流れると、二次
巻線１４２と補助巻線１４３に電圧が誘起される。

【０００８】二次側整流平滑回路１２１は、二次巻線１
４２に誘起された電圧を整流平滑して直流出力電圧を生
成し、出力端子１２６、１２７から出力する。ここで
は、二次側整流平滑回路１２１は、ダイオード１２２
と、チョークコイル１２３と、第１、第２の出力コンデ
ンサ１２４、１２５を有している。チョークコイル１２
３と第１、第２の出力コンデンサ１２４はπ型接続され
ており、二次巻線１４２に誘起された電圧は、ダイオー
ド１２２によって半波整流され、チョークコイル１２３
と第１、第２の出力コンデンサ１２４、１２５によって
平滑されるようになっている。

【０００９】補助巻線１４３の両端に生じる電圧は、制
御回路１４３を介して、スイッチング素子１１３の制御
端子に入力されている。この電源回路１０２は、リンギ
ングチョークコンバータ方式のスイッチング電源であ
り、スイッチング素子１１３は補助巻線１４３に生じた
電圧によって、自励でスイッチング動作するようになっ
ている。

【００１０】また、出力端子１２６、１２７間の電圧
は、フォトカプラ１２９を介して制御回路１１４にフィ
ードバックされている。

【００１１】出力端子１２６、１２７間の電圧が低下し
た場合には、制御回路１１４は、スイッチング素子１１
３の導通期間を強制的に長くし、逆に、出力端子１２
６、１２７間の電圧が上昇した場合には、スイッチング
素子１１３の導通期間を強制的に短くし、出力端子１２
６、１２７に現れる電圧が一定値に維持されるようにな
っている。

【００１２】なお、制御回路１１４内部では、補助巻線
１４３に誘起された電圧を利用し、補助的な直流電圧を
生成しており、制御回路１１４は、始動時を除き、その
補助的な直流電圧で動作するようになっている。

【００１３】上記のようなスイッチング電源１０２で
は、損失は主としてスイッチング素子１１３で生じる。

【００１４】スイッチング素子１１３は、通常、ＭＯＳ
ＦＥＴが用いられている。一般に、バイポーラトランジ
スタでは、導通状態から遮断状態に切り替わるときのス
イッチング損失は大きいが、ＭＯＳＦＥＴはスイッチン
グ速度が早いため、スイッチング損失は小さい。その反
面、ＭＯＳＦＥＴは、バイポーラトランジスタとは異な
り、導通抵抗が大きいため導通損失が無視できない。従
って、大電流が流れると損失が大きくなってしまう。

【００１５】近年では、スイッチング電源の技術分野に
おいても、ＭＯＳＦＥＴの基板の裏面側に、ドレイン層
とは逆極性の不純物層を形成し、基板のドレイン層内に
少数キャリアを注入するＰＮ接合型のＩＧＢＴが注目さ
れている。

【００１６】このようなＩＧＢＴをスイッチング素子１
１３に用いた場合、バイポーラトランジスタと同様に伝
導度変調が生じるため、導通抵抗は小さくなるものの、
少数キャリアを利用するため、スイッチング速度が遅
く、スイッチング損失が大きくなる。

【００１７】商用交流電圧の大きさは、国毎に異なり、
例えば日本国内ではＡＣ１００Ｖであり、ヨーロッパで
はＡＣ２２０Ｖ〜２４０Ｖである。同じスイッチング電
源を各国で使用しようとした場合、交流電圧が大きな商
用電源に接続すると、入力直流電圧は大きくなり、逆
に、交流電圧が小さな商用電源に接続すると、入力直流
電圧は小さくなる。

【００１８】上記のようなＲＣＣ方式のスイッチング電
源１０２では、入力直流電圧が低い場合には、スイッチ
ング素子１１３のスイッチング周波数が低下すると共に
スイッチング素子１１３の導通期間が長くなり、一次巻
線１４１に大電流が流れることで出力端子１２６、１２
７間の電圧が一定値に維持される。

【００１９】逆に入力直流電圧が高い場合には、スイッ
チング素子１１３のスイッチング周波数が高くなると共
に導通期間が短くなり、一次巻線１４１に流れる電流が
減少することで出力端子１２６、１２７間の電圧が一定
値に維持される。

【００２０】従って、スイッチング損失と導通損失の両
方を総合的に見た場合、直流入力電圧が低い場合には、
低周波・大電流になるため、ＭＯＳＦＥＴが不利であ
り、ＩＧＢＴが有利になる。逆に入力直流電圧が高い場
合には、高周波・低電流になるため、ＭＯＳＦＥＴが有
利であり、ＩＧＢＴが不利になる。

【００２１】図９は、ＭＯＳＦＥＴの損失とＩＧＢＴの
損失を比較したグラフである。最大損失Ｐ_MAXが規格に
設定されている場合、低周波側ではＭＯＳＦＥＴが規格
を満たさず、高周波側ではＩＧＢＴが規格を満たしてい
ない。

【００２２】このように入力直流電圧の幅が広い場合、
従来技術では、ＭＯＳＦＥＴを用いたスイッチング電源
と、ＩＧＢＴを用いたスイッチング電源の二種類を用意
し、使い分ける必要がある。

【００２３】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、１台のスイッチング電源で幅の広い入力直流電
圧に対応できる技術を提供することにある。

【００２４】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、入力直流電圧が印加される
スイッチング素子と、前記スイッチング素子の出力端子
に接続された一次巻線と、前記一次巻線に磁気結合され
た二次巻線と、前記二次巻線に誘起された電圧を整流平
滑し、負荷に出力直流電圧を供給する整流平滑回路とを
有し、前記スイッチング素子のスイッチング周波数は、
前記入力直流電圧が高いときの方が、前記入力直流電圧
が低いときに比べて高くなるように構成されたスイッチ
ング電源であって、前記スイッチング素子は、第１導電
型の低濃度層と、前記第１導電型の表面側に配置された
第２導電型のベース領域と、前記ベース領域内に配置さ
れた前記第１導電型のソース領域と、前記ソース領域縁
と前記ベース領域の縁との間の前記ベース領域の部分で
構成されたチャネル領域と、前記チャネル領域上に配置
されたゲート絶縁膜と、前記ゲート絶縁膜上に配置され
たゲート電極膜と、前記低濃度層の裏面に配置されたシ
ョットキー電極とを有し、前記ショットキー電極と前記
低濃度層との間には、ショットキー接合が形成され、前
記ショットキー接合は、前記低濃度層と前記ベース領域
との間のＰＮ接合が逆バイアスされた状態で、前記チャ
ネル領域に形成された反転層内に電流が流れる場合に、
順バイアスされる極性のスイッチング電源である。請求
項２記載の発明は、前記第１導電型はＮ型であり、前記
ショットキー接合の極性は、前記低濃度層側をカソード
とし、前記ショットキー電極側をアノードとする向きで
ある請求項１記載のスイッチング電源である。請求項３
記載の発明は、前記ショットキー接合のショットキー障
壁の高さは、０．７４ｅＶ以上０．８８ｅＶ以下の範囲
である請求項１又は請求項２のいずれか１項記載のスイ
ッチング電源である。請求項４記載の発明は、前記入力
直流電圧が、１００Ｖ以上４００Ｖ以下の範囲に設定さ
れた請求項１乃至請求項３のいずれか１項記載のスイッ
チング電源である。請求項５記載の発明は、請求項１乃
至請求項４のいずれか１項記載のスイッチング電源であ
って、前記一次巻線と前記二次巻線の両方に磁気結合さ
れた補助巻線を有し、前記補助巻線に誘起された電圧
が、制御回路を介して前記スイッチング素子のゲート端
子に印加されるように構成されたリンギングチョークコ
ンバータ方式のスイッチング電源である。

【００２５】本発明は上記のように構成されており、シ
ョットキー接合型のＩＧＢＴをスイッチング素子に有す
るスイッチング電源である。

【００２６】ショットキー電極と低濃度層との間にはシ
ョットキー接合が形成されており、ショットキー電極が
ＭＯＳＦＥＴの場合のドレイン電極膜となっている。

【００２７】ｎチャネル型のデバイスである場合、導通
状態では、ベース領域と低濃度層とは逆バイアスされ、
チャネル層内に形成される反転層を通ってショットキー
電極からソース電極に向かって電流が流れる。このと
き、ショットキー接合は順バイアスされるので、低濃度
層内に少数キャリアが注入され、低濃度層の伝導度が変
調し、抵抗値が低くなる。

【００２８】少数キャリアの注入量は、ＰＮ接合型のＩ
ＧＢＴに比べて少ないので、ショットキー接合型のＩＧ
ＢＴでは、ＰＮ接合型のＩＧＢＴに比べ、導通状態から
遮断状態に転じるときに、ソース電極膜とショットキー
電極膜の間の電圧が大きい状態で、大きな電流が流れる
期間は短くて済む。

【００２９】従って、導通損失とスイッチング損失の両
方が小さいスイッチング電源を得ることができる。

【００３０】

【発明の実施の形態】本発明のスイッチング電源２の一
例を図１に示す。本スイッチング電源２は、リンギング
チョークコンバータ(ＲＣＣ)方式のスイッチング電源で
あり、一次側整流平滑回路１１と、本体回路１２と、ト
ランス４と、二次側整流平滑回路２１を有している。

【００３１】一次側整流平滑回路１１は、ダイオードブ
リッジ３１と入力コンデンサ３２とを有している。符号
１６、１７は、商用電源に接続される入力端子を示して
おり、入力端子１６、１７間に印加された交流電圧は、
ダイオードブリッジ３１によって全波整流され、入力コ
ンデンサ３２に入力され、平滑され、入力直流電圧が生
成される。

【００３２】本体回路１２内には、スイッチング素子１
３と制御回路１４とが設けられている。

【００３３】本発明のスイッチング素子１３は、トラン
ジスタであり、より詳しくは、ショットキー接合型ＩＧ
ＢＴである。ショットキー接合型のＩＧＢＴとは、後述
するように、ＭＯＳＦＥＴとショットキーダイオードが
結合した構造を有している。本発明のスイッチング素子
１３は、Ｎチャネル型である。

【００３４】トランス４内には一次巻線４１が設けられ
ており、該一次巻線４１の一端とスイッチング素子１３
のドレイン端子が接続されており、一次巻線４１の他端
は、入力コンデンサ３２の高電位側の端子に接続されて
いる。

【００３５】スイッチング素子１３のソース端子は、入
力コンデンサ３２の接地電位側の端子に接続されてお
り、従って、一次側整流平滑回路１１から出力される入
力直流電圧は、一次巻線４１とスイッチング素子１３の
直列接続回路に印加される。

【００３６】トランス４内には、一次巻線４１と磁気結
合した二次巻線４２と、一次巻線４１及び二次巻線４２
と磁気結合した補助巻線４３が設けられており、一次巻
線４１に断続的に電流が流れた場合、二次巻線４２と補
助巻線４３とに電圧が誘起されるように構成されてい
る。

【００３７】補助巻線４３に誘起された電圧は、制御回
路１４を介してスイッチング素子１３のゲート端子に入
力されており、補助巻線４３に誘起される電圧によっ
て、スイッチング素子１３は自励発振するように構成さ
れている。スイッチング素子１３が自励発振によってス
イッチング動作すると一次巻線４１に断続的に電流が流
れ、二次巻線４２と補助巻線４３とに電圧が誘起され
る。

【００３８】二次側整流平滑回路２１内には、整流ダイ
オード２２と、チョークコイル２３と、第１、第２の出
力コンデンサ２４、２５とが設けられている。

【００３９】二次巻線４２の一端は、整流ダイオード２
２のアノード端子に接続されており、該整流ダイオード
２２のカソード端子は、第１の出力コンデンサ２４の高
電位側の端子に接続されている。

【００４０】また、整流ダイオード２２のカソード端子
は、チョークコイル２３の一端に接続されており、該チ
ョークコイル２３の他端は、高電位側の出力端子２６に
接続されている。

【００４１】二次巻線４２の他端は、低電位側の出力端
子２７に接続されており、その低電位側の出力端子２７
には、第１の出力コンデンサ２４の低電圧側の端子と、
第２の出力コンデンサ２５の低電圧側の端子も接続され
ている。

【００４２】二次巻線４２に誘起される電圧の極性は、
スイッチング素子１３が導通状態から遮断状態に転じた
ときに、整流ダイオード２２のアノード端子に正電圧が
印加される極性になっており、このとき、整流ダイオー
ド２２が順バイアスされ、電流が流れる。

【００４３】整流ダイオード２２に流れた電流は、第１
の出力コンデンサ２４を充電すると共に、チョークコイ
ル２３を流れ、第２の出力コンデンサ２５を充電する。
出力端子２６、２７間に負荷が接続されていた場合、チ
ョークコイル２３を流れた電流は、負荷にも供給され
る。

【００４４】この状態では、第１、第２の出力コンデン
サ２４、２５と、チョークコイル２３によって、二次巻
線４２に誘起された電圧が平滑化されている。

【００４５】スイッチング素子１３が遮断状態から導通
状態に転じたときには、二次巻線４２には、整流ダイオ
ード２２を逆バイアスする電圧が誘起されるため、整流
ダイオード２２には電流は流れない。

【００４６】この状態では、第１、第２のコンデンサに
蓄積された静電エネルギーと、チョークコイル２３に蓄
積された磁気エネルギーによって、負荷に電流が供給さ
れる。

【００４７】出力端子２６、２７間の電圧は、フォトカ
プラ２９を介して制御回路１４にフィードバックされて
いる。制御回路１４内は、フォトカプラ２９から入力さ
れる電圧の大きさによって、スイッチング素子１３の導
通期間を制御しており、制御回路１４は、出力端子２
６、２７間の電圧が低下した場合には、スイッチング素
子１３の導通期間を長くし、逆に、出力端子２６、２７
間の電圧が上昇した場合には、スイッチング素子１３の
導通期間を強制的に短くすることで、出力端子２６、２
７に現れる電圧が一定値に維持されるようになってい
る。

【００４８】二次巻線４２に電圧が誘起される状態で
は、補助巻線４３にも電圧が誘起されている。制御回路
１４内部では、補助巻線４３に誘起された電圧を利用
し、補助的な直流電圧を生成しており、制御回路１４
は、始動時を除き、その補助的な直流電圧で動作するよ
うになっている。

【００４９】上記のスイッチング電源２では、入力電圧
が高くなると、スイッチング素子１３のドレイン端子と
ソース端子間に印加される電圧が高くなるため、導通期
間が一定に維持されていても、スイッチング素子１３に
流れる最大電流が大きくなってしまう。

【００５０】従って、出力端子２６、２７間の電圧が一
定に維持されている場合に、入力直流電圧が高くなる
と、スイッチング素子１３のスイッチング周波数が上昇
し、１回の導通期間が短くなることでスイッチング素子
１３に流れる最大電流が減少し、二次側に過剰なエネル
ギーが伝達されないようになる。

【００５１】逆に、入力直流電圧が低くなると、スイッ
チング素子１３のスイッチング周波数が低くなり、１回
の導通期間が長くなることで、スイッチング素子１３に
流れる最大電流が増大し、二次側に伝達されるエネルギ
ーが確保される。

【００５２】本発明のスイッチング電源２に用いられる
スイッチング素子１３は、このような動作に適したショ
ットキー接合型ＩＧＢＴ素子であり、図２に、スイッチ
ング素子１３内に設けられた半導体チップ２０５の構造
を示す。

【００５３】この半導体チップ２０５は、シリコンから
成るチップ本体２０１を有しており、該チップ本体２０
１内には、Ｎ型不純物が低濃度に含有された低濃度層２
１２が設けられている。この低濃度層２１２は、ＭＯＳ
ＦＥＴではドレイン層に対応する半導体層である。

【００５４】低濃度層２１２の一面側には、Ｐ型不純物
の拡散層から成るベース領域２５４が形成されている。
ベース領域２５４内部の表面側には、Ｎ型不純物の拡散
層から成るソース領域２６１が配置されている。ソース
領域２６１の拡散深さはベース領域２５４よりも浅くな
っており、ソース領域２６１は低濃度層２１２には接触
していない。ソース領域２６１の表面不純物濃度はベー
ス領域２５４の表面不純物濃度よりも高く、また、ベー
ス領域２５４の表面不純物濃度は、低濃度層２１２の不
純物濃度よりも高くなっている。

【００５５】ベース領域２５４の縁の近傍部分であっ
て、ソース領域２６１の縁とベース領域２５４の縁との
間の部分はチャネル領域２１０となっており、少なくと
も、そのチャネル領域２１０の表面には、ゲート絶縁膜
２２６とゲート電極膜２２７が下層からこの順序で配置
されている。

【００５６】ソース領域２６１とベース領域２５４の表
面には、ソース電極膜２４４が配置されており、このソ
ース電極膜２４４によって、ベース領域２５４とソース
領域２６１とは短絡されている。

【００５７】ゲート電極膜２２７の表面と側面には層間
絶縁膜２４１が配置されており、この層間絶縁膜２４１
によって、ゲート電極膜２２７とソース電極膜２４４は
絶縁されている。符号２５０は保護膜である。

【００５８】低濃度層２１２の、ベース領域２５４が配
置された面とは反対側の面の表面には、ショットキー電
極２２８が形成されている。

【００５９】このショットキー電極２２８は、低濃度層
２１２との間、即ち、チップ本体２０１との間でショッ
トキー接合を形成しており、ショットキー電極２２８が
アノードとなり、チップ本体２０１側がカソードとなる
ショットキーダイオードが形成されている。

【００６０】この半導体チップ２０５は、プラスチック
パッケージ内に納められている。ディスクリートデバイ
スの場合、プラスチックパッケージからは、少なくとも
３本の端子が導出されており、ソース電極膜２４４と、
ゲート電極膜２２７と、ショットキー電極膜２２８は、
それぞれ別の端子に接続されている。コントロールＩＣ
などの他の半導体チップも同じプラスチックパッケージ
に納められている場合には、ゲート電極膜２２７はパッ
ケージ内でコントロールＩＣに接続され、外部に接続す
るための端子は設けられない。

【００６１】いずれにしろ、ソース電極膜２４４を接地
電位に接続し、ショットキー電極膜２２８に正電圧を印
加した状態で、ゲート電極膜２２７にスレッショルド電
圧以上の正電圧を印加すると、チャネル領域２１０の表
面に近い部分がＮ型に反転する。

【００６２】ベース領域２５４は低濃度層２１２と接触
しており、チャネル領域の表面部分がＮ型に反転する
と、その反転層によって、ソース領域２６１と低濃度層
２１２とが接続さる。この状態ではショットキー接合は
順バイアスされるから、低濃度層２１２側からソース領
域２６１に向けて電流が流れ、スイッチング素子１３は
導通状態になる。

【００６３】この状態では、ショットキー電極２２８か
ら低濃度層２１２内に少数キャリアである正孔が注入さ
れ、低濃度層２１２の伝導度が変調され、低濃度層２１
２の抵抗値は低下する。

【００６４】比較のため、ＭＯＳＦＥＴのチップの構造
を図３に示し、ＩＧＢＴのチップの構造を図４に示す。
本発明で用いた半導体チップ２０５と同じ部分には同じ
符号を付し、説明を省略する。

【００６５】図３のＭＯＳＦＥＴのチップ２０６は、低
濃度層２１２の裏面側に低濃度層２１２と同じ導電型の
不純物が拡散されたオーミック層２１３を有しており、
該オーミック層２１３の表面には、ドレイン電極膜２７
８が形成されている。

【００６６】ドレイン電極膜２７８とオーミック層２１
３との間は、オーミック接触されており、ドレイン電極
膜２７８から低濃度層２１２内に少数キャリアは注入さ
れない。従って、低濃度層２１２は伝導度変調されず、
ＭＯＳＦＥＴ２０６が導通状態にあるときにも抵抗が高
い。

【００６７】図４のＩＧＢＴのチップ２０７は、低濃度
層２１２の裏面側に、低濃度層２１２とは逆極性の導電
型の不純物が拡散されたコレクタ層２１４が形成されて
おり、このコレクタ層２１４と低濃度層２１２によっ
て、ＰＮ接合ダイオードが構成されている。

【００６８】コレクタ層２１４の表面には、コレクタ層
２１４とオーミック接触するコレクタ電極膜２８８が形
成されており、ＩＧＢＴの導通状態では、ソース電極膜
２４４が接地電位に置かれ、コレクタ電極膜２８８に正
電圧が印加されるから、コレクタ層２１４と低濃度層２
１２の間に形成されたＰＮ接合ダイオードは順バイアス
され、コレクタ層２１４から低濃度層２１２内に大量の
少数キャリアが注入される。

【００６９】従って、導通状態では低濃度層２１２の伝
導度が大きく変調され、低濃度層２１２の抵抗値は大き
く低下するものの、ゲート電極膜２２７に印加される電
圧が正電圧から接地電位に切り替わっても、低濃度層２
１２内に注入された大量の少数キャリアは直ぐには消滅
できないため、導通状態から遮断状態に切り替わるのに
一定の遷移時間を要する。

【００７０】この遷移時間中は、低濃度層２１２に大き
な電圧が印加された状態で電流が流れるため、スイッチ
ング損失が大きくなってしまう。

【００７１】それに対し、本発明のスイッチング素子１
３を構成する半導体チップ２０５では、ショットキー電
極２２８の材質を選択することで、ショットキー接合が
有するショットキー障壁の高さを、０．７４ｅＶ以上
０．８８ｅＶ以下の範囲になるようにしている。

【００７２】この範囲の障壁高さでは、ＰＮ接合型のＩ
ＧＢＴに比べ、低濃度層２１２内への少数キャリアの注
入量は少ないため、ＰＮ接合型のＩＧＢＴ程スイッチン
グ速度は低下せず、従って、ショットキー接合型のＩＧ
ＢＴは、ＰＮ接合型のＩＧＢＴよりもスイッチング損失
が少ない。

【００７３】また、完全に多数キャリア動作のＭＯＳＦ
ＥＴ２０６とは異なり、少量でも少数キャリアの注入が
あるので、導通抵抗はＭＯＳＦＥＴ２０６よりも小さ
い。

【００７４】従って、このショットキー接合型のＩＧＢ
Ｔは、低周波では、ＰＮ接合型のＩＧＢＴよりも損失が
大きいものの、ＭＯＳＦＥＴよりも損失が小さく、高周
波では、逆にＭＯＳＦＥＴよりも損失が大きいものの、
ＰＮ接合型のＩＧＢＴよりも損失が小さい。

【００７５】これをグラフに示すと、図５のようにな
る。ＳＩＧＢＴは、ショットキー接合型のＩＧＢＴを使
用した場合の損失を示している。

【００７６】スイッチング素子１３に印加される広い入
力直流電圧範囲に対し、スイッチング電源２に許容され
る損失Ｐ_MAXが一定値に設定されている場合、図５から
分かるように、ショットキー接合型のＩＧＢＴでは、損
失Ｐ_MAXの規格は全入力直流電圧範囲(ここでは交流電圧
で９０Ｖ以上２８０Ｖ以下の範囲であり、直流電圧に換
算すると、１０８Ｖ以上３９６Ｖになる。このときのス
イッチング素子１３の発振周期は約３５ｋＨｚ以上約１
００ｋＨｚ以下の範囲で動作している。)で満たされて
いるものの、ＭＯＳＦＥＴでは、低周波側で満足されて
おらず、ＰＮ接合型のＩＧＢＴでは高周波側で満足され
ていない。

【００７７】異なる金属をスイッチング素子１３のショ
ットキー電極２２８に用い、ショットキー障壁の高さφ
Ｂｎと、導通電圧の関係を測定した。

【００７８】図６は、６ｍｍ×６ｍｍの面積の半導体チ
ップを使用し、電流を５Ａ流したときの導通電圧(Ｖ)の
値(縦軸)と、各金属に対応するショットキー障壁φＢｎ
(ｅＶ)の値(横軸)の関係を示すグラフである。

【００７９】導通電圧は低いほど望ましいが、約１１Ｖ
以下を目標にすると、ショットキー障壁φＢｎは、０．
７４ｅＶ以上の値が必要になることが分かる。

【００８０】また、ショットキー障壁の高さφＢｎと、
スイッチング損失の関係を測定した。図７は、同様に、
６ｍｍ×６ｍｍの面積の半導体チップを使用し、スイッ
チング動作をさせたときのオシロスコープの波形から、
損失を読みとった値(縦軸)と、各金属に対応するショッ
トキー障壁φＢｎ(ｅＶ)の値(横軸)の関係を示すグラフ
である。

【００８１】周囲温度２５℃(Ｔｃ＝２５℃)において、
スイッチング損失を５０μＩ×Ｖ以下にすることを目標
にすると、ショットキー障壁φＢｎは、０．８８ｅＶ以
下の値が必要になることが分かる。

【００８２】図６、７のグラフから、本発明のスイッチ
ング電源では、ショットキー障壁φＢｎが、０．７４ｅ
Ｖ以上、且つ０．８８ｅＶの金属を選択すると、ＡＣ９
０Ｖ以上ＡＣ２８０Ｖ以下の範囲で、ＭＯＳＦＥＴとＰ
Ｎ接合型ＩＧＢＴの欠点を補う電源が得られる。

【００８３】

【発明の効果】幅広い入力電圧範囲に対応できるスイッ
チング電源が得られる。

【図面の簡単な説明】

【図１】本発明のスイッチング電源の一例の回路図

【図２】本発明に用いられるショットキー接合型のＩＧ
ＢＴの構造を説明するための図

【図３】ＭＯＳＦＥＴの構造を説明するための図

【図４】ＰＮ接合型のＩＧＢＴの構造を説明するための
図

【図５】ＭＯＳＦＥＴ、ＰＮ接合型のＩＧＢＴ、ショッ
トキー接合型のＩＧＢＴを使用した場合の直流入力電圧
と損失の関係を示すグラフ

【図６】ショットキー障壁の高さと導通電圧の関係を示
すグラフ

【図７】ショットキー障壁の高さとスイッチング損失の
関係を示すグラフ

【図８】従来のスイッチング電源の動作を説明するため
の回路図

【図９】ＭＯＳＦＥＴを使用した場合と、ＰＮ接合型の
ＩＧＢＴを使用した場合の損失を比較したグラフ

【符号の説明】

２……スイッチング電源 １３……スイッチング素子 ４１……一次巻線 ４２……二次巻線 ４３……補助巻線 ２１０……チャネル領域 ２１２……低濃度層 ２２６……ゲート絶縁膜 ２２７……ゲート電極膜 ２２８……ショットキー電極膜 ２４４……ソース電極膜 ２５４……ベース領域 ２６１……ソース領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗山 昌弘 埼玉県飯能市南町10番13号 新電元工業株 式会社飯能工場内 Ｆターム(参考） 5H730 AA10 AA14 AS01 BB43 BB57 CC01 CC16 DD04 EE02 EE08 FD01 FF19 FG02

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力直流電圧が印加されるスイッチング素
   子と、 前記スイッチング素子の出力端子に接続された一次巻線
   と、 前記一次巻線に磁気結合された二次巻線と、 前記二次巻線に誘起された電圧を整流平滑し、負荷に出
   力直流電圧を供給する整流平滑回路とを有し、 前記スイッチング素子のスイッチング周波数は、前記入
   力直流電圧が高いときの方が、前記入力直流電圧が低い
   ときに比べて高くなるように構成されたスイッチング電
   源であって、 前記スイッチング素子は、 第１導電型の低濃度層と、 前記第１導電型の表面側に配置された第２導電型のベー
   ス領域と、 前記ベース領域内に配置された前記第１導電型のソース
   領域と、 前記ソース領域縁と前記ベース領域の縁との間の前記ベ
   ース領域の部分で構成されたチャネル領域と、 前記チャネル領域上に配置されたゲート絶縁膜と、 前記ゲート絶縁膜上に配置されたゲート電極膜と、 前記低濃度層の裏面に配置されたショットキー電極とを
   有し、 前記ショットキー電極と前記低濃度層との間には、ショ
   ットキー接合が形成され、 前記ショットキー接合は、前記低濃度層と前記ベース領
   域との間のＰＮ接合が逆バイアスされた状態で、前記チ
   ャネル領域に形成された反転層内に電流が流れる場合
   に、順バイアスされる極性のスイッチング電源。
2. 【請求項２】前記第１導電型はＮ型であり、前記ショッ
   トキー接合の極性は、前記低濃度層側をカソードとし、
   前記ショットキー電極側をアノードとする向きである請
   求項１記載のスイッチング電源。
3. 【請求項３】前記ショットキー接合のショットキー障壁
   の高さは、０．７４ｅＶ以上０．８８ｅＶ以下の範囲で
   ある請求項１又は請求項２のいずれか１項記載のスイッ
   チング電源。
4. 【請求項４】前記入力直流電圧が、１００Ｖ以上４００
   Ｖ以下の範囲に設定された請求項１乃至請求項３のいず
   れか１項記載のスイッチング電源。
5. 【請求項５】請求項１乃至請求項４のいずれか１項記載
   のスイッチング電源であって、 前記一次巻線と前記二次巻線の両方に磁気結合された補
   助巻線を有し、前記補助巻線に誘起された電圧が、制御
   回路を介して前記スイッチング素子のゲート端子に印加
   されるように構成されたリンギングチョークコンバータ
   方式のスイッチング電源。