JPH08298241A - サイリスタ、スイッチング回路、およびモノリシックな半導体部品 - Google Patents
サイリスタ、スイッチング回路、およびモノリシックな半導体部品Info
- Publication number
- JPH08298241A JPH08298241A JP7280192A JP28019295A JPH08298241A JP H08298241 A JPH08298241 A JP H08298241A JP 7280192 A JP7280192 A JP 7280192A JP 28019295 A JP28019295 A JP 28019295A JP H08298241 A JPH08298241 A JP H08298241A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thyristor
- conductivity type
- metallization
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000001465 metallisation Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 31
- 230000001105 regulatory effect Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 101150003852 pnp2 gene Proteins 0.000 description 2
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 1
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 1
- 101150069896 PNP1 gene Proteins 0.000 description 1
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 陰極電圧から独立した論理信号によって制御
されるサイリスタおよび制御回路を含むモノリシックな
部品を提供する。 【解決手段】 サイリスタは、サイリスタ（Ｔｈ）と、
サイリスタ（Ｔｈ）のゲートと陽極との間のＰＮＰトラ
ンジスタと、ＰＮＰトランジスタのベースと抵抗器を介
して接地に接続される端子との間のＮＰＮトランジスタ
とを含み、ＮＰＮトランジスタのベースは論理信号を受
取る。
されるサイリスタおよび制御回路を含むモノリシックな
部品を提供する。 【解決手段】 サイリスタは、サイリスタ（Ｔｈ）と、
サイリスタ（Ｔｈ）のゲートと陽極との間のＰＮＰトラ
ンジスタと、ＰＮＰトランジスタのベースと抵抗器を介
して接地に接続される端子との間のＮＰＮトランジスタ
とを含み、ＮＰＮトランジスタのベースは論理信号を受
取る。
Description
【０００１】
【発明の分野】この発明は、マイクロコントローラによ
って与えられる論理信号を介して直接制御されるべき、
ゲート電圧レベルを変換するための回路を組入れる、サ
イリスタに関する。この発明は、より特定的には、調整
が変圧器の２次側で実行される調整電池充電回路に適合
する。
って与えられる論理信号を介して直接制御されるべき、
ゲート電圧レベルを変換するための回路を組入れる、サ
イリスタに関する。この発明は、より特定的には、調整
が変圧器の２次側で実行される調整電池充電回路に適合
する。
【０００２】
【関連技術の説明】この発明は、変圧器の２次端子と電
池充電端子との間に電池を充電するための回路が組入れ
られ、電池の他方端子は接地に接続されている構成に適
合する。そのような回路は当該技術で既知である。それ
らは一般的には一定の平均電流を電池に供給するための
スイッチドパワースイッチを含む。それらはまた、集積
制御回路またはマイクロコントローラ、たとえば、ＳＧ
Ｓ−トムソン（Thomson ）によって基準ＳＴ６２で市販
されている回路と、調整電源を定められた値、たとえば
より特定的には制御回路用に５ボルトで与えるように適
合された電圧調整集積回路とを含む。マイクロコントロ
ーラは、たとえば電池と直列に接続された抵抗器にかか
る電圧を検出することによって電池における電流に関す
る情報を受取る。
池充電端子との間に電池を充電するための回路が組入れ
られ、電池の他方端子は接地に接続されている構成に適
合する。そのような回路は当該技術で既知である。それ
らは一般的には一定の平均電流を電池に供給するための
スイッチドパワースイッチを含む。それらはまた、集積
制御回路またはマイクロコントローラ、たとえば、ＳＧ
Ｓ−トムソン（Thomson ）によって基準ＳＴ６２で市販
されている回路と、調整電源を定められた値、たとえば
より特定的には制御回路用に５ボルトで与えるように適
合された電圧調整集積回路とを含む。マイクロコントロ
ーラは、たとえば電池と直列に接続された抵抗器にかか
る電圧を検出することによって電池における電流に関す
る情報を受取る。
【０００３】実際、電池を充電するためのそのような回
路は、２つの集積回路、つまりマイクロコントローラお
よび電圧調整回路と、さらにより特定的には１つまたは
いくつかのパワースイッチと、制御信号を調節するため
の回路と、パワースイッチおよび電圧調整回路の電源端
子に接続されるべき整流器とに対応する複数の個別部品
を含む。
路は、２つの集積回路、つまりマイクロコントローラお
よび電圧調整回路と、さらにより特定的には１つまたは
いくつかのパワースイッチと、制御信号を調節するため
の回路と、パワースイッチおよび電圧調整回路の電源端
子に接続されるべき整流器とに対応する複数の個別部品
を含む。
【０００４】この発明はより特定的には、パワースイッ
チがサイリスタ型である場合に関する。現存のサイリス
タ回路の１つの問題点として、サイリスタおよび整流機
能に関連の１組の個別部品をモノリシックな部品として
製作できないということがある。
チがサイリスタ型である場合に関する。現存のサイリス
タ回路の１つの問題点として、サイリスタおよび整流機
能に関連の１組の個別部品をモノリシックな部品として
製作できないということがある。
【０００５】
【発明の概要】この発明の目的は、論理信号によって制
御されるサイリスタおよび制御回路を含むモノリシック
な部品を提供することである。
御されるサイリスタおよび制御回路を含むモノリシック
な部品を提供することである。
【０００６】この発明の他の目的は、整流素子をも組入
れるようなモノリシックな部品を提供することである。
れるようなモノリシックな部品を提供することである。
【０００７】この発明のさらなる目的は、以下の３つの
素子、つまり、すべての電力機能をまとめた第１の部
品、それ自体既知のマイクロコントローラを構成する第
２の部品、およびそれ自体既知の電圧調整回路を構成す
る第３の部品のみを含む、電池を充電するためのスイッ
チング回路を提供することである。
素子、つまり、すべての電力機能をまとめた第１の部
品、それ自体既知のマイクロコントローラを構成する第
２の部品、およびそれ自体既知の電圧調整回路を構成す
る第３の部品のみを含む、電池を充電するためのスイッ
チング回路を提供することである。
【０００８】これらの目的を達成するために、出願人
は、新しいサイリスタ構成、電池を充電するための回路
の新しい構成、およびこの回路のすべての電力部品を組
入れるモノリシックな部品を開発した。
は、新しいサイリスタ構成、電池を充電するための回路
の新しい構成、およびこの回路のすべての電力部品を組
入れるモノリシックな部品を開発した。
【０００９】より特定的には、この発明は、サイリスタ
と、サイリスタのゲートと陽極との間に配置されたＰＮ
Ｐトランジスタと、ＰＮＰトランジスタのベースと抵抗
器を介して接地に接続された端子との間のＮＰＮトラン
ジスタとを含み、ＮＰＮトランジスタのベースは論理信
号を受取る、陰極電圧から独立した論理信号によって制
御可能なサイリスタを提供する。
と、サイリスタのゲートと陽極との間に配置されたＰＮ
Ｐトランジスタと、ＰＮＰトランジスタのベースと抵抗
器を介して接地に接続された端子との間のＮＰＮトラン
ジスタとを含み、ＮＰＮトランジスタのベースは論理信
号を受取る、陰極電圧から独立した論理信号によって制
御可能なサイリスタを提供する。
【００１０】この発明はまた、スイッチング制御集積回
路によって設定された条件に従って電池を充電すべく変
圧器の２次側で配置され、上述のサイリスタおよび整流
ダイオードを含み、整流ダイオードが変圧器の２次側の
端子とサイリスタの陽極との間に接続された、電池を充
電するためのスイッチング回路を提供する。
路によって設定された条件に従って電池を充電すべく変
圧器の２次側で配置され、上述のサイリスタおよび整流
ダイオードを含み、整流ダイオードが変圧器の２次側の
端子とサイリスタの陽極との間に接続された、電池を充
電するためのスイッチング回路を提供する。
【００１１】この回路はまた、調整電圧を与える回路に
電源を供給するように適合された端子、ならびに第１お
よび第２のダイオードの共通のノードと端子との間に接
続されるダイオードを含む。
電源を供給するように適合された端子、ならびに第１お
よび第２のダイオードの共通のノードと端子との間に接
続されるダイオードを含む。
【００１２】この発明の実施例に従えば、上述のサイリ
スタは、第１の導電型の薄くドープされた基板におい
て、基板の後面上に、第２の導電型の第１の領域と、基
板の上面から第１の領域の周辺に延びる第２の導電型の
分離壁と、基板の上面上に、第２の導電型の第２の領域
および第２の領域中に形成される第１の導電型の第３の
領域とを含む、ウェル型のサイリスタを含み、分離壁に
よって輪郭がとられる基板領域の一部分では、第２の導
電型の第４の領域と、第４の領域中に第１の導電型の第
５の領域とを含み、さらに基板の後面、第３の領域、第
４の領域、および第５の領域それぞれに接触する第１、
第２、第３、および第４のメタライゼーションを含む。
スタは、第１の導電型の薄くドープされた基板におい
て、基板の後面上に、第２の導電型の第１の領域と、基
板の上面から第１の領域の周辺に延びる第２の導電型の
分離壁と、基板の上面上に、第２の導電型の第２の領域
および第２の領域中に形成される第１の導電型の第３の
領域とを含む、ウェル型のサイリスタを含み、分離壁に
よって輪郭がとられる基板領域の一部分では、第２の導
電型の第４の領域と、第４の領域中に第１の導電型の第
５の領域とを含み、さらに基板の後面、第３の領域、第
４の領域、および第５の領域それぞれに接触する第１、
第２、第３、および第４のメタライゼーションを含む。
【００１３】この発明はまた、スイッチング制御集積回
路によって設定される条件に従って電池を充電するべく
変圧器の２次側に配置され、各々の変圧器端子と電池の
電源端子との間の上述されたような第１および第２のサ
イリスタと、各々の変圧器端子と共通の電源端子との間
の整流ダイオードとを含む、電池を充電するためのスイ
ッチング回路を提供する。
路によって設定される条件に従って電池を充電するべく
変圧器の２次側に配置され、各々の変圧器端子と電池の
電源端子との間の上述されたような第１および第２のサ
イリスタと、各々の変圧器端子と共通の電源端子との間
の整流ダイオードとを含む、電池を充電するためのスイ
ッチング回路を提供する。
【００１４】この発明の実施例に従えば、上述のサイリ
スタは、第１の導電型の薄くドープされた基板におい
て、基板の後面上に、第２の導電型の第１の層と、基板
の上面から第１の層の周辺に延びる第２の導電型の分離
壁と、基板の上面上に、第２の導電型の第２の領域およ
び第３の領域と、第３の領域に形成される第１の導電型
の第４の領域と、基板の後面上に形成される第２の導電
型の第５の領域と、各第２の領域に接触する第１のメタ
ライゼーションと、第３の領域に接触する第２のメタラ
イゼーションと、第４の領域に接触する第３のメタライ
ゼーションと、後面に接触する第４のメタライゼーショ
ンとを含む。
スタは、第１の導電型の薄くドープされた基板におい
て、基板の後面上に、第２の導電型の第１の層と、基板
の上面から第１の層の周辺に延びる第２の導電型の分離
壁と、基板の上面上に、第２の導電型の第２の領域およ
び第３の領域と、第３の領域に形成される第１の導電型
の第４の領域と、基板の後面上に形成される第２の導電
型の第５の領域と、各第２の領域に接触する第１のメタ
ライゼーションと、第３の領域に接触する第２のメタラ
イゼーションと、第４の領域に接触する第３のメタライ
ゼーションと、後面に接触する第４のメタライゼーショ
ンとを含む。
【００１５】この発明の前掲および他の目的、特徴、局
面、および利点は添付図面と関連付けられるときこの発
明の以下の詳しい説明から明らかになるであろう。
面、および利点は添付図面と関連付けられるときこの発
明の以下の詳しい説明から明らかになるであろう。
【００１６】
【詳しい説明】図１に示されているように、接地に接続
された中央タップを有する変圧器１の２次側に接続され
た、電池を充電するためのスイッチング回路は、さまざ
まな部品を有する電力回路２と、充電されるべき電池３
と、調整された電圧を印加するための回路４と、マイク
ロコントローラ５とを含む。
された中央タップを有する変圧器１の２次側に接続され
た、電池を充電するためのスイッチング回路は、さまざ
まな部品を有する電力回路２と、充電されるべき電池３
と、調整された電圧を印加するための回路４と、マイク
ロコントローラ５とを含む。
【００１７】電力回路２は、変圧器１の２次側に接続さ
れる入力端子ＡおよびＢと、電池３を充電するための端
子Ｃと、調整電圧を与える回路４に直流電圧を印加する
ための端子Ｄと、回路５によって与えられる制御信号を
受取るための端子Ｅとを含む。
れる入力端子ＡおよびＢと、電池３を充電するための端
子Ｃと、調整電圧を与える回路４に直流電圧を印加する
ための端子Ｄと、回路５によって与えられる制御信号を
受取るための端子Ｅとを含む。
【００１８】回路４およびマイクロコントローラ５の多
くの実施例は既知である。従来どおり、調整電圧を印加
するための回路４は、マイクロコントローラ５を駆動す
る５ボルトの調整電圧を与える。マイクロコントローラ
５は、その電源入力に加えて、たとえば電池３と直列の
抵抗器上の電圧タップに対応する調整入力Ｆを含む。マ
イクロコントローラ５は、接地電圧に対応する低電圧を
有しかつ接地に対して約５ボルトの高電圧を有する論理
制御信号を端子Ｅで与える。これらの論理信号は、陰極
が接地に接続されていないのでたとえば電池の高電圧の
状態にあるサイリスタのゲートを直接制御することはで
きない。ここで、レベル変換回路が設けられるべきであ
る。
くの実施例は既知である。従来どおり、調整電圧を印加
するための回路４は、マイクロコントローラ５を駆動す
る５ボルトの調整電圧を与える。マイクロコントローラ
５は、その電源入力に加えて、たとえば電池３と直列の
抵抗器上の電圧タップに対応する調整入力Ｆを含む。マ
イクロコントローラ５は、接地電圧に対応する低電圧を
有しかつ接地に対して約５ボルトの高電圧を有する論理
制御信号を端子Ｅで与える。これらの論理信号は、陰極
が接地に接続されていないのでたとえば電池の高電圧の
状態にあるサイリスタのゲートを直接制御することはで
きない。ここで、レベル変換回路が設けられるべきであ
る。
【００１９】この発明に従った回路２は、変圧器の２次
側の整流電圧をパワースイッチの陽極にも端子Ｄにも与
えるための整流素子を含む。表わされた実施例では、こ
れらの整流素子はダイオードＤ１、Ｄ２、Ｄ３を含む。
ダイオードＤ１およびＤ２の陽極は変圧器の２次側の２
つの端子に接続され、ダイオードＤ１およびＤ２の陰極
はサイリスタＴｈの陽極とダイオードＤ３の陽極とに接
続されている。ダイオードＤ３は、低電圧が変圧器の２
次側に現れたとき端子Ｄからの逆電圧がサイリスタＴｈ
の陽極に印加するのを防止するように設計されている。
側の整流電圧をパワースイッチの陽極にも端子Ｄにも与
えるための整流素子を含む。表わされた実施例では、こ
れらの整流素子はダイオードＤ１、Ｄ２、Ｄ３を含む。
ダイオードＤ１およびＤ２の陽極は変圧器の２次側の２
つの端子に接続され、ダイオードＤ１およびＤ２の陰極
はサイリスタＴｈの陽極とダイオードＤ３の陽極とに接
続されている。ダイオードＤ３は、低電圧が変圧器の２
次側に現れたとき端子Ｄからの逆電圧がサイリスタＴｈ
の陽極に印加するのを防止するように設計されている。
【００２０】端子Ｅからの制御信号のレベルを変換する
ための回路は、サイリスタＴｈの陽極とゲートとの間に
接続されたＰＮＰトランジスタと、ＰＮＰトランジスタ
のベースと電流制限抵抗器Ｒを介して接地に接続されて
いる端子Ｇとの間に接続されたＮＰＮトランジスタとを
含む。端子Ｅの制御信号は、トランジスタＮＰＮのベー
スに与えられる。こうして、端子Ｅに正の信号が存在す
るとき、ＮＰＮおよびＰＮＰトランジスタはターンオン
され、サイリスタＴｈの陽極がそのゲートに接続され、
それによって、サイリスタはその陽極の電圧がその陰極
の電圧より十分に高くなるとすぐにターンオンされる。
ための回路は、サイリスタＴｈの陽極とゲートとの間に
接続されたＰＮＰトランジスタと、ＰＮＰトランジスタ
のベースと電流制限抵抗器Ｒを介して接地に接続されて
いる端子Ｇとの間に接続されたＮＰＮトランジスタとを
含む。端子Ｅの制御信号は、トランジスタＮＰＮのベー
スに与えられる。こうして、端子Ｅに正の信号が存在す
るとき、ＮＰＮおよびＰＮＰトランジスタはターンオン
され、サイリスタＴｈの陽極がそのゲートに接続され、
それによって、サイリスタはその陽極の電圧がその陰極
の電圧より十分に高くなるとすぐにターンオンされる。
【００２１】このレベル変換回路およびモノリシックな
部品としてのその集積プロセスがこの発明の局面を構成
する。
部品としてのその集積プロセスがこの発明の局面を構成
する。
【００２２】図２は、変圧器１が接地に接続され得る中
央タップを含まない代替的実施例を表わす。この場合、
端子ＡおよびＢは、陽極が接地に接続されたダイオード
Ｄ４およびＤ５それぞれを介して接地に接続されてい
る。
央タップを含まない代替的実施例を表わす。この場合、
端子ＡおよびＢは、陽極が接地に接続されたダイオード
Ｄ４およびＤ５それぞれを介して接地に接続されてい
る。
【００２３】図３は、図１の回路２の素子を組入れる半
導体部品の概略的断面図である。当業者にはこの概略図
が縦方向にも横方向にもスケーリングしないように描か
れていることが明らかであろう。特に、さまざまな部品
の表面積は流れ得る最大電流の関数として選択される。
ドーピングレベルおよび接合の深さの選択は、当業者の
知識内である。
導体部品の概略的断面図である。当業者にはこの概略図
が縦方向にも横方向にもスケーリングしないように描か
れていることが明らかであろう。特に、さまざまな部品
の表面積は流れ得る最大電流の関数として選択される。
ドーピングレベルおよび接合の深さの選択は、当業者の
知識内である。
【００２４】図３の部品はＮ型の薄くドープされた単結
晶シリコン基板１１から製造される。図面の左部分は、
ウェル型サイリスタ、すなわち、Ｐ型層１２が基板の後
面から形成されかつその周辺で上面から形成されたＰ型
分離壁１３と接触するサイリスタを表わす。図１のサイ
リスタＴｈを構成するこのサイリスタは、その陽極に対
応する層１２と、基板の一部分２１と、上面上の、陰極
を構成するＮ型領域１５が形成される第１のＰ型領域１
４とを含む。
晶シリコン基板１１から製造される。図面の左部分は、
ウェル型サイリスタ、すなわち、Ｐ型層１２が基板の後
面から形成されかつその周辺で上面から形成されたＰ型
分離壁１３と接触するサイリスタを表わす。図１のサイ
リスタＴｈを構成するこのサイリスタは、その陽極に対
応する層１２と、基板の一部分２１と、上面上の、陰極
を構成するＮ型領域１５が形成される第１のＰ型領域１
４とを含む。
【００２５】Ｎ型領域２３が形成される第２のＰ型領域
２２は、基板１１の部分２１中に形成され、部分２１は
分離壁１３によって輪郭がとられている。
２２は、基板１１の部分２１中に形成され、部分２１は
分離壁１３によって輪郭がとられている。
【００２６】領域２２はメタライゼーションＥでコーテ
ィングされ、領域２３はメタライゼーションＧでコーテ
ィングされ、領域１５はメタライゼーションＣでコーテ
ィングされ、基板の後面はメタライゼーションＭ２でコ
ーティングされている。これらのメタライゼーションは
図１の同じ参照符号を有する端子に対応する。メタライ
ゼーションＭ２はサイリスタＴｈの陽極に対応する。
ィングされ、領域２３はメタライゼーションＧでコーテ
ィングされ、領域１５はメタライゼーションＣでコーテ
ィングされ、基板の後面はメタライゼーションＭ２でコ
ーティングされている。これらのメタライゼーションは
図１の同じ参照符号を有する端子に対応する。メタライ
ゼーションＭ２はサイリスタＴｈの陽極に対応する。
【００２７】このように、層１２−２１−１４−１５を
含むサイリスタＴｈは分離壁１３によって輪郭がとられ
たウェルの内部で端子Ｍ２とＣとの間に配置されてい
る。サイリスタＴｈの陽極とゲートとの間に接続された
ＰＮＰトランジスタはこのサイリスタの一部分に対応
し、より特定的には層１２−２１−１４に対応する。ト
ランジスタＮＰＮは、端子Ｇに接続された領域２３に対
応するエミッタと、端子Ｅに接続された領域２２に対応
するベースと、層２１すなわちＰＮＰトランジスタのベ
ース領域に対応するコレクタとを有する。
含むサイリスタＴｈは分離壁１３によって輪郭がとられ
たウェルの内部で端子Ｍ２とＣとの間に配置されてい
る。サイリスタＴｈの陽極とゲートとの間に接続された
ＰＮＰトランジスタはこのサイリスタの一部分に対応
し、より特定的には層１２−２１−１４に対応する。ト
ランジスタＮＰＮは、端子Ｇに接続された領域２３に対
応するエミッタと、端子Ｅに接続された領域２２に対応
するベースと、層２１すなわちＰＮＰトランジスタのベ
ース領域に対応するコレクタとを有する。
【００２８】３つのＰ型領域２５、２６、および２７は
分離壁１３によって輪郭がとられた領域の外側で基板の
上面から形成されている。濃くドープされたＮ型領域２
９は好ましくは基板１１の後面から、領域２５、２６、
および２７の下に形成される。
分離壁１３によって輪郭がとられた領域の外側で基板の
上面から形成されている。濃くドープされたＮ型領域２
９は好ましくは基板１１の後面から、領域２５、２６、
および２７の下に形成される。
【００２９】領域２５はメタライゼーションＡでコーテ
ィングされ、領域２６はメタライゼーションＢでコーテ
ィングされ、領域２８はメタライゼーションＤでコーテ
ィングされ、領域２７はメタライゼーションＭ１でコー
ティングされ、このＭ１は基板１１の上面の好ましくは
オーバドープされた部分で領域２７を短絡する。これら
のメタライゼーションは図１における参照符号と同じ符
号を有する端子に対応する。このようにして、メタライ
ゼーションＡとＭ２との間には、ダイオードＤ１に対応
するバーティカルダイオード２５−１１−２９が得ら
れ、メタライゼーションＢとＭ２との間には、ダイオー
ドＤ２に対応するバーティカルダイオード２６−１１−
２９が得られ、メタライゼーションＤとＭ１との間に
は、領域２８と２７との間の接合によって構成されダイ
オードＤ３に対応するラテラルダイオードが得られる。
メタライゼーションＭ１に対応するダイオードＤ３の陽
極は、基板１１および層２９を介して延びる導電経路を
介してメタライゼーションＭ２に接続される。ダイオー
ドＤ３の直列抵抗はダイオードＤ１およびＤ２の抵抗よ
り高いが、ダイオードＤ３がダイオードＤ１およびＤ２
のように高い電流を導通するようには設計されておら
ず、回路４に調整電圧を印加するようにだけ用いられる
ために、このことは問題にならないことが注目されるべ
きである。
ィングされ、領域２６はメタライゼーションＢでコーテ
ィングされ、領域２８はメタライゼーションＤでコーテ
ィングされ、領域２７はメタライゼーションＭ１でコー
ティングされ、このＭ１は基板１１の上面の好ましくは
オーバドープされた部分で領域２７を短絡する。これら
のメタライゼーションは図１における参照符号と同じ符
号を有する端子に対応する。このようにして、メタライ
ゼーションＡとＭ２との間には、ダイオードＤ１に対応
するバーティカルダイオード２５−１１−２９が得ら
れ、メタライゼーションＢとＭ２との間には、ダイオー
ドＤ２に対応するバーティカルダイオード２６−１１−
２９が得られ、メタライゼーションＤとＭ１との間に
は、領域２８と２７との間の接合によって構成されダイ
オードＤ３に対応するラテラルダイオードが得られる。
メタライゼーションＭ１に対応するダイオードＤ３の陽
極は、基板１１および層２９を介して延びる導電経路を
介してメタライゼーションＭ２に接続される。ダイオー
ドＤ３の直列抵抗はダイオードＤ１およびＤ２の抵抗よ
り高いが、ダイオードＤ３がダイオードＤ１およびＤ２
のように高い電流を導通するようには設計されておら
ず、回路４に調整電圧を印加するようにだけ用いられる
ために、このことは問題にならないことが注目されるべ
きである。
【００３０】このようにして、図１の回路はモノリシッ
クに得られる。図４は図１に示された充電回路２の代替
的実施例を表わす。
クに得られる。図４は図１に示された充電回路２の代替
的実施例を表わす。
【００３１】この代替的実施例では、第１のサイリスタ
Ｔｈ１は端子ＡとＣとの間に配置され、第２のサイリス
タＴｈ２は端子ＢとＣとの間に配置されている。ダイオ
ードＤ６およびＤ７は各端子ＡおよびＢと端子Ｄとの間
に接続されている。図１においてＰＮＰトランジスタが
サイリスタＴｈと関連したように、トランジスタＰＮＰ
１、ＰＮＰ２は各サイリスタＴｈ１およびＴｈ２と関連
する。ＮＰＮトランジスタはトランジスタＰＮＰ１およ
びＰＮＰ２の共通のベースと端子Ｇとの間で接続されて
いる。ＮＰＮトランジスタのベースは端子Ｅに接続され
ている。このようにして、図１に示された回路と同一の
回路が各サイリスタＴｈ１およびＴｈ２と関連し、端子
Ｅに与えられる論理制御信号のレベルを変換する。
Ｔｈ１は端子ＡとＣとの間に配置され、第２のサイリス
タＴｈ２は端子ＢとＣとの間に配置されている。ダイオ
ードＤ６およびＤ７は各端子ＡおよびＢと端子Ｄとの間
に接続されている。図１においてＰＮＰトランジスタが
サイリスタＴｈと関連したように、トランジスタＰＮＰ
１、ＰＮＰ２は各サイリスタＴｈ１およびＴｈ２と関連
する。ＮＰＮトランジスタはトランジスタＰＮＰ１およ
びＰＮＰ２の共通のベースと端子Ｇとの間で接続されて
いる。ＮＰＮトランジスタのベースは端子Ｅに接続され
ている。このようにして、図１に示された回路と同一の
回路が各サイリスタＴｈ１およびＴｈ２と関連し、端子
Ｅに与えられる論理制御信号のレベルを変換する。
【００３２】図１の回路に対する図４の回路の利点は、
図１の回路の場合、充電はダイオードおよびサイリスタ
の直列接続によって与えられるのに対して、電池はサイ
リスタを介してだけで充電されるために電力損失が低減
されるということである。
図１の回路の場合、充電はダイオードおよびサイリスタ
の直列接続によって与えられるのに対して、電池はサイ
リスタを介してだけで充電されるために電力損失が低減
されるということである。
【００３３】図５（Ａ）および５（Ｂ）に関連して以下
で理解されるように、図４の回路は簡単な方法で集積化
できる。
で理解されるように、図４の回路は簡単な方法で集積化
できる。
【００３４】図５（Ａ）は、図４の回路２に含まれるす
べての素子を実現する部品の概略的断面図である。この
部品は薄くドープされたＮ型基板３１から構成される。
Ｐ層３２は基板の後面から形成され、Ｐ型周辺リング３
３は上面から形成される。さらに、第１のＰ型領域３４
および第２のＰ型領域３５は上面から形成される。Ｎ型
領域３６は領域３５中に形成される。領域３４、３５、
３６は、それぞれメタライゼーションＡ、Ｅ、およびＧ
でコーティングされる。Ｎ型領域３７は領域３５の全体
および領域３４の大部分の下で後面から形成される。
べての素子を実現する部品の概略的断面図である。この
部品は薄くドープされたＮ型基板３１から構成される。
Ｐ層３２は基板の後面から形成され、Ｐ型周辺リング３
３は上面から形成される。さらに、第１のＰ型領域３４
および第２のＰ型領域３５は上面から形成される。Ｎ型
領域３６は領域３５中に形成される。領域３４、３５、
３６は、それぞれメタライゼーションＡ、Ｅ、およびＧ
でコーティングされる。Ｎ型領域３７は領域３５の全体
および領域３４の大部分の下で後面から形成される。
【００３５】このようにして、図３の左部分の構造と同
様に、サイリスタと、サイリスタの陽極とゲートとの間
に接続されたＰＮＰトランジスタと、ＰＮＰトランジス
タのベースと外部端子との間に接続されるＮＰＮトラン
ジスタとを含む構造が得られる。サイリスタは、領域３
４、３１、３２、および３７によって構成され、領域３
４はその陽極に対応し、領域３７はその陰極に対応す
る。ＰＮＰトランジスタは領域３４、３１、および３２
に対応し、領域３４はそのエミッタに対応する。ＮＰＮ
トランジスタは領域３６、３５、および３１に対応し、
領域３６はそのエミッタに対応する。このようにしてこ
の構造は電圧変換回路と関連のサイリスタに対応する。
実際に、接地を基準とする電圧が端子Ｅに印加される
と、ＰＮＰトランジスタはターンオンされ、結果とし
て、サイリスタがトリガされる。図５（Ａ）において、
図３では後面メタライゼーションＭ２が外部端子に接続
されていないのに対して、後面がサイリスタの陰極を構
成するメタライゼーションＣでコーティングされかつ端
子Ｃに接続されていることが注目されるべきである。
様に、サイリスタと、サイリスタの陽極とゲートとの間
に接続されたＰＮＰトランジスタと、ＰＮＰトランジス
タのベースと外部端子との間に接続されるＮＰＮトラン
ジスタとを含む構造が得られる。サイリスタは、領域３
４、３１、３２、および３７によって構成され、領域３
４はその陽極に対応し、領域３７はその陰極に対応す
る。ＰＮＰトランジスタは領域３４、３１、および３２
に対応し、領域３４はそのエミッタに対応する。ＮＰＮ
トランジスタは領域３６、３５、および３１に対応し、
領域３６はそのエミッタに対応する。このようにしてこ
の構造は電圧変換回路と関連のサイリスタに対応する。
実際に、接地を基準とする電圧が端子Ｅに印加される
と、ＰＮＰトランジスタはターンオンされ、結果とし
て、サイリスタがトリガされる。図５（Ａ）において、
図３では後面メタライゼーションＭ２が外部端子に接続
されていないのに対して、後面がサイリスタの陰極を構
成するメタライゼーションＣでコーティングされかつ端
子Ｃに接続されていることが注目されるべきである。
【００３６】さらに、この発明は、サイリスタ陽極領域
３４においてメタライゼーションＤに接続されたＮ型領
域３８を含み、ダイオードＤ６（またはＤ７）は領域３
４と３８との間の接合によって構成されている。
３４においてメタライゼーションＤに接続されたＮ型領
域３８を含み、ダイオードＤ６（またはＤ７）は領域３
４と３８との間の接合によって構成されている。
【００３７】図５（Ａ）は図５（Ｂ）の線Ａ−Ａに沿っ
た断面図である。図５（Ｂ）では、図５（Ａ）の参照符
号と同じ符号は同じ領域を指定する。ダッシュ付きの参
照符号は構造の半分の素子を指定する。図５（Ｂ）で
は、簡単にするためにメタライゼーションは表わされて
いない。領域３４′は端子Ｂと接触し、領域３５と同様
の領域３５′は端子Ｅに接続され、領域３６と同様の領
域３６′は端子Ｇに接続され、さらに領域３８と同様の
領域３８′は端子Ｄに接続されている。
た断面図である。図５（Ｂ）では、図５（Ａ）の参照符
号と同じ符号は同じ領域を指定する。ダッシュ付きの参
照符号は構造の半分の素子を指定する。図５（Ｂ）で
は、簡単にするためにメタライゼーションは表わされて
いない。領域３４′は端子Ｂと接触し、領域３５と同様
の領域３５′は端子Ｅに接続され、領域３６と同様の領
域３６′は端子Ｇに接続され、さらに領域３８と同様の
領域３８′は端子Ｄに接続されている。
【００３８】当業者には明らかであるように、サイリス
タおよびダイオードの製造のための上述で開示された好
ましい実施例に対してさまざまな変更がなされてもよ
い。特に、変圧器が中央タップを伴わずに使用されると
き、この発明に従った部品を図２に示された端子Ａおよ
びＢに接続することができる。
タおよびダイオードの製造のための上述で開示された好
ましい実施例に対してさまざまな変更がなされてもよ
い。特に、変圧器が中央タップを伴わずに使用されると
き、この発明に従った部品を図２に示された端子Ａおよ
びＢに接続することができる。
【００３９】このようにしてこの発明の少なくとも１つ
の例示的実施例を説明してきたが、さまざまな変更、修
正、および改良が当業者にはすぐに思いつくであろう。
そのような変更、修正、および改良はこの発明の精神お
よび範囲内にあることが意図される。したがって、前掲
の説明は単なる例であって限定するようには意図されて
いない。この発明は前掲の特許請求の範囲およびその均
等物に規定されるようにだけ限定される。
の例示的実施例を説明してきたが、さまざまな変更、修
正、および改良が当業者にはすぐに思いつくであろう。
そのような変更、修正、および改良はこの発明の精神お
よび範囲内にあることが意図される。したがって、前掲
の説明は単なる例であって限定するようには意図されて
いない。この発明は前掲の特許請求の範囲およびその均
等物に規定されるようにだけ限定される。
【図１】この発明に従った電池を充電するためのスイッ
チング回路を示す図である。
チング回路を示す図である。
【図２】図１の変圧器の代替的実施例を示す図である。
【図３】この発明に従った電池を充電するためのスイッ
チング回路の電力素子を組入れるモノリシックな部品の
概略的断面図である。
チング回路の電力素子を組入れるモノリシックな部品の
概略的断面図である。
【図４】この発明に従った電池を充電するためのスイッ
チング回路の代替的実施例を表わす図である。
チング回路の代替的実施例を表わす図である。
【図５】（Ａ）は、図４の回路の素子を組入れるモノリ
シックな部品の概略的断面図であり、（Ｂ）は、図４の
回路の素子を組入れるモノリシックな部品の上面図であ
る。
シックな部品の概略的断面図であり、（Ｂ）は、図４の
回路の素子を組入れるモノリシックな部品の上面図であ
る。
Ｔｈ サイリスタ １ 変圧器 ３ 電池 ５ スイッチング制御集積回路 Ｄ１ 整流ダイオード Ｄ２ 整流ダイオード
Claims (8)
- 【請求項１】 陰極電圧から独立した論理信号によって
制御可能なサイリスタであって、 サイリスタ（Ｔｈ）と、 サイリスタのゲートと陽極との間のＰＮＰトランジスタ
と、 ＰＮＰトランジスタのベースと抵抗器を介して接地に接
続される端子との間のＮＰＮトランジスタとを含み、Ｎ
ＰＮトランジスタのベースは前記論理信号を受取る、サ
イリスタ。 - 【請求項２】 スイッチング制御集積回路（５）によっ
て設定された条件に従って電池（３）を充電するために
変圧器（１）の２次側に配置された、電池を充電するた
めのスイッチング回路であって、 請求項１に従ったサイリスタ（Ｔｈ）と、 変圧器の２次の端子とサイリスタの陽極との間に接続さ
れた整流ダイオード（Ｄ１、Ｄ２）とを含む、スイッチ
ング回路。 - 【請求項３】 調整電圧を与える回路（４）に電源を供
給するように適合された端子と、 第１および第２のダイオードの共通のノードと前記端子
との間に接続されたダイオード（Ｄ３）とをさらに含
む、請求項２に記載のスイッチング回路。 - 【請求項４】 第１の導電型の薄くドープされた基板
（１１）において、 ウェル型サイリスタを含み、前記ウェル型サイリスタ
は、 基板の後面上に、第２の導電型の第１の領域（１２）
と、基板の上面から第１の領域（１２）の周辺に延びる
第２の導電型の分離壁（１３）と、 基板の上面上に、第２の導電型の第２の領域（１４）
と、第２の領域中に形成される第１の導電型の第３の領
域（１５）とを含み、 分離壁によって輪郭がとられる基板領域（２１）の一部
分中には、第２の導電型の第４の領域（２２）と、前記
第４の領域中に第１の導電型の第５の領域（２３）とを
含み、さらに、 基板の後面、第３の領域、第４の領域、および第５の領
域それぞれに接触する第１、第２、第３、および第４の
メタライゼーション（Ｍ２、Ｃ、Ｅ、Ｇ）を含む、請求
項１に記載のサイリスタ。 - 【請求項５】 請求項４に従ったサイリスタを含み、さ
らに分離壁によって輪郭がとられる領域の外側に、 第２の導電型の第６の領域（２５）に接触する第５のメ
タライゼーション（Ａ）と第１のメタライゼーション
（Ｍ２）との間に形成される第１のバーティカルダイオ
ード（Ｄ１）と、 第２の導電型の第７の領域（２６）に接触する第６のメ
タライゼーション（Ｂ）と第１のメタライゼーション
（Ｍ２）との間に形成される第２のバーティカルダイオ
ード（Ｄ２）と、 第２の導電型の第８の領域（２７）および基板（１１）
に接触する第７のメタライゼーション（Ｍ１）と、第８
の領域（２７）中に形成される第１の導電型の第９の領
域（２８）に接触する第８のメタライゼーション（Ｄ）
との間に形成される、第３のラテラルダイオード（Ｄ
３）とを含む、請求項２の回路を実現するためのモノリ
シックな半導体部品。 - 【請求項６】 スイッチング制御集積回路（５）によっ
て定められる条件に従って電池を充電するための変圧器
（１）の２次側に配置されるスイッチング回路であっ
て、 各変圧器端子と電池電源端子との間の、請求項１に従っ
た第１および第２のサイリスタ（Ｔｈ）と、 各変圧器端子と共通電源端子（Ｄ）との間の整流ダイオ
ード（Ｄ６、Ｄ７）とを含む、スイッチング回路。 - 【請求項７】 第１の導電型の薄くドープされた基板
（３１）において、 基板の後面上に、第２の導電型の第１の層（３２）と、 基板の上面から第１の層（３２）の周辺に延びる第２の
導電型の分離壁（３３）と、 基板の上面上に、第２の導電型の第２の領域（３４、３
４′）および第３の領域（３５、３５′）と、 第３の領域において形成される第１の導電型の第４の領
域（３６、３６′）と、 基板の後面上に形成される第２の導電型の第５の領域
（３７）と、 各第２の領域に接触する第１のメタライゼーション
（Ａ、Ｂ）と、 第３の領域に接触する第２のメタライゼーション（Ｅ）
と、 第４の領域に接触する第３のメタライゼーション（Ｇ）
と、 後面に接触する第４のメタライゼーション（Ｃ）とを含
む、請求項１に記載のモノリシックなサイリスタ。 - 【請求項８】 請求項７に記載のサイリスタを含み、さ
らに、第２の領域（３４、３４′）において、第５のメ
タライゼーション（Ｄ）に接触する第６の領域（３８、
３８′）を含む、請求項６の回路を実現するためのモノ
リシックな半導体部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9413147 | 1994-10-28 | ||
| FR9413147A FR2726398B1 (fr) | 1994-10-28 | 1994-10-28 | Thyristor commandable par des niveaux logiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298241A true JPH08298241A (ja) | 1996-11-12 |
| JP2657371B2 JP2657371B2 (ja) | 1997-09-24 |
Family
ID=9468473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7280192A Expired - Fee Related JP2657371B2 (ja) | 1994-10-28 | 1995-10-27 | サイリスタ、スイッチング回路、およびモノリシックな半導体部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5699008A (ja) |
| EP (1) | EP0709891B1 (ja) |
| JP (1) | JP2657371B2 (ja) |
| DE (1) | DE69518602T2 (ja) |
| FR (1) | FR2726398B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220069110A1 (en) * | 2020-08-28 | 2022-03-03 | Stmicroelectronics (Tours) Sas | Oxide field trench (oft) diode control device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750536B1 (fr) * | 1996-06-28 | 1998-12-18 | Sgs Thomson Microelectronics | Reseau de triacs a gachettes referencees par rapport a une electrode commune de face opposee |
| US6480056B1 (en) | 1997-06-09 | 2002-11-12 | Sgs-Thomson Microelectronics S.A. | Network of triacs with gates referenced with respect to a common opposite face electrode |
| FR2751133B1 (fr) * | 1996-07-12 | 1998-11-06 | Sgs Thomson Microelectronics | Assemblage monolithique de thyristors a cathode commune |
| FR2800513B1 (fr) * | 1999-11-03 | 2002-03-29 | St Microelectronics Sa | Detecteur d'etat de composant de puissance |
| US10032937B2 (en) * | 2016-11-11 | 2018-07-24 | Semiconductor Components Industries, Llc | Monolithic series switching semiconductor device having low-resistance substrate contact structure and method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781631A (en) * | 1972-02-11 | 1973-12-25 | Heath Co | Automatic battery charger |
| US3781632A (en) * | 1973-02-23 | 1973-12-25 | Sno Start Inc | Series type solid state voltage regulator which provides constant voltage to a storage device |
| JPS5019380A (ja) * | 1973-06-21 | 1975-02-28 | ||
| JPS5232944B2 (ja) * | 1973-12-15 | 1977-08-25 | ||
| FR2347780A1 (fr) * | 1976-07-21 | 1977-11-04 | Bicosa Recherches | Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable |
| JPS5951743B2 (ja) * | 1978-11-08 | 1984-12-15 | 株式会社日立製作所 | 半導体集積装置 |
| GB2069255B (en) * | 1980-02-05 | 1983-12-14 | Williams B W | Thyristor circuit |
| JPS5775599A (en) * | 1980-10-27 | 1982-05-12 | Nippon Denso Co Ltd | Voltage regulator for magne type generator |
| FR2586141B1 (fr) * | 1985-08-06 | 1987-11-20 | Thomson Csf | Thyristor sensible a decouplage gachette-cathode integre |
| JPS63242022A (ja) * | 1987-03-28 | 1988-10-07 | Hitachi Ltd | 半導体スイツチング回路 |
| US5410238A (en) * | 1990-07-13 | 1995-04-25 | Hitachi Koki Co., Ltd. | Rapid battery charger with slow charge mode at a low temperature |
| FR2697674B1 (fr) * | 1992-10-29 | 1995-01-13 | Sgs Thomson Microelectronics | Thyristor et assemblage de thyristors à cathode commune. |
-
1994
- 1994-10-28 FR FR9413147A patent/FR2726398B1/fr not_active Expired - Fee Related
-
1995
- 1995-10-24 EP EP95410123A patent/EP0709891B1/fr not_active Expired - Lifetime
- 1995-10-24 DE DE69518602T patent/DE69518602T2/de not_active Expired - Fee Related
- 1995-10-27 JP JP7280192A patent/JP2657371B2/ja not_active Expired - Fee Related
- 1995-10-27 US US08/549,000 patent/US5699008A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220069110A1 (en) * | 2020-08-28 | 2022-03-03 | Stmicroelectronics (Tours) Sas | Oxide field trench (oft) diode control device |
| US11869959B2 (en) * | 2020-08-28 | 2024-01-09 | Stmicroelectronics (Tours) Sas | Oxide field trench (OFT) diode control device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5699008A (en) | 1997-12-16 |
| DE69518602T2 (de) | 2001-04-19 |
| FR2726398A1 (fr) | 1996-05-03 |
| FR2726398B1 (fr) | 1997-01-17 |
| EP0709891A1 (fr) | 1996-05-01 |
| DE69518602D1 (de) | 2000-10-05 |
| JP2657371B2 (ja) | 1997-09-24 |
| EP0709891B1 (fr) | 2000-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349230A (en) | Diode circuit for high speed switching transistor | |
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| CN110556371B (zh) | 整流器器件 | |
| US3649887A (en) | Ac line operation of monolithic circuit | |
| EP0314221A2 (en) | Semiconductor switch with parallel LDMOS and LIGT | |
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH0250482A (ja) | 双方向性の電界効果半導体素子および回路 | |
| JPH04343476A (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| US6583496B2 (en) | Single-control monolithic component for a composite bridge | |
| JP4033927B2 (ja) | モノリシック半導体コンポーネント | |
| JP2928285B2 (ja) | 集積可能なアクティブダイオード | |
| JP2614076B2 (ja) | 誘導負荷を駆動するための集積回路 | |
| JP2657371B2 (ja) | サイリスタ、スイッチング回路、およびモノリシックな半導体部品 | |
| US5608235A (en) | Voltage-controlled bidirectional switch | |
| US6054740A (en) | Protection against overvoltages of an integrated MOS power transistor | |
| JPH05226597A (ja) | 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造 | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| US4276592A (en) | A-C Rectifier circuit for powering monolithic integrated circuits | |
| US10666158B2 (en) | Rectifier device | |
| JPH0787247B2 (ja) | 半導体装置 | |
| JP2980108B2 (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| CN110556373B (zh) | 整流器器件 | |
| JP4608716B2 (ja) | 制御されたｄｉ／ｄｔを有するパワー・スイッチ | |
| US11869959B2 (en) | Oxide field trench (OFT) diode control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |